CN1219756A - 使用离子注入制造半导体器件的方法 - Google Patents

使用离子注入制造半导体器件的方法 Download PDF

Info

Publication number
CN1219756A
CN1219756A CN98122790A CN98122790A CN1219756A CN 1219756 A CN1219756 A CN 1219756A CN 98122790 A CN98122790 A CN 98122790A CN 98122790 A CN98122790 A CN 98122790A CN 1219756 A CN1219756 A CN 1219756A
Authority
CN
China
Prior art keywords
substrate
conductivity type
boron
ion
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98122790A
Other languages
English (en)
Other versions
CN1130757C (zh
Inventor
峰地辉
狮子口清一
斋藤修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1219756A publication Critical patent/CN1219756A/zh
Application granted granted Critical
Publication of CN1130757C publication Critical patent/CN1130757C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种半导体器件的制造方法,使形成带双漏结构的MOSFET的源/漏区的浅外延成为可能。在步骤(a)中形成栅极;在步骤(b)中,将第二导电型的掺杂物离子注入衬底中,形成第一和第二掺杂区。在步骤(c)中,形成一对侧壁间隔层;在步骤(d)中,将第二导电型的掺杂物离子注入衬底中,形成第三和第四掺杂区;在步骤(e)中,对衬底进行退火处理,从而用第一和第三掺杂区构成具有双漏结构的一对源/漏区中的一个,用第二和第四掺杂区构成源/漏区中的另一个。

Description

使用离子注入制造半导体器件的方法
本发明涉及半导体器件的制造方法，特别涉及使用离子注入技术制造半导体器件的方法，该方法可用于形成带双漏结构的金属氧化物半导体场效应晶体管(MOSFET)的浅源/漏区(例如深度低于0.1μm或更低)。
近年来，随着半导体器件集成度的增加，半导体器件越来越小型化。在这种环境下，大量的电子器件例如存储器或逻辑器件被集成在半导体衬底或芯片上。在这些高集成化的半导体器件即大规模集成电路(LSI)中，典型的是n沟道和p沟道MOSFET，被用于构成互补MOS(CMOS)结构。
为了适应微型化和集成化的发展趋势，必须解决由MOSFET中的短沟道效应产生的问题。该问题的解决方法是降低MOSFET的源/漏区的深度(也就是说，使用浅源/漏区)。但是，源/漏区深度的降低会导致另一问题，即源/漏区的表面电阻增加，同时源/漏区与上面覆盖的布线材料的接触电阻也增加。
上述问题的另一个已知解决方法是采用MOSFET的源/漏区的双漏结构，在该结构中，由下列两部分形成各个源/漏区，即位于栅极附近的浅的和高掺杂浓度部分和远离栅极的深的和低掺杂浓度部分。把位于栅极侧壁间隔层下的浅的和高掺杂浓度部分称为源/漏区的“外延”。
浅的和高掺杂浓度部分有助于源/漏区深度的减小，同时深的和低掺杂浓度部分起到防止增加源/漏区的表面电阻和接触电阻的作用。因此，双漏结构不仅有助于MOSFET驱动能力的改善，而且还解决了源/漏区的表面电阻增加和接触电阻增加的上述问题。
近年来，作为形成浅p-n结或浅源/漏区(深度为0.1μm或更小)的新掺杂方法，已经开发和探讨了固相扩散、汽相扩散、等离子体掺杂和激光掺杂方法。这些新方法在硼(B)掺杂工艺中特别有效，而在硅LSI中作为P型掺杂物常采用硼。每种新方法都可用来代替普通的离子注入方法。这是因为硼在硅(Si)中有小质量和高扩散率的缘故。
结果，用普通的离子注入方法很难形成浅硼掺杂区。因此，普通的离子注入方法存在很难形成浅掺杂区或浅p-n结(例如，深度为0.1μm或更小)的缺点。这是由以下主要原因造成的。
具体地说，因掺杂物的离子注入工艺，称为点缺陷的例如空穴的结晶缺陷和Si的填隙原子会在单晶硅衬底中产生。因为离子注入所导致的点缺陷增大了注入掺杂物原子的扩散，所以注入掺杂物原子的总外形和浓度经随后的用于激活目的的退火工艺往往会脱离期望的外形和浓度。
另一方面，普通的离子注入方法的优点在于均匀性、再现性、可控制性和产量优于上述新的掺杂方法，也就是说，在MOSFET的源/漏区形成的情况下，该方法优于固相掺杂、汽相掺杂、等离子体掺杂和激光掺杂方法。因此，如果对离子注入所导致的点缺陷加以抑制，同时良好地控制退火工艺中出现的掺杂物原子的增强扩散现象，那么可以期望离子注入方法能够适应于将来LSI的制造。
此外，作为离子注入方法缺点之一的注入掺杂物原子的增强扩散不仅影响源/漏区的注入掺杂物原子，而且也影响MOSFET的沟道区中存在的掺杂物原子。
例如，当形成带有双漏结构的源/漏区时，处于远离栅极位置的源/漏区的深的和低掺杂浓度部分就需要足够防止表面电阻和击穿电流增加的深度，这种增加发生在(I)使用难熔金属例如钛(Ti)和带有上表面覆盖布线金属浅膜的接触区形成工艺之后。结果，为了形成深的和低掺杂浓度部分，将与浅的和高掺杂浓度部分相同的掺杂物有选择地离子注入在硅衬底中。在通过有选择的离子注入已经形成浅的和高掺杂浓度部分(称为“外延”并位于栅极附近)后，进行深和低掺杂浓度部分的这种离子注入工艺，接着在栅极的各侧面形成一对侧壁间隔层。
在这种情况下，在浅的和高掺杂浓度部分中存在的注入掺杂物原子(即外延)往往受到在深和高掺杂浓度部分中注入的掺杂物离子的增强扩散现象的影响。这将导致短沟道效应。再有，在沟道区存在的掺杂物原子的分布会受到相同的增强扩散现象的影响。
因此，为了改善在带有双漏结构的源/漏区中注入掺杂物原子的外形和浓度的控制性，关键在于控制在深的和低掺杂浓度部分中注入掺杂物原子的增强扩散现象。换句话说，关键在于寻求最小的注入条件或降低硅衬底中由离子注入导致的结晶缺陷的产生。
通常，作为形成源/漏区的浅结的离子注入方法的改进，已披露了“预先非结晶离子注入”方法。在该改进方法中，为了防止出现注入硼原子的沟道现象，通过锗(Ge)或Si的离子注入工艺使单晶硅衬底的主表面非晶化，从而在硼(B)的离子注入工艺之前在衬底的注入主表面上形成非晶区。这是因为注入的硼原子因其小质量产生的沟道现象在硅衬底中往往到达比其实际突出区更深的程度。因此，由于形成非晶区，所以可有效地防止硼原子的沟道现象。
如上所述，利用常规的预先非结晶离子注入方法，可有效地防止注入硼原子的沟道现象。但是，由于Ge或Si的预先非结晶离子注入工艺，在非晶区会导致点缺陷。因此，存在这样的缺点，即不能防止在随后的退火工艺中出现在非晶区中的注入硼原子的增强扩散现象，产生外形和掺杂浓度的偏差。
再有，如果将硼按相同的加速能量离子注入到硅衬底中，那么由采用预先非结晶工艺获得的硼掺杂区的深度就浅于由采用无预先非结晶工艺获得的硼掺杂区的深度。但是，出现的另一个缺点在于，在用于激活的退火工艺进行后，前者(即采用预先非结晶工艺)的硼掺杂区的总深度因增强扩散会大致等于后者(在没有预先非结晶工艺的情况下)的深度。因此，为了形成浅源/漏区的目的，需要使这两个离子注入工艺的条件最佳化。
如上所述，按照具有良好可控制性的设计，为了形成小型化的MOSFET的浅源/漏区，首先需要很好地控制注入掺杂物原子的增强扩散现象。
第二，由于因增强扩散现象的作用会改变阱区和沟道区的掺杂物分布，所以还需要很好地控制注入导致的点缺陷的分布。
因此，本发明的目的在于提供半导体器件的制造方法，该方法能够形成带有良好可控制性的小型化的MOSFET的浅源/漏区(例如，0.1μm或更小)，从而防止出现短沟道效应。
本发明的另一目的在于提供半导体器件的制造方法，该方法能够很好地控制注入掺杂物原子的增强扩散现象和离子注入所导致的点缺陷。
本发明的再一目的在于提供半导体器件的制造方法，在没有栅极间隔层的特性下降的情况下，该方法能够形成带有双漏结构的MOSFET的源/漏区的浅外延(例如，0.1μm或更小)。
从以下说明中，本领域的技术人员将更明白上述本发明目的和未特别说明的本发明的其它目的。
按照本发明的第一方案，提供半导体器件的制造方法，它包括按1keV或更低的加速能量将一种导电型的掺杂物离子注入到其导电型与所述掺杂物的导电型相反的单晶硅衬底中，以形成MOSFET的源/漏区的步骤。在通过该离子注入步骤使衬底中的点缺陷量最小或减少的条件下进行该步骤。
利用本发明第一方案的半导体器件制造方法，由于离子注入步骤的加速能量被设定为1keV或更低，所以能够形成带有小型化MOSFET的0.1μm或更低深度的浅源/漏区。
再有，因离子注入所导致的点缺陷会产生注入掺杂物的增强扩散现象。从这种观点说，由于在通过该离子注入步骤使衬底中的点缺陷量最小或减少的条件下进行离子注入步骤，所以能够最小化或抑制增强扩散现象。换句话说，能够很好地控制注入掺杂物原子的增强扩散现象和离子注入所导致的点缺陷。
因此，可在良好的可控制性下确定有0.1μm或更低深度的浅源/漏区的外形和掺杂浓度。结果，可防止出现短沟道效应。
按照第一方案，在半导体器件的制造方法中，按照所要求的浅源/漏区的掺杂浓度可随意确定离子注入步骤中掺杂物剂量。
作为掺杂物，可使用p型或n型掺杂物元素。但是，由于在使用硼的情况下可有效地显示本发明的优点，所以最好使用硼(B)。
通过该离子注入步骤在衬底上产生的点缺陷量最小化或减少的限制条件的典型意义在于尽可能低的设定注入导致的点缺陷量。例如，当把离子注入步骤的加速能量设定为1keV或更低时，非晶工艺的附加延长注入掺杂物的增强扩散长度。因此，在这种情况下，最好在没有非晶化工艺的情况下进行上述离子注入步骤。
按照本发明的第二方案，提供带有双漏结构的MOSFET的半导体器件的制造方法，该方法包括步骤(a)至(e)。
在步骤(a)中，通过栅极间隔层在第一导电型的单晶硅衬底的主表面上形成栅极。
在步骤(b)中，按1keV或更低的加速能量，以与栅极自对准的方式，在使由该步骤(b)所导致的点缺陷量最小或减少的条件下，将其导电型与第一导电型相反的第二导电型的掺杂物离子注入到衬底中，从而在栅极各侧形成第二导电型的第一和第二掺杂区。
在步骤(c)中，在栅极各侧的衬底上形成一对侧壁间隔层；
在步骤(d)中，以与成对的侧壁间隔层自对准的方式，将第二导电型的掺杂物离子注入到衬底中，于是在栅极各侧分别形成与第一和第二掺质区局部重叠的第二导电型的第三和第四掺杂区。
第三和第四掺杂区的深度大于第一和第二掺杂区的深度，并且其掺杂浓度低于第一和第二掺杂区的掺杂浓度。
在步骤(e)中，使具有第二导电型的第一、第二、第三和第四掺杂区经受退火的热处理，从而用第一和第三掺杂区构成具有双漏结构的一对源/漏区中的一个，用第二和第四掺杂区构成所述源/漏区中的另一个。
按照第二方案的半导体器件的制造方法，在步骤(b)中，以1ekV或更低的加速能量通过离子注入形成第二导电型的第一和第二掺杂区域。因此，第一和第二掺杂区有0.1μm或更低的深度。
再有，由于在使该步骤(b)中导致的点缺陷量最小或减少的条件下进行步骤(b)中的离子注入，所以可最小化或抑制增强扩散现象。换句话说，可以很好地控制注入掺杂物原子的增强扩散现象和注入所导致的点缺陷。因此，可用良好的可控制性确定带有0.1μm或更低深度的第一和第二浅掺杂区的外形和掺杂浓度。
此外，按第三和第四掺杂区有大于第一和第二掺杂区的深度并且其掺杂浓度低于第一和第二掺杂区的掺杂浓度的方式，进行步骤(d)中的离子注入。因此，带有0.1μm或更低深度的第三和第四掺杂区与带有0.1μm或更低深度的第一和第二掺杂区一起构成带有双漏结构的一对源/漏区。这意味着一对源/漏区有0.1μm或更低深度的浅外延。
此外，由于在1keV或更低的加速能量下进行步骤(b)中的离子注入，所以通过这种离子注入几乎不损坏栅极间隔层。再有，按大于步骤(b)的加速能量进行步骤(d)中的离子注入。但是，以自对准方式对一对侧壁间隔层进行离子注入步骤(d)，结果，用这种离子注入不会损坏栅极间隔层。因此，不会损坏栅极间隔层的特性。
在按照第二方案的半导体器件的制造方法的优选例中，附加有使衬底的主表面非晶化的步骤，以在形成第三和第四掺杂区的离子注入步骤(d)之前或之后形成非晶区。在这种情况下，由于可防止出现注入掺杂物的沟道现象，所以有抑制注入掺杂物的增强扩散现象的明显优点。
最好在衬底的主表面上形成的非晶区仅包括作为结晶缺陷的空穴，而且非晶区位于包括Si填隙原子和作为结晶缺陷的空穴两者的点缺陷区。在这种情况下，通过形成非晶区，消除主要产生掺杂物的增强扩散现象的Si填隙原子和在点缺陷区存在的Si填隙原子。因此，具有进一步抑制掺杂物的增强扩散现象的明显优点。
在按照第二方案的半导体器件制造方法的另一优选例中，在非晶区产生掺杂物的凸缘和掺杂浓度为1×1020原子/cm3或更大的区。再有，点缺陷区的底部处于比衬底的非晶区和残留单晶硅区之间交界面低的位置。换句话说，由衬底的点缺陷区和残留单晶硅区确定的p-n结位于衬底的残留单晶硅区中。
在这种情况下，如果在非晶区中不产生掺杂浓度为1×1020原子/cm3或更大的区(换句话说，该区外延至衬底的残留单晶硅区)，那么因掺杂物的离子注入在衬底的残留单晶硅区上会产生点缺陷。由于产生点缺陷，所以未有效地实现增强扩散现象的抑制。
由于由衬底的点缺陷区和残留的单晶硅区确定的p-n结位于衬底的残留单晶硅区内，所以可更有效地抑制漏电流。如果该p-n结不位于衬底的残留单晶硅区内，那么p-n结位于非晶区内，在非晶区，即使在退火步骤(e)后，空穴型结晶缺陷也往往趋于保留在非晶区。这些残留的结晶缺陷起到增加漏电流的作用。
一般地，在1×1014至5×1015原子/cm3的剂量下进行形成源/漏区的掺杂物的离子注入工艺。如果剂量大于1×1014至5×1015原子/cm3范围中的规定值，那么因掺杂物的离子注入一般会使硅衬底的主表面非晶化。但是，如果将硼作为掺杂物，那么由于硼的小质量，所以不会使硅衬底的主表面非晶化。
此外，由于点缺陷造成增强扩散现象，所以已经知道空穴型缺陷和填隙原子型缺陷。可以认为填隙原子型缺陷对增强扩散现象比空穴型缺陷有更大的作用。
在由非晶化工艺形成的硅衬底的非晶区中，仅存在空穴型缺陷。因此，只有位于比非晶区的底部低的点缺陷区部分作为增强扩散现象的原因。
离子注入所导致的点缺陷例如空穴型缺陷和填隙原子型缺陷的分布随掺杂物的种类、加速能量和剂量变化。再有，抑制点缺陷产生(即加速能量和剂量)的最佳条件依据掺杂物的种类而改变。因此，即使在规定的注入条件下简单地比较掺杂物在没有非晶化工艺下进行离子注入的情况和在非晶化工艺下进行离子注入的另一种情况，相对于抑制产生点缺陷量的目的来说，也不能说两种情况的哪一种情况有利。
在按照第二方案的方法中，任何p型或n型掺杂物元素都可作为掺杂物。但是，由于在使用硼的情况下可有效地表现本发明的优势，所以最好使用硼(B)。
为了容易地实施本发明，现在参照附图说明本发明。
图1A是单晶硅衬底的示意性局部剖面图，表示在离子注入硼的工序后本发明第一样品中衬底内部的状态。
图1B是单晶硅衬底的示意性局部剖面图，表示在离子注入硼的工序后本发明第二样品中衬底内部的状态。
图1C是单晶硅衬底的示意性局部剖面图，表示在离子注入硼的工序后本发明第三样品中衬底内部的状态。
图2是表示作为距村底主表面深度的函数且示于图1B中的第二样品的硼浓度变化的曲线图。
图3是表示由本发明者测得的作为距衬底主表面深度的加速能量(acceleration energy)深度的函数的离子注入硼增强的扩散长度变化的曲线图。
图4A-4B是单晶硅衬底的示意性局部剖面图，表示本发明实施例的带有MOSFET的半导体器件的制造方法。
为了满足上述要求，控制注入掺杂物原子的增强扩散现象和注入所产生的点缺陷的分布，发明者热心地进行与用于本发明的目的离子注入有关的研究和开发。作为其结果，这些研究和开发产生了本发明。
为了观察单晶硅衬底内注入硼(B)原子的增强扩散现象，发明者按以下方式进行了一些试验。
首先，制备n型单晶硅衬底1。各衬底1有硼的δ掺杂层2，作为观察其内部的标志层。硼δ掺杂层2形成于衬底1主表面上并与之平行展布。
接着，在不同的条件下把硼离子注入到单晶硅衬底1中。
利用第一样本，在加速能量为2keV剂量为1×1015原子/cm2下把硼离子注入到衬底1中。
在这样形成的第一样品中，衬底1有图1A所示的剖面。图1A中，参考序号3表示硼浓度等于1×1020原子/cm3的低于衬底1主表面的位置。参考序号4表示由硼的离子注入工艺产生的包括点缺陷的点缺陷区。参考序号7表示衬底1的单晶硅区。
在第一样品中，如图1A所示，由于在衬底1的主表面上不形成非晶区，所以整个点缺陷区4位于衬底1的单晶硅区7中。点缺陷区4比较宽。
再有，如图1A所示，硼的δ掺杂层2的位置比点缺陷区4的底部深。硼浓度为1×1020原子/cm3的位置3的深度Xc小于点缺陷区4深度XD，结果，位置3位于点缺陷区4中。
利用第二样品，预先非晶化衬底1的主表面，在加速能量为5keV、剂量为1×1015原子/cm2下把锗(Ge)离子注入到衬底1中。随后，在与第一样品相同的加速能量和与第一样品相同的剂量下进行硼的离子注入工艺。
在这样形成的第二样品中，衬底1有如图1B所示的剖面。如图1B所示，与第一样品同样，硼的δ掺杂层2的位置比点缺陷区4的底部位置深。
但是，与第一样品不同，由于锗的离子注入，所以在衬底1的主表面上形成非晶区5。换句话说，点缺陷区4的上部被非晶区5覆盖，同时点缺陷区4的下部未改变。因此，生成的或残留的点缺陷区4就位于非晶区5下。
与第一样品有同样深度Xc的硼浓度为1×1020原子/cm3的位置3位于非晶区5中。在衬底1的残留单晶硅区7的界面上形成非晶/结晶(A/C)交界面。
再有，由于这样形成非晶区5，所以单晶区7被限定在A/C交界面6下，同时残留的点缺陷区4位于与非晶/结晶交界面6接触的非晶区5下。点缺陷区4的底部脱离硼的δ掺杂层2。
由于以下原因，点缺陷区4的深度XD大于第一样品的点缺陷区的深度。
具体地说，锗的加速能量大于硼的加速能量，因此由预先非晶化的锗的离子注入来确定点缺陷区4的底部。结果，第二样品中的点缺陷区4的深度XD大于第一样品的点缺陷区深度。
一般来说，非晶区5仅包括对注入硼原子的增强扩散现象不产生影响的空穴型结晶缺陷。另一方面，不仅包括空穴型结晶缺陷而且包括对注入硼原子的增强扩散现象施加较大影响的填隙原子型结晶缺陷的点缺陷区4的体积可用非晶区5来减小。因此，衬底1中填隙原子型结晶缺陷总量低于第一样品的相应总量。
利用第三样品，预先非晶化衬底1的主表面，按与第二样品相同的加速能量和与第二样品相同的剂量把锗离子注入到衬底1中。随后，在比第一样品高的3.3keV加速能量和与第一样品相同的剂量下进行硼的离子注入工艺。
在这样形成的第三样品中，衬底1有如图1C所示的剖面。如图1C所示，与第一和第二样品相同，硼的δ掺杂层2的位置深于点缺陷区4底部的位置。
与第二样品同样，由于锗的离子注入，所以在衬底1的主表面上形成非晶区5，而且在残留单晶区7的界面上形成非晶/结晶(A/C)界面6。非晶区5的深度等于第二样品的非晶区深度。
但是，与第二样品不同，硼浓度为1×1020原子/cm3的位置3不位于非晶区5中，而位于点缺陷区4中。换句话说，硼浓度为1×1020原子/cm3的位置3的深度XC大于第二样品的相应深度。这是因为硼的加速能量(=3.3keV)大于第二样品的加速能量的缘故。
由于硼的加速能量(=3.3keV)大于第二样品的加速能量，所以点缺陷区4的深度XD大于第二样品的点缺陷区深度。
再有，由于这样形成非晶区5，所以单晶区7被限定在A/C交界面6下。点缺陷区4被限定在与非晶/结晶交界面6接触的非晶区5下。通过比第二样品短的长度，使点缺陷区4的底部脱离硼的δ掺杂层2。
图2表示作为距衬底1主表面深度函数的图1B所示的第二样品的硼浓度变化。
如图2所示，在第二样品中，硼浓度为1×1020原子/cm3的位置3的深度XC为20nm。
在硼的离子注入后，在退火温度设定为950℃、退火时间设定为10秒的相同条件下，使第一、第二和第三样品接受快速加热退火(RPA)。
图3表示作为距衬底1主表面深度的加速能量函数的离子注入硼的增强扩散长度的变化。
图3中，曲线L1表示未形成非晶区5的情况，曲线L2表示形成非晶区5的情况。点a、b和c分别对应于第一、第二和第三样品。利用第一至第三样品和其它同样的样品(这里未说明)由发明者的试验获得了曲线L1和L2。
如图3中曲线L1所示，在未进行预先非晶化工艺的情况下，增强的扩散长度几乎随硼加速能量的增加而线性地增加。另一方面，如图3中曲线L2所示，在进行预先非晶化工艺的情况下，只要硼浓度为1×1020原子/cm3的位置的深度XC不比非晶区5深，增大的扩散长度就大致保持在由预先非晶化工艺的离子注入条件确定的恒定值上。
曲线L1和L2在位置P上交叉，在该位置上硼的加速能量约为1.3keV。
必须按这样的方式确定预先非晶化工艺的离子注入条件，即在单晶区7中存在硼掺杂区的p-n结，换句话说，硼掺杂区的p-n结深度Xj大于A/C交界面6的深度。其理由如下。
具体地说，在RPA工艺后，结晶缺陷往往脱离非晶区5。因此，如果在非晶区5中有硼掺杂区的p-n结，换句话说，如果硼掺杂区的p-n结位于比A/C交界面6浅的位置中，那么残留结晶缺陷就往往存在于硼掺杂区。残留的结晶缺陷构成p-n结上电流击穿的原因。
从采用第一至第三和其它未说明的样品进行的上述试验结果可看出，通过注入产生的点缺陷将注入硼原子的增强扩散现象施加在单晶硅衬底1的效应随降低硼的加速能量而变弱。
从相同的试验结果还可看出，如果适当选择硼的加速能量，通过附加预先非晶化工艺，那么通过注入产生的点缺陷将注入硼原子的增强扩散现象施加在单晶硅衬底1的效应可以更弱。
实例
下面利用本发明的下述实例，详细说明本发明。
在该实例中，半导体器件配有带双漏结构的P沟道MOSFET。
首先，如图4A所示，在n型单晶硅衬底1的主表面上选择形成场氧化物12，以限定有源区。然后，在有源区中的衬底1的主表面上形成栅氧化物13。淀积多晶硅膜(未示出)，进行构图，从而在栅氧化物13上形成多晶硅栅极14。
接着，为了形成深度低于50nm的源/漏区浅p-n结，以与栅极14和场氧化物12自对准的方式，按0.2keV的加速能量和1×1015原子/cm2的剂量，将硼离子注入衬底1中。因而，如图4B所示，在栅极14的每一侧形成一对浅硼掺杂区15。此时，因硼被离子注入于多晶桂栅极14的顶部，因而硼掺杂区14a形成在栅极14的顶部。
如图4C所示，用二氧化硅(SiO2)或氮化硅(Si3N4)膜，在栅极14各侧的衬底1上形成一对电介质侧壁间隔层16。为了防止注入衬底1中的硼扩散，在700℃或更低的温度下进行该侧壁形成工艺。
随后，为了形成深度大于0.1μm(=100nm)的源/漏区深p-n结，以与栅极14、一对侧壁间隔层16和场氧化物12自对准的方式，为预先非晶化(preamorphization)的目的，按5keV的加速能量和1×1015原子/cm2的剂量，将锗离子注入衬底1中，与浅硼掺杂区15重叠，如图4D所示。未覆盖的衬底1的主表面被非晶化，从而形成非晶区15b和保留的单晶区15a。
在锗的预非晶化工艺之后，以与栅极14、一对侧壁间隔层16和场氧化物12自对准的方式，按2keV的加速能量和1×1015原子/cm2的剂量，将硼离子注入衬底1中，与非晶区15b重叠，如图4E所示。在栅极14各侧形成一对深硼掺杂区17，在一对侧壁间隔层16下形成一对浅硼掺杂区(即外延区)18。该对深硼掺杂区17的掺杂浓度低于该对浅硼掺杂区(即外延区)18的掺杂浓度。
与此同时，将硼还离子注入多晶硅栅极14中，因而在栅极14中形成深度深于硼掺杂区14a的较深的硼掺杂区14b。
最后，用灯退火装置，在800℃的温度下对衬底1进行10秒钟的RPA工艺处理。
通过上述工艺处理，如图4F所示，在栅极14各侧形成一对带有双漏结构的源/漏区19。用浅硼掺杂区18(例如深度为40nm)和深硼掺杂区17(例如深度为100-200nm)形成各对源/漏区19。
虽然在这里未示出，通过本发明者测得的结果表明，用上述工艺制造的半导体器件的注入硼原子的扩散加强，并且能够很好地控制注入导入点(implantation-induced point)缺陷的分布。
在上述实例中，在离子注入硼之前，离子注入用于预非晶化的锗。但是，只要通过离子注入步骤可消除或减少衬底1中的点缺陷量，那么也可在离子注入硼之后，离子注入用于预非晶化的锗(或硅)。
在上述实例中，将硼离子注入硅衬底1。但是，不用说，本发明并不限于此。任何其它掺杂物例如砷(As)、磷(P)和二氟化硼(BF2)也可用于本发明。
尽管已说明了本发明的最佳实例，但应理解，本领域的技术人员显然可进行改变而不会脱离本发明的范围。本发明的范围仅由所附权利要求所限定。

Claims (9)

1．一种半导体器件的制造方法，包括
按1keV或更低的加速能量将一种导电型的掺杂物离子注入到其导电型与所述掺杂物的导电型相反的单晶硅衬底中，以形成MOSFET的源/漏区的步骤；
其特征在于，在通过该离子注入步骤使所述衬底中的点缺陷量消除或减少的条件下进行所述步骤。
2．如权利要求1所述的方法，其特征在于，用硼作为所述的掺杂物。
3．如权利要求1所述的方法，其特征在于，用无非结晶工艺进行所述离子注入步骤。
4．一种半导体器件的制造方法，包括下列步骤：
(a)通过栅绝缘膜在第一导电型的单晶硅衬底的主表面上形成栅极；
(b)按1keV或更低的加速能量，以与所述栅极自对准的方式，在使由该步骤(b)所导致的点缺陷量最小或减少的条件下，将其导电型与所述第一导电型相反的第二导电型的掺杂物离子注入所述衬底中，从而在所述栅极各侧形成所述第二导电型的第一和第二掺杂区；
(c)在所述栅极各侧的所述衬底上形成一对侧壁间隔层；
(d)以与所述成对的侧壁间隔层自对准的方式，将所述第二导电型的掺杂物离子注入所述衬底中，于是在所述栅极各侧形成与所述第一和第二掺质区局部重叠的所述第二导电型的第三和第四掺杂区；
所述第三和第四掺杂区的深度大于所述第一和第二掺杂区的深度，并且其掺杂浓度低于所述第一和第二掺杂区的掺杂浓度；
(e)热处理，即退火处理具有所述第二导电型的第一、第二、第三和第四掺杂区，从而用所述第一和第三掺杂区构成具有双漏结构的一对源/漏区中的一个，用所述第二和第四掺杂区构成所述源/漏区中的另一个。
5．如权利要求4所述的方法，其特征在于，还包括下列步骤：在离子注入形成所述第三和第四掺杂区的步骤(d)之前或之后，使所述衬底主表面非晶化形成非晶区。
6．如权利要求5所述的方法，其特征在于，形成于所述衬底主表面的所述非晶区包括仅仅作为结晶缺陷的空穴；
和所述非晶区位于包括硅的填隙原子和作为结晶缺陷的空穴的点缺陷区中。
7．如权利要求5所述的方法，其特征在于，在所述非晶区中包括所述掺杂物的凸起区和具有1×1020原子/cm3或更大的掺杂浓度的区域；
和所述点缺陷区的底部位于比所述衬底的所述非晶区和所述保留的单晶区之间的界面更低的位置处。
8．如权利要求5所述的方法，其特征在于，在所述非晶区中包括所述掺杂物的凸起区和具有1×1020原子/cm3或更大的掺杂浓度的区域；
和用所述衬底的所述点缺陷区和所述保留的单晶区限定的p-n结位于所述衬底的所述保留的单晶区中。
9．如权利要求5所述的方法，其特征在于，用硼作为所述的掺杂物。
CN98122790A 1997-12-03 1998-12-03 使用离子注入制造半导体器件的方法 Expired - Fee Related CN1130757C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP332735/1997 1997-12-03
JP332735/97 1997-12-03
JP9332735A JPH11168069A (ja) 1997-12-03 1997-12-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1219756A true CN1219756A (zh) 1999-06-16
CN1130757C CN1130757C (zh) 2003-12-10

Family

ID=18258281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98122790A Expired - Fee Related CN1130757C (zh) 1997-12-03 1998-12-03 使用离子注入制造半导体器件的方法

Country Status (5)

Country Link
US (1) US6372591B1 (zh)
JP (1) JPH11168069A (zh)
KR (1) KR100305623B1 (zh)
CN (1) CN1130757C (zh)
TW (1) TW400551B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551603B (zh) * 2007-09-25 2012-01-25 台湾积体电路制造股份有限公司 光敏层的图案化方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US6555439B1 (en) * 2001-12-18 2003-04-29 Advanced Micro Devices, Inc. Partial recrystallization of source/drain region before laser thermal annealing
AU2003221212A1 (en) 2002-03-26 2003-10-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and production method therefor
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7135423B2 (en) 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
WO2003096398A1 (en) * 2002-05-10 2003-11-20 Varian Semiconductor Equipment Associates, Inc. Methods and systems for dopant profiling
US20050260838A1 (en) * 2002-05-10 2005-11-24 Varian Semiconductor Equipment Associates, Inc. Methods and systems for dopant profiling
US6548361B1 (en) * 2002-05-15 2003-04-15 Advanced Micro Devices, Inc. SOI MOSFET and method of fabrication
US6828632B2 (en) * 2002-07-18 2004-12-07 Micron Technology, Inc. Stable PD-SOI devices and methods
US6784072B2 (en) * 2002-07-22 2004-08-31 International Business Machines Corporation Control of buried oxide in SIMOX
JP4639040B2 (ja) * 2002-10-10 2011-02-23 パナソニック株式会社 半導体装置の製造方法
US6746944B1 (en) * 2003-01-14 2004-06-08 Advanced Micro Devices, Inc. Low nisi/si interface contact resistance with preamorphizing and laser thermal annealing
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US7163867B2 (en) * 2003-07-28 2007-01-16 International Business Machines Corporation Method for slowing down dopant-enhanced diffusion in substrates and devices fabricated therefrom
EP1697978A1 (en) * 2003-12-18 2006-09-06 Koninklijke Philips Electronics N.V. A semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same
US7429771B2 (en) * 2004-05-07 2008-09-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device having halo implanting regions
US7015076B1 (en) * 2004-03-01 2006-03-21 Advanced Micro Devices, Inc. Selectable open circuit and anti-fuse element, and fabrication method therefor
KR101115092B1 (ko) * 2004-07-29 2012-02-28 인텔렉츄얼 벤처스 투 엘엘씨 전하운송효율을 향상시키기 위한 이미지 센서 및 제조 방법
KR100571424B1 (ko) * 2004-12-30 2006-04-14 동부아남반도체 주식회사 이중 스텝 소오스/드레인 이온 주입에 의한 안정한트랜지스터 형성 방법
JP4046748B2 (ja) 2005-10-28 2008-02-13 東洋炭素株式会社 イオン注入装置のビームラインの内部部材用黒鉛部材及びその製造方法
TWI278067B (en) * 2006-01-09 2007-04-01 Nanya Technology Corp Method for fabricating a recessed-gate MOS transistor device
TWI309067B (en) * 2006-03-15 2009-04-21 Nanya Technology Corp Method for fabricating a recessed-gate mos transistor device
US7691693B2 (en) 2007-06-01 2010-04-06 Synopsys, Inc. Method for suppressing layout sensitivity of threshold voltage in a transistor array
DE102007030056B3 (de) * 2007-06-29 2009-01-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
US7895548B2 (en) 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US9472423B2 (en) 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
WO2010028177A1 (en) * 2008-09-03 2010-03-11 Sionyx, Inc. High sensitivity photodetectors, imaging arrays, and high efficiency photovoltaic devices produced using ion implantation and femtosecond laser irradiation
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US20120146172A1 (en) 2010-06-18 2012-06-14 Sionyx, Inc. High Speed Photosensitive Devices and Associated Methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
WO2014127376A2 (en) 2013-02-15 2014-08-21 Sionyx, Inc. High dynamic range cmos image sensor having anti-blooming properties and associated methods
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
US9378963B2 (en) * 2014-01-21 2016-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact and method of forming the same

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5152329A (ja) * 1974-10-31 1976-05-08 Sumitomo Metal Ind Chuzoyosunagatazokeisetsubi
JPS61218165A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体記憶装置及び製造方法
JPS6252087A (ja) * 1985-08-21 1987-03-06 株式会社ブリヂストン パネル式貯槽用架台
JPH01120015A (ja) 1987-11-04 1989-05-12 Kawasaki Steel Corp プラズマを用いた不純物のドーピング方法
JP2773957B2 (ja) 1989-09-08 1998-07-09 富士通株式会社 半導体装置の製造方法
JPH03131020A (ja) 1989-10-16 1991-06-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH04196525A (ja) 1990-11-28 1992-07-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH04215425A (ja) * 1990-12-13 1992-08-06 Toshiba Corp 半導体装置の製造方法
US5141895A (en) * 1991-01-11 1992-08-25 Motorola, Inc. Semiconductor device process using diffusant penetration and source layers for shallow regions
JPH05275362A (ja) 1992-03-25 1993-10-22 Fujitsu Ltd 半導体装置の製造方法
US5352631A (en) * 1992-12-16 1994-10-04 Motorola, Inc. Method for forming a transistor having silicided regions
JPH06252087A (ja) 1993-02-23 1994-09-09 Hitachi Ltd 半導体集積回路装置の製造方法
JPH06267881A (ja) 1993-03-10 1994-09-22 Ricoh Co Ltd 半導体装置とその製造方法
JP3050717B2 (ja) * 1993-03-24 2000-06-12 シャープ株式会社 半導体装置の製造方法
JP3070420B2 (ja) 1994-12-21 2000-07-31 日本電気株式会社 半導体装置の製造方法
JPH0921043A (ja) * 1995-07-03 1997-01-21 Gunze Ltd 丸編機用の防塵装置
JP2848439B2 (ja) * 1995-11-10 1999-01-20 日本電気株式会社 半導体装置の製造方法
JP3545526B2 (ja) 1996-01-19 2004-07-21 株式会社東芝 半導体装置の製造方法
JP2941218B2 (ja) * 1996-06-25 1999-08-25 日本科学冶金株式会社 一体化焼結含油軸受の製造方法
US6008098A (en) * 1996-10-04 1999-12-28 Advanced Micro Devices, Inc. Ultra shallow junction formation using amorphous silicon layer
US5998272A (en) * 1996-11-12 1999-12-07 Advanced Micro Devices, Inc. Silicidation and deep source-drain formation prior to source-drain extension formation
US5770485A (en) * 1997-03-04 1998-06-23 Advanced Micro Devices, Inc. MOSFET device with an amorphized source and fabrication method thereof
US5888853A (en) * 1997-08-01 1999-03-30 Advanced Micro Devices, Inc. Integrated circuit including a graded grain structure for enhanced transistor formation and fabrication method thereof
US5972760A (en) * 1997-09-05 1999-10-26 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device containing shallow LDD junctions
US6051863A (en) * 1997-11-21 2000-04-18 Advanced Micro Devices, Inc. Transistor gate conductor having sidewall surfaces upon which a spacer having a profile that substantially prevents silicide bridging is formed
US6156613A (en) * 1998-03-02 2000-12-05 Texas Instruments - Acer Incorporated Method to form MOSFET with an elevated source/drain
US6100171A (en) * 1998-03-03 2000-08-08 Advanced Micro Devices, Inc. Reduction of boron penetration by laser anneal removal of fluorine
US5970353A (en) * 1998-03-30 1999-10-19 Advanced Micro Devices, Inc. Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
US6069044A (en) * 1998-03-30 2000-05-30 Texas Instruments-Acer Incorporated Process to fabricate ultra-short channel nMOSFETS with self-aligned silicide contact
US6087209A (en) * 1998-07-31 2000-07-11 Advanced Micro Devices, Inc. Formation of low resistance, ultra shallow LDD junctions employing a sub-surface, non-amorphous implant
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551603B (zh) * 2007-09-25 2012-01-25 台湾积体电路制造股份有限公司 光敏层的图案化方法

Also Published As

Publication number Publication date
CN1130757C (zh) 2003-12-10
KR19990062730A (ko) 1999-07-26
JPH11168069A (ja) 1999-06-22
TW400551B (en) 2000-08-01
US6372591B1 (en) 2002-04-16
KR100305623B1 (ko) 2001-10-20

Similar Documents

Publication Publication Date Title
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1244955C (zh) 半导体器件的制造方法和退火装置
CN1195199A (zh) 场效应晶体管及其制造方法
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1801468A (zh) 集成电路的制造方法
CN1773724A (zh) 半导体装置及其制造方法
CN1885557A (zh) 半导体元件及形成半导体元件的方法
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
CN1855540A (zh) 半导体元件及其制造方法
CN1280918C (zh) 参考电压半导体
CN1257554C (zh) 金属氧化物半导体晶体管及其制造方法
CN1253929C (zh) 半导体装置及其制造方法
CN1679169A (zh) 半导体器件及其制造方法
US7071069B2 (en) Shallow amorphizing implant for gettering of deep secondary end of range defects
CN100339963C (zh) 制造半导体器件的方法
CN1291484C (zh) 半导体装置及其制造方法
CN1194395C (zh) 制造绝缘层上硅的金属氧化物半导体场效应晶体管的方法
JP2004289154A (ja) 超浅型接合のための接合狭小化用相補インプラント
CN1540742A (zh) 半导体装置及其制造方法
CN1499577A (zh) 制造半导体器件的方法
CN1421908A (zh) 具有浅源极/漏极结区的mos晶体管的制造方法
CN1519901A (zh) 具有由氨气中侧氮化处理的多金属栅结构的栅电极的半导体器件
CN100342506C (zh) 采用两次离子注入的高操作电压双扩散漏极mos器件
KR101142104B1 (ko) 단채널 트렌치 ｍｏｓｆｅｔ 및 디바이스를 형성하는 공정

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031210

Termination date: 20131203