JPH05275362A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05275362A JPH05275362A JP4067385A JP6738592A JPH05275362A JP H05275362 A JPH05275362 A JP H05275362A JP 4067385 A JP4067385 A JP 4067385A JP 6738592 A JP6738592 A JP 6738592A JP H05275362 A JPH05275362 A JP H05275362A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- heat treatment
- temperature
- diffusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】イオン注入層のアニール処理方法に関し、アニ
ール処理でイオン注入直後の不純物分布が変化すること
なく、浅い拡散層を精度よく形成する。 【構成】半導体結晶基板にアモルファス領域を形成しな
い条件での一次イオン注入を行う第１工程と、８００℃
以上９００℃以下の温度の熱処理を含む第２工程と、前
記第１工程における一次イオン注入に対し基板に与える
ダメージがほぼ同じ、またはそれよりダメージの小さい
二次イオン注入を行う第３工程とを含む。また半導体結
晶基板にアモルファス領域を形成する条件でイオンを注
入する第１工程と、２００℃を超え７００℃を超えない
温度の熱処理を含む第３工程の前に行う、７００℃以上
の温度の熱処理を含む第２工程を含む。
ール処理でイオン注入直後の不純物分布が変化すること
なく、浅い拡散層を精度よく形成する。 【構成】半導体結晶基板にアモルファス領域を形成しな
い条件での一次イオン注入を行う第１工程と、８００℃
以上９００℃以下の温度の熱処理を含む第２工程と、前
記第１工程における一次イオン注入に対し基板に与える
ダメージがほぼ同じ、またはそれよりダメージの小さい
二次イオン注入を行う第３工程とを含む。また半導体結
晶基板にアモルファス領域を形成する条件でイオンを注
入する第１工程と、２００℃を超え７００℃を超えない
温度の熱処理を含む第３工程の前に行う、７００℃以上
の温度の熱処理を含む第２工程を含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。詳しくは、イオン注入層のアニール処理方法
に関する。近年、ＶＬＳＩ製造工程において、イオン注
入は不純物を半導体基板に導入する工程等に広く使用さ
れている。これは、イオン注入法が不純物注入量や注入
深さに関して、その制御性、再現性が高いためである。
に関する。詳しくは、イオン注入層のアニール処理方法
に関する。近年、ＶＬＳＩ製造工程において、イオン注
入は不純物を半導体基板に導入する工程等に広く使用さ
れている。これは、イオン注入法が不純物注入量や注入
深さに関して、その制御性、再現性が高いためである。
【０００２】イオン注入は、Ｓｉ結晶基板に不純物イオ
ンを注入する作用の他に、Ｓｉ結晶構造を壊す作用も持
つ。 その破壊された結晶構造を回復させるために、あ
る一定温度以上でのアニール処理が必要となる。
ンを注入する作用の他に、Ｓｉ結晶構造を壊す作用も持
つ。 その破壊された結晶構造を回復させるために、あ
る一定温度以上でのアニール処理が必要となる。
【０００３】
【従来の技術】上記のアニール処理において、注入され
た不純物が拡散現象によって動き、注入直後の不純物分
布が保たれないことがある。ＭＯＳＦＥＴの短チャネル
効果やバイポーラトランジスタの高速化のために、浅い
拡散層形成が要求されており、この意味からイオン注入
された不純物の分布は、注入直後の分布を保つことが要
求される。
た不純物が拡散現象によって動き、注入直後の不純物分
布が保たれないことがある。ＭＯＳＦＥＴの短チャネル
効果やバイポーラトランジスタの高速化のために、浅い
拡散層形成が要求されており、この意味からイオン注入
された不純物の分布は、注入直後の分布を保つことが要
求される。
【０００４】このため、従来よりアニール処理の温度の
低下や短時間化が要求されており、通常の熱処理温度は
９００℃〜１０００℃であり、特殊な用途おいては、１
２００℃程度まで使用される。アニール処理時間は、処
理温度にもよって各種さまざまであるが、十数分から数
時間にまでおよぶ。特殊な用途においては、数秒程度の
短時間熱処理法が使用される場合もある。
低下や短時間化が要求されており、通常の熱処理温度は
９００℃〜１０００℃であり、特殊な用途おいては、１
２００℃程度まで使用される。アニール処理時間は、処
理温度にもよって各種さまざまであるが、十数分から数
時間にまでおよぶ。特殊な用途においては、数秒程度の
短時間熱処理法が使用される場合もある。
【０００５】また、特にイオン注入の欠陥回復工程のた
めのアニール処理の他に、化学気相堆積法（ＣＶＤ法）
による工程中に、処理温度が４００℃〜９００℃程度に
上昇することで、加熱される場合もある。
めのアニール処理の他に、化学気相堆積法（ＣＶＤ法）
による工程中に、処理温度が４００℃〜９００℃程度に
上昇することで、加熱される場合もある。
【０００６】
【発明が解決しようとする課題】イオン注入により壊さ
れた結晶構造には、大きく分けて次の３種類あることが
明らかになった。アモルファス領域が形成されない構
造、アモルファス領域とダメージが導入された結晶領
域が混在する構造と、結晶構造を完全に失ったアモル
ファス層が形成される構造の３種類である。注入直後の
第１熱処理において、ある温度範囲の温度処理が成され
ると、その後の第２熱処理において拡散が増長される現
象が明らかになった。これは、第１熱処理により、イオ
ン注入ダメージが十分回復されていない、または、ダメ
ージより形成された欠陥が、不純物拡散を増長すること
が原因である。
れた結晶構造には、大きく分けて次の３種類あることが
明らかになった。アモルファス領域が形成されない構
造、アモルファス領域とダメージが導入された結晶領
域が混在する構造と、結晶構造を完全に失ったアモル
ファス層が形成される構造の３種類である。注入直後の
第１熱処理において、ある温度範囲の温度処理が成され
ると、その後の第２熱処理において拡散が増長される現
象が明らかになった。これは、第１熱処理により、イオ
ン注入ダメージが十分回復されていない、または、ダメ
ージより形成された欠陥が、不純物拡散を増長すること
が原因である。
【０００７】第１熱処理で、イオン注入ダメージは十分
回復される温度は、前述の３種類のダメージ構造ごとに
異なる。この場合、十分に回復されると言う意味は、そ
のダメージやダメージより形成された欠陥が不純物拡散
に影響を与えないことを言う。また、熱処理条件によっ
ては、不純物拡散を増長する欠陥を発生させる場合もあ
る。
回復される温度は、前述の３種類のダメージ構造ごとに
異なる。この場合、十分に回復されると言う意味は、そ
のダメージやダメージより形成された欠陥が不純物拡散
に影響を与えないことを言う。また、熱処理条件によっ
ては、不純物拡散を増長する欠陥を発生させる場合もあ
る。
【０００８】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体結晶基板にアモルファス領域を形成し
ない条件での一次イオン注入を行う第１工程と、８００
℃以上９００℃以下の温度の熱処理を含む第２工程と、
前記第１工程における一次イオン注入に対し基板に与え
るダメージがほぼ同じ、またはそれよりダメージの小さ
い二次イオン注入を行う第３工程とを、含むことを特徴
とする。
造方法は、半導体結晶基板にアモルファス領域を形成し
ない条件での一次イオン注入を行う第１工程と、８００
℃以上９００℃以下の温度の熱処理を含む第２工程と、
前記第１工程における一次イオン注入に対し基板に与え
るダメージがほぼ同じ、またはそれよりダメージの小さ
い二次イオン注入を行う第３工程とを、含むことを特徴
とする。
【０００９】また、半導体結晶基板にアモルファス領域
を形成する条件でイオンを注入する第１工程と、２００
℃を超え、７００℃を超えない温度の熱処理を含む第３
工程の前に行う、７００℃以上の温度の熱処理を含む第
２工程を、含むことを特徴とする。更に、半導体結晶基
板に完全なアモルファス領域を形成しない一次イオン注
入を行う第１工程と、８００℃を超えない温度の熱処理
を含む第２工程と、前記一次イオン注入工程での注入領
域の全部または一部を改質する二次イオン注入を行う第
３工程と、２００℃を超え、７００℃を超えない温度の
熱処理を含む第５工程の前に行う７００℃以上の温度の
熱処理を含む第４工程を、含むことを特徴とする。
を形成する条件でイオンを注入する第１工程と、２００
℃を超え、７００℃を超えない温度の熱処理を含む第３
工程の前に行う、７００℃以上の温度の熱処理を含む第
２工程を、含むことを特徴とする。更に、半導体結晶基
板に完全なアモルファス領域を形成しない一次イオン注
入を行う第１工程と、８００℃を超えない温度の熱処理
を含む第２工程と、前記一次イオン注入工程での注入領
域の全部または一部を改質する二次イオン注入を行う第
３工程と、２００℃を超え、７００℃を超えない温度の
熱処理を含む第５工程の前に行う７００℃以上の温度の
熱処理を含む第４工程を、含むことを特徴とする。
【００１０】
【作用】上記の如く、第１熱処理の温度を上げること、
または、第１熱処理の前に、ある温度範囲以上の熱処理
を行うことで、イオン注入で発生した不純物拡散を増長
する作用を持つ種類の結晶欠陥の量が制御され、その後
の増速拡散が防止できる。また追加イオン注入を行うこ
とでダメージ構造が変化し、所望の第１熱処理におい
て、拡散が増長されない。
または、第１熱処理の前に、ある温度範囲以上の熱処理
を行うことで、イオン注入で発生した不純物拡散を増長
する作用を持つ種類の結晶欠陥の量が制御され、その後
の増速拡散が防止できる。また追加イオン注入を行うこ
とでダメージ構造が変化し、所望の第１熱処理におい
て、拡散が増長されない。
【００１１】
【実施例】アモルファス領域が形成されない構造、
アモルファス領域とダメージが導入された結晶領域が混
在する構造と、結晶構造を完全に失ったアモルファス
層が形成される構造の３種類のＳｉ基板を作製し、アニ
ールを行った後、その基板内での不純物拡散状態の分析
を行った。
アモルファス領域とダメージが導入された結晶領域が混
在する構造と、結晶構造を完全に失ったアモルファス
層が形成される構造の３種類のＳｉ基板を作製し、アニ
ールを行った後、その基板内での不純物拡散状態の分析
を行った。
【００１２】プロセス条件を以下に示す。 ＣＺ−Ｓｉ ＜１００＞ ｎ型 １０Ωｃｍ ダメージ形成イオン注入（第１イオン注入） Si+ ４０ keV １×１０14cm-2、３×１０14cm-2、１
×１０15cm-2 （アモルファス領域なし、部分的になし、アモルファス
領域あり） ダメージ回復アニール処理（第１熱処理） ２００〜
１０００℃ ６０分 不純物導入イオン注入 （第２イオン注入） BF2 + １０ keV ３×１０13cm-2 不純物拡散アニール処理 （第２熱処理） ８００℃
３０分 Ｂ（ボロン）分布分析 ２次イオン質量分析（ＳＩＭ
Ｓ） ２次イオン質量分析法（ＳＩＭＳ）によるＢ分布を図１
〜４に示す。図１は、ダメージ形成イオン注入（Si+注
入）なしのサンプルで、点線が注入直後、実線が不純物
拡散アニール処理（８００℃３０分）後のＢ分布であ
る。図２〜４はダメージ形成イオン注入がSi+ ４０ ke
V それぞれ、１×１０14cm-2、３×１０1 4cm-2、１×
１０15cm-2の場合である。 それぞれの条件は、前述の
ダメージ構造の〜に対応する。BF2 +注入後のアニー
ル処理が同じであるにも係わらず、拡散状況が大きく異
なる。
×１０15cm-2 （アモルファス領域なし、部分的になし、アモルファス
領域あり） ダメージ回復アニール処理（第１熱処理） ２００〜
１０００℃ ６０分 不純物導入イオン注入 （第２イオン注入） BF2 + １０ keV ３×１０13cm-2 不純物拡散アニール処理 （第２熱処理） ８００℃
３０分 Ｂ（ボロン）分布分析 ２次イオン質量分析（ＳＩＭ
Ｓ） ２次イオン質量分析法（ＳＩＭＳ）によるＢ分布を図１
〜４に示す。図１は、ダメージ形成イオン注入（Si+注
入）なしのサンプルで、点線が注入直後、実線が不純物
拡散アニール処理（８００℃３０分）後のＢ分布であ
る。図２〜４はダメージ形成イオン注入がSi+ ４０ ke
V それぞれ、１×１０14cm-2、３×１０1 4cm-2、１×
１０15cm-2の場合である。 それぞれの条件は、前述の
ダメージ構造の〜に対応する。BF2 +注入後のアニー
ル処理が同じであるにも係わらず、拡散状況が大きく異
なる。
【００１３】Ｂの拡散深さとプリアニールの温度の関係
を図５に示す。この図５は図２〜４のデータを含む各温
度での熱処理を行った場合の測定結果を基に作成したも
のである。Ｂの拡散深さは、その濃度が５×１０16cm-3
になった深さを定義した。黒丸（●）は、Si注入を行わ
ずBF2 +注入し、アニール処理８００℃３０分行った場合
のＢ拡散深さである。この深さを標準深さと呼ぶ。
を図５に示す。この図５は図２〜４のデータを含む各温
度での熱処理を行った場合の測定結果を基に作成したも
のである。Ｂの拡散深さは、その濃度が５×１０16cm-3
になった深さを定義した。黒丸（●）は、Si注入を行わ
ずBF2 +注入し、アニール処理８００℃３０分行った場合
のＢ拡散深さである。この深さを標準深さと呼ぶ。
【００１４】この標準深さよりＢの拡散深さが深い時
は、Si注入とプリアニールにより形成された欠陥が、Ｂ
の拡散を増長させていることになる。この標準深さより
Ｂの拡散深さが浅い時は、Si注入とプリアニールにより
形成された欠陥が、Ｂの拡散を抑止していることにな
る。先ず、アモルファス領域が形成されない場合のイオ
ン注入ダメージの熱処理との関係について述べる。
は、Si注入とプリアニールにより形成された欠陥が、Ｂ
の拡散を増長させていることになる。この標準深さより
Ｂの拡散深さが浅い時は、Si注入とプリアニールにより
形成された欠陥が、Ｂの拡散を抑止していることにな
る。先ず、アモルファス領域が形成されない場合のイオ
ン注入ダメージの熱処理との関係について述べる。
【００１５】実線は、Si+ ４０keV １×１０14cm-2注入
したサンプルのＢ拡散深さである。７００℃までは、Ｂ
の拡散深さが標準深さより深く、Si+ 注入ダメージによ
り、Ｂの増速拡散が起こっている。この時、ダメージ
は、Ｂ拡散を増長する格子間シリコン点欠陥を熱処理中
に発生させるためと考えられる。しかし、８００℃に熱
処理温度を上げると、Ｂ拡散深さは標準深さと同じにな
っている。すなわち、８００℃を越える温度処理で、ア
モルファス領域が形成されない場合のダメージ起因によ
る増速拡散は防止できることを示している。
したサンプルのＢ拡散深さである。７００℃までは、Ｂ
の拡散深さが標準深さより深く、Si+ 注入ダメージによ
り、Ｂの増速拡散が起こっている。この時、ダメージ
は、Ｂ拡散を増長する格子間シリコン点欠陥を熱処理中
に発生させるためと考えられる。しかし、８００℃に熱
処理温度を上げると、Ｂ拡散深さは標準深さと同じにな
っている。すなわち、８００℃を越える温度処理で、ア
モルファス領域が形成されない場合のダメージ起因によ
る増速拡散は防止できることを示している。
【００１６】このことから、アモルファス領域を形成し
ない場合にのイオン注入を行ったあとに、８００℃の温
度で熱処理すると、ダメージ起因の拡散は防止されるこ
とが分かる。すなわち、半導体結晶基板にアモルファス
領域を形成しない条件でイオンを注入した後、そのイオ
ン注入より基板に与えるダメージがほぼ同じイオン注
入、または、ダメージがより小さいイオン注入を行うイ
オン注入を行う場合、その間に８００℃以上の温度の熱
処理を行えば、１回目のイオン注入のダメージは、２回
目のイオン注入の不純物拡散に影響を与えなくなり、浅
い拡散層形成に有利である。その時、２回目のイオン注
入は、１回目のイオン注入と比較し、ドーズ量が同等す
なわち３倍程度を超えた場合には２回目のイオン注入ダ
メージが大きくなり、熱処理の効果はほとんどなくなる
と考えられる。
ない場合にのイオン注入を行ったあとに、８００℃の温
度で熱処理すると、ダメージ起因の拡散は防止されるこ
とが分かる。すなわち、半導体結晶基板にアモルファス
領域を形成しない条件でイオンを注入した後、そのイオ
ン注入より基板に与えるダメージがほぼ同じイオン注
入、または、ダメージがより小さいイオン注入を行うイ
オン注入を行う場合、その間に８００℃以上の温度の熱
処理を行えば、１回目のイオン注入のダメージは、２回
目のイオン注入の不純物拡散に影響を与えなくなり、浅
い拡散層形成に有利である。その時、２回目のイオン注
入は、１回目のイオン注入と比較し、ドーズ量が同等す
なわち３倍程度を超えた場合には２回目のイオン注入ダ
メージが大きくなり、熱処理の効果はほとんどなくなる
と考えられる。
【００１７】また、これらの欠陥起因の拡散現象は、不
純物拡散の温度が９００℃以下、特に７５０℃〜８５０
℃において顕著であるとされる。温度が高いと不純物自
信の持つ真性拡散係数項が大きくなるためである。次
に、アモルファス領域とダメージが導入された結晶領域
が混在する構造を持つ場合について述べる。
純物拡散の温度が９００℃以下、特に７５０℃〜８５０
℃において顕著であるとされる。温度が高いと不純物自
信の持つ真性拡散係数項が大きくなるためである。次
に、アモルファス領域とダメージが導入された結晶領域
が混在する構造を持つ場合について述べる。
【００１８】図５中の破線は、Si+ ４０keV ３×１０14
cm-2注入したサンプルのＢ拡散深さである。このSi+ イ
オン注入の条件では完全なアモルファス層は形成され
ず、アモルファス領域とダメージが導入された結晶領域
が混在する構造を持つことが明らかになっている。第１
熱処理なし（図中no-preANL)や200 ℃の熱処理、７００
℃〜９００℃の熱処理で、Ｂ拡散深さは、標準深さより
浅くなっている。浅くなっているのは、ダメージにより
形成された欠陥が、Ｂの拡散を防止するためである。こ
の欠陥は格子間シリコンの溜まり（ｓｉｎｋ）として作
用するため、Ｂ拡散を増長する格子間シリコン点欠陥の
量を減らす。従って、格子間シリコン点欠陥とＢとの相
互作用による増速拡散を防止する。
cm-2注入したサンプルのＢ拡散深さである。このSi+ イ
オン注入の条件では完全なアモルファス層は形成され
ず、アモルファス領域とダメージが導入された結晶領域
が混在する構造を持つことが明らかになっている。第１
熱処理なし（図中no-preANL)や200 ℃の熱処理、７００
℃〜９００℃の熱処理で、Ｂ拡散深さは、標準深さより
浅くなっている。浅くなっているのは、ダメージにより
形成された欠陥が、Ｂの拡散を防止するためである。こ
の欠陥は格子間シリコンの溜まり（ｓｉｎｋ）として作
用するため、Ｂ拡散を増長する格子間シリコン点欠陥の
量を減らす。従って、格子間シリコン点欠陥とＢとの相
互作用による増速拡散を防止する。
【００１９】また、１０００℃の熱処理ではＢ拡散深さ
は標準深さとほぼ同じになっている。これは、１０００
℃以上の熱処理でダメージが回復し、Ｂ拡散に影響を及
ぼさないためである。４００℃〜６００℃の第１熱処理
によりＢの拡散深さが標準深さより深くなっている。こ
れは、第１熱処理により、Ｂ拡散を抑止する成分の欠
陥、具体的には、多重型の空孔欠陥のみ回復されること
による。このため相対的に格子間シリコン点欠陥の量が
増えるため、拡散が増速される。
は標準深さとほぼ同じになっている。これは、１０００
℃以上の熱処理でダメージが回復し、Ｂ拡散に影響を及
ぼさないためである。４００℃〜６００℃の第１熱処理
によりＢの拡散深さが標準深さより深くなっている。こ
れは、第１熱処理により、Ｂ拡散を抑止する成分の欠
陥、具体的には、多重型の空孔欠陥のみ回復されること
による。このため相対的に格子間シリコン点欠陥の量が
増えるため、拡散が増速される。
【００２０】すなわち、４００℃〜６００℃の熱処理に
より空孔欠陥と格子間シリコン点欠陥の量的なバランス
を崩すことが増速拡散の原因である。従って、アモルフ
ァス領域とダメージが導入された結晶領域が混在する構
造を形成する場合には、２００℃を超え、７００℃を超
えない温度の熱処理を含む工程を行う前に、７００℃以
上の温度の熱処理を含む工程を行えば、不純物の増速拡
散を防止することができる。
より空孔欠陥と格子間シリコン点欠陥の量的なバランス
を崩すことが増速拡散の原因である。従って、アモルフ
ァス領域とダメージが導入された結晶領域が混在する構
造を形成する場合には、２００℃を超え、７００℃を超
えない温度の熱処理を含む工程を行う前に、７００℃以
上の温度の熱処理を含む工程を行えば、不純物の増速拡
散を防止することができる。
【００２１】また、Si+ 注入３×１０14cm-2で拡散が防
止できるので、１×１０14cm-2以下の注入の場合、更
に、イオン注入することでダメージ層の性質を改良する
ことができる。その時のドーズ量は積算して１×１０14
cm-2を超え、１×１０15cm-2を超えない量に設定する。
この時、現象を支配しているのは注入されたSi+ ではな
く、そのSi+ により動かされた格子中のSi原子である。
このため、第１イオン注入であるSi+ 注入は、どの様な
イオン種でも同じ効果が得られる。実用上は、SiやGe,C
の様な4 族元素、ハロゲンであるＦ等が使いやすい。
止できるので、１×１０14cm-2以下の注入の場合、更
に、イオン注入することでダメージ層の性質を改良する
ことができる。その時のドーズ量は積算して１×１０14
cm-2を超え、１×１０15cm-2を超えない量に設定する。
この時、現象を支配しているのは注入されたSi+ ではな
く、そのSi+ により動かされた格子中のSi原子である。
このため、第１イオン注入であるSi+ 注入は、どの様な
イオン種でも同じ効果が得られる。実用上は、SiやGe,C
の様な4 族元素、ハロゲンであるＦ等が使いやすい。
【００２２】また、第２イオン注入において注入される
イオンの導電型の反対導電型イオンのうち、質量の重い
イオンを選び少量注入することも有効である。第１イオ
ン種が重いイオンの場合、比較的少量でも基板にダメー
ジを与え、アモルファス領域形成のためのドーズ量も少
ない。第２イオン注入量の半分以下であれば、通常問題
なくその拡散層は使用できる。
イオンの導電型の反対導電型イオンのうち、質量の重い
イオンを選び少量注入することも有効である。第１イオ
ン種が重いイオンの場合、比較的少量でも基板にダメー
ジを与え、アモルファス領域形成のためのドーズ量も少
ない。第２イオン注入量の半分以下であれば、通常問題
なくその拡散層は使用できる。
【００２３】また、本実施例の条件である、シリコン注
入を４０keV ３×１０14cm-2で注入したのち、７００℃
以上の温度の熱処理を含む工程を行い拡散を抑止する欠
陥を形成しておく。そののち、 BF2 + やＰ+ 等のイオン
を注入し、それらの拡散移動する温度、例えば、９００
℃以下、特に７５０℃〜８５０℃における熱処理を行っ
たとき、それらの拡散は抑止される。
入を４０keV ３×１０14cm-2で注入したのち、７００℃
以上の温度の熱処理を含む工程を行い拡散を抑止する欠
陥を形成しておく。そののち、 BF2 + やＰ+ 等のイオン
を注入し、それらの拡散移動する温度、例えば、９００
℃以下、特に７５０℃〜８５０℃における熱処理を行っ
たとき、それらの拡散は抑止される。
【００２４】次に、結晶構造を完全に失ったアモルファ
ス層が形成される構造について述べる。図５中の２点破
線は、Si+ ４０keV １×１０15cm-2注入したサンプルの
Ｂ拡散深さである。欠陥のＢ拡散への影響は、原理的に
は、Si+ 注入３×１０14cm-2の場合と同じであるが、Ｂ
拡散深さは深くなっている。
ス層が形成される構造について述べる。図５中の２点破
線は、Si+ ４０keV １×１０15cm-2注入したサンプルの
Ｂ拡散深さである。欠陥のＢ拡散への影響は、原理的に
は、Si+ 注入３×１０14cm-2の場合と同じであるが、Ｂ
拡散深さは深くなっている。
【００２５】これは、アモルファス化されることにより
形成されたアモルファス結晶界面（Ａ／Ｃ界面）起因の
欠陥が、不純物を捕獲する作用を持つため、その欠陥の
ある深さにＢのピークを発生させていることによる。Ａ
／Ｃ界面欠陥は従来より格子間シリコン点欠陥を捕獲し
て、Ｂの増速拡散を防止するとされている。しかしなが
ら、この場合の様にＡ／Ｃ界面内にＢが進入してしまう
と、その付近での拡散係数が低くなるため、Ｂは捕獲さ
れる。Si+ ４０keV １×１０15cm-2の場合、捕獲位置が
８０ｎｍ付近になるのでＢ拡散深さが深く見えてしま
う。すなわち、７００℃〜９００℃熱処理で発生した欠
陥は、その作用としてはＢの拡散を抑止しているが、そ
の位置が深いため、Si+ ３×１０14cm-2の場合より深く
見えている。
形成されたアモルファス結晶界面（Ａ／Ｃ界面）起因の
欠陥が、不純物を捕獲する作用を持つため、その欠陥の
ある深さにＢのピークを発生させていることによる。Ａ
／Ｃ界面欠陥は従来より格子間シリコン点欠陥を捕獲し
て、Ｂの増速拡散を防止するとされている。しかしなが
ら、この場合の様にＡ／Ｃ界面内にＢが進入してしまう
と、その付近での拡散係数が低くなるため、Ｂは捕獲さ
れる。Si+ ４０keV １×１０15cm-2の場合、捕獲位置が
８０ｎｍ付近になるのでＢ拡散深さが深く見えてしま
う。すなわち、７００℃〜９００℃熱処理で発生した欠
陥は、その作用としてはＢの拡散を抑止しているが、そ
の位置が深いため、Si+ ３×１０14cm-2の場合より深く
見えている。
【００２６】Ｂ拡散深さを浅くするには、更にエネルギ
ーを低くし、Ａ／Ｃ界面の深さを浅くすることが有効で
ある。１０００℃の場合は、明らかに拡散が増速されて
おり、Ｂ拡散を増長する欠陥が残留していると考えられ
る。
ーを低くし、Ａ／Ｃ界面の深さを浅くすることが有効で
ある。１０００℃の場合は、明らかに拡散が増速されて
おり、Ｂ拡散を増長する欠陥が残留していると考えられ
る。
【００２７】
【効果】第１熱処理の温度を上げること、または、第１
熱処理の前に、ある温度範囲以上の熱処理を行うこと
で、イオン注入で発生した不純物拡散を増長する作用を
持つ種類の結晶欠陥の量を制御し、その後の増速拡散を
防止する。追加イオン注入を行うことでダメージ構造を
変化させ、所望の第１熱処理において、拡散が増長され
ていようにする。 増速拡散が防止された拡散層によ
り、ＭＯＳＦＥＴのソースドレイン層やバイポーラトラ
ンジスタのベース層を浅く形成することが可能となり、
超ＬＳＩの製造が容易になった。
熱処理の前に、ある温度範囲以上の熱処理を行うこと
で、イオン注入で発生した不純物拡散を増長する作用を
持つ種類の結晶欠陥の量を制御し、その後の増速拡散を
防止する。追加イオン注入を行うことでダメージ構造を
変化させ、所望の第１熱処理において、拡散が増長され
ていようにする。 増速拡散が防止された拡散層によ
り、ＭＯＳＦＥＴのソースドレイン層やバイポーラトラ
ンジスタのベース層を浅く形成することが可能となり、
超ＬＳＩの製造が容易になった。
【図１】BF2 + 注入と８００℃熱処理により形成された
Ｂの深さ分布を示すグラフである。
Ｂの深さ分布を示すグラフである。
【図２】Si+ ４０keV １×１０14cm-2注入とプリアニー
ルの後、 BF2 + 注入と８００℃熱処理で形成されたＢの
深さ分布を示すグラフである。
ルの後、 BF2 + 注入と８００℃熱処理で形成されたＢの
深さ分布を示すグラフである。
【図３】Si+ ４０keV ３×１０14cm-2注入とプリアニー
ルの後、 BF2 + 注入と８００℃熱処理で形成されたＢの
深さ分布を示すグラフである。
ルの後、 BF2 + 注入と８００℃熱処理で形成されたＢの
深さ分布を示すグラフである。
【図４】Si+ ４０keV １×１０15cm-2注入とプリアニー
ルの後、 BF2 + 注入と８００℃熱処理で形成されたＢの
深さ分布を示すグラフである。
ルの後、 BF2 + 注入と８００℃熱処理で形成されたＢの
深さ分布を示すグラフである。
【図５】プリアニール処理とＢの拡散深さの関係を示す
グラフである。
グラフである。
Claims (9)
- 【請求項１】半導体結晶基板にアモルファス領域を形成
しない条件での一次イオン注入を行う第１工程と、８０
０℃以上９００℃以下の温度の熱処理を含む第２工程
と、前記第１工程における一次イオン注入に対し基板に
与えるダメージがほぼ同じ、またはそれよりダメージの
小さい二次イオン注入を行う第３工程とを、含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】前記第３工程における二次イオン注入のド
ーズ量が、前記第１工程における一次イオン注入のドー
ズ量の３倍を超えないことを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】半導体結晶基板にアモルファス領域を形成
する条件でイオンを注入する第１工程と、２００℃を超
え、７００℃を超えない温度の熱処理を含む第３工程の
前に行う、７００℃以上の温度の熱処理を含む第２工程
を、含むことを特徴とする半導体装置の製造方法。 - 【請求項４】前記第２工程における熱処理を７００℃以
上９００℃以下の温度で行うことを特徴とする請求項３
記載の半導体装置の製造方法。 - 【請求項５】半導体結晶基板にアモルファス領域を形成
する一次イオン注入を行う第１工程と、７００℃以上の
温度の熱処理を含む第２工程と、該半導体中で電気的に
活性な元素やそれを含むイオンを注入する二次イオン注
入を行う第３工程と、二次イオン注入で注入されたイオ
ンが該半導体中で拡散移動する温度における熱処理を含
む第４工程を、含むことを特徴とする半導体装置の製造
方法。 - 【請求項６】前記第１工程における一次イオン注入工程
のイオン種がシリコンイオンであり、前記第４工程の温
度が９００℃以下であることを特徴とする請求項５記載
の半導体装置の製造方法。 - 【請求項７】半導体結晶基板に完全なアモルファス領域
を形成しない一次イオン注入を行う第１工程と、８００
℃を超えない温度の熱処理を含む第２工程と、前記一次
イオン注入工程での注入領域の全部または一部を改質す
る二次イオン注入を行う第３工程と、２００℃を超え、
７００℃を超えない温度の熱処理を含む第５工程の前に
行う７００℃以上の温度の熱処理を含む第４工程を、含
むことを特徴とする半導体装置の製造方法。 - 【請求項８】前記第３工程における二次イオン注入工程
のイオン種がシリコンイオンまたは、ゲルマニウムイオ
ン、または、炭素イオン、または、フッ素イオンである
ことを特徴とする請求項７記載の半導体装置の製造方
法。 - 【請求項９】前記第４工程における熱処理が７００℃以
上９００℃以下の温度で行われることを特徴とする請求
項７または８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067385A JPH05275362A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4067385A JPH05275362A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275362A true JPH05275362A (ja) | 1993-10-22 |
Family
ID=13343484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4067385A Withdrawn JPH05275362A (ja) | 1992-03-25 | 1992-03-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275362A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
| US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
| JP2018029128A (ja) * | 2016-08-18 | 2018-02-22 | 株式会社Ｓｃｒｅｅｎホールディングス | ドーパント導入方法 |
-
1992
- 1992-03-25 JP JP4067385A patent/JPH05275362A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111251A (ja) * | 1993-10-12 | 1995-04-25 | Nippondenso Co Ltd | 不純物の活性化方法 |
| US6372591B1 (en) | 1997-12-03 | 2002-04-16 | Nec Corporation | Fabrication method of semiconductor device using ion implantation |
| JP2018029128A (ja) * | 2016-08-18 | 2018-02-22 | 株式会社Ｓｃｒｅｅｎホールディングス | ドーパント導入方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6682980B2 (en) | Fabrication of abrupt ultra-shallow junctions using angled PAI and fluorine implant | |
| KR100305623B1 (ko) | 이온주입을이용한반도체장치의제조방법 | |
| JP4065661B2 (ja) | 半導体ウェーハに浅い接合を形成する方法 | |
| US6008099A (en) | Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion | |
| US20080149929A1 (en) | Method of producing a semiconductor element and semiconductor element | |
| JPH09181012A (ja) | 集積回路及びその製造方法 | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| US7071069B2 (en) | Shallow amorphizing implant for gettering of deep secondary end of range defects | |
| JPS6362227A (ja) | Ｐ型ド−パントの特性のその他のｐ型ド−パントでの修正 | |
| CA1222835A (en) | Shallow-junction semiconductor devices | |
| JPH08181085A (ja) | 半導体装置の製造方法 | |
| JPH0642465B2 (ja) | 浅い接合の形成方法 | |
| JPH09199719A (ja) | 半導体装置の製造方法 | |
| JPH05275362A (ja) | 半導体装置の製造方法 | |
| JP3165051B2 (ja) | 半導体素子のウェル形成方法 | |
| JPH04215424A (ja) | 金属半導体オーム接触接点形成処理方法 | |
| US20040115889A1 (en) | Ultra shallow junction formation | |
| JPH0677247A (ja) | 半導体装置の形成方法 | |
| Chang et al. | Time dependence of phosphorus diffusion and dose loss during postimplantation annealing at low temperatures | |
| JPH0637163A (ja) | イオン注入評価法 | |
| JPH0526343B2 (ja) | ||
| Sedgwick | Rapid thermal processing and the quest for ultra shallow boron junctions | |
| JP2527545B2 (ja) | 半導体装置の製造方法 | |
| KR100334965B1 (ko) | 모스전계효과트랜지스터 소자의 제조방법 | |
| JPH01214172A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |