CN1244955C - 半导体器件的制造方法和退火装置 - Google Patents
半导体器件的制造方法和退火装置 Download PDFInfo
- Publication number
- CN1244955C CN1244955C CNB031460852A CN03146085A CN1244955C CN 1244955 C CN1244955 C CN 1244955C CN B031460852 A CNB031460852 A CN B031460852A CN 03146085 A CN03146085 A CN 03146085A CN 1244955 C CN1244955 C CN 1244955C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- heat treatment
- manufacture method
- semiconductor device
- device described
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 238000000137 annealing Methods 0.000 title claims description 101
- 238000010438 heat treatment Methods 0.000 claims abstract description 111
- 238000000034 method Methods 0.000 claims abstract description 94
- 239000012535 impurity Substances 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 238000009792 diffusion process Methods 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims description 26
- 229910052736 halogen Inorganic materials 0.000 claims description 25
- 150000002367 halogens Chemical class 0.000 claims description 25
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 238000006386 neutralization reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 37
- 239000013078 crystal Substances 0.000 abstract description 6
- 239000002344 surface layer Substances 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 230000000052 comparative effect Effects 0.000 description 14
- 238000009826 distribution Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000012467 final product Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000012190 activator Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000002918 waste heat Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
- H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明的课题是提供防止因栅电极中的杂质扩散不充分引起的耗尽化且具有低电阻的和浅的杂质扩散层的MOS晶体管。解决方法是具有下述工序：在单晶的半导体衬底上形成栅绝缘膜的工序；在栅绝缘膜上形成由多晶导电膜构成的栅电极的工序；在栅电极中和与栅电极邻接或离开的半导体衬底的表面层中注入杂质的工序；在主要使在栅电极中已被注入的杂质扩散、同时抑制在半导体衬底的表面层中已被注入的杂质的扩散的的温度下进行热处理的第1热处理工序；以及在使半导体衬底中已被注入的杂质激活的温度下与第1热处理相比以高温短时间进行热处理的第2热处理工序。
Description
技术领域
本发明涉及半导体器件的制造方法，特别是涉及在杂质的扩散和激活工序中所必要的热处理。
背景技术
近年来，通过提高集成度、即利用构成LSI(大规模集成电路)的元件的微细化实现了LSI的性能提高。但是，由于伴随元件的微细化容易发生寄生电阻或短沟道效应，故为了防止这些情况的发生，形成低电阻的和浅的pn结是重要的。
作为形成浅的pn结、即在阱上形成浅的杂质扩散层(源/漏区)的方法，一般在使用通过以低的加速能量进行离子注入并短时间化进行其后的退火处理(热处理)而将扩散深度调整得较浅的方法。例如，作为短时间的退火处理方法，使用了采用卤素灯的以秒为单位的短时间热处理(RTA：快速热退火)。
但是，在要求微细化的同时，也要求pn结的深度的进一步变浅，要求形成不到20nm的极浅的结。现在，作为p型杂质，主要使用了硼(B)，作为n型杂质，主要使用了磷(P)或砷(As)，但由于B、P或As这样的杂质在硅(Si)衬底中的扩散系数比较大，故即使使用RTA，也难以形成不到20nm的深度极浅的pn结。
此外，在使用卤素灯的情况下，难以将发光时间调整为几百ms以下，在退火处理的短时间化方面存在限度。另一方面，如果为了抑制杂质扩散而降低退火温度、即发光能量强度，则杂质的激活率大幅度地下降，杂质扩散层的电阻上升。因而，在采用了卤素灯的RTA处理中，难以形成低电阻的且深度为20nm以下的浅的杂质扩散层。
最近，本发明的发明者等研究了采用使用氙(Xe)闪光灯的闪光灯退火法来代替使用现有的卤素灯的RTA处理方法。Xe闪光灯是发出在从可见光区域至近红外线区域的宽的范围内具有发光波长的白色光、而且能进行数百μs～10ms这样的极短时间的发光的光源。通过采用由该Xe闪光灯进行的闪光灯退火法，可进行在高温下的瞬时退火，其结果，可使杂质激活而不伴随以离子方式注入的杂质的扩散，可形成浅的且低电阻的pn结。
一般来说，在使用了多晶硅栅电极的MOS晶体管的制造工序中，为了使栅电极低电阻化，在半导体衬底中注入杂质离子时，同时在栅电极中也注入杂质离子，在退火工序中使半导体衬底中已被注入的杂质激活，同时通过使栅电极层中的杂质扩散到整个栅电极中并使之激活来谋求低电阻化。
在使用了Xe闪光灯的退火方法中，由于灯的发光时间极短，故可进行极短时间的退火处理，可激活半导体衬底中的杂质而不使之扩散，故可形成浅的源/漏区。但是，另一方面，由于退火时间极短，故栅电极内已被注入的杂质不能扩散到整个栅电极中，在栅电极中留下杂质扩散不充分的区域。该杂质扩散不充分的区域成为耗尽化的区域，引起电容的下降，结果导致晶体管的驱动力的下降。
这样，虽然使用了Xe闪光灯的退火方法能形成具有低电阻的和浅的结的杂质扩散层(源/漏区)，但由于在栅电极中留下耗尽层，故即使形成微细的晶体管，也不能得到伴随微细化的高性能的晶体管特性。
发明内容
鉴于上述的现有的课题，本发明的目的在于提供能制造具备具有低电阻的且浅的结的杂质扩散层和良好的驱动力的晶体管的半导体器件的制造方法和在该制造方法中使用的退火装置。
本发明的半导体器件的制造方法的特征在于，具有下述工序：在单晶的半导体衬底上形成栅绝缘膜的工序；在栅绝缘膜上形成由多晶导电膜构成的栅电极的工序；在栅电极中和与栅电极邻接或离开的半导体衬底的表面层中注入杂质的工序；在主要使在栅电极中已被注入的杂质扩散、同时抑制在半导体衬底的表面层中已被注入的杂质的扩散的的温度下进行热处理的第1热处理工序；以及在使半导体衬底中已被注入的杂质激活的温度下与第1热处理相比以高温短时间进行热处理的第2热处理工序。
按照上述本发明的特征，由于利用在多晶的栅电极中与单晶的半导体衬底中相比杂质在较低的温度下容易扩散的性质，首先利用第1热处理工序抑制半导体衬底中的杂质扩散，故使栅电极中的杂质有选择地扩散，使杂质扩散到整个栅电极中，防止因扩散不充分引起的栅电极底部的耗尽化。其次，利用第2热处理工序的高温短时间热处理来激活半导体衬底中和栅电极中的杂质。由于在高温短时间内进行该第2热处理，故可激活杂质而几乎不使其扩散。因而，对于在半导体衬底中形成的杂质扩散层来说，利用该二阶段的热处理可维持结深度为较浅的状态。可制造具有更微细的、更浅的结的晶体管等的半导体器件而不伴有栅电极的耗尽化的问题。
在上述半导体器件的制造方法中，注入杂质的工序可具有：在与栅电极邻接的区域的半导体衬底的表面层中进行离子注入以形成第1杂质离子注入区的第1离子注入工序；以及在与栅电极离开的区域的半导体衬底的表面层中进行离子注入以形成比第1杂质离子注入区深的第2杂质离子注入区的第2离子注入工序。
此时，可在与栅电极邻接的半导体衬底的表面层中形成更浅的杂质扩散区、即延伸区。因而，可抑制在制造更微细的晶体管的情况下发生的短沟道效应。
此外，在第1离子注入工序后至第2离子注入工序前具有与上述第2热处理工序为同一条件的第3热处理工序。
此时，在第1离子注入工序后进行的第3热处理工序中，由于与第2热处理工序同样地进行高温短时间热处理，故可得到具有浅的结的延伸区。
作为上述多晶导电膜，可举出多晶硅膜。
最好在退火温度为600℃以上至950℃以下和根据温度条件退火时间为1小时至5秒间的条件下进行上述第1热处理工序。
此外，可使用红外线灯或热板来实施上述第1热处理工序。在此，作为红外线灯，可举出卤素灯。
希望上述第2热处理工序的热处理时间为100ms以下。此外，可使用能将照射时间调整为100ms以下的光源来实施上述第2热处理工序。此外，关于该光源，希望使用照射能量密度为10～60J/cm2的光源。例如，作为该光源，可举出Xe闪光灯。此外，Xe闪光灯的照射时间为10ms以下是更为理想的。此外，除了Xe闪光灯以外，也可使用受激准分子激光器或YAG激光器。
希望在比第1热处理工序中的热处理温度低的温度下预先对半导体衬底进行了预加热的状态下进行上述第2热处理工序。
通过进行预加热，可防止伴随因短时间高温热处理导致的急剧的衬底温度上升的对衬底的损伤的发生。
此外，希望上述预加热的温度为200～600℃。此外，可使用红外线灯或热板来实施上述预加热。
可使用单一退火装置且在同一室内连续地进行上述第1热处理工序和第2热处理工序。
此时，可省略因第1热处理工序和第2热处理工序之间的衬底的取出放入或前处理导致的工夫，不会因二阶段的热处理而牺牲生产率。
作为上述退火装置，可使用具有下述部分的装置：密闭地容纳衬底的室；在室内具备的、具有照射时间为100ms以下且照射能量密度为10～60J/cm2的光源的第1加热源；以及由卤素灯或热板构成的第2加热源。再有，希望上述第1加热源是Xe闪光灯。
本发明的退火装置的特征在于，具有：密闭地容纳衬底的室；在室内具备的、具有照射时间为100ms以下且照射能量密度为10～60J/cm2的光源的第1加热源；以及由卤素灯或热板构成的第2加热源。再有，希望上述第1加热源是Xe闪光灯。
按照上述本发明的退火装置，由于能在同一室内连续地进行由上述本发明的半导体器件的制造方法中的第1热处理工序和第2热处理工序构成的二阶段热处理，故可实施上述本发明的半导体器件的制造方法而不会牺牲生产率。
附图说明
图1是示出本发明的实施方案中的半导体制造方法的各工序的半导体器件的剖面图。
图2是示出本发明的实施方案中的闪光灯退火工序中的温度分布的图。
图3是示出本发明的实施方案中的预退火工序中的温度分布的图。
图4是示出使用本发明的实施方案的二阶段退火法制作的实施方案的MOS栅、只使用闪光灯退火法来代替二阶段退火的比较例1和使用了现有的退火方法的比较例2的各MOS栅的栅电容与栅电压的关系的图。
图5是示出使用本发明的实施方案的二阶段退火法制作的实施方案的栅电极和只使用闪光灯退火法来代替二阶段退火制作的比较例的栅电极的硼(B)的浓度分布的图。
图6是示出用本发明的实施方案的制造方法得到的源/漏的延伸区内的硼(B)的浓度分布的图。
图7是示出本发明的实施方案的预退火条件的图。
图8是示出本发明的另一实施方案的连续地进行预退火(第1热处理)和闪光灯退火(第2热处理)的情况下的温度分布的图。
图9是示出在同一室内具备Xe闪光灯和卤素灯的退火装置的概略结构的图。
具体实施方式
以下，一边参照附图，一边说明本发明的实施方案。
(实施方案)
图1(a)～图1(f)是示出本发明的实施方案的半导体器件的制造方法的工序图。在此，将在LOGIC电路或存储器区域中形成的微细的p型MOS晶体管的制造工序作为例子来说明。
本实施方案中的制造方法的主要的特征是用预退火工序(第1热处理工序)和闪光灯退火工序(第2热处理工序)这二阶段来进行为形成源/漏区而进行的离子注入工序后的退火处理。以下，一边参照附图，一边具体地说明该制造方法。
首先，如图1(a)中所示，按照通常的p型MOS晶体管的制造方法，为了划定有源区而在n型单晶、或p型单晶的表面区域中并在掺了n型杂质的硅(Si)衬底1中形成元件隔离区2。如图示那样，最好将该元件隔离区2作成STI(浅槽隔离)区。通过在硅衬底1中形成槽、用SiO2膜等的绝缘膜填埋该槽并使表面平坦化可得到STI结构。其后，形成约不到3nm的薄的绝缘膜、例如SiO2膜作为栅绝缘膜3，进而在栅绝缘膜3上形成厚度约为175nm的多晶硅膜，利用有选择的刻蚀形成由多晶硅膜构成的栅电极4。
其次，如图1(b)中所示，为了形成源/漏的延伸区，将栅电极4用作离子注入掩模，在硅衬底1的表面层中注入硼(B+)离子。离子注入的条件例如定为加速能量为0.2keV、剂量为1×1015cm-2。利用该离子注入，在与栅电极4邻接的硅衬底1的表面层中形成浅的杂质离子注入区5。
其次，为了激活该杂质离子注入区5中的杂质离子而进行退火处理。该退火处理可以是现有的使用了卤素灯的RTA处理，但最好进行使用了氙(Xe)闪光灯的高温短时间的闪光灯退火处理。再有，在与后述的源/漏区形成用的第2热处理工序条件同样的条件下进行该闪光灯退火处理。
图2是示出该闪光灯退火处理条件的曲线图。如该图中所示，在闪光灯退火处理中，在预先使用热板或其它的加热器将硅衬底1加热到约400℃的温度后，以极短的时间、例如约1ms对硅衬底1的整个面照射Xe闪光灯的光。此时，将Xe闪光灯的照射能量密度定为例如约35J/cm2。利用该短时间的Xe闪光灯的照射，使硅衬底1的表面达到充分地激活以离子方式注入的杂质元素的温度、例如1100℃以上。
在使用了Xe闪光灯的闪光灯退火处理中，由于进行比现有的使用卤素灯的RTA更短的极短时间的退火处理，故在能恢复杂质离子注入区的结晶缺陷并激活所注入的杂质离子的同时，已被注入的杂质离子在深度方向上几乎不扩散。其结果，如图1(c)中所示，形成深度约为10nm的极浅的且低电阻的延伸区6。
再有，在进行使用卤素灯的RFA来代替闪光灯退火处理的情况下，希望衬底温度为800℃以下、加热时间约为10秒。利用该RTA，在不使杂质扩散到衬底深处的情况下激活杂质元素，同时也可使杂质离子注入区5的结晶缺陷得以恢复，形成源/漏的延伸区6。
其次，如图1(d)中所示，在栅电极4的侧壁上形成多层结构的侧壁衬垫。使用CVD法依次淀积氮化硅膜(SiN膜)7和氧化硅膜(SiO2膜)8，接着，通过利用RIE(反应离子刻蚀)法进行各向异性刻蚀，只在栅电极4的侧壁上有选择地留下SiN膜7和SiO2膜8，可得到该图中示出的多层结构的侧壁衬垫。
如图1(e)中所示，将由栅电极4、SiN膜7和SiO2膜8构成的侧壁衬垫用作离子注入掩模，再次注入作为p型杂质的B+离子。离子注入的条件例如定为加速能量为5keV、剂量为3×1015cm-2。利用该离子注入，在与栅电极4的端部离开的硅衬底1的表面层中形成深的杂质离子注入区9。此时，在由多晶硅构成的栅电极4中也注入相当的量的杂质离子B+。
其次，为了谋求杂质离子注入区9的激活和在栅电极中已注入的离子的扩散而进行退火处理。在此，在本实施方案中，与以往不同，用第1热处理工序和第2热处理工序这二阶段来进行该退火处理。
首先，利用使用了卤素灯的RTA进行第1热处理(预退火)。在图3中示出退火条件。如该图中所示，作为退火条件，例如将衬底温度定为900℃，将退火时间定为20秒。
一般来说，如果比较注入到多晶材料中的杂质与注入到单晶材料中的杂质，则注入到多晶材料中的杂质在较低的温度下容易扩散。这是因为，在多晶材料中存在杂质容易扩散的结晶粒界。根据该杂质扩散的特性，如上述预退火温度条件那样，定为多晶栅电极中的杂质扩散而单晶半导体衬底中的杂质的扩散被抑制的温度条件。注入到由多晶硅构成的栅电极4中的B按照浓度梯度在深度方向上扩散，到达厚度约为175nm的栅电极4的整个层中，但注入到作为单晶的硅衬底1中的B几乎不扩散，停留在离子注入区9内。这样，在只促进栅电极4中的B的扩散的同时，对于已经形成的延伸区6的杂质B来说，可维持浅的结深度而不扩散。
接着，使用Xe闪光灯，进行第2热处理。该第2热处理、即杂质扩散区的激活用的闪光灯退火条件，可使用与前面为了形成延伸区6而进行的闪光灯退火条件大致同样的条件。如图2中所示，在预先将衬底加热到例如约400℃的温度的状态下，在整个衬底的面上照射Xe闪光灯的光。照射时间、照射能量密度例如定为1ms、35J/cm2，瞬间地使衬底表面层的温度为被注入的杂质离子的区域的结晶缺陷恢复、注入离子激活时的衬底到达温度、即1100℃以上。
利用该闪光灯退火，如图1(f)中所示，在离子已注入的杂质被激活的同时，杂质离子注入区9的结晶缺陷得以恢复，可得到离开栅电极4的端部的深的源/漏区10。此外，由于是极短时间的退火处理，故可抑制延伸区6的杂质的扩散，可将结深度维持得较浅。
其后的工序虽然未图示，但按照一般的MOS晶体管的制造方法，例如利用常压CVD法，在成膜温度为400℃下，在整个面上形成SiO2膜作为层间绝缘膜。其后，在层间绝缘膜上开出接触孔，分别对于源/漏区10和栅电极4形成必要的引出布线。
这样，在本实施方案的半导体器件的制造方法中，由于在源/漏区的形成中使用的退火处理工序具有在抑制注入到单晶的硅衬底1中的杂质的扩散的同时能促进注入到由多晶硅构成的栅电极4中的杂质的扩散的温度条件下进行预退火的工序(第1热处理工序)和在能激活注入到单晶的硅衬底1中的杂质的条件下进行极短时间的闪光灯退火的工序(第2热处理工序)，故可兼顾晶体管的特性的改善和20nm以下的极浅的结的形成。
(研究1)
为了研究使用本实施方案的制造方法得到的栅电极的特性，使用与上述的实施方案中示出的制造方法相同的条件，制作具有图4(a)中示出的结构的MOS电容器(以下称为实施例的电容器)，测定了其C-V特性。此外，作为第1比较例，不进行预退火(第1热处理工序)，只进行闪光灯退火(第2热处理工序)，关于其它的条件，使用与实施方案的制造方法相同的条件，制作了同样的MOS电容器(以下称为比较例1的电容器)。此外，作为第2比较例，在作为现有方法的1015℃、10秒的条件下只进行RTA，在其它的条件与实施例相同的条件下制作了MOS电容器(以下称为比较例2的电容器)。测定各MOS电容器的C-V特性，在图4(b)中示出结果。
在实施例的MOS电容器中，在栅电压为2.5V、频率为100kHz下得到了栅电容为6×10-7F/cm2。该值与由只进行了使用卤素灯的RTA处理的比较例2(现有例)得到的MOS电容器的栅电容值相等，此外，C-V特性也大体一致。与此不同，在只进行了闪光灯退火的比较例1的情况下，在相同的栅电压、相同的频率的条件下，MOS电容器的栅电容约为2.6×10-7F/cm2。
在只进行了闪光灯退火的比较例1的MOS电容器中，栅电容下降了，是与从外观上看将栅电极下的绝缘膜形成得较厚同样的结果。即，在只使用Xe闪光灯退火的情况下，可认为由于退火处理时间极短，故作为栅电极中的杂质的B未扩散到栅电极的深部，在栅电极的底部遗留了杂质浓度不充分的区域，形成了耗尽层。在栅电极的全部厚度为175nm的情况下，从栅电容值计算出的该耗尽层的厚度约为23nm。
根据该结果，确认了利用为形成本实施方案的源/漏区而进行的预退火工序(第1热处理工序)来进行栅电极中的杂质的扩散，可防止耗尽层的发生。
如果在栅电极的底部遗留耗尽层，则不仅使晶体管的驱动力下降，而且产生不能发挥作为原来的晶体管的功能的情况。作为防止栅电极的耗尽化的方法，有在退火前进行的离子注入工序中为了更深地注入杂质离子而提高加速能量的方法，但此时由于同时进行注入到硅衬底1的表面层中的杂质的深度方向和横方向的扩散，故诱发短沟道效应的可能性较高。此外，由于杂质侵入到栅绝缘膜中的缘故，使晶体管的阈值电压发生变动。在这一点上，如果采用由上述的本实施方案中示出的预退火(第1热处理)和Xe闪光灯退火(第2热处理)构成的二阶段退火方法，则在第1热处理中主要只促进多晶栅电极中的杂质的扩散，在第2热处理中可激活各杂质而对源/漏区和延伸区的深度几乎没有影响，因此，可抑制短沟道效应的发生。
(研究2)
其次，为了研究退火条件与栅电极中的杂质B的扩散状态的关系，测定了用上述的实施方案的制造条件制作的实施例的MOS晶体管与用只改变了退火处理条件的条件制作的比较例的MOS晶体管的各MOS晶体管中的栅电极中的杂质(B)的深度方向的浓度分布。该比较例的MOS晶体管的制造方法中使用了不进行预退火(第1热处理工序)、只进行闪光灯退火(第2热处理工序)、其它的条件与用实施方案的制造方法制作的实施例的MOS晶体管相同的条件。
图5是示出测定了实施例与比较例的各晶体管中的栅电极的杂质硼(B)的深度方向的浓度分布的曲线图。如该曲线图中所示，在实施例的晶体管的栅电极中，B在整个栅电极中在深度方向上大致均匀地分布，确认了可得到约1020cm-3的高的杂质浓度。另一方面，在比较例的晶体管的栅电极中，在浅的区域中显示出高的杂质浓度，但越往深处B浓度就越减少，B朝向深的区域的扩散是不充分的，在B浓度为1019cm-3以下的区域中，预期产生了耗尽化。
(研究3)
图6是示出了利用实施方案的制造方法得到的源/漏的延伸区6内的作为杂质的B的浓度分布的图。浓度为1018cm-3的深度、即实质的结深度约为14nm，扩散层电阻为770Ω/℃。可确认能形成浅的且低电阻的杂质扩散层。根据该结果，可确认利用本实施方案的二阶段退火法可将延伸区6的结深度维持为20nm以下。
再有，为了在不使用闪光灯退火而只使用卤素灯的RTA的情况下抑制栅电极的耗尽化且使杂质扩散层的电阻为所希望的电阻值，必须在1000℃以上的退火温度下进行10秒以上的加热。在该退火条件下，由于延伸区和源/漏区的杂质朝向周围扩散，不能维持浅的结，故引起短沟道效应，丧失作为晶体管的功能。
(其它的实施方案)
在上述的实施方案中，说明了使用多晶硅电极作为栅电极的例子，但为了降低栅电极与布线间的接触电阻，在采用使栅电极表层部分硅化的结构的情况下，为了形成源/漏区，也可采用上述的二阶段退火法。
通常，在这样的硅化层的形成中，在栅电极的表层和源/漏区的表层部分上以溅射方式对钴(Co)、钛(Ti)或镍(Ni)进行成膜，以与场绝缘膜自对准的方式进行硅化来形成Co自对准硅化物、Ti自对准硅化物、Ni自对准硅化物结构等。再有，希望硅化物层的厚度约为30nm。这是因为，如果硅化物层变厚或实质上的多晶硅栅电极的厚度变薄，则未变成硅化物的上述钴等的3d迁移金属原子由于在Si或SiO2中的扩散系数较大，故从栅电极朝向栅绝缘膜扩散，从栅电极朝向硅衬底的漏泄电流增大了。但是，如果打算抑制上述现象而将硅化物层的厚度设定为比30nm薄，则接触电阻上升，晶体管的驱动力下降了。因而，栅电极的厚度至少必须为100nm以上。其厚度最好为150nm以上。
此外，在上述本实施方案中，说明了制作多晶硅栅电极的情况，但不限于多晶硅，在半导体衬底由单晶构成、栅电极由多晶构成的情况下，可有效地应用上述的二阶段退火法。
在上述实施方案中，将二阶段退火工序中的预退火(第1热处理)条件设定为900℃、20秒，但预退火条件不限定于此。在图7中示出预退火条件的例子。多晶硅栅电极的厚度约为175nm，预退火前的离子注入工序的条件为该图中的斜线部中示出的条件即可，在该斜线部中，在以加速能量为0.2keV、剂量为1×1015cm-2注入作为杂质的B离子的情况下，如该图中所示，可抑制多晶硅栅电极内的耗尽化，而且可将已形成的源/漏的延伸区的结深度维持为20nm以下。
为了将硅衬底中的延伸区内的杂质(B)的结深度抑制为不到20nm，最好希望退火温度为950℃以下。必要的预退火时间依赖于退火温度条件。例如，在退火温度为800℃时，预退火时间为12分钟，在退火温度为850℃时，预退火时间为3分钟，如果退火温度为900℃则只要预退火时间为40秒以下连续加热，也可将硅衬底中的延伸区内的杂质(B)的结深度抑制为20nm以下，同时注入到多晶硅栅电极中的杂质扩散到栅电极底部，可抑制耗尽化。
再有，虽然将多晶硅栅电极的厚度定为175nm，但也可以是100nm～200nm，最好根据膜厚来使预退火时间可变，在栅电极层的厚度更薄的情况下，希望进一步缩短预退火时间。
此外，在本实施方案中，在预先进行了将衬底加热到400℃的预加热的基础上，将闪光灯退火(第2热处理)的Xe闪光灯的照射能量密度定为35J/cm2，将照射时间定为1ms，但不限定于该条件。虽然照射时间只要为100ms以下就是能实用的，但为了抑制杂质的扩散，希望尽可能缩短照射时间，最好为10ms以下。在照射时间为1ms的情况下，可在200～550℃的范围内变更预加热温度，可在10～60J/cm2的范围内变更照射能量密度。
如果照射能量密度超过60J/cm2，则由于伴随过剩且急剧的照射能量的热应力的增加的缘故，滑移或裂纹等的损伤进入到硅衬底内。预加热具有能抑制必要的闪光灯的照射能量密度、抑制伴随急剧的温度上升的对衬底的热应力的发生的效果。此外，如果打算只用闪光灯来加热硅衬底表面，则对灯投入的能量变大，缩短了灯的寿命。于是，预加热也具有抑制必要的灯的照射能量密度、延长灯寿命的效果。
为了以高浓度来激活杂质而使灯的照射能量为60J/cm2以下，希望预加热温度为200℃以上。
另一方面，如果使预加热温度比550℃高，则由于闪光灯的点亮的缘故，总的能量变得过剩，由于闪光灯熄灭后余热的缘故，硅衬底的温度维持为高温，继续产生杂质的扩散，故难以得到浅结的状态。此外，如果使预加热温度过高，则由于衬底变脆，容易受到损伤，故为了防止衬底的损伤，希望预加热温度处于适度的温度范围。因而，希望预加热温度为200～550℃。
预加热装置是能将衬底加热到200～550℃的装置即可，除了由卤素灯进行的灯加热外，也可使用由热板等进行的加热器加热。
此外，作为实施方案的闪光灯退火的光源，使用了Xe闪光灯，但所使用的灯的种类不限定于此。只要是能供给必要的照射能量而且能将发光时间调整为极短时间的光源即可。希望发光时间、即照射时间能调整为100ms以下，较为理想的是能调整为10ms以下，更为理想的是能调整为几ms以下。例如，也可使用以脉冲方式振荡的受激准分子激光器或YAG激光器等的激光器。再有，由于Xe闪光灯在从硅单晶衬底显示出高的吸收率的可见光区域至近红外线区域内具有发光波长，故能高效地进行衬底加热，但在使用其它的光源的情况下，如果使用具有硅单晶衬底显示出高的吸收率的不到1100nm的波长的光源，则也可提高照射能量的利用效率。
在上述的本实施方案二阶段退火法中，使用具备卤素灯的第1退火装置和具备Xe闪光灯的第2退火装置分布独立地进行预退火(第1热处理)和闪光灯退火(第2热处理)，但如果使用在同一室内具备预退火用的加热源和闪光灯退火用的加热源的退火装置，则可使用一台退火装置连续地进行二阶段退火。
图8是示出连续地进行预退火和闪光灯退火的情况下的温度分布的例子的图。如该图中所示，在例如以加热温度900℃、加热时间20秒进行了预退火(第1热处理)后，连续地进行闪光灯退火(第2热处理)。即，在使衬底温度下降到预加热温度例如400℃并使温度为恒定的情况下，在1ms的时间内点亮Xe闪光灯。
在使用一台退火装置连续地进行二阶段退火的情况下，由于在中途没有必要使衬底温度下降到室温、省略了从反应室取出放入衬底的工夫，故可提高生产率，同时可免除装置空间或生产设备的浪费。
图9是示出具备预退火用加热源和闪光灯退火用加热源的的退火装置的概略结构的图。在上方具备Xe闪光灯13、在下方具备卤素灯14，在其间具备放置衬底12的衬底台11。在预退火(第1热处理)中只使用下方的卤素灯14，在闪光灯退火(第2热处理)中使用卤素灯14和Xe闪光灯13，用卤素灯14进行衬底12的预加热，同时用Xe闪光灯进行闪光灯退火。再有，在分别用多条棒状的灯组构成卤素灯14和Xe闪光灯13的情况下，最好配置成卤素灯14的灯配置方向与Xe闪光灯13彼此交叉。
再有，也可使用与衬底台为一体型的热板来代替卤素灯14。此外，也可使用能进行极短时间的脉冲发光的受激准分子激光器或YAG激光器来代替Xe闪光灯。
如以上所说明的那样，按照本实施方案的半导体器件的制造方法，在能形成低电阻的且浅的杂质扩散层的基础上，可抑制栅电极的耗尽化，可高精度地控制杂质的分布。此外，如果使用图9中示出的退火装置，则由于不发生工序数的增加，故能以低成本且容易地制造与微细化对应的高性能的MOS晶体管而不降低生产率。
以上按本实施方案说明了本发明的内容，但专业人员明白可进一步作各种变形或改变。例如，在本实施方案中，使用了B作为p型杂质，但也可代之以使用能成为受主的其它的III族元素。此外，在上述的例子中，说明了p型MOS晶体管，但即使对于导电型相反的n型MOS晶体管，也可同样地应用上述的半导体制造方法。此时，为了形成源/漏区，注入能成为施主的磷(P)或砷(As)等的离子作为杂质离子即可。
如上所述，按照本发明的半导体器件的制造方法的特征，在能形成低电阻的且浅的杂质扩散层的基础上，可充分地激活栅电极的杂质区，可抑制栅电极的耗尽化等，可高精度地控制杂质的分布。因而，可制造具有与微细化对应的浅结的高性能的MOS晶体管。
此外，按照本发明的退火装置的特征，由于能在同一室内连续地进行上述本发明的半导体器件的制造方法中的二阶段退火工序，故能以低成本且容易地制造与微细化对应的高性能的MOS晶体管而不降低生产率。
Claims (19)
1.一种半导体器件的制造方法，其特征在于，具有下述工序：
在单晶的半导体衬底上形成栅绝缘膜的工序；
在上述栅绝缘膜上形成由多晶导电膜构成的栅电极的工序；
在上述栅电极中和与上述栅电极邻接或离开的上述半导体衬底的表面层中注入杂质的工序；
在主要使在上述栅电极中已被注入的杂质扩散、并且抑制在上述半导体衬底的表面层中已被注入的杂质的扩散的的温度下进行热处理的第1热处理工序；以及
在使上述半导体衬底中已被注入的杂质激活的温度下与上述第1热处理相比以高温短时间进行热处理的第2热处理工序。
2.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述注入杂质的工序具有：
在与上述栅电极邻接的区域的半导体衬底的表面层中进行离子注入以形成第1杂质离子注入区的第1离子注入工序；以及
在与上述栅电极离开的区域的半导体衬底的表面层中进行离子注入以形成比上述第1杂质离子注入区深的第2杂质离子注入区的第2离子注入工序。
3.如权利要求2中所述的半导体器件的制造方法，其特征在于：
进而，在上述第1离子注入工序后至上述第2离子注入工序前具有与上述第2热处理工序为同一条件的第3热处理工序。
4.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述多晶导电膜是多晶硅膜。
5.如权利要求1中所述的半导体器件的制造方法，其特征在于：
在退火温度为600℃～950℃和根据温度条件退火时间为1小时～5秒间的条件下进行上述第1热处理工序。
6.如权利要求1中所述的半导体器件的制造方法，其特征在于：
使用红外线灯或热板来实施上述第1热处理工序。
7.如权利要求6中所述的半导体器件的制造方法，其特征在于：
上述红外线灯是卤素灯。
8.如权利要求1中所述的半导体器件的制造方法，其特征在于：
上述第2热处理工序的热处理时间为100ms或以下。
9.如权利要求8中所述的半导体器件的制造方法，其特征在于：
使用能将照射时间调整为100ms或以下的光源来实施上述第2热处理工序。
10.如权利要求9中所述的半导体器件的制造方法，其特征在于：
上述第2热处理工序中使用照射能量密度为10～60J/cm2的光源。
11.如权利要求10中所述的半导体器件的制造方法，其特征在于：
上述光源是Xe闪光灯。
12.如权利要求11中所述的半导体器件的制造方法，其特征在于：
上述Xe闪光灯的照射时间为10ms或以下。
13.如权利要求10中所述的半导体器件的制造方法，其特征在于：
上述光源是受激准分子激光器或YAG激光器。
14.如权利要求1中所述的半导体器件的制造方法，其特征在于：
在以比上述第1热处理工序中的热处理温度低的温度预先对上述半导体衬底进行了预加热的状态下进行上述第2热处理工序。
15.如权利要求14中所述的半导体器件的制造方法，其特征在于：
上述预加热的温度为200～600℃。
16.如权利要求14中所述的半导体器件的制造方法，其特征在于：
使用红外线灯或热板来实施上述预加热。
17.如权利要求1～16的任一项中所述的半导体器件的制造方法，其特征在于：
使用单一退火装置且在同一室内连续地进行上述第1热处理工序和上述第2热处理工序。
18.如权利要求17中所述的半导体器件的制造方法，其特征在于：
上述退火装置具有：密闭地容纳衬底的室；在上述室内具备的、具有照射时间为100ms或以下且照射能量密度为10～60J/cm2的光源的第1加热源；以及由卤素灯或热板构成的第2加热源。
19.如权利要求18中所述的半导体器件的制造方法，其特征在于：
上述第1加热源是Xe闪光灯。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216807A JP3699946B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体装置の製造方法 |
| JP216807/2002 | 2002-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1472780A CN1472780A (zh) | 2004-02-04 |
| CN1244955C true CN1244955C (zh) | 2006-03-08 |
Family
ID=30437651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031460852A Expired - Lifetime CN1244955C (zh) | 2002-07-25 | 2003-07-21 | 半导体器件的制造方法和退火装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6770519B2 (zh) |
| JP (1) | JP3699946B2 (zh) |
| KR (1) | KR100535847B1 (zh) |
| CN (1) | CN1244955C (zh) |
| TW (1) | TWI225712B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740391B (zh) * | 2008-11-17 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管的制作方法 |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7255899B2 (en) * | 2001-11-12 | 2007-08-14 | Dainippon Screen Mfg. Co., Ltd. | Heat treatment apparatus and heat treatment method of substrate |
| JP4063050B2 (ja) * | 2002-10-31 | 2008-03-19 | 豊田合成株式会社 | ｐ型ＩＩＩ族窒化物系化合物半導体の電極およびその製造方法 |
| JP4258631B2 (ja) * | 2002-12-03 | 2009-04-30 | 信越化学工業株式会社 | フォトマスクブランク及びフォトマスクの製造方法 |
| JP4733912B2 (ja) * | 2003-04-03 | 2011-07-27 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2004356431A (ja) * | 2003-05-29 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2005142344A (ja) * | 2003-11-06 | 2005-06-02 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
| JP4342429B2 (ja) * | 2004-02-09 | 2009-10-14 | 株式会社東芝 | 半導体装置の製造方法 |
| US7078302B2 (en) * | 2004-02-23 | 2006-07-18 | Applied Materials, Inc. | Gate electrode dopant activation method for semiconductor manufacturing including a laser anneal |
| US7501332B2 (en) * | 2004-04-05 | 2009-03-10 | Kabushiki Kaisha Toshiba | Doping method and manufacturing method for a semiconductor device |
| JP4594664B2 (ja) | 2004-07-07 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100629266B1 (ko) | 2004-08-09 | 2006-09-29 | 삼성전자주식회사 | 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조방법 |
| JP2006060156A (ja) * | 2004-08-24 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20060068556A1 (en) * | 2004-09-27 | 2006-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP4795759B2 (ja) * | 2005-03-03 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 電界効果型トランジスタの製造方法 |
| US7259075B2 (en) | 2005-03-03 | 2007-08-21 | Nec Electronics Corporation | Method for manufacturing field effect transistor |
| JP2006245338A (ja) * | 2005-03-03 | 2006-09-14 | Nec Electronics Corp | 電界効果型トランジスタの製造方法 |
| JP4825459B2 (ja) | 2005-06-28 | 2011-11-30 | 株式会社東芝 | 熱処理装置、熱処理方法及び半導体装置の製造方法 |
| JP2007035984A (ja) * | 2005-07-28 | 2007-02-08 | Dainippon Screen Mfg Co Ltd | 熱処理装置および熱処理方法 |
| WO2007035660A1 (en) * | 2005-09-20 | 2007-03-29 | Applied Materials, Inc. | Method to form a device on a soi substrate |
| JP5135743B2 (ja) * | 2005-09-28 | 2013-02-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US20070072382A1 (en) * | 2005-09-28 | 2007-03-29 | Fujitsu Limited | Method of manufacturing semiconductor device |
| KR100720484B1 (ko) * | 2005-12-16 | 2007-05-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 구조 및 그 제조 방법 |
| US20070145495A1 (en) * | 2005-12-27 | 2007-06-28 | Intel Corporation | Method of fabricating a MOSFET transistor having an anti-halo for modifying narrow width device performance |
| JP2007220755A (ja) | 2006-02-14 | 2007-08-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7795122B2 (en) * | 2006-03-20 | 2010-09-14 | Texas Instruments Incorporated | Antimony ion implantation for semiconductor components |
| US7981212B2 (en) * | 2006-03-29 | 2011-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Flash lamp annealing device |
| JP2008108891A (ja) | 2006-10-25 | 2008-05-08 | Toshiba Corp | 半導体装置の製造方法 |
| US7629275B2 (en) * | 2007-01-25 | 2009-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-time flash anneal process |
| US20080268660A1 (en) * | 2007-04-25 | 2008-10-30 | Takaharu Itani | Method of manufacturing semiconductor device |
| JP2009188210A (ja) * | 2008-02-06 | 2009-08-20 | Panasonic Corp | 不純物活性化熱処理方法及び熱処理装置 |
| JP2009188209A (ja) | 2008-02-06 | 2009-08-20 | Panasonic Corp | 不純物活性化熱処理方法及び熱処理装置 |
| JP5401803B2 (ja) * | 2008-02-22 | 2014-01-29 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2010021525A (ja) | 2008-06-13 | 2010-01-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010141103A (ja) * | 2008-12-11 | 2010-06-24 | Toshiba Corp | 半導体装置の製造方法および熱処理装置 |
| US10000411B2 (en) | 2010-01-16 | 2018-06-19 | Cardinal Cg Company | Insulating glass unit transparent conductivity and low emissivity coating technology |
| US10000965B2 (en) | 2010-01-16 | 2018-06-19 | Cardinal Cg Company | Insulating glass unit transparent conductive coating technology |
| US10060180B2 (en) | 2010-01-16 | 2018-08-28 | Cardinal Cg Company | Flash-treated indium tin oxide coatings, production methods, and insulating glass unit transparent conductive coating technology |
| DE112011100451T5 (de) * | 2010-02-04 | 2013-04-04 | Fuji Electric Co., Ltd | Verfahren zur Herstellung einer Halbleitervorrichtung und Vorrichtung zur Herstellung einer Halbleitervorrichtung |
| US8466018B2 (en) * | 2011-07-26 | 2013-06-18 | Globalfoundries Inc. | Methods of forming a PMOS device with in situ doped epitaxial source/drain regions |
| CN103915388B (zh) * | 2013-01-08 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN103094216A (zh) * | 2013-01-11 | 2013-05-08 | 无锡华润上华科技有限公司 | 一种nor闪存器件的退火工艺及nor闪存器件 |
| JP6087874B2 (ja) * | 2014-08-11 | 2017-03-01 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法および熱処理装置 |
| JP6598630B2 (ja) * | 2015-10-22 | 2019-10-30 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法 |
| JP6839939B2 (ja) * | 2016-07-26 | 2021-03-10 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法 |
| FR3055948B1 (fr) * | 2016-09-15 | 2018-09-07 | Valeo Vision | Procede de montage d'un composant electroluminescent matriciel sur un support |
| JP6768481B2 (ja) * | 2016-12-12 | 2020-10-14 | 株式会社Ｓｃｒｅｅｎホールディングス | ドーパント導入方法および熱処理方法 |
| JP7038558B2 (ja) | 2018-02-05 | 2022-03-18 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法 |
| JP7032947B2 (ja) * | 2018-02-13 | 2022-03-09 | 株式会社Ｓｃｒｅｅｎホールディングス | 熱処理方法 |
| US11028012B2 (en) | 2018-10-31 | 2021-06-08 | Cardinal Cg Company | Low solar heat gain coatings, laminated glass assemblies, and methods of producing same |
| CN111106012B (zh) * | 2019-12-20 | 2022-05-17 | 电子科技大学 | 一种实现半导体器件局域寿命控制的方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3190653B2 (ja) | 1989-05-09 | 2001-07-23 | ソニー株式会社 | アニール方法およびアニール装置 |
| JP3518122B2 (ja) | 1996-01-12 | 2004-04-12 | ソニー株式会社 | 半導体装置の製造方法 |
| JP3516424B2 (ja) * | 1996-03-10 | 2004-04-05 | 株式会社半導体エネルギー研究所 | 薄膜半導体装置 |
| US5817536A (en) * | 1996-03-25 | 1998-10-06 | Advanced Micro Devices, Inc. | Method to optimize p-channel CMOS ICs using Qbd as a monitor of boron penetration |
| JP3336604B2 (ja) | 1996-12-13 | 2002-10-21 | ソニー株式会社 | 半導体装置の製造方法 |
| US5874344A (en) * | 1996-12-30 | 1999-02-23 | Intel Corporation | Two step source/drain anneal to prevent dopant evaporation |
| KR100231607B1 (ko) * | 1996-12-31 | 1999-11-15 | 김영환 | 반도체 소자의 초저접합 형성방법 |
| US5837572A (en) * | 1997-01-10 | 1998-11-17 | Advanced Micro Devices, Inc. | CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein |
| US6569716B1 (en) * | 1997-02-24 | 2003-05-27 | Sanyo Electric Co., Ltd. | Method of manufacturing a polycrystalline silicon film and thin film transistor using lamp and laser anneal |
| JPH10256538A (ja) | 1997-03-07 | 1998-09-25 | Sony Corp | 半導体装置の製造方法 |
| US5981347A (en) * | 1997-10-14 | 1999-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple thermal annealing method for a metal oxide semiconductor field effect transistor with enhanced hot carrier effect (HCE) resistance |
| US6207591B1 (en) | 1997-11-14 | 2001-03-27 | Kabushiki Kaisha Toshiba | Method and equipment for manufacturing semiconductor device |
| US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| US6117737A (en) * | 1999-02-08 | 2000-09-12 | Taiwan Semiconductor Manufacturing Company | Reduction of a hot carrier effect by an additional furnace anneal increasing transient enhanced diffusion for devices comprised with low temperature spacers |
| US6218250B1 (en) * | 1999-06-02 | 2001-04-17 | Advanced Micro Devices, Inc. | Method and apparatus for minimizing parasitic resistance of semiconductor devices |
| JP2002141298A (ja) | 2000-11-02 | 2002-05-17 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002246310A (ja) * | 2001-02-14 | 2002-08-30 | Sony Corp | 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 |
| US6642122B1 (en) * | 2002-09-26 | 2003-11-04 | Advanced Micro Devices, Inc. | Dual laser anneal for graded halo profile |
| JP2004356431A (ja) * | 2003-05-29 | 2004-12-16 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-07-25 JP JP2002216807A patent/JP3699946B2/ja not_active Expired - Lifetime
- 2002-10-03 US US10/263,273 patent/US6770519B2/en not_active Expired - Lifetime
-
2003
- 2003-07-17 TW TW092119564A patent/TWI225712B/zh not_active IP Right Cessation
- 2003-07-21 CN CNB031460852A patent/CN1244955C/zh not_active Expired - Lifetime
- 2003-07-24 KR KR10-2003-0050918A patent/KR100535847B1/ko active IP Right Grant
-
2004
- 2004-06-16 US US10/867,766 patent/US7300832B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101740391B (zh) * | 2008-11-17 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | Nmos晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004063574A (ja) | 2004-02-26 |
| US20040018702A1 (en) | 2004-01-29 |
| JP3699946B2 (ja) | 2005-09-28 |
| US20040248351A1 (en) | 2004-12-09 |
| TW200405572A (en) | 2004-04-01 |
| TWI225712B (en) | 2004-12-21 |
| KR100535847B1 (ko) | 2005-12-12 |
| CN1472780A (zh) | 2004-02-04 |
| US7300832B2 (en) | 2007-11-27 |
| KR20040010366A (ko) | 2004-01-31 |
| US6770519B2 (en) | 2004-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1244955C (zh) | 半导体器件的制造方法和退火装置 | |
| CN1295763C (zh) | 半导体装置的制造方法 | |
| CN1315179C (zh) | 半导体器件的制造方法 | |
| CN1130757C (zh) | 使用离子注入制造半导体器件的方法 | |
| JP2004063574A5 (zh) | ||
| CN1222986C (zh) | 半导体装置的制造方法和半导体装置 | |
| CN1282253C (zh) | 具有小袋的半导体器件及其制造 | |
| CN1855540A (zh) | 半导体元件及其制造方法 | |
| KR100766254B1 (ko) | 태양전지용 접합층 형성방법 | |
| TW200834739A (en) | Manufacture of semiconductor device | |
| CN1801468A (zh) | 集成电路的制造方法 | |
| CN1893002A (zh) | 半导体器件的制造方法和半导体器件 | |
| CN1922719A (zh) | 半导体器件和制造半导体器件的方法 | |
| US7629275B2 (en) | Multiple-time flash anneal process | |
| CN1591776A (zh) | 半导体器件及其制造方法 | |
| US20060094178A1 (en) | Method of fabricating MOS transistor by millisecond anneal | |
| CN1291484C (zh) | 半导体装置及其制造方法 | |
| JP4733912B2 (ja) | 半導体装置の製造方法 | |
| JP2008108891A (ja) | 半導体装置の製造方法 | |
| CN1162896C (zh) | 半导体器件的制造方法 | |
| CN109891553B (zh) | 装置形成方法 | |
| JP4372041B2 (ja) | 半導体装置の製造方法およびアニール装置 | |
| US20090004837A1 (en) | Method of fabricating semiconductor device | |
| Foggiato et al. | Ultra shallow junction formation by flash annealing: The challenges ahead | |
| KR20030052480A (ko) | 반도체 소자의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170804 Address after: Tokyo, Japan Patentee after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Patentee before: Toshiba Corp. |
|
| TR01 | Transfer of patent right | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Patentee after: TOSHIBA MEMORY Corp. Address before: Tokyo, Japan Patentee before: Japanese businessman Panjaya Co.,Ltd. Address after: Tokyo, Japan Patentee after: Kaixia Co.,Ltd. Address before: Tokyo, Japan Patentee before: TOSHIBA MEMORY Corp. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211013 Address after: Tokyo, Japan Patentee after: Japanese businessman Panjaya Co.,Ltd. Address before: Tokyo, Japan Patentee before: TOSHIBA MEMORY Corp. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060308 |