JP2009188210A - 不純物活性化熱処理方法及び熱処理装置 - Google Patents

不純物活性化熱処理方法及び熱処理装置 Download PDF

Info

Publication number
JP2009188210A
JP2009188210A JP2008026939A JP2008026939A JP2009188210A JP 2009188210 A JP2009188210 A JP 2009188210A JP 2008026939 A JP2008026939 A JP 2008026939A JP 2008026939 A JP2008026939 A JP 2008026939A JP 2009188210 A JP2009188210 A JP 2009188210A
Authority
JP
Japan
Prior art keywords
temperature
heat treatment
set temperature
impurity
treatment method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008026939A
Other languages
English (en)
Inventor
Kazuma Takahashi
一馬 高橋
Kenji Yoneda
健司 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008026939A priority Critical patent/JP2009188210A/ja
Priority to US12/363,225 priority patent/US7981816B2/en
Publication of JP2009188210A publication Critical patent/JP2009188210A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】不純物拡散長を増大させることなく、活性化率をさらに向上させる方法の提供。
【解決手段】不純物活性化熱処理方法は、被処理体に対して不純物導入工程を実施した後の不純物の活性化熱処理において、第１の設定温度Ｔ１から第２の設定温度Ｔ２まで、昇温速度で昇温する。引き続いて第２の設定温度Ｔ２から第３の設定温度Ｔ３まで昇温速度で昇温した後、第３の設定温度Ｔ３で保持時間ｔ２で保持し、その後第３の設定温度Ｔ３から第２の設定温度まで、最大速度よりも小さい最大速度以下の降温速度で降温する。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関し、特に、不純物導入後の不純物活性化熱処理方法及びそれを実施するための熱処理装置に関するものである。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、素子の微細化が進んでいる。そのため、トランジスタのゲート長の微細化などの横方向の微細化のみならず、ゲート絶縁膜の極薄膜化などの縦方向の微細化も進んでいる。特に、トランジスタにおいては、ソース・ドレイン領域及びエクステンション領域からチャネル領域への横方向（チャネル方向）の不純物拡散と、深さ方向の不純物拡散とが厳しく制限される。その理由は、トランジスタにおけるチャネル方向及び深さ方向への不純物の拡散長及び拡散深さが増大すると、短チャネル特性が悪化するためである。一方、これらのエクステンション領域及びソース・ドレイン領域に対しては、不純物の拡散長及び拡散深さを抑制した上で、さらなる低抵抗化が求められる。その理由は、エクステンション領域の抵抗が減少すれば、ソース・ドレイン領域からチャネル領域までの寄生抵抗が減少し、それによって高い駆動力が得られるためである。
すなわち、エクステンション領域については、不純物の拡散長を抑制しつつ、低抵抗化することが求められている。低抵抗を得るためには、不純物の濃度を増大させたり、熱処理を十分に加えることが有効である一方、これらの対応は、不純物の拡散長の増大を引き起こすため、エクステンション領域の低拡散長化と低抵抗化との両立は相反する課題である。
この課題を解決するため、まず、不純物導入工程においては、従来から用いられているイオン注入法による不純物導入に際し、イオン注入エネルギーを１ｋｅＶ以下の超低エネルギーとして不純物の導入深さを抑制する方法が採用されている。また、熱処理工程（不純物活性化熱処理工程）においては活性化率を向上させ且つ拡散長を抑制する方法として、従来の電気炉による長時間アニールに代わり、ＲＴＰ（Rapid Thermal Processing）による高温の短時間アニールが採用されている。特に、近年、不純物活性化熱処理工程においては、Ｓｐｉｋｅ ＲＴＡ と呼ばれる、昇降温速度（Δｔ）を１００〜２５０℃／秒程度（但し５００℃／秒以下）、熱処理を行う温度（到達温度：実際には１０００〜１２００℃）での保持時間（熱処理時間ｔ）を０秒（実際には５０ｍ秒〜１秒）とした高温の超短時間アニールが行われている。図１４（ａ）は、Ｓｐｉｋｅ ＲＴＡ の温度シーケンスの一例を示している。Ｓｐｉｋｅ ＲＴＡ においては、到達温度を高温にすることによって不純物の活性化率を向上させて抵抗値を下げていると共に、熱処理時間を１秒以下の超短時間とすることによって不純物の拡散を抑制している。
しかしながら、近年の超微細化デバイスにおいては、もはやＳｐｉｋｅ ＲＴＡ によっても活性化率の上昇と不純物拡散の抑制とを両立することが困難になってきている。すなわち、より活性化率を向上させるためには、より高温の熱処理が要求されるが、Ｓｐｉｋｅ ＲＴＡ における数十〜数百ｍ秒の熱処理時間によって不純物拡散を十分に抑制することができないためである。
このため、最近、Ｓｐｉｋｅ ＲＴＡ に代わり、ミリセカンドアニールが注目されている。図１４（ｂ）は、ミリセカンドアニールの温度シーケンスの一例を示している。図１４（ｂ）に示すように、ミリセカンドアニールにおいては、Ｓｐｉｋｅ ＲＴＡ （熱処理時間ｔは５０ｍ秒〜１秒）と比較して、熱処理時間ｔを１μ秒から高々１００ｍ秒までと大幅に短縮することによって不純物拡散を抑制していると共に、１×１０6 ℃／秒程度という極めて高い昇降温速度Δｔ（但し１×１０7 ℃／秒程度以下）によって高温（実際には１０００〜１４００℃）での超短時間処理を可能としている。このようなミリセカンドアニールを行うことにより、より高温での短時間熱処理が可能となり、活性化率の向上と同時に不純物拡散長の低減が図られる。ミリセカンドアニールとしては大きく３つの方法が提案されている。１番目はフラッシュランプやアークランプを光源（熱源）として比較的可視光に近い短波長の光によって直接シリコンウェーハ全表面を一括して加熱する方法である。２番目はエキシマレーザーなどの短波長パルスレーザーを用いてウェーハ上の限られた区画を加熱すると共にステップアンドリピートによって加熱区画を変えながらウェーハ全面を加熱していく方法である。３番目は近赤外から赤外までのレーザービームを用い、レーザービームとウェーハとを相対的にスキャンすることによりウェーハ全面を加熱する方法である。これらのミリセカンドアニール方法は不純物活性化熱処理方法として単独で用いられることもあるが、前述のようにミリセカンドアニールによって不純物拡散が抑制されすぎて所望の拡散プロファイルを形成しにくい場合もあるので、Ｓｐｉｋｅ ＲＴＡ や通常のＲＴＡをミリセカンドアニールの前又は後に連続して実施する方法も提案されている（特許文献１参照）。
特許第３６９９９４６号公報
しかしながら、これらのミリセカンドアニールについても活性化率をさらに向上させるためには、熱処理温度をさらに高温化する必要がある。ところが、ミリセカンドアニールでは、その処理時間の短さのために、Ｓｐｉｋｅ ＲＴＡ や通常のＲＴＡと比べて熱処理温度は既に高温化されており、少なくとも１２５０〜１３５０℃程度の高温が通常用いられる。その理由は、Ｓｐｉｋｅ ＲＴＡ と同程度の１１００℃程度の温度でミリセカンドアニールを行っても、熱処理時間が短いために効果がないためである。そのため、ミリセカンドアニールにおいては、熱処理温度が１３００〜１３５０℃程度の、シリコンの溶融温度（１４１２℃）に近いサブメルト領域の温度での熱処理が行われる場合もある。すなわち、ミリセカンドアニールにおいて既にこのような高温処理が行われているということは、もはやこれ以上の高温化は原理的に無理であり、従って、活性化率の向上には限界がある。
前記に鑑み、本発明は、不純物拡散長を増大させることなく、活性化率をさらに向上させることができる不純物活性化熱処理方法及びそれを実施するための熱処理装置を提供することを目的とする。
前記の目的を達成するために、現在、Ｓｐｉｋｅ ＲＴＡ とミリセカンドアニールとの組み合わせが有効な方法と考えられている。しかしながら、本願発明者らが調べたところ、Ｓｐｉｋｅ ＲＴＡ とミリセカンドアニールとを組み合わせた場合、次のような問題が生じることが判明した。
まず、Ｓｐｉｋｅ ＲＴＡ を実施した後にミリセカンドアニールを実施する場合には、ミリセカンドアニールの処理温度が高温であるため、基板とゲート絶縁膜との界面において界面準位が発生してしまうという問題等がある。
一方、ミリセカンドアニールを実施した後にＳｐｉｋｅ ＲＴＡ を実施する場合には、前述の界面準位の問題は生じないものの、不純物の不活性化が発生して駆動能力が低下するという問題、及び、Ｓｐｉｋｅ ＲＴＡ の実施時に、ミリセカンドアニールによって発生した欠陥に沿って不純物が拡散してしまい、当初の目的である不純物の拡散抑制が困難になるという問題等がある。
以上の知見に基づき、本願発明者らは、少なくとも２種類の熱源を用いて、Ｓｐｉｋｅ ＲＴＡ とミリセカンドアニールとを同時に実施することにより、Ｓｐｉｋｅ ＲＴＡ 及びミリセカンドアニールのそれぞれを別個に実施した場合の不具合を解消すると共に不純物の活性化率をさらに向上させるという発明を想到した。
具体的には、本発明に係る第１の不純物活性化熱処理方法は、被処理体に対して不純物導入工程を実施した後の不純物の活性化熱処理において、Ｓｐｉｋｅ ＲＴＡ を行いながら、当該Ｓｐｉｋｅ ＲＴＡ の設定温度での保持時間の間に、より高温度でのミリセカンドアニールを少なくとも１回行う。
本発明に係る第１の不純物活性化熱処理方法によると、Ｓｐｉｋｅ ＲＴＡ の設定温度によって不純物拡散長を制御しながら、当該設定温度での保持時間の間に、より高温度でのミリセカンドアニールを行うことにより、Ｓｐｉｋｅ ＲＴＡ の設定温度によって制御された不純物拡散長を増大させることなく、ミリセカンドアニールによって不純物の活性化率を向上させることができる。また、ソース・ドレイン領域等を形成するための不純物活性化熱処理において、結晶欠陥や界面準位密度の増大を抑制しながら、不純物の活性化率を最大化することができるので、トランジスタ能力を向上させることができる。
また、本発明に係る第２の不純物活性化熱処理方法は、被処理体に対して不純物導入工程を実施した後に不純物の活性化熱処理を行う方法であって、初期温度から第１の設定温度まで任意の昇温速度で昇温した後、前記第１の設定温度から第２の設定温度まで第１の昇温速度で昇温し、その後、前記第２の設定温度で５０ｍ秒以上１秒以下の第１の保持時間だけ保持した後、前記第２の設定温度から前記第１の設定温度まで降温し、その後、前記第１の設定温度から最終温度まで降温する第１の熱サイクルと、前記第２の設定温度から第３の設定温度まで第２の昇温速度で昇温した後、前記第３の設定温度で１μ秒以上５０ｍ秒以下の第２の保持時間だけ保持し、その後、前記第３の設定温度から前記第２の設定温度まで降温する第２の熱サイクルとを備え、前記第２の設定温度での前記第１の保持時間の間に、前記第２の熱サイクルを少なくとも１回行う。
本発明に係る第２の不純物活性化熱処理方法によると、第２の設定温度によって不純物拡散長を制御しながら、当該第２の設定温度での保持時間の間に、より高温度の第３の設定温度での熱処理を行うことにより、第２の設定温度によって制御された不純物拡散長を増大させることなく、第３の設定温度での熱処理によって不純物の活性化率を向上させることができる。また、ソース・ドレイン領域等を形成するための不純物活性化熱処理において、結晶欠陥や界面準位密度の増大を抑制しながら、不純物の活性化率を最大化することができるので、トランジスタ能力を向上させることができる。
本発明に係る第２の不純物活性化熱処理方法において、前記第１の熱サイクルの実施前に、前記被処理体としてのシリコン基板上に分離領域を形成した後、前記シリコン基板に対して閾値制御のための不純物導入を実施し、その後、前記シリコン基板上にゲート絶縁膜を介してゲート電極を形成した後、前記ゲート電極の側壁にオフセットスペーサを形成し、その後、前記ゲート電極及び前記オフセットスペーサをマスクとして前記シリコン基板に対して不純物のイオン注入を行ってエクステンション領域を形成した後、前記エクステンション領域中の不純物を活性化するための１回目の活性化熱処理を実施し、その後、前記ゲート電極の側壁に前記オフセットスペーサを介してサイドウォールスペーサを形成した後、前記ゲート電極、前記オフセットスペーサ及び前記サイドウォールスペーサをマスクとして前記シリコン基板に対して不純物のイオン注入を行ってソース・ドレイン領域を形成してもよい。
本発明に係る第２の不純物活性化熱処理方法において、前記第１の設定温度は３５０℃以上で且つ６５０℃以下であり、前記第２の設定温度は６５０℃以上で且つ１１５０℃以下であり、前記第３の設定温度は１１５０℃以上で且つ１４００℃以下であることが好ましい。すなわち、前記第１の設定温度は、シリコン基板においてフリーキャリア吸収が発生し、シリコン基板が赤外波長に対してほぼ不透明となる（赤外線を吸収する）範囲の温度である。また、前記第２の設定温度は、不純物の拡散長を制御できると同時にイオン注入による損傷を回復できる範囲の温度である。さらに、前記第３の設定温度は、不純物の活性化率を向上させることができる温度（１１５０℃）から、シリコンの溶融温度（１４１２℃）以下の温度（１４００℃）までの範囲の温度である。
本発明に係る第２の不純物活性化熱処理方法において、前記第１の昇温速度は１００℃／秒以上で且つ１０００℃／秒以下であり、前記第２の昇温速度は１０００℃／秒以上で且つ１．０×１０7 ℃／秒以下であることが好ましい。すなわち、前記第１の昇温速度は、導入済みの不純物の過渡増速拡散を抑制できる範囲の昇温速度であり、前記第２の昇温速度は、不純物拡散長を増加させることのない範囲の昇温速度である。
本発明に係る第２の不純物活性化熱処理方法において、前述の効果を確実得るためには、前記第１の保持時間は５０ｍ秒以上であり、前記第２の保持時間は１μ秒以上であることが好ましい。
本発明に係る第２の不純物活性化熱処理方法において、前記第２の設定温度での前記第１の保持時間の間における前記第２の熱サイクルの繰り返し回数は５回以下であることが好ましい。すなわち、生産性の観点から、前記第２の熱サイクルの繰り返し回数を５回までに制限してもよい。
本発明に係る熱処理装置は、前述の本発明に係る第２の不純物活性化熱処理方法を実施するための熱処理装置であって、前記被処理体を前記第１の設定温度又は前記第２の設定温度まで加熱するための少なくとも１つの第１のランプと、前記被処理体を前記第３の設定温度まで加熱するための少なくとも１つの第２のランプと、単一の蓄電器を含む第１の充電回路と、互いに並列に接続された複数の蓄電器を含む第２の充電回路とを備え、前記単一の蓄電器を充電した後、当該充電後の前記単一の蓄電器を前記第１のランプに接続して放電させる第１の切り替え機構と、前記複数の蓄電器を充電した後、当該充電後の前記複数の蓄電器を連続して順次前記第２のランプに接続して放電させる第２の切り替え機構とを備えている。
本発明に係る熱処理装置によると、第１のランプによる第２の設定温度での第１の保持時間の間に、第２のランプによって、第２の設定温度から第３の設定温度までの加熱処理を複数回連続して行うことができる。尚、第１のランプ及び第２のランプとしては、フラッシュランプやアークランプ等を用いることができる。また、被処理体を第１の設定温度まで加熱するために、ランプに代えて、ホットプレートを用いてもよい。
本発明に係る熱処理装置において、前記第１のランプ及び前記第２のランプはそれぞれ前記被処理体の上側及び下側の両方に配置されていてもよいし、或いは、前記第１のランプは前記被処理体の下側に配置されており、前記第２のランプは前記被処理体の上側に配置されていてもよい。また、本発明に係る熱処理装置において、前記第２の切り替え機構は、前記複数の蓄電器を一括して充電してもよいし、或いは、前記第２の切り替え機構は、前記複数の蓄電器を順次充電してもよい。
本発明によると、例えば、シリコン基板、シリコン基板上に形成されたパターン、又は基板とパターンとの界面等に熱的な損傷を及ぼすことなく、また、不純物拡散長の増大や不純物の不活性化を発生させることなく、不純物の活性化率を向上させることが可能となる。従って、トランジスタ構造におけるソース・ドレイン領域やエクステンション領域の抵抗を拡散長及び拡散深さの増大なしに低減できるため、ショートチャネルを抑制しながらトランジスタ性能を向上させることができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る不純物活性化熱処理方法について、図面を参照しながら説明する。
図１（ａ）〜（ｃ）は、本実施形態に係る不純物活性化熱処理方法を用いた半導体装置の製造方法、具体的には、不純物活性化のためにミリセカンドアニールを用いたＭＯＳ（metal-oxide-semiconductor ）トランジスタの形成方法の各工程を示す断面図である。
まず、図１（ａ）に示すように、 シリコン基板１上に分離領域２を形成した後、シリコン基板１に対して閾値制御のための不純物導入を実施し、その後、シリコン基板１上にゲート絶縁膜３を介してゲート電極４を形成する。次に、ゲート電極４の側壁にオフセットスペーサ５を形成した後、ゲート電極４及びオフセットスペーサ５をマスクとして、シリコン基板１に対して不純物のイオン注入６を行ってエクステンション領域７を形成する。ここで、オフセットスペーサ５によって、エクステンション領域７からゲート電極４の端部までの距離が調整される。その後、エクステンション領域７中の不純物を活性化するための１回目の活性化熱処理を実施する。
次に、図１（ｂ）に示すように、ゲート電極４の側壁にオフセットスペーサ５を介してサイドウォールスペーサ８を形成した後、ゲート電極４、オフセットスペーサ５及びサイドウォールスペーサ８をマスクとして、シリコン基板１に対して不純物のイオン注入９を行ってソース・ドレイン領域１０を形成する。
次に、図１（ｃ）に示すように、ＭＯＳトランジスタが形成されたシリコン基板１に対して、熱処理１１、つまり本実施形態に係る不純物活性化熱処理方法を実施する。以下、本実施形態に係る不純物活性化熱処理方法について詳述する。図２は、本実施形態に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。
まず、ＭＯＳトランジスタが形成されたシリコン基板１（以下、シリコンウェーハという）を、初期温度である室温（その近傍の温度を含む：以下同じ）から第１の設定温度であるＴ１（℃）まで任意の昇温速度で昇温する。ここで、第１の設定温度Ｔ１（℃）は、シリコンウェーハにフリーキャリアが発生し、当該フリーキャリアがランプ光やレーザー光を効率的に吸収し、それによりシリコンウェーハの温度を容易に上昇できる温度であって、且つ既にシリコンウェーハ中に導入した不純物に対してその拡散長の増大や不活性化を起こさせない温度、つまり３５０〜６５０℃の温度範囲から選択され、本実施形態では第１の設定温度Ｔ１（℃）を例えば４００℃に設定する。尚、第１の設定温度Ｔ１（℃）までの昇温は、その後、第１の設定温度Ｔ１（℃）から非常な高温まで昇温する際のシリコンウェーハ内における温度差に起因して局所的に生じる熱ストレスを緩和する役割も持つ。
次に、シリコンウェーハを、第１の設定温度Ｔ１（℃）である４００℃から第２の設定温度Ｔ２（℃）である１０００℃まで、既にシリコンウェーハ中に導入した不純物の活性化及び拡散長を制御するために最大速度ｒ１（例えば２００（℃／秒））以下の昇温速度で昇温する。引き続いて、既に導入した不純物を拡散させずに活性化率をさらに向上させるために、第２の設定温度Ｔ２（℃）である１０００℃から第３の設定温度Ｔ３（℃）である１３００℃まで、最大速度ｒ２（例えば１．０×１０6 （℃／秒））以下の昇温速度で昇温した後、第３の設定温度Ｔ３（℃）である１３００℃で、保持時間（第２の保持時間ｔ２）である１ｍ秒保持し、その後、第３の設定温度Ｔ３（℃）である１３００℃から第２の設定温度Ｔ２（℃）である１０００℃まで、最大速度ｒ２よりも小さい最大速度ｒ３（例えば１．０×１０4 （℃／秒））以下の降温速度で降温する。
次に、第２の設定温度Ｔ２（℃）である１０００℃からの昇温開始時点を起点として最大でも１秒以内に、第２の設定温度Ｔ２（℃）である１０００℃から第１の設定温度Ｔ１（℃）である４００℃まで降温する。すなわち、第２の設定温度Ｔ２（℃）である１０００℃での保持時間（第１の保持時間ｔ１）は１秒以下である。また、このとき、非常に高温での処理及び急速な昇降温に起因してシリコンウェーハに発生した界面準位を回復させるために、最大速度ｒ４（例えば１０００（℃／秒））以下の降温速度で降温する。続いて、第１の設定温度Ｔ１（℃）である４００℃から最終温度である室温まで任意の降温速度で降温する。
以上に説明した本実施形態によると、第２の設定温度Ｔ２つまりＳｐｉｋｅ ＲＴＡ の設定温度によって不純物拡散長を制御しながら、当該設定温度での保持時間の間に、より高温度の第３の設定温度での熱処理つまりミリセカンドアニールを行うことにより、Ｓｐｉｋｅ ＲＴＡ の設定温度によって制御された不純物拡散長を増大させることなく、ミリセカンドアニールによって不純物の活性化率を向上させることができる。また、ソース・ドレイン領域等を形成するための不純物活性化熱処理において、結晶欠陥や界面準位密度の増大を抑制しながら、不純物の活性化率を最大化することができるので、トランジスタ能力を向上させることができる。
すなわち、本実施形態によると、例えば、シリコン基板、シリコン基板上に形成されたパターン、又は基板とパターンとの界面等に熱的な損傷を及ぼすことなく、また、不純物拡散長の増大や不純物の不活性化を発生させることなく、不純物の活性化率を向上させることが可能となる。従って、トランジスタ構造におけるソース・ドレイン領域やエクステンション領域の抵抗を拡散長及び拡散深さの増大なしに低減できるため、ショートチャネルを抑制しながらトランジスタ性能を向上させることができる。
尚、後記の第３の実施形態で詳述するが、本実施形態においては、第１の設定温度Ｔ１又は第２の設定温度Ｔ２までの昇温には、例えば、単一の蓄電器を含む充電回路を有するフラッシュランプ群を用いると共に、第３の設定温度Ｔ３までの昇温には、例えば、互いに並列に接続された複数の蓄電器を含む充電回路を有するフラッシュランプ群を用いる。但し、本実施形態では、いずれの熱処理工程でもフラッシュランプ群を用いたが、これに代えて、単一のフラッシュランプを用いてもよい。また、フラッシュランプに代えて、アークランプ等の他のランプを用いてもよい。さらに、第１の設定温度Ｔ１までの昇温には、ランプに代えて、ホットプレートを用いてもよい。
また、本実施形態においては、第２の設定温度Ｔ２（℃）である１０００℃での第１の保持時間ｔ１の間に、第２の設定温度Ｔ２（℃）である１０００℃から第３の設定温度Ｔ３（℃）である１３００℃までの昇降温処理、つまりミリセカンドアニールを１回行ったが、これに代えて、第１の保持時間ｔ１の間に、ミリセカンドアニールを複数回行ってもよい。
図３（ａ）は、本発明におけるミリセカンドアニールの繰り返し回数に対する不純物拡散長の変化を示したものである。尚、シリコンウェーハに対しては、拡散係数の大きいボロン（Ｂ）を導入不純物として、０．５ｋｅＶでイオン注入を行っている。また、図３（ａ）においては、イオン注入のみを行った場合（Ａｓ−ｉｍｐｌａｎｔ）、熱処理温度（つまり第３の設定温度Ｔ３）を１３５０℃とするミリセカンドアニールを１回実施した場合、及び、熱処理温度１３５０℃のミリセカンドアニールを４回実施した場合のそれぞれについて、ＳＩＭＳ（secondary ion mass spectrometry ）を用いて測定した不純物プロファイルを示している。図３（ａ）に示すように、Ａｓ−ｉｍｐｌａｎｔと比較すると、熱処理温度１３５０℃のミリセカンドアニールを１回実施した場合には、Ｂ濃度１×１０18／cm3 での不純物拡散長は１８ｎｍから２３ｎｍまで５ｎｍ程度増大しているが、不純物拡散長は十分に抑制されている。これに対して、熱処理温度１３５０℃のミリセカンドアニールを４回実施した場合における不純物拡散長は、熱処理温度１３５０℃のミリセカンドアニールを１回実施した場合と同程度であり、ミリセカンドアニールの繰り返し回数の増大による不純物拡散長の増大は見られない。尚、不純物プロファイルについては、ミリセカンドアニールを１回実施した場合と比較して、ミリセカンドアニールを４回実施した場合の方が、拡散深さが中程度の位置でのボロン濃度が増大しており、接合形状がよりアブラプトになっている。
一方、図３（ｂ）は、本発明におけるミリセカンドアニールの熱処理温度（第３の設定温度Ｔ３）に対する不純物拡散長の変化（ミリセカンドアニール処理後の不純物プロファイル）を示したものである。尚、図３（ａ）と同様に、シリコンウェーハに対しては、拡散係数の大きいボロン（Ｂ）を導入不純物として、０．５ｋｅＶでイオン注入を行っている。また、図３（ｂ）においては、イオン注入のみを行った場合（Ａｓ−ｉｍｐｌａｎｔ）、ミリセカンドアニールの熱処理温度が１１７０℃である場合、及び、ミリセカンドアニールの熱処理温度が１３５０℃である場合のそれぞれについて、ＳＩＭＳを用いて測定した不純物プロファイルを示している。図３（ｂ）に示すように、Ａｓ−ｉｍｐｌａｎｔと比較すると、ミリセカンドアニールの熱処理温度が１１７０℃である場合も１３５０℃である場合も、Ｂ濃度１×１０18／cm3 での不純物拡散長が５ｎｍ程度増大しているが、不純物拡散長は十分に抑制されている。すなわち、ミリセカンドアニールの熱処理温度の増大による不純物拡散長の増大は見られない。
以上の図３（ａ）及び（ｂ）に示す結果は、本発明において１回又は複数回のミリセカンドアニールを行っても、不純物拡散長は増大しないことを示しており、また、ミリセカンドアニールの熱処理温度を変化させたとしても、不純物拡散長は変化しないことを示している。
図４（ａ）は、本発明におけるミリセカンドアニールの繰り返し回数に対するシート抵抗の変化を示したものである。尚、図３（ａ）と同様に、シリコンウェーハに対しては、拡散係数の大きいボロン（Ｂ）を導入不純物として、０．５ｋｅＶでイオン注入を行っている。また、図４（ａ）においては、ミリセカンドアニールの熱処理温度（つまり第３の設定温度Ｔ３）を１３１０℃として、ミリセカンドアニールの繰り返し回数が１回から６回までのそれぞれの場合のシート抵抗を示している。図４（ａ）に示すように、ミリセカンドアニールの繰り返し回数が１回のときのシート抵抗は１２００Ω／□であるが、ミリセカンドアニールの繰り返し回数の増加に従ってシート抵抗は減少し、ミリセカンドアニールの繰り返し回数が３回のときにはシート抵抗は８００Ω／□と３０％程度減少し、ミリセカンドアニールの繰り返し回数が５回のときにはシート抵抗は７００Ω/□と４０％程度減少する。但し、ミリセカンドアニールの繰り返し回数が６回のときにはシート抵抗の低下は飽和する。従って、本発明では、熱サイクルの繰り返し回数を５回までに制限すべきである。尚、ミリセカンドアニールの繰り返し回数を６回以上に設定しても大きな問題はないが、そのようにしてもシート抵抗の低下つまり活性化率の向上は期待できない上に、生産性の低下が懸念される。
図４（ｂ）は、本実施形態におけるミリセカンドアニールの熱処理温度（つまり第３の設定温度Ｔ３）を１２７０℃、１３１０℃、１３５０℃のそれぞれに設定して各熱処理温度でのミリセカンドアニールの繰り返し回数を１回から３回まで変化させた場合におけるシート抵抗の変化を示したものである。図４（ｂ）に示すように、ミリセカンドアニールの繰り返し回数の増加に従ってシート抵抗は低下しており、活性化率の向上が見られるが、シート抵抗の値については、当然、熱処理温度の影響も大きい。具体的には、熱処理温度１３１０℃のミリセカンドアニールによって、熱処理温度１３５０℃のミリセカンドアニールを１回実施したときと同等のシート抵抗を得ようとすれば、熱処理温度１３１０℃のミリセカンドアニールの繰り返し回数を５回程度に設定する必要がある。また、熱処理温度１２７０℃のミリセカンドアニールによって、熱処理温度１３５０℃のミリセカンドアニールを１回実施したときと同等のシート抵抗を得ようとすれば、熱処理温度１２７０℃のミリセカンドアニールの繰り返し回数を８回程度に設定する必要がある。しかしながら、生産性の観点からは、ミリセカンドアニールの繰り返し回数を５回程度までに制限することが好ましく、ミリセカンドアニールの繰り返し回数を５回としたときに活性化率が不足する場合には、５回程度の繰り返し回数によって十分な活性化率が得られるように熱処理温度を高くする必要がある。但し、材料上の制限のためにミリセカンドアニールの熱処理温度を上げることができない場合には、生産性を犠牲にしても、ミリセカンドアニールの繰り返し回数を増加させなければならない。
尚、本実施形態において、第２の設定温度Ｔ２を１０００℃に設定したが、これに限られず、不純物拡散長を制御するという目的のために、６５０℃以上で且つ１１５０℃以下の任意の温度に設定してもよい。
また、本実施形態において、第３の設定温度Ｔ３を１３００℃に設定したが、これに限られず、不純物拡散長を増大させずに不純物の活性化率を向上させるという目的のために、１１５０℃以上で且つ１４００℃以下（つまりシリコンの溶融温度以下）の任意の温度に設定してもよい。
また、本実施形態において、第１の設定温度Ｔ１（℃）である４００℃から第２の設定温度Ｔ２（℃）である１０００℃までの昇温速度を最大速度ｒ１（例えば２００（℃／秒））以下に設定したが、これに限られず、不純物の活性化及び拡散長を制御するという目的のために、当該昇温速度を１００℃／秒以上で且つ１０００℃／秒以下の任意の値に設定してもよい。
また、本実施形態において、第２の設定温度Ｔ２（℃）である１０００℃から第１の設定温度Ｔ１（℃）である４００℃までの降温速度については、第１の設定温度Ｔ１から第２の設定温度Ｔ２までの昇温速度と同程度以下に設定してもよい。但し、第２の設定温度Ｔ２から第１の設定温度Ｔ１までの降温時に界面準位の回復等を行うため、当該降温速度については必要以上に大きくすべきではない。
また、本実施形態において、第２の設定温度Ｔ２（℃）である１０００℃から第３の設定温度Ｔ３（℃）である１３００℃までの昇温速度を最大速度ｒ２（例えば１．０×１０6 （℃／秒））以下に設定したが、これに限られず、不純物を拡散させずに活性化率をさらに向上させるという目的のために、当該昇温速度を１０００℃／秒以上で且つ１．０×１０7 ℃／秒以下の任意の値に設定してもよい。
また、本実施形態において、第３の設定温度Ｔ３（℃）である１３００℃から第２の設定温度Ｔ２（℃）である１０００℃までの降温速度については、第２の設定温度Ｔ２から第３の設定温度Ｔ３までの昇温速度と同程度以下（例えば当該昇温速度の数十分の１から数分の１程度）に設定してもよい。
また、本実施形態において、第２の設定温度Ｔ２（℃）である１０００℃での第１の保持時間ｔ１を１秒以下に設定したが、不純物の活性化及び拡散長を制御するという目的のために、第１の保持時間ｔ１を５０ｍ秒以上で且つ１秒以下の任意の値に設定することが好ましい。
また、本実施形態において、第３の設定温度Ｔ３（℃）である１３００℃での第２の保持時間ｔ２を１ｍ秒に設定したが、不純物を拡散させずに活性化率をさらに向上させるという目的のために、第２の保持時間ｔ２を１μ秒以上で且つ５０ｍ秒以下の任意の値に設定することが好ましい。
（第２の実施形態）
以下、本発明の第２の実施形態に係る不純物活性化熱処理方法について、図面を参照しながら説明する。尚、本実施形態に係る不純物活性化熱処理方法を用いた半導体装置の製造方法、具体的には、不純物活性化のためにミリセカンドアニールを用いたＭＯＳトランジスタの形成方法の各工程は、図１（ａ）〜（ｃ）に示す第１の実施形態と同じである。すなわち、シリコン基板１に対して不純物導入を行ってエクステンション領域７及びソース・ドレイン領域１０を形成した後、本実施形態に係る不純物活性化熱処理方法を実施する。以下、本実施形態に係る不純物活性化熱処理方法について詳述する。図５は、本実施形態に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。
まず、第１の実施形態と同様に、ＭＯＳトランジスタが形成されたシリコン基板１（以下、シリコンウェーハという）を、初期温度である室温から第１の設定温度Ｔ１（℃）である４００℃まで任意の昇温速度で昇温する。次に、シリコンウェーハを、第１の設定温度Ｔ１（℃）である４００℃から第２の設定温度Ｔ２（℃）である１０００℃まで、既にシリコンウェーハ中に導入した不純物の活性化及び拡散長を制御するために最大速度ｒ１（例えば２００（℃／秒））以下の昇温速度（Ｓｐｉｋｅ ＲＴＡ と同等の昇温速度）で昇温する。引き続いて、既に導入した不純物を拡散させずに活性化率をさらに向上させるために、第２の設定温度Ｔ２（℃）である１０００℃から第３の設定温度Ｔ３（℃）である１３００℃まで、最大速度ｒ２（例えば１．０×１０6 （℃／秒））以下の昇温速度で昇温した後、第３の設定温度Ｔ３（℃）である１３００℃で、保持時間（第２の保持時間ｔ２）である５０ｍ秒保持し、その後、第３の設定温度Ｔ３（℃）である１３００℃から第２の設定温度Ｔ２（℃）である１０００℃まで、最大速度ｒ３（例えば１．０×１０4 （℃／秒））以下の降温速度で降温する。
ここで、本実施形態においては、窒素雰囲気中において、第２の設定温度Ｔ２（℃）である１０００℃から第３の設定温度Ｔ３（℃）である１３００℃までの昇降温サイクル（ミリセカンドアニール）を複数回（最大５回）連続して繰り返し行う。尚、１回のミリセカンドアニールにおける１３００℃での保持時間（第２の保持時間ｔ２）は５０ｍ秒であるが、複数回のミリセカンドアニールに要する時間ｔ３（各ミリセカンドアニール間のインターバルを含む）は１秒以下である。この本実施形態の連続ミリセカンドアニールによって、不純物をある程度活性化することができると共に、不純物がボロンの場合にその拡散長を３０ｎｍ程度に制御することができる。
次に、第２の設定温度Ｔ２（℃）である１０００℃からの昇温開始時点を起点として最大でも１秒以内に、第２の設定温度Ｔ２（℃）である１０００℃から第１の設定温度Ｔ１（℃）である４００℃まで降温する。すなわち、第２の設定温度Ｔ２（℃）である１０００℃での保持時間（第１の保持時間ｔ１）は１秒以下である。また、このとき、非常に高温での処理及び急速な昇降温に起因してシリコンウェーハに発生した界面準位を回復させるために、最大速度ｒ４（例えば１０００（℃／秒））以下の降温速度で降温する。続いて、第１の設定温度Ｔ１（℃）である４００℃から最終温度である室温まで任意の降温速度で降温する。
以上に説明した本実施形態によると、第２の設定温度Ｔ２つまりＳｐｉｋｅ ＲＴＡ の設定温度によって不純物拡散長を制御しながら、当該設定温度での保持時間の間に、より高温度の第３の設定温度での熱処理つまりミリセカンドアニールを行うことにより、Ｓｐｉｋｅ ＲＴＡ の設定温度によって制御された不純物拡散長を増大させることなく、ミリセカンドアニールによって不純物の活性化率を向上させることができる。また、ソース・ドレイン領域等を形成するための不純物活性化熱処理において、結晶欠陥や界面準位密度の増大を抑制しながら、不純物の活性化率を最大化することができるので、トランジスタ能力を向上させることができる。
すなわち、本実施形態によると、例えば、シリコン基板、シリコン基板上に形成されたパターン、又は基板とパターンとの界面等に熱的な損傷を及ぼすことなく、また、不純物拡散長の増大や不純物の不活性化を発生させることなく、不純物の活性化率を向上させることが可能となる。従って、トランジスタ構造におけるソース・ドレイン領域やエクステンション領域の抵抗を拡散長及び拡散深さの増大なしに低減できるため、ショートチャネルを抑制しながらトランジスタ性能を向上させることができる。
尚、本実施形態で用いた熱処理装置は、第１の実施形態で用いた熱処理装置と同じものである。
図６は、イオン注入のみを行った場合（Ａｓ−ｉｍｐｌａｎｔ）、不純物活性化熱処理として熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合、不純物活性化熱処理として熱処理温度１３１０℃の１回のミリセカンドアニールのみを行った場合、並びに、不純物活性化熱処理として熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ及び熱処理温度１３１０℃の１回のミリセカンドアニールを行った場合のそれぞれについて、ＳＩＭＳを用いて測定した不純物プロファイルを示したものである。尚、シリコンウェーハに対しては、拡散係数の大きいボロン（Ｂ）を導入不純物として、０．５ｋｅＶでイオン注入を行っている。
図６に示すように、Ａｓ−ｉｍｐｌａｎｔのＢ濃度１×１０18／cm3 での不純物拡散深さが２０ｎｍであるのに対して、Ｓｐｉｋｅ ＲＴＡ（１０５０℃）のみを行った場合のＢ濃度１×１０18／cm3 での不純物拡散深さは３０ｎｍであり、１回のミリセカンドアニール（１３１０℃）のみを行った場合のＢ濃度１×１０18／cm3 での不純物拡散深さは２３ｎｍであり、Ｓｐｉｋｅ ＲＴＡ （１０５０℃）及び１回のミリセカンドアニール（１３１０℃）を行った場合のＢ濃度１×１０18／cm3 での不純物拡散深さは３０ｎｍである。すなわち、不純物プロファイルはほぼＳｐｉｋｅ ＲＴＡ のみによって決定されており、ミリセカンドアニールの関与はほとんどない。このことから、ミリセカンドアニールに加えてＳｐｉｋｅ ＲＴＡ 又はＲＴＡを行うことによって不純物拡散長を制御することが可能である。一方、Ｓｐｉｋｅ ＲＴＡ による活性化率は熱処理温度が１０５０℃であっても十分ではないから、Ｓｐｉｋｅ ＲＴＡ 又はＲＴＡについては単に不純物拡散長を制御することのみを目的としてその温度及び時間を決定すればよく、不純物の活性化については、Ｓｐｉｋｅ ＲＴＡ 又はＲＴＡの実施中にミリセカンドアニールを行うことにより実現できる。
本実施形態においては、第１の設定温度Ｔ１から第２の設定温度Ｔ２までの昇降温工程（Ｓｐｉｋｅ ＲＴＡ ：Ｔ１→Ｔ２→Ｔ１）によって、導入された不純物の拡散長が制御されると共に、第２の設定温度Ｔ２から第３の設定温度Ｔ３までの昇降温工程（ミリセカンドアニール：Ｔ２→Ｔ３→Ｔ２（→Ｔ３→Ｔ２→・・・→Ｔ２））によって、不純物の活性化が制御される。
図７は、本実施形態の効果を説明するための図であって、エクステンション領域及びソース・ドレイン領域を形成するために様々な不純物活性化熱処理を行った場合におけるＮチャネルトランジスタのドレイン電流（飽和電流）を比較して示している。尚、ドレイン電流の評価は、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合、熱処理温度１３１０℃のミリセカンドアニールを１回行った後に熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った場合、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った後に熱処理温度１３１０℃のミリセカンドアニールを１回行った場合、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った後に熱処理温度１３１０℃のミリセカンドアニールを２回行った場合、及び、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った後に熱処理温度１３１０℃のミリセカンドアニールを３回行った場合のそれぞれについて行った。
図７に示すように、Ｎチャネルトランジスタにおいては、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合に得られるドレイン電流を１００％とすると、熱処理温度１３１０℃のミリセカンドアニールを１回行った後に熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った場合、ドレイン電流は０．５％程度しか増加していない。それに対して、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った後に熱処理温度１３１０℃のミリセカンドアニールを行った場合、Ｎチャネルトランジスタにおいては、１回のミリセカンドアニールによりドレイン電流は４．６％程度増加し、２回のミリセカンドアニールによりドレイン電流は７．８％程度増加し、３回のミリセカンドアニールによりドレイン電流は８．５％程度増加している。すなわち、ミリセカンドアニールを行った後にＳｐｉｋｅ ＲＴＡ を行っても、トランジスタの駆動力の向上はほとんどみられないが、Ｓｐｉｋｅ ＲＴＡ を行った後にミリセカンドアニールを行うと（特にミリセカンドアニールを繰り返し行うと）、トランジスタの駆動力を向上させることができる。その理由は次のように考えることができる。すなわち、ミリセカンドアニールを先に行った場合には、ミリセカンドアニールによって不純物の活性化が起こるものの、基板中の欠陥を十分に回復することができないため、その後にＳｐｉｋｅ ＲＴＡ を行ったときに不純物の不活性化が起こるのに対して、Ｓｐｉｋｅ ＲＴＡ を行った後にミリセカンドアニールを行った場合には、このような不純物の不活性化を防止してトランジスタ能力を向上させることができるからである。
図８は、本実施形態の効果を説明するための図であって、エクステンション領域及びソース・ドレイン領域を形成するために様々な不純物活性化熱処理を行った場合における界面準位密度（シリコン基板とゲート絶縁膜との界面についての界面準位密度）を比較して示している。尚、界面準位密度の評価は、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合、熱処理温度１３１０℃のミリセカンドアニールを１回行った後に熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った場合、及び、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った後に熱処理温度１３１０℃のミリセカンドアニールを１回行った場合のそれぞれについて行った。
図８に示すように、Ｎチャネルトランジスタにおいては、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合の界面準位密度、及び、熱処理温度１３１０℃のミリセカンドアニールを行った後に熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った場合の界面準位密度はほぼ等しく、いずれの場合にも界面特性の劣化は見られない。それに対して、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った後に熱処理温度１３１０℃のミリセカンドアニールを行った場合には、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合、及び、熱処理温度１３１０℃のミリセカンドアニールを行った後に熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ を行った場合のそれぞれと比較して、界面準位密度が約２５％程度上昇しており、界面特性が著しく劣化している。その理由は次のように考えることができる。すなわち、ミリセカンドアニールを後に行った場合には、非常に高温での処理に起因して界面近傍の基板内の結合が切断されてしまうと共に、降温速度が非常に大きいために、高温処理によって損傷した基板の結晶を十分に回復させることができないのに対して、Ｓｐｉｋｅ ＲＴＡ を後に行った場合には、基板の結晶を再構築することができるからである。
以上のように、Ｓｐｉｋｅ ＲＴＡ とミリセカンドアニールとを組み合わせる場合に、従来技術のように、Ｓｐｉｋｅ ＲＴＡ を実施した後にミリセカンドアニールを実施しても、或いは、ミリセカンドアニールを実施した後にＳｐｉｋｅ ＲＴＡ を実施しても、技術的問題が生じる。一方、本発明のように、Ｓｐｉｋｅ ＲＴＡ とミリセカンドアニールとを同時に実施することにより、Ｓｐｉｋｅ ＲＴＡ 及びミリセカンドアニールのそれぞれを別個に実施した場合の不具合を解消することができると共に不純物の活性化率をさらに向上させることができる。
尚、本実施形態において、第１の設定温度Ｔ１を４００℃に設定したが、これに限られず、シリコンウェーハにフリーキャリアを発生させることによりシリコンウェーハの温度を容易に上昇させることができるようにするというという目的のために、３５０℃以上で且つ６５０℃以下の任意の温度に設定してもよい。
また、本実施形態において、第２の設定温度Ｔ２を１０００℃に設定したが、これに限られず、不純物拡散長を制御するという目的のために、６５０℃以上で且つ１１５０℃以下の任意の温度に設定してもよい。
また、本実施形態において、第３の設定温度Ｔ３を１３００℃に設定したが、これに限られず、不純物拡散長を増大させずに不純物の活性化率を向上させるという目的のために、１１５０℃以上で且つ１４００℃以下（つまりシリコンの溶融温度以下）の任意の温度に設定してもよい。
また、本実施形態において、第１の設定温度Ｔ１（℃）である４００℃から第２の設定温度Ｔ２（℃）である１０００℃までの昇温速度を最大速度ｒ１（例えば２００（℃／秒））以下に設定したが、これに限られず、不純物の活性化及び拡散長を制御するという目的のために、当該昇温速度を１００℃／秒以上で且つ１０００℃／秒以下の任意の値に設定してもよい。
また、本実施形態において、第２の設定温度Ｔ２（℃）である１０００℃から第１の設定温度Ｔ１（℃）である４００℃までの降温速度については、第１の設定温度Ｔ１から第２の設定温度Ｔ２までの昇温速度と同程度以下に設定してもよい。但し、第２の設定温度Ｔ２から第１の設定温度Ｔ１までの降温時に界面準位の回復等を行うため、当該降温速度については必要以上に大きくすべきではない。
また、本実施形態において、第２の設定温度Ｔ２（℃）である１０００℃から第３の設定温度Ｔ３（℃）である１３００℃までの昇温速度を最大速度ｒ２（例えば１．０×１０6 （℃／秒））以下に設定したが、これに限られず、不純物を拡散させずに活性化率をさらに向上させるという目的のために、当該昇温速度を１０００℃／秒以上で且つ１．０×１０7 ℃／秒以下の任意の値に設定してもよい。
また、本実施形態において、第３の設定温度Ｔ３（℃）である１３００℃から第２の設定温度Ｔ２（℃）である１０００℃までの降温速度については、第２の設定温度Ｔ２から第３の設定温度Ｔ３までの昇温速度と同程度以下（例えば当該昇温速度の数十分の１から数分の１程度）に設定してもよい。
また、本実施形態において、第２の設定温度Ｔ２（℃）である１０００℃での第１の保持時間ｔ１を１秒以下に設定したが、不純物の活性化及び拡散長を制御するという目的のために、第１の保持時間ｔ１を５０ｍ秒以上で且つ１秒以下の任意の値に設定することが好ましい。
また、本実施形態において、第３の設定温度Ｔ３（℃）である１３００℃での第２の保持時間ｔ２を１ｍ秒に設定したが、不純物を拡散させずに活性化率をさらに向上させるという目的のために、第２の保持時間ｔ２を１μ秒以上で且つ５０ｍ秒以下の任意の値に設定することが好ましい。
また、本実施形態において、ミリセカンドアニールの繰り返し回数については、不純物の活性化率の向上の観点からは多ければ多いほど好ましいものの、生産性を考慮すれば、ミリセカンドアニールの繰り返し回数を５回程度までに制限することが好ましい。
（第３の実施形態）
以下、本発明の第３の実施形態に係る熱処理装置、具体的には、第１及び第２の実施形態に係る不純物活性化熱処理方法を行うための熱処理装置について、加熱源としてフラッシュランプ（例えばＸｅフラッシュランプ）を用いる場合を例として、図面を参照しながら説明する。
まず、通常のフラッシュランプを用いたミリセカンドアニール装置（比較例に係るミリセカンドアニール装置）について、図９（ａ）及び（ｂ）を参照しながら説明する。図９（ａ）は、比較例に係るミリセカンドアニール装置の概略構成を示す回路図であり、図９（ｂ）は、比較例に係るミリセカンドアニール装置の動作を説明するための図である。比較例に係るミリセカンドアニール装置においては、図９（ａ）に示すように、電源に対して蓄電器（容量Ｃ）とＸｅフラッシュランプ（内部抵抗ｒ）とが互いに並列に接続されている。電源と蓄電器との間には開閉器ＳＷ１及び直列抵抗Ｒが直列に設けられており、電源とＸｅフラッシュランプ（内部抵抗ｒ）との間には開閉器ＳＷ１、直列抵抗Ｒ及び開閉器ＳＷ２が直列に設けられている。フラッシュランプを発光させる場合には、図９（ｂ）に示すように、まず、電源に接続された開閉器ＳＷ１をＯＮにして蓄電器（容量Ｃ）に一旦電荷を蓄え、その後、開閉器ＳＷ１をＯＦＦにした後、フラッシュランプに接続された開閉器ＳＷ２をＯＮにして蓄電器に蓄えた電荷を一気にフラッシュランプに送り込む。すなわち、充電時には電源は蓄電器に接続されており、フラッシュランプ発光時には蓄電器がフラッシュランプに接続されている。そのため、熱処理のピーク温度での保持時間は蓄電器の容量Ｃとフラッシュランプの内部抵抗ｒとによって決定される。具体的には、蓄電器を放電させたときの電圧Ｖの経時変化は、時間をｔ、最大電圧をＥとして、
Ｖ（ｔ）＝Ｅ・ｅｘｐ（−ｔ／（Ｃ・ｒ））
で表され、電圧Ｖの経時変化特性が蓄電器の容量Ｃ及びフラッシュランプの内部抵抗ｒに依存している。尚、フラッシュランプの発光時間を制御するために、フラッシュランプに直列に可変抵抗ｖｒを配置してもよい。すなわち、可変抵抗ｖｒの抵抗値を変化させることにより、熱処理のピーク温度での保持時間を変化させることが可能となる。
一方、本実施形態の熱処理装置は、その特徴として、２種類のフラッシュランプ、具体的には、Ｓｐｉｋｅ ＲＴＡ 用の第１のフラッシュランプ群とミリセカンドアニール用の第２のフラッシュランプ群とを有している。
図１０（ａ）及び（ｂ）はそれぞれ、本実施形態の熱処理装置の概略構成例を示す図である。すなわち、図１０（ａ）に示すように、Ｓｐｉｋｅ ＲＴＡ 用の第１のフラッシュランプ５１及びミリセカンドアニール用の第２のフラッシュランプ５２のそれぞれをシリコン基板（シリコンウェーハ）１の上側及び下側の両方に所定の配列で配置してもよいし、図示は省略しているが、Ｓｐｉｋｅ ＲＴＡ 用の第１のフラッシュランプ５１及びミリセカンドアニール用の第２のフラッシュランプ５２のそれぞれをシリコンウェーハ１の上側のみに所定の配列で配置してもよい。或いは、図１０（ｂ）に示すように、Ｓｐｉｋｅ ＲＴＡ 用の第１のフラッシュランプ５１をシリコンウェーハ１の下側に配置すると共にミリセカンドアニール用の第２のフラッシュランプ５２をシリコンウェーハ１の上側に配置してもよい。反対に、Ｓｐｉｋｅ ＲＴＡ 用の第１のフラッシュランプ５１をシリコンウェーハ１の上側に配置すると共にミリセカンドアニール用の第２のフラッシュランプ５２をシリコンウェーハ１の下側に配置する構成は、ミリセカンドアニール用の第２のフラッシュランプ５２が光照射領域の極浅い範囲しか加熱できないこと、また、ミリセカンドアニール用の第２のフラッシュランプ５２によって加熱すべき素子領域がシリコンウェーハ１の表面部に存在することから採用できない。
尚、前述のいずれの装置構成であっても、フラッシュランプ５１及び５２並びにシリコンウェーハ１は図示しないチャンバー内において図示しない保持部材によってそれぞれ保持されている。また、前述の各装置構成において、第１の設定温度Ｔ１までの昇温のために低出力のフラッシュランプ群をシリコンウェーハ１の上側又は下側の少なくとも一方にさらに設けてもよい。
図１１（ａ）は、本実施形態に係る熱処理装置の概略構成を示す回路図であり、図１１（ｂ）は、本実施形態に係る熱処理装置の動作を説明するための図である。図１１（ａ）に示すように、本実施形態に係る熱処理装置においては、Ｓｐｉｋｅ ＲＴＡ 用の第１のフラッシュランプ５１（以下、第１のフラッシュランプ群５１と称することもある）が接続されている回路と、ミリセカンドアニール用の第２のフラッシュランプ５２（以下、第２のフラッシュランプ群５２と称することもある）が接続されている回路とが別個に設けられている。
具体的には、図１１（ａ）に示すように、第１のフラッシュランプ群５１が接続されている回路においては、電源５３に対して、単一の蓄電器Ｃｓと第１のフラッシュランプ群５１とが互いに並列に配置されている。電源５３と蓄電器Ｃｓとの間には開閉器ＳＷ４及び開閉器ＳＷ５が直列に設けられており、電源５３と第１のフラッシュランプ群５１との間には開閉器ＳＷ４及び開閉器ＳＷ６が直列に配置されている。ここで、Ｉ１は蓄電器Ｃｓから第１のフラッシュランプ群５１に流れる電流であり、Ｖｓは蓄電器Ｃｓの両端に生じる電圧である。尚、本実施形態に係る熱処理装置において、第１の設定温度Ｔ１までの昇温のために低出力のフラッシュランプ群を設ける場合、当該フラッシュランプ群は前述の第１のフラッシュランプ群５１と同様の回路構成を有する。
また、図１１（ａ）に示すように、第２のフラッシュランプ群５２が接続されている回路においては、電源５４に対して、複数個（Ｎ個）の蓄電器Ｃ１、Ｃ２、・・・、Ｃｎと第２のフラッシュランプ群５２とが互いに並列に接続されている。電源５４と各蓄電器Ｃ１、Ｃ２、・・・、Ｃｎとの間には開閉器ＳＷ１及び開閉器ＳＷ３が直列に設けられており、電源５４と第２のフラッシュランプ群５２との間には開閉器ＳＷ１及び開閉器ＳＷ２が直列に設けられている。ここで、Ｉ２は各蓄電器Ｃ１、Ｃ２、・・・、Ｃｎから第２のフラッシュランプ群５２に流れる電流であり、Ｖ１、Ｖ２、・・・、Ｖｎは各蓄電器Ｃ１、Ｃ２、・・・、Ｃｎの両端に生じる電圧である。
フラッシュランプ群５１及び５２を発光させる場合には、図１１（ｂ）に示すように、まず、開閉器ＳＷ１をＯＮにし、開閉器ＳＷ３を順次切り替えることにより、電源５４から複数個の蓄電器Ｃ１、Ｃ２、・・・、Ｃｎに対して順次充電を行うと共に、開閉器ＳＷ４及び開閉器ＳＷ５をＯＮにすることにより、電源５３から蓄電器Ｃｓに対して充電を行う。その後、開閉器ＳＷ４をＯＦＦにし、開閉器ＳＷ６をＯＮにすることにより、蓄電器Ｃｓに蓄えた電荷を第１のフラッシュランプ群５１に送り込み、第１のフラッシュランプ群５１の発光つまりＳｐｉｋｅ ＲＴＡ を開始する。続いて、開閉器ＳＷ１をＯＦＦにした後、第２のフラッシュランプ群５２に接続された開閉器ＳＷ２をＯＮにし、開閉器ＳＷ３を順次切り替えることにより、各蓄電器Ｃ１、Ｃ２、・・・、Ｃｎに蓄えた電荷を順次第２のフラッシュランプ群５２に送り込む。これによって、複数回（具体的には蓄電器の数に等しいＮ回）のミリセカンドアニールを連続して実施することができる。この連続ミリセカンドアニールは前記のＳｐｉｋｅ ＲＴＡ の実施中に行われる。
以下、本実施形態に係る熱処理装置を用いた不純物活性化熱処理方法、具体的には、不純物活性化のためにミリセカンドアニールを用いたＭＯＳトランジスタの形成方法の一例について説明する。尚、このＭＯＳトランジスタの形成方法の各工程は、図１（ａ）〜（ｃ）に示す第１の実施形態と同じであり、本実施形態では、図１（ａ）及び（ｂ）に示す各工程を実施した後、図１（ｃ）に示す工程で前述の本実施形態に係る熱処理装置（フラッシュランプを有する熱処理装置）を用いて不純物活性化熱処理を実施する。
まず、本実施形態に係る熱処理装置によってＳｐｉｋｅ ＲＴＡ 及びミリセカンドアニールを行う前に、加熱対象のシリコンウェーハをホットプレートにより初期温度である室温（その近傍の温度を含む：以下同じ）Ｔ０から第１の設定温度Ｔ１である４００℃まで昇温してその温度に保持しておく。ここで、ホットプレートに代えて、図１１（ａ）に示すＳｐｉｋｅ ＲＴＡ 用の第１のフラッシュランプ５１と同様の回路構成を持つ低出力のフラッシュランプを用いてもよい。
次に、本実施形態に係る熱処理装置において、Ｓｐｉｋｅ ＲＴＡ 用の第１のフラッシュランプ５１を用いて、シリコンウェーハを第１の設定温度Ｔ１（℃）である４００℃から第２の設定温度Ｔ２（℃）である１０００℃まで昇温する。続いて、ミリセカンドアニール用の第２のフラッシュランプ５２を用いて、シリコンウェーハを第２の設定温度Ｔ２（℃）である１０００℃から第３の設定温度Ｔ３（℃）である１３００℃まで、最大１．０×１０6 （℃／秒）の昇温速度で昇温した後、第３の設定温度Ｔ３（℃）である１３００℃で５０ｍ秒保持し、その後、第３の設定温度Ｔ３（℃）である１３００℃から第２の設定温度Ｔ２（℃）である１０００℃まで降温する。ここで、本実施形態に係る熱処理装置において、第２の設定温度Ｔ２（℃）である１０００℃から第３の設定温度Ｔ３（℃）である１３００℃までの昇降温サイクル（ミリセカンドアニール）を複数回（最大５回）連続して繰り返し行う。次に、第２の設定温度Ｔ２（℃）である１０００℃から第１の設定温度Ｔ１（℃）である４００℃まで降温した後、第１の設定温度Ｔ１（℃）である４００℃から最終温度である室温まで降温する。
ところで、図９（ａ）に示す比較例に係るミリセカンドアニール装置は、複数個のフラッシュランプを有していたとしても蓄電器については１個しか有していないため、複数回のフラッシュランプ照射を連続して行うことができず、従って、フラッシュランプ照射を行うごとに毎回シリコンウェーハを熱処理装置から取り出して次回のフラッシュランプ照射を行わなければならない。それに対して、図１１（ａ）に示す本実施形態に係る熱処理装置の回路構成によれば、複数個の蓄電器を切り替えて用いることによってフラッシュランプを連続的に放電させることができるため、複数回のミリセカンドアニールを連続して行うことが可能となる。
また、一般に、フラッシュランプの場合、熱処理温度の保持時間は蓄電器の容量（Ｃ）とフラッシュランプの内部抵抗（直列抵抗）ｒとによって決定されるため、この直列抵抗ｒを変化させて熱処理温度の保持時間を変化させることは、レーザー照射と比べて容易ではない。すなわち、結晶欠陥の発生を防止するために熱処理温度の保持時間を短時間化しなければならない場合も当該保持時間の変更は容易ではない。それに対して、本実施形態のように、熱処理温度を低温化した上で複数回のフラッシュランプ照射を連続して行うことは、活性化率を維持又は向上させながら生産性を極めて高くできる点で有利である。
以上に説明したように、第３の実施形態によると、第１のフラッシュランプ５１によるＳｐｉｋｅ ＲＴＡ の設定温度での保持時間の間に、第２のフラッシュランプ５２によって、ミリセカンドアニールを複数回連続して行うことができるので、第１及び第２の実施形態と同様の効果を得ることができる。また、フラッシュランプを熱源に用いた、いわゆるフラッシュアニールを用いて、生産性を犠牲にすることなく、複数回のミリセカンドアニールをデバイスに施すことができるので、不純物の活性化率を向上させて高性能のトランジスタを実現することが可能となる。
尚、第３の実施形態においては、フラッシュランプを用いてミリセカンドアニールを行う場合を例として説明したが、これに代えて、アークランプを用いてミリセカンドアニールを行う場合にも、本実施形態と同様の構成を採用することにより、本実施形態と同様の効果を得ることができる。
（第３の実施形態の変形例）
以下、本発明の第３の実施形態の変形例に係る熱処理装置、具体的には、第１及び第２の実施形態に係る不純物活性化熱処理方法を行うための熱処理装置について、加熱源としてフラッシュランプ（例えばＸｅフラッシュランプ）を用いる場合を例として、図面を参照しながら説明する。
図１２（ａ）は、本変形例に係る熱処理装置の概略構成を示す回路図であり、図１２（ｂ）は、本変形例に係る熱処理装置の動作を説明するための図である。本変形例が、図１１（ａ）に示す第３の実施形態と異なっている点は、第２のフラッシュランプ群５２が接続されている回路の構成である。本変形例における第２のフラッシュランプ群５２が接続されている回路においては、図１２（ａ）に示すように、複数個（Ｎ個）の蓄電器Ｃ１、Ｃ２、・・・、Ｃｎと第２のフラッシュランプ群５２とからなる回路部分は図１１（ａ）に示す第３の実施形態と同じであるものの、電源５４と各蓄電器Ｃ１、Ｃ２、・・・、Ｃｎとの間には開閉器ＳＷ１’のみが直列に設けられている点が第３の実施形態と異なっている。尚、本変形例における第１のフラッシュランプ群５１が接続されている回路の構成は第３の実施形態と同様であるので、当該回路及びその動作の説明については省略する。
第３の実施形態における第２のフラッシュランプ群５２が接続されている回路においては、図１１（ａ）に示すように、開閉器ＳＷ１及び開閉器ＳＷ３を用いて電源５４から複数個の蓄電器Ｃ１、Ｃ２、・・・、Ｃｎに対して順次充電を行うことができた。それに対して、本変形例における第２のフラッシュランプ群５２が接続されている回路においては、図１２（ａ）に示すように、開閉器ＳＷ１’を用いて電源５４から複数個の蓄電器Ｃ１、Ｃ２、・・・、Ｃｎに対して一括して充電を行うことができる。
具体的には、本変形例において、フラッシュランプ群５１及び５２を発光させる場合には、図１２（ｂ）に示すように、まず、開閉器ＳＷ１’をＯＮにすることにより、電源５４から複数個の蓄電器Ｃ１、Ｃ２、・・・、Ｃｎに対して一括して充電を行うと共に、開閉器ＳＷ４及び開閉器ＳＷ５をＯＮにすることにより、電源５３から蓄電器Ｃｓに対して充電を行う。その後、開閉器ＳＷ４をＯＦＦにし、開閉器ＳＷ６をＯＮにすることにより、蓄電器Ｃｓに蓄えた電荷を第１のフラッシュランプ群５１に送り込み、第１のフラッシュランプ群５１の発光つまりＳｐｉｋｅ ＲＴＡ を開始する。続いて、開閉器ＳＷ１’をＯＦＦにした後、第２のフラッシュランプ群５２に接続された開閉器ＳＷ２をＯＮにし、開閉器ＳＷ３を順次切り替えることにより、各蓄電器Ｃ１、Ｃ２、・・・、Ｃｎに蓄えた電荷を順次第２のフラッシュランプ群５２に送り込む。これによって、複数回（具体的には蓄電器の数に等しいＮ回）のミリセカンドアニールを連続して実施することができる。この連続ミリセカンドアニールは前記のＳｐｉｋｅ ＲＴＡ の実施中に行われる。
以上に説明した本変形例によると、第３の実施形態と同様の効果に加えて、蓄電器の充電時間を短縮することによって生産性を向上させることができるという効果が得られる。
（第４の実施形態）
以下、本発明の第４の実施形態に係る熱処理装置、具体的には、第１及び第２の実施形態に係る不純物活性化熱処理方法を行うための熱処理装置について、図面を参照しながら説明する。
図１３は、本実施形態に係るミリセカンドアニール装置の概略構成を示す図である。本実施形態に係る熱処理装置においては、図１３に示すように、同一チャンバー（図示省略）内に、シリコン基板（シリコンウェーハ）１を例えば４００℃程度の第１の設定温度Ｔ１（℃）まで加熱するためのホットプレート６１と、シリコンウェーハ１を例えば１０００℃程度の第２の設定温度Ｔ２（℃）まで加熱するための（Ｓｐｉｋｅ ＲＴＡ 用の）第１のフラッシュランプ５１と、シリコンウェーハ１を例えば１３００℃程度の第３の設定温度Ｔ３（℃）まで加熱するための（ミリセカンドアニール用の）第２のフラッシュランプ５２とを備えている。ここで、シリコンウェーハ１はホットプレート６１上に載置される。また、図１３に示すフラッシュランプ５１及び５２は、図１２（ａ）に示す第３の実施形態に係る熱処理装置のフラッシュランプ５１及び５２と対応している。
すなわち、本実施形態に係る熱処理装置によると、シリコンウェーハ１をホットプレート６１上に載置したまま、第１及び第２の実施形態に係る不純物活性化熱処理方法を実施することができる。
尚、第４の実施形態においては、フラッシュランプ５１及び５２を用いてＳｐｉｋｅ ＲＴＡ 及びミリセカンドアニールを行う場合を例として説明したが、これに代えて、アークランプを用いてＳｐｉｋｅ ＲＴＡ 及びミリセカンドアニールを行う場合にも、本実施形態と同様の構成を採用することにより、本実施形態と同様の効果を得ることができる。また、ホットプレート６１に代えて、光放射による加熱機構（例えばランプ等）を設けてもよい。但し、この場合、シリコンウェーハ１の保持機構を別途設ける必要がある。
本発明は、不純物導入後の不純物活性化熱処理に関し、不純物拡散長を増大させることなく活性化率をさらに向上させることができるという効果が得られ、非常に有用である。
図１（ａ）〜（ｃ）は、本発明の第１及び第２の実施形態に係る不純物活性化熱処理方法を用いた半導体装置の製造方法の各工程を示す断面図である。 図２は、本発明の第１の実施形態に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。 図３（ａ）は、本発明の第１の実施形態に係る不純物活性化熱処理方法におけるミリセカンドアニールの繰り返し回数に対する不純物拡散長の変化を示す図であり、図３（ｂ）は、本発明の第１の実施形態に係る不純物活性化熱処理方法におけるミリセカンドアニールの熱処理温度に対する不純物拡散長の変化を示す図である。 図４（ａ）は、本発明の第１の実施形態に係る不純物活性化熱処理方法におけるミリセカンドアニールの繰り返し回数に対するシート抵抗の変化を示す図であり、図４（ｂ）は、本発明の第１の実施形態に係る不純物活性化熱処理方法におけるミリセカンドアニールの熱処理温度及び繰り返し回数を変化させた場合におけるシート抵抗の変化を示す図である。 図５は、本発明の第２の実施形態に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。 図６は、イオン注入のみを行った場合、Ｓｐｉｋｅ ＲＴＡ のみを行った場合、１回のミリセカンドアニールのみを行った場合、並びに、Ｓｐｉｋｅ ＲＴＡ及び１回のミリセカンドアニールを行った場合のそれぞれについて測定した不純物プロファイルを示す図である。 図７は、本発明の第２の実施形態に係る不純物活性化熱処理方法の効果を説明するための図であって、エクステンション領域及びソース・ドレイン領域を形成するために様々な不純物活性化熱処理を行った場合におけるＮチャネルトランジスタのドレイン電流（飽和電流）を比較して示す図である。 図８は、本発明の第２の実施形態に係る不純物活性化熱処理方法の効果を説明するための図であって、エクステンション領域及びソース・ドレイン領域を形成するために様々な不純物活性化熱処理を行った場合の界面準位密度を比較して示す図である。 図９（ａ）は、比較例に係るミリセカンドアニール装置の概略構成を示す回路図であり、図９（ｂ）は、比較例に係るミリセカンドアニール装置の動作を説明するための図である。 図１０（ａ）及び（ｂ）はそれぞれ、本発明の第３の実施形態に係る熱処理装置の概略構成例を示す図である。 図１１（ａ）は、本発明の第３の実施形態に係る熱処理装置の概略構成を示す回路図であり、図１１（ｂ）は、本発明の第３の実施形態に係る熱処理装置の動作を説明するための図である。 図１２（ａ）は、本発明の第３の実施形態の変形例に係る熱処理装置の概略構成を示す回路図であり、図１２（ｂ）は、本発明の第３の実施形態の変形例に係る熱処理装置の動作を説明するための図である。 図１３は、本発明の第４の実施形態に係る熱処理装置の概略構成を示す図である。 図１４（ａ）は、従来のＳｐｉｋｅ ＲＴＡ の温度シーケンスの一例を示す図であり、図１４（ｂ）は、従来のミリセカンドアニールの温度シーケンスの一例を示す図である。
符号の説明
１ シリコン基板
２ 分離領域
３ ゲート絶縁膜
４ ゲート電極
５ オフセットスペーサ
６ イオン注入（エクステンション注入）
７ エクステンション領域
８ サイドウォールスペーサ
９ イオン注入（ソース・ドレイン注入）
１０ ソース・ドレイン領域
１１ 熱処理
５１ 第１のフラッシュランプ
５２ 第２のフラッシュランプ
５３、５４ 電源
６１ ホットプレート
Ｃｓ、Ｃ１、Ｃ２、・・・、Ｃｎ 蓄電器
ＳＷ１、ＳＷ１’、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６ 開閉器

Claims (12)

  1. 被処理体に対して不純物導入工程を実施した後の不純物の活性化熱処理において、
    Ｓｐｉｋｅ ＲＴＡ を行いながら、当該Ｓｐｉｋｅ ＲＴＡ の設定温度での保持時間の間に、より高温度でのミリセカンドアニールを少なくとも１回行うことを特徴とする不純物活性化熱処理方法。
  2. 被処理体に対して不純物導入工程を実施した後に不純物の活性化熱処理を行う方法であって、
    初期温度から第１の設定温度まで任意の昇温速度で昇温した後、前記第１の設定温度から第２の設定温度まで第１の昇温速度で昇温し、その後、前記第２の設定温度で５０ｍ秒以上１秒以下の第１の保持時間だけ保持した後、前記第２の設定温度から前記第１の設定温度まで降温し、その後、前記第１の設定温度から最終温度まで降温する第１の熱サイクルと、
    前記第２の設定温度から第３の設定温度まで第２の昇温速度で昇温した後、前記第３の設定温度で１μ秒以上５０ｍ秒以下の第２の保持時間だけ保持し、その後、前記第３の設定温度から前記第２の設定温度まで降温する第２の熱サイクルとを備え、
    前記第２の設定温度での前記第１の保持時間の間に、前記第２の熱サイクルを少なくとも１回行うことを特徴とする不純物活性化熱処理方法。
  3. 請求項２に記載の不純物活性化熱処理方法において、
    前記第１の熱サイクルの実施前に、
    前記被処理体としてのシリコン基板上に分離領域を形成した後、前記シリコン基板に対して閾値制御のための不純物導入を実施し、その後、前記シリコン基板上にゲート絶縁膜を介してゲート電極を形成した後、前記ゲート電極の側壁にオフセットスペーサを形成し、その後、前記ゲート電極及び前記オフセットスペーサをマスクとして前記シリコン基板に対して不純物のイオン注入を行ってエクステンション領域を形成した後、前記エクステンション領域中の不純物を活性化するための１回目の活性化熱処理を実施し、その後、前記ゲート電極の側壁に前記オフセットスペーサを介してサイドウォールスペーサを形成した後、前記ゲート電極、前記オフセットスペーサ及び前記サイドウォールスペーサをマスクとして前記シリコン基板に対して不純物のイオン注入を行ってソース・ドレイン領域を形成することを特徴とする不純物活性化熱処理方法。
  4. 請求項２又は３に記載の不純物活性化熱処理方法において、
    前記第１の設定温度は３５０℃以上で且つ６５０℃以下であり、
    前記第２の設定温度は６５０℃以上で且つ１１５０℃以下であり、
    前記第３の設定温度は１１５０℃以上で且つ１４００℃以下であることを特徴とする不純物活性化熱処理方法。
  5. 請求項２〜４のいずれか１項に記載の不純物活性化熱処理方法において、
    前記第１の昇温速度は１００℃／秒以上で且つ１０００℃／秒以下であり、
    前記第２の昇温速度は１０００℃／秒以上で且つ１．０×１０7 ℃／秒以下であることを特徴とする不純物活性化熱処理方法。
  6. 請求項２〜５のいずれか１項に記載の不純物活性化熱処理方法において、
    前記第１の保持時間は５０ｍ秒以上であり、
    前記第２の保持時間は１μ秒以上であることを特徴とする不純物活性化熱処理方法。
  7. 請求項２〜６のいずれか１項に記載の不純物活性化熱処理方法において、
    前記第２の設定温度での前記第１の保持時間の間における前記第２の熱サイクルの繰り返し回数は５回以下であることを特徴とする不純物活性化熱処理方法。
  8. 請求項２〜７のいずれか１項に記載の不純物活性化熱処理方法を実施するための熱処理装置であって、
    前記被処理体を前記第１の設定温度又は前記第２の設定温度まで加熱するための少なくとも１つの第１のランプと、
    前記被処理体を前記第３の設定温度まで加熱するための少なくとも１つの第２のランプと、
    単一の蓄電器を含む第１の充電回路と、
    互いに並列に接続された複数の蓄電器を含む第２の充電回路とを備え、
    前記単一の蓄電器を充電した後、当該充電後の前記単一の蓄電器を前記第１のランプに接続して放電させる第１の切り替え機構と、
    前記複数の蓄電器を充電した後、当該充電後の前記複数の蓄電器を連続して順次前記第２のランプに接続して放電させる第２の切り替え機構とを備えていることを特徴とする熱処理装置。
  9. 請求項８に記載の熱処理装置において、
    前記第１のランプ及び前記第２のランプはそれぞれ前記被処理体の上側及び下側の両方に配置されていることを特徴とする熱処理装置。
  10. 請求項８に記載の熱処理装置において、
    前記第１のランプは前記被処理体の下側に配置されており、
    前記第２のランプは前記被処理体の上側に配置されていることを特徴とする熱処理装置。
  11. 請求項８〜１０のいずれか１項に記載の熱処理装置において、
    前記第２の切り替え機構は、前記複数の蓄電器を一括して充電することを特徴とする熱処理装置。
  12. 請求項８〜１０のいずれか１項に記載の熱処理装置において、
    前記第２の切り替え機構は、前記複数の蓄電器を順次充電することを特徴とする熱処理装置。
JP2008026939A 2008-02-06 2008-02-06 不純物活性化熱処理方法及び熱処理装置 Pending JP2009188210A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008026939A JP2009188210A (ja) 2008-02-06 2008-02-06 不純物活性化熱処理方法及び熱処理装置
US12/363,225 US7981816B2 (en) 2008-02-06 2009-01-30 Impurity-activating thermal process method and thermal process apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008026939A JP2009188210A (ja) 2008-02-06 2008-02-06 不純物活性化熱処理方法及び熱処理装置

Publications (1)

Publication Number Publication Date
JP2009188210A true JP2009188210A (ja) 2009-08-20

Family

ID=40932117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008026939A Pending JP2009188210A (ja) 2008-02-06 2008-02-06 不純物活性化熱処理方法及び熱処理装置

Country Status (2)

Country Link
US (1) US7981816B2 (ja)
JP (1) JP2009188210A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159713A (ja) * 2010-01-29 2011-08-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2013161936A (ja) * 2012-02-03 2013-08-19 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2013161934A (ja) * 2012-02-03 2013-08-19 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2013161935A (ja) * 2012-02-03 2013-08-19 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2014011303A (ja) * 2012-06-29 2014-01-20 Sugawara Laboratories Inc フラッシュランプ瞬間加熱装置
US9449825B2 (en) 2012-02-03 2016-09-20 SCREEN Holdings Co., Ltd. Heat treatment apparatus for heating substrate by irradiation with flashes of light, and heat treatment method
KR20180072846A (ko) * 2016-02-01 2018-06-29 맷슨 테크놀로지, 인크. 밀리세컨드 어닐 시스템을 위한 예열 공정

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8067302B2 (en) * 2008-09-25 2011-11-29 Applied Materials, Inc. Defect-free junction formation using laser melt annealing of octadecaborane self-amorphizing implants
US20110070724A1 (en) * 2009-09-21 2011-03-24 Applied Materials, Inc. Defect-free junction formation using octadecaborane self-amorphizing implants
US20120190216A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Annealing techniques for high performance complementary metal oxide semiconductor (cmos) device fabrication
CN102931087A (zh) * 2011-08-10 2013-02-13 无锡华润上华科技有限公司 半导体器件及其制造方法
US9184289B2 (en) * 2013-11-08 2015-11-10 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338622A (ja) * 2002-05-18 2003-11-28 Hynix Semiconductor Inc デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法
JP2004063574A (ja) * 2002-07-25 2004-02-26 Toshiba Corp 半導体装置の製造方法およびアニール装置
JP2004515085A (ja) * 2000-12-04 2004-05-20 ボルテック　インダストリーズ　リミテッド 熱処理方法およびシステム
US20060094178A1 (en) * 2004-10-21 2006-05-04 Nanya Technology Corporation Method of fabricating MOS transistor by millisecond anneal
JP2008147533A (ja) * 2006-12-13 2008-06-26 Ushio Inc 閃光放射装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4733912B2 (ja) 2003-04-03 2011-07-27 株式会社東芝 半導体装置の製造方法
US7629275B2 (en) * 2007-01-25 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time flash anneal process
US8859377B2 (en) * 2007-06-29 2014-10-14 Texas Instruments Incorporated Damage implantation of a cap layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004515085A (ja) * 2000-12-04 2004-05-20 ボルテック　インダストリーズ　リミテッド 熱処理方法およびシステム
JP2003338622A (ja) * 2002-05-18 2003-11-28 Hynix Semiconductor Inc デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法
JP2004063574A (ja) * 2002-07-25 2004-02-26 Toshiba Corp 半導体装置の製造方法およびアニール装置
US20060094178A1 (en) * 2004-10-21 2006-05-04 Nanya Technology Corporation Method of fabricating MOS transistor by millisecond anneal
JP2008147533A (ja) * 2006-12-13 2008-06-26 Ushio Inc 閃光放射装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159713A (ja) * 2010-01-29 2011-08-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US9082728B2 (en) 2010-01-29 2015-07-14 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
US10978309B2 (en) 2010-01-29 2021-04-13 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
JP2013161936A (ja) * 2012-02-03 2013-08-19 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2013161934A (ja) * 2012-02-03 2013-08-19 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2013161935A (ja) * 2012-02-03 2013-08-19 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
US9449825B2 (en) 2012-02-03 2016-09-20 SCREEN Holdings Co., Ltd. Heat treatment apparatus for heating substrate by irradiation with flashes of light, and heat treatment method
JP2014011303A (ja) * 2012-06-29 2014-01-20 Sugawara Laboratories Inc フラッシュランプ瞬間加熱装置
KR20180072846A (ko) * 2016-02-01 2018-06-29 맷슨 테크놀로지, 인크. 밀리세컨드 어닐 시스템을 위한 예열 공정
KR20200142099A (ko) * 2016-02-01 2020-12-21 매슨 테크놀로지 인크 밀리세컨드 어닐 시스템을 위한 예열 공정
KR102193409B1 (ko) 2016-02-01 2020-12-23 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 밀리세컨드 어닐 시스템을 위한 예열 공정
KR102245732B1 (ko) 2016-02-01 2021-04-29 매슨 테크놀로지 인크 밀리세컨드 어닐 시스템을 위한 예열 공정

Also Published As

Publication number Publication date
US7981816B2 (en) 2011-07-19
US20090197428A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
JP2009188210A (ja) 不純物活性化熱処理方法及び熱処理装置
JP2009188209A (ja) 不純物活性化熱処理方法及び熱処理装置
JP4816634B2 (ja) 基板加熱装置及び基板加熱方法
JP6143371B2 (ja) 照射パルス熱処理方法および装置
US10978309B2 (en) Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
JP5186764B2 (ja) 閃光放射装置
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
KR101413394B1 (ko) 열처리 방법 및 열처리 장치
JPH05190484A (ja) 半導体装置の製造方法
JP2002198322A (ja) 熱処理方法及びその装置
US7112499B2 (en) Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal
JP2005072045A (ja) 半導体装置およびその製造方法
JP5828998B2 (ja) 半導体素子の製造方法
KR100608214B1 (ko) 반도체 웨이퍼의 열처리 방법
JP2005167005A (ja) 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
JP2005322893A (ja) 不純物添加方法及び半導体装置の製造方法
JP2008270243A (ja) 半導体デバイスの製造方法
JP2004200204A (ja) 熱処理装置
JP2005101196A (ja) 半導体集積回路装置の製造方法
JP5132695B2 (ja) 半導体装置の製造方法
JP4869130B2 (ja) 半導体装置の製造方法
JP2014195004A (ja) 半導体素子の製造方法及び半導体素子の製造装置
US20020072252A1 (en) Process for production of thin film semiconductor thin film, semiconductor device, process for production of semiconductor thin film, and apparatus for production of semiconductor thin film
JP2006261695A (ja) 半導体装置の製造方法
KR20090056671A (ko) 웨이퍼를 어닐링하는 급속 열처리 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130820