JP2009188209A - 不純物活性化熱処理方法及び熱処理装置 - Google Patents

不純物活性化熱処理方法及び熱処理装置 Download PDF

Info

Publication number
JP2009188209A
JP2009188209A JP2008026925A JP2008026925A JP2009188209A JP 2009188209 A JP2009188209 A JP 2009188209A JP 2008026925 A JP2008026925 A JP 2008026925A JP 2008026925 A JP2008026925 A JP 2008026925A JP 2009188209 A JP2009188209 A JP 2009188209A
Authority
JP
Japan
Prior art keywords
temperature
heat treatment
impurity
set temperature
treatment method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008026925A
Other languages
English (en)
Inventor
Kenji Yoneda
健司 米田
Kazuma Takahashi
一馬 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008026925A priority Critical patent/JP2009188209A/ja
Priority to US12/352,977 priority patent/US8017528B2/en
Publication of JP2009188209A publication Critical patent/JP2009188209A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ミリセカンドアニールにおいて、ＳｉＧｅなどの熱的耐性の小さい材料に対しても、不純物拡散長を増大させることなく、活性化率をさらに向上させる。
【解決手段】第１の設定温度Ｔ１から第２の設定温度Ｔ２まで１．０×１０7 （℃／秒）以下の昇温速度で昇温した後、第２の設定温度Ｔ２で５０ｍ秒以下保持し、その後、第２の設定温度Ｔ２から第１の設定温度Ｔ１まで降温する熱サイクルを連続して複数回繰り返し実施する。
【選択図】図２

Description

本発明は、半導体分野における熱処理方法に関し、特に、不純物導入後の不純物活性化熱処理方法に関するものである。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、素子の微細化が進んでいる。そのため、トランジスタのゲート長の微細化などの横方向の微細化のみならず、ゲート絶縁膜の極薄膜化などの縦方向の微細化も進んでいる。特に、トランジスタにおいては、ソース・ドレイン領域及びエクステンション領域からチャネル領域への横方向（チャネル方向）の不純物拡散と、深さ方向の不純物拡散とが厳しく制限される。その理由は、トランジスタにおけるチャネル方向及び深さ方向への不純物の拡散長及び拡散深さが増大すると、短チャネル特性が悪化するためである。一方、これらのエクステンション領域及びソース・ドレイン領域に対しては、不純物の拡散長及び拡散深さを抑制した上で、さらなる低抵抗化が求められる。その理由は、エクステンション領域の抵抗が減少すれば、ソース・ドレイン領域からチャネル領域までの寄生抵抗が減少し、それによって高い駆動力が得られるためである。
すなわち、エクステンション領域については、不純物の拡散長を抑制しつつ、低抵抗化することが求められている。低抵抗を得るためには、不純物の濃度を増大させたり、熱処理を十分に加えることが有効である一方、これらの対応は、不純物の拡散長の増大を引き起こすため、エクステンション領域の低拡散長化と低抵抗化との両立は相反する課題である。
この課題を解決するため、まず、不純物導入工程においては、従来から用いられているイオン注入法による不純物導入に際し、イオン注入エネルギーを１ｋｅＶ以下の超低エネルギーとして不純物の導入深さを抑制する方法が採用されている。また、熱処理工程（不純物活性化熱処理工程）においては活性化率を向上させ且つ拡散長を抑制する方法として、従来の電気炉による長時間アニールに代わり、ＲＴＰ（Rapid Thermal Processing）による高温の短時間アニールが採用されている。特に、近年、不純物活性化熱処理工程においては、Ｓｐｉｋｅ ＲＴＡ と呼ばれる、昇降温速度（Δｔ）を１００〜２５０℃／秒程度（但し５００℃／秒以下）、熱処理を行う温度（到達温度：実際には１０００〜１２００℃）での保持時間（熱処理時間ｔ）を０秒（実際には５０ｍ秒〜１秒）とした高温の超短時間アニールが行われている。図１３（ａ）は、Ｓｐｉｋｅ ＲＴＡ の温度シーケンスの一例を示している。Ｓｐｉｋｅ ＲＴＡ においては、到達温度を高温にすることによって不純物の活性化率を向上させて抵抗値を下げていると共に、熱処理時間を１秒以下の超短時間とすることによって不純物の拡散を抑制している。
しかしながら、近年の超微細化デバイスにおいては、もはやＳｐｉｋｅ ＲＴＡ によっても活性化率の上昇と不純物拡散の抑制とを両立することが困難になってきている。すなわち、より活性化率を向上させるためには、より高温の熱処理が要求されるが、Ｓｐｉｋｅ ＲＴＡ における数十〜数百ｍ秒の熱処理時間によって不純物拡散を十分に抑制することができないためである。
このため、最近、Ｓｐｉｋｅ ＲＴＡ に代わり、ミリセカンドアニールが注目されている。図１３（ｂ）は、ミリセカンドアニールの温度シーケンスの一例を示している。図１３（ｂ）に示すように、ミリセカンドアニールにおいては、Ｓｐｉｋｅ ＲＴＡ （熱処理時間ｔは５０ｍ秒〜１秒）と比較して熱処理時間ｔを１μ秒から１００ｍ秒までと大幅に短縮することによって不純物拡散を抑制していると共に、１×１０6 ℃／秒程度という極めて高い昇降温速度Δｔ（但し１×１０7 ℃／秒以下）によって高温（実際には１０００〜１４００℃）での超短時間処理を可能としている。このようなミリセカンドアニールを行うことにより、より高温での短時間熱処理が可能となり、活性化率の向上と同時に不純物拡散長の低減が図られる。ミリセカンドアニールとしては大きく３つの方法が提案されている。１番目はフラッシュランプやアークランプを光源（熱源）として比較的可視光に近い短波長の光によって直接シリコンウェーハ全表面を一括して加熱する方法である。２番目はエキシマレーザーなどの短波長パルスレーザーを用いてウェーハ上の限られた区画を加熱すると共にステップアンドリピートによって加熱区画を変えながらウェーハ全面を加熱していく方法である。３番目は近赤外から赤外までのレーザービームを用い、レーザービームとウェーハとを相対的にスキャンすることによりウェーハ全面を加熱する方法である。これらのミリセカンドアニール方法は不純物活性化熱処理方法として単独で用いられることもあるが、前述のようにミリセカンドアニールによって不純物拡散が抑制されすぎて所望の拡散プロファイルを形成しにくい場合もあるので、Ｓｐｉｋｅ ＲＴＡ や通常のＲＴＡをミリセカンドアニールの前又は後に連続して実施する方法も提案されている（特許文献１参照）。
特許第３６９９９４６号公報
しかしながら、これらのミリセカンドアニールについても活性化率をさらに向上させるためには、熱処理温度をさらに高温化する必要がある。ところが、ミリセカンドアニールでは、その処理時間の短さのために、Ｓｐｉｋｅ ＲＴＡ や通常のＲＴＡと比べて熱処理温度は既に高温化されており、少なくとも１２５０〜１３５０℃程度の高温が通常用いられる。その理由は、Ｓｐｉｋｅ ＲＴＡ と同程度の１１００℃程度の温度でミリセカンドアニールを行っても、熱処理時間が短いために効果がないためである。そのため、ミリセカンドアニールにおいては、熱処理温度が１３００〜１３５０℃程度の、シリコンの溶融温度（１４１２℃）に近いサブメルト領域の温度での熱処理が行われる場合もある。すなわち、ミリセカンドアニールにおいて既にこのような高温処理が行われているということは、もはやこれ以上の高温化は原理的に無理であり、従って、活性化率の向上には限界がある。
また、一方、このような高温においては熱処理時間が短いミリセカンドアニールにおいても、熱による損傷を受ける材料が少なくない。例えば、歪み材料として広く使用されているＳｉＧｅ（シリコンゲルマニウム）はゲルマニウム（Ｇｅ）含有量が多いが、Ｇｅはシリコンと比較して熱的にはるかに弱いことが知られている。その理由は、シリコンの融点が１４１２℃であるのに対して、Ｇｅの融点は９５２℃に過ぎないからである。従って、ＳｉＧｅを含むデバイスに対してはミリセカンドアニールであっても、熱処理温度を非常に高い温度に設定することはできず、それゆえ高い活性化率を実現することは困難である。また、通常、各種デバイスにおいては多結晶シリコンゲートがトランジスタに使用されているが、この多結晶シリコンに対しては導電性を与えるために不純物がドープされており、その結果、この不純物がドープされた多結晶シリコンがミリセカンドアニールの１３５０℃程度の熱処理に曝されると、溶融して損傷を受ける可能性が高い。その理由は、不純物がドープされた多結晶シリコンにおいては当該不純物に起因するフリーキャリア吸収の度合いが高いため、不純物がドープされていないシリコンと比較して局所的に温度が高温になりやすいためである。このようにミリセカンドアニールにおいては熱処理温度を高温化することによって活性化率を向上させる必要があるにもかかわらず、前述のように、高温化を阻害する要因があるため、現状以上に活性化率を向上させることには限界がある。
以上に述べた様々な課題に鑑み、本発明は、ミリセカンドアニールにおいて、ＳｉＧｅなどの熱的耐性の小さい材料に対しても、不純物拡散長を増大させることなく、活性化率をさらに向上させることを目的とする。
前記の目的を達成するため、本発明に係る不純物活性化熱処理方法は、被処理体に対して不純物導入工程を実施した後の不純物の活性化熱処理において、初期温度から第１の設定温度Ｔ１（℃）まで任意の第１の昇温速度Ｒ１（℃／秒）で昇温した後、前記第１の設定温度Ｔ１（℃）で任意の第１の保持時間ｔ１（秒）保持し、その後、前記第１の設定温度Ｔ１（℃）から第２の設定温度Ｔ２（℃）まで１．０×１０7 （℃／秒）以下の第２の昇温速度Ｒ２（℃／秒）で昇温した後、前記第２の設定温度Ｔ２（℃）で５０ｍ秒以下の第２の保持時間ｔ２（秒）保持し、その後、前記第２の設定温度Ｔ２（℃）から前記第１の設定温度Ｔ１（℃）まで１．０×１０7 （℃／秒）以下の第１の降温速度Ｒ１’（℃／秒）で降温した後、前記第１の設定温度Ｔ１（℃）で任意の第３の保持時間ｔ３（秒）保持し、その後、前記第１の設定温度Ｔ１（℃）から最終温度まで任意の第２の降温速度Ｒ２’（℃／秒）で降温する熱サイクルを１サイクルとして、前記熱サイクルを連続して複数回繰り返し実施する。尚、第３の保持時間ｔ３を０秒としてもよい。言い換えると、降温過程中において第１の設定温度Ｔ１で温度を保持することなく、最終温度まで降温させてもよい。
本発明に係る不純物活性化熱処理方法において、活性化熱処理の実施前に、以下の工程が実施されていてもよい。すなわち、前記被処理体としてのシリコン基板上に分離領域を形成した後、前記シリコン基板に対して閾値制御のための不純物導入を実施し、その後、前記シリコン基板上にゲート絶縁膜を介してゲート電極を形成した後、前記ゲート電極の側壁にオフセットスペーサを形成し、その後、前記ゲート電極及び前記オフセットスペーサをマスクとして前記シリコン基板に対して不純物のイオン注入を行ってエクステンション領域を形成した後、前記エクステンション領域中の不純物を活性化するための１回目の活性化熱処理を実施し、その後、前記ゲート電極の側壁に前記オフセットスペーサを介してサイドウォールスペーサを形成した後、前記ゲート電極、前記オフセットスペーサ及び前記サイドウォールスペーサをマスクとして前記シリコン基板に対して不純物のイオン注入を行ってソース・ドレイン領域を形成してもよい。
本発明に係る不純物活性化熱処理方法において、前記第１の設定温度Ｔ１（℃）は４００℃以上で且つ８００℃以下であり、前記第２の設定温度Ｔ２（℃）は１１００℃以上で且つ１４００℃以下であることが好ましい。すなわち、前記第１の設定温度Ｔ１（℃）は、不純物がドープされたシリコンにおいてフリーキャリア吸収が発生する温度であることが好ましく、前記第２の設定温度Ｔ２（℃）は、シリコンの溶融温度以下であることが好ましい。
本発明に係る不純物活性化熱処理方法において、前記熱サイクルの１回目の実施において、降温過程を前記第１の設定温度Ｔ１（℃）で終了し、前記熱サイクルの最終回を除く２回目以降の実施において、昇温過程を前記第１の設定温度Ｔ１（℃）から開始すると共に降温過程を前記第１の設定温度Ｔ１（℃）で終了し、前記熱サイクルの最終回の実施において、昇温過程を前記第１の設定温度Ｔ１（℃）から開始すると共に降温過程を前記最終温度で終了してもよい。
本発明に係る不純物活性化熱処理方法において、前記熱サイクルの繰り返し回数は２回以上で且つ５回以下であってもよい。
本発明に係る不純物活性化熱処理方法において、前記活性化熱処理の実施前及び実施後の少なくとも一方において、前記第２の設定温度Ｔ２（℃）よりも低い第３の設定温度Ｔ３（℃）で前記第２の保持時間ｔ２（秒）よりも長い第３の保持時間ｔ３（秒）保持する他の熱処理を行ってもよい。この場合、前記活性化熱処理の実施前及び実施後の両方において前記他の熱処理を行い、前記活性化熱処理の実施前の前記他の熱処理における前記第３の設定温度Ｔ３（℃）及び前記第３の保持時間ｔ３（秒）は、前記活性化熱処理の実施後の前記他の熱処理における前記第３の設定温度Ｔ３（℃）及び前記第３の保持時間ｔ３（秒）と異なっていてもよい。また、この場合、前記他の熱処理における前記第３の設定温度Ｔ３（℃）までの昇温速度及び前記第３の設定温度Ｔ３（℃）からの降温速度は５００℃／秒以下であり、前記第３の保持時間ｔ３（秒）は５０ｍ秒以上で且つ１秒以下であってもよい。さらに、この場合、前記第２の設定温度Ｔ２（℃）は１１００℃以上で且つ１４００℃以下であり、前記第３の設定温度Ｔ３（℃）は６５０℃以上で且つ１１５０℃以下であってもよい。すなわち、前記第２の設定温度Ｔ２（℃）は、シリコンの溶融温度以下であることが好ましい。
本発明に係る不純物活性化熱処理方法において、前記活性化熱処理においてフラッシュランプ、アークランプ又は一括照射タイプのパルスレーザーを熱源として使用し、前記熱サイクルの１回目の実施における昇温過程で前記第１の設定温度Ｔ１（℃）まで昇温した後、前記フラッシュランプ、前記アークランプ又は前記一括照射タイプのパルスレーザーによって前記第２の設定温度Ｔ２（℃）での熱処理を連続して複数回繰り返し実施してもよい。
本発明に係る不純物活性化熱処理方法において、前記活性化熱処理においてビームスキャンタイプのレーザーを熱源として使用し、前記レーザーのビームスキャンによって前記熱サイクルを複数回実施することに代えて、前記レーザーのビームオーバーラップを増加させることによって、前記被処理体における同一箇所でのビームスキャン回数を増加させてもよい。このようにすると、熱処理を複数回実施した場合と同等の効果を得ることができる。
本発明に係る不純物活性化熱処理方法において、前記初期温度及び前記最終温度の少なくとも一方は室温又はその近傍の温度であってもよい。
本発明に係る第１の熱処理装置は、本発明に係る不純物活性化熱処理方法においてフラッシュランプを用いる場合に当該不純物活性化熱処理方法を行うための熱処理装置であって、前記熱サイクルの繰り返し回数をＮ（Ｎは２以上の自然数）回として、互いに並列に接続されたＮ個の蓄電器のそれぞれを含む互いに独立したＮ個の充電回路を有し、前記熱サイクルを連続して実施するときに、前記Ｎ個の蓄電器を充電した後、当該充電後の前記Ｎ個の蓄電器を連続して順次前記フラッシュランプに接続する。
本発明に係る第２の熱処理装置は、被処理体を加熱するためのランプと、互いに並列に接続された複数の蓄電器のそれぞれを含む互いに独立した複数の充電回路とを備え、前記複数の蓄電器を充電した後、当該充電後の前記複数の蓄電器を連続して順次前記ランプに接続する。
本発明によると、ＳｉＧｅなどの熱的耐性がシリコンと比べて低い材料に対してミリセカンドアニールを行う場合にも、不純物の拡散長を増大させることなく、不純物の活性化率を高く維持することが可能となる。また、シリコン材料に対しては、熱処理温度をシリコンの溶融温度に近い温度まで高くすることなく、当該高い温度で熱処理を行った場合と同等以上の不純物の活性化率を結晶欠陥なしに実現することができる。
すなわち、本発明によると、シリコン基板又は当該シリコン基板上に形成されたパターンに熱的な損傷を及ぼすことなく、また、不純物の拡散長を増大させることなく、不純物の活性化率を高めることが可能となる。従って、トランジスタ構造におけるソース・ドレイン領域及びエクステンション領域のそれぞれの抵抗を拡散長や拡散深さの増大なしに低減することが可能となるので、ショートチャネルを抑制しながら、トランジスタ性能を向上させることができる。
また、本発明によると、ＳｉＧｅなどの熱的耐性がシリコンと比べて低い材料を含むデバイスにおいても、熱ストレスや熱溶融によるデバイスへの損傷を抑制することが可能となると共に不純物の拡散長を増大させることなく不純物の活性化率を向上させることができるので、トランジスタ性能を向上させることができる。
（第１の実施形態）
以下、本発明の第１の実施形態に係る不純物活性化熱処理方法について、図面を参照しながら説明する。
図１（ａ）〜（ｃ）は、本実施形態に係る不純物活性化熱処理方法を用いた半導体装置の製造方法、具体的には、不純物活性化のためにミリセカンドアニールを用いたＭＯＳ（metal-oxide-semiconductor ）トランジスタの形成方法の各工程を示す断面図である。
まず、図１（ａ）に示すように、 シリコン基板１上に分離領域２を形成した後、シリコン基板１に対して閾値制御のための不純物導入を実施し、その後、シリコン基板１上にゲート絶縁膜３を介してゲート電極４を形成する。次に、ゲート電極４の側壁にオフセットスペーサ５を形成した後、ゲート電極４及びオフセットスペーサ５をマスクとして、シリコン基板１に対して不純物のイオン注入６を行ってエクステンション領域７を形成する。ここで、オフセットスペーサ５によって、エクステンション領域７からゲート電極４の端部までの距離が調整される。その後、エクステンション領域７中の不純物を活性化するための１回目の活性化熱処理を実施する。
次に、図１（ｂ）に示すように、ゲート電極４の側壁にオフセットスペーサ５を介してサイドウォールスペーサ８を形成した後、ゲート電極４、オフセットスペーサ５及びサイドウォールスペーサ８をマスクとして、シリコン基板１に対して不純物のイオン注入９を行ってソース・ドレイン領域１０を形成する。
次に、図１（ｃ）に示すように、ＭＯＳトランジスタが形成されたシリコン基板１に対して、熱処理１１、つまり本実施形態に係る不純物活性化熱処理方法を実施する。以下、本実施形態に係る不純物活性化熱処理方法について詳述する。図２は、本実施形態に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。
まず、ＭＯＳトランジスタが形成されたシリコン基板１（以下、シリコンウェーハという）を、初期温度である室温（その近傍の温度を含む：以下同じ）Ｔ０（℃）から第１の設定温度であるＴ１（℃）まで任意の第１の昇温速度Ｒ１（℃／秒）で昇温する。ここで、第１の設定温度Ｔ１（℃）は、シリコンウェーハにフリーキャリアが発生し、当該フリーキャリアがランプ光やレーザー光を効率的に吸収し、それによりシリコンウェーハの温度を容易に上昇できる温度であって、且つ既にシリコンウェーハ中に導入した不純物に対してその拡散長の増大や不活性化を起こさせない温度、つまり４００〜８００℃の温度範囲から選択され、本実施形態では第１の設定温度Ｔ１（℃）を例えば４００℃に、その温度での保持時間（第１の保持時間ｔ１（秒））を例えば３０秒に設定した。尚、第１の設定温度Ｔ１（℃）までの昇温は、その後、第１の設定温度Ｔ１（℃）から非常な高温まで短時間で昇温する際の温度差による熱ストレスを緩和する役割も持つ。また、第１の保持時間ｔ１（秒）は、フリーキャリアが安定して発生する時間であればよく、加熱方法により異なるものの、例えば１秒程度から１分程度までの時間に設定することができる。具体的には、第１の設定温度Ｔ１（℃）までの加熱にランプ等による光放射を用いる場合には、第１の保持時間ｔ１（秒）は１秒程度でよいが、当該加熱を抵抗加熱ヒーター（いわゆるホットプレート）のステージ上にシリコンウェーハを設置して行う場合には、温度の安定のために第１の保持時間ｔ１（秒）は３０秒程度から６０秒程度までの時間である必要がある。但し、いずれの場合であっても、シリコンウェーハの温度が正確に第１の設定温度Ｔ１（℃）になっていれば、第１の保持時間ｔ１（秒）は１秒以上あれば十分である。また、第１の設定温度Ｔ１（℃）が高温になるに従って、第１の保持時間ｔ１（秒）が拡散長の増大に及ぼす影響が大きくなるので、この場合には、第１の設定温度Ｔ１（℃）を数秒程度以下に設定しておくことが好ましい。尚、第１の設定温度Ｔ１（℃）を８００℃程度の高温に設定するために抵抗加熱ヒーターを熱源として用いると、シリコンウェーハを所定の温度に加熱するのに３０〜６０秒程度の時間を要するため、シリコンウェーハが余分な熱処理を受けることとなり、好ましくない。一方、第１の設定温度Ｔ１（℃）を４００℃程度の低温に設定するために抵抗加熱ヒーターを熱源として用いた場合、シリコンウェーハを所定の温度に加熱するのに時間を要したとしても、特に問題はない。
次に、シリコンウェーハを、第１の設定温度Ｔ１（℃）である４００℃から第２の設定温度Ｔ２（℃）である１３１０℃まで最大速度ｒ２（例えば１．０×１０6 （℃／秒））以下の第２の昇温速度Ｒ２（℃／秒）で昇温した後、第２の設定温度Ｔ２（℃）である１３１０℃で第２の保持時間ｔ２（秒）である１ｍ秒保持する。その後、シリコンウェーハを、第２の設定温度Ｔ２（℃）である１３１０℃から第１の設定温度Ｔ１（℃）である４００℃まで最大速度ｒ１’（例えば１．０×１０6 （℃／秒））以下の第１の降温速度Ｒ１’（℃／秒）で降温する。
続いて、本実施形態に係る不純物活性化熱処理方法においては、シリコンウェーハを室温まで冷却することなく、引き続き２回目の熱サイクルを、前述の１回目の熱サイクルと同様に実施する。すなわち、まず、シリコンウェーハを、第１の設定温度Ｔ１（℃）である４００℃から第２の設定温度Ｔ２（℃）である１３１０℃まで最大速度ｒ２（例えば１．０×１０6 （℃／秒））以下の第２の昇温速度Ｒ２（℃／秒）で昇温した後、第２の設定温度Ｔ２（℃）である１３１０℃で第２の保持時間ｔ２（秒）である１ｍ秒保持する。その後、シリコンウェーハを、第２の設定温度Ｔ２（℃）である１３１０℃から第１の設定温度Ｔ１（℃）である４００℃まで最大速度ｒ１’（例えば１．０×１０6 （℃／秒））以下の第１の降温速度Ｒ１’（℃／秒）で降温する。
続いて、本実施形態に係る不純物活性化熱処理方法においては、シリコンウェーハを室温まで冷却することなく、引き続き３回目の熱サイクル（本実施形態では最終回の熱サイクル）を、前述の２回目の熱サイクルと同様に実施する。但し、３回目の熱サイクルにおいては、シリコンウェーハを第２の設定温度Ｔ２（℃）である１３１０℃から第１の設定温度Ｔ１（℃）である４００℃まで降温した後、第１の設定温度Ｔ１（℃）である４００℃から最終温度である室温Ｔ０まで任意の第２の降温速度Ｒ２’（℃／秒）で降温する。
尚、各熱サイクルの降温過程においてはフリーキャリアによる赤外線吸収効果は不要であるため、第１の設定温度Ｔ１（℃）での保持時間（第３の保持時間ｔ３（秒））は基本的には必要ないので、第３の保持時間ｔ３（秒）は１秒以下の時間でよい。但し、熱サイクルの繰り返し（連続ミリセカンドアニール）に後述するフラッシュランプ照射を行う場合には、昇温過程の前に一旦、第１の設定温度Ｔ１（℃）で温度を安定させる必要があると共にランプアニール装置の蓄電器を充電する時間も必要となることから、第３の保持時間ｔ３（秒）として１〜１０秒程度の時間が必要になる。
本実施形態においては、ミリセカンドアニールの光源として、例えば波長１０．６μｍの炭酸ガスレーザーを用いた。このレーザービームは、長辺の長さが５．５ｍｍ、短辺の長さが１１０μｍであり、ガウシアン分布のエネルギー強度を有する。また、シリコンウェーハに対するレーザービームの照射に際しては、ビームオーバラップを２ｍｍ、スキャン速度を１１０ｍｍ／秒としてＸ−Ｙスキャン（正確にはＸスキャン、Ｙステップ）を行う方式を用いた。ここで、レーザービームの短辺方向がＸスキャン方向であり、レーザービームの長辺方向がＹステップを行う方向である。これにより、レーザービームの長辺の長さよりもＹステップ幅が小さければ、ビームオーバラップが生じる。本実施形態の場合、レーザービームの長辺の長さが５．５ｍｍであるので、Ｙステップ幅が３．５ｍｍであれば、２ｍｍのビームオーバラップが生じる。以上の設定によれば、１回の熱サイクルに要する熱処理時間は、ビーム短辺長さ１１０μｍ／ビームスキャン速度１１０ｍｍ／秒＝１ｍ秒である。本実施形態では、前述のスキャン条件でウェーハ全面をスキャンして１回目の熱サイクルを実施した後、引き続き１回目の熱サイクルと同様に２回目及び３回目の熱サイクルのためのスキャンを行った。その際、各回の熱サイクルにおけるウェーハ上でのスキャン方向を、前回の熱サイクルにおけるウェーハ上でのスキャン方向から（３６０°／Ｎ回）（Ｎは熱処理の回数）変化させることによって、ウェーハ上の同じ場所をスキャンすることによるビームスティッチングの問題をより軽減することができるが、本実施形態では１回目から３回目までの熱サイクルにおけるウェーハ上でのスキャン方向を全てノッチ方向に対して垂直な方向に設定してスキャンを行った。
尚、本実施形態において、第２の昇温速度Ｒ２の最大速度ｒ２及び第１の降温速度Ｒ１’の最大速度ｒ１’をそれぞれ１．０×１０6 （℃／秒）に設定したが、これに限られず、最大速度ｒ２及び最大速度ｒ１’をそれぞれ１．０×１０7 （℃／秒）以下の任意の値に設定してもよい。
また、本実施形態において、熱サイクルの繰り返し回数を３回に設定したが、これに限られず、２回以上で且つ５回以下の任意の回数に設定してもよい。
また、本実施形態において、第２の設定温度Ｔ２を１３１０℃に設定したが、これに限られず、１１００℃以上で且つ１４００℃以下（つまりシリコンの溶融温度以下）の任意の温度に設定してもよい。
また、本実施形態において、１回目から３回目までの熱サイクルにおける熱処理温度（つまり第２の設定温度Ｔ２）を全て同じ温度に設定したが、これに代えて、各回の熱サイクルの熱処理温度の一部又は全てが異なっていてもよい。
また、本実施形態において、１回目から３回目までの熱サイクルにおける第１の設定温度Ｔ１を全て同じ温度に設定したが、これに代えて、各回の熱サイクルにおける第１の設定温度Ｔ１の一部又は全てが異なっていてもよい。但し、第１の設定温度Ｔ１での熱処理は、フリーキャリアを発生させるための熱処理であるので、拡散長を増大させないためには、第１の設定温度Ｔ１を、フリーキャリアが発生する最低温度である４００℃付近に設定することが好ましい。また、第１の設定温度Ｔ１を熱サイクル毎に変化させると、フリーキャリアの発生量も熱サイクル毎に大きく変化することになる。フリーキャリア濃度は赤外線吸収に指数的に影響を及ぼすため、第１の設定温度Ｔ１を熱サイクル毎に変化させると、高温熱処理における温度制御が困難になるので、１回目から３回目までの熱サイクルにおける第１の設定温度Ｔ１については全て同じ温度に設定することが好ましい。
また、本実施形態において、ミリセカンドアニールの光源（熱源）として、ビームスキャンタイプのレーザー（炭酸ガスレーザー）を用いたが、これに代えて、フラッシュランプ、アークランプ又は一括照射タイプのパルスレーザーを用いてもよい。この場合、本実施形態と同様に、熱サイクルの１回目の実施における昇温過程で第１の設定温度Ｔ１（℃）まで昇温した後、フラッシュランプ、アークランプ又は一括照射タイプのパルスレーザーによって第２の設定温度Ｔ２（℃）での熱処理を連続して複数回繰り返し実施してもよい。
また、本実施形態において、ビームスキャンタイプのレーザーのビームスキャンにおけるビームオーバラップを例えば３６％に設定している。この場合、シリコンウェーハ上において２回スキャンされる部分と３回スキャンされる部分とが存在するが、これは主としてビーム形状によって決まるものであり、スキャン回数に依らず、ウェーハ全面においてほぼ均一なエネルギーが与えられるように設定されている。
また、本実施形態において、処理時間短縮のために、２回目以降の熱サイクルを第１の設定温度Ｔ１を起点として実施したが、これに代えて、熱サイクルを実施する都度、ウェーハを第１の設定温度Ｔ１から最終温度である室温Ｔ０まで降温して熱処理装置から取り出し、その後、次の熱サイクルを初期温度である室温Ｔ０を起点として連続して実施してもよい。
また、本実施形態において、ビームスキャンタイプのレーザーを用いて、複数回の熱サイクルを実施したが、これに代えて、レーザービームのオーバラップを例えば９０％程度に設定することにより、実質的に３回の熱サイクルを実施するのと同様の効果が得られる。すなわち、ビームオーバラップを調整することにより、シリコンウェーハにおける同一箇所でのビームスキャン回数を増加させることができ、それによって熱サイクルの繰り返し回数を増やすのと同様の効果が得られる。但し、ビームオーバラップを調整する場合、ビームの長辺形状（長辺の長さつまり長辺方向のエネルギー分布）とオーバラップ回数（Ｙ方向のＹステップ幅で決まるスキャン回数）との妥当性を十分に検討する必要がある。また、ビームオーバラップを増大させる方法と、例えば第１の設定温度Ｔ１を起点として熱サイクルを複数回実施する方法との間で、処理時間に大きな違いはない。
図３（ａ）は、本実施形態のミリセカンドアニールにおける熱サイクルの繰り返し回数に対する不純物拡散長の変化を示したものである。尚、シリコンウェーハに対しては、拡散係数の大きいボロン（Ｂ）を導入不純物として、０．５ｋｅＶでイオン注入を行っている。また、図３（ａ）においては、イオン注入のみを行った場合（Ａｓ−ｉｍｐｌａｎｔ）、熱処理温度（つまり第２の設定温度Ｔ２）を１３５０℃とする熱サイクルを１回実施した場合、及び、熱処理温度１３５０℃の熱サイクルを４回実施した場合のそれぞれについて、ＳＩＭＳ（secondary ion mass spectrometry ）を用いて測定した不純物プロファイルを示している。図３（ａ）に示すように、Ａｓ−ｉｍｐｌａｎｔと比較すると、熱処理温度１３５０℃の熱サイクルを１回実施した場合には、Ｂ濃度１×１０18／cm3 での不純物拡散長は１８ｎｍから２３ｎｍまで５ｎｍ程度増大しているが、不純物拡散長は十分に抑制されている。これに対して、熱処理温度１３５０℃の熱サイクルを４回実施した場合における不純物拡散長は、熱処理温度１３５０℃の熱サイクルを１回実施した場合と同程度であり、熱サイクルの繰り返し回数の増大による不純物拡散長の増大は見られない。尚、不純物プロファイルについては、熱サイクルを１回実施した場合と比較して、熱サイクルを４回実施した場合の方が、拡散深さが中程度の位置でのボロン濃度が増大しており、接合形状がよりアブラプトになっている。
一方、図３（ｂ）は、本実施形態のミリセカンドアニールにおける熱サイクルの熱処理温度に対する不純物拡散長の変化を示したものである。尚、図３（ａ）と同様に、シリコンウェーハに対しては、拡散係数の大きいボロン（Ｂ）を導入不純物として、０．５ｋｅＶでイオン注入を行っている。また、図３（ｂ）においては、イオン注入のみを行った場合（Ａｓ−ｉｍｐｌａｎｔ）、熱サイクルの熱処理温度（つまり第２の設定温度Ｔ２）が１１７０℃である場合、及び、熱サイクルの熱処理温度が１３５０℃である場合のそれぞれについて、ＳＩＭＳを用いて測定した不純物プロファイルを示している。図３（ｂ）に示すように、Ａｓ−ｉｍｐｌａｎｔと比較すると、熱サイクルの熱処理温度が１１７０℃である場合も１３５０℃である場合も、Ｂ濃度１×１０18／cm3 での不純物拡散長が５ｎｍ程度増大しているが、不純物拡散長は十分に抑制されている。すなわち、熱サイクルの熱処理温度の増大による不純物拡散長の増大は見られない。
以上の図３（ａ）及び（ｂ）に示す結果は、本実施形態のように複数回の熱サイクルを実施することによりミリセカンドアニールを行っても、不純物拡散長は増大しないことを示しており、また、各熱サイクルの熱処理温度を変化させたとしても、不純物拡散長は変化しないことを示している。すなわち、本実施形態のように複数回の熱サイクルの連続して実施することによりミリセカンドアニールを行っても、不純物拡散長が増大することはない。
図４（ａ）は、本実施形態のミリセカンドアニールにおける熱サイクルの繰り返し回数に対するシート抵抗の変化を示したものである。尚、図３（ａ）と同様に、シリコンウェーハに対しては、拡散係数の大きいボロン（Ｂ）を導入不純物として、０．５ｋｅＶでイオン注入を行っている。また、図４（ａ）においては、熱サイクルの熱処理温度（つまり第２の設定温度Ｔ２）を１３１０℃として、熱サイクルの繰り返し回数が１回から６回までのそれぞれの場合のシート抵抗を示している。図４（ａ）に示すように、熱サイクルの繰り返し回数が１回のときのシート抵抗は１２００Ω／□であるが、熱サイクルの繰り返し回数の増加に従ってシート抵抗は減少し、熱サイクルの繰り返し回数が３回のときにはシート抵抗は８００Ω／□と３０％程度減少し、熱サイクルの繰り返し回数が５回のときにはシート抵抗は７００Ω/□と４０％程度減少する。但し、熱サイクルの繰り返し回数が６回のときにはシート抵抗の低下は飽和する。従って、本実施形態では、熱サイクルの繰り返し回数の上限を５回に設定している。尚、熱サイクルの繰り返し回数を６回以上に設定しても大きな問題はないが、そのようにしてもシート抵抗の低下、つまり活性化率の向上は期待できない。
図４（ｂ）は、本実施形態のミリセカンドアニールにおける熱サイクルの熱処理温度（つまり第２の設定温度Ｔ２）を１２７０℃、１３１０℃、１３５０℃のそれぞれに設定して各熱処理温度での熱サイクルの繰り返し回数を１回から３回まで変化させた場合におけるシート抵抗の変化を示したものである。図４（ｂ）に示すように、熱サイクルの繰り返し回数の増加に従ってシート抵抗は低下しており、活性化率の向上が見られるが、シート抵抗の値については、当然、熱処理温度の影響も大きい。具体的には、熱処理温度１３１０℃の熱サイクルによって、熱処理温度１３５０℃の熱サイクルを１回実施したときと同等のシート抵抗を得ようとすれば、熱処理温度１３１０℃の熱サイクルの繰り返し回数を５回程度に設定する必要がある。また、熱処理温度１２７０℃の熱サイクルによって、熱処理温度１３５０℃の熱サイクルを１回実施したときと同等のシート抵抗を得ようとすれば、熱処理温度１２７０℃の熱サイクルの繰り返し回数を８回程度に設定する必要がある。しかしながら、生産性の観点からは、熱サイクルの繰り返し回数を５回程度までに制限することが好ましく、熱サイクルの繰り返し回数を５回としたときに活性化率が不足する場合には、５回程度の繰り返し回数によって十分な活性化率が得られるように熱処理温度を高くする必要がある。但し、材料上の制限のために熱サイクルの熱処理温度を上げることができない場合には、生産性を犠牲にしても、熱サイクルの繰り返し回数を増加させなければならない。
以上に説明したように、本実施形態のように複数回の熱サイクルを実施することにより、ＳｉＧｅなどの熱的耐性がシリコンと比べて低い材料に対してミリセカンドアニールを行う場合にも、不純物の拡散長を増大させることなく、不純物の活性化率を高く維持することが可能となる。また、シリコン材料に対しては、熱処理温度をシリコンの溶融温度に近い温度まで高くすることなく、当該高い温度で熱処理を行った場合と同等以上の不純物の活性化率を結晶欠陥なしに実現することができる。
すなわち、本実施形態によると、シリコン基板又は当該シリコン基板上に形成されたパターンに熱的な損傷を及ぼすことなく、また、不純物の拡散長を増大させることなく、不純物の活性化率を高めることが可能となる。従って、トランジスタ構造におけるソース・ドレイン領域及びエクステンション領域のそれぞれの抵抗を拡散長や拡散深さの増大なしに低減することが可能となるので、ショートチャネルを抑制しながら、トランジスタ性能を向上させることができる。
また、本実施形態によると、ＳｉＧｅなどの熱的耐性がシリコンと比べて低い材料を含むデバイスにおいても、熱ストレスや熱溶融によるデバイスへの損傷を抑制することが可能となると共に不純物の拡散長を増大させることなく不純物の活性化率を向上させることができるので、トランジスタ性能を向上させることができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る不純物活性化熱処理方法について、図面を参照しながら説明する。尚、本実施形態に係る不純物活性化熱処理方法を用いた半導体装置の製造方法、具体的には、不純物活性化のためにミリセカンドアニールを用いたＭＯＳトランジスタの形成方法の各工程は、図１（ａ）〜（ｃ）に示す第１の実施形態と同じである。すなわち、シリコン基板１に対して不純物導入を行ってエクステンション領域７及びソース・ドレイン領域１０を形成した後、本実施形態に係る不純物活性化熱処理方法を実施する。以下、本実施形態に係る不純物活性化熱処理方法について詳述する。図５は、本実施形態に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。
まず、ＭＯＳトランジスタが形成されたシリコン基板１（以下、シリコンウェーハという）に対して、熱処理温度（第３の設定温度Ｔ３）を例えば１０５０℃として窒素雰囲気中でＳｐｉｋｅ ＲＴＡ を行い、不純物の活性化及び不純物拡散長の調整を図る。具体的には、初期温度である室温（その近傍の温度を含む：以下同じ）Ｔ０（℃）から第３の設定温度Ｔ３である１０５０℃まで最大速度ｒ３（例えば２５０（℃／秒））以下の第３の昇温速度Ｒ３（℃／秒）で昇温した後、第３の設定温度Ｔ３である１０５０℃である第３の保持時間ｔ３（秒）である０秒（実際には１００ｍｓｅｃ以上で且つ１秒以下）保持する。その後、第３の設定温度Ｔ３である１０５０℃から最終温度である室温Ｔ０まで最大速度ｒ３’（例えば１４０（℃／秒））以下の第３の降温速度Ｒ３’（℃／秒）で降温する。以上の条件設定により、不純物をある程度活性化することができると共に、導入不純物であるボロンの拡散長を３０ｎｍ程度に制御することができる。
しかしながら、Ｓｐｉｋｅ ＲＴＡ だけでは活性化率が不十分であるため、本実施形態においては、引き続いて第１の実施形態と同様の複数の熱サイクルからなるミリセカンドアニールを実施する。ここで、熱サイクルの繰り返し回数を２回又は３回に設定した。また、第１の設定温度Ｔ１（℃）については各熱サイクルとも４００℃に設定し、第２の設定温度Ｔ２（℃）については１回目の熱サイクルでは１３１０℃に、２回目以降の熱サイクルでは１３１０℃又はそれと異なる温度（例えば１３３０℃）に設定した。尚、第２の昇温速度Ｒ２（℃／秒）の最大速度ｒ２については各熱サイクルとも１．０×１０6 （℃／秒））に設定し、第２の設定温度Ｔ２での第２の保持時間ｔ２（秒）については各熱サイクルとも１ｍ秒に設定した。また、本実施形態においては、熱サイクルを１回実施するごとにシリコンウェーハを熱処理装置から取り出すことによって、それぞれ独立した熱サイクルを連続して複数回実施した。すなわち、各熱サイクルにおいて昇温過程を初期温度である室温Ｔ０を起点として開始し、降温過程を最終温度である室温Ｔ０で終了する。さらに、本実施形態においては、ミリセカンドアニールの光源として、第１の実施形態と同様に、例えば波長１０．６μｍの炭酸ガスレーザーを用いた。
図６は、イオン注入のみを行った場合（Ａｓ−ｉｍｐｌａｎｔ）、不純物活性化熱処理として熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合、不純物活性化熱処理として熱処理温度１３１０℃の熱サイクル１回のミリセカンドアニールのみを行った場合、並びに、不純物活性化熱処理として熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ及び熱処理温度１３１０℃の熱サイクル１回のミリセカンドアニールを行った場合のそれぞれについて、ＳＩＭＳを用いて測定した不純物プロファイルを示したものである。尚、シリコンウェーハに対しては、拡散係数の大きいボロン（Ｂ）を導入不純物として、０．５ｋｅＶでイオン注入を行っている。図６に示すように、Ａｓ−ｉｍｐｌａｎｔのＢ濃度１×１０18／cm3 での不純物拡散深さが２０ｎｍであるのに対して、Ｓｐｉｋｅ ＲＴＡ（１０５０℃）のみを行った場合のＢ濃度１×１０18／cm3 での不純物拡散深さは３０ｎｍであり、熱サイクル１回のミリセカンドアニール（１３１０℃）のみを行った場合のＢ濃度１×１０18／cm3 での不純物拡散深さは２３ｎｍであり、Ｓｐｉｋｅ ＲＴＡ （１０５０℃）及び熱サイクル１回のミリセカンドアニール（１３１０℃）を行った場合のＢ濃度１×１０18／cm3 での不純物拡散深さは３０ｎｍである。すなわち、不純物プロファイルはほぼＳｐｉｋｅ ＲＴＡ のみによって決定されており、ミリセカンドアニールの関与はほとんどない。このことから、ミリセカンドアニールの実施前又は実施後にＳｐｉｋｅ ＲＴＡ 又はＲＴＡを行うことによって不純物拡散長を制御することが可能である。一方、Ｓｐｉｋｅ ＲＴＡ による活性化率は熱処理温度が１０５０℃であっても十分ではないから、Ｓｐｉｋｅ ＲＴＡ 又はＲＴＡについては単に不純物拡散長を制御することのみを目的としてその温度及び時間を決定すればよく、不純物の活性化については、Ｓｐｉｋｅ ＲＴＡ 又はＲＴＡの実施前又は実施後に行うミリセカンドアニールにより行えばよい。
図７（ａ）及び（ｂ）は、本実施形態に係る不純物活性化熱処理方法を、エクステンション領域及びソース・ドレイン領域を形成するための不純物導入後の不純物活性化熱処理に用いた場合におけるＮチャネルトランジスタ及びＰチャネルトランジスタのそれぞれのドレイン電流（飽和電流）を示している。尚、ドレイン電流の評価は、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ と熱処理温度１３１０℃の熱サイクル１回のミリセカンドアニールとを行った場合、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ と熱処理温度１３１０℃の熱サイクル２回のミリセカンドアニールとを行った場合、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ と熱処理温度１３１０℃の熱サイクル３回のミリセカンドアニールとを行った場合、並びに、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ と熱処理温度１３１０℃の熱サイクル１回及び熱処理温度１３３０℃の熱サイクル１回のミリセカンドアニールとを行った場合のそれぞれについて行った。
図７（ａ）に示すように、Ｎチャネルトランジスタにおいては、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合に得られるドレイン電流を１００％として、熱処理温度１３１０℃の熱サイクル１回のミリセカンドアニールの追加によってドレイン電流が４．７％増加し、熱処理温度１３１０℃の熱サイクル２回のミリセカンドアニールの追加によってドレイン電流が７．７％増加し、熱処理温度１３１０℃の熱サイクル３回のミリセカンドアニールの追加によってドレイン電流が８．４％増加している。また、熱処理温度１３１０℃の熱サイクル１回及び熱処理温度１３３０℃の熱サイクル１回のミリセカンドアニールの追加によってドレイン電流が７．７％増加している。
一方、図７（ｂ）に示すように、Ｐチャネルトランジスタにおいては、熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合に得られるドレイン電流を１００％として、熱処理温度１３１０℃の熱サイクル１回のミリセカンドアニールの追加によってドレイン電流が１．６％増加し、熱処理温度１３１０℃の熱サイクル２回のミリセカンドアニールの追加によってドレイン電流が２．９％増加し、熱処理温度１３１０℃の熱サイクル３回のミリセカンドアニールの追加によってドレイン電流が３．９％増加している。また、熱処理温度１３１０℃の熱サイクル１回及び熱処理温度１３３０℃の熱サイクル１回のミリセカンドアニールの追加によって３．９％のドレイン電流の増加つまり駆動力の向上が生じている。
以上のように、ミリセカンドアニールにおいて熱サイクルを複数回連続して繰り返すことにより、トランジスタの駆動力が向上することがわかる。一方、ミリセカンドアニールにおける熱サイクルの熱処理温度を１３１０℃にしたまま、その温度での保持時間を本実施形態の３倍の３ｍｓｅｃにした場合には、Ｎチャネルトランジスタにおいて熱処理温度１０５０℃のＳｐｉｋｅ ＲＴＡ のみを行った場合に得られるドレイン電流を１００％として、ドレイン電流は４．２％しか増加しなかった。ここで、１３１０℃での保持時間を３倍にすると、熱サイクルを３回実施した場合の１３１０℃でのトータルの保持時間と同じになるのであるが、前述のように、１３１０℃での保持時間を単に３倍にした場合のＮチャネルトランジスタのドレイン電流の増加（４．２％）は、熱処理温度１３１０℃（保持時間１ｍ秒）の熱サイクル１回のミリセカンドアニールによるドレイン電流の増加（４．７％）と同程度である。
すなわち、保持時間を単純に３倍に延長することと、ミリセカンドアニールの熱サイクルを３回連続して繰り返すこととは、トランジスタ特性つまり不純物の活性化にとって等価ではないことがわかる。このことは、ミリセカンドアニールの特殊性として考えることが可能である。その理由は次の通りである。ミリセカンドアニールにおいては、シリコンウェーハ表面にある一定のエネルギー密度の光が照射され、それがシリコンウェーハ表面に吸収されることにより、シリコンウェーハ表面の温度は急速に上昇する。しかし、このとき、極めて短時間でシリコンウェーハを昇温するため、第２の設定温度Ｔ２（例えば１３１０℃の熱処理温度）に実際に達しているのはシリコンウェーハ表面から数μｍの深さまでの極めて浅い範囲である。ここで、１３１０℃での保持時間を延ばせば、熱は熱伝導によってシリコンウェーハのより深い部分に伝導し、その結果、シリコンウェーハ表面の実際の温度は予想値よりも低くなってしまう。また、加熱についても、本実施形態のようにレーザービームのスキャンによってシリコンウェーハを加熱する方法においては、熱処理温度の保持時間を長くすることは、レーザービームのスキャン速度を遅くすることによって達成される。しかしながら、スキャン速度を遅くすることは同時に昇温速度をも遅くすることにつながる。昇温速度が遅なると、第２の設定温度Ｔ２まで昇温するのに使用する光の単位時間当たりのエネルギー密度は、昇温速度が速い場合と比べて少なくなる。そのため、シリコンウェーハ表面においては昇温速度を速くして一気に高温に昇温する場合と比べてエネルギー密度が低下し、その結果、シリコンウェーハ表面の温度は実質的に低下してしまう。
以上に述べたように、ミリセカンドアニールにおいて熱処理温度の保持時間を長くすることは、熱処理温度の実質的な低下を招くため、ミリセカンドアニールにおいて熱サイクルを複数回繰り返すこととは本質的に異なる。すなわち、熱処理温度の保持時間をＮ倍した場合の不純物の活性化率と比較して、Ｎ回の熱サイクルを実施した場合の不純物の活性化率の方がはるかに高くなる。また、熱処理温度の保持時間を長くしたり、昇温速度を遅くしたりすれば、シリコンウェーハ表面からその内部に向かって熱伝導が起こり、その結果、シリコンウェーハ表面の温度は高くならず、一方、ミリセカンドアニールによって与えられたエネルギーが、シリコンウェーハ表面から離れた深い部分の温度を上昇させるのに費やされてしまう。尚、エクステンション領域の場合で不純物はシリコンウェーハ表面から２０ｎｍ以下の深さまでの範囲に存在し、ソース・ドレイン領域の場合でも不純物はシリコンウェーハ表面から４０ｎｍ以下の深さまでの範囲に存在するため、不純物の活性化率向上にとっては、シリコンウェーハ表面のみが加熱されることが重要である。
図８（ａ）は、１２７０℃〜１４５０℃までの温度範囲でミリセカンドアニールをシリコン基板に対して行った場合に当該シリコン基板に生じた結晶欠陥（図中の黒い部分）を示している。図８（ａ）に示すように、熱処理温度が１３７０℃以上になると、シリコン基板に結晶欠陥が発生し始め、熱処理温度がシリコンの溶融温度である１４１２℃以上になると、シリコン基板に結晶欠陥が顕著に観察されるようになる。一方、熱処理温度が１３７０℃を下回れば、結晶欠陥は観察されない。
一方、図８（ｂ）は、Ｇｅ濃度２０ａｔｍ％で厚さ８０ｎｍのＳｉＧｅ層をエピタキシャル成長したシリコン基板に対して、最高温度１４１０℃までの温度でミリセカンドアニール行った場合に当該ＳｉＧｅ層に生じた結晶欠陥（図中の黒い部分）を示している。図８（ｂ）に示すように、熱処理温度が１３５０℃以上になると、ＳｉＧｅ層に結晶欠陥が観察されており、ＳｉＧｅ層が高温熱処理に対して耐性を有していないことがわかる。すなわち、ＳｉＧｅなどの耐熱性のない材料に対しては、熱処理温度を単に高温化すると、結晶欠陥の誘発を招き、必ずしも活性化率の向上効果を得ることにはつながらない。このため、これらの耐熱性の低い材料に対しても結晶欠陥を発生させないためには、高温の熱処理温度での保持時間をさらに短くすることが考えられる。しかし、そのためには光源に要求されるエネルギー密度を飛躍的に増大させる必要があるので、現実的ではない。また、どの程度まで保持時間を短くすれば結晶欠陥が発生しないかも不明である。そこで、本実施形態のように、結晶欠陥が発生しない温度まで熱処理温度を低温化した上で、当該熱処理温度の熱サイクルを連続して複数回実施することにより、最も効率的に高い活性化率を得ることができる。すなわち、単一熱サイクルのミリセカンドアニールを実施する場合における熱処理温度をＴ４、その保持時間をｔ４とすると、複数回の熱サイクルによるミリセカンドアニールを実施する場合における熱処理温度Ｔ２についてはＴ２≦Ｔ４を満たす温度のうち結晶欠陥を発生させない温度とし、当該場合の保持時間ｔ２については熱サイクルの繰り返し回数をＮ回としてｔ４／Ｎ≦ｔ２≦ｔ４を満たすようにすれば、複数回の熱サイクルによるミリセカンドアニールによって、単一熱サイクルのミリセカンドアニールよりも高い活性化率を得ることができる。
以上に説明したように、本実施形態のように複数回の熱サイクルを実施することにより、ＳｉＧｅなどの熱的耐性がシリコンと比べて低い材料に対してミリセカンドアニールを行う場合にも、不純物の拡散長を増大させることなく、不純物の活性化率を高く維持することが可能となる。また、シリコン材料に対しては、熱処理温度をシリコンの溶融温度に近い温度まで高くすることなく、当該高い温度で熱処理を行った場合と同等以上の不純物の活性化率を結晶欠陥なしに実現することができる。
すなわち、本実施形態によると、シリコン基板又は当該シリコン基板上に形成されたパターンに熱的な損傷を及ぼすことなく、また、不純物の拡散長を増大させることなく、不純物の活性化率を高めることが可能となる。従って、トランジスタ構造におけるソース・ドレイン領域及びエクステンション領域のそれぞれの抵抗を拡散長や拡散深さの増大なしに低減することが可能となるので、ショートチャネルを抑制しながら、トランジスタ性能を向上させることができる。
また、本実施形態によると、ＳｉＧｅなどの熱的耐性がシリコンと比べて低い材料を含むデバイスにおいても、熱ストレスや熱溶融によるデバイスへの損傷を抑制することが可能となると共に不純物の拡散長を増大させることなく不純物の活性化率を向上させることができるので、トランジスタ性能を向上させることができる。
尚、本実施形態において、図５に示す温度シーケンスのように、複数の熱サイクルからなるミリセカンドアニールを実施する前に、Ｓｐｉｋｅ ＲＴＡ を実施したが、これに代えて、図９に示す温度シーケンスのように、複数の熱サイクルからなるミリセカンドアニールを実施した後に、Ｓｐｉｋｅ ＲＴＡ を実施してもよい。或いは、複数の熱サイクルからなるミリセカンドアニールを実施する前後に、Ｓｐｉｋｅ ＲＴＡ を実施してもよい。ここで、前記のＳｐｉｋｅ ＲＴＡ に代えて、ＲＴＡを実施してもよい。また、Ｓｐｉｋｅ ＲＴＡ 又はＲＴＡの熱処理温度（第３の設定温度Ｔ３）は、ミリセカンドアニールの熱処理温度（第２の設定温度Ｔ２）よりも低い。一例としては、第２の設定温度Ｔ２（℃）は１１００℃以上で且つ１４００℃以下であり、第３の設定温度Ｔ３（℃）は６５０℃以上で且つ１１５０℃以下である。また、Ｓｐｉｋｅ ＲＴＡ 又はＲＴＡの第３の設定温度Ｔ３での保持時間（第３の保持時間ｔ３）は、ミリセカンドアニールの保持時間（第２の保持時間ｔ２）よりも長い。一例としては、第２の保持時間ｔ２は５０ｍ秒以下であり、第３の保持時間ｔ３は５０ｍ秒以上で且つ１秒以下である。また、Ｓｐｉｋｅ ＲＴＡ又はＲＴＡにおける第３の設定温度Ｔ３までの昇温速度及び第３の設定温度Ｔ３からの降温速度は５００℃／秒以下である。尚、複数の熱サイクルからなるミリセカンドアニールを実施する前後に、Ｓｐｉｋｅ ＲＴＡ 又はＲＴＡを実施する場合、当該ミリセカンドアニールを実施する前のＳｐｉｋｅ ＲＴＡ 又はＲＴＡにおける第３の設定温度Ｔ３及び第３の保持時間ｔ３は、当該ミリセカンドアニールを実施する後のＳｐｉｋｅ ＲＴＡ 又はＲＴＡにおける第３の設定温度Ｔ３及び第３の保持時間ｔ３と異なっていてもよい。
また、本実施形態において、熱サイクルの繰り返し回数を２回又は３回に設定したが、これに限られず、２回以上で且つ５回以下の任意の回数に設定してもよい。
また、本実施形態において、各熱サイクルにおける熱処理温度（つまり第２の設定温度Ｔ２）は全て同じ温度であってもよいし、又は各回の熱サイクルの熱処理温度の一部若しくは全てが異なっていてもよい。
また、本実施形態において、ミリセカンドアニールの光源（熱源）として、ビームスキャンタイプのレーザー（炭酸ガスレーザー）を用いたが、これに代えて、フラッシュランプ、アークランプ又は一括照射タイプのパルスレーザーを用いてもよい。
また、本実施形態において、熱サイクルを実施する都度、ウェーハを第１の設定温度Ｔ１から最終温度である室温Ｔ０まで降温して熱処理装置から取り出し、その後、次の熱サイクルを初期温度である室温Ｔ０を起点として連続して実施したが、これに代えて、処理時間短縮のために、２回目以降の熱サイクルを第１の設定温度Ｔ１を起点として実施してもよい。すなわち、熱サイクルの１回目の実施において、降温過程を第１の設定温度Ｔ１で終了し、熱サイクルの最終回を除く２回目以降の実施において、昇温過程を第１の設定温度Ｔ１から開始すると共に降温過程を第１の設定温度Ｔ１で終了し、熱サイクルの最終回の実施において、昇温過程を第１の設定温度Ｔ１（℃）から開始すると共に降温過程を最終温度である室温Ｔ０で終了してもよい。
（第３の実施形態）
以下、本発明の第３の実施形態に係る熱処理装置、具体的には、第１及び第２の実施形態に係る不純物活性化熱処理方法を行うための熱処理装置について、加熱源としてフラッシュランプ（例えばＸｅフラッシュランプ）を用いる場合を例として、図面を参照しながら説明する。
まず、通常のフラッシュランプを用いたミリセカンドアニール装置（比較例に係るミリセカンドアニール装置）について、図１０（ａ）及び（ｂ）を参照しながら説明する。図１０（ａ）は、比較例に係るミリセカンドアニール装置の概略構成を示す回路図であり、図１０（ｂ）は、比較例に係るミリセカンドアニール装置の動作を説明するための図である。比較例に係るミリセカンドアニール装置においては、図１０（ａ）に示すように、電源に対して蓄電器（容量Ｃ）とＸｅフラッシュランプ（内部抵抗ｒ）とが互いに並列に接続されている。電源と蓄電器との間には開閉器ＳＷ１及び直列抵抗Ｒが直列に設けられており、電源とＸｅフラッシュランプ（内部抵抗ｒ）との間には開閉器ＳＷ１、直列抵抗Ｒ及び開閉器ＳＷ２が直列に設けられている。フラッシュランプを発光させる場合には、図１０（ｂ）に示すように、まず、電源に接続された開閉器ＳＷ１をＯＮにして蓄電器（容量Ｃ）に一旦電荷を蓄え、その後、開閉器ＳＷ１をＯＦＦにした後、フラッシュランプに接続された開閉器ＳＷ２をＯＮにして蓄電器に蓄えた電荷を一気にフラッシュランプに送り込む。すなわち、充電時には電源は蓄電器に接続されており、フラッシュランプ発光時には蓄電器がフラッシュランプに接続されている。そのため、熱サイクルのピーク温度での保持時間は蓄電器の容量Ｃとフラッシュランプの内部抵抗ｒとによって決定される。尚、フラッシュランプの発光時間を制御するために、フラッシュランプに直列に可変抵抗ｖｒを配置してもよい。すなわち、可変抵抗ｖｒの抵抗値を変化させることにより、熱サイクルのピーク温度での保持時間を変化させることが可能となる。
図１１（ａ）は、本実施形態に係るミリセカンドアニール装置の概略構成を示す回路図であり、図１１（ｂ）は、本実施形態に係るミリセカンドアニール装置の動作を説明するための図である。本実施形態に係るミリセカンドアニール装置においては、図１１（ａ）に示すように、電源に対して、複数個（Ｎ個）の蓄電器とＸｅフラッシュランプ（内部抵抗ｒ）とが互いに並列に接続されている。電源と各蓄電器との間には開閉器ＳＷ１、直列抵抗Ｒ及び開閉器ＳＷ２が直列に設けられており、電源とＸｅフラッシュランプ（内部抵抗ｒ）との間には開閉器ＳＷ１、直列抵抗Ｒ及び開閉器ＳＷ３が直列に設けられている。フラッシュランプを発光させる場合には、図１１（ｂ）に示すように、まず、電源に接続された開閉器ＳＷ１をＯＮにし、開閉器ＳＷ２を順次切り替えることにより、電源から複数個の蓄電器に対して順次充電を行い、その後、開閉器ＳＷ１をＯＦＦにした後、フラッシュランプに接続された開閉器ＳＷ３をＯＮにし、開閉器ＳＷ２を順次切り替えることにより、各蓄電器に蓄えた電荷を順次フラッシュランプに送り込む。これによって、複数回（具体的には蓄電器の数に等しいＮ回）のフラッシュランプアニールを連続して実施することができる。
以下、図１１（ａ）及び（ｂ）に示す本実施形態に係る熱処理装置を用いた不純物活性化熱処理方法、具体的には、不純物活性化のためにミリセカンドアニールを用いたＭＯＳトランジスタの形成方法の一例について説明する。尚、このＭＯＳトランジスタの形成方法の各工程は、図１（ａ）〜（ｃ）に示す第１の実施形態と同じであり、本実施形態では、図１（ａ）及び（ｂ）に示す各工程を実施した後、図１（ｃ）に示す工程で前述の本実施形態に係る熱処理装置（蓄電器の数は３個）を用いて不純物活性化熱処理を実施する。また、本実施形態に係る熱処理装置によってミリセカンドアニールを行う前に、加熱対象のシリコンウェーハをホットプレートにより初期温度である室温（その近傍の温度を含む：以下同じ）Ｔ０から第１の設定温度Ｔ１である４５０℃まで昇温してその温度に保持しておく。続いて、本実施形態に係る熱処理装置を用いた１回目のフラッシュランプ照射により、シリコンウェーハを、第１の設定温度Ｔ１（℃）である４５０℃から第２の設定温度Ｔ２（℃）である１３１０℃まで最大速度ｒ２（例えば１．０×１０6 （℃／秒））以下の第２の昇温速度Ｒ２（℃／秒）で昇温した後、第２の設定温度Ｔ２（℃）である１３１０℃で第２の保持時間ｔ２（秒）である例えば１ｍ秒保持する。その後、シリコンウェーハを、第２の設定温度Ｔ２（℃）である１３１０℃から第１の設定温度Ｔ１（℃）である４５０℃まで最大速度ｒ１’（例えば１．０×１０6 （℃／秒））以下の第１の降温速度Ｒ１’（℃／秒）で降温する。続いて、２回目のフラッシュランプ照射により、前述の１回目の熱サイクルと同様の２回目の熱サイクルを実施し、その後、３回目のフラッシュランプ照射により、前述の１回目の熱サイクルと同様の３回目の熱サイクルを実施し、シリコンウェーハを第１の設定温度Ｔ１（℃）である４５０℃まで降温した後、第１の設定温度Ｔ１（℃）である４５０℃から最終温度である室温Ｔ０まで任意の第２の降温速度Ｒ２’（℃／秒）で降温する。
ところで、図１０（ａ）に示す比較例に係るミリセカンドアニール装置は、複数個のフラッシュランプを有していたとしても蓄電器については１個しか有していないため、複数回のフラッシュランプ照射を連続して行うことができず、従って、フラッシュランプ照射を行うごとに毎回シリコンウェーハを熱処理装置から取り出して次回のフラッシュランプ照射を行わなければならない。それに対して、図１１（ａ）に示す本実施形態に係る熱処理装置によれば、複数個の蓄電器を切り替えて用いることによってフラッシュランプを連続的に放電させることができるため、複数回の熱サイクルからなるミリセカンドアニールを行うことが可能となる。
また、一般に、フラッシュランプの場合、熱処理温度の保持時間は蓄電器の容量（Ｃ）とフラッシュランプの内部抵抗（直列抵抗）ｒとによって決定されるため、この直列抵抗ｒを変化させて熱処理温度の保持時間を変化させることは、レーザー照射と比べて容易ではない。すなわち、結晶欠陥の発生を防止するために熱処理温度の保持時間を短時間化しなければならない場合も当該保持時間の変更は容易ではない。それに対して、本実施形態のように、熱処理温度を低温化した上で複数回のフラッシュランプ照射を連続して行うことは、活性化率を維持又は向上させながら生産性を極めて高くできる点で有利である。
以上に説明したように、第３の実施形態によると、フラッシュランプを熱源に用いた、いわゆるフラッシュアニールを用いて、生産性を犠牲にすることなく、複数回の熱サイクルからなるミリセカンドアニールをデバイスに施すことができるので、不純物の活性化率を向上させて高性能のトランジスタを実現することが可能となる。
尚、第３の実施形態においては、フラッシュランプを用いてミリセカンドアニールを行う場合を例として説明したが、これに代えて、アークランプを用いてミリセカンドアニールを行う場合にも、本実施形態と同様の構成を採用することにより、本実施形態と同様の効果を得ることができる。また、エキシマレーザーなどのパルスレーザーを用いて所定の領域に一括してレーザービームを照射しながらステップアンドリピートを繰り返すことにより当該レーザービームをウェーハ全面に照射するレーザーアニールにおいても、短時間のパルス照射を複数回連続して行う構成を採用することにより、本実施形態と同様の効果を得ることができる。
（第４の実施形態）
以下、本発明の第４の実施形態に係る熱処理装置、具体的には、第１及び第２の実施形態に係る不純物活性化熱処理方法、具体的には、複数の熱サイクルからなるミリセカンドアニールを行うための熱処理装置について、図面を参照しながら説明する。
図１２は、本実施形態に係るミリセカンドアニール装置の概略構成を示す図である。本実施形態に係るミリセカンドアニール装置においては、図１２に示すように、同一チャンバー（図示省略）内に、シリコン基板（シリコンウェーハ）１を例えば４００℃程度の第１の設定温度Ｔ１（℃）まで加熱するためのホットプレート５１と、シリコンウェーハ１を例えば１３１０℃程度の第２の設定温度Ｔ２（℃）まで加熱するための複数のフラッシュランプ５２とを備えている。ここで、シリコンウェーハ１はホットプレート５１上に載置される。また、各フラッシュランプ５２は、図１１（ａ）に示す第３の実施形態に係るミリセカンドアニール装置のランプ部分を構成している。
すなわち、本実施形態に係るミリセカンドアニール装置によると、シリコンウェーハ１をホットプレート５１上に載置したまま、第１及び第２の実施形態に係る不純物活性化熱処理方法を実施することができる。
尚、第４の実施形態においては、フラッシュランプ５２を用いてミリセカンドアニールを行う場合を例として説明したが、これに代えて、アークランプを用いてミリセカンドアニールを行う場合にも、本実施形態と同様の構成を採用することにより、本実施形態と同様の効果を得ることができる。また、フラッシュランプ５２に代えて、ビームスキャンタイプのレーザー又は一括照射タイプのパルスレーザー等のレーザーを設けてもよい。さらに、ホットプレート５１に代えて、光放射による加熱機構（例えばランプ等）を設けてもよい。但し、この場合、シリコンウェーハ１の保持機構を別途設ける必要がある。
本発明は、不純物導入後の不純物活性化熱処理に関し、ＳｉＧｅなどの熱的耐性の小さい材料に対しても、不純物拡散長を増大させることなく、活性化率をさらに向上させることができるという効果が得られ、非常に有用である。
図１（ａ）〜（ｃ）は、本発明の第１及び第２の実施形態に係る不純物活性化熱処理方法を用いた半導体装置の製造方法の各工程を示す断面図である。 図２は、本発明の第１の実施形態に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。 図３（ａ）は、本発明の第１の実施形態に係る不純物活性化熱処理方法における熱サイクルの繰り返し回数に対する不純物拡散長の変化を示す図であり、図３（ｂ）は、本発明の第１の実施形態に係る不純物活性化熱処理方法における熱サイクルの熱処理温度に対する不純物拡散長の変化を示す図である。 図４（ａ）は、本発明の第１の実施形態に係る不純物活性化熱処理方法における熱サイクルの繰り返し回数に対するシート抵抗の変化を示す図であり、図４（ｂ）は、本発明の第１の実施形態に係る不純物活性化熱処理方法における熱サイクルの熱処理温度及び繰り返し回数を変化させた場合におけるシート抵抗の変化を示す図である。 図５は、本発明の第２の実施形態に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。 図６は、イオン注入のみを行った場合、Ｓｐｉｋｅ ＲＴＡ のみを行った場合、熱サイクル１回のミリセカンドアニールのみを行った場合、並びに、Ｓｐｉｋｅ ＲＴＡ及び熱サイクル１回のミリセカンドアニールを行った場合のそれぞれについて測定した不純物プロファイルを示す図である。 図７（ａ）及び（ｂ）は、本発明の第２の実施形態に係る不純物活性化熱処理方法を、エクステンション領域及びソース・ドレイン領域を形成するための不純物導入後の不純物活性化熱処理に用いた場合におけるＮチャネルトランジスタ及びＰチャネルトランジスタのそれぞれのドレイン電流（飽和電流）を示す図である。 図８（ａ）は、熱処理温度を変化させてミリセカンドアニールをシリコン基板に対して行った場合に当該シリコン基板に生じた結晶欠陥（図中の黒い部分）を示す図であり、図８（ｂ）は、熱処理温度を変化させてミリセカンドアニールを、ＳｉＧｅ層をエピタキシャル成長したシリコン基板に対して行った場合に当該ＳｉＧｅ層に生じた結晶欠陥（図中の黒い部分）を示す図である。 図９は、本発明の第２の実施形態の変形例に係る不純物活性化熱処理方法における温度シーケンスの一例を示す図である。 図１０（ａ）は、比較例に係るミリセカンドアニール装置の概略構成を示す回路図であり、図１０（ｂ）は、比較例に係るミリセカンドアニール装置の動作を説明するための図である。 図１１（ａ）は、本発明の第３の実施形態に係るミリセカンドアニール装置の概略構成を示す回路図であり、図１１（ｂ）は、本発明の第３の実施形態に係るミリセカンドアニール装置の動作を説明するための図である。 図１２は、本発明の第４の実施形態に係るミリセカンドアニール装置の概略構成を示す図である。 図１３（ａ）は、従来のＳｐｉｋｅ ＲＴＡ の温度シーケンスの一例を示す図であり、図１３（ｂ）は、従来のミリセカンドアニールの温度シーケンスの一例を示す図である。
符号の説明
１ シリコン基板
２ 分離領域
３ ゲート絶縁膜
４ ゲート電極
５ オフセットスペーサ
６ イオン注入（エクステンション注入）
７ エクステンション領域
８ サイドウォールスペーサ
９ イオン注入（ソース・ドレイン注入）
１０ ソース・ドレイン領域
１１ 熱処理
５１ ホットプレート
５２ フラッシュランプ

Claims (14)

  1. 被処理体に対して不純物導入工程を実施した後の不純物の活性化熱処理において、
    初期温度から第１の設定温度Ｔ１（℃）まで任意の第１の昇温速度Ｒ１（℃／秒）で昇温した後、前記第１の設定温度Ｔ１（℃）で任意の第１の保持時間ｔ１（秒）保持し、その後、前記第１の設定温度Ｔ１（℃）から第２の設定温度Ｔ２（℃）まで１．０×１０7 （℃／秒）以下の第２の昇温速度Ｒ２（℃／秒）で昇温した後、前記第２の設定温度Ｔ２（℃）で５０ｍ秒以下の第２の保持時間ｔ２（秒）保持し、その後、前記第２の設定温度Ｔ２（℃）から前記第１の設定温度Ｔ１（℃）まで１．０×１０7 （℃／秒）以下の第１の降温速度Ｒ１’（℃／秒）で降温した後、前記第１の設定温度Ｔ１（℃）で任意の第３の保持時間ｔ３（秒）保持し、その後、前記第１の設定温度Ｔ１（℃）から最終温度まで任意の第２の降温速度Ｒ２’（℃／秒）で降温する熱サイクルを１サイクルとして、
    前記熱サイクルを連続して複数回繰り返し実施することを特徴とする不純物活性化熱処理方法。
  2. 請求項１に記載の不純物活性化熱処理方法において、
    前記活性化熱処理の実施前に、
    前記被処理体としてのシリコン基板上に分離領域を形成した後、前記シリコン基板に対して閾値制御のための不純物導入を実施し、その後、前記シリコン基板上にゲート絶縁膜を介してゲート電極を形成した後、前記ゲート電極の側壁にオフセットスペーサを形成し、その後、前記ゲート電極及び前記オフセットスペーサをマスクとして前記シリコン基板に対して不純物のイオン注入を行ってエクステンション領域を形成した後、前記エクステンション領域中の不純物を活性化するための１回目の活性化熱処理を実施し、その後、前記ゲート電極の側壁に前記オフセットスペーサを介してサイドウォールスペーサを形成した後、前記ゲート電極、前記オフセットスペーサ及び前記サイドウォールスペーサをマスクとして前記シリコン基板に対して不純物のイオン注入を行ってソース・ドレイン領域を形成することを特徴とする不純物活性化熱処理方法。
  3. 請求項１又は２に記載の不純物活性化熱処理方法において、
    前記第１の設定温度Ｔ１（℃）は４００℃以上で且つ８００℃以下であり、
    前記第２の設定温度Ｔ２（℃）は１１００℃以上で且つ１４００℃以下であることを特徴とする不純物活性化熱処理方法。
  4. 請求項１〜３のいずれか１項に記載の不純物活性化熱処理方法において、
    前記熱サイクルの１回目の実施において、降温過程を前記第１の設定温度Ｔ１（℃）で終了し、
    前記熱サイクルの最終回を除く２回目以降の実施において、昇温過程を前記第１の設定温度Ｔ１（℃）から開始すると共に降温過程を前記第１の設定温度Ｔ１（℃）で終了し、
    前記熱サイクルの最終回の実施において、昇温過程を前記第１の設定温度Ｔ１（℃）から開始すると共に降温過程を前記最終温度で終了することを特徴とする不純物活性化熱処理方法。
  5. 請求項１〜４のいずれか１項に記載の不純物活性化熱処理方法において、
    前記熱サイクルの繰り返し回数は２回以上で且つ５回以下であることを特徴とする不純物活性化熱処理方法。
  6. 請求項１〜５のいずれか１項に記載の不純物活性化熱処理方法において、
    前記活性化熱処理の実施前及び実施後の少なくとも一方において、前記第２の設定温度Ｔ２（℃）よりも低い第３の設定温度Ｔ３（℃）で前記第２の保持時間ｔ２（秒）よりも長い第３の保持時間ｔ３（秒）保持する他の熱処理を行うことを特徴とする不純物活性化熱処理方法。
  7. 請求項６に記載の不純物活性化熱処理方法において、
    前記活性化熱処理の実施前及び実施後の両方において前記他の熱処理を行い、
    前記活性化熱処理の実施前の前記他の熱処理における前記第３の設定温度Ｔ３（℃）及び前記第３の保持時間ｔ３（秒）は、前記活性化熱処理の実施後の前記他の熱処理における前記第３の設定温度Ｔ３（℃）及び前記第３の保持時間ｔ３（秒）と異なっていることを特徴とする不純物活性化熱処理方法。
  8. 請求項６又は７に記載の不純物活性化熱処理方法において、
    前記他の熱処理における前記第３の設定温度Ｔ３（℃）までの昇温速度及び前記第３の設定温度Ｔ３（℃）からの降温速度は５００℃／秒以下であり、
    前記第３の保持時間ｔ３（秒）は５０ｍ秒以上で且つ１秒以下であることを特徴とする不純物活性化熱処理方法。
  9. 請求項６〜８のいずれか１項に記載の不純物活性化熱処理方法において、
    前記第２の設定温度Ｔ２（℃）は１１００℃以上で且つ１４００℃以下であり、
    前記第３の設定温度Ｔ３（℃）は６５０℃以上で且つ１１５０℃以下であることを特徴とする不純物活性化熱処理方法。
  10. 請求項１に記載の不純物活性化熱処理方法において、
    前記活性化熱処理においてフラッシュランプ、アークランプ又は一括照射タイプのパルスレーザーを熱源として使用し、
    前記熱サイクルの１回目の実施における昇温過程で前記第１の設定温度Ｔ１（℃）まで昇温した後、前記フラッシュランプ、前記アークランプ又は前記一括照射タイプのパルスレーザーによって前記第２の設定温度Ｔ２（℃）での熱処理を連続して複数回繰り返し実施することを特徴とする不純物活性化熱処理方法。
  11. 請求項１に記載の不純物活性化熱処理方法において、
    前記活性化熱処理においてビームスキャンタイプのレーザーを熱源として使用し、
    前記レーザーのビームスキャンによって前記熱サイクルを複数回実施することに代えて、前記レーザーのビームオーバーラップを増加させることによって、前記被処理体における同一箇所でのビームスキャン回数を増加させることを特徴とする不純物活性化熱処理方法。
  12. 請求項１〜１１のいずれか１項に記載の不純物活性化熱処理方法において、
    前記初期温度及び前記最終温度の少なくとも一方は室温又はその近傍の温度であることを特徴とする不純物活性化熱処理方法。
  13. 請求項１０に記載の不純物活性化熱処理方法において前記フラッシュランプを用いる場合に当該不純物活性化熱処理方法を行うための熱処理装置であって、
    前記熱サイクルの繰り返し回数をＮ（Ｎは２以上の自然数）回として、互いに並列に接続されたＮ個の蓄電器のそれぞれを含む互いに独立したＮ個の充電回路を有し、
    前記熱サイクルを連続して実施するときに、前記Ｎ個の蓄電器を充電した後、当該充電後の前記Ｎ個の蓄電器を連続して順次前記フラッシュランプに接続することを特徴とする熱処理装置。
  14. 被処理体を加熱するためのランプと、
    互いに並列に接続された複数の蓄電器のそれぞれを含む互いに独立した複数の充電回路とを備え、
    前記複数の蓄電器を充電した後、当該充電後の前記複数の蓄電器を連続して順次前記ランプに接続することを特徴とする熱処理装置。
JP2008026925A 2008-02-06 2008-02-06 不純物活性化熱処理方法及び熱処理装置 Pending JP2009188209A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008026925A JP2009188209A (ja) 2008-02-06 2008-02-06 不純物活性化熱処理方法及び熱処理装置
US12/352,977 US8017528B2 (en) 2008-02-06 2009-01-13 Impurity-activating thermal process method and thermal process apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008026925A JP2009188209A (ja) 2008-02-06 2008-02-06 不純物活性化熱処理方法及び熱処理装置

Publications (1)

Publication Number Publication Date
JP2009188209A true JP2009188209A (ja) 2009-08-20

Family

ID=40932116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008026925A Pending JP2009188209A (ja) 2008-02-06 2008-02-06 不純物活性化熱処理方法及び熱処理装置

Country Status (2)

Country Link
US (1) US8017528B2 (ja)
JP (1) JP2009188209A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159713A (ja) * 2010-01-29 2011-08-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191094A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191103A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191095A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191102A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
WO2014033982A1 (ja) * 2012-08-28 2014-03-06 パナソニック株式会社 半導体素子の製造方法
JP2017079296A (ja) * 2015-10-22 2017-04-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
WO2017154597A1 (ja) * 2016-03-09 2017-09-14 三菱電機株式会社 熱処理装置、熱処理方法、レーザアニール装置、および、レーザアニール方法
JP2019071373A (ja) * 2017-10-11 2019-05-09 三菱電機株式会社 熱処理方法および熱処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097348B1 (ko) * 2010-03-11 2011-12-23 삼성모바일디스플레이주식회사 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법
US20120190216A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Annealing techniques for high performance complementary metal oxide semiconductor (cmos) device fabrication
JP6305091B2 (ja) * 2014-02-13 2018-04-04 キヤノン株式会社 発光装置、その制御方法、および制御プログラム、並びに撮像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261040A (ja) * 2000-12-28 2002-09-13 Semiconductor Energy Lab Co Ltd 熱処理装置及び半導体装置の作製方法
JP2004063574A (ja) * 2002-07-25 2004-02-26 Toshiba Corp 半導体装置の製造方法およびアニール装置
JP2005527972A (ja) * 2002-03-29 2005-09-15 マットソン、テクノロジー、インコーポレーテッド 加熱源の組み合わせを使用する半導体パルス加熱処理方法
JP2006267216A (ja) * 2005-03-22 2006-10-05 Fuji Xerox Co Ltd フラッシュ定着装置及びこれを用いた画像形成装置
JP2007123844A (ja) * 2005-09-28 2007-05-17 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231607B1 (ko) * 1996-12-31 1999-11-15 김영환 반도체 소자의 초저접합 형성방법
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
JP3637332B2 (ja) * 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
JP4733912B2 (ja) 2003-04-03 2011-07-27 株式会社東芝 半導体装置の製造方法
JP2005072045A (ja) * 2003-08-26 2005-03-17 Toshiba Corp 半導体装置およびその製造方法
JP2005142344A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP5011852B2 (ja) * 2005-07-20 2012-08-29 富士通セミコンダクター株式会社 電子デバイスの製造方法
US7629275B2 (en) * 2007-01-25 2009-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-time flash anneal process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261040A (ja) * 2000-12-28 2002-09-13 Semiconductor Energy Lab Co Ltd 熱処理装置及び半導体装置の作製方法
JP2005527972A (ja) * 2002-03-29 2005-09-15 マットソン、テクノロジー、インコーポレーテッド 加熱源の組み合わせを使用する半導体パルス加熱処理方法
JP2004063574A (ja) * 2002-07-25 2004-02-26 Toshiba Corp 半導体装置の製造方法およびアニール装置
JP2006267216A (ja) * 2005-03-22 2006-10-05 Fuji Xerox Co Ltd フラッシュ定着装置及びこれを用いた画像形成装置
JP2007123844A (ja) * 2005-09-28 2007-05-17 Fujitsu Ltd 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159713A (ja) * 2010-01-29 2011-08-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US10978309B2 (en) 2010-01-29 2021-04-13 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
US9082728B2 (en) 2010-01-29 2015-07-14 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
JP2012191095A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191102A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191103A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2012191094A (ja) * 2011-03-14 2012-10-04 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
WO2014033982A1 (ja) * 2012-08-28 2014-03-06 パナソニック株式会社 半導体素子の製造方法
JP2017079296A (ja) * 2015-10-22 2017-04-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US10446397B2 (en) 2015-10-22 2019-10-15 SCREEN Holdings Co., Ltd. Thermal processing method through light irradiation
WO2017154597A1 (ja) * 2016-03-09 2017-09-14 三菱電機株式会社 熱処理装置、熱処理方法、レーザアニール装置、および、レーザアニール方法
JPWO2017154597A1 (ja) * 2016-03-09 2018-09-20 三菱電機株式会社 熱処理装置、熱処理方法、レーザアニール装置、および、レーザアニール方法
JP2019071373A (ja) * 2017-10-11 2019-05-09 三菱電機株式会社 熱処理方法および熱処理装置

Also Published As

Publication number Publication date
US8017528B2 (en) 2011-09-13
US20090197427A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
JP2009188209A (ja) 不純物活性化熱処理方法及び熱処理装置
JP2009188210A (ja) 不純物活性化熱処理方法及び熱処理装置
JP4342429B2 (ja) 半導体装置の製造方法
JP4942128B2 (ja) レーザーアニーリングおよび急速熱アニーリングにより極めて浅い接合を形成する方法
JP4816634B2 (ja) 基板加熱装置及び基板加熱方法
US7943534B2 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
US7825016B2 (en) Method of producing a semiconductor element
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
JP6245678B2 (ja) 半導体装置の製造方法
JP2002198322A (ja) 熱処理方法及びその装置
US20120329257A1 (en) Method for manufacturing semiconductor device
JP2005510871A (ja) 半導体装置の製造方法
JP2005510871A5 (ja)
JP2009302373A (ja) 半導体装置の製造方法
JPH05190484A (ja) 半導体装置の製造方法
US7112499B2 (en) Dual step source/drain extension junction anneal to reduce the junction depth: multiple-pulse low energy laser anneal coupled with rapid thermal anneal
US20070232033A1 (en) Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing
JP2005072045A (ja) 半導体装置およびその製造方法
US7569455B2 (en) Manufacturing method of semiconductor device
JP2008270243A (ja) 半導体デバイスの製造方法
JP2005322893A (ja) 不純物添加方法及び半導体装置の製造方法
US6952269B2 (en) Apparatus and method for adiabatically heating a semiconductor surface
US6703281B1 (en) Differential laser thermal process with disposable spacers
US20140363986A1 (en) Laser scanning for thermal processing
TW201112332A (en) Method for fabricating a semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130910