CN102931087A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN102931087A CN102931087A CN2011102284729A CN201110228472A CN102931087A CN 102931087 A CN102931087 A CN 102931087A CN 2011102284729 A CN2011102284729 A CN 2011102284729A CN 201110228472 A CN201110228472 A CN 201110228472A CN 102931087 A CN102931087 A CN 102931087A
- Authority
- CN
- China
- Prior art keywords
- substrate
- side wall
- grid
- compensation side
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例公开了一种半导体器件及其制造方法,该方法包括:提供基底;在所述基底上形成栅极;在所述栅极两侧的基底上形成补偿侧墙;在所述补偿侧墙两侧的基底内形成浅阱区。本发明所提供的半导体器件制造方法,在所述基底内形成浅阱区之前,首先在所述栅极两侧的基底上形成了补偿侧墙,该补偿侧墙的存在使得所述浅阱区与栅极之间存在一定距离,进而在后续退火工艺步骤后,所述浅阱区向栅极方向扩散并与栅极形成交叠区域的长度将有所变短,从而可增长沟道长度,避免短沟道效应的发生。且本发明所提供的半导体器件制造方法,通过控制所述补偿侧墙的宽度,可控制所述浅阱区与栅极所形成的交叠区域的长度,进而达到控制沟道长度的目的。
Description
技术领域
本发明涉及半导体器件制造技术领域,更具体地说,涉及一种半导体器件及其制造方法。
背景技术
在半导体器件制造过程中,为了缓和器件的热载流子效应,在采用中等或大剂量的离子注入工艺形成源/漏之前,常采用小剂量的离子注入工艺进行轻掺杂漏(LDD)的注入。
参考图1,图1为现有技术中常见的半导体器件的剖面结构示意图,图中示出了基底1;位于基底1上的栅极2;位于栅极2两侧的侧墙3;位于侧墙3下方基底1内的LDD区4;位于侧墙3两侧基底1内的源区5和漏区6。
现有工艺过程中,在形成栅极2之后,采用小剂量的离子注入工艺进行LDD注入,之后在栅极2两侧形成侧墙3,再采用中等或大剂量的离子注入工艺进行源/漏注入,然后退火,分别在侧墙3两侧的基底1内形成源区5和漏区6。基底1内分别与源区5和漏区6相邻、由小剂量离子注入工艺而形成的区域称为LDD区4。
在形成源区5和漏区6时由于采用了退火工艺步骤,故所述LDD区4因扩散作用而延伸至栅极2下方并与栅极2形成具有一定长度的交叠区域,图1中示出了交叠区域的长度b,因此,所述LDD区4的总长度为:侧墙3的宽度a(即侧墙3下方LDD区的长度)和LDD区4与栅极2所形成的交叠区域的长度b之和。
在栅极2宽度一定的情况下,所述LDD区4与栅极2所形成的交叠区域的长度b越长,则沟道长度c越短,沟道长度c的变短将极可能引发短沟道效应,进而影响器件的整体性能,因此,为了防止短沟道效应的发生,在器件的形成过程中,应控制沟道长度c不能过短(或小于某一极限值)。又由于在栅极2宽度一定的情况下,沟道长度c取决于LDD区4与栅极2所形成的交叠区域的长度b,故为了防止短沟道效应的发生,应控制LDD区4与栅极2所形成的交叠区域的长度b。
但是,现有工艺中很难有效地控制LDD区与栅极所形成的交叠区域的长度,进而无法控制沟道的长度。
发明内容
有鉴于此,本发明提供一种半导体器件及其制造方法,该方法能够有效地控制器件中LDD区与栅极所形成的交叠区域的长度,进而达到控制沟道长度的目的,避免短沟道效应的发生。
为实现上述目的,本发明提供如下技术方案:
一种半导体器件制造方法,该方法包括:
提供基底;
在所述基底上形成栅极;
在所述栅极两侧的基底上形成补偿侧墙;
在所述补偿侧墙两侧的基底内形成浅阱区。
优选的,上述方法还包括:
去除所述补偿侧墙;
在所述栅极两侧的基底上形成主侧墙;
在所述主侧墙两侧的基底内进行源区和漏区的掺杂;
对所述基底进行退火处理。
优选的,上述方法中,所述补偿侧墙和主侧墙的的材料均为氮化硅。
优选的,上述方法中,所述补偿侧墙的宽度小于所述主侧墙的宽度。
优选的,上述方法中,在所述补偿侧墙两侧的基底内形成浅阱区采用轻掺杂漏离子注入工艺。
优选的,上述方法中,在所述主侧墙两侧的基底内进行源区和漏区的掺杂采用离子注入工艺。
优选的,上述方法中,在所述栅极两侧的基底上形成补偿侧墙,具体包括:
在所述基底表面形成第一氮化硅层;
采用干法刻蚀工艺对所述第一氮化硅层进行反刻,在所述栅极两侧的基底上形成补偿侧墙。
优选的,上述方法中,在所述栅极两侧的基底上形成主侧墙,具体包括:
在所述基底表面形成第二氮化硅层;
采用干法刻蚀工艺对所述第二氮化硅层进行反刻,在所述栅极两侧的基底上形成主侧墙。
本发明还提供了一种半导体器件,该半导体器件包括:
基底;
位于所述基底上的栅极;
位于所述栅极两侧基底上的补偿侧墙;
位于所述补偿侧墙两侧基底内的浅阱区,所述浅阱区与所述补偿侧墙没有形成交叠区域。
优选的,上述半导体器件中,所述补偿侧墙的材料为氮化硅。
从上述技术方案可以看出,本发明所提供的半导体器件制造方法包括:提供基底;在所述基底上形成栅极;在所述栅极两侧的基底上形成补偿侧墙;在所述补偿侧墙两侧的基底内形成浅阱区。本发明所提供的半导体器件制造方法,首先在栅极两侧的基底上形成补偿侧墙,然后在所述补偿侧墙两侧的基底内形成浅阱区,由于所述补偿侧墙的存在,故所形成的浅阱区距离所述栅极存在一定距离,通过控制所形成补偿侧墙的宽度,可控制所述浅阱区与栅极之间的距离;又由于在后续退火工艺步骤后,所述浅阱区因扩散作用会延伸至所述栅极底部并与所述栅极形成具有一定长度的交叠区域(该区域属于LDD区的一部分),因此,通过控制所形成补偿侧墙的宽度,可控制所述浅阱区与栅极所形成的交叠区域的长度,进而(在栅极宽度一定的情况下)达到控制沟道长度的目的,可避免短沟道效应的发生。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中的一种半导体器件的剖面结构示意图;
图2为本发明实施例所提供的一种半导体器件制造方法的流程示意图;
图3~图7为本发明实施例所提供的半导体器件制造方法中器件的剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述,在栅极宽度一定的情况下,沟道长度取决于LDD区与栅极所形成的交叠区域的长度,故为了防止短沟道效应的发生,应控制所述LDD区与栅极所形成的交叠区域的长度不能过长。在现有工艺中,由于所述LDD区与栅极所形成的交叠区域是通过退火工艺而形成的,因此,退火的工艺参数(包括时间、温度等)决定了所述LDD区与栅极所形成的交叠区域的长度,如果退火时间较短、温度较低则达不到退火的目的,但如果退火时间较长、温度较高则易使所述交叠区域的长度过长,进而造成短沟道效应的发生,因此,现有工艺中很难实现对所述交叠区域长度的控制,因此,也就无法控制沟道的长度,进而无法有效地防止短沟道效应的发生。
基于此,本发明提供一种半导体器件制造方法,该方法包括:提供基底;在所述基底上形成栅极;在所述栅极两侧的基底上形成补偿侧墙;在所述补偿侧墙两侧的基底内形成浅阱区。
本发明所提供的半导体器件制造方法,由于在栅极两侧的基底上形成了补偿侧墙,故在后续形成浅阱区时,所述补偿侧墙起阻挡作用,使得所述浅阱区与所述栅极之间存在一定距离,所述一定距离即为所述补偿侧墙的宽度,通过控制所述补偿侧墙的宽度,可控制所述浅阱区与所述栅极之间的距离;而由于在后续退火工艺步骤后,所述浅阱区因扩散作用会延伸至所述栅极底部并与所述栅极形成具有一定长度的交叠区域,因此,通过控制所述补偿侧墙的宽度,可控制所述浅阱区与所述栅极所形成的交叠区域的长度,进而(在栅极宽度一定的情况下)可控制沟道的长度,避免短沟道效应的发生。
下面结合附图及实施例详细描述本发明所提供的半导体器件及其制造方法。
参考图2,图2为本发明实施例所提供的一种半导体器件制造方法的流程示意图,该方法具体包括:
步骤S1:提供基底。
所述基底,也可称为基片或衬底等,本实施例中所述基底为硅衬底,当然,其他实施例中,所述基底还可以为锗、磷化铟或砷化镓等其他半导体材料。
步骤S2:在所述基底上形成栅极。
参考图3,在基底101上形成栅极102。具体实施过程为:首先在所述基底101上生长一层厚度约为20~的栅介质层(图中未示出),所述栅介质层可以为氧化硅、SrTiO3、HfO2或ZrO2等高介电常数材料;接着采用化学气相沉积工艺在所述栅介质层上沉积一层厚度约为的栅极材料层,所述栅极材料层可以为多晶硅或金属等;最后在所述栅极材料层上旋涂光刻胶层,并采用相应掩膜版对所述光刻胶层进行曝光、显影,之后通过刻蚀工艺在所述基底101上形成栅极102。
步骤S3:在所述栅极两侧的基底上形成补偿侧墙。
现有工艺中在形成栅极后,即进行轻掺杂漏的注入工艺,这样在后续形成轻掺杂漏区(LDD区)时,很难控制所述LDD区与栅极所形成的交叠区域的长度,进而无法控制沟道的长度。因此,本发明为了有效地控制所述LDD区与栅极所形成的交叠区域的长度,参考图4,在形成栅极102后,在所述栅极102两侧的基底101上形成补偿侧墙103,具体实施过程为:首先在具有栅极102的基底101上形成第一保护层(图中未示出),本发明实施例中所述第一保护层为氮化硅材料,其他实施例中所述第一保护层还可以为二氧化硅等材料,本实施例中所述第一保护层的厚度为然后采用干法刻蚀工艺对所述第一保护层进行反刻,反刻工艺过程中不需要掩膜,当栅极102被暴露出来后立即停止反刻,最终结果为:反刻掉了绝大部分第一保护层,在栅极102的侧墙上保留了部分第一保护层103,本发明实施例中将在栅极102侧墙上保留下来的部分第一保护层103称为补偿侧墙103。
步骤S4:在所述补偿侧墙两侧的基底内形成浅阱区。
参考图5,本步骤中通过离子注入工艺在所述补偿侧墙103两侧的基底101内形成浅阱区104,该浅阱区104的形成为后续形成轻掺杂漏区做准备,因此,本步骤中的离子注入也可称为轻掺杂漏(离子)注入,且本步骤中所注入的离子的剂量较小,最终形成的浅阱区104的深度也较浅。具体实施过程为:首先在所述基底101上旋涂光刻胶层(图中未示出),然后利用相应的掩膜版对所述光刻胶层进行曝光,之后显影,在所述光刻胶层中形成了要进行注入的浅阱区图案,然后采用离子注入工艺在所述补偿侧墙103两侧的基底101内形成浅阱区104,本实施例中在形成浅阱区104时所注入的离子的能量为3.5KeV、浓度为6E14。在离子注入工艺过程中,所述补偿侧墙103对注入的离子起到阻挡作用,从而使得所形成的浅阱区104与栅极102之间存在一定的距离d,该距离即为所述补偿侧墙103的宽度d,因此,通过控制所述补偿侧墙103的宽度d,可控制所述浅阱区104与栅极102之间的距离d。
本发明实施例中所述补偿侧墙103的宽度d可由步骤S3中第一保护层的厚度来决定,本实施例中所述补偿侧墙103的宽度d为20nm。
但需要注意的是,该补偿侧墙103的宽度不能过大,在后续退火工艺步骤后,应保证所述浅阱区104横向扩散后能够延伸至所述栅极102底部,从而和栅极102形成具有一定长度的交叠区域。
在离子注入工艺过程中,优选的,可选择质量较大的材料作为注入的掺杂离子,例如,对于N型掺杂来说,优选砷(相对磷来说)。这是因为:大质量的掺杂材料更有利于基底表面的非晶化,在离子注入工艺过程中更能得到均匀的掺杂深度;且大质量的掺杂材料和基底表面非晶态的结合更有助于维持浅结,浅结还有助于减少源漏间的沟道漏电流效应。
本发明其他实施例中,也可以采用等离子体浸没掺杂、透射式气体浸入激光掺杂、快速气相掺杂或离子淋浴掺杂等工艺来形成浅阱区。
本发明所提供的半导体器件制造方法,在步骤S4之后还包括以下几个步骤:
步骤S5:去除所述补偿侧墙。
步骤S6:在所述栅极两侧的基底上形成主侧墙。
参考图6,在所述栅极102两侧的基底101上形成主侧墙105,具体实施过程为:首先在具有栅极102的基底101上形成第二保护层(图中未示出),所述第二保护层的厚度应大于步骤S3中第一保护层的厚度,本发明实施例中所述第二保护层的厚度为本实施例中所述第二保护层也为氮化硅材料,其他实施例中所述第二保护层还可以为二氧化硅等材料;然后采用干法刻蚀工艺对所述第二保护层进行反刻,最终结果为:反刻掉了绝大部分第二保护层,在栅极102的侧墙上保留了部分第二保护层105,所述部分第二保护层105即为主侧墙105。由于所述第二保护层的厚度大于步骤S3中第一保护层的厚度,故本步骤中所形成的主侧墙105的宽度大于上述补偿侧墙的宽度,即:使得所述主侧墙105与浅阱区104之间形成有交叠区域,或者,使得所述主侧墙105覆盖所述浅阱区104的部分区域。
步骤S7:在所述主侧墙两侧的基底内进行源区和漏区的掺杂。
本步骤中通过离子注入工艺在所述主侧墙两侧的基底内进行源区和漏区的掺杂,具体实施过程为:首先在所述基底上形成掩膜,所述掩膜定义了要进行离子注入的区域;接着在所述基底内进行中等或大剂量的离子注入,从而完成对源区和漏区的掺杂。本步骤中由于采用了中等或大剂量的离子进行注入,故所述掺杂离子进入基底内的深度大于上述浅阱区的深度;且由于在步骤S6中形成了主侧墙,故所述主侧墙阻挡了掺杂离子向沟道方向的扩散。
本发明其他实施例中,也可以采用等离子体浸没掺杂、透射式气体浸入激光掺杂、快速气相掺杂或离子淋浴掺杂等工艺在所述主侧墙两侧的基底内进行源区和漏区的掺杂。
步骤S8:对所述基底进行退火处理。
参考图7,采用快速热退火(RTA)工艺对基底101进行处理,在所述基底101内形成源区106、漏区107及轻掺杂漏区108。其中,所述源区106和漏区107在纵向方向上对应的区域包括了所述浅阱区的一部分;所述轻掺杂漏区108对应形成在所述栅极102两侧下方的基底101内,所述轻掺杂漏区108分别与源区106和漏区107相邻,且所述轻掺杂漏区108为所述浅阱区在退火工艺步骤后扩散而成,该区域属于所述浅阱区的一部分。
由于退火工艺过程中,步骤S4和S7中所形成的掺杂区都会有一定程度的横向扩散,这也就使得所述浅阱区横向扩散至栅极102底部,并与所述栅极102形成具有一定长度的交叠区域。本发明实施例中所述交叠区域的长度为可控的,这是由于:步骤S3中所形成的补偿侧墙的宽度可控,该补偿侧墙的宽度即为所述浅阱区与所述栅极之间的距离,所述浅阱区与栅极之间的距离又影响到退火工艺步骤后所述浅阱区向栅极方向扩散的距离,因此,也就影响所述浅阱区与栅极所形成的交叠区域的长度,故而,通过控制所述补偿侧墙的宽度,可控制所述浅阱区(或LDD区)与栅极所形成的交叠区域的长度,所述交叠区域的长度为可控的,则表明在栅极102宽度一定的情况下,沟道长度为可控的,从而可避免沟道长度过短而发生短沟道效应。
上面详细描述了本发明所提供的半导体器件制造方法,下面介绍本发明所提供的半导体器件。
参考图5,本发明所提供的半导体器件包括:基底101;位于所述基底101上的栅极102;位于所述栅极102两侧基底上的补偿侧墙103;位于所述补偿侧墙103两侧基底101内的浅阱区104,所述浅阱区104与所述补偿侧墙103没有形成交叠区域。本发明实施例中所述补偿侧墙103的材料为氮化硅。
本发明所提供的半导体器件,由于所述浅阱区104位于补偿侧墙103两侧的基底101内,且所述浅阱区104与补偿侧墙103之间没有形成交叠区域,即:所述浅阱区104与栅极102之间(在横向方向上)存在一定距离,该距离即为所述补偿侧墙103的宽度。该半导体器件中,由于在所述栅极102两侧的基底101上具有补偿侧墙103,这也就使得该器件经退火工艺后,所述浅阱区104在横向方向上扩散后,扩散至栅极102底部与栅极102形成交叠区域的长度不会过长,从而可避免沟道长度过短而产生短沟道效应。
本发明所提供的半导体器件,通过控制所形成补偿侧墙的宽度,可控制所述浅阱区与栅极之间的距离,进而可控制后续将要形成的轻掺杂漏区与栅极所形成的交叠区域的长度,从而达到控制沟道长度的目的,可避免短沟道效应的发生。
本说明书中对半导体器件和半导体器件制造方法的描述各有侧重点,相关、相似之处可相互参考。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个......”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种半导体器件制造方法,其特征在于,包括:
提供基底;
在所述基底上形成栅极;
在所述栅极两侧的基底上形成补偿侧墙;
在所述补偿侧墙两侧的基底内形成浅阱区。
2.根据权利要求1所述的方法,其特征在于,还包括:
去除所述补偿侧墙;
在所述栅极两侧的基底上形成主侧墙;
在所述主侧墙两侧的基底内进行源区和漏区的掺杂;
对所述基底进行退火处理。
3.根据权利要求2所述的方法,其特征在于,所述补偿侧墙和主侧墙的的材料均为氮化硅。
4.根据权利要求3所述的方法,其特征在于,所述补偿侧墙的宽度小于所述主侧墙的宽度。
5.根据权利要求1所述的方法,其特征在于,在所述补偿侧墙两侧的基底内形成浅阱区采用轻掺杂漏离子注入工艺。
6.根据权利要求2所述的方法,其特征在于,在所述主侧墙两侧的基底内进行源区和漏区的掺杂采用离子注入工艺。
7.根据权利要求3所述的方法,其特征在于,在所述栅极两侧的基底上形成补偿侧墙,具体包括:
在所述基底表面形成第一氮化硅层;
采用干法刻蚀工艺对所述第一氮化硅层进行反刻,在所述栅极两侧的基底上形成补偿侧墙。
8.根据权利要求7所述的方法,其特征在于,在所述栅极两侧的基底上形成主侧墙,具体包括:
在所述基底表面形成第二氮化硅层;
采用干法刻蚀工艺对所述第二氮化硅层进行反刻,在所述栅极两侧的基底上形成主侧墙。
9.一种半导体器件,其特征在于,包括:
基底;
位于所述基底上的栅极;
位于所述栅极两侧基底上的补偿侧墙;
位于所述补偿侧墙两侧基底内的浅阱区,所述浅阱区与所述补偿侧墙没有形成交叠区域。
10.根据权利要求9所述的半导体器件,其特征在于,所述补偿侧墙的材料为氮化硅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102284729A CN102931087A (zh) | 2011-08-10 | 2011-08-10 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102284729A CN102931087A (zh) | 2011-08-10 | 2011-08-10 | 半导体器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102931087A true CN102931087A (zh) | 2013-02-13 |
Family
ID=47645861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102284729A Pending CN102931087A (zh) | 2011-08-10 | 2011-08-10 | 半导体器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102931087A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112582461A (zh) * | 2019-09-30 | 2021-03-30 | 比亚迪半导体股份有限公司 | 平面栅SiCMOSFET及其制造方法 |
CN113675222A (zh) * | 2021-08-24 | 2021-11-19 | 京东方科技集团股份有限公司 | 一种tft基板、电子纸显示屏、显示设备及其制备方法 |
CN115295494A (zh) * | 2022-10-08 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
CN115547936A (zh) * | 2022-12-02 | 2022-12-30 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5439834A (en) * | 1994-11-15 | 1995-08-08 | Winbond Electronics Corp. | Method for fabricating a CMOS device with reduced number of photolithography steps |
US5981325A (en) * | 1999-04-26 | 1999-11-09 | United Semiconductor Corp. | Method for manufacturing CMOS |
US20030022426A1 (en) * | 2001-07-25 | 2003-01-30 | Nec Corporation | Manufacturing method of semiconductor device |
US20080224212A1 (en) * | 2007-03-16 | 2008-09-18 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
US20090197428A1 (en) * | 2008-02-06 | 2009-08-06 | Kazuma Takahashi | Impurity-activating thermal process method and thermal process apparatus |
-
2011
- 2011-08-10 CN CN2011102284729A patent/CN102931087A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5439834A (en) * | 1994-11-15 | 1995-08-08 | Winbond Electronics Corp. | Method for fabricating a CMOS device with reduced number of photolithography steps |
US5981325A (en) * | 1999-04-26 | 1999-11-09 | United Semiconductor Corp. | Method for manufacturing CMOS |
US20030022426A1 (en) * | 2001-07-25 | 2003-01-30 | Nec Corporation | Manufacturing method of semiconductor device |
US20080224212A1 (en) * | 2007-03-16 | 2008-09-18 | Hynix Semiconductor Inc. | Semiconductor device and method for fabricating the same |
US20090197428A1 (en) * | 2008-02-06 | 2009-08-06 | Kazuma Takahashi | Impurity-activating thermal process method and thermal process apparatus |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112582461A (zh) * | 2019-09-30 | 2021-03-30 | 比亚迪半导体股份有限公司 | 平面栅SiCMOSFET及其制造方法 |
CN112582461B (zh) * | 2019-09-30 | 2024-05-10 | 比亚迪半导体股份有限公司 | 平面栅SiCMOSFET及其制造方法 |
CN113675222A (zh) * | 2021-08-24 | 2021-11-19 | 京东方科技集团股份有限公司 | 一种tft基板、电子纸显示屏、显示设备及其制备方法 |
CN113675222B (zh) * | 2021-08-24 | 2024-05-17 | 京东方科技集团股份有限公司 | 一种tft基板、电子纸显示屏、显示设备及其制备方法 |
CN115295494A (zh) * | 2022-10-08 | 2022-11-04 | 合肥晶合集成电路股份有限公司 | 一种半导体结构的制作方法 |
CN115547936A (zh) * | 2022-12-02 | 2022-12-30 | 合肥晶合集成电路股份有限公司 | 半导体结构的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101673687B (zh) | 场效应晶体管制造方法 | |
CN105448726A (zh) | 鳍式场效应晶体管的形成方法 | |
CN102479718A (zh) | 一种金属氧化物半导体场效应晶体管的制作方法 | |
CN102931087A (zh) | 半导体器件及其制造方法 | |
US20080268628A1 (en) | N-type semiconductor component with improved dopant implantation profile and method of forming same | |
US20160300957A1 (en) | Low temperature poly-silicon transistor array substrate and fabrication method thereof, and display device | |
CN100423198C (zh) | 具有浅源极/漏极结区的mos晶体管的制造方法 | |
US6475841B1 (en) | Transistor with shaped gate electrode and method therefor | |
CN101281870A (zh) | 半导体器件的制造方法 | |
US20100015788A1 (en) | Method for manufacturing semiconductor device | |
CN102044438A (zh) | Mos晶体管及其制造方法 | |
CN102637600B (zh) | Mos器件制备方法 | |
US8940589B2 (en) | Well implant through dummy gate oxide in gate-last process | |
CN101935824B (zh) | 离子注入方法、设备及形成轻掺杂结构的方法 | |
CN101740389A (zh) | Mos晶体管及其形成方法 | |
US5650347A (en) | Method of manufacturing a lightly doped drain MOS transistor | |
CN106158657B (zh) | Mos晶体管的形成方法 | |
CN104576522B (zh) | 表面沟道cmos逻辑器件和sonos器件的集成方法 | |
CN101150071A (zh) | 半导体器件的制造方法 | |
CN102013399A (zh) | 场效应晶体管制造方法 | |
CN101593682A (zh) | 离子注入方法及半导体器件的制造方法 | |
US11205593B2 (en) | Asymmetric fin trimming for fins of FinFET device | |
TW571354B (en) | Manufacturing method of source/drain device | |
CN101989550B (zh) | Nmos晶体管的制造方法 | |
CN102024704A (zh) | 制造金属氧化物半导体场效应晶体管的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130213 |