CN104576522B - 表面沟道cmos逻辑器件和sonos器件的集成方法 - Google Patents

表面沟道cmos逻辑器件和sonos器件的集成方法 Download PDF

Info

Publication number
CN104576522B
CN104576522B CN201310484704.6A CN201310484704A CN104576522B CN 104576522 B CN104576522 B CN 104576522B CN 201310484704 A CN201310484704 A CN 201310484704A CN 104576522 B CN104576522 B CN 104576522B
Authority
CN
China
Prior art keywords
polysilicon
polysilicon gate
silicon nitride
layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310484704.6A
Other languages
English (en)
Other versions
CN104576522A (zh
Inventor
袁苑
陈瑜
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310484704.6A priority Critical patent/CN104576522B/zh
Publication of CN104576522A publication Critical patent/CN104576522A/zh
Application granted granted Critical
Publication of CN104576522B publication Critical patent/CN104576522B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种表面沟道CMOS逻辑器件和SONOS器件的集成方法，包括步骤：形成栅氧化层、ONO层和多晶硅层；对SONOS器件的栅多晶硅层进行N型离子注入；生长第四氮化硅薄膜；定义出第一多晶硅栅的第一部分的光刻胶图形；对第四氮化硅薄膜进行刻蚀；定义出第一多晶硅栅的第二部分、CMOS器件的多晶硅栅的光刻胶图形；刻蚀多晶硅层同时形成各器件多晶硅栅；进行LDD注入；形成侧墙；进行源漏注入，源漏注入同时实现CMOS逻辑器件的多晶硅栅掺杂；生长PSG并平坦化；生长USG；形成接触孔。本发明能减小PMOS器件的硼渗透所经历的热过程，减少光刻版的数量，能实现小尺寸表面沟道器件与高密度存储器件集成。

Description

表面沟道CMOS逻辑器件和SONOS器件的集成方法
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种表面沟道CMOS逻辑器件和SONOS（硅/二氧化硅/氮化硅/二氧化硅/硅）器件的集成方法。
背景技术
在小尺寸的表面沟道工艺中，需要兼顾高端逻辑工艺即表面沟道CMOS逻辑器件工艺与SONOS工艺集成的应用。
表面沟道CMOS逻辑器件中NMOS器件和PMOS器件都为表面沟道，表面沟道要求NMOS器件的多晶硅栅为N型掺杂、而PMOS器件的多晶硅栅为Ｐ型掺杂。所以对于表面沟道CMOS逻辑器件，NMOS器件和PMOS器件的多晶硅栅的掺杂要分开来进行，一般表面沟道PMOS器件的多晶硅栅采用硼注入进行掺杂。
SONOS器件中源漏区上方的接触孔能采用自对准工艺形成，这样能使接触孔与多晶硅栅之间的间距很紧，SONOS器件的面积可以做到很小且密度高。同时集成的小尺寸表面沟道CMOS逻辑器件中，接触孔与多晶硅栅之间的间距相对较大，可以承载高压工艺，保证足够高的耐压，因此高端逻辑工艺与SONOS工艺的集成就具有广泛的应用，但如何能实现更加便宜且容易实现的工艺方法就更加有意义。
在现有工艺中，小尺寸的表面沟道器件如表面沟道CMOS逻辑器件与存储器件如SONOS器件兼容时，由于无法兼顾存储器件的面积以及逻辑器件的P管即表面沟道PMOS器件的漏电的问题，使得器件的尺寸无法进一步缩小。原因为，当需要使存储器件的面积的做到最小时，SONOS器件中源漏区上方的接触孔必须采用自对准工艺形成，而自对准工艺中，在多晶硅栅的顶部和侧壁都必须形成氮化硅层，利用氮化硅层之间的形成的间距自动对准定义出SONOS器件中源漏区上方的接触孔大小。由于多晶硅栅顶部必须形成氮化硅层，而当氮化硅层形成后，多晶硅层就无法进行掺杂了。在现有0.13微米的表面沟道CMOS逻辑器件和SONOS器件的集成方法中，需要在多晶硅生长完成后，直接进行整个全片的硼注入，形成P型多晶硅。之后再在多晶硅上生长氮化硅薄膜作为逻辑区即表面沟道CMOS逻辑器件形成区域和存储区即SONOS器件形成区域的硬质掩膜层，同时作为后面自对准孔的刻蚀阻挡层。硼注入分别经历了后续的氮化硅硬质掩膜的炉管生长，多晶硅薄膜的侧壁氧化，轻掺杂漏的热退火，多晶硅氮化硅侧壁成长以及源漏注入的热退火等多步热过程。当器件尺寸进一步缩小至90纳米，甚至65纳米时，栅氧化层的厚度进一步减薄，无法抵挡多晶硅中的硼通过栅氧化层渗透进入沟道中，引起器件严重漏电。
由上可知，由于现有方法中表面沟道PMOS器件的多晶硅栅的硼注入必须放置在多晶硅栅的硬质掩膜层形成之前进行，故现有方法无法避免表面沟道PMOS器件的多晶硅栅的硼在后续热过程中扩散到沟道中的问题，当器件的尺寸进一步缩小时，无法实现表面沟道CMOS逻辑器件和SONOS器件的集成。
发明内容
本发明所要解决的技术问题是提供一种表面沟道CMOS逻辑器件和SONOS器件的集成方法，能够将表面沟道CMOS逻辑器件的多晶硅栅掺杂放置到多晶硅层表面的氮化硅硬质掩膜层之后进行，并通过源漏注入时对表面沟道CMOS逻辑器件的多晶硅栅进行掺杂，从而能减小表面沟道PMOS器件的硼渗透所经历的热过程，同时还能减少光刻版的数量，能实现小尺寸表面沟道器件与高密度存储器件集成。
为解决上述技术问题，本发明提供的表面沟道CMOS逻辑器件和SONOS器件的集成方法中的表面沟道CMOS逻辑器件包括表面沟道NMOS器件和表面沟道PMOS器件，包括如下步骤：
步骤一、在所述表面沟道CMOS逻辑器件的形成区域的硅衬底表面形成所述表面沟道NMOS器件和所述表面沟道PMOS器件的栅氧化层，在SONOS器件的形成区域的所述硅衬底表面形成所述SONOS器件的ONO层，所述ONO层由依次形成于所述硅衬底表面的第一层氧化硅、第二层氮化硅和第三层氧化硅组成；在形成有所述栅氧化层和所述ONO层的所述硅衬底正面淀积多晶硅层，所述多晶硅层覆盖在所述栅氧化层和所述ONO层表面。
步骤二、采用光刻工艺打开所述SONOS器件的第一多晶硅栅的形成区域，对所述第一多晶硅栅的形成区域的所述多晶硅层中进行N型离子注入。
步骤三、在步骤二的N型离子注入之后的所述多晶硅层表面生长第四氮化硅薄膜。所述第四氮化硅薄膜作为硬质掩膜层。
步骤四、采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面不需要和接触孔相接触的第一部分的光刻胶图形。
步骤五、以步骤四中形成的光刻胶图形为掩膜对所述第四氮化硅薄膜进行刻蚀，刻蚀后所述第四氮化硅薄膜仅覆盖在所述第一多晶硅栅的所述第一部分区域上，所述第一多晶硅栅的所述第一部分区域之外的所述第四氮化硅薄膜都被去除。
步骤六、采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面需要和接触孔相接触的第二部分、所述表面沟道NMOS器件的第二多晶硅栅和所述表面沟道PMOS器件的第三多晶硅栅的光刻胶图形。
步骤七、以所述步骤五形成的所述第四氮化硅薄膜为硬质掩膜、以所述步骤六中形成的光刻胶图形为掩膜对所述多晶硅层进行刻蚀并于刻蚀后去除光刻胶，刻蚀后同时形成所述第一多晶硅栅、所述第二多晶硅栅和所述第三多晶硅栅，且所述第一多晶硅栅的所述第一部分覆盖有所述第四氮化硅薄膜。
步骤八、进行N型轻掺杂漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型轻掺杂漏区；进行P型轻掺杂漏注入形成所述表面沟道PMOS器件的P型轻掺杂漏区。
步骤九、在进行步骤八之后的所述硅衬底正面淀积第五氮化硅薄膜，对所述第五氮化硅薄膜进行回刻分别形成所述第一多晶硅栅、所述第二多晶硅栅和所述第三多晶硅栅的侧墙。
步骤十、形成所述侧墙后进行N型源漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型源漏区，所述N型源漏注入同时实现对所述第二多晶硅栅的N型掺杂；进行P型源漏注入形成所述表面沟道PMOS器件的P型源漏区，所述P型源漏注入同时实现对所述第三多晶硅栅的P型掺杂。
步骤十一、在进行步骤十之后的所述硅衬底正面生长第六掺磷氧化硅薄膜，采用化学机械研磨工艺对所述第六掺磷氧化硅薄膜进行平坦化；在平坦化后的所述第六掺磷氧化硅薄膜表面生长第七不掺杂氧化硅薄膜；由所述第六掺磷氧化硅薄膜和所述第七不掺杂氧化硅薄膜组成金属前介质层。
步骤十二、采用光刻刻蚀工艺对所述金属前介质层进行刻蚀形成所述SONOS器件、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔，所述SONOS器件的源区和漏区上方的接触孔的底部和对应的源区和漏区自对准，所述SONOS器件的第一多晶硅栅上方的接触孔和所述第一多晶硅栅的第二部分接触；所述SONOS器件的第一多晶硅栅上方的接触孔、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔的底部接触区域都由光刻工艺定义。
进一步的改进是，步骤二中的N型离子注入的注入杂质为磷；步骤二中的采用光刻工艺选定在所述SONOS器件的第一多晶硅栅的形成区域中进行N型离子注入能替换为在所述硅衬底表面全片普注入，该全片普注入使所述硅衬底的全片范围内的所述多晶硅层都N型掺杂。
进一步的改进是，步骤三中的所述第四氮化硅薄膜的生长工艺采用低压化学气相淀积工艺，所述第四氮化硅薄膜的厚度为500埃～1500埃。
进一步的改进是，步骤五中对所述第四氮化硅薄膜的刻蚀停止在所述多晶硅层表面、且所述多晶硅层的厚度损耗小于200埃。
进一步的改进是，步骤九中采用低压化学气相淀积工艺淀积所述第五氮化硅薄膜，所述第五氮化硅薄膜的厚度为400埃～800埃。
进一步的改进是，步骤十一中所述第六掺磷氧化硅薄膜采用高密度等离子体化学气相淀积工艺生长，所生长的所述第六掺磷氧化硅薄膜的厚度为5000埃～12000埃；平坦化后的所述第六掺磷氧化硅薄膜的厚度为4000埃～6000埃；所述第七不掺杂氧化硅薄膜的厚度为500埃～3000埃。
进一步的改进是，步骤十中所述P型源漏注入的杂质为硼。
本发明通过在多晶硅层表面形成氮化硅硬质掩膜层，能够实现SONOS器件的自对准接触孔，从而能够使得SONOS器件的尺寸做到最小、实现存储器的密度提高。同时本发明通过将表面沟道CMOS逻辑器件区域的氮化硅硬质掩膜层去除，从而能够将表面沟道CMOS逻辑器件的多晶硅栅掺杂放置到多晶硅层表面的氮化硅硬质掩膜层之后进行，并通过源漏注入时对表面沟道CMOS逻辑器件的多晶硅栅进行掺杂，从而能减小表面沟道PMOS器件的硼渗透所经历的热过程，所以能够进一步的缩小表面沟道器件的尺寸、实现小尺寸表面沟道器件的制作；由于本发明的表面沟道CMOS逻辑器件的多晶硅栅的掺杂和源漏注入同时进行，所以还能减少光刻版的数量，最终能实现小尺寸表面沟道器件与高密度存储器件集成。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例方法流程图；
图2A-图2J是本发明实施例方法各步骤中器件结构图。
具体实施方式
如图1所示，是本发明实施例方法流程图；如图2A至图2J所示，是本发明实施例方法各步骤中器件结构图。本发明实施例表面沟道CMOS逻辑器件和SONOS器件的集成方法中的表面沟道CMOS逻辑器件包括表面沟道NMOS器件和表面沟道PMOS器件，包括如下步骤：
步骤一、如图2A所示，在所述表面沟道CMOS逻辑器件的形成区域的硅衬底1表面形成所述表面沟道NMOS器件和所述表面沟道PMOS器件的栅氧化层2a，在SONOS器件的形成区域的所述硅衬底1表面形成所述SONOS器件的ONO层2B，所述ONO层2B由依次形成于所述硅衬底1表面的第一层氧化硅、第二层氮化硅和第三层氧化硅组成，其中所述第一层氧化硅作为隧穿氧化层，所述第二层氮化硅作为信息存储层，所述第三氧化硅作为控制氧化层；在形成有所述栅氧化层2a和所述ONO层2B的所述硅衬底1正面淀积多晶硅层3，所述多晶硅层3覆盖在所述栅氧化层2a和所述ONO层2B表面。
步骤二、如图2A所示，采用光刻工艺打开所述SONOS器件的第一多晶硅栅的形成区域，即通过光刻胶图形4中的开口区域4a定义出第一多晶硅栅的形成区域。对所述第一多晶硅栅的形成区域的所述多晶硅层3中进行N型离子注入。较佳为，该N型离子注入的注入杂质为磷；
本步骤中的采用光刻工艺选定在所述SONOS器件的第一多晶硅栅的形成区域中进行N型离子注入能替换为在所述硅衬底1表面全片普注入，该全片普注入使所述硅衬底1的全片范围内的所述多晶硅层3都N型掺杂。
步骤三、如图2B所示，在步骤二的N型离子注入之后的所述多晶硅层3表面生长第四氮化硅薄膜5。所述第四氮化硅薄膜5作为硬质掩膜层。
较佳为，所述第四氮化硅薄膜5的生长工艺采用低压化学气相淀积工艺，所述第四氮化硅薄膜5的厚度为500埃～1500埃。
步骤四、如图2C所示，采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面不需要和接触孔相接触的第一部分3a的光刻胶图形6，即所述光刻胶图形6所覆盖的区域为所述第一多晶硅栅的第一部分3a形成区域。
较佳为，所述光刻胶图形6的厚度为1000埃～2000埃。
步骤五、如图2D所示，以步骤四中形成的光刻胶图形为掩膜对所述第四氮化硅薄膜5进行刻蚀，刻蚀后所述第四氮化硅薄膜5仅覆盖在所述第一多晶硅栅的所述第一部分3a区域上，所述第一多晶硅栅的所述第一部分3a区域之外的所述第四氮化硅薄膜5都被去除。刻蚀后的所述第四氮化硅薄膜5重新标记为第四氮化硅薄膜5a。
较佳为，对所述第四氮化硅薄膜5的刻蚀停止在所述多晶硅层3表面、且所述多晶硅层3的厚度损耗小于200埃。对所述第四氮化硅薄膜5的刻蚀采用的气体包括CF4，CHF3，O2，Ar等反应气体以及稀释气体。
步骤六、如图2E所示，采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面需要和接触孔相接触的第二部分3b、所述表面沟道NMOS器件的第二多晶硅栅3c和所述表面沟道PMOS器件的第三多晶硅栅3d的光刻胶图形，光刻胶图形7a定义出所述表面沟道NMOS器件的第二多晶硅栅3c形成区域，光刻胶图形7b定义出所述表面沟道PMOS器件的第三多晶硅栅3d形成区域，光刻胶图形7c定义出所述第一多晶硅栅的第二部分3b形成区域。
步骤七、如图2F所示，以所述步骤五形成的所述第四氮化硅薄膜5a为硬质掩膜、以所述步骤六中形成的光刻胶图形7a、7b和7c为掩膜对所述多晶硅层3进行刻蚀并于刻蚀后去除光刻胶，刻蚀后同时形成所述第一多晶硅栅、所述第二多晶硅栅3c和所述第三多晶硅栅3d，所述第一多晶硅栅包括所述第一部分3a和所述第二部分3b，且所述第一多晶硅栅的所述第一部分3a覆盖有所述第四氮化硅薄膜5。
步骤八、如图2G所示，进行N型轻掺杂漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型轻掺杂漏区；进行P型轻掺杂漏注入形成所述表面沟道PMOS器件的P型轻掺杂漏区。
步骤九、如图2G所示，在进行步骤八之后的所述硅衬底1正面淀积第五氮化硅薄膜8。如图2H所示，对所述第五氮化硅薄膜8进行回刻分别形成所述第一多晶硅栅、所述第二多晶硅栅3c和所述第三多晶硅栅3d的侧墙8a。从图2H可知，所述第一多晶硅栅的所述第一部分3a都被氮化硅包围。
较佳为，采用低压化学气相淀积工艺淀积所述第五氮化硅薄膜8，所述第五氮化硅薄膜8的厚度为400埃～800埃。
步骤十、如图2H所示，形成所述侧墙8a后进行N型源漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型源漏区，所述N型源漏注入同时实现对所述第二多晶硅栅3c的N型掺杂；进行P型源漏注入形成所述表面沟道PMOS器件的P型源漏区，所述P型源漏注入同时实现对所述第三多晶硅栅3d的P型掺杂。
较佳为，步骤十中所述P型源漏注入的杂质为硼。
步骤十一、如图2I所示，在进行步骤十之后的所述硅衬底1正面生长第六掺磷氧化硅薄膜9，采用化学机械研磨工艺对所述第六掺磷氧化硅薄膜9进行平坦化；在平坦化后的所述第六掺磷氧化硅薄膜9表面生长第七不掺杂氧化硅薄膜10；由所述第六掺磷氧化硅薄膜9和所述第七不掺杂氧化硅薄膜10组成金属前介质层。
较佳为，所述第六掺磷氧化硅薄膜9采用高密度等离子体化学气相淀积工艺生长，所生长的所述第六掺磷氧化硅薄膜9的厚度为5000埃～12000埃；平坦化后的所述第六掺磷氧化硅薄膜9的厚度为4000埃～6000埃；所述第七不掺杂氧化硅薄膜10的厚度为500埃～3000埃。
步骤十二、如图2J所示，采用光刻刻蚀工艺对所述金属前介质层进行刻蚀形成所述SONOS器件、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔11a、11b和11c。所述SONOS器件的源区和漏区上方的接触孔11a的底部和对应的源区和漏区自对准，即所述接触孔11a是由所述第一多晶硅栅的所述第一部分3a之间的侧墙8a自对准定义的。
所述SONOS器件的第一多晶硅栅上方的接触孔11b和所述第一多晶硅栅的第二部分3b接触；所述SONOS器件的第一多晶硅栅上方的接触孔11b、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔11c的底部接触区域都由光刻工艺定义。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种表面沟道CMOS逻辑器件和SONOS器件的集成方法，其特征在于，表面沟道CMOS逻辑器件包括表面沟道NMOS器件和表面沟道PMOS器件，包括如下步骤：
步骤一、在所述表面沟道CMOS逻辑器件的形成区域的硅衬底表面形成所述表面沟道NMOS器件和所述表面沟道PMOS器件的栅氧化层，在SONOS器件的形成区域的所述硅衬底表面形成所述SONOS器件的ONO层，所述ONO层由依次形成于所述硅衬底表面的第一层氧化硅、第二层氮化硅和第三层氧化硅组成；在形成有所述栅氧化层和所述ONO层的所述硅衬底正面淀积多晶硅层，所述多晶硅层覆盖在所述栅氧化层和所述ONO层表面；
步骤二、采用光刻工艺打开所述SONOS器件的第一多晶硅栅的形成区域，对所述第一多晶硅栅的形成区域的所述多晶硅层中进行N型离子注入；
步骤三、在步骤二的N型离子注入之后的所述多晶硅层表面生长第四氮化硅薄膜；所述第四氮化硅薄膜作为硬质掩膜层；
步骤四、采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面不需要和接触孔相接触的第一部分的光刻胶图形；
步骤五、以步骤四中形成的光刻胶图形为掩膜对所述第四氮化硅薄膜进行刻蚀，刻蚀后所述第四氮化硅薄膜仅覆盖在所述第一多晶硅栅的所述第一部分区域上，所述第一多晶硅栅的所述第一部分区域之外的所述第四氮化硅薄膜都被去除；
步骤六、采用光刻工艺定义出所述SONOS器件的所述第一多晶硅栅中表面需要和接触孔相接触的第二部分、所述表面沟道NMOS器件的第二多晶硅栅和所述表面沟道PMOS器件的第三多晶硅栅的光刻胶图形；
步骤七、以所述步骤五形成的所述第四氮化硅薄膜为硬质掩膜、以所述步骤六中形成的光刻胶图形为掩膜对所述多晶硅层进行刻蚀并于刻蚀后去除光刻胶，刻蚀后同时形成所述第一多晶硅栅、所述第二多晶硅栅和所述第三多晶硅栅，且所述第一多晶硅栅的所述第一部分覆盖有所述第四氮化硅薄膜；
步骤八、进行N型轻掺杂漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型轻掺杂漏区；进行P型轻掺杂漏注入形成所述表面沟道PMOS器件的P型轻掺杂漏区；
步骤九、在进行步骤八之后的所述硅衬底正面淀积第五氮化硅薄膜，对所述第五氮化硅薄膜进行回刻分别形成所述第一多晶硅栅、所述第二多晶硅栅和所述第三多晶硅栅的侧墙；
步骤十、形成所述侧墙后进行N型源漏注入分别形成所述SONOS器件和所述表面沟道NMOS器件的N型源漏区，所述N型源漏注入同时实现对所述第二多晶硅栅的N型掺杂；进行P型源漏注入形成所述表面沟道PMOS器件的P型源漏区，所述P型源漏注入同时实现对所述第三多晶硅栅的P型掺杂；
步骤十一、在进行步骤十之后的所述硅衬底正面生长第六掺磷氧化硅薄膜（PSG），采用化学机械研磨工艺对所述第六掺磷氧化硅薄膜进行平坦化；在平坦化后的所述第六掺磷氧化硅薄膜表面生长第七不掺杂氧化硅薄膜（USG）；由所述第六掺磷氧化硅薄膜和所述第七不掺杂氧化硅薄膜组成金属前介质层；
步骤十二、采用光刻刻蚀工艺对所述金属前介质层进行刻蚀形成所述SONOS器件、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔，所述SONOS器件的源区和漏区上方的接触孔的底部和对应的源区和漏区自对准，所述SONOS器件的第一多晶硅栅上方的接触孔和所述第一多晶硅栅的第二部分接触；所述SONOS器件的第一多晶硅栅上方的接触孔、所述表面沟道NMOS器件和所述表面沟道PMOS器件的接触孔的底部接触区域都由光刻工艺定义。
2.如权利要求1所述的方法，其特征在于：步骤二中的N型离子注入的注入杂质为磷；步骤二中的采用光刻工艺选定在所述SONOS器件的第一多晶硅栅的形成区域中进行N型离子注入能替换为在所述硅衬底表面全片普注入，该全片普注入使所述硅衬底的全片范围内的所述多晶硅层都N型掺杂。
3.如权利要求1所述的方法，其特征在于：步骤三中的所述第四氮化硅薄膜的生长工艺采用低压化学气相淀积工艺，所述第四氮化硅薄膜的厚度为500埃～1500埃。
4.如权利要求1所述的方法，其特征在于：步骤五中对所述第四氮化硅薄膜的刻蚀停止在所述多晶硅层表面、且所述多晶硅层的厚度损耗小于200埃。
5.如权利要求1所述的方法，其特征在于：步骤九中采用低压化学气相淀积工艺淀积所述第五氮化硅薄膜，所述第五氮化硅薄膜的厚度为400埃～800埃。
6.如权利要求1所述的方法，其特征在于：步骤十一中所述第六掺磷氧化硅薄膜采用高密度等离子体化学气相淀积工艺生长，所生长的所述第六掺磷氧化硅薄膜的厚度为5000埃～12000埃；平坦化后的所述第六掺磷氧化硅薄膜的厚度为4000埃～6000埃；所述第七不掺杂氧化硅薄膜的厚度为500埃～3000埃。
7.如权利要求1所述的方法，其特征在于：步骤十中所述P型源漏注入的杂质为硼。
CN201310484704.6A 2013-10-16 2013-10-16 表面沟道cmos逻辑器件和sonos器件的集成方法 Active CN104576522B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310484704.6A CN104576522B (zh) 2013-10-16 2013-10-16 表面沟道cmos逻辑器件和sonos器件的集成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310484704.6A CN104576522B (zh) 2013-10-16 2013-10-16 表面沟道cmos逻辑器件和sonos器件的集成方法

Publications (2)

Publication Number Publication Date
CN104576522A CN104576522A (zh) 2015-04-29
CN104576522B true CN104576522B (zh) 2017-10-24

Family

ID=53092250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310484704.6A Active CN104576522B (zh) 2013-10-16 2013-10-16 表面沟道cmos逻辑器件和sonos器件的集成方法

Country Status (1)

Country Link
CN (1) CN104576522B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9824895B1 (en) 2016-09-27 2017-11-21 Cypress Semiconductor Corporation Method of integration of ONO stack formation into thick gate oxide CMOS flow
CN108878439A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器及其制造方法
CN108878440A (zh) * 2018-06-29 2018-11-23 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521831A (zh) * 2003-02-10 2004-08-18 �����ɷ� 于衬底上制造集成电路的方法
CN101606236A (zh) * 2007-05-25 2009-12-16 赛普拉斯半导体公司 非易失性电荷俘获存储器件和逻辑cmos器件的集成器件
CN101764097A (zh) * 2008-12-24 2010-06-30 东部高科股份有限公司 制造闪存装置的方法
CN102543840A (zh) * 2010-12-23 2012-07-04 上海华虹Nec电子有限公司 自对准接触孔刻蚀的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1521831A (zh) * 2003-02-10 2004-08-18 �����ɷ� 于衬底上制造集成电路的方法
CN101606236A (zh) * 2007-05-25 2009-12-16 赛普拉斯半导体公司 非易失性电荷俘获存储器件和逻辑cmos器件的集成器件
CN101764097A (zh) * 2008-12-24 2010-06-30 东部高科股份有限公司 制造闪存装置的方法
CN102543840A (zh) * 2010-12-23 2012-07-04 上海华虹Nec电子有限公司 自对准接触孔刻蚀的方法

Also Published As

Publication number Publication date
CN104576522A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
CN101133482B (zh) 具有台阶型源/漏区的器件
US8679910B2 (en) Methods of fabricating devices including source/drain region with abrupt junction profile
US9082650B2 (en) Integrated split gate non-volatile memory cell and logic structure
CN101517741B (zh) 具有包含性能增进材料成分的受应变沟道区的晶体管
US9455204B1 (en) 10 nm alternative N/P doped fin for SSRW scheme
CN103545213A (zh) 半导体器件及其制造方法
CN101958283A (zh) 获得交替排列的p型和n型半导体薄层结构的方法及结构
CN104576522B (zh) 表面沟道cmos逻辑器件和sonos器件的集成方法
US9252246B2 (en) Integrated split gate non-volatile memory cell and logic device
US9231079B1 (en) Stress memorization techniques for transistor devices
CN106033727B (zh) 场效应晶体管的制作方法
CN103390548A (zh) 栅氧化硅层的制备方法及半导体衬底处理方法
US9093464B2 (en) Method for fabricating small-scale MOS device
CN103151292B (zh) 抬高源漏结构CMOS和Bipolar器件的集成方法
CN102655092B (zh) 晶体管的制备方法
US20130307078A1 (en) Silicon on insulator complementary metal oxide semiconductor with an isolation formed at low temperature
CN102097376B (zh) 半导体器件的制作方法
CN101197282A (zh) 半导体器件及其制造方法
CN101989550B (zh) Nmos晶体管的制造方法
CN101996886B (zh) 半导体器件的制造方法
CN102110614B (zh) 高k金属栅mos晶体管的制造方法
CN104009037A (zh) 半导体器件及其制造方法
CN103578949B (zh) 栅极多晶硅和多晶硅电阻集成制作方法
US11882693B2 (en) Method for manufacturing semiconductor device
US8669616B2 (en) Method for forming N-shaped bottom stress liner

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant