CN103151292B - 抬高源漏结构CMOS和Bipolar器件的集成方法 - Google Patents
抬高源漏结构CMOS和Bipolar器件的集成方法 Download PDFInfo
- Publication number
- CN103151292B CN103151292B CN201110402826.7A CN201110402826A CN103151292B CN 103151292 B CN103151292 B CN 103151292B CN 201110402826 A CN201110402826 A CN 201110402826A CN 103151292 B CN103151292 B CN 103151292B
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- coating
- source
- deielectric
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种抬高源漏结构CMOS和Bipolar器件的集成方法，在传统浅沟槽隔离结构上形成栅极结构，侧墙刻蚀造成硅基板有一定的刻蚀量，用选择性外延在源漏区生长多晶硅形成抬高源漏区，再沉积介质膜把CMOS区域保护住。基极多晶硅刻蚀后，形成多晶硅侧墙，把CMOS区域介质膜去掉，保留多晶硅侧墙下的介质膜。利用发射极多晶硅作为抬高源漏区向STI区的扩展以及CMOS局部区域的连线，图形化后涂布一层填充材料，回刻填充材料以及源漏区域上方发射极多晶硅，刻蚀停止在介质膜。最后去除填充材料和刻蚀停止层，完成源漏注入以及后续接触孔和金属连线工艺。该方法可减小有源区到栅极的尺寸，增加单位面积晶体管数量；扩大工艺窗口；减小源漏寄生电容，改善短沟道效应。
Description
技术领域
本发明属于半导体集成电路制造领域，具体涉及一种抬高源漏结构CMOS(互补型金属氧化物半导体场效应晶体管)和Bipolar(双极型晶体管)器件的集成方法。
背景技术
缩小有源区(AA)和栅极(gate)的设计尺寸可以有效减小源漏寄生电容，提高器件速度，同时可以减小器件面积，使单位面积有更多的器件数量。但是这个设计尺寸受限于接触孔的设计尺寸和接触孔套准的工艺能力，工艺窗口和器件尺寸成为互相制约的两个因素。
另外一个问题是随着器件尺寸的不断缩小，有效沟道长度减小，如大家所公知的造成器件的短沟道效应。有很多研究提出了一些解决方案，包括LDD(Lightly Doped Drain，轻掺杂漏极)技术和抬高的源漏结构。抬高的源漏一般采用选择性外延工艺生长硅单晶，然后通过离子注入的方式形成源漏结，这样形成的源漏结深度也会相应变浅，从而改善短沟道效应，这种结构因为高剂量注入一般比较浅，同时硅单晶中杂质的扩散较慢，外延单晶的高度受到限制。
发明内容
本发明要解决的技术问题是提供一种抬高源漏结构CMOS和Bipolar器件的集成方法，该方法可以减小有源区到栅极的设计尺寸，增加单位面积晶体管数量；扩大工艺窗口；减小源漏寄生电容，改善短沟道效应。
为解决上述技术问题，本发明提供一种抬高源漏结构CMOS和Bipolar器件的集成方法，这种方法包含以下步骤：
步骤1，采用传统工艺形成具有浅沟槽隔离结构的栅极图形，然后形成栅极侧墙，栅极侧墙刻蚀造成部分硅基板损失；
步骤2，在源漏区选择性外延生长多晶硅，形成抬高源漏区；
步骤3，依次沉积介质膜及第一层多晶硅膜；
步骤4，回刻第一层多晶硅膜，刻蚀停止在介质膜上，形成第一多晶硅膜侧墙；
步骤5，去除部分介质膜，保留第一多晶硅侧墙下方的介质膜；
步骤6，沉积第二层多晶硅膜，与第一多晶硅侧墙连接，和步骤2形成的抬高源漏区在浅沟槽隔离区和有源区交界处连接，在抬高源漏区正上方和第二层多晶硅膜侧壁下方由介质膜隔离；
步骤7，使用光刻刻蚀工艺形成源漏扩展区域和局部连线图形，刻蚀停止在浅沟槽隔离区上面；
步骤8，涂布填充材料(可以是光刻胶或者有机抗反射层)，使栅极图形上方的填充材料厚度较薄，栅极图形旁边的填充材料厚度较厚；
步骤9，回刻填充材料和第一多晶硅侧墙和第二多晶硅侧墙，填充材料较薄的区域全部打开，填充材料较厚的区域部分保留，刻蚀多晶硅侧墙停止在介质膜上；
步骤10，去除填充材料和介质膜，进行源漏注入，并使用高温扩散工艺，使杂质扩散到硅基板中，形成浅的源漏结；
步骤11，采用传统的金属硅化物形成工艺和接触孔工艺形成最终器件结构。
优选地，步骤11完成后，所述最终器件结构的抬高源漏区部分扩展到浅沟槽隔离区的，扩展距离大于0.1微米，所述抬高源漏区域和源漏扩展区域的材料为多晶硅，抬高源漏区多晶硅的厚度为1000埃，抬高源漏扩展区多晶硅的厚度为1000埃。
优选地，在步骤1中，所述栅极侧墙刻蚀使用各向异性干法刻蚀工艺完成，刻蚀后造成20-100埃的硅基板损失。
优选地，在步骤2中，所述选择性外延生长多晶硅的厚度在500-1000埃。
优选地，在步骤3中，所述介质膜是氧化膜，或者氮化膜，或者是氧化膜和氮化膜组合的复合膜，该介质膜的厚度在200-800埃；所述第一层多晶硅膜的厚度在500-1500埃；所述介质膜和Bipolar基区开口介质膜是同一层膜，所述第一层多晶硅膜和基区开口多晶硅膜是同一层膜。第一层多晶硅膜采用如下步骤形成：首先，在介质膜上沉积一层500埃的多晶硅；然后使用光刻和刻蚀工艺定义Bipolar三极管基区开口图形，使用外延工艺，在基区区域生长SiGe单晶或者硅单晶，在非基区区域生长SiGe多晶或者硅多晶，这层SiGe多晶或者硅多晶和前面500埃的多晶硅共同组成CMOS区域的第一层多晶硅膜。
优选地，在步骤4中，所述回刻第一层多晶硅膜工艺和Bipolar基区刻蚀可以是同一步刻蚀工艺，该步骤具体为：使用光刻工艺，Bipolar区域定义基区图形，在CMOS区域全部打开，使用各向异性干法刻蚀回刻第一层多晶硅膜，回刻形成的多晶硅侧墙高度在300-1000埃。
优选地，在步骤5中，所述介质膜去除使用湿法刻蚀工艺，或者干法刻蚀工艺，或者干法刻蚀和湿法刻蚀工艺的组合。所述去除部分介质膜，利用第一多晶硅侧墙的自对准特性，把CMOS区域的介质膜去掉，保留第一多晶硅侧墙下方的介质膜，这层介质膜在后续步骤中作为多晶硅回刻的刻蚀阻挡层。
优选地，在步骤6中，所述第二层多晶硅膜和Bipolar区发射极多晶硅是同一层膜，所述第二层多晶硅膜的厚度为1000-2000埃，在第二层多晶硅膜沉积以后，第二层多晶硅膜覆盖整个CMOS区域。
优选地，在步骤7中，所述源漏扩展区域、局部连线图形和Bipolar区域发射极图形在同一步完成。所述局部连线图形包括不同晶体管之间源极、栅极以及漏极的连接，可以横跨栅极，通过栅极上面的介质膜做为隔离层。
优选地，在步骤8中，所述填充材料是有机抗反射层材料，涂布厚度在1500-4000埃，该填充材料在栅极图形旁边的厚度大于栅极图形上方厚度的500埃以上。
优选地，在步骤9中，在刻蚀填充材料和多晶硅的时候，Bipolar区域使用光刻胶保护。该步骤采用干法刻蚀，刻蚀分为两步，第一步刻蚀打开栅极图形上方的填充材料，保留栅极图形旁边的填充材料，保留厚度大于300埃；第二步使用多晶硅对填充材料以及介质膜高选择比的条件刻蚀多晶硅侧墙，优选的高选择比为：多晶硅对填充材料以及介质膜的选择比大于5∶1。
优选地，在步骤10中，所述源漏注入的注入能量范围在5Kev-20Kev，注入剂量范围在5E14-1E16。
优选地，在步骤11中，所述形成的最终器件结构，其中抬高源漏区和抬高源漏扩展区的厚度差异控制在+/-100埃范围内。
和现有技术相比，本发明具有以下有益效果：本发明提供一种包含抬高的源漏结构MOS晶体管的制作方法，其中抬高部分是利用选择性外延生长的多晶硅材料，源漏极抬高部分扩展到浅沟槽绝缘层区域(STI)，这样接触孔可以设计部分落入浅沟槽绝缘区域，解决了有源区和栅极设计尺寸受限的问题，源漏扩展部分使用Bipolar三极管制造过程中的发射极多晶硅。由于采用多晶硅材料，源漏极注入条件可以使用高剂量低能量条件，通过杂质在多晶硅中的快速扩散，形成浅的稳定的源极/漏极结。利用Bipolar工艺中的基极窗口多晶硅和基极多晶硅或者SiGe膜层在CMOS区域的侧墙，在源漏区域上部引入介质膜刻蚀停止层，这样可以精确控制后续源漏扩展区和局域连线的刻蚀后抬高源漏多晶硅的高度，克服不同尺寸图形和晶圆的工艺面内均一性问题。本发明的方法可以集成具有抬高源漏结构的CMOS和Bipolar结构，减小有源区到栅极的设计尺寸，增加单位面积晶体管数量；扩大工艺窗口；减小源漏寄生电容，改善短沟道效应；工艺方面抬高的多晶硅厚度可以精确控制，克服面内均一性和不同结构的负载效应。同时由于源漏区的扩展，放宽了接触孔设计尺寸，扩大接触孔的工艺窗口；器件方面由于减小了源漏区面积，源漏寄生电容得到有效控制，同时抬高源漏的多晶硅材料可以实现高剂量低能量的注入，利用杂质在多晶硅内的快速扩散形成稳定的浅的源漏结，克服短沟道效应。
附图说明
图1-图11是本发明方法的工艺流程剖面示意图。
图1是本发明方法的步骤1栅极侧墙刻蚀完成后的剖面示意图；
图2是本发明方法的步骤2抬高源漏区生长完成后的剖面示意图；
图3是本发明方法的步骤3基区多晶硅生长完成后的剖面示意图；
图4是本发明方法的步骤4基极多晶硅刻蚀完成后的剖面示意图；
图5是本发明方法的步骤5CMOS保护层介质膜去除后的剖面示意图；
图6是本发明方法的步骤6发射极多晶硅沉积后的剖面示意图；
图7是本发明方法的步骤7源漏扩展区/局域连线刻蚀后的剖面示意图；
图8是本发明方法的步骤8填充材料涂布后的剖面示意图；
图9是本发明方法的步骤9填充材料回刻及多晶硅侧墙刻蚀后的剖面示意图；
图10是本发明方法的步骤10填充材料和介质膜刻蚀停止层去除后的剖面示意图；
图11是本发明方法的步骤11金属硅化物形成和接触孔形成后最终器件的剖面示意图；
图中附图标记说明如下：
101是有源区，102是浅沟槽隔离区，103是栅极氧化层，104是栅极多晶硅，105是顶层介质膜，106是栅极侧墙，107是抬高源漏区，108是介质膜，109是多晶硅(第一层多晶硅膜)，109X是多晶硅侧墙(第一多晶硅侧墙)，110是多晶硅(第二层多晶硅膜)，111是光刻胶，112是，有机抗反射层，113是金属硅化物，114是接触孔。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明在传统浅沟槽隔离(STI)结构的基础上，形成传统栅极结构，LDD注入以后，形成侧墙保护层(spacer)，侧墙保护层形成使用各向异性干法刻蚀并造成硅基板有一定的刻蚀量，用选择性外延在源漏区生长出多晶硅形成抬高源漏区，其他区域不生长出多晶硅。然后沉积一层介质膜把CMOS区域保护住。在形成Bipolar的工艺流程里，基极多晶硅刻蚀以后，利用栅极的形貌形成多晶硅侧墙，利用侧墙的自对准特性，把CMOS区域介质膜保护层去掉，保留多晶硅侧墙下的介质膜作为后续多晶硅回刻的刻蚀停止层。利用Bipolar工艺中的发射极多晶硅作为抬高源漏区向STI区域的扩展以及CMOS局部区域的连线，图形化以后涂布一层填充能力强的光刻胶或者有机抗反射层，回刻填充材料以及源漏区域上方发射极多晶硅，刻蚀停止在介质膜保护层。最后去除填充材料和刻蚀停止层，完成源漏注入以及金属化，按照传统流程完成接触孔和后段金属连线工艺。
以下列举了一个实现本发明的具体实施例：
本发明方法，具体包括如下步骤：
1.如图1所示，按照传统工艺流程完成CMOS栅极图形定义以及侧墙的形成，CMOS区域结构包括有源区101，浅沟槽隔离区102，栅极结构，其中栅极结构从下到上依次为20-70埃的栅极氧化层103，2000埃左右的栅极多晶硅104，1000埃左右的顶层介质膜105，栅极侧墙106。在传统浅沟槽隔离(STI)结构的基础上，形成传统栅极结构，LDD注入以后，形成栅极侧墙106，在形成栅极侧墙106的时候使用干法各向异性刻蚀使硅基板的有源区101有大概20-100埃的损失量。因为硅基板在刻蚀过程中被损伤，在后续的外延工艺中源漏区会生长出多晶硅。
2.如图2所示，使用选择性外延工艺在源漏区生长出抬高的500-1000埃的多晶硅，作为抬高源漏区107，其他区域不生长多晶硅。
3.如图3所示，按照传统BiCMOS工艺沉积一层200-800埃左右的介质膜108(把CMOS区域保护住)和500埃左右的多晶硅。介质膜108可以是氧化膜，或者氮化膜，或者是氧化膜和氮化膜组合的复合膜。使用光刻和刻蚀工艺定义Bipolar三极管基区开口图形，使用外延工艺，在基区区域生长SiGe单晶或者硅单晶，在非基区区域生长SiGe多晶或者硅多晶，这层多晶硅(即在非基区区域生长的SiGe多晶或者硅多晶)和前面500埃的多晶硅共同组成CMOS区域多晶硅109，多晶硅109的厚度在500-1500埃(本实施例为1500埃左右)。介质膜108和Bipolar基区开口介质膜是同一层膜，多晶硅109和基区开口多晶硅膜是同一层膜。
4.如图4所示，使用光刻工艺，Bipolar区域定义基区图形，在CMOS区域全部打开，使用各向异性干法刻蚀多晶硅109，在CMOS区域形成多晶硅侧墙109X，多晶硅侧墙109X的高度在300-1000埃左右，刻蚀停止在介质膜108上面。回刻多晶硅109工艺和Bipolar基区刻蚀可以是同一步刻蚀工艺。
5.如图5所示，去除部分介质膜108，利用多晶硅侧墙109X的自对准特性，把CMOS区域的介质膜108去掉，在多晶硅侧墙109X下保留部分介质膜108，这层介质膜108在后续步骤中作为多晶硅回刻的刻蚀阻挡层。该步骤刻蚀条件可以是干法刻蚀，也可以是湿法刻蚀，也可以是干法和湿法刻蚀的组合。
6.如图6所示，在Bipolar后续工艺进行厚度为1000-2000埃左右的发射极多晶硅110的沉积工艺以后，多晶硅110覆盖整个CMOS区域，多晶硅110与多晶硅侧墙109X连接，多晶硅110和外延生长的抬高源漏区107在浅沟槽隔离区102和有源区101交界处连接，在抬高源漏区107正上方和多晶硅110侧壁下方有介质膜108隔离。
7.如图7所示，使用光刻工艺，用光刻胶111定义出CMOS源漏扩展区域以及局域连线图形，使用刻蚀工艺刻蚀发射极多晶硅110，刻蚀停止在浅沟槽隔离区102上。Bipolar区域的发射极刻蚀可以在同一步(相同光罩)完成(即源漏扩展区域、局部连线图形和Bipolar区域发射极图形可以在同一步完成)，也可以在不同的光刻刻蚀步骤完成。所述局部连线图形包括不同晶体管之间源极、栅极以及漏极的连接，可以横跨栅极，通过栅极上面的介质膜做为隔离层。局部连线图形不是必须的。
8.如图8所示，涂布一层填充能力很好的有机抗反射层112作为填充材料，使有栅极图形的区域上面的有机抗反射层112较薄，浅沟槽隔离区102上的有机抗反射层112的厚度较厚，在bipolar三极管区域用光刻胶保护。有机抗反射层材料112的涂布厚度在1500-4000埃，该有机抗反射层材料112在其它区域的厚度大于栅极图形区域上方厚度的500埃以上。
9.如图9所示，使用干法刻蚀回刻有机抗反射层112和多晶硅110侧墙和多晶硅侧墙109X，侧墙区域停止在介质膜108上面，因为有作为刻蚀停止层的介质膜108存在，在不同结构和不同区域的刻蚀负载效应得到解决。在刻蚀有机抗反射层和多晶硅的时候，Bipolar区域使用光刻胶保护。刻蚀分为两步：第一步把多晶硅110侧壁上方的薄的有机抗反射层112打开(即打开栅极图形上方的有机抗反射层112)，同时，有机抗反射层112厚的区域保留一定量(即保留栅极图形旁边的有机抗反射层112)，保留厚度大于300埃。第二步使用多晶硅110对有机抗反射层112和介质膜108高选择比的条件(多晶硅110对有机抗反射层112和介质膜108的选择比大于5∶1)刻蚀多晶硅侧墙，以介质膜108作为刻蚀停止层刻蚀有机抗反射层112和多晶硅110。
10.如图10所示，去除光刻胶和有机抗反射层112，湿法去除介质膜108，之后，CMOS区域形成具有抬高源漏区107并且扩展到浅沟槽隔离区102上面的结构(多晶硅110作为抬高源漏扩展区)，然后分别进行nMOS和pMOS的源漏注入(源漏注入可以使用高剂量低能量条件，例如，能量范围在5Kev-20Kev，剂量范围在5E14-1E16)，经过高温热过程，注入杂质部分扩散到硅基板中，形成浅的稳定的源漏结。
11.最后使用传统的金属硅化物形成工艺和接触孔工艺形成图11所示结构，这种结构具有以下特征：1.抬高源漏区107可以扩展到浅沟槽隔离区102部分，扩展距离大于0.1微米，源漏设计尺寸甚至可以小于接触孔114设计尺寸，大大缩小器件面积。2.抬高源漏区107和抬高源漏扩展区(多晶硅110)的厚度差异可以控制在+/-100埃范围内；因为有介质膜108和有机抗反射层112的存在，在本实施例的步骤9中的多晶硅回刻步骤中，抬高源漏区107和多晶硅110是被保护住的，所以它的厚度变化只受成膜工艺的影响，实际上其厚度差异控制范围比100埃还要小。本发明抬高源漏区107和抬高源漏扩展区(多晶硅110)的厚度差异明显要低于现有工艺，从而有利于克服面内均一性和不同结构的负载效应。3.抬高源漏区107和抬高源漏扩展区110是多晶硅，厚度可以在1000埃左右，源漏注入可以使用高剂量低能量条件形成源漏结。
Claims (16)
1.一种抬高源漏结构CMOS和Bipolar器件的集成方法，其特征在于，这种方法包含以下步骤：
步骤1,采用传统工艺形成具有浅沟槽隔离结构的栅极图形，然后形成栅极侧墙，栅极侧墙刻蚀造成部分硅基板损失；
步骤2，在源漏区选择性外延生长多晶硅，形成抬高源漏区；
步骤3，依次沉积介质膜及第一层多晶硅膜；在步骤3中，第一层多晶硅膜采用如下步骤形成：首先，在介质膜上沉积一层500埃的多晶硅；然后使用光刻和刻蚀工艺定义Bipolar三极管基区开口图形，使用外延工艺，在基区区域生长SiGe单晶或者硅单晶，在非基区区域生长SiGe多晶或者硅多晶，这层SiGe多晶或者硅多晶和前面500埃的多晶硅共同组成CMOS区域的第一层多晶硅膜；
步骤4，回刻第一层多晶硅膜，刻蚀停止在介质膜上，形成第一多晶硅膜侧墙；在步骤4中，所述回刻第一层多晶硅膜工艺和Bipolar基区刻蚀是同一步刻蚀工艺，该步骤具体为：使用光刻工艺，Bipolar区域定义基区图形，在CMOS区域全部打开,使用各向异性干法刻蚀回刻第一层多晶硅膜，回刻形成的多晶硅侧墙高度在300-1000埃；
步骤5，去除部分介质膜，保留第一多晶硅侧墙下方的介质膜；
步骤6，沉积第二层多晶硅膜，与第一多晶硅侧墙连接，和步骤2形成的抬高源漏区在浅沟槽隔离区和有源区交界处连接，在抬高源漏区正上方和第二层多晶硅膜侧壁下方由介质膜隔离；
步骤7，使用光刻刻蚀工艺形成源漏扩展区域和局部连线图形，刻蚀停止在浅沟槽隔离区上面；
步骤8，涂布填充材料，使栅极图形上方的填充材料厚度较薄，栅极图形旁边的填充材料厚度较厚；
步骤9，回刻填充材料和第一多晶硅侧墙和第二多晶硅侧墙，填充材料较薄的区域全部打开，填充材料较厚的区域部分保留，刻蚀多晶硅侧墙停止在介质膜上；
步骤10，去除填充材料和介质膜，进行源漏注入，并使用高温扩散工艺，使杂质扩散到硅基板中，形成浅的源漏结；
步骤11，采用传统的金属硅化物形成工艺和接触孔工艺形成最终器件结构。
2.如权利要求1所述的方法，其特征在于，步骤11完成后，所述最终器件结构的抬高源漏区部分扩展到浅沟槽隔离区的，扩展距离大于0.1微米，所述抬高源漏区域和源漏扩展区域的材料为多晶硅，抬高源漏区多晶硅的厚度为1000埃，抬高源漏扩展区多晶硅的厚度为1000埃。
3.如权利要求1所述的方法，其特征在于，在步骤1中，所述栅极侧墙刻蚀使用各向异性干法刻蚀工艺完成，刻蚀后造成20-100埃的硅基板损失。
4.如权利要求1所述的方法，其特征在于，在步骤2中，所述选择性外延生长多晶硅的厚度在500-1000埃。
5.如权利要求1所述的方法，其特征在于，在步骤3中，所述介质膜是氧化膜，或者氮化膜，或者是氧化膜和氮化膜组合的复合膜，该介质膜的厚度在200-800埃；所述第一层多晶硅膜的厚度在500-1500埃；所述介质膜和Bipolar基区开口介质膜是同一层膜，所述第一层多晶硅膜和基区开口多晶硅膜是同一层膜。
6.如权利要求1所述的方法，其特征在于，在步骤5中，所述介质膜去除使用湿法刻蚀工艺，或者干法刻蚀工艺，或者干法刻蚀和湿法刻蚀工艺的组合。
7.如权利要求1或6所述的方法，其特征在于，在步骤5中，所述去除部分介质膜，利用第一多晶硅侧墙的自对准特性，把CMOS区域的介质膜去掉，保留第一多晶硅侧墙下方的介质膜，这层介质膜在后续步骤中作为多晶硅回刻的刻蚀阻挡层。
8.如权利要求1所述的方法，其特征在于，在步骤6中，所述第二层多晶硅膜和Bipolar区发射极多晶硅是同一层膜，所述第二层多晶硅膜的厚度为1000-2000埃，在第二层多晶硅膜沉积以后，第二层多晶硅膜覆盖整个CMOS区域。
9.如权利要求1所述的方法，其特征在于，在步骤7中，所述源漏扩展区域、局部连线图形和Bipolar区域发射极图形在同一步完成。
10.如权利要求1或9所述的方法，其特征在于，在步骤7中，所述局部连线图形包括不同晶体管之间源极、栅极以及漏极的连接，横跨栅极，通过栅极上面的介质膜做为隔离层。
11.如权利要求1所述的方法，其特征在于，在步骤8中，所述填充材料是有机抗反射层材料，涂布厚度在1500-4000埃，该填充材料在栅极图形旁边的厚度大于栅极图形上方厚度的500埃以上。
12.如权利要求1所述的方法，其特征在于，在步骤9中，在刻蚀填充材料和多晶硅的时候，Bipolar区域使用光刻胶保护。
13.如权利要求1或12所述的方法，其特征在于，在步骤9中，采用干法刻蚀，刻蚀分为两步，第一步刻蚀打开栅极图形上方的填充材料，保留栅极图形旁边的填充材料，保留厚度大于300埃；第二步使用多晶硅对填充材料以及介质膜高选择比的条件刻蚀多晶硅侧墙。
14.如权利要求13所述的方法，其特征在于，所述第二步使用多晶硅对填充材料以及介质膜高选择比的条件刻蚀多晶硅侧墙，所述高选择比的条件为：多晶硅对填充材料以及介质膜的选择比大于5:1。
15.如权利要求1所述的方法，其特征在于，在步骤10中，所述源漏注入的注入能量范围在5Kev-20Kev，注入剂量范围在5×1014-1×1016。
16.如权利要求1所述的方法，其特征在于，在步骤11中，所述形成的最终器件结构，其中抬高源漏区和抬高源漏扩展区的厚度差异控制在±100埃范围内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110402826.7A CN103151292B (zh) | 2011-12-07 | 2011-12-07 | 抬高源漏结构CMOS和Bipolar器件的集成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110402826.7A CN103151292B (zh) | 2011-12-07 | 2011-12-07 | 抬高源漏结构CMOS和Bipolar器件的集成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103151292A CN103151292A (zh) | 2013-06-12 |
| CN103151292B true CN103151292B (zh) | 2015-04-08 |
Family
ID=48549276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110402826.7A Active CN103151292B (zh) | 2011-12-07 | 2011-12-07 | 抬高源漏结构CMOS和Bipolar器件的集成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103151292B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107316866B (zh) * | 2016-04-26 | 2020-03-13 | 中芯国际集成电路制造（天津）有限公司 | 射频开关及其制造方法 |
| CN109755131A (zh) * | 2019-01-15 | 2019-05-14 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt选择性外基区的注入方法 |
| CN112786439A (zh) * | 2021-01-19 | 2021-05-11 | 长鑫存储技术有限公司 | 半导体结构的制造方法、半导体结构、晶体管及存储器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101030602A (zh) * | 2007-04-06 | 2007-09-05 | 上海集成电路研发中心有限公司 | 一种可减小短沟道效应的mos晶体管及其制作方法 |
| CN101140888A (zh) * | 2007-10-24 | 2008-03-12 | 北京大学 | 一种制作准双栅mosfet晶体管的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100499159B1 (ko) * | 2003-02-28 | 2005-07-01 | 삼성전자주식회사 | 리세스 채널을 갖는 반도체장치 및 그 제조방법 |
| US6902994B2 (en) * | 2003-08-15 | 2005-06-07 | United Microelectronics Corp. | Method for fabricating transistor having fully silicided gate |
-
2011
- 2011-12-07 CN CN201110402826.7A patent/CN103151292B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101030602A (zh) * | 2007-04-06 | 2007-09-05 | 上海集成电路研发中心有限公司 | 一种可减小短沟道效应的mos晶体管及其制作方法 |
| CN101140888A (zh) * | 2007-10-24 | 2008-03-12 | 北京大学 | 一种制作准双栅mosfet晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103151292A (zh) | 2013-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| CN101622713B (zh) | 源/漏应力器及其方法 | |
| CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| CN102983168B (zh) | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 | |
| CN103545213A (zh) | 半导体器件及其制造方法 | |
| US20180166569A1 (en) | Semiconductor structure and fabricating method thereof | |
| CN103426769A (zh) | 半导体器件制造方法 | |
| US20150249125A1 (en) | Buried-channel field-effect transistors | |
| CN103426768A (zh) | 半导体器件制造方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| US10672895B2 (en) | Method for manufacturing a bipolar junction transistor | |
| CN104425591B (zh) | 晶体管及其形成方法 | |
| US6083798A (en) | Method of producing a metal oxide semiconductor device with raised source/drain | |
| US7279430B2 (en) | Process for fabricating a strained channel MOSFET device | |
| CN103151292B (zh) | 抬高源漏结构CMOS和Bipolar器件的集成方法 | |
| CN103165652B (zh) | Mos器件及其制造方法 | |
| CN104332409B (zh) | 基于深n阱工艺隔离隧穿场效应晶体管的制备方法 | |
| CN102339754B (zh) | 一种son结构mosfet的制备方法 | |
| CN106098783B (zh) | 一种鳍式场效应晶体管及其制备方法 | |
| CN106033727B (zh) | 场效应晶体管的制作方法 | |
| CN100479188C (zh) | 一种体硅mos晶体管的制作方法 | |
| CN104425247A (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN103165672B (zh) | Mos器件及制造方法 | |
| CN106548943A (zh) | 晶体管及其形成方法 | |
| US7943971B1 (en) | Junction field effect transistor (JFET) structure having top-to-bottom gate tie and method of manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140107 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |