CN102339754B - 一种son结构mosfet的制备方法 - Google Patents

一种son结构mosfet的制备方法 Download PDF

Info

Publication number
CN102339754B
CN102339754B CN201010234200.5A CN201010234200A CN102339754B CN 102339754 B CN102339754 B CN 102339754B CN 201010234200 A CN201010234200 A CN 201010234200A CN 102339754 B CN102339754 B CN 102339754B
Authority
CN
China
Prior art keywords
region
preparation
grid region
son
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010234200.5A
Other languages
English (en)
Other versions
CN102339754A (zh
Inventor
黄晓橹
陈静
张苗
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201010234200.5A priority Critical patent/CN102339754B/zh
Publication of CN102339754A publication Critical patent/CN102339754A/zh
Application granted granted Critical
Publication of CN102339754B publication Critical patent/CN102339754B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种SON结构MOSFET的制备方法，通过在体硅衬底上生长缓冲层，然后利用栅区光刻版，采用与栅区光刻工艺所用光刻胶极性相反的光刻胶进行光刻，使有源区上用于形成栅区的位置露出，再进行氢氦离子注入，去除光刻胶后经退火在栅区位置下面的有源区内形成空洞层；最后去除缓冲层，进行标准的CMOS工艺。该方法实现了仅仅在MOS沟道下面具有空洞层的SON结构MOSFET，且并不影响源漏区工艺；使用标准CMOS工艺现有的栅区光刻版进行氢氦注入窗口的定义，不必制备额外的光刻版，并且实现了空洞层和栅区位置的准自对准。

Description

一种SON结构MOSFET的制备方法
技术领域
本发明涉及一种场效应管(MOSFET)的制作工艺，尤其涉及一种SON(SiliconOn Nothing)结构的MOSFET的制作工艺，属于半导体制造技术领域。
背景技术
SOI(Silicon On Insulator)是指绝缘体上硅技术，由于SOI技术减小了源漏的寄生电容，SOI电路的速度相对传统体硅电路的速度有显著的提高，同时SOI还具有短沟道效应小，很好的抗闭锁性，工艺简单等一系列优点，因此SOI技术已逐渐成为制造高速、低功耗、高集成度和高可靠超大规模硅集成电路的主流技术。然而，SOI器件存在自加热效应，它会导致器件性能的退化，严重影响器件的可靠性，当器件尺寸缩小时，其负面影响显得更为突出，因此大大限制了SOI技术的推广。
近年来，为了克服上述问题，提出了一种新型的器件结构SON(Silicon OnNothing)。所谓SON是指将沟道制备在空洞层上的器件结构，空洞层起到SOI中埋氧层的作用，可以保持器件良好的亚阈值特性。若同时使其源漏和衬底直接连接，可以为器件的散热提供良好的通道。
美国专利号为7015147的发明专利《Fabrication of Silicon-On-Nothing(SON)MOSFET Fabrication Using Selective Etching of Si1-xGex Layer》就公开了一种利用选择性刻蚀制作SON场效应管的方法。相对于标准CMOS工艺，该方法需要额外的外延SiGe和Si层，需要额外的选择性SiGe刻蚀区域定义光刻版，且SiGe刻蚀率不容易控制，从而会影响空洞层的形成。同时该方法的源漏和衬底之间填充SiO2，没有和衬底连接，无法克服自加热效应。中国专利号为1209800的发明专利《一种制备SON型场效应晶体管的方法》提出了另一种利用氦或氢氦注入技术制作SON的方法。该方法相对于标准CMOS工艺，需要额外的氢氦注入光刻版，空洞层是在整个有源区内形成，而不是仅仅在MOS沟道下方形成。为了使源漏区与衬底连接，还需要对源漏区通过重离子注入进行非晶化处理，从而使得源漏区体积膨胀以填充源漏区下方的空洞层。这种方法工艺复杂，成本较高，源漏区质量难以控制且影响成品率。
鉴于此，本发明将提出另一种SON场效应管的制作工艺，降低工艺复杂度，提高生产效率，节约生产成本。
发明内容
本发明要解决的技术问题在于提供一种SON结构MOSFET的制备方法，该方法工艺简单，生产成本低，且与传统CMOS工艺完全兼容。
为了解决上述技术问题，本发明采用如下技术方案：
一种SON结构MOSFET的制备方法，包括以下步骤：
步骤一、形成有源区；
步骤二、在有源区上形成缓冲层；
步骤三、利用栅区光刻版，采用与栅区光刻工艺所用光刻胶极性相反的光刻胶进行光刻，使有源区上用于形成栅区的位置露出，然后进行氢氦离子注入，去除光刻胶后经退火在用于形成栅区的位置下面的有源区内形成空洞层；
步骤四、去除缓冲层；
步骤五、在所述空洞层两端形成源区及漏区，在空洞层上形成沟道，并利用所述栅区光刻版采用栅区光刻工艺制作栅区，完成MOSFET器件结构。
其中，步骤一通过浅沟槽隔离技术在体硅衬底上形成有源区；步骤二通过热生长或低压化学气相沉积(LPCVD)形成缓冲层，所形成的缓冲层为SiO2，其厚度在以上；步骤三中退火的条件为在1800-2200℃的氮气环境中进行退火；步骤四采用湿法刻蚀去除缓冲层。
本发明的有益效果在于：由于使用栅区光刻版进行氢氦注入窗口的定义，仅仅在MOS沟道下面形成空洞层，实现了栅区位置和空洞层的准自对准；且并不影响源漏区工艺，使源漏区和衬底完全相连，不存在自加热效应。本发明的SON结构MOSFET的制备方法工艺简单，与传统体硅CMOS技术完全兼容，有利于生产效率、成品率的提高，由于不必制备额外的光刻版，可大大节约生产成本，具有重要的经济价值。
附图说明
图1-4为利用本发明方法制备CMOS器件结构的工艺流程示意图。
具体实施方式
下面结合附图进一步说明本发明的器件结构，为了示出的方便附图并未按照比例绘制。
请参看图1-4，利用本发明的制备方法，以CMOS器件为例，包括以下步骤：
步骤一、如图1所示，通过浅沟槽隔离技术在体硅衬底(p型Si衬底)上形成有源区，这与传统体硅CMOS工艺完全相同。
步骤二、通过热生长或LPCVD在有源区上形成厚度为以上的SiO2缓冲层。
步骤三、如图2所示，利用栅区光刻版，采用与栅区光刻工艺所用光刻胶极性相反的光刻胶进行光刻，使有源区上用于形成栅区的位置露出。然后，进行氢氦离子注入，去除光刻胶后，在1800-2200℃，优选2000℃左右的氮气环境中进行高温退火，从而在用于形成栅区的位置下面的有源区内形成空洞层。由于新制光刻版是较为昂贵的，该步骤不需增加新的光刻版，而是利用标准CMOS工艺中现有的栅区光刻版进行氢氦注入窗口的定义，因此大大降低了生产成本，并且实现了空洞层和栅区位置的准自对准。
步骤四、采用湿法刻蚀去除SiO2缓冲层，如图3所示。
步骤五、利用标准的CMOS工艺，在所述空洞层两端形成源区及漏区，在空洞层上形成沟道，并利用所述栅区光刻版采用栅区光刻工艺制作栅区，完成MOSFET器件结构，从而实现了仅仅在MOS沟道下面具有空洞层，且不会影响源漏区的工艺。
其中，栅区包括栅介质层和位于栅介质层上的栅电极，栅介质材料可以为二氧化硅、氮氧硅化合物、或铪基的高介电常数材料等，栅电极材料可以为传统的多晶硅，或者钛、镍、钽、钨、氮化钽、氮化钨、氮化钛、硅化钛、硅化钨或硅化镍中的一种或其组合。在栅区周围还可制作侧墙隔离结构，其材料可以是二氧化硅、氮化硅等的一种或其组合，最终完成的器件结构如图4所示。
本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。

Claims (6)

1.一种SON结构MOSFET的制备方法，其特征在于，包括以下步骤：
步骤一、形成有源区；
步骤二、在有源区上形成缓冲层；
步骤三、利用栅区光刻版，采用与栅区光刻工艺所用光刻胶极性相反的光刻胶进行光刻，使有源区上用于形成栅区的位置露出，然后进行氢氦离子注入，去除光刻胶后经退火在用于形成栅区的位置下面的有源区内形成空洞层；所述空洞层和所述栅区位置准自对准；
步骤四、去除缓冲层；
步骤五、在所述空洞层两端形成源区及漏区，所述源区及漏区分别连接于所述空洞层的两端，且所述源区及漏区的下表面低于所述空洞层的下表面；然后在空洞层上形成沟道，并利用所述栅区光刻版采用栅区光刻工艺制作栅区，完成MOSFET器件结构；所述沟道通过所述空洞层与衬底隔离。
2.根据权利要求1所述一种SON结构MOSFET的制备方法，其特征在于：步骤一通过浅沟槽隔离技术在体硅衬底上形成有源区。
3.根据权利要求1所述一种SON结构MOSFET的制备方法，其特征在于：步骤二通过热生长或低压化学气相沉积形成缓冲层。
4.根据权利要求3所述一种SON结构MOSFET的制备方法，其特征在于：所形成的缓冲层为SiO2，其厚度在以上。
5.根据权利要求1所述一种SON结构MOSFET的制备方法，其特征在于：步骤三中退火的条件为：在1800-2200℃的氮气环境中进行退火。
6.根据权利要求1所述一种SON结构MOSFET的制备方法，其特征在于：步骤四采用湿法刻蚀去除缓冲层。
CN201010234200.5A 2010-07-22 2010-07-22 一种son结构mosfet的制备方法 Expired - Fee Related CN102339754B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010234200.5A CN102339754B (zh) 2010-07-22 2010-07-22 一种son结构mosfet的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010234200.5A CN102339754B (zh) 2010-07-22 2010-07-22 一种son结构mosfet的制备方法

Publications (2)

Publication Number Publication Date
CN102339754A CN102339754A (zh) 2012-02-01
CN102339754B true CN102339754B (zh) 2014-08-20

Family

ID=45515406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010234200.5A Expired - Fee Related CN102339754B (zh) 2010-07-22 2010-07-22 一种son结构mosfet的制备方法

Country Status (1)

Country Link
CN (1) CN102339754B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683203B (zh) * 2012-05-04 2014-12-10 上海华力微电子有限公司 一种制作内建应力硅纳米线的方法
CN103531444B (zh) * 2012-07-02 2016-05-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105552019A (zh) * 2015-12-29 2016-05-04 中国科学院上海微系统与信息技术研究所 一种绝缘体岛上硅衬底材料及其制备方法
CN105428358A (zh) * 2015-12-29 2016-03-23 中国科学院上海微系统与信息技术研究所 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法
CN106006542B (zh) * 2016-06-06 2018-10-12 杭州电子科技大学 一种控制硅基微结构内部空腔形成位置的研究方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1479354A (zh) * 2003-08-05 2004-03-03 北京大学 一种制备son型场效应晶体管的方法
CN1669148A (zh) * 2002-05-08 2005-09-14 日本电气株式会社 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN101299411A (zh) * 2007-04-30 2008-11-05 深圳先进技术研究院 一种son型金属氧化物半导体场效应管器件的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800518B2 (en) * 2002-12-30 2004-10-05 International Business Machines Corporation Formation of patterned silicon-on-insulator (SOI)/silicon-on-nothing (SON) composite structure by porous Si engineering
US7906381B2 (en) * 2007-07-05 2011-03-15 Stmicroelectronics S.A. Method for integrating silicon-on-nothing devices with standard CMOS devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1669148A (zh) * 2002-05-08 2005-09-14 日本电气株式会社 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN1479354A (zh) * 2003-08-05 2004-03-03 北京大学 一种制备son型场效应晶体管的方法
CN101299411A (zh) * 2007-04-30 2008-11-05 深圳先进技术研究院 一种son型金属氧化物半导体场效应管器件的制备方法

Also Published As

Publication number Publication date
CN102339754A (zh) 2012-02-01

Similar Documents

Publication Publication Date Title
TWI545761B (zh) 半導體元件與其形成方法及ｐ型金氧半電晶體
CN102194756B (zh) 鳍式场效晶体管及其制法
US8890245B2 (en) Raised source/drain structure for enhanced strain coupling from stress liner
US9966456B1 (en) Methods of forming gate electrodes on a vertical transistor device
CN102184898B (zh) 半导体器件制作方法和SiGe HBT晶体管制作方法
CN103094089B (zh) 鳍式场效应晶体管栅极氧化物
CN101924138B (zh) 防止浮体及自加热效应的mos器件结构及其制备方法
KR20120022464A (ko) 반도체 장치의 제조방법
US8501577B2 (en) Preparation method for full-isolated SOI with hybrid crystal orientations
CN102339754B (zh) 一种son结构mosfet的制备方法
CN103632973A (zh) 半导体器件及其制造方法
CN108573874B (zh) 具有hkmg的nmos的制造方法
US9356124B2 (en) Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure
CN105226021A (zh) 半导体结构及其形成方法
CN104752202B (zh) 一种半导体器件的制造方法
US9460957B2 (en) Method and structure for nitrogen-doped shallow-trench isolation dielectric
US20180308977A1 (en) Embedded sige process for multi-threshold pmos transistors
KR101336219B1 (ko) 매몰 도핑 층을 갖는 완전 공핍 ｓｏｉ 소자
CN105575815A (zh) 半导体器件的形成方法
CN105633000A (zh) 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法
WO2014008691A1 (zh) 半导体器件制造方法
CN103151292B (zh) 抬高源漏结构CMOS和Bipolar器件的集成方法
CN104183490A (zh) Mos晶体管的形成方法
CN103165509B (zh) 准绝缘体上硅场效应晶体管的制备方法
CN101145582A (zh) 一种准双栅mos晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820

Termination date: 20180722

CF01 Termination of patent right due to non-payment of annual fee