CN105428358A - 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 - Google Patents
一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 Download PDFInfo
- Publication number
- CN105428358A CN105428358A CN201511018014.7A CN201511018014A CN105428358A CN 105428358 A CN105428358 A CN 105428358A CN 201511018014 A CN201511018014 A CN 201511018014A CN 105428358 A CN105428358 A CN 105428358A
- Authority
- CN
- China
- Prior art keywords
- silicon
- insulating barrier
- cmos device
- top layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 141
- 239000010703 silicon Substances 0.000 title claims abstract description 141
- 239000000758 substrate Substances 0.000 title claims abstract description 112
- 239000012212 insulator Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 140
- 230000004888 barrier function Effects 0.000 claims description 76
- 238000002360 preparation method Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 239000012298 atmosphere Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 abstract 1
- 230000000875 corresponding effect Effects 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003471 anti-radiation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- LBDSXVIYZYSRII-IGMARMGPSA-N alpha-particle Chemical compound [4He+2] LBDSXVIYZYSRII-IGMARMGPSA-N 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法，包括：图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；CMOS器件，制作于所述图形化绝缘体上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。本发明在图形化绝缘体上硅衬底上制作CMOS器件，所述图形化绝缘体上硅衬底的绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性。
Description
技术领域
本发明属于半导体制造领域，特别是涉及一种基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法。
背景技术
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此，SOI逐渐成为了深亚微米的低压、低功耗集成电路的主流技术。
开始采用SOI材料做基板时，芯片制造商在生产过程中仍然能够继续使用传统的制造工艺和设备。事实证明，SOI完全能够满足主流MOSFET(金属氧化物半导体场效应晶体管)的性能需求。对CMOS(互补金属氧化物半导体)器件的性能改善、漏电流减小以及功耗减少等都会产生极大的促进作用，特别适合于低电压器件结构等。
除了CMOS器件，SOI还可用来制造技术领先的微电子机械系统(MEMS)，MEMS可用于传感器以及微光电技术电路等。此外，也可以利用SOI增强BiCMOS、功率器件和高压器件的性能，另外还能够改善在高温环境或者曝光在电离辐射环境下的集成电路的性能。
SOI晶圆制造的芯片由数百万含晶体管的绝缘区组成，每个绝缘区都与其它绝缘区和其下的体型衬底硅基板互相隔离。这一特点极大地简化了电路的设计：由于晶体管之间是互相隔离的，设计师无需为了实现反偏结点的电气绝缘而设计复杂的电路方案。同时绝缘层也会保护顶层和体硅衬底基板上寄生的活动硅层。SOI的这两个优点，使得设计师们能够研发出更加紧凑的超大规模集成电路(VLSI)芯片。
同时，集成电路制造商利用SOI还能够生产出在待机和操作模式下功耗更低的CMOS电路。由于此结构中绝缘层把活动硅膜层与体型衬底硅基板分隔开来，因此大面积的p-n结将被介电隔离(dielectricisolation)取代。源极和漏极(drainregions)向下延伸至氧化埋层(buriedoxideBOX)，有效减少了漏电流和结电容。其结果必然是大幅度提高了芯片的运行速度，拓宽了器件工作的温度范围。SOI器件还具有极小的结面积，因此具有良好的抗软失效、瞬时辐照和单粒子(α粒子)翻转能力。
相对于体硅材料器件来说，SOI的寄生电容、源漏耦合、抗辐照等相关性能都有显著的提高，然而由于一般的SOI器件的有源区顶层硅与绝缘层接触，对器件造成了以下影响：
第一，源漏与衬底之间存在一定的寄生电容，影响器件速度；
第二，源漏之间通过底层BOX耦合，在较小尺寸的器件中易产生短沟道效应；
第三，沟道下方绝缘层中的缺陷会对沟道载流子造成散射，影响载流子的迁移率；
第四，高能粒子入射后，将在BOX绝缘层中激发电子-空穴对，影响器件的抗辐照性能。基于以上所述，提供一种具有较高可靠性的SOI衬底上的CMOS器件结构实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法，用于进一步提高传统SOI衬底上制作CMOS器件的可靠性。
为实现上述目的及其他相关目的，本发明提供一种基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，包括步骤：步骤1)，制作图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；步骤2)，于所述图形化绝缘体上硅衬底上制作CMOS器件，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法的一种优选方案，步骤1)包括：步骤1-1)，提供第一硅衬底，于所述第一硅衬底表面形成第一绝缘层；步骤1-2)，对所述第一硅衬底进行剥离离子注入，于所述硅衬底中定义剥离界面；步骤1-3)，于所述第一绝缘层表面形成掩膜层，并于对应于制备晶体管沟道的位置形成刻蚀窗口，基于所述刻蚀窗口刻蚀所述第一绝缘层，形成直至所述第一硅衬底的凹槽；步骤1-4)，提供第二硅衬底，于所述第二硅衬底表面形成第二绝缘层，并键合所述第二绝缘层及所述第一绝缘层；步骤1-5)，进行退火工艺使所述第一硅衬底从剥离界面处剥离，与所述第一绝缘层相接的部分作为图形化绝缘体上硅衬底材料的硅顶层；步骤1-6)，进行高温退火，以加强所述第二绝缘层及所述第一绝缘层的键合强度。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法的一种优选方案，步骤1-1)中，采用热氧化工艺于所述第一硅衬底表面形成二氧化硅层，作为第一绝缘层，所述第一绝缘层的厚度为不小于5nm。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法的一种优选方案，步骤1-2)中，所述剥离离子为H离子或He离子，所述剥离离子于所述第一硅衬底的注入深度为20～2000nm。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法的一种优选方案，步骤1-5)中，退火工艺的气氛为N2气氛退火工艺的温度范围为400～500℃，以使所述第一硅衬底从剥离界面处剥离。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法的一种优选方案，步骤1-5)中，还包括对所述顶层硅表面进行CMP抛光的步骤。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法的一种优选方案，步骤2)包括：
步骤2-1)，于PMOS器件区域及NMOS器件区域之间制作隔离结构；
步骤2-2)，于对应于所述凹槽的顶层硅表面制作栅极结构；
步骤2-3)，于PMOS器件区域的沟道两侧的顶层硅制作P型源区及P型漏区，于NMOS器件区域的沟道两侧的顶层硅制作N型源区及N型漏区。
本发明还提供一种基于图形化绝缘体上硅衬底的CMOS器件结构，包括：图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；CMOS器件，制作于所述图形化绝缘体上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的一种优选方案，所述绝缘层为二氧化硅层，所述绝缘层的厚度为不小于10nm。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的一种优选方案，所述顶层硅的厚度范围为20～2000nm。
作为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的一种优选方案，所述CMOS器件包括：隔离结构，制作于PMOS器件区域及NMOS器件区域之间；栅极结构，制作于对应于所述凹槽的顶层硅表面；P型源区及P型漏区，制作于PMOS器件区域的沟道两侧的顶层硅中；以及N型源区及N型漏区，制作于NMOS器件区域的沟道两侧的顶层硅中。
如上所述，本发明的基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法，具有以下有益效果：本发明在图形化绝缘体上硅衬底上制作CMOS器件，所述图形化绝缘体上硅衬底的绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性，主要包括：1)减小了CMOS器件源漏与衬底的寄生电容，提高了器件工作速度；2)减小了源漏耦合，从而抑制了短沟道效应，可以制作更小沟道尺寸的晶体管；3)消除了沟道下方BOX层中的缺陷对沟道载流子的散射，提高载流子迁移率；4)抑制高能粒子入射对器件的影响，增加器件抗辐照性能。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
附图说明
图1～图10分别显示为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法各步骤所呈现的结构示意图。
图11显示为本发明的基于图形化绝缘体上硅衬底的CMOS器件结构的结构示意图。
元件标号说明
101第一硅衬底
102第一绝缘层
103凹槽
104第二硅衬底
105隔离结构
106栅极结构
107NMOS器件的源区
108NMOS器件的漏区
109PMOS器件的源区
110PMOS器件的漏区
111第二绝缘层
201底层硅
202绝缘层
203凹槽
204顶层硅
205隔离结构
206栅极结构
207NMOS器件的源区
208NMOS器件的漏区
209PMOS器件的源区
210PMOS器件的漏区
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图10所示，本实施例提供一种基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，包括步骤：
如图1～图7所示，首先步骤1)，制作图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层。
作为示例，步骤1)包括：
如图1～图2所示，首先进行步骤1-1)，提供第一硅衬底101，于所述第一硅衬底101表面形成第一绝缘层102。
作为示例，采用热氧化工艺于所述第一硅衬底101表面形成二氧化硅层，作为第一绝缘层102，在本实施例中，所述热氧化工艺选用为干法热氧化工艺，氧化的温度范围为900～1200℃，具体选用为1000℃。
作为示例，所述第一绝缘层102的厚度为不小于5nm，所述第一绝缘层102的厚度可以依据热氧化工艺的温度及时间确定。在本实施例中，所述第一绝缘层102的厚度为20nm。
如图3所示，然后进行步骤1-2)，对所述第一硅衬底101进行剥离离子注入，于所述硅衬底中定义剥离界面。
作为示例，所述剥离离子为H离子，离子注入参数视所需的注入深度而定。当然，在其它的实施例中，也可以选用He离子作为剥离离子进行注入，并不限于此处所列举的示例。
作为本发明的图形化绝缘体上硅衬底材料的制备方法的一种优选方案，步骤2)中，所述剥离离子于所述第一硅衬底101的注入深度为20～2000nm。
如图4所示，接着进行步骤1-3)，于所述第一绝缘层102表面形成掩膜层，并于对应于制备晶体管栅极的位置形成刻蚀窗口，基于刻蚀窗口刻蚀所述第一绝缘层102，形成直至所述第一硅衬底101的凹槽103。
作为示例，所述掩膜层可以为光刻胶、氮化硅或其组合。
作为示例，可以选用RIE或ICP干法刻蚀法刻蚀所述第一绝缘层102，直至所述第一绝缘层102的厚度还剩几纳米时，使用HF湿法腐蚀进一步去除，以形成直至所述第一硅衬底101的凹槽103，并使凹槽103内的第一硅衬底101获得光滑表面。
作为示例，在刻蚀完成后，还包括对所述第一硅衬底101进行清洗的步骤。
如图5～图6所示，接着进行步骤1-4)，提供第二硅衬底104，于所述第二硅衬底104表面形成第二绝缘层111，并键合所述第二绝缘层111及所述第一绝缘层102；
作为示例，采用热氧化工艺于所述第二硅衬底104表面形成二氧化硅层，作为第二绝缘层111，在本实施例中，所述热氧化工艺选用为干法热氧化工艺，氧化的温度范围为900～1200℃，具体选用为1000℃。
作为示例，所述第二绝缘层111的厚度为不小于5nm，所述第二绝缘层111的厚度可以依据热氧化工艺的温度及时间确定。在本实施例中，所述第二绝缘层111的厚度为20nm
作为示例，在键合之前，还包括对所述第二硅衬底104进行清洗的步骤。
作为示例，在键合前，还包括对所述第二绝缘层111以及第一绝缘层102表面进行等离子亲水处理的步骤。
如图7所示，最后进行步骤1-5)，进行退火工艺使所述第一硅衬底101从剥离界面处剥离，与所述第一绝缘层102相接的部分作为图形化绝缘体上硅衬底材料的硅顶层。
作为示例，退火工艺的气氛为N2气氛。
作为示例，退火工艺的温度范围为400～500℃，以使所述第一硅衬底101从剥离界面处剥离，在本实施例中，所述退火工艺的温度选用为450℃。
作为示例，还包括步骤1-6)，进行高温(1000～1200℃)退火，以加强所述第二绝缘层111及所述第一绝缘层102的键合强度。
最后，采用CMP工艺对所述顶层硅表面进行抛光，获得光洁表面的顶层硅。
如图8～图10所示然后进行步骤2)，于所述图形化绝缘体上硅衬底上制作CMOS器件，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。
作为示例，步骤2)包括：
如图8所示，首先进行步骤2-1)，于PMOS器件区域及NMOS器件区域之间制作隔离结构105；
如图9所示，接着进行步骤2-2)，于对应于所述凹槽103的顶层硅表面制作栅极结构106；
如图10所示，最后进行步骤2-3)，于PMOS器件区域的沟道两侧的顶层硅制作P型源区109及P型漏区110，于NMOS器件区域的沟道两侧的顶层硅制作N型源区107及N型漏区108。
本发明还提供一种基于图形化绝缘体上硅衬底的CMOS器件结构，包括：图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅201、绝缘层202以及顶层硅204，且所述绝缘层202对应于制备晶体管沟道的位置形成有凹槽203，所述凹槽203与底层硅之间保留有部分的绝缘层；CMOS器件，制作于所述图形化绝缘体上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽203对应的顶层硅204中。
作为示例，所述绝缘层202为二氧化硅层，所述绝缘层202的厚度为不小于10nm。
作为示例，所述顶层硅204的厚度范围为20～2000nm。
作为示例，所述CMOS器件包括：隔离结构205，制作于PMOS器件区域及NMOS器件区域之间；栅极结构206，制作于对应于所述凹槽的顶层硅表面；P型源区209及P型漏区210，制作于PMOS器件区域的沟道两侧的顶层硅中；以及N型源区207及N型漏区208，制作于NMOS器件区域的沟道两侧的顶层硅中。
如上所述，本发明的基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法，具有以下有益效果：本发明在图形化绝缘体上硅衬底上制作CMOS器件，所述图形化绝缘体上硅衬底的绝缘层对应于制备晶体管栅极结构的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性，主要包括：1)减小了源漏与衬底的寄生电容，提高了器件工作速度；2)减小了源漏耦合，从而抑制了短沟道效应，可以制作更小沟道尺寸的晶体管；3)消除了沟道下方BOX层中的缺陷对沟道载流子的散射，提高载流子迁移率；4)抑制高能粒子入射对器件的影响，增加器件抗辐照性能。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于，包括步骤：
步骤1)，制作图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底
层硅之间保留有部分的绝缘层；
步骤2)，于所述图形化绝缘体上硅衬底上制作CMOS器件，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。
2.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于，步骤1)包括：
步骤1-1)，提供第一硅衬底，于所述第一硅衬底表面形成第一绝缘层；
步骤1-2)，对所述第一硅衬底进行剥离离子注入，于所述硅衬底中定义剥离界面；
步骤1-3)，于所述第一绝缘层表面形成掩膜层，并于对应于制备晶体管沟道的位置形成刻蚀窗口，基于所述刻蚀窗口刻蚀所述第一绝缘层，形成直至所述第一硅衬底的凹槽；
步骤1-4)，提供第二硅衬底，于所述第二硅衬底表面形成第二绝缘层，并键合所述第二绝缘层及所述第一绝缘层；
步骤1-5)，进行退火工艺使所述第一硅衬底从剥离界面处剥离，与所述第一绝缘层相接的部分作为图形化绝缘体上硅衬底材料的硅顶层；
步骤1-6)，进行高温退火，以加强所述第二绝缘层及所述第一绝缘层的键合强度。
3.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤1-1)中，采用热氧化工艺于所述第一硅衬底表面形成二氧化硅层，作为第一绝缘层，所述第一绝缘层的厚度为不小于5nm。
4.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤1-2)中，所述剥离离子为H离子或He离子，所述剥离离子于所述第一硅衬底的注入深度为20～2000nm。
5.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤1-5)中，退火工艺的气氛为N2气氛退火工艺的温度范围为400～500℃，以使所述第一硅衬底从剥离界面处剥离。
6.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤1-5)中，还包括对所述顶层硅表面进行CMP抛光的步骤。
7.根据权利要求1所述的基于图形化绝缘体上硅衬底的CMOS器件结构的制备方法，其特征在于：步骤2)包括：
步骤2-1)，于PMOS器件区域及NMOS器件区域之间制作隔离结构；
步骤2-2)，于对应于所述凹槽的顶层硅表面制作栅极结构；
步骤2-3)，于PMOS器件区域的沟道两侧的顶层硅制作P型源区及P型漏区，于NMOS器件区域的沟道两侧的顶层硅制作N型源区及N型漏区。
8.一种基于图形化绝缘体上硅衬底的CMOS器件结构，其特征在于，包括：
图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；
CMOS器件，制作于所述图形化绝缘体上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。
9.根据权利要求8所述的基于图形化绝缘体上硅衬底的CMOS器件结构，其特征在于：所述绝缘层为二氧化硅层，所述绝缘层的厚度为不小于10nm。
10.根据权利要求8所述的基于图形化绝缘体上硅衬底的CMOS器件结构，其特征在于：所述顶层硅的厚度范围为20～2000nm。
11.根据权利要求8所述的基于图形化绝缘体上硅衬底的CMOS器件结构，其特征在于：所述CMOS器件包括：
隔离结构，制作于PMOS器件区域及NMOS器件区域之间；
栅极结构，制作于对应于所述凹槽的顶层硅表面；
P型源区及P型漏区，制作于PMOS器件区域的沟道两侧的顶层硅中；
N型源区及N型漏区，制作于NMOS器件区域的沟道两侧的顶层硅中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511018014.7A CN105428358A (zh) | 2015-12-29 | 2015-12-29 | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511018014.7A CN105428358A (zh) | 2015-12-29 | 2015-12-29 | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105428358A true CN105428358A (zh) | 2016-03-23 |
Family
ID=55506442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511018014.7A Pending CN105428358A (zh) | 2015-12-29 | 2015-12-29 | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428358A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789189A (zh) * | 2016-05-09 | 2016-07-20 | 中国科学院上海微系统与信息技术研究所 | 基于绝缘体上硅衬底的射频电感元件及其制备方法 |
| CN109935628A (zh) * | 2019-03-27 | 2019-06-25 | 中国科学院上海微系统与信息技术研究所 | 基于图形化soi衬底的抗辐照晶体管及其制作方法 |
| CN111076851A (zh) * | 2019-12-09 | 2020-04-28 | 中国科学院上海微系统与信息技术研究所 | 一种压力传感器及其制作方法 |
| CN111435641A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 三维堆叠的环栅晶体管及其制备方法 |
| CN111435637A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底的制备方法 |
| CN111435644A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 环栅晶体管及其制备方法 |
| CN111435678A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 环栅晶体管的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295734A (zh) * | 2007-04-25 | 2008-10-29 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| US20080265323A1 (en) * | 2007-04-27 | 2008-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device and Manufacturing Method Thereof |
| CN102339754A (zh) * | 2010-07-22 | 2012-02-01 | 中国科学院上海微系统与信息技术研究所 | 一种son结构mosfet的制备方法 |
-
2015
- 2015-12-29 CN CN201511018014.7A patent/CN105428358A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101295734A (zh) * | 2007-04-25 | 2008-10-29 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| US20080265323A1 (en) * | 2007-04-27 | 2008-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device and Manufacturing Method Thereof |
| CN102339754A (zh) * | 2010-07-22 | 2012-02-01 | 中国科学院上海微系统与信息技术研究所 | 一种son结构mosfet的制备方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789189A (zh) * | 2016-05-09 | 2016-07-20 | 中国科学院上海微系统与信息技术研究所 | 基于绝缘体上硅衬底的射频电感元件及其制备方法 |
| CN105789189B (zh) * | 2016-05-09 | 2018-07-06 | 中国科学院上海微系统与信息技术研究所 | 基于绝缘体上硅衬底的射频电感元件及其制备方法 |
| CN111435641A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 三维堆叠的环栅晶体管及其制备方法 |
| CN111435637A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 图形化结构的soi衬底的制备方法 |
| CN111435644A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 环栅晶体管及其制备方法 |
| CN111435678A (zh) * | 2019-01-11 | 2020-07-21 | 中国科学院上海微系统与信息技术研究所 | 环栅晶体管的制备方法 |
| CN111435678B (zh) * | 2019-01-11 | 2021-08-20 | 中国科学院上海微系统与信息技术研究所 | 环栅晶体管的制备方法 |
| CN109935628A (zh) * | 2019-03-27 | 2019-06-25 | 中国科学院上海微系统与信息技术研究所 | 基于图形化soi衬底的抗辐照晶体管及其制作方法 |
| CN111076851A (zh) * | 2019-12-09 | 2020-04-28 | 中国科学院上海微系统与信息技术研究所 | 一种压力传感器及其制作方法 |
| CN111076851B (zh) * | 2019-12-09 | 2022-03-29 | 中国科学院上海微系统与信息技术研究所 | 一种压力传感器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105428358A (zh) | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 | |
| CN105895575B (zh) | 一种图形化绝缘体上硅衬底材料及其制备方法 | |
| CN105633001A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
| US9559091B2 (en) | Method of manufacturing fin diode structure | |
| CN105633002A (zh) | 一种图形化绝缘体上硅衬底材料及其制备方法 | |
| US20120168863A1 (en) | Semiconductor Structure and Method for Manufacturing the Same | |
| CN105390495A (zh) | 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法 | |
| WO2003083934A1 (en) | Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same | |
| CN103489820B (zh) | 一种器件隔离的方法 | |
| CN105633084A (zh) | 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法 | |
| US10896958B2 (en) | Silicon-on-insulator backside contacts | |
| US9059040B2 (en) | Structure and method for reducing floating body effect of SOI MOSFETS | |
| CN105552019A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
| CN100547786C (zh) | 半导体结构及其制造方法 | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| KR20180045889A (ko) | 복수의 반도체 디바이스 층을 갖는 반도체 구조물에 대한 시스템 및 방법 | |
| CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
| CN109478562A (zh) | 隧穿场效应晶体管及其制造方法 | |
| CN103137467A (zh) | 移除氧化层的半导体制作工艺 | |
| CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN105097698A (zh) | 一种半导体器件及其制造方法 | |
| CN109545785B (zh) | 一种半导体器件结构和制备方法 | |
| CN106328651B (zh) | 一种用于soi工艺的介质隔离结构及其方法 | |
| CN103137546B (zh) | 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法 | |
| CN104637860A (zh) | 浅沟槽隔离结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160323 |
|
| WD01 | Invention patent application deemed withdrawn after publication |