CN109935628A - 基于图形化soi衬底的抗辐照晶体管及其制作方法 - Google Patents

Abstract

本发明提供一种基于图形化SOI衬底的抗辐照晶体管及其制作方法，结构包括：图形化SOI衬底，所述图形化SOI衬底，其绝缘层中具有凹槽，顶半导体层呈十字形半导体岛且完全覆盖所述凹槽，包括第一半导体层及第二半导体层；第一导电类型重掺杂区，形成于所述第二半导体层两端，所述第一导电类型重掺杂区在所述第二方向上的宽度大于所述第二半导体层与所述绝缘层的交叠区域的宽度；栅极结构；第二导电类型的源区及漏区；钝化层以及源电极和漏电极。本发明通过在十字形半导体岛的第二半导体层两端设置第一导电类型重掺杂区，可有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应。

Description

基于图形化SOI衬底的抗辐照晶体管及其制作方法

技术领域

本发明属于半导体设计及制造领，特别是涉及一种基于图形化SOI衬底的抗辐照晶体管及其制作方法。

背景技术

基于SOI衬底的晶体管具有良好的抗单粒子效应，但由于SOI结构中，绝缘层(BOX层)在高能粒子入射时，容易累积较多的正电荷，该正电荷在SOI顶层硅中引起了寄生导电沟道，从而引入了漏电流，使器件的电学性能发生漂移。该效应称为总剂量效应，总剂量效应是辐照环境下，SOI晶体管失效的主要原因。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于图形化SOI衬底的抗辐照晶体管及其制作方法，用于解决现有技术中晶体管对总剂量效应有一定幅度的响应而造成漏电甚至失效等问题。

为实现上述目的及其他相关目的，本发明提供一种基于图形化SOI衬底的抗辐照晶体管的制作方法，所述制作方法包括步骤：1)提供一图形化SOI衬底，所述图形化SOI衬底包括底衬底、绝缘层及第一导电类型轻掺杂的顶半导体层，所述顶半导体层下方的所述绝缘层中具有凹槽；2)刻蚀所述顶半导体层，以形成十字形半导体岛，所述十字形半导体岛完全覆盖所述凹槽，所述十字形半导体岛包括第一方向的第一半导体层及第二方向的第二半导体层；3)对所述第二半导体层两端进行离子注入以形成第一导电类型重掺杂区，所述第一导电类型重掺杂区在所述第二方向上的宽度大于所述第二半导体层与所述绝缘层的交叠区域的宽度；4)于所述十字形半导体岛上形成栅介质层及栅金属层，并进行刻蚀以形成栅极结构，所述栅极结构的位于所述凹槽上方；5)以所述栅极结构为掩膜，对所述第一半导体层的两端进行离子注入以形成第二导电类型的源区及漏区；6)制作钝化层以及源电极和漏电极。

可选地，所述第一导电类型重掺杂区超出所述交叠区域的宽度介于1纳米～5纳米。

可选地，所述第一导电类型重掺杂区的掺杂浓度大于所述第一导电类型轻掺杂的顶半导体层的掺杂浓度的2个数量级以上。

可选地，所述顶半导体层为p型轻掺杂，所述第一导电类型重掺杂区为p型重掺杂，所述源区及漏区为n型重掺杂。

可选地，所述顶半导体层为n型轻掺杂，所述第一导电类型重掺杂区为n型重掺杂，所述源区及漏区为p型重掺杂。

可选地，所述凹槽贯穿所述绝缘层或未贯穿所述绝缘层。

可选地，所述栅极结构位于所述凹槽上方，且所述栅极结构的在所述第一方向上的宽度小于所述凹槽的宽度。

可选地，所述栅极结构还覆盖于所述第一导电类型重掺杂区上。

可选地，步骤3)在所述离子注入之前，还包括在所述十字形半导体岛上沉积注入缓冲层的步骤。

可选地，步骤6)还包括于所述栅极结构的侧面制作栅极侧墙的步骤。

本发明还提供一种基于图形化SOI衬底的抗辐照晶体管，包括：图形化SOI衬底，所述图形化SOI衬底包括底衬底、绝缘层及第一导电类型轻掺杂的顶半导体层，所述顶半导体层下方的所述绝缘层中具有凹槽，所述顶半导体层呈十字形半导体岛，所述十字形半导体岛完全覆盖所述凹槽，所述十字形半导体岛包括第一方向的第一半导体层及第二方向的第二半导体层；第一导电类型重掺杂区，形成于所述第二半导体层两端，所述第一导电类型重掺杂区在所述第二方向上的宽度大于所述第二半导体层与所述绝缘层的交叠区域的宽度；栅极结构，对应所述凹槽形成于所述十字形半导体岛的所述第二半导体层上；第二导电类型的源区及漏区，形成于所述第一半导体层的两端；钝化层以及源电极和漏电极。

可选地，所述第一导电类型重掺杂区的掺杂浓度大于所述第一导电类型轻掺杂的顶半导体层的掺杂浓度的2个数量级以上。

可选地，所述第一导电类型重掺杂区超出所述交叠区域的宽度介于1纳米～5纳米。

可选地，所述顶半导体层为p型轻掺杂，所述第一导电类型重掺杂区为p型重掺杂，所述源区及漏区为n型重掺杂。

可选地，所述顶半导体层为n型轻掺杂，所述第一导电类型重掺杂区为n型重掺杂，所述源区及漏区为p型重掺杂。

可选地，所述凹槽贯穿所述绝缘层或未贯穿所述绝缘层。

可选地，所述栅极结构位于所述凹槽上方，且所述栅极结构的在所述第一方向上的宽度小于所述凹槽的宽度。

可选地，所述栅极结构还覆盖于所述第一导电类型重掺杂区上。

可选地，所述栅极结构的侧面还制作有栅极侧墙。

如上所述，本发明的基于图形化SOI衬底的抗辐照晶体管的制作方法，具有以下有益效果：

本发明通过对十字形半导体岛的第二半导体层两端进行离子注入，形成第一导电类型重掺杂区，该第一导电类型重掺杂区的宽度大于所述第二半导体层与所述绝缘层的交叠区域的宽度，从而可以在保证十字形半导体岛下方的凹槽不与外界环境联通的情况下，有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应，同时，由于凹槽不与外界环境联通，可保持凹槽的真空状态或较低气压状态，且可以使得凹槽内的气体种类不变。

附图说明

图1～图28显示为本发明实施例的基于图形化SOI衬底的抗辐照晶体管的制作方法各步骤所呈现的结构示意图。

元件标号说明

101 凹槽

102 重叠接触部分

201 底衬底

202 绝缘层

203 顶半导体层

204 凹槽

205 第二半导体层

206 第一半导体层

207 注入缓冲层

208 光刻胶图形

209 注入窗口

210 第一导电类型重掺杂区

211 交叠区域

212 栅介质层

213 栅金属层

215 栅极结构

216 源区

217 漏区

218 栅极侧墙

219 源电极

220 漏电极

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例1

如图1所示，将SOI晶体管沟道下方的绝缘层(BOX层)去除，可以有效防止总剂量效应，一种基于图形化SOI衬底的晶体管结构如图1所示，该方案去除了晶体管沟道下方的绝缘层形成凹槽101，可以有效降低总剂量效应，然而，结构中绝缘层(BOX层)仍与导电沟道有重叠接触部分102，在发生总剂量效应时，会造成如虚线剪头方向上的漏电。

基于以上出现的问题，如图2～图28所示，本实施例提供一种基于图形化SOI衬底的抗辐照晶体管的制作方法，所述制作方法包括步骤：

如图2～图4所示，其中，图2显示为器件的俯视结构示意图，图3显示为图2在A-A’处的截面结构示意图，图4显示为图2在B-B’处的截面结构示意图，后续图5、8、11、14、17、20、23、26与图2有相应的对应关系，图6、9、12、15、18、21、24、27与图3有相应的对应关系，图7、10、13、16、19、22、25、28与图4有相应的对应关系。首先进行步骤1)，提供一图形化SOI衬底，所述图形化SOI衬底包括底衬底201、绝缘层202及第一导电类型轻掺杂的顶半导体层203，所述顶半导体层203下方的所述绝缘层202中具有凹槽204。

所述底衬底201可以为半导体材料或绝缘材料，所述绝缘层202可以为二氧化硅层等绝缘介质材料，所述顶半导体层203的材料可以为硅、锗、硅锗、氮化镓、氮化铝、砷化镓、碳化硅、氧化锌、氧化镓及磷化铟中的一种，在本实施例中，所述底衬底201选用为硅，所述绝缘层202选用为二氧化硅，所述顶半导体层203选用为第一导电类型轻掺杂的硅。

所述凹槽204可以贯穿所述绝缘层202或未贯穿所述绝缘层202。当所述凹槽204未贯穿所述绝缘层202时，所述顶半导体层203下方为凹槽204形成的空腔，所述底衬底201表面则仍被绝缘层202覆盖，在降低总剂量效应的同时，提高器件的绝缘性能。

如图5～图7所示，然后进行步骤2)，刻蚀所述顶半导体层203，以形成十字形半导体岛，所述十字形半导体岛完全覆盖所述凹槽204，所述十字形半导体岛包括第一方向(如图2中的A-A’方向)的第一半导体层206及第二方向(如图2中的B-B’方向)的第二半导体层205。

例如，可以采用光刻工艺及刻蚀工艺刻蚀所述顶半导体层203，以形成所述十字形半导体岛，所述第一半导体层206及所述第二半导体层205均与所述绝缘层202具有一定的交叠，以完全覆盖所述凹槽204。由于凹槽204不与外界环境联通，可保持凹槽204的真空状态或较低气压状态，且可以使得凹槽204内的气体种类不变，例如，所述凹槽204内的气体可以为氮气、惰性气体等。

如图8～图16所示，接着进行步骤3)，在所述十字形半导体岛上制作光刻胶图形208，所述光刻胶图形在所述第二半导体层205两端具有注入窗口209，对所述第二半导体层205两端进行离子注入以形成第一导电类型重掺杂区210，所述第一导电类型重掺杂区210在所述第二方向上的宽度大于所述第二半导体层205与所述绝缘层202的交叠区域211的宽度。所述第一导电类型重掺杂区210在所述第二方向上的宽度大于所述第二半导体层205与所述绝缘层202的交叠区域211的宽度，可以在保证十字形半导体岛下方的凹槽204不与外界环境联通的情况下，有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应。

如图8～图10所示，在本实施例中，在所述离子注入之前，还包括在所述十字形半导体岛上沉积注入缓冲层207的步骤，所述注入缓冲层207可以是氮化硅、氧化硅或其他绝缘薄膜，所述注入缓冲层207可有效避免离子注入过程中，由于离子轰击造成的半导体岛的表面损伤。

如图14～图16所示，在本实施例中，所述第一导电类型重掺杂区210超出所述交叠区域211的宽度D介于1纳米～5纳米，在节省所述第一导电类型重掺杂区210所占面积同时，进一步避免总剂量效应导致的漏电沟道。

所述第一导电类型重掺杂区210的掺杂浓度大于所述第一导电类型轻掺杂的顶半导体层203的掺杂浓度的2个数量级以上。例如，所述第一导电类型重掺杂区210的掺杂浓度可以为1e19～9e19/cm³，所述述第一导电类型轻掺杂的顶半导体层203的掺杂浓度可以为1e17～9e17/cm³等，在器件开启的过程中，所述第一导电类型轻掺杂的顶半导体层203反型形成导电沟道，而此时的所述第一导电类型重掺杂区210由于其掺杂浓度较大，可有效切断经由该第一导电类型重掺杂区210处的导电路径，使得所述第二半导体层205与所述绝缘层202的交叠区域211没有电流经过，从而消除总剂量效应导致的漏电沟道。

如图17～图25所示，接着进行步骤4)，于所述十字形半导体岛上形成栅介质层212及栅金属层213，并进行刻蚀以形成栅极结构215，所述栅极结构215位于所述凹槽204上方。

例如，所述栅介质层212可以为氧化铝、氧化铪、氧化锆或其他栅氧介质，可以采用如低压化学气相沉积法、等离子体增强化学气相沉积法等形成，所述栅金属层213可以为氮化钛、钨或铝等金属材料，可以采用如化学气相沉积法、物理气相沉积法等形成，接着采用光刻工艺及刻蚀工艺对所述栅介质层212进行可以形成栅极结构215图形，在本实施例中，可以保留所述栅介质层212作为后续源漏离子注入的保护层，如图23及图24所示。

在本实施例中，所述栅极结构215位于所述凹槽204上方，且所述栅极结构215的在所述第一方向上的宽度小于所述凹槽204的宽度。进一步地，所述栅极结构215还覆盖于所述第一导电类型重掺杂区210上。

如图23～图25所示，接着进行步骤5)，以所述栅极结构215为掩膜，对所述第一半导体层206的两端进行离子注入以形成第二导电类型的源区216及漏区217。

如图26～图28所示，最后进行步骤6)，制作钝化层以及源电极219和漏电极220。

例如，所述钝化层可以为二氧化硅等材料，可以采用如低压化学气相沉积法、等离子体增强化学气相沉积法等形成，然后通过刻蚀工艺在源区216和漏区217上方形成开孔，最后在所述开孔中形成源电极219和漏电极220。在此之前，也可以先于所述栅极结构215的侧面制作栅极侧墙218，以提高所述栅极结构215的机械性能，同时保证所述栅极结构215与源漏电极220之间的绝缘性。

需要说明的是，在本实施例中，所述晶体管可以为NMOS晶体管，其中，所述顶半导体层203为p型轻掺杂，所述第一导电类型重掺杂区210为p型重掺杂，所述源区216及漏区217为n型重掺杂。

如图26～图28所示，本实施例还提供一种基于图形化SOI衬底的抗辐照晶体管，所述晶体管包括：图形化SOI衬底，所述图形化SOI衬底包括底衬底201、绝缘层202及第一导电类型轻掺杂的顶半导体层203，所述顶半导体层203下方的所述绝缘层202中具有凹槽204，所述顶半导体层203呈十字形半导体岛，所述十字形半导体岛完全覆盖所述凹槽204，所述十字形半导体岛包括第一方向的第一半导体层206及第二方向的第二半导体层205；第一导电类型重掺杂区210，形成于所述第二半导体层205两端，所述第一导电类型重掺杂区210在所述第二方向上的宽度大于所述第二半导体层205与所述绝缘层202的交叠区域211的宽度；栅极结构215，对应所述凹槽204形成于所述十字形半导体岛的所述第二半导体层205上；第二导电类型的源区216及漏区217，形成于所述第一半导体层206的两端；钝化层以及源电极219和漏电极220。所述第一导电类型重掺杂区210在所述第二方向上的宽度大于所述第二半导体层205与所述绝缘层202的交叠区域211的宽度，可以在保证十字形半导体岛下方的凹槽204不与外界环境联通的情况下，有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应。

例如，所述第一导电类型重掺杂区210的掺杂浓度大于所述第一导电类型轻掺杂的顶半导体层203的掺杂浓度的2个数量级以上。例如，所述第一导电类型重掺杂区210的掺杂浓度可以为1e19～9e19/cm³，所述述第一导电类型轻掺杂的顶半导体层203的掺杂浓度可以为1e17～9e17/cm³等，在器件开启的过程中，所述第一导电类型轻掺杂的顶半导体层203反型形成导电沟道，而此时的所述第一导电类型重掺杂区210由于其掺杂浓度较大，可有效切断经由该第一导电类型重掺杂区210处的导电路径，使得所述第二半导体层205与所述绝缘层202的交叠区域211没有电流经过，从而消除总剂量效应导致的漏电沟道。

所述第一导电类型重掺杂区210超出所述交叠区域211的宽度介于1纳米～5纳米，在节省所述第一导电类型重掺杂区210所占面积同时，进一步避免总剂量效应导致的漏电沟道。

所述凹槽204贯穿所述绝缘层202或未贯穿所述绝缘层202。所述凹槽204可以贯穿所述绝缘层202或未贯穿所述绝缘层202。当所述凹槽204未贯穿所述绝缘层202时，所述顶半导体层203下方为凹槽204形成的空腔，所述底衬底201表面则仍被绝缘层202覆盖，在降低总剂量效应的同时，提高器件的绝缘性能。

所述栅极结构215位于所述凹槽204上方，且所述栅极结构215的在所述第一方向上的宽度小于所述凹槽204的宽度。所述栅极结构215还覆盖于所述第一导电类型重掺杂区210上。所述栅极结构215的侧面还制作有栅极侧墙218。

在本实施例中，所述晶体管可以为NMOS晶体管，其中，所述顶半导体层203为p型轻掺杂，所述第一导电类型重掺杂区210为p型重掺杂，所述源区216及漏区217为n型重掺杂。

实施例2

本实施例提供一种基于图形化SOI衬底的抗辐照晶体管及其制作方法，其基本步骤及结构如实施例1，其中，与实施例1的不同之处在于，所述晶体管为PMOS晶体管，所述顶半导体层203为n型轻掺杂，所述第一导电类型重掺杂区210为n型重掺杂，所述源区216及漏区217为p型重掺杂。

如上所述，本发明的基于图形化SOI衬底的抗辐照晶体管的制作方法，具有以下有益效果：

本发明通过对十字形半导体岛的第二半导体层205两端进行离子注入，形成第一导电类型重掺杂区210，该第一导电类型重掺杂区210的宽度大于所述第二半导体层205与所述绝缘层202的交叠区域211的宽度，从而可以在保证十字形半导体岛下方的凹槽204不与外界环境联通的情况下，有效消除总剂量效应导致的漏电沟道，使该器件对总剂量效应零响应，同时，由于凹槽204不与外界环境联通，可保持凹槽204的真空状态或较低气压状态，且可以使得凹槽204内的气体种类不变。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (19)

1.一种基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于，所述制作方法包括步骤：

1)提供一图形化SOI衬底，所述图形化SOI衬底包括底衬底、绝缘层及第一导电类型轻掺杂的顶半导体层，所述顶半导体层下方的所述绝缘层中具有凹槽；

2)刻蚀所述顶半导体层，以形成十字形半导体岛，所述十字形半导体岛完全覆盖所述凹槽，所述十字形半导体岛包括第一方向的第一半导体层及第二方向的第二半导体层；

3)对所述第二半导体层两端进行离子注入以形成第一导电类型重掺杂区，所述第一导电类型重掺杂区在所述第二方向上的宽度大于所述第二半导体层与所述绝缘层的交叠区域的宽度；

4)于所述十字形半导体岛上形成栅介质层及栅金属层，并进行刻蚀以形成栅极结构，所述栅极结构的位于所述凹槽上方；

5)以所述栅极结构为掩膜，对所述第一半导体层的两端进行离子注入以形成第二导电类型的源区及漏区；

6)制作钝化层以及源电极和漏电极。

2.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：所述第一导电类型重掺杂区超出所述交叠区域的宽度介于1纳米～5纳米。

3.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：所述第一导电类型重掺杂区的掺杂浓度大于所述第一导电类型轻掺杂的顶半导体层的掺杂浓度的2个数量级以上。

4.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：所述顶半导体层为p型轻掺杂，所述第一导电类型重掺杂区为p型重掺杂，所述源区及漏区为n型重掺杂。

5.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：所述顶半导体层为n型轻掺杂，所述第一导电类型重掺杂区为n型重掺杂，所述源区及漏区为p型重掺杂。

6.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：所述凹槽贯穿所述绝缘层或未贯穿所述绝缘层。

7.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：所述栅极结构位于所述凹槽上方，且所述栅极结构的在所述第一方向上的宽度小于所述凹槽的宽度。

8.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：所述栅极结构还覆盖于所述第一导电类型重掺杂区上。

9.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：步骤3)在所述离子注入之前，还包括在所述十字形半导体岛上沉积注入缓冲层的步骤。

10.根据权利要求1所述的基于图形化SOI衬底的抗辐照晶体管的制作方法，其特征在于：步骤6)还包括于所述栅极结构的侧面制作栅极侧墙的步骤。

11.一种基于图形化SOI衬底的抗辐照晶体管，其特征在于，包括：

图形化SOI衬底，所述图形化SOI衬底包括底衬底、绝缘层及第一导电类型轻掺杂的顶半导体层，所述顶半导体层下方的所述绝缘层中具有凹槽，所述顶半导体层呈十字形半导体岛，所述十字形半导体岛完全覆盖所述凹槽，所述十字形半导体岛包括第一方向的第一半导体层及第二方向的第二半导体层；

第一导电类型重掺杂区，形成于所述第二半导体层两端，所述第一导电类型重掺杂区在所述第二方向上的宽度大于所述第二半导体层与所述绝缘层的交叠区域的宽度；

栅极结构，对应所述凹槽形成于所述十字形半导体岛的所述第二半导体层上；

第二导电类型的源区及漏区，形成于所述第一半导体层的两端；

钝化层以及源电极和漏电极。

12.根据权利要求11所述的基于图形化SOI衬底的抗辐照晶体管，其特征在于：所述第一导电类型重掺杂区的掺杂浓度大于所述第一导电类型轻掺杂的顶半导体层的掺杂浓度的2个数量级以上。

13.根据权利要求11所述的基于图形化SOI衬底的抗辐照晶体管，其特征在于：所述第一导电类型重掺杂区超出所述交叠区域的宽度介于1纳米～5纳米。

14.根据权利要求11所述的基于图形化SOI衬底的抗辐照晶体管，其特征在于：所述顶半导体层为p型轻掺杂，所述第一导电类型重掺杂区为p型重掺杂，所述源区及漏区为n型重掺杂。

15.根据权利要求11所述的基于图形化SOI衬底的抗辐照晶体管，其特征在于：所述顶半导体层为n型轻掺杂，所述第一导电类型重掺杂区为n型重掺杂，所述源区及漏区为p型重掺杂。

16.根据权利要求11所述的基于图形化SOI衬底的抗辐照晶体管，其特征在于：所述凹槽贯穿所述绝缘层或未贯穿所述绝缘层。

17.根据权利要求11所述的基于图形化SOI衬底的抗辐照晶体管，其特征在于：所述栅极结构位于所述凹槽上方，且所述栅极结构的在所述第一方向上的宽度小于所述凹槽的宽度。

18.根据权利要求11所述的基于图形化SOI衬底的抗辐照晶体管，其特征在于：所述栅极结构还覆盖于所述第一导电类型重掺杂区上。

19.根据权利要求11所述的基于图形化SOI衬底的抗辐照晶体管，其特征在于：所述栅极结构的侧面还制作有栅极侧墙。