CN104966720B - Tft基板结构及其制作方法 - Google Patents
Tft基板结构及其制作方法 Download PDFInfo
- Publication number
- CN104966720B CN104966720B CN201510413558.7A CN201510413558A CN104966720B CN 104966720 B CN104966720 B CN 104966720B CN 201510413558 A CN201510413558 A CN 201510413558A CN 104966720 B CN104966720 B CN 104966720B
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- silicon layer
- type
- layer
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 74
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 124
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000012212 insulator Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 9
- 239000004411 aluminium Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 9
- 229910052750 molybdenum Inorganic materials 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000002347 injection Methods 0.000 abstract description 9
- 239000007924 injection Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 7
- 125000004437 phosphorous atom Chemical group 0.000 description 6
- 238000005036 potential barrier Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000010348 incorporation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Abstract
本发明提供一种TFT基板结构及其制作方法。本发明的TFT基板结构，在非晶硅层与金属层之间设有N型轻掺杂非晶硅层与N型重掺杂非晶硅层，形成掺杂的浓度梯度，使得金属层和非晶硅层间的能量势垒较低，使电子注入更加容易，同时在不降低工作电流的前提下降低漏电流，改善了TFT的电性。本发明的TFT基板结构的制作方法，通过在非晶硅层与金属层之间形成N型轻掺杂非晶硅层与N型重掺杂非晶硅层，形成掺杂的浓度梯度，有效降低了金属层和非晶硅层间的能量势垒，使电子注入更加容易，同时在不降低工作电流的前提下降低漏电流，改善了TFT的电性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板结构及其制作方法。
背景技术
非晶硅(A-Si)是目前半导体行业应用最广泛的有源层材料，A-Si材料与金属接触时因为有较大的势能差，难以形成欧姆接触，实际应用中，为了获得金属和半导体之间的欧姆接触，一般对半导体表面进行重掺杂P元素，降低金属和半导体的接触阻抗，提高电流效率。
图1所示为一种现有TFT基板结构的剖面示意图。该TFT基板结构包括基板100、设于所述基板100上的栅极200、设于所述基板100上覆盖所述栅极200的栅极绝缘层300、对应所述栅极200上方设于所述栅极绝缘层300上的非晶硅层400、及设于所述栅极绝缘层300上分别与所述非晶硅层400的两侧相接触的源极500与漏极600。所述非晶硅层400上对应所述栅极200的上方形成有沟道区450；所述非晶硅层400表面对应所述沟道区450的两侧分别形成有第一、第二N型重掺杂区410、420。所述源极500与漏极600分别与所述第一、第二N型重掺杂区410、420的表面相接触。
图2所示为具有图1的TFT基板结构的A-Si器件的漏电流Ioff随栅电压Vg变化的曲线图，从图2中可以看出，图1的TFT基板结构在增大工作电流(Ion)的同时，也存在一定的问题，当加负电压到一定程度时，会引出正电荷形成空穴导电通道，漏电流(Ioff)也随之增大，曲线翘曲严重，造成信赖性的问题。
因此，有必要提供一种TFT基板结构及其制作方法，以解决上述问题。
发明内容
本发明的目的在于提供一种TFT基板结构，金属层与非晶硅层间的能量势垒较低，且漏电流较低。
本发明的另一目的在于提供一种TFT基板结构的制作方法，可有效降低金属层和非晶硅层间的能量势垒，使电子注入更加容易，同时在不降低工作电流的前提下降低漏电流，改善TFT的电性。
为实现上述目的，本发明提供一种TFT基板结构，包括基板、设于所述基板上的栅极、设于所述基板上覆盖所述栅极的栅极绝缘层、对应所述栅极上方设于所述栅极绝缘层上的岛状半导体层、及设于所述栅极绝缘层上分别与所述岛状半导体层的两侧相接触的源极与漏极；
所述岛状半导体层包括从下到上依次叠加的非晶硅层、N型轻掺杂非晶硅层、及N型重掺杂非晶硅层，所述岛状半导体层上设有U型槽，所述U型槽贯穿所述N型轻掺杂非晶硅层与N型重掺杂非晶硅层，将所述N型重掺杂非晶硅层分为位于U型槽两侧的第一、第二N型重掺杂非晶硅层，将所述N型轻掺杂非晶硅层分为位于U型槽两侧的第一、第二N型轻掺杂非晶硅层，在所述非晶硅层上对应于U型槽下方的位置形成沟道；
所述源极与漏极分别与所述第一、第二N型重掺杂非晶硅层的表面相接触。
所述N型轻掺杂非晶硅层与N型重掺杂非晶硅层中掺入的杂质为P元素。
所述N型重掺杂非晶硅层中掺入的P原子的浓度为所述N型轻掺杂非晶硅层中掺入的P原子的浓度的2倍以上。
所述基板为玻璃基板或塑料基板，所述栅极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
所述栅极绝缘层的材料为氧化硅、氮化硅、或二者的组合，所述源极与漏极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
本发明还提供一种TFT基板结构的制作方法，包括如下步骤：
步骤1、提供基板，在所述基板上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极；
步骤2、在所述基板上沉积栅极绝缘层，所述栅极绝缘层覆盖所述栅极；
步骤3、在所述栅极绝缘层上采用化学气相沉积方法依次沉积非晶硅层、N型轻掺杂非晶硅层、及N型重掺杂非晶硅层；
步骤4、采用一道光刻制程对所述非晶硅层、N型轻掺杂非晶硅层、及N型重掺杂非晶硅层进行图案化处理，得到位于所述栅极上方的岛状半导体层，所述岛状半导体层包括对应所述栅极上方的非晶硅层、N型轻掺杂非晶硅层、及N型重掺杂非晶硅层；
步骤5、在所述栅极绝缘层、及岛状半导体层上沉积第二金属层，然后在所述第二金属层上涂布一光阻层，采用一道光罩对所述光阻层进行曝光、显影，在所述光阻层上形成一位于中间位置且贯通前后的条形通道；
步骤6、以所述光阻层为遮挡，对所述第二金属层进行湿蚀刻制程，得到分别对应所述条形通道两侧的源极与漏极；
步骤7、以所述光阻层、及源、漏极为刻蚀阻挡层，对所述岛状半导体层进行干蚀刻制程，在所述岛状半导体层上形成一对应所述条形通道的U型槽，所述U型槽贯穿所述N型轻掺杂非晶硅层、及N型重掺杂非晶硅层，将所述N型重掺杂非晶硅层分为位于U型槽两侧的第一、第二N型重掺杂非晶硅层，将所述N型轻掺杂非晶硅层分为位于U型槽两侧的第一、第二N型轻掺杂非晶硅层，在所述非晶硅层上对应于U型槽下方的位置形成沟道；所述源极与漏极分别与所述第一、第二N型重掺杂非晶硅层的表面相接触；
完成对所述岛状半导体层的干蚀刻制程之后，剥离位于源、漏极上方的光阻层。
所述步骤3中，采用SiH4气体来沉积非晶硅层，采用PH3和SiH4气体来沉积N型轻掺杂非晶硅层与N型重掺杂非晶硅层。
沉积N型轻掺杂非晶硅层42时，PH3和SiH4的气体流量比<0.5；沉积N型重掺杂非晶硅层时，PH3和SiH4的气体流量比>1。
所述基板为玻璃基板或塑料基板，所述栅极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
所述栅极绝缘层的材料为氧化硅、氮化硅、或二者的组合，所述源极与漏极的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
本发明的有益效果：本发明的TFT基板结构，在非晶硅层与金属层之间设有N型轻掺杂非晶硅层与N型重掺杂非晶硅层，形成了掺杂的浓度梯度，金属层和非晶硅层间的能量势垒较低，使电子注入更加容易，同时在不降低工作电流的前提下降低了漏电流，改善了TFT的电性。本发明的TFT基板结构的制作方法，通过在非晶硅层与金属层之间形成N型轻掺杂非晶硅层与N型重掺杂非晶硅层，形成掺杂的浓度梯度，有效降低了金属层和非晶硅层间的能量势垒，使电子注入更加容易，同时在不降低工作电流的前提下降低了漏电流，改善了TFT的电性。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为一种现有的TFT基板结构的剖面示意图；
图2为具有图1的TFT基板结构的A-Si器件的漏电流的曲线图；
图3为本发明的TFT基板结构的剖面示意图；
图4为具有图3的TFT基板结构的A-Si器件的漏电流与具有图1的TFT基板结构的A-Si器件的漏电流的曲线对比图；
图5为本发明的TFT基板结构的制作方法的步骤1的示意图；
图6为本发明的TFT基板结构的制作方法的步骤2的示意图；
图7为本发明的TFT基板结构的制作方法的步骤3的示意图；
图8为本发明的TFT基板结构的制作方法的步骤4的示意图；
图9-10为本发明的TFT基板结构的制作方法的步骤5的示意图；
图11为本发明的TFT基板结构的制作方法的步骤6的示意图；
图12为本发明的TFT基板结构的制作方法的步骤7的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3，本发明首先提供一种TFT基板结构，包括基板10、设于所述基板10上的栅极20、设于所述基板10上覆盖所述栅极20的栅极绝缘层30、对应所述栅极20上方设于所述栅极绝缘层30上的岛状半导体层40、及设于所述栅极绝缘层30上分别与所述岛状半导体层40的两侧相接触的源极51与漏极52。
所述岛状半导体层40包括从下到上依次叠加的非晶硅层41、N型轻掺杂非晶硅层42、及N型重掺杂非晶硅层43，所述岛状半导体层40上设有U型槽44，所述U型槽44贯穿所述N型轻掺杂非晶硅层42与N型重掺杂非晶硅层43，将所述N型重掺杂非晶硅层43分为位于U型槽44两侧的第一、第二N型重掺杂非晶硅层431、432，将所述N型轻掺杂非晶硅层42分为位于U型槽44两侧的第一、第二N型轻掺杂非晶硅层421、422，在所述非晶硅层41上对应于U型槽44下方的位置形成沟道415；
所述源极51与漏极52分别与所述第一、第二N型重掺杂非晶硅层431、432的表面相接触。
具体的，所述基板10可以是玻璃基板或塑料基板。
具体的，所述栅极20、源极51、及漏极52的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。
具体的，所述栅极绝缘层30的材料可以是氧化硅、氮化硅、或二者的组合。
具体的，所述N型轻掺杂非晶硅层42与N型重掺杂非晶硅层43中掺入的杂质为P元素。优选的，所述N型重掺杂非晶硅层43中掺入的P原子的浓度为所述N型轻掺杂非晶硅层42中掺入的P原子的浓度的2倍以上。
图4为具有图3的TFT基板结构的A-Si器件的漏电流与具有图1的TFT基板结构的A-Si器件的漏电流的曲线对比图，其中，虚线代表具有图1的TFT基板结构的A-Si器件的漏电流Ioff随栅电压Vg变化的曲线，实线代表具有图3的TFT基板结构的A-Si器件的漏电流Ioff随栅电压Vg变化的曲线，从图4中可以看出，与具有图1(现有技术)的TFT基板结构的A-Si器件相比，具有图3(本发明)的TFT基板结构的A-Si器件的漏电流Ioff降低，曲线的翘曲变缓，提高了A-Si器件的信赖性。上述TFT基板结构，在非晶硅层与金属层之间设有N型轻掺杂非晶硅层与N型重掺杂非晶硅层，形成了掺杂的浓度梯度，金属层和非晶硅层间的能量势垒较低，使电子注入更加容易，同时在不降低工作电流的前提下降低了漏电流，改善了TFT的电性。
本发明还提供一种上述TFT基板结构的制作方法，包括如下步骤：
步骤1、如图5所示，提供基板10，在所述基板10上沉积第一金属层，并所述第一金属层进行图案化处理，形成栅极20。
具体的，所述基板10可以是玻璃基板或塑料基板。
具体的，所述栅极20的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。
步骤2、如图6所示，在所述基板10上沉积栅极绝缘层30，所述栅极绝缘层30覆盖所述栅极20。
具体的，所述栅极绝缘层30的材料可以是氧化硅、氮化硅、或二者的组合。
步骤3、如图7所示，在所述栅极绝缘层30上采用化学气相沉积方法依次沉积非晶硅层41、N型轻掺杂非晶硅层42、及N型重掺杂非晶硅层43。
具体的，采用SiH4气体来沉积非晶硅层41，采用PH3和SiH4气体来沉积N型轻掺杂非晶硅层42与N型重掺杂非晶硅层43。
优选的，沉积N型轻掺杂非晶硅层42时，PH3和SiH4的气体流量比<0.5；沉积N型重掺杂非晶硅层43时，PH3和SiH4的气体流量比>1；因此，所述步骤3得到的N型重掺杂非晶硅层43中掺入的P原子的浓度为所述N型轻掺杂非晶硅层42中掺入的P原子的浓度的2倍以上。
步骤4、如图8所示，采用一道光刻制程对所述非晶硅层41、N型轻掺杂非晶硅层42、及N型重掺杂非晶硅层43进行图案化处理，得到位于所述栅极20上方的岛状半导体层40，所述岛状半导体层40包括对应所述栅极20上方的非晶硅层41、N型轻掺杂非晶硅层42、及N型重掺杂非晶硅层43。
步骤5、如图9-10所示，在所述栅极绝缘层30、及岛状半导体层40上沉积第二金属层50，然后在所述第二金属层50上涂布一光阻层60，采用一道光罩对所述光阻层60进行曝光、显影，在所述光阻层60上形成一位于中间位置且贯通前后的条形通道61。
步骤6、如图11所示，以所述光阻层60为遮挡，对所述第二金属层50进行湿蚀刻制程，得到分别对应所述条形通道61两侧的源极51与漏极52。
具体的，所述源极51与漏极52的材料可以是钼、钛、铝和铜中的一种或多种的堆栈组合。
步骤7、如图12所示，以所述光阻层60与源、漏极51、52为刻蚀阻挡层，对所述岛状半导体层40进行干蚀刻制程，在所述岛状半导体层40上形成一对应所述条形通道61的U型槽44，所述U型槽44贯穿所述N型轻掺杂非晶硅层42、及N型重掺杂非晶硅层43，将所述N型重掺杂非晶硅层43分为位于U型槽44两侧的第一、第二N型重掺杂非晶硅层431、432，将所述N型轻掺杂非晶硅层42分为位于U型槽44两侧的第一、第二N型轻掺杂非晶硅层421、422，在所述非晶硅层41上对应于U型槽44下方的位置形成沟道415；所述源极51与漏极52分别与所述第一、第二N型重掺杂非晶硅层431、432的表面相接触；
完成对所述岛状半导体层40的干蚀刻制程之后，剥离位于源、漏极51、52上方的光阻层60，得到如图3所示的TFT基板结构。
上述TFT基板结构的制作方法，通过在非晶硅层与金属层之间形成N型轻掺杂非晶硅层与N型重掺杂非晶硅层，形成掺杂的浓度梯度，有效降低了金属层和非晶硅层间的能量势垒，使电子注入更加容易，同时在不降低工作电流的前提下降低了漏电流，改善了TFT的电性。
综上所述，本发明的TFT基板结构，在非晶硅层与金属层之间设有N型轻掺杂非晶硅层与N型重掺杂非晶硅层，形成了掺杂的浓度梯度，金属层和非晶硅层间的能量势垒较低，使电子注入更加容易，同时在不降低工作电流的前提下降低了漏电流，改善了TFT的电性。本发明的TFT基板结构的制作方法，通过在非晶硅层与金属层之间形成N型轻掺杂非晶硅层与N型重掺杂非晶硅层，形成掺杂的浓度梯度，有效降低了金属层和非晶硅层间的能量势垒，使电子注入更加容易，同时在不降低工作电流的前提下降低了漏电流，改善了TFT的电性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (5)
1.一种TFT基板结构的制作方法，其特征在于，包括如下步骤：
步骤1、提供基板(10)，在所述基板(10)上沉积第一金属层，并对所述第一金属层进行图案化处理，形成栅极(20)；
步骤2、在所述基板(10)上沉积栅极绝缘层(30)，所述栅极绝缘层(30)覆盖所述栅极(20)；
步骤3、在所述栅极绝缘层(30)上采用化学气相沉积方法依次沉积非晶硅层(41)、N型轻掺杂非晶硅层(42)、及N型重掺杂非晶硅层(43)；
步骤4、采用一道光刻制程对所述非晶硅层(41)、N型轻掺杂非晶硅层(42)、及N型重掺杂非晶硅层(43)进行图案化处理，得到位于所述栅极(20)上方的岛状半导体层(40)，所述岛状半导体层(40)包括对应所述栅极20上方的非晶硅层(41)、N型轻掺杂非晶硅层(42)、及N型重掺杂非晶硅层(43)；
步骤5、在所述栅极绝缘层(30)、及岛状半导体层(40)上沉积第二金属层(50)，然后所述第二金属层(50)上涂布一光阻层(60)，采用一道光罩对所述光阻层(60)进行曝光、显影，在所述光阻层(60)上形成一位于中间位置且贯通前后的条形通道(61)；
步骤6、以所述光阻层(60)为遮挡，对所述第二金属层(50)进行湿蚀刻制程，得到分别对应所述条形通道(61)两侧的源极(51)与漏极(52)；
步骤7、以所述光阻层(60)、及源、漏极(51、52)为刻蚀阻挡层，对所述岛状半导体层(40)进行干蚀刻制程，在所述岛状半导体层(40)上形成一对应所述条形通道(61)的U型槽(44)，所述U型槽(44)贯穿所述N型轻掺杂非晶硅层(42)、及N型重掺杂非晶硅层(43)，将所述N型重掺杂非晶硅层(43)分为位于U型槽(44)两侧的第一、第二N型重掺杂非晶硅层(431、432)，将所述N型轻掺杂非晶硅层(42)分为位于U型槽(44)两侧的第一、第二N型轻掺杂非晶硅层(421、422)，在所述非晶硅层(41)上对应于U型槽(44)下方的位置形成沟道(415)；所述源极(51)与漏极(52)分别与所述第一、第二N型重掺杂非晶硅层(431、432)的表面相接触；
完成对所述岛状半导体层(40)的干蚀刻制程之后，剥离位于源、漏极(51、52)上方的光阻层(60)。
2.如权利要求1所述的TFT基板结构的制作方法，其特征在于，所述步骤3中，采用SiH4气体来沉积非晶硅层(41)，采用PH3和SiH4气体来沉积N型轻掺杂非晶硅层(42)与N型重掺杂非晶硅层(43)。
3.如权利要求2所述的TFT基板结构的制作方法，其特征在于，沉积N型轻掺杂非晶硅层(42)时，PH3和SiH4的气体流量比<0.5；沉积N型重掺杂非晶硅层(43)时，PH3和SiH4的气体流量比>1。
4.如权利要求1所述的TFT基板结构的制作方法，其特征在于，所述基板(10)为玻璃基板或塑料基板，所述栅极(20)的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
5.如权利要求1所述的TFT基板结构的制作方法，其特征在于，所述栅极绝缘层(30)的材料为氧化硅、氮化硅、或二者的组合，所述源极(51)与漏极(52)的材料为钼、钛、铝和铜中的一种或多种的堆栈组合。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510413558.7A CN104966720B (zh) | 2015-07-14 | 2015-07-14 | Tft基板结构及其制作方法 |
| US14/778,087 US9553198B1 (en) | 2015-07-14 | 2015-07-27 | TFT substrate structure and manufacturing method thereof |
| PCT/CN2015/085157 WO2017008331A1 (zh) | 2015-07-14 | 2015-07-27 | Tft基板结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510413558.7A CN104966720B (zh) | 2015-07-14 | 2015-07-14 | Tft基板结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104966720A CN104966720A (zh) | 2015-10-07 |
| CN104966720B true CN104966720B (zh) | 2018-06-01 |
Family
ID=54220735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510413558.7A Active CN104966720B (zh) | 2015-07-14 | 2015-07-14 | Tft基板结构及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9553198B1 (zh) |
| CN (1) | CN104966720B (zh) |
| WO (1) | WO2017008331A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106094366B (zh) * | 2016-08-23 | 2019-02-01 | 深圳市华星光电技术有限公司 | Ips型阵列基板的制作方法及ips型阵列基板 |
| CN109119484B (zh) * | 2018-07-16 | 2021-06-18 | 惠科股份有限公司 | 薄膜晶体管及薄膜晶体管的制造方法 |
| CN109065632A (zh) * | 2018-07-26 | 2018-12-21 | 惠科股份有限公司 | 薄膜晶体管及其制造方法、显示装置 |
| CN109545690A (zh) * | 2018-12-03 | 2019-03-29 | 惠科股份有限公司 | 薄膜晶体管结构及其制作方法、显示装置 |
| CN109616510B (zh) | 2018-12-03 | 2020-04-14 | 惠科股份有限公司 | 薄膜晶体管结构及其制作方法、显示装置 |
| CN109727874A (zh) * | 2018-12-21 | 2019-05-07 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
| CN111129037B (zh) | 2019-12-25 | 2022-09-09 | Tcl华星光电技术有限公司 | Tft阵列基板及其制作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI312579B (en) * | 2006-11-03 | 2009-07-21 | Innolux Display Corp | Thin film transistor and method for manufacuring the same |
| JP2008258345A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
| JP5308019B2 (ja) * | 2007-12-19 | 2013-10-09 | 三菱電機株式会社 | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
| JP5384088B2 (ja) * | 2008-11-28 | 2014-01-08 | 株式会社ジャパンディスプレイ | 表示装置 |
| TWI388014B (zh) * | 2009-03-06 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 薄膜電晶體之製造方法 |
| CN103227148B (zh) * | 2013-04-02 | 2015-12-23 | 京东方科技集团股份有限公司 | 一种阵列基板制备方法及阵列基板和显示装置 |
| CN103956386A (zh) * | 2014-04-11 | 2014-07-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
| CN104576750A (zh) * | 2014-12-02 | 2015-04-29 | 信利（惠州）智能显示有限公司 | 薄膜晶体管结构 |
-
2015
- 2015-07-14 CN CN201510413558.7A patent/CN104966720B/zh active Active
- 2015-07-27 US US14/778,087 patent/US9553198B1/en active Active
- 2015-07-27 WO PCT/CN2015/085157 patent/WO2017008331A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| US20170018653A1 (en) | 2017-01-19 |
| US9553198B1 (en) | 2017-01-24 |
| CN104966720A (zh) | 2015-10-07 |
| WO2017008331A1 (zh) | 2017-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104966720B (zh) | Tft基板结构及其制作方法 | |
| CN105161503B (zh) | 非晶硅半导体tft背板结构 | |
| CN104040693B (zh) | 一种金属氧化物tft器件及制造方法 | |
| CN104022044B (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN104966722A (zh) | Tft基板结构及其制作方法 | |
| CN106129086B (zh) | Tft基板及其制作方法 | |
| CN107104140A (zh) | 一种二维材料/半导体异质结隧穿晶体管及制备方法 | |
| CN104966697B (zh) | Tft基板结构及其制作方法 | |
| CN109065632A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN108064419A (zh) | 薄膜晶体管和薄膜晶体管的制备方法和阵列基板 | |
| CN104124277A (zh) | 一种薄膜晶体管及其制作方法和阵列基板 | |
| CN104952935B (zh) | 一种薄膜晶体管结构及其制备方法 | |
| CN109935628A (zh) | 基于图形化soi衬底的抗辐照晶体管及其制作方法 | |
| CN106098560A (zh) | 顶栅型薄膜晶体管的制作方法 | |
| CN109148597A (zh) | 薄膜晶体管及其制备方法 | |
| CN105070722A (zh) | Tft基板结构及其制作方法 | |
| CN104425269B (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105789320A (zh) | 金属氧化物薄膜晶体管及其制作方法、阵列基板 | |
| CN109148598B (zh) | 薄膜晶体管及其制备方法 | |
| CN110224031A (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| CN106972063B (zh) | 金属氧化物薄膜晶体管的制作方法 | |
| CN105428370B (zh) | 液晶显示面板及液晶显示装置 | |
| CN107910378A (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |