CN109148598B - 薄膜晶体管及其制备方法 - Google Patents
薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN109148598B CN109148598B CN201810949812.9A CN201810949812A CN109148598B CN 109148598 B CN109148598 B CN 109148598B CN 201810949812 A CN201810949812 A CN 201810949812A CN 109148598 B CN109148598 B CN 109148598B
- Authority
- CN
- China
- Prior art keywords
- channel region
- active layer
- layer
- substrate
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 239000000969 carrier Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 61
- 238000002161 passivation Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
本发明提供一种薄膜晶体管及其制备方法，所述薄膜晶体管包括一有源层及设置在所述有源层上方的一栅极，所述有源层包括一主沟道区及一副沟道区，所述副沟道区围绕所述主沟道区设置，所述栅极与所述主沟道区对应设置，所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度。本发明的优点在于，提高有源层的迁移率和稳定性，进而提高所述薄膜晶体管的稳定性。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种薄膜晶体管及其制备方法。
背景技术
随着液晶显示器尺寸的不断增大，驱动频率也不断提高，传统非晶硅薄膜晶体管的电子迁移率(迁移率为单位电场下电子的平均漂移速度)很难满足需求，而且均一性差。铟镓锌氧化物(indium gallium zinc oxide，IGZO)是一种含有铟、镓和锌的非晶氧化物，其具有高迁移率，载流子迁移率是非晶硅的20～30倍。以铟镓锌氧化物等半导体氧化物材料作为有源层的金属氧化物薄膜晶体管大大提高了薄膜晶体管对像素电极的充放电速率，具有高开态电流、低关态电流，可以迅速开关，提高像素的响应速度，实现更快的刷新率，且金属氧化物薄膜晶体管具有低的工艺温度、大的电子迁移率、优良的均匀性和表面平坦性等。其缺点在于，由于半导体氧化物对环境比较敏感，因此在稳定性方面性能较差
图1是现有的具有底栅结构的金属氧化物薄膜晶体管的结构示意图。请参阅图1，在制作金属氧化物薄膜晶体管时，半导体氧化物有源层10通常采用湿法刻蚀形成，而源漏极11也是采用湿法刻蚀形成，因此，在制作源漏极11时，湿法刻蚀会对半导体氧化物有源层10造成损伤。例如，制作源漏极11时的湿法刻蚀工艺会对在沟道区12内源漏极11与半导体氧化物有源层10重叠区域(如图1中A区域)的半导体氧化物有源层10造成损伤，从而影响器件性能。为了避免在形成源漏极10时的湿刻对沟道区12内的半导体氧化物有源层10造成损伤而影响器件性能，需要在沟道区12上方增加制作刻蚀阻挡层13(Etching-Stop-Layer，简称ESL)。然而，所述刻蚀阻挡层13的制作会增加制作工艺的复杂性，并且不利于降低成本。
在薄膜晶体管中，顶栅(Top Gate)结构相比于底栅(Bottom Gate)结构来说，寄生电容小，更适合在大尺寸中应用。并且，如上所述，对于金属氧化物薄膜晶体管，由于源漏极刻蚀对半导体氧化物有影响，则制作具有底栅结构的金属氧化物薄膜晶体管困难较大。
图2是现有的具有顶栅结构的金属氧化物薄膜晶体管的结构示意图。请参阅图2，在基板23上设置有一半导体氧化物有源层20，在所述半导体氧化物有源层20上方设置有一栅极21，所述栅极21与所述半导体氧化物有源层20的一沟道区22对应设置，具体地说，所述栅极21在所述基板23上的正投影与所述有源层20的沟道区22在所述基板23上的正投影重合。该顶栅结构的薄膜晶体管的缺点在于，在稳定性方面性能较差。
发明内容
本发明所要解决的技术问题是，提供一种薄膜晶体管及其制备方法，其能够提高有源层的迁移率和稳定性，进而提高所述薄膜晶体管的稳定性。
为了解决上述问题，本发明提供了一种薄膜晶体管，包括一有源层及设置在所述有源层上方的一栅极，所述有源层包括一主沟道区及一副沟道区，所述副沟道区围绕所述主沟道区设置，所述栅极与所述主沟道区对应设置，所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度。
在一实施例中，所述有源层为半导体氧化物有源层。
在一实施例中，所述薄膜晶体管还包括一钝化层，所述钝化层自下而上包括一氧化硅层及一氮化硅层。
在一实施例中，所述薄膜晶体管还包括一基板、一栅极绝缘层、一钝化层及一源漏极，所述有源层设置在所述基板上，所述栅极绝缘层设置在所述有源层上，所述栅极设置在所述栅极绝缘层上，所述钝化层覆盖所述基板、所述有源层、所述栅极绝缘层及所述栅极，所述源漏极穿过所述钝化层与所述有源层的源区及漏区连接。
本发明还提供一种权利要求1所述的薄膜晶体管的制备方法，包括如下步骤：在一基板上形成所述有源层，所述有源层包括一主沟道区及一副沟道区，所述副沟道区围绕所述主沟道区设置；在所述有源层上方形成一栅极，所述栅极对应所述主沟道区设置；对所述有源层进行掺杂，所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度。
在一实施例中，对所述有源层进行掺杂的的方法包括如下步骤：在所述有源层及所述栅极上覆盖一钝化层，所述钝化层自下而上包括一氧化硅层及一氮化硅层，所述氮化硅层中的氢离子扩散至所述副沟道区，进而对所述副沟道区进行掺杂，使得所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度。
在一实施例中，在形成钝化层步骤之后，还包括如下步骤：在所述钝化层上开孔，形成贯通至所述有源层的一源区的一源极孔、贯通至所述有源层的一漏区的一漏极孔；沉积一金属层，形成与所述有源层的所述源区的连接的一源极及与所述有源层的所述漏区的连接的一漏极。
在一实施例中，对所述有源层进行掺杂的的方法包括如下步骤：对所述有源层进行等离子体处理，使得所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度。
在一实施例中，在对所述有源层进行掺杂步骤之后，还包括如下步骤：在所述有源层及所述栅极上覆盖一钝化层。
在一实施例中，在所述有源层上方形成所述栅极的步骤之前，还包括如下步骤：在所述有源层表面形成一栅极绝缘层，所述栅极形成在所述栅极绝缘层表面。
本发明的优点在于，增加了未被栅极阻挡的副沟道区，且所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度，即所述副沟道区的载流子迁移率层高于所述主沟道区的载流子迁移率，本申请形成高迁移率沟道区与低迁移率沟道区搭配的双沟道区结构，提高了有源层的迁移率和稳定性，进而提高所述薄膜晶体管的稳定性。
附图说明
图1是现有的具有底栅结构的金属氧化物薄膜晶体管的结构示意图；
图2是现有的具有顶栅结构的金属氧化物薄膜晶体管的结构示意图；
图3A～图3J是本发明薄膜晶体管制备方法的一实施例的流程图；
图4A～图4K是本发明薄膜晶体管制备方法的另一实施例的流程图；
图5是本发明薄膜晶体管的一实施例的结构示意图；
图6是本发明薄膜晶体管的一实施例的俯视示意图。
具体实施方式
下面结合附图对本发明提供的薄膜晶体管及其制备方法的具体实施方式做详细说明。
图3A～图3J是本发明薄膜晶体管制备方法的一实施例的流程图。在该实施例中，本发明薄膜晶体管的制备方法包括如下步骤。
请参阅图3A，提供一基板300。所述基板300可包括硬质基板例如玻璃基板与陶瓷基板、可挠式基板(flexiblesubstrate)例如塑胶基板或其他适合材料所形成的基板。例如，在本实施例中，所述基板100为玻璃基板。在本步骤之后，还包括一在所述基板300上形成缓冲层301的步骤。所述缓冲层301可以为氮化硅或者氧化硅材质，其形成方法可以为化学气相沉积法(CVD)。
请参阅图3B，在所述基板300上形成一有源层302。在本实施例中，在所述缓冲层301上形成所述有源层302。所述有源层302可以采用半导体氧化物材料制作而成，所述半导体氧化物材料包括但不限于铟镓锌氧化物。具体地说，在缓冲层301上采用沉积等方法形成半导体氧化物层，图形化所述半导体氧化物层，形成所述有源层302。所述有源层302包括一主沟道区B1及一副沟道区B2，所述副沟道区B2包围所述主沟道区B1。其中，图3C为俯视示意图，示意性地绘示出主沟道区B1及一副沟道区B2的位置关系。
请参阅图3D，在所述有源层302上形成一栅极绝缘层303。具体地说，在本实施例中，使用化学气相沉积的方法在所述缓冲层301及所述有源层302上沉积并图形化形成栅极绝缘层303。其中，所述栅极绝缘层303包括但不限于二氧化硅层或三氧化二铝层。
请参阅图3E，在所述栅极绝缘层303上形成一栅极304。具体地说，在本实施例中，在所述缓冲层301、所述有源层302及所述栅极绝缘层303上沉积一金属层(附图中未绘示)，图形化所述金属层，进而形成所述栅极304。形成所述栅极304的材料包括但不限于钼或铝。所述栅极304对应所述主沟道区B1设置。具体地说，所述栅极304在所述基板300上的正投影与所述有源层302的主沟道区B1在所述基板300上的正投影重合。图3F为图3E所示结构的俯视示意图，其中栅极304正对主沟道区B1设置。
请参阅图3G，对所述有源层302进行掺杂。在本实施例中，对所述有源层302进行掺杂的方法为，在所述有源层302及所述栅极304上覆盖一钝化层305。所述钝化层305自下而上包括一氧化硅层3051及一氮化硅层3052。其中，所述氮化硅层3052富含氢离子，则所述氢离子扩散至所述有源层302。在有源层302处，由于所述栅极304的遮挡作用，仅有少量的所述氢离子扩散至所述主沟道区B1，而所述副沟道区B2没有被栅极304遮挡，则会有大量的所述氢离子扩散至所述副沟道区B2，进而对所述副沟道区B2进行掺杂，使得所述副沟道区B2的自由电子数较多，所述副沟道区B2的载流子的浓度大于所述主沟道区B1的载流子浓度，即所述副沟道区B2的载流子迁移率层高于所述主沟道区B1的载流子迁移率。
在现有技术中，请参阅图2，栅极21位于所述沟道区22上方，所述沟道区22相当于本申请的主沟道区B1。请继续参阅图3G，本申请相对于图2所示的现有技术，增加了副沟道区B2，且所述副沟道区B2的载流子的浓度大于所述主沟道区B1的载流子浓度，即所述副沟道区B2的载流子迁移率层高于所述主沟道区B1的载流子迁移率，本申请形成高迁移率沟道区与低迁移率沟道区搭配的双沟道区结构，提高了有源层302的迁移率和稳定性。
请参阅图3H，在所述钝化层305上开孔，形成贯通至所述有源层302的一源区的一源极孔306、贯通至所述有源层302的一漏区的一漏极孔307。具体地说，在本实施例中，采用蚀刻的方法制作所述源极孔306、所述漏极孔307。
请参阅图3I，沉积一金属层，形成与所述有源层302的所述源区连接的一源极308及与所述有源层302的所述漏区连接的一漏极309。制备所述源极308及所述漏极309的材料与制备所述栅极304的材料相同，包括但不限于钼或铝，进一步，可采用蚀刻等方法图形化所述金属层，进而形成所述源极308及所述漏极309。
进一步，在本实施例中，还包括一形成介电层310的步骤。请参阅图3J，在所述钝化层305表面、源极308表面、漏极309表面形成所述介电层310。所述介电层310包括但不限于二氧化硅层或三氧化铝层，其为本领域常规的结构，不再赘述。
图4A～图4K是本发明薄膜晶体管制备方法的另一实施例的流程图。在该实施例中，本发明薄膜晶体管的制备方法包括如下步骤。
请参阅图4A，提供一基板400。所述基板400可包括硬质基板例如玻璃基板与陶瓷基板、可挠式基板(flexiblesubstrate)例如塑胶基板或其他适合材料所形成的基板。例如，在本实施例中，所述基板100为玻璃基板。在本步骤之后，还包括一在所述基板400上形成缓冲层401的步骤。所述缓冲层401可以为氮化硅或者氧化硅材质，其形成方法可以为化学气相沉积法(CVD)。
请参阅图4B，在所述基板400上形成一有源层402。在本实施例中，在所述缓冲层401上形成所述有源层402。所述有源层402可以采用半导体氧化物材料制作而成，所述半导体氧化物材料包括但不限于铟镓锌氧化物。具体地说，在缓冲层401上采用沉积等方法形成半导体氧化物层，图形化所述半导体氧化物层，形成所述有源层402。所述有源层402包括一主沟道区B1及一副沟道区B2，所述副沟道区B2包围所述主沟道区B1。其中，图4C为俯视示意图，示意性地绘示出主沟道区B1及一副沟道区B2的位置关系。
请参阅图4D，在所述有源层402上形成一栅极绝缘层404。具体地说，在本实施例中，使用化学气相沉积的方法在所述缓冲层401及所述有源层402上沉积并图形化形成栅极绝缘层403。其中，所述栅极绝缘层403包括但不限于二氧化硅层或三氧化二铝层。
请参阅图4E，在所述栅极绝缘层403上形成一栅极404。具体地说，在本实施例中，在所述缓冲层401、所述有源层402及所述栅极绝缘层403上沉积一金属层(附图中未绘示)，图形化所述金属层，进而形成所述栅极404。形成所述栅极404的材料包括但不限于钼或铝。所述栅极404对应所述主沟道区B1设置。具体地说，所述栅极404在所述基板400上的正投影与所述有源层402的主沟道区B1在所述基板400上的正投影重合。图4F为图4E所示结构的俯视示意图，其中栅极404及有源层402采用虚线绘制。
请参阅图4G，对所述有源层402进行掺杂。在本实施例中，对所述有源层402进行掺杂的方法为：，对所述有源层402进行等离子体处理，使得所述副沟道区B2的载流子的浓度大于所述主沟道区B1的载流子浓度。具体的说，所述等离子体出来包括采用He/H2/NH3等气体对有源层402处理，如图中箭头所示。在本发明其他实施方式中，所述掺杂方法还包括离子注入、Al反应等方式，，其均为本领域常规技术，不再赘述。
在有源层402处，由于所述栅极404的遮挡作用，仅有少量的所述离子扩散至所述主沟道区B1，而所述副沟道区B2没有被栅极404遮挡，则会有大量的所述离子扩散至所述副沟道区B2，进而对所述副沟道区B2进行掺杂，使得所述副沟道区B2的自由电子数较多，所述副沟道区B2的载流子的浓度大于所述主沟道区B1的载流子浓度，即所述副沟道区B2的载流子迁移率层高于所述主沟道区B1的载流子迁移率。
在现有技术中，请参阅图2，栅极21位于所述沟道区22上方，所述沟道区22相当于本申请的主沟道区B1。请继续参阅图4G，本申请相对于图2所示的现有技术，增加了副沟道区B2，且所述副沟道区B2的载流子的浓度大于所述主沟道区B1的载流子浓度，即所述副沟道区B2的载流子迁移率层高于所述主沟道区B1的载流子迁移率，本申请形成高迁移率沟道区与低迁移率沟道区搭配的双沟道区结构，提高了有源层302的迁移率和稳定性。
请参阅图4H，在所述有源层402及所述栅极404上覆盖一钝化层405。所述钝化层405包括但不限于氧化硅、氮化硅或者二者的组合。
请参阅图4I，在所述钝化层405上开孔，形成贯通至所述有源层402的一源区的一源极孔406、贯通至所述有源层402的一漏区的一漏极孔407。具体地说，在本实施例中，采用蚀刻的方法制作所述源极孔406、所述漏极孔407。
请参阅图4J，沉积一金属层，形成与所述有源层402的所述源区连接的一源极408及与所述有源层402的所述漏区连接的一漏极409。制备所述源极408及所述漏极409的材料与制备所述栅极404的材料相同，包括但不限于钼或铝，进一步，可采用蚀刻等方法图形化所述金属层，进而形成所述源极408及所述漏极409。
进一步，在本实施例中，还包括一形成介电层410的步骤。请参阅图4K，在所述钝化层405表面、源极408表面、漏极409表面形成所述介电层410。所述介电层410包括但不限于二氧化硅层或三氧化铝层，其为本领域常规的结构，不再赘述。
本发明还提供一种薄膜晶体管，其采用上述方法制备。图5是本发明薄膜晶体管的结构示意图，图6是本发明薄膜晶体管的俯视示意图，其中，在图6中采用虚线绘制有源层502及栅极504，请参阅图5及图6，本发明薄膜晶体管包括一基板500、一有源层502及一栅极504。
所述基板500可包括硬质基板例如玻璃基板与陶瓷基板、可挠式基板(flexiblesubstrate)例如塑胶基板或其他适合材料所形成的基板。例如，在本实施例中，所述基板500为玻璃基板。在本实施例中，在所述基板500上还设置有一缓冲层501，所述缓冲层501可以为氮化硅或者氧化硅材质。
所述有源层502设置在所述基板500上，在本实施例中，所述有源层502设置在所述缓冲层501上。所述有源层502可以采用半导体氧化物材料制作而成，所述半导体氧化物材料包括但不限于铟镓锌氧化物。所述有源层502包括一主沟道区B1及一副沟道区B2，所述副沟道区B2包围所述主沟道区B1。所述主沟道区B1的载流子浓度小于所述副沟道区B2的载流子的浓度，即所述副沟道区B2的载流子迁移率层高于所述主沟道区B1的载流子迁移率，本申请形成高迁移率沟道区与低迁移率沟道区搭配的双沟道区结构，提高了有源层302的迁移率和稳定性。
所述栅极504设置在所述有源层502上方。且所述第一栅极504设置在所述主沟道区B1的正上方，即所述栅极504在所述基板500上的正投影与所述有源层502的主沟道区B1在所述基板500上的正投影重合。进一步，所述薄膜晶体管还包括一栅极绝缘层503，所述栅极绝缘层503覆盖所述有源层502，所述栅极504设置在所述栅极绝缘层503表面。所述栅极绝缘层503包括但不限于二氧化硅层或三氧化二铝层。
所述薄膜晶体管还包括一钝化层505、一源极508、漏极509及一介电层510。所述钝化层505覆盖所述缓冲层501、所述有源层502、所述栅极绝缘层503及所述栅极504。所述源极508及所述漏极509设置在所述钝化层505的表面，且所述源极508及所述漏极509穿过所述钝化层505，与所述有源层502的所述源区及漏区连接。所述介电层510覆盖所述钝化层505表面、源极508表面及漏极509表面。其中，所述钝化层505的材料包括但不限于SiOx、SiNx或两者的组合，所述源极208及所述漏极209的材料包括但不限于钼或铝。所述介电层510但不限于二氧化硅层或三氧化铝层，其为并本领域常规的结构，不再赘述。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种薄膜晶体管，其特征在于，包括一有源层及设置在所述有源层上方的一栅极，所述有源层包括一主沟道区及一副沟道区，所述副沟道区围绕所述主沟道区设置，所述栅极与所述主沟道区对应设置，所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度；所述薄膜晶体管还包括一基板、一栅极绝缘层、一钝化层及一源漏极，所述有源层设置在所述基板上，所述栅极绝缘层设置在所述有源层上，所述栅极设置在所述栅极绝缘层上，所述钝化层覆盖所述基板、所述有源层、所述栅极绝缘层及所述栅极，所述源漏极穿过所述钝化层与所述有源层的源区及漏区连接；所述钝化层自下而上包括一氧化硅层及一氮化硅层；所述氮化硅层包括氢离子，所述氢离子扩散至所述有源层；
所述栅极在所述基板上的正投影与所述有源层的主沟道区在所述基板上的正投影重合；
所述副沟道区在所述基板上的正投影仅围绕所述栅极在所述基板上的正投影的外围。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层为半导体氧化物有源层。
3.一种权利要求1所述的薄膜晶体管的制备方法，其特征在于，包括如下步骤：
在一基板上形成所述有源层，所述有源层包括一主沟道区及一副沟道区，所述副沟道区围绕所述主沟道区设置；
在所述有源层上方形成一栅极，所述栅极对应所述主沟道区设置；
对所述有源层进行掺杂，在所述有源层及所述栅极上覆盖一钝化层，所述钝化层自下而上包括一氧化硅层及一氮化硅层，所述氮化硅层中的氢离子扩散至所述副沟道区，进而对所述副沟道区进行掺杂，使得所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度；
所述栅极在所述基板上的正投影与所述有源层的主沟道区在所述基板上的正投影重合；
所述副沟道区在所述基板上的正投影仅围绕所述栅极在所述基板上的正投影的外围。
4.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，在形成钝化层步骤之后，还包括如下步骤：
在所述钝化层上开孔，形成贯通至所述有源层的一源区的一源极孔、贯通至所述有源层的一漏区的一漏极孔；
沉积一金属层，形成与所述有源层的所述源区的连接的一源极及与所述有源层的所述漏区的连接的一漏极。
5.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，对所述有源层进行掺杂的方法包括如下步骤：对所述有源层进行等离子体处理，使得所述副沟道区的载流子的浓度大于所述主沟道区的载流子浓度。
6.根据权利要求5所述的薄膜晶体管的制备方法，其特征在于，在对所述有源层进行掺杂步骤之后，还包括如下步骤：在所述有源层及所述栅极上覆盖一钝化层。
7.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，在所述有源层上方形成所述栅极的步骤之前，还包括如下步骤：在所述有源层表面形成一栅极绝缘层，所述栅极形成在所述栅极绝缘层表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810949812.9A CN109148598B (zh) | 2018-08-20 | 2018-08-20 | 薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810949812.9A CN109148598B (zh) | 2018-08-20 | 2018-08-20 | 薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109148598A CN109148598A (zh) | 2019-01-04 |
| CN109148598B true CN109148598B (zh) | 2022-04-26 |
Family
ID=64790590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810949812.9A Active CN109148598B (zh) | 2018-08-20 | 2018-08-20 | 薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109148598B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113327989B (zh) * | 2021-05-19 | 2022-05-17 | 厦门天马微电子有限公司 | 薄膜晶体管、阵列基板、显示面板及显示装置 |
| CN116314017B (zh) * | 2023-05-18 | 2023-10-27 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3474091B2 (ja) * | 1997-12-22 | 2003-12-08 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP3522216B2 (ja) * | 2000-12-19 | 2004-04-26 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 |
| JP5110803B2 (ja) * | 2006-03-17 | 2012-12-26 | キヤノン株式会社 | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| KR101282897B1 (ko) * | 2008-07-08 | 2013-07-05 | 엘지디스플레이 주식회사 | 폴리실리콘 박막트랜지스터 및 그 제조방법 |
| US9112037B2 (en) * | 2012-02-09 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103915508B (zh) * | 2013-01-17 | 2017-05-17 | 上海天马微电子有限公司 | 一种底栅结构的氧化物薄膜晶体管及其制作方法 |
| KR102188067B1 (ko) * | 2014-05-27 | 2020-12-07 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 |
| CN107195672B (zh) * | 2017-05-27 | 2019-12-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其控制方法 |
| CN107895726A (zh) * | 2017-11-30 | 2018-04-10 | 武汉天马微电子有限公司 | 一种阵列基板及其制作方法和显示装置 |
| CN108054172B (zh) * | 2017-11-30 | 2020-09-25 | 武汉天马微电子有限公司 | 阵列基板及其制作方法和显示装置 |
-
2018
- 2018-08-20 CN CN201810949812.9A patent/CN109148598B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109148598A (zh) | 2019-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20140010100A (ko) | 오프셋 전극 ｔｆｔ 구조 | |
| WO2016008226A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示设备 | |
| US9859391B2 (en) | Thin film transistor, display device, and method for manufacturing thin film transistor | |
| WO2019061813A1 (zh) | Esl型tft基板及其制作方法 | |
| US20170162710A1 (en) | Method for Fabricating Enhancement-mode Field Effect Transistor Having Metal Oxide Channel Layer | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| CN109148598B (zh) | 薄膜晶体管及其制备方法 | |
| US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| US11342431B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| CN109148597A (zh) | 薄膜晶体管及其制备方法 | |
| WO2016011755A1 (zh) | 薄膜晶体管及其制备方法、显示基板和显示设备 | |
| US11367791B2 (en) | Thin film transistor and fabricating method thereof, array substrate and display device | |
| US6235558B1 (en) | Method for fabricating semiconductor device | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| KR100272272B1 (ko) | 박막 트랜지스터 및 그의 제조방법 | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| CN108039353B (zh) | 阵列基板及其制备方法、显示装置 | |
| US20100133544A1 (en) | Thin film transistor and fabricating method thereof | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| US9040368B1 (en) | Thin film transistor and method of making the same | |
| CN112002711A (zh) | 阵列基板及其制备方法 | |
| CN106711155B (zh) | 一种阵列基板、显示面板及显示装置 | |
| US9798208B2 (en) | TFT substrate, TFT switch and manufacturing method for the same | |
| US10192954B2 (en) | Junctionless nanowire transistor and manufacturing method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Thin film transistors and their preparation methods Effective date of registration: 20231113 Granted publication date: 20220426 Pledgee: Industrial and Commercial Bank of China Limited Shenzhen Guangming Sub branch Pledgor: TCL Huaxing Photoelectric Technology Co.,Ltd. Registration number: Y2023980065368 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |