CN112002711A - 阵列基板及其制备方法 - Google Patents
阵列基板及其制备方法 Download PDFInfo
- Publication number
- CN112002711A CN112002711A CN202010816696.0A CN202010816696A CN112002711A CN 112002711 A CN112002711 A CN 112002711A CN 202010816696 A CN202010816696 A CN 202010816696A CN 112002711 A CN112002711 A CN 112002711A
- Authority
- CN
- China
- Prior art keywords
- active layer
- oxide active
- layer
- oxide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 7
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制备方法,所述阵列基板包括:基板、第一氧化物有源层、第二氧化物有源层、栅极绝缘层、栅极、钝化层以及源漏电极层,通过设置两层具有高迁移率的有源层进行膜层叠加,可以提高阵列基板的迁移率。并且将所述的第一氧化物有源层设置为连续的金属块结构,第一氧化物有源层与第二氧化物有源层的垂直交叉区域起着导体的作用,该区域做为载流子的传输路径,进而可以在提高迁移率的同时,降低电流效应,用以解决Vth负漂的问题。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制备方法。
背景技术
随着液晶显示器尺寸的不断增大,驱动频率也不断提高,传统非晶硅薄膜晶体管的电子迁移率(迁移率为单位电场下电子的平均漂移速度,可以理解为导电能力)很难满足需求,而且均一性差。相比较来说,铟镓锌氧化物(IGZO)薄膜晶体管有几个特点是很引人注目,包括低的工艺温度大的电子迁移率以及、优良的均匀性和表面平坦性等。特别是对于柔性衬底的IGZO产品,目前越来越引起大家的广泛关注。
发明内容
本发明的目的在于,提供一种阵列基板,能够提高基板的迁移率,并可以解决阈值电压负漂的问题。
为了达到上述目的,本发明提供一种阵列基板,包括:基板;第一氧化物有源层,设于所述基板上;第二氧化物有源层,设于所述基板上且包覆所述第一氧化物有源层;栅极绝缘层,设于所述第二氧化物有源层;栅极,设于所述栅极绝缘层上;钝化层,设于所述基板上且包覆所述栅极绝缘层、所述第一氧化物有源层以及所述第二氧化物有源层;源漏电极层,设于所述钝化层上且连接所述第二氧化物有源层。
进一步地,所述第一氧化物有源层包括由所述第一氧化物有源层图案化形成的多个第一氧化物有源层部。
进一步地,所述第一氧化物有源层部间隔设置,其中,相邻的所述第一氧化物有源层部之间具有预设间隙,所述第二氧化物有源层覆盖所述第一氧化物有源层且填充所述间隙。
进一步地,所述第一氧化物有源层的材料包括铟镓锡氧化物;和/或,所述第二氧化物有源层的材料包括铟镓锌氧化物。
进一步地,所述第一氧化物有源层的厚度为50-100埃;和/或,所述第一氧化物有源层的厚度为500-1000埃;和/或,所述栅极绝缘层的厚度为100-1000埃。
进一步地,所述源漏电极层包括至少两层金属;第一层金属的材料包括钼;第二层金属的材料包括铝。
进一步地,所述钝化层具有一通孔,所述通孔向下延伸至所述第二氧化物有源层的上表面;所述源漏电极层通过所述通孔连接所述第二氧化物有源层
本发明还提供一种阵列基板的制备方法,包括:提供一基板;形成一第一氧化物有源层于所述基板上;形成一第二氧化物有源层于所述基板上且包覆所述第一氧化物有源层;形成一栅极绝缘层于所述第二氧化物有源层;形成一栅极于所述栅极绝缘层上;形成一钝化层于所述基板上且包覆所述栅极绝缘层、所述第一氧化物有源层以及所述第二氧化物有源层;形成一源漏电极层于所述钝化层上且连接所述第二氧化物有源层。
进一步地,在所述形成一第一氧化物有源层于所述基板上的步骤中,具体包括:沉积一层第一氧化物材料于所述基板上;沉积一光刻胶材料于所述氧化物材料上,并通过黄光工艺图案化形成多个光刻胶块;根据所述光刻胶块的图案对所述氧化物材料进行刻蚀,形成具有多个第一氧化物有源层部的所述第一氧化物有源层。
进一步地,在所述形成一第二氧化物有源层于所述基板上且包覆所述第一氧化物有源层的步骤中,具体包括:沉积一层第二氧化物材料于所述基板上且包覆所述第一氧化物有源层;高温退火处理氧化物材料,利用黄光和刻蚀工艺图案后形成所述第二氧化物有源层。
本发明的有益效果是:本发明提供一种阵列基板及其制备方法,通过设置了两层具有高迁移率的有源层进行膜层叠加,可以提高阵列基板的迁移率。并且将所述的第一氧化物有源层设置为连续的金属块结构,第一氧化物有源层与第二氧化物有源层的垂直交叉区域起着导体的作用,该区域做为载流子的传输路径,进而可以在提高迁移率的同时,降低电流效应用以解决Vth负漂的问题。
附图说明
下面结合附图,通过对本发明的具体实施方式详细描述,将使本发明的技术方案及其它有益效果显而易见。
图1为本发明提供的阵列基板的结构示意图。
图2为本发明提供的阵列基板制备方法步骤S2的结构示意图。
图3为本发明提供的阵列基板制备方法步骤S2结束后的结构示意图。
图4为本发明提供的阵列基板制备方法步骤S3的结构示意图。
图5为本发明提供的阵列基板制备方法步骤S3的结构示意图。
图6为本发明提供的阵列基板制备方法步骤S4~S5的结构示意图。
图7为本发明提供的阵列基板制备方法步骤S5结束后的结构示意图。
图8为本发明提供的阵列基板制备方法步骤S6的结构示意图。
本发明的附图标记。
阵列基板100;
基板101;第一氧化物有源层102;第二氧化物有源层103;
栅极绝缘层104;栅极105;钝化层106;
源漏电极层107;通孔1061。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本发明。此外,本发明可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本发明提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
如图1所示,本发明提供一种阵列基板100,包括:基板101、第一氧化物有源层102、第二氧化物有源层103、栅极绝缘层104、栅极105、钝化层106以及源漏电极层107。
所述第一氧化物有源层102设于所述基板101上。所述第一氧化物有源层102包括由所述第一氧化物有源层102图案化形成的多个第一氧化物有源层部1022。
相邻的所述第一氧化物有源层部1022之间具有间隙。所述间隙的宽度为1~3um。
所述第一氧化物有源层部由所述第一氧化物有源层102图案化形成。
所述第二氧化物有源层103设于所述基板101上且包覆所述第一氧化物有源层102。所述第二氧化物有源层103覆盖所述第一氧化物有源层102且填充所述间隙。
所述第一氧化物有源层102的材料包括铟镓锡氧化物;和/或,所述第二氧化物有源层103的材料包括铟镓锌氧化物。
所述栅极绝缘层104设于所述第二氧化物有源层103。
所述栅极105设于所述栅极绝缘层104上。
所述第一氧化物有源层102的厚度为50-100埃;和/或,所述第一氧化物有源层102的厚度为500-1000埃;和/或,所述栅极绝缘层104的厚度为100-1000埃。
所述钝化层106设于所述基板101上且包覆所述栅极绝缘层104、所述第一氧化物有源层102以及所述第二氧化物有源层103。
所述钝化层106具有一通孔1061,所述通孔1061向下延伸至所述第二氧化物有源层103的上表面。
所述源漏电极层107设于所述钝化层106上且连接所述第二氧化物有源层103。所述源漏电极层107通过所述通孔1061连接所述第二氧化物有源层103。
所述源漏电极层107包括至少两层金属;第一层金属的材料包括钼;第二层金属的材料包括铝。
本发明通过设置了两层具有高迁移率的有源层进行膜层叠加,可以提高阵列基板100的迁移率。
本发明并未限定所述第一氧化物有源层102与所述第二氧化物有源层103的具体材料,只要是具有高迁移率的氧化物材料即可,所述第一氧化物有源层102与所述第二氧化物有源层103的的材料还可以包括IGZTO。
IGZO的迁移率一般达到10cm2 V-1s-1,IGTO的迁移率高达到30cm2V-1s-1。单独的IGTO迁移率过高导致NBTIS较差(ΔVth>10V);
由于简单的膜层叠加,由于其本身电阻小会导致薄膜晶体管阈值电压(Vth)的负漂。进而将所述的第一氧化物有源层102设置为连续的金属块结构(即本发明的第一氧化物有源层部1022),第一氧化物有源层102与第二氧化物有源层103的垂直交叉区域起着导体的作用,改区域做为载流子的传输路径,进而可以在提高迁移率的同时,降低电流效应用以解决Vth负漂的问题。
本发明还提供一种阵列基板的制备方法,用以制备得到所述阵列基板100,所述阵列基板的制备方法包括。
S1、提供一基板101。
S2、形成一第一氧化物有源层102于所述基板101上。
在所述形成一第一氧化物有源层102于所述基板101上的步骤中,具体包括:
S201、如图2所示,沉积一层第一氧化物材料1021(IGTO)于所述基板101上。
具体地,沉积的方式为物理气相沉积,厚度为50~100埃。
S202、继续参照图2所示,沉积一光刻胶材料于所述氧化物材料上,并通过黄光工艺图案化形成多个光刻胶块108。
所述光刻胶块108间隔排布,为一不连续的结构。
S203、根据所述光刻胶块108的图案对所述氧化物材料进行刻蚀,并移除所述光刻胶块108,最后形成具有多个第一氧化物有源层部1021的所述第一氧化物有源层102(如图3所示),相邻的所述第一氧化物有源层部1022之间具有间隙。
S3、形成一第二氧化物有源层103于所述基板101上且包覆所述第一氧化物有源层102,所述第二氧化物有源层103且填充所述间隙。
在所述形成一第二氧化物有源层103于所述基板101上且包覆所述第一氧化物有源层102的步骤中,具体包括。
S301、如图4所示,沉积一层第二氧化物材料1031(IGZO)于所述基板101上且包覆所述第一氧化物有源层102。
沉积的方式为物理气相沉积,厚度为500~1000埃。
S302、如图5所示,高温退火处理氧化物材料,退火条件350℃,CDA,1hr后。利用黄光和刻蚀工艺图案化后形成所述第二氧化物有源层103。
S4、形成一栅极绝缘层104于所述第二氧化物有源层103。
具体地,如图6所示,利用化学气象沉积(CVD)沉积一层氧化硅材料1041,厚度1000-1000A。
S5、形成一栅极105于所述栅极绝缘层104上。
具体地,继续参照图6所示,沉积一层金属材料1051于所述氧化硅材料上。首先利用黄光和刻蚀工艺图案化所述金属材料1051形成所述栅极105图案,之后移除光阻,利用栅极105作为掩模板刻蚀所述氧化硅材料形1041成所述栅极绝缘层104图案(如图7所示)。
S6、如图8所示,形成一钝化层106于所述基板101上且包覆所述栅极绝缘层104、所述第一氧化物有源层102以及所述第二氧化物有源层103。
具体地,利用CVD工艺沉积SiOx作为钝化层106,并通过黄光刻蚀形成通孔1061,所述通孔1061延伸至所述第二氧化物有源层103的上表面。
S7、形成一源漏电极层107于所述钝化层106上且连接所述第二氧化物有源层103。所述源漏电极层107通过所述通孔1061连接所述第二氧化物有源层103,最后形成的结构如图1所示。
本发明提供一种阵列基板的制备方法,通过设置了两层具有高迁移率的有源层进行膜层叠加,可以提高阵列基板100的迁移率。并且将所述的第一氧化物有源层102设置为连续的第一氧化物有源层部1022结构,第一氧化物有源层102与第二氧化物有源层103的垂直交叉区域起着导体的作用,该区域做为载流子的传输路径,进而可以在提高迁移率的同时,降低电流效应用以解决Vth负漂的问题。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板,其特征在于,包括:
基板;
第一氧化物有源层,设于所述基板上;
第二氧化物有源层,设于所述基板上且包覆所述第一氧化物有源层;
栅极绝缘层,设于所述第二氧化物有源层;
栅极,设于所述栅极绝缘层上;
钝化层,设于所述基板上且包覆所述栅极绝缘层、所述第一氧化物有源层以及所述第二氧化物有源层;
源漏电极层,设于所述钝化层上且连接所述第二氧化物有源层。
2.如权利要求1所述的阵列基板,其特征在于,
所述第一氧化物有源层包括由所述第一氧化物有源层图案化形成的多个第一氧化物有源层部。
3.如权利要求2所述的阵列基板,其特征在于,
所述第一氧化物有源层部间隔设置,其中,相邻的所述第一氧化物有源层部之间具有预设间隙,所述第二氧化物有源层覆盖所述第一氧化物有源层且填充所述间隙。
4.如权利要求1所述的阵列基板,其特征在于,
所述第一氧化物有源层的材料包括铟镓锡氧化物;和/或,
所述第二氧化物有源层的材料包括铟镓锌氧化物。
5.如权利要求1所述的阵列基板,其特征在于,
所述第一氧化物有源层的厚度为50-100埃;和/或,
所述第一氧化物有源层的厚度为500-1000埃;和/或,
所述栅极绝缘层的厚度为100-1000埃。
6.如权利要求1所述的阵列基板,其特征在于,
所述源漏电极层包括至少两层金属;
第一层金属的材料包括钼;
第二层金属的材料包括铝。
7.如权利要求1所述的阵列基板,其特征在于,
所述钝化层具有一通孔,所述通孔向下延伸至所述第二氧化物有源层的上表面;
所述源漏电极层通过所述通孔连接所述第二氧化物有源层。
8.一种阵列基板的制备方法,其特征在于,包括:
提供一基板;
形成一第一氧化物有源层于所述基板上;
形成一第二氧化物有源层于所述基板上且包覆所述第一氧化物有源层;
形成一栅极绝缘层于所述第二氧化物有源层;
形成一栅极于所述栅极绝缘层上;
形成一钝化层于所述基板上且包覆所述栅极绝缘层、所述第一氧化物有源层以及所述第二氧化物有源层;
形成一源漏电极层于所述钝化层上且连接所述第二氧化物有源层。
9.如权利要求8所述的阵列基板的制备方法,其特征在于,
在所述形成一第一氧化物有源层于所述基板上的步骤中,包括:
沉积一层第一氧化物材料于所述基板上;
沉积一光刻胶材料于所述氧化物材料上,并通过黄光工艺图案化形成多个光刻胶块;
根据所述光刻胶块的图案对所述氧化物材料进行刻蚀,形成具有多个第一氧化物有源层部的所述第一氧化物有源层。
10.如权利要求8所述的阵列基板的制备方法,其特征在于,
在所述形成一第二氧化物有源层于所述基板上且包覆所述第一氧化物有源层的步骤中,具体包括:
沉积一层第二氧化物材料于所述基板上且包覆所述第一氧化物有源层;
高温退火处理氧化物材料,利用黄光和刻蚀工艺图案后形成所述第二氧化物有源层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010816696.0A CN112002711A (zh) | 2020-08-14 | 2020-08-14 | 阵列基板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010816696.0A CN112002711A (zh) | 2020-08-14 | 2020-08-14 | 阵列基板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112002711A true CN112002711A (zh) | 2020-11-27 |
Family
ID=73472370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010816696.0A Pending CN112002711A (zh) | 2020-08-14 | 2020-08-14 | 阵列基板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112002711A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112951924A (zh) * | 2021-02-02 | 2021-06-11 | Tcl华星光电技术有限公司 | Tft器件及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783368A (zh) * | 2008-12-26 | 2010-07-21 | 株式会社半导体能源研究所 | 半导体器件及其制造方法、以及具有该半导体器件的电子设备 |
CN103314431A (zh) * | 2010-09-29 | 2013-09-18 | 葛迪恩实业公司 | 制造氧化物薄膜晶体管阵列的方法和结合其的装置 |
CN104037127A (zh) * | 2014-06-11 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种多晶硅层及显示基板的制备方法、显示基板 |
CN109860109A (zh) * | 2019-02-28 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
-
2020
- 2020-08-14 CN CN202010816696.0A patent/CN112002711A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783368A (zh) * | 2008-12-26 | 2010-07-21 | 株式会社半导体能源研究所 | 半导体器件及其制造方法、以及具有该半导体器件的电子设备 |
CN103314431A (zh) * | 2010-09-29 | 2013-09-18 | 葛迪恩实业公司 | 制造氧化物薄膜晶体管阵列的方法和结合其的装置 |
CN104037127A (zh) * | 2014-06-11 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种多晶硅层及显示基板的制备方法、显示基板 |
CN109860109A (zh) * | 2019-02-28 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 一种薄膜晶体管及其制作方法、显示面板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112951924A (zh) * | 2021-02-02 | 2021-06-11 | Tcl华星光电技术有限公司 | Tft器件及其制备方法 |
CN112951924B (zh) * | 2021-02-02 | 2022-07-12 | Tcl华星光电技术有限公司 | Tft器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
CN103730346B (zh) | 一种薄膜晶体管及其制备方法、阵列基板、显示装置 | |
CN106098699B (zh) | 一种阵列基板、其制作方法、显示面板及其制作方法 | |
CN208848909U (zh) | 阵列基板及包括该阵列基板的显示装置 | |
CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
US20160204130A1 (en) | Flat Panel Display Device with Oxide Thin Film Transistor and Method of Fabricating the Same | |
CN104966722A (zh) | Tft基板结构及其制作方法 | |
CN103378164A (zh) | 阵列基板及其制造方法 | |
CN105633170A (zh) | 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置 | |
CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
CN104064472A (zh) | 薄膜晶体管及其制作方法、显示装置 | |
US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
CN105655291A (zh) | 一种阵列基板的制作方法、阵列基板和显示面板 | |
KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
CN110993610A (zh) | 阵列基板及其制备方法、显示面板 | |
CN107564966B (zh) | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 | |
US9478665B2 (en) | Thin film transistor, method of manufacturing the same, display substrate and display apparatus | |
CN104465670A (zh) | 一种阵列基板及其制作方法、显示装置 | |
US6235558B1 (en) | Method for fabricating semiconductor device | |
CN112397573B (zh) | 一种阵列基板及其制备方法、显示面板 | |
CN112002711A (zh) | 阵列基板及其制备方法 | |
CN104810375A (zh) | 一种阵列基板及其制作方法和一种显示装置 | |
CN109148598B (zh) | 薄膜晶体管及其制备方法 | |
JP6560760B2 (ja) | 共平面型酸化物半導体tft基板構造及びその製作方法 | |
CN102709329A (zh) | 薄膜晶体管及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201127 |