CN109860109A - 一种薄膜晶体管及其制作方法、显示面板 - Google Patents

Abstract

本申请涉及一种薄膜晶体管及其制作方法、显示面板，该薄膜晶体管的制作方法包括：提供基板；在基板上形成缓冲层；在缓冲层上形成图案化的第一非晶硅层，第一非晶硅层包括多个间隔设置的分隔体；在形成有第一非晶硅层的缓冲层上形成第二非晶硅层；采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层。通过这种方式，能够实现非晶硅层经准分子镭射退火形成多晶硅层时的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS‑TFT的良率。

Description

一种薄膜晶体管及其制作方法、显示面板

【技术领域】

本申请涉及显示技术领域，具体涉及一种薄膜晶体管及其制作方法、显示面板。

【背景技术】

在传统的LTPS-TFT(Low Temperature Poly-SiThin Film Transistor，低温多晶硅薄膜晶体管)制作过程中，会在玻璃基板上连续沉积缓冲层(SiNx和SiOx)和a-Si(amorphous silicon，非晶硅)层，接着利用ELA(Excimer Laser Anneal，准分子镭射退火)对a-Si层进行退火结晶形成LTPS。

但是这种结晶方法为整面性结晶，没有固定的结晶方向，得到的晶粒均一性不够好，且晶粒偏小，晶界较多，会影响载流子的迁移率和TFT器件的漏电流，导致开关TFT和驱动TFT的电性均一性较差，从而直接影响OLED器件的发光特性，严重影响LTPS-TFT的良率。

【发明内容】

本申请的目的在于提供一种薄膜晶体管及其制作方法、显示面板，以实现非晶硅层经准分子镭射退火形成多晶硅层时的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。

为了解决上述问题，本申请实施例提供了一种薄膜晶体管的制作方法，该薄膜晶体管的制作方法包括：提供基板；在基板上形成缓冲层；在缓冲层上形成图案化的第一非晶硅层，第一非晶硅层包括多个间隔设置的分隔体；在形成有第一非晶硅层的缓冲层上形成第二非晶硅层；采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层。

其中，在采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层的步骤之后，还包括：对第二多晶硅层进行掺杂，形成沟道区和位于沟道区两侧的掺杂区，其中，沟道区位于分隔体上，且沟道区在基板上的投影区域与分隔体在基板上的投影区域重叠。

其中，对第二多晶硅层进行掺杂，形成沟道区和位于所述沟道区两侧的掺杂区的步骤，具体包括：在第二多晶硅层上形成栅绝缘层；经过栅绝缘层对第二多晶硅层进行离子注入，形成沟道区和掺杂区。

其中，在形成沟道区和掺杂区的步骤之后，还包括：在栅绝缘层上形成栅极，栅极位于沟道区的上方，且栅极在基板上的投影区域与掺杂区在基板上的投影区域部分重叠；在形成有栅极的栅绝缘层上形成介电层；在介电层上形成源漏极层，源漏极层包括源极和漏极，源极和漏极相对设置于沟道区两侧的掺杂区的上方。

其中，在缓冲层上形成图案化的第一非晶硅层的步骤，具体包括：在缓冲层上沉积第一非晶硅层；通过刻蚀将第一非晶硅层分割成多个间隔设置的分隔体。

其中，分隔体的厚度与第二非晶硅层的厚度之比为0.1～0.25。

为了解决上述问题，本申请实施例还提供了一种薄膜晶体管，该薄膜晶体管包括：基板；缓冲层，缓冲层设置于基板上；图案化的第一多晶硅层，第一多晶硅层设置于缓冲层上，第一多晶硅层包括多个间隔设置的分隔体；第二多晶硅层，第二多晶硅层设置于缓冲层上，且覆盖第一多晶硅层。

其中，第二多晶硅层包括沟道区和位于沟道区两侧的掺杂区，其中，沟道区位于分隔体上，且沟道区在基板上的投影区域与分隔体在基板上的投影区域重叠。

其中，薄膜晶体管还包括：栅绝缘层，栅绝缘层设置于第二多晶硅层上；栅极，栅极设置于栅绝缘层上，栅极位于沟道区的上方，且栅极在基板上的投影区域与掺杂区在基板上的投影区域部分重叠；介电层，介电层设置于栅绝缘层上且覆盖栅极；源漏极层，源漏极层包括源极和漏极，源极和漏极相对设置于沟道区两侧的掺杂区的上方。

为了解决上述问题，本申请实施例还提供了一种显示面板，该显示面板包括上述任一项的薄膜晶体管。

本申请的有益效果是：区别于现有技术，本申请提供的薄膜晶体管的制作方法，通过在缓冲层上形成图案化的第一非晶硅层，第一非晶硅层包括多个间隔设置的分隔体，然后在形成有第一非晶硅层的缓冲层上形成第二非晶硅层，再然后采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层，能够实现非晶硅层经准分子镭射退火形成多晶硅层时的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。

【附图说明】

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的薄膜晶体管的制作方法的流程示意图；

图2是本申请实施例提供的薄膜晶体管的制作方法的另一流程示意图；

图3是图2中S16的流程示意图；

图4是本申请实施例提供的薄膜晶体管的结构示意图；

图5是本申请实施例提供的薄膜晶体管的另一结构示意图；

图6是本申请实施例提供的显示面板的结构示意图。

【具体实施方式】

下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

目前，在LTPS-TFT的制作过程中，通过准分子镭射退火对非晶硅层进行退火结晶形成LTPS。这种结晶方法没有固定的结晶方向，得到的晶粒均一性不够好，且晶粒偏小，晶界较多，会影响载流子的迁移率和TFT器件的漏电流，导致开关TFT和驱动TFT的电性均一性较差，从而直接影响OLED器件的发光特性，严重影响LTPS-TFT的良率。为了解决上述技术问题，本申请采用的技术方案是提供一种薄膜晶体管的制作方法，以实现非晶硅层经准分子镭射退火形成多晶硅层时的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。下面结合附图对本申请进行详细介绍。

请参阅图1，图1是本申请实施例提供的薄膜晶体管的制作方法的流程示意图，该薄膜晶体管的制作方法具体流程可以如下：

S11：提供基板。

基板可以为玻璃基板或者硬质的树脂基板，也可以为用于制备柔性显示面板的柔性基板。

S12：在基板上形成缓冲层。

缓冲层的材质可以为SiNx、SiOx或者其他适合的材料。例如，S12可以具体包括：利用化学气相沉积工艺，在基板上依次形成氮化硅层和氧化硅层。

S13：在缓冲层上形成图案化的第一非晶硅层，第一非晶硅层包括多个间隔设置的分隔体。

其中，S13具体可以包括：

子步骤A：在缓冲层上沉积第一非晶硅层。

例如，利用化学气相沉积工艺，在缓冲层上形成第一非晶硅层。

子步骤B：通过刻蚀将第一非晶硅层分割成多个间隔设置的分隔体。

例如，通过曝光、蚀刻、显影等工艺，将第一非晶硅层分割成多个间隔设置的分隔体，以得到图案化的第一非晶硅层。

S14：在形成有第一非晶硅层的缓冲层上形成第二非晶硅层。

例如，利用化学气相沉积工艺，在缓冲层上形成第二非晶硅层，且第二非晶硅层覆盖第一非晶硅层。

其中，分隔体的厚度与第二非晶硅层的厚度之比为0.1～0.25，例如，分隔体的厚度为5～10nm，第二非晶硅层的厚度为40～60nm。

S15：采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层。

具体地，利用准分子激光照射第一非晶硅层和第二非晶硅层，第一非晶硅层和第二非晶硅层吸收准分子激光的能量后，温度会升高，进而会变成熔融状态，然后重结晶形成对应的第一多晶硅层和第二多晶硅层，其中，重结晶时会按照低能量向高能量方向结晶。

请参阅图4，图4为S15完成后得到的产品结构示意图。值得注意的是，考虑到第一非晶硅层和第二非晶硅层经过准分子镭射退火结晶形成第一多晶硅层203和第二多晶硅层204后，其形状和结构均未发生改变，因此，在后面引用图4的描述中，第一非晶硅层和第一多晶硅层203采用相同的图示编号，即第一非晶硅层203，同样的，第二非晶硅层和第二多晶硅层204也采用相同的图示编号，即第二非晶硅层204。

在本实施例中，如图4所示，第二非晶硅层204具有均匀厚度，图案化的第一非晶硅层203包括多个间隔设置的分隔体2031和由分隔体2031分隔开的开口区域2032。如此，第二非晶硅层204和图案化的第一非晶硅层203层叠设置，能够提供厚度不均匀的非晶硅层，即分隔体2031对应的非晶硅层的厚度H1会大于开口区域2032对应的非晶硅层的厚度H2。并且，在准分子镭射退火结晶时，非晶硅层厚度较大区域的能量会低于厚度较小区域的能量，因此，在非晶硅层重结晶形成对多晶硅层时，会以分隔体2031和位于分隔体2031上的部分第二非晶硅层204为晶核，向两侧或四周生长以形成对应的第一多晶硅层203和第二多晶硅层204，以实现准分子镭射退火的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。

可选地，在采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理前，可以对第二非晶硅层进行高温去氢和氟化氢预清洗处理，以去除第二非晶硅表面的污垢以及前序工艺的残留物。

在一个实施例中，如图2所示，在S15之后，还可以包括：

S16：对第二多晶硅层进行掺杂，形成沟道区和位于沟道区两侧的掺杂区，其中，沟道区位于分隔体上，且沟道区在基板上的投影区域与分隔体在基板上的投影区域重叠。

其中，如图3所示，S16具体可以包括：

S161：在第二多晶硅层上形成栅绝缘层。

例如，利用化学气相沉积工艺，在第二多晶硅层上形成栅绝缘层。其中，栅绝缘层的材质可以为SiOx。

S162：经过栅绝缘层对第二多晶硅层进行离子注入，形成沟道区和掺杂区。

具体地，在经过栅绝缘层对第二多晶硅层进行离子注入之前，还需要先在栅绝缘层上形成离子注入阻挡层，然后在经过栅绝缘层对第二多晶硅层进行离子注入时，被离子注入阻挡层遮挡的无离子注入区域形成沟道区，未被离子注入阻挡层遮挡的离子注入区域形成掺杂区。

进一步地，通过对上述离子注入阻挡层的遮挡区域和开口区域进行设计，可以使得形成的沟道区位于分隔体上，且沟道区在基板上的投影区域与分隔体在基板上的投影区域重叠，也即沟道区与分隔体具有相同的长度和宽度，如此，能够更加有效地改善后续工艺中形成的开关TFT和驱动TFT的电性均一性。

其中，掺杂区可以为P型掺杂区，被注入的离子可以为硼离子。

在一个具体实施例中，继续参阅图3，在S162之后，还可以包括：

S163：在栅绝缘层上形成栅极，栅极位于沟道区的上方，且栅极在基板上的投影区域与掺杂区在基板上的投影区域部分重叠。

例如，利用物理气相沉积工艺在栅绝缘层上形成栅极层，然后通过曝光、蚀刻工艺将栅极层图形化，以得到栅极。其中，栅极的材质可以为金属，如钼。

S164：在形成有栅极的栅绝缘层上形成介电层；

例如，利用化学气相沉积工艺，在形成有栅极的栅绝缘层上形成介电层。其中，介电层的材质可以为SiNx和SiOx中的一种或两种。

S165：在介电层上形成源漏极层，源漏极层包括源极和漏极，源极和漏极相对设置于沟道区两侧的掺杂区的上方。

例如，利用物理气相沉积工艺在介电层上形成源漏极层，然后通过曝光、蚀刻工艺将源漏极层图形化，以得到源极和漏极。并且，源极和漏极相对设置于沟道区两侧的掺杂区的上方。

具体地，在S164和S165之间，还可以包括：在源极和漏极对应的位置开设源极贯穿孔和漏极贯穿孔；在源极贯穿孔和漏极贯穿孔内填充导电材料。如此，在S165中，形成的源极和漏极可以通过源极贯穿孔和漏极贯穿孔与相对设置于沟道区两侧的掺杂区实现电连接。

进一步地，在S165之后，还可以包括：

在源漏极层制作SiNx钝化层、平坦层、阳极、像素定义层、以及膜柱层，以完成TFT器件的制作。

区别于现有技术，本实施例提供的薄膜晶体管的制作方法，通过在缓冲层上形成图案化的第一非晶硅层，第一非晶硅层包括多个间隔设置的分隔体，然后在形成有第一非晶硅层的缓冲层上形成第二非晶硅层，再然后采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层，能够实现非晶硅层经准分子镭射退火形成多晶硅层时的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。

请参阅图4，图4是本申请实施例提供的薄膜晶体管的结构示意图。如图4所示，该薄膜晶体管200包括基板201、缓冲层202、图案化的第一多晶硅层203、以及第二多晶硅层204，其中，缓冲层202设置于基板201上，第一多晶硅层203设置于缓冲层202上，第一多晶硅层203包括多个间隔设置的分隔体2031和由分隔体2031分隔开的开口区域2032，第二多晶硅层204设置于缓冲层202上，且覆盖第一多晶硅层203。

基板201可以为玻璃基板或者硬质的树脂基板，也可以为用于制备柔性显示面板的柔性基板。缓冲层202可以包括依次远离基板201的SiNx层和SiOx。分隔体2031的厚度与第二多晶硅层204的厚度之比为0.1～0.25，例如，分隔体2031的厚度为5～10nm，第二多晶硅层204的厚度为40～60nm。

在本实施例中，第一多晶硅层203和第二多晶硅层204是利用准分子镭射退火对对应的第一非晶硅层和第二非晶硅层进行处理而形成的。

值得注意的是，考虑到第一非晶硅层和第二非晶硅层经过准分子镭射退火结晶形成第一多晶硅层203和第二多晶硅层204后，其形状和结构均未发生改变，因此，在后面引用图4的描述中，第一非晶硅层和第一多晶硅层203采用相同的图示编号，即第一非晶硅层203，同样的，第二非晶硅层和第二多晶硅层204也采用相同的图示编号，即第二非晶硅层204。

具体地，如图4所示，第二非晶硅层204具有均匀厚度，图案化的第一非晶硅层203包括多个间隔设置的分隔体2031和由分隔体2031分隔开的开口区域2032。如此，第二非晶硅层204和图案化的第一非晶硅层203层叠设置，能够提供厚度不均匀的非晶硅层，即分隔体2031对应的非晶硅层的厚度H1会大于开口区域2032对应的非晶硅层的厚度H2。并且，在准分子镭射退火结晶时，非晶硅层厚度较大区域的能量会低于厚度较小区域的能量，因此，在非晶硅层重结晶形成对多晶硅层时，会以分隔体2031和位于分隔体2031上的部分第二非晶硅层204为晶核，向两侧或四周生长以形成对应的第一多晶硅层203和第二多晶硅层204，以实现准分子镭射退火的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。

在一个实施例中，如图5所示，第二多晶硅层204包括沟道区2041和位于沟道区2041两侧的掺杂区2042，其中，沟道区2041位于分隔体2031上，且沟道区2041在基板201上的投影区域与分隔体2031在基板201上的投影区域重叠，也即沟道区2041与分隔体2031具有相同的长度和宽度，如此，能够更加有效地改善后续工艺中形成的开关TFT和驱动TFT的电性均一性。

其中，掺杂区2042可以为P型掺杂区，例如，掺杂区2042可以为硼离子掺杂区。沟道区2041为第二多晶硅204未被掺杂的区域。

在一个具体实施例中，继续参阅图5，薄膜晶体管200还包括栅绝缘层205、栅极206、介电层207、以及源漏极层208，其中，栅绝缘层205设置于第二多晶硅层204上，栅极206设置于栅绝缘层205上，栅极206位于沟道区2041的上方，且栅极206在基板201上的投影区域与掺杂区2042在基板201上的投影区域部分重叠，介电层207设置于栅绝缘层205上且覆盖栅极206，源漏极层208包括源极和漏极，源极和漏极相对设置于沟道区2041两侧的掺杂区2042的上方。

进一步地，在掺杂区2042与源漏极208之间的层结构上还可以开设有源、漏极贯穿孔209，如此，源极和漏极可以通过源、漏极贯穿孔209与相对设置于沟道区204两侧的掺杂区2041实现电连接。

更进一步地，薄膜晶体管200还可以包括在源漏极层208上依次设置的SiNx钝化层210、平坦层211、阳极212、像素定义层213、以及膜柱层214，以构成完整的TFT器件。

区别于现有技术，本实施例提供的薄膜晶体管，通过在缓冲层上形成图案化的第一非晶硅层，第一非晶硅层包括多个间隔设置的分隔体，然后在形成有第一非晶硅层的缓冲层上形成第二非晶硅层，再然后采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层，能够实现非晶硅层经准分子镭射退火形成多晶硅层时的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。

请参阅图6，图6是本申请实施例提供的显示面板的结构示意图。如图6所示，该显示面板60包括上述任一实施例的薄膜晶体管61。

薄膜晶体管61包括基板、缓冲层、图案化的第一多晶硅层、以及第二多晶硅层，其中，缓冲层设置于基板上，第一多晶硅层设置于缓冲层上，第一多晶硅层包括多个间隔设置的分隔体，第二多晶硅层设置于缓冲层上，且覆盖第一多晶硅层。

在本实施例中，第一多晶硅层和第二多晶硅层是利用准分子镭射退火对对应的第一非晶硅层和第二非晶硅层进行处理而形成的。

具体地，第二非晶硅层具有均匀厚度，图案化的第一非晶硅层包括多个间隔设置的分隔体和由分隔体分隔开的开口区域。如此，第二非晶硅层和图案化的第一非晶硅层层叠设置，能够提供厚度不均匀的非晶硅层，即分隔体对应的非晶硅层的厚度会大于开口区域对应的非晶硅层的厚度。并且，在准分子镭射退火结晶时，非晶硅层厚度较大区域的能量会低于厚度较小区域的能量，因此，在非晶硅层重结晶形成对多晶硅层时，会以分隔体和位于分隔体上的部分第二非晶硅层为晶核，向两侧或四周生长以形成对应的第一多晶硅层和第二多晶硅层，以实现准分子镭射退火的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。

区别于现有技术，本实施例提供的显示面板，通过在缓冲层上形成图案化的第一非晶硅层，第一非晶硅层包括多个间隔设置的分隔体，然后在形成有第一非晶硅层的缓冲层上形成第二非晶硅层，再然后采用准分子镭射退火对第一非晶硅层和第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层，能够实现非晶硅层经准分子镭射退火形成多晶硅层时的定点结晶，有利于增大晶粒，减少晶界，大幅度改善准分子镭射退火结晶的均一性，进而能够改善开关TFT和驱动TFT的电性均一性，提升LTPS-TFT的良率。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种薄膜晶体管的制作方法，其特征在于，所述方法包括：

提供基板；

在所述基板上形成缓冲层；

在所述缓冲层上形成图案化的第一非晶硅层，所述第一非晶硅层包括多个间隔设置的分隔体；

在形成有所述第一非晶硅层的所述缓冲层上形成第二非晶硅层；

采用准分子镭射退火对所述第一非晶硅层和所述第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层。

2.根据权利要求1所述的方法，其特征在于，在所述采用准分子镭射退火对所述第一非晶硅层和所述第二非晶硅层进行处理，以形成对应的第一多晶硅层和第二多晶硅层的步骤之后，还包括：

对所述第二多晶硅层进行掺杂，形成沟道区和位于所述沟道区两侧的掺杂区，其中，所述沟道区位于所述分隔体上，且所述沟道区在所述基板上的投影区域与所述分隔体在所述基板上的投影区域重叠。

3.根据权利要求2所述的方法，其特征在于，所述对所述第二多晶硅层进行掺杂，形成沟道区和位于所述沟道区两侧的掺杂区的步骤，具体包括：

在所述第二多晶硅层上形成栅绝缘层；

经过所述栅绝缘层对所述第二多晶硅层进行离子注入，形成所述沟道区和所述掺杂区。

4.根据权利要求3所述的方法，其特征在于，在所述形成所述沟道区和所述掺杂区的步骤之后，还包括：

在所述栅绝缘层上形成栅极，所述栅极位于所述沟道区的上方，且所述栅极在所述基板上的投影区域与所述掺杂区在所述基板上的投影区域部分重叠；

在形成有所述栅极的所述栅绝缘层上形成介电层；

在所述介电层上形成源漏极层，所述源漏极层包括源极和漏极，所述源极和所述漏极相对设置于所述沟道区两侧的所述掺杂区的上方。

5.根据权利要求1所述的方法，其特征在于，所述在所述缓冲层上形成图案化的第一非晶硅层的步骤，具体包括：

在所述缓冲层上沉积第一非晶硅层；

通过刻蚀将所述第一非晶硅层分割成多个间隔设置的所述分隔体。

6.根据权利要求1所述的方法，其特征在于，所述分隔体的厚度与所述第二非晶硅层的厚度之比为0.1～0.25。

7.一种薄膜晶体管，其特征在于，包括：

基板；

缓冲层，所述缓冲层设置于所述基板上；

图案化的第一多晶硅层，所述第一多晶硅层设置于所述缓冲层上，所述第一多晶硅层包括多个间隔设置的分隔体；

第二多晶硅层，所述第二多晶硅层设置于所述缓冲层上，且覆盖所述第一多晶硅层。

8.根据权利要求7所述的薄膜晶体管，其特征在于，所述第二多晶硅层包括沟道区和位于所述沟道区两侧的掺杂区，其中，所述沟道区位于所述分隔体上，且所述沟道区在所述基板上的投影区域与所述分隔体在所述基板上的投影区域重叠。

9.根据权利要求8所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：

栅绝缘层，所述栅绝缘层设置于所述第二多晶硅层上；

栅极，所述栅极设置于所述栅绝缘层上，所述栅极位于所述沟道区的上方，且所述栅极在所述基板上的投影区域与所述掺杂区在所述基板上的投影区域部分重叠；

介电层，所述介电层设置于所述栅绝缘层上且覆盖所述栅极；

源漏极层，所述源漏极层包括源极和漏极，所述源极和所述漏极相对设置于所述沟道区两侧的所述掺杂区的上方。

10.一种显示面板，其特征在于，包括如权利要求7-9任一项所述的薄膜晶体管。