CN107017153A - 一种多晶硅薄膜制作方法及多晶硅薄膜 - Google Patents

一种多晶硅薄膜制作方法及多晶硅薄膜 Download PDF

Info

Publication number
CN107017153A
CN107017153A CN201710239668.5A CN201710239668A CN107017153A CN 107017153 A CN107017153 A CN 107017153A CN 201710239668 A CN201710239668 A CN 201710239668A CN 107017153 A CN107017153 A CN 107017153A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon layer
polysilicon membrane
layer
grain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710239668.5A
Other languages
English (en)
Inventor
任庆荣
李良坚
刘政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710239668.5A priority Critical patent/CN107017153A/zh
Publication of CN107017153A publication Critical patent/CN107017153A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种多晶硅薄膜制作方法及多晶硅薄膜,其中,该多晶硅薄膜制作方法包括:沉积第一非晶硅层;对所述第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层;沉积第二非晶硅层;对所述第二非晶硅层进行处理,形成多晶硅薄膜,本发明实施例通过在对第一非晶硅层进行处理得到晶粒大小和取向均匀的晶粒界面层,改善了多晶硅薄膜晶粒生长的初始状态,使得后续对第二非晶硅进行处理形成多晶硅薄膜的过程更加可控,保证了多晶硅薄膜晶粒的大小和取向,提高了多晶硅薄膜的质量和电学性能。

Description

一种多晶硅薄膜制作方法及多晶硅薄膜
技术领域
本发明涉及显示技术领域,尤指一种多晶硅薄膜制作方法及多晶硅薄膜。
背景技术
目前,液晶平板显示器的背板大部分采用的是非晶硅薄膜晶体管,但是由于非晶硅薄膜晶体管的电子迁移率低,阈值电压漂移,使得非晶硅薄膜晶体管不能适应有机发光二极管(Organic Light-Emitting Diode,简称OLED)的驱动。
为此,业内技术人员采用多晶硅薄膜晶体管替代非晶硅薄膜晶体管改善电子迁移率低,阈值电压漂移等缺陷,其中,多晶硅薄膜是通过对非晶硅薄膜进行晶化得到的,具体为在基板上沉积一层非晶硅薄膜。对非晶硅薄膜进行脱氢工艺处理,脱氢工艺完成,采用激光退火工艺,对非晶硅薄膜进行晶化处理,在基板上形成多晶硅薄膜。
但是,在非晶硅薄膜晶化的时候,多晶硅晶粒的长大与初始晶粒的形成关系密切,而一般形成的初始晶粒的尺寸大小或者取向有差异,就会导致形成的多晶硅薄膜质量不佳,且电学性能较差。
发明内容
本发明提供一种多晶硅薄膜制作方法及多晶硅薄膜,能够提高多晶硅薄膜质量以及电学性能。
为了解决上述技术问题,本发明提供了一种多晶硅薄膜制作方法,包括:
沉积第一非晶硅层;
对所述第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层;
沉积第二非晶硅层;
对所述第二非晶硅层进行处理,形成多晶硅薄膜。
进一步地,所述沉积第一非晶硅层,包括:
提供一基板;
在基板上沉积缓冲层;
在缓冲层上沉积第一非晶硅层。
进一步地,所述对所述第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层,包括:
采用非晶硅晶化工艺对第一非晶硅层进行晶化处理;
采用等离子工艺和/或湿法刻蚀工艺对晶化后的第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层。
进一步地,所述采用非晶硅晶化工艺对第一非晶硅层进行晶化处理之前,所述方法还包括:
对所述第一非晶硅层进行去氢处理。
进一步地,所述等离子工艺采用氩气、氦气、氮气或者氢气等离子体;
所述湿法刻蚀工艺采用氢氟酸、磷酸或者硝酸。
进一步地,所述对所述第二非晶硅层进行处理,包括:
采用非晶硅晶化工艺对所述第二非晶硅层进行晶化处理。
进一步地,所述采用非晶硅晶化工艺对所述第二非晶硅层进行晶化处理之前,所述方法还包括:
对第二非晶硅层进行去氢处理。
进一步地,所述非晶硅晶化工艺包括:准分子激光退火工艺。
进一步地,去氢处理的温度为350-450℃,去氢处理的时间为20-120分钟。
另外,本发明实施例还提供一种多晶硅薄膜,采用多晶硅薄膜制作方法所制得。
本发明实施例提供一种多晶硅薄膜制作方法及多晶硅薄膜,多晶硅薄膜制作方法包括:沉积第一非晶硅层;对所述第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层;沉积第二非晶硅层;对所述第二非晶硅层进行处理,形成多晶硅薄膜,本发明实施例通过在对第一非晶硅层进行处理得到晶粒大小和取向均匀的晶粒界面层,改善了多晶硅薄膜晶粒生长的初始状态,使得后续对第二非晶硅进行处理形成多晶硅薄膜的过程更加可控,保证了多晶硅薄膜晶粒的大小和取向,提高了多晶硅薄膜的质量和电学性能。
附图说明
附图用来提供对本发明技术方案的进一步理解,并且构成说明书的一部分,与本申请的实施例一起用于解释本发明的技术方案,并不构成对本发明技术方案的限制。
图1为本发明实施例提供的多晶硅薄膜制作方法的流程图;
图2为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图一;
图3为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图二;
图4为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图三;
图5为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图四;
图6为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图五;
图7为本发明实施例提供的步骤100的流程图;
图8为本发明实施例提供的步骤200的流程图;
图9为本发明实施例提供的步骤400的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
实施例一
图1为本发明实施例提供的多晶硅薄膜制作方法的流程图,如图1所示,本发明实施例提供一种多晶硅薄膜制作方法,具体包括以下步骤:
步骤100、沉积第一非晶硅层。
其中,第一非晶硅层的厚度为100埃,需要说明的是,本申请并不以此为限。
另外,“沉积”只是形成膜层的一种方式,还可以包括溅射、涂覆等,并不以此作为限定。
步骤200、对所述第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层。
具体的,本发明实施例通过对第一非晶硅层进行处理是为了形成非晶硅薄膜晶化所需的颗粒,其中,晶粒界面层中晶粒就是非晶硅薄膜晶化所需的晶粒。
步骤300、沉积第二非晶硅层。
其中,第二非晶硅层的厚度为300-500埃,需要说明的是,本发明并不以此为限。
具体的,第二非晶硅层沉积的位置是在处理后的第一非晶硅层形成的晶粒界面层上。
步骤400、对所述第二非晶硅层进行处理,形成多晶硅薄膜。
具体的,多晶硅薄膜中的多晶硅薄膜晶粒是以晶粒界面层中的晶粒为核心生长形成的。
本发明实施例提供的多晶硅薄膜制作方法,包括:沉积第一非晶硅层;对所述第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层;沉积第二非晶硅层;对所述第二非晶硅层进行处理,形成多晶硅薄膜,本发明实施例通过在对第一非晶硅层进行处理得到晶粒大小和取向均匀的晶粒界面层,改善了多晶硅薄膜晶粒生长的初始状态,使得后续对第二非晶硅进行处理形成多晶硅薄膜的过程更加可控,保证了多晶硅薄膜晶粒的大小和取向,提高了多晶硅薄膜的质量和电学性能。
图2为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图一;图3为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图二;图4为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图三;图5为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图四;图6为本发明实施例提供的多晶硅薄膜制作方法制作流程剖面示意图五,下面结合图2-图6进一步的详细说明多晶硅薄膜制作方法。
图7为本发明实施例提供的步骤100的流程图,如图7所示,步骤100,具体包括以下步骤:
步骤110、提供一基板10。
其中,基板10可以为玻璃基板、塑胶基板或者金属基板,若基板10采用玻璃基板的话,考虑到传统碱玻璃中铝、钡和钠等金属杂质含量较高,容易在高温处理工艺中发生金属杂质的扩散,因此,优选采用无碱玻璃。
步骤120、在基板10上沉积缓冲层20。
其中,若基板10采用玻璃基板,在对玻璃基板进行预清洗后沉积缓冲层20。
具体的,参考图2,在基板10上可以采用等离子增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition,简称PECVD)工艺沉积缓冲层20,或者还可以采用低压力化学气相沉积(Low Pressure Chemical Vapor Deposition,简称LPCVD)工艺或者溅射工艺设置缓冲层20。
需要说明的是,若采用PECVD或者LPCVD沉积工艺形成缓冲层,需要沉积温度控制600摄氏度以下。
其中,LPCVD工艺指的是在0.1MPa以下工作。
其中,缓冲层20可以为结构均匀致密的单层结构的SiNx或SiOx薄膜,SiNx厚度为50-150nm,SiOx厚度为100-350nm,或者缓冲层20可以为结构均匀致密的双层结构SiNx/SiOx薄膜,其中,SiNx厚度为50-150nm,SiOx厚度为100-350nm,其中,双层结构的SiNx/SiOx薄膜,上层为SiOx,下层为SiNx
本发明实施例通过在基板10上设置缓冲层20,能够用于防止基板10内的物质在后续工艺中扩散而影响多晶硅薄膜的品质,还能够提高该缓冲层与上下层结构之间的连接强度。另外,由于玻璃材料的熔融温度较低,而对非晶硅进行处理时采用激光的能量较高,因此,位于第一非晶硅层与基板之间的缓冲层可以起到将激光与基板隔离开来的作用,从而避免了在对非晶硅薄膜进行激光晶化时,玻璃衬底由于温度过高而发生熔融。可以理解的是,在基板上沉积缓冲层,可使后期制备的晶硅层均匀,且可一批生产,进而提高生产效率。
步骤130、在缓冲层20上沉积第一非晶硅层30。
具体的,参考图3,在缓冲层20上可以采用等离子增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition,简称PECVD)工艺沉积第一非晶硅层30,或者还可以采用低压力化学气相沉积(Low Pressure Chemical Vapor Deposition,简称LPCVD)工艺或者溅射工艺设置第一非晶硅层30。
需要说明的是,若采用PECVD或者LPCVD沉积工艺形成缓冲层,需要沉积温度控制600摄氏度以下。
其中,LPCVD工艺指的是在0.1MPa以下工作。
图8为本发明实施例提供的步骤200的流程图,如图8所示,步骤200具体包括以下步骤:
步骤210、对第一非晶硅层30进行去氢处理。
其中,采用高温或者通过低能量密度的激光照射第一非晶硅层30达到为第一非晶硅层去氢的目的。
具体的,若采用高温进行去氢处理,采用高温烤箱对第一非晶硅层30进行脱氢处理,使非晶硅薄膜中的氢含量在3%以下,以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部的缺陷态密度作用。
具体的,去氢处理的温度为350-450摄氏度,处理时间可在20-120分钟,在这一温度范围和这一时间范围内可以使氢从第一非晶硅层30中充分逸出,同时还能避免由于去氢处理的温度过高而导致的第一非晶硅层30发生高温直接退火。
此外,去氢处理的具体时间可根据第一非晶硅层30的厚度,面积等因素灵活调整。需要说明的是,若采用其他方法使非晶硅层中氢含量在3%以下,则可以省去对第一非晶硅层30的脱氢处理,具体步骤可根据实际情况进行。
步骤220、采用非晶硅晶化工艺对第一非晶硅层进行晶化处理。
其中,非晶硅晶化工艺包括:采用准分子激光退火工艺。或者,非晶硅晶化工艺还可以包括:金属诱导结晶工艺和固相结晶工艺。
若采用准分子激光退火工艺进行晶化处理,则需要准分子激光照射第一非晶硅层30,实现第一非晶硅层30会发生从非晶到多晶的转变,具体的,激光可以由激光器产生,常用的激光器有氟化氩ArF,氟化氪KrF,氯化氙XeCl,相应地,其发射的激光波长分别为193nm、248nm和308nm,脉宽在10-50ns之间。由于XeCl激光器的激光波长较长,激光能量注入第一非晶硅层较深,晶化效果较好。
其中,激光照射可以采用以下工艺参数:激光脉冲频率100-500Hz;激光脉冲宽度小于100ns,激光扫描速度:4-16mm/s,激光照射重叠区域的比例90%-98%;激光能量密度:100-500mJ/cm2,需要说明的是,本发明并不以此为限。
具体的,采用准分子激光退火工艺对第一非晶硅层30进行处理,使第一非晶硅层晶化通过如下过程实现,即采用准分子激光照射处理第一非晶硅层,在约50-150ns时间内使第一非晶硅层表面瞬间达到1000摄氏度以上的高温而变成熔融状态,然后对熔融状态的非晶硅层进行退火,使之晶化。
在此过程中,可以保证基板的温度在400摄氏度左右或以下。其机理是:激光脉冲首先在第一非晶硅层中激发出热电子-空穴对,之后电子-空穴对再以非辐射复合的方式将能量传递给晶格原子,从而实现第一非晶硅层的瞬间加热,其中,由于激光脉冲的瞬间能量被第一非晶硅层吸收并转化为相变能,因此,不会有过多的热能传导到基板,可以避免一般炉退火中使基板温度升高而产生变形的问题。
步骤230、采用等离子工艺和/或湿法刻蚀工艺对晶化后的第一非晶硅层30进行处理,形成晶粒大小和取向均匀的晶粒界面层50。
具体的,参考图4,本发明实施例可以单独采用等离子工艺形成晶粒界面层50,也可以采用湿法刻蚀工艺形成晶粒界面层50,还可以采用等离子工艺和湿法刻蚀工艺形成晶粒界面层50,本发明并不限制形成晶粒界面层50的具体工艺。
其中,等离子工艺为采用如氩气Ar、氦气He、氮气N2、氢气H2等气体的等离子体对晶化处理后的第一非晶硅层进行处理,去掉晶化后的第一非晶硅层中的非晶成分和尺寸较小的晶粒,以及取向不满足预设取向的晶粒。湿法刻蚀工艺为采用氢氟酸、磷酸、硝酸以及其他一种或多种化学药剂混合物刻蚀去掉晶化处理后的第一非晶硅层中的非晶成分和尺寸较小的晶粒以及取向不满足预设取向的晶粒。
在本实施例中,步骤300具体包括:
在所述晶粒界面层50上采用PECVD工艺沉积第二非晶硅层40。
具体的,参考图5,在晶粒界面层50上还可以采用低压力化学气相沉积(LowPressure Chemical Vapor Deposition,简称LPCVD)工艺或者溅射工艺设置第二非晶硅层40,需要说明的是,在采用沉积方法形成第二晶硅层40,需要沉积温度控制600摄氏度以下。
需要说明的是,若采用PECVD或者LPCVD沉积工艺形成缓冲层,需要沉积温度控制600摄氏度以下。
其中,LPCVD工艺指的是在0.1MPa以下工作。
图9为本发明实施例提供的步骤400的流程图,如图9所示,步骤400具体包括以下步骤:
步骤410、对第二非晶硅层40进行去氢处理。
其中,采用高温或者通过低能量密度的激光照射第二非晶硅层40达到去氢的目的。
具体的,采用高温烤箱对第二非晶硅层40进行脱氢处理,以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部的缺陷态密度作用。对第二非晶硅层40进行脱氢处理,使非晶硅薄膜中的氢含量在3%以下。
具体的,去氢处理的温度为350-450摄氏度,处理时间可在20-120分钟,在这一温度范围和这一时间范围内可以使氢从第二非晶硅层40中充分逸出,同时还能避免由于去氢处理的温度过高而导致的第二非晶硅层发生高温直接退火。
此外,去氢处理的具体时间可根据第二非晶硅层40的厚度,面积等因素灵活调整。需要说明的是,若采用其他方法使非晶硅层中氢含量在3%以下,则可以省去对第二非晶硅层40的脱氢处理,具体是否需要执行步骤可根据实际情况进行确定。
步骤420、采用非晶硅晶化工艺对第二非晶硅层40进行晶化处理。
具体的,参考图6,经过晶化处理后的第二非晶硅层,即为多晶硅薄膜60。
其中,非晶硅晶化工艺包括:采用准分子激光退火工艺。或者,非晶硅晶化工艺还可以包括:金属诱导结晶工艺和固相结晶工艺。
若采用准分子激光退火工艺进行晶化处理,则需要准分子激光照射第二非晶硅层40,实现第二非晶硅层40会发生从非晶到多晶的转变,具体的,激光可以由激光器产生,常用的激光器有氟化氩ArF,氟化氪KrF,氯化氙XeCl,相应地,其发射的激光波长分别为193nm、248nm和308nm,脉宽在10-50ns之间。由于XeCl激光器的激光波长较长,激光能量注入第一非晶硅层较深,晶化效果较好。
其中,激光照射可以采用以下工艺参数:激光脉冲频率100-500Hz;激光脉冲宽度小于100ns,激光扫描速度:4-16mm/s,激光照射重叠区域的比例90%-98%;激光能量密度:100-500mJ/cm2,需要说明的是,本发明并不以此为限。
具体的,采用准分子激光退火工艺对第二非晶硅层40进行处理,使第二非晶硅层40晶化通过如下过程实现,即采用准分子激光照射处理第一非晶硅层,在约50-150ns时间内使第一非晶硅层表面瞬间达到1000摄氏度以上的高温而变成熔融状态,然后对熔融状态的非晶硅层进行退火,使之晶化。
在此过程中,可以保证基板的温度在400摄氏度左右或以下。其机理是:激光脉冲首先在第二非晶硅层40中激发出热电子-空穴对,之后电子-空穴对再以非辐射复合的方式将能量传递给晶格原子,从而实现第一非晶硅层的瞬间加热,其中,由于激光脉冲的瞬间能量被第二非晶硅层40吸收并转化为相变能,因此,不会有过多的热能传导到基板,可以避免一般炉退火中使基板温度升高而产生变形的问题。
结合图1-图9,具体描述多晶硅薄膜制作方法的流程:首先,提供一个基板10;在基板上采用PECVD工艺沉积缓冲层20,在缓冲层上采用PECVD工艺沉积第一非晶硅层30;其次,对第一非晶硅层30进行去氢处理,采用非晶硅晶化工艺对去氢处理后的第一非晶硅层进行晶化处理,采用等离子工艺和/或湿法刻蚀工艺对晶化后的第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层50;最后,在晶粒界面层50上采用PECVD工艺沉积第二非晶硅层40,对第二非晶硅层40进行去氢处理,采用非晶硅晶化工艺对去氢处理后的第二非晶硅层40进行晶化处理,最终形成多晶硅薄膜60。
实施例二
结合实施例一提供的多晶硅薄膜制作方法,本发明实施例还提供一种多晶硅薄膜,采用多晶硅薄膜制作方法所制得。
其中,多晶硅薄膜制作方法如图1-图9所示,其实现原理与实现效果类似,在此不再赘述。
虽然本发明所揭露的实施方式如上,但所述的内容仅为便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属领域内的技术人员,在不脱离本发明所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种多晶硅薄膜制作方法,其特征在于,包括:
沉积第一非晶硅层;
对所述第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层;
沉积第二非晶硅层;
对所述第二非晶硅层进行处理,形成多晶硅薄膜。
2.根据权利要求1所述的方法,其特征在于,所述沉积第一非晶硅层,包括:
提供一基板;
在基板上沉积缓冲层;
在缓冲层上沉积第一非晶硅层。
3.根据权利要求1或2所述的方法,其特征在于,所述对所述第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层,包括:
采用非晶硅晶化工艺对第一非晶硅层进行晶化处理;
采用等离子工艺和/或湿法刻蚀工艺对晶化后的第一非晶硅层进行处理,形成晶粒大小和取向均匀的晶粒界面层。
4.根据权利要求3所述的方法,其特征在于,所述采用非晶硅晶化工艺对第一非晶硅层进行晶化处理之前,所述方法还包括:
对所述第一非晶硅层进行去氢处理。
5.根据权利要求3或4所述的方法,其特征在于,所述等离子工艺采用氩气、氦气、氮气或者氢气等离子体;
所述湿法刻蚀工艺采用氢氟酸、磷酸或者硝酸。
6.根据权利要求1所述的方法,其特征在于,所述对所述第二非晶硅层进行处理,包括:
采用非晶硅晶化工艺对所述第二非晶硅层进行晶化处理。
7.根据权利要求6所述的方法,其特征在于,所述采用非晶硅晶化工艺对所述第二非晶硅层进行晶化处理之前,所述方法还包括:
对所述第二非晶硅层进行去氢处理。
8.根据权利要求3或6所述的方法,其特征在于,所述非晶硅晶化工艺包括:准分子激光退火工艺。
9.根据权利要求4或8所述的方法,其特征在于,去氢处理的温度为350-450℃,去氢处理的时间为20-120分钟。
10.一种多晶硅薄膜,其特征在于,采用权利要求1-9任一所述的多晶硅薄膜制作方法所制得。
CN201710239668.5A 2017-04-13 2017-04-13 一种多晶硅薄膜制作方法及多晶硅薄膜 Pending CN107017153A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710239668.5A CN107017153A (zh) 2017-04-13 2017-04-13 一种多晶硅薄膜制作方法及多晶硅薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710239668.5A CN107017153A (zh) 2017-04-13 2017-04-13 一种多晶硅薄膜制作方法及多晶硅薄膜

Publications (1)

Publication Number Publication Date
CN107017153A true CN107017153A (zh) 2017-08-04

Family

ID=59446672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710239668.5A Pending CN107017153A (zh) 2017-04-13 2017-04-13 一种多晶硅薄膜制作方法及多晶硅薄膜

Country Status (1)

Country Link
CN (1) CN107017153A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860109A (zh) * 2019-02-28 2019-06-07 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法、显示面板
CN117265470A (zh) * 2023-07-11 2023-12-22 安徽立光电子材料股份有限公司 一种超薄复合铜箔的制备方法及超薄复合铜箔

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476912A (ja) * 1990-07-19 1992-03-11 Sanyo Electric Co Ltd 多結晶シリコン薄膜の製造方法及び半導体装置
JPH04286111A (ja) * 1991-03-14 1992-10-12 Nec Corp 多結晶シリコン薄膜の製造方法
JPH05275333A (ja) * 1992-03-27 1993-10-22 Sanyo Electric Co Ltd 多結晶シリコン薄膜の製造方法
US20040248345A1 (en) * 2003-06-05 2004-12-09 Mao-Yi Chang [method of fabricating a polysilicon thin film]
CN1567535A (zh) * 2003-06-26 2005-01-19 铼宝科技股份有限公司 薄膜晶体管的多晶硅制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0476912A (ja) * 1990-07-19 1992-03-11 Sanyo Electric Co Ltd 多結晶シリコン薄膜の製造方法及び半導体装置
JPH04286111A (ja) * 1991-03-14 1992-10-12 Nec Corp 多結晶シリコン薄膜の製造方法
JPH05275333A (ja) * 1992-03-27 1993-10-22 Sanyo Electric Co Ltd 多結晶シリコン薄膜の製造方法
US20040248345A1 (en) * 2003-06-05 2004-12-09 Mao-Yi Chang [method of fabricating a polysilicon thin film]
CN1567535A (zh) * 2003-06-26 2005-01-19 铼宝科技股份有限公司 薄膜晶体管的多晶硅制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109860109A (zh) * 2019-02-28 2019-06-07 武汉华星光电半导体显示技术有限公司 一种薄膜晶体管及其制作方法、显示面板
CN117265470A (zh) * 2023-07-11 2023-12-22 安徽立光电子材料股份有限公司 一种超薄复合铜箔的制备方法及超薄复合铜箔

Similar Documents

Publication Publication Date Title
US10683586B2 (en) Method of pulsed laser-based large area graphene synthesis on metallic and crystalline substrates
US8557040B2 (en) Systems and methods for preparation of epitaxially textured thick films
CN102651311B (zh) 一种低温多晶硅薄膜的制备方法及低温多晶硅薄膜
TW515101B (en) Method for fabrication of field-effect transistor
WO2013071811A1 (zh) 低温多晶硅薄膜的形成方法
JP2007502025A (ja) シリコン薄膜の焼鈍方法およびそれから調製される多結晶シリコン薄膜
CN107017153A (zh) 一种多晶硅薄膜制作方法及多晶硅薄膜
WO2015100827A1 (zh) 定义多晶硅生长方向的方法
CN112760714B (zh) 一种制备单晶二维过渡金属硫族化合物的方法
JP2004134773A (ja) 半導体装置の製造方法
JPS63299322A (ja) 単結晶シリコン膜の形成方法
RU2333567C2 (ru) Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов
JPH0773094B2 (ja) 結晶性半導体薄膜の製造方法
JP2000232066A (ja) 半導体基板の製造方法
JP4016539B2 (ja) 薄膜半導体の製造装置および薄膜半導体の製造方法
CN108010832B (zh) SiGe材料及其制备方法
TWI801418B (zh) 處理目標材料之方法
KR100611749B1 (ko) 박막트랜지스터의 제조 방법
WO2007086442A1 (ja) Soiウェーハの製造方法
TW200820344A (en) A method of manufacturing low temperature polysilicon film
JP4066564B2 (ja) 薄膜半導体製造装置および薄膜半導体の製造方法
JP3981782B2 (ja) 半導体装置の製造方法
JP2002299239A (ja) 半導体膜の製造方法
CN114068307A (zh) 低温多晶硅薄膜及其制备方法、阵列基板、显示装置
Park et al. A Simple Explanation on the Crystallization Kinetics of a CW Laser Crystallization of Amorphous Silicon

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170804