KR100611749B1 - 박막트랜지스터의 제조 방법 - Google Patents
박막트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR100611749B1 KR100611749B1 KR1020040029121A KR20040029121A KR100611749B1 KR 100611749 B1 KR100611749 B1 KR 100611749B1 KR 1020040029121 A KR1020040029121 A KR 1020040029121A KR 20040029121 A KR20040029121 A KR 20040029121A KR 100611749 B1 KR100611749 B1 KR 100611749B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous silicon
- silicon thin
- hydrogen content
- film transistor
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 61
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000001257 hydrogen Substances 0.000 claims abstract description 29
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000005137 deposition process Methods 0.000 claims abstract description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims abstract description 6
- 230000008021 deposition Effects 0.000 claims description 15
- 238000002425 crystallisation Methods 0.000 claims description 9
- 229910004205 SiNX Inorganic materials 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 238000006356 dehydrogenation reaction Methods 0.000 abstract description 12
- 230000002411 adverse Effects 0.000 abstract description 5
- 230000003746 surface roughness Effects 0.000 abstract description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 239000010410 layer Substances 0.000 description 14
- 230000008025 crystallization Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007715 excimer laser crystallization Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
박막트랜지스터의 제조 방법을 제공한다. 상기 방법은 기판 상에 300 내지 400℃의 온도 범위 내에서, 0.04 내지 0.06 W/㎠의 파워 밀도로, 4800 내지 5200 sccm의 Ar과 90 내지 110 sccm의 SiH4의 혼합 가스와 압력 140 내지 150 Pa로 증착 공정을 수행하여 비정질 실리콘 박막을 형성하는 단계, 상기 비정질 실리콘 박막을 탈수소화 시키는 단계 및 상기 탈수소화된 비정질 실리콘 박막을 결정화하는 단계를 포함한다. 300 내지 400℃의 온도 범위에서 비결정 실리콘 박막을 증착한 경우, 상기 비정질 실리콘 박막의 수소 함유량이 다소 많더라도 탈수소화 공정을 수행함으로써 수소 함유량을 0.1 내지 1 원자%로 낮출 수 있으므로 결정화시 다결정 실리콘의 표면 거칠기, 크기 및 특성에 나쁜 영향을 미치지 않아 소자 특성이 저하되지 않는 박막트랜지스터를 제조할 수 있다는 이점을 제공한다.
탈수소화 공정, 고온 PECVD, ELA법, SLS법
Description
도 1은 탈수소화 공정에 있어서 비정질 실리콘 박막의 성막 온도에 따른 수소 함유량을 나타낸 그래프이다.
본 발명은 박막트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 비정질 실리콘 박막을 형성하고 탈수소화 공정을 수행한 후 결정화하여 박막트랜지스터를 제조하는 방법에 관한 것이다.
일반적으로 박막트랜지스터(TFT:Thin Film Transitor)에서 반도체층으로 사용되는 것으로는 비정질 실리콘(a-Si) 박막과 다결정 실리콘(p-Si) 박막이 있다. 비정질 실리콘 박막은 대면적 증착이 용이하고 저온 증착이 가능하며 계면 특성이 좋다는 장점이 있으나, 전계 효과 이동도가 낮고 고속 동작 회로에 적용이 불가능하며 광 누설전류가 발생한다는 단점이 있다. 이에 반하여, 다결정 실리콘 박막은 높은 전계 효과 이동도와 고속 동작 회로에 적용이 가능하며 CMOS 회로 구성이 가능하다는 장점이 있어 TFT용 반도체층의 용도로서 많이 사용되고 있다. 그러나 다결정 실리콘 박막의 경우에도 고온 증착을 해야 하며 경계 성질이 나쁘다는 단점이 존재한다.
비정질 실리콘 TFT의 경우 비정질 실리콘막의 수소 함유량이 많을수록 댕글링 본드(dangling bond)를 없애는 역할을 하므로 높은 수소 함유량을 요구한다. 반면에, 다결정 실리콘 TFT의 경우 수소 함유량이 적어야 소자 특성이 좋아진다. 이하, 비정질 실리콘 박막이라함은 다결정 실리콘 박막 제조용 비정질 실리콘 박막을 의미한다.
일반적으로 400℃ 이하에서 비정질 실리콘 박막을 증착하면 수소 함유량이 많아 소자 특성이 저하되는 문제점이 있다. 수소 함유량이 많으면 다음에 연결이 되는 결정화 공정에서 수소가 좋지 않는 영향을 미친다. 즉, 결정화될 때의 용융(Melting)과 고상화(Solidification)의 과정에서 표면의 거칠기 뿐만아니라 결정화되는 다결정 실리콘들의 크기나 특성에도 좋지 않은 영향을 미친다. 후술할 ELA 법에 의해 결정화 시키는 경우에는 수소 함유량이 많으면 박막이 들뜨거나 터질수도 있다. 따라서, 종래에는 수소 함유량을 적게 하기 위하여 400℃ 이상에서 비정질 실리콘을 성막하여왔다. 그러나, 값싼 유리기판을 비롯한 플라스틱 기판의 사용 요구가 증가됨에 따라 저온에서의 비정질 실리콘 박막 형성 방법이 중요한 문제로 대두되어 왔다. 이에 따라 저온 공정에 관한 연구가 활발하게 진행중이다. 또한, 400℃ 이하에서 비정질 실리콘 박막을 다결정 실리콘 박막으로 저온 결정화 시키는 방법에 관하여서도 연구가 활발히 진행중이다. 80년대 중반 본격적으로 연구되어지기 시작한 비정질 실리콘 박막의 엑시머 레이저(excimer laser) 결정화 기술은 저온 다결정 실리콘 TFT의 제작을 가능하게 하였다. 그 이후로도 일본과 미국의 많은 대학과 기업체에서 상기 기술이 연구되었고 90년대 중반 이후에 와서는 저온 다결정 실리콘 TFT의 양산이라는 과제를 가지고 활발히 연구되어지고 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 해결하기 위한 것으로 400℃ 이하의 온도에서 비정질 실리콘 박막을 증착하여도 소자 특성이 저하되지 않는 박막트랜지스터의 제조 방법을 제공하는데 그 목적이 있다.
상기 기술적 과제들을 이루기 위하여 본 발명은 박막트랜지스터의 제조 방법을 제공한다. 상기 방법은 기판 상에 300 내지 400℃의 온도 범위 내에서, 0.04 내지 0.06 W/㎠의 파워 밀도로, 4800 내지 5200 sccm의 Ar과 90 내지 110 sccm의 SiH4의 혼합 가스와 압력 140 내지 150 Pa로 증착 공정을 수행하여 비정질 실리콘 박막을 형성하는 단계, 상기 비정질 실리콘 박막을 탈수소화 시키는 단계, 및 상기 탈수소화된 비정질 실리콘 박막을 결정화하는 단계를 포함한다.
상기 온도는 300 내지 350℃일 수 있다.
상기 증착 공정 후 비정질 실리콘 박막의 수소 함유량이 6 내지 10 원자%일 수 있다.
상기 증착 공정은 고온 PECVD법을 사용하여 수행하는 것일 수 있다.
상기 비정질 실리콘 박막을 탈수소화 시키는 단계의 수행 후 상기 비정질 실리콘 박막의 수소 함유량이 0.1 내지 1 원자%일 수 있다.
상기 결정화는 ELA 또는 SLS 법을 사용하여 수행하는 것일 수 있다.
상기 방법은 상기 비정질 실리콘 박막 증착 전에 기판 상에 버퍼층을 증착하 는 단계를 더욱 포함할 수 있다.
상기 버퍼층은 SiNx/SiO2 또는 SiNx로 이루어질 수 있다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예가 첨부된 도면을 참조하여 보다 상세하게 설명한다.
먼저, 절연기판 상에 300 내지 400℃의 온도 범위 내에서 증착 공정을 수행하여 비정질 실리콘 박막을 증착한다. 종래에 수소 함유량을 낮추기 위하여 400℃ 이상에서 비정질 실리콘 박막을 증착하는 것과는 달리 본 발명에서는 300 내지 400℃의 온도 범위 내에서 상기 비정질 실리콘 박막을 증착한다. 이때, 그 이외의 증착 조건으로는, RF 파워: 0.04 내지 0.06W/㎠, 혼합 가스 유량: Ar(4800 내지 5200 sccm) SiH4(90 내지 110 sccm), 압력: 140 내지 150 Pa 에서 상기 증착이 수행된다.
상기 비정질 실리콘 박막의 증착 공정은 플라스틱 기판 등에 대한 요구에 맞도록 300 내지 350℃의 온도에서 수행되는 것이 바람직하다.
상기 비정질 실리콘 박막의 증착 방법으로는 PECVD법을 사용할 수 있다. PECVD(Plasma Enhanced Chemical Vapor Deposition : 플라즈마 보강 화학 기상 증착)법이라 함은 진공 챔버(chamber) 내에 증착에 필요한 가스를 주입 후 원하는 압력과 기판 온도에서 RF 파워를 가해 주입된 가스를 플라즈마 분해하여 기판위에 박막을 증착하는 공정을 말한다. 더 나아가서, 본 발명에서는 수소 함유량을 낮추기 위하여 수소가 기판에 증착할 수 있는 확률을 낮추어주는 고온 PECVD법을 사용하여 수행할 수 있다.
한편, 상기 비정질 실리콘 박막을 증착하기 전에 버퍼층을 상기 기판 상에 형성하는 것이 바람직하다. 상기 버퍼층으로는, 상기 절연 기판으로부터 발생하는 Na 등과 같은 오염원으로 부터 비정질 실리콘 박막을 보호하기 위하여 SiNx막의 단일층 또는 상기 SiNx막과 함께 비정질 실리콘 박막의 결정화를 도와주는 SiO2의 2층 구조를 사용할 수 있다.
이어서, 비정질 실리콘 박막을 탈수소화시키는 공정을 수행한다.
상기 탈수소화 공정은 노(furnace)에서 소정 시간 열처리함으로써 수행한다. 수소 함유량이 많으면 결정화될 때의 용융(Melting)과 고상화(Solidification)의 과정에서 표면의 거칠기 뿐만아니라 결정화되는 다결정 실리콘들의 크기나 특성에도 좋지 않은 영향을 미치므로 상기 공정을 수행하는게 바람직하다. 특히, 저온 결정화 공정에서는 상기 탈수소화 공정이 필수적이다.
도 1은 탈수소화 공정에 있어서 비정질 실리콘 박막의 성막 온도에 따른 수소 함유량을 나타낸 그래프이다.
상기 그래프를 참조하면, 상기 증착 조건(비정질 실리콘 박막의 성막 온도가 450℃인 경우)에서 비정질 실리콘 박막을 증착한 결과 수소 함유량이 6 내지 7원자% 었음을 알수 있다. 탈수소화 공정이 진행되면서 부터 수소 함유량은 감소되기 시작하였으며, 탈수소화 공정이 500초 진행되는 동안 수소 함유량이 1원자% 미만까지 감소됨을 알수 있다. 그 이후에는 수소 함유량의 변동이 거의 없었다.
또한, 비정질 실리콘 박막의 성막 온도가 350℃인 경우에도 성막 온도가 450 ℃인 경우와 유사한 결과를 나타낸다.
즉, 400℃ 이상에서 뿐만아니라 그 이하의 저온에서 비정질 실리콘 박막을 증착하여도 비슷한 수소 함유량을 나타내며, 탈수소화 공정을 수행하여 수소 함유량을 0.1 내지 1 원자%로 낮출수 있음을 알수 있다.
이어서, 상기 탈수소화된 비정질 실리콘 박막을 결정화하여 다결정 실리콘 박막을 형성한다. 상기 결정화는 ELA 또는 SLS법을 이용하여 수행할 수 있다.
ELA(Excimer Laser Annealing)법은, 30 내지 200 나노 초(nano second)의 짧은 시간 내에만 레이저 빔을 온(on) 시켜주어 비정질 실리콘 박막을 순간적으로 다결정 실리콘 박막으로 바꾸어 주는 기술이다. 상기 탈수소화된 비정질 실리콘 박막에 라인(line) 형태의 엑시머 레이저를 스캔(scan) 조사하면 부분 용융 및 결정화 과정이 상기 시간 내에 일어난다. 상기 결정들이 성장하여 다결정 실리콘 박막을 형성한다. 본 발명에서는 탈수소화된 비정질 실리콘 박막의 수소 함유량이 0.1 내지 1 원자%일수 있으므로 막이 들뜨거나 터질 염려 없이 다결정 실리콘 박막을 형성할 수 있다. 상기 ELA 법에 사용되는 엑시머 레이저는 단파장의 짧은 주기 펄스를 형성하기 때문에 비정질 실리콘 박막의 표면에서 대부분의 광에너지가 흡수되어 기판에 대한 열전달이 적고, 이로 인해 기판에 열적인 변형을 주지 않는 유리한 어닐링 조건을 갖는다.
SLS(Sequential Lateral Solidification)법은, 패턴된 마스크를 써서 레이저 빔을 일부만 통과를 시키고 이 부분적으로 통과된 레이저 빔은 비정질 실리콘 박막을 아주 얇게 완전 용융시키며, 수백 나노 초(nano second) 내에 한번의 용융과 응 고을 되풀이 하면서 다결정 실리콘 박막을 형성하는 방법이다. 이 방법은 기판위에 결정성과 균일성(uniformity) 모두가 우수한 저온 다결정 실리콘 TFT를 만들수 있다는 점에서 주목을 끈다.
상술한 바와 같이, 기판 상에 비정질 실리콘 박막을 성막하고 탈수소화 과정을 수행한 후 ELA 또는 SLS 법을 사용하여 다결정 실리콘 박막을 완성한다. 이후, 사진 식각 공정을 이용하여 결정화된 상기 다결정 실리콘 박막을 패터닝하여 반도체층 패턴을 형성한다. 상기 반도체층 패턴 상에 게이트 절연막을 형성한 후 상기 게이트 절연막 상에 금속층 및 포토레지스트층을 순차적으로 적층한다. 상기 포토레지스트층을 패터닝하고 상기 패터닝된 포토레지스트층을 마스크로 하여 상기 금속층을 식각 함으로써 게이트전극을 형성한다. 상기 결과물을 이용하여 박막트랜지스터를 완성할 수 있다.
표 1은 비정질 실리콘의 성막 온도(350 내지 430℃)에 따른 박막트랜지스터의 특성을 나타낸 표이다.
표 1을 참조하면, 상기 비정질 실리콘 박막을 430℃에서 증착시킨 경우와 350℃에서 증착시킨 경우를 비교하여 볼때, 박막트랜지스터의 소자 특성에 있어서 미세한 차이는 있으나 소자 특성이 변경되었다고 할 만큼의 큰 차이는 없음을 확인할 수 있다. 박막트랜지스터의 소자 특성이라함은 문턱전압(Vth), 전하이동도(mobility), 온-오프 전류(Ion, Ioff), 에스-팩터(s-factor) 등을 의미한다. 또한, 350℃ 이하의 저온에서 상기 비정질 실리콘막을 증착하여도 박막트랜지스터의 소자 특성에 큰 변화가 없음을 확인할 수 있다.
상술한 바와 같이 본 발명에 따르면, 300 내지 400℃의 온도 범위에서 비결정 실리콘 박막을 증착한 경우, 상기 비정질 실리콘 박막의 수소 함유량이 다소 많더라도 탈수소화 공정을 수행함으로써 수소 함유량을 0.1 내지 1 원자%로 낮출 수 있으므로 결정화시 다결정 실리콘의 표면 거칠기, 크기 및 특성에 나쁜 영향을 미치지 않아 소자 특성이 저하되지 않는 박막트랜지스터를 제조할 수 있다는 이점을 제공한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이다.
Claims (8)
- 기판 상에 300 내지 400℃의 온도 범위에서, 0.04 내지 0.06 W/㎠의 파워 밀도로, 4800 내지 5200 sccm의 Ar과 90 내지 110 sccm의 SiH4의 혼합 가스와 압력 140 내지 150 Pa로 증착 공정을 수행하여 비정질 실리콘 박막을 형성하는 단계;상기 비정질 실리콘 박막을 탈수소화 시키는 단계; 및상기 탈수소화된 비정질 실리콘 박막을 결정화하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 온도는 300 내지 350℃인 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 증착 공정 후 비정질 실리콘 박막의 수소 함유량이 6 내지 10 원자%인 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 증착 공정은 고온 PECVD법을 사용하여 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 비정질 실리콘 박막을 탈수소화 시키는 단계 후 상기 비정질 실리콘 박막의 수소 함유량이 0.1 내지 1 원자%인 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 결정화는 ELA 또는 SLS법을 사용하여 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 박막트랜지스터의 제조방법은 상기 비정질 실리콘 박막 증착 전에 기판 상에 버퍼층을 증착하는 단계를 더욱 포함하는 박막트랜지스터의 제조방법.
- 제 7 항에 있어서,상기 버퍼층은 SiNx/SiO2 또는 SiNx로 이루어진 것을 특징으로 하는 박막트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040029121A KR100611749B1 (ko) | 2004-04-27 | 2004-04-27 | 박막트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040029121A KR100611749B1 (ko) | 2004-04-27 | 2004-04-27 | 박막트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050103813A KR20050103813A (ko) | 2005-11-01 |
| KR100611749B1 true KR100611749B1 (ko) | 2006-08-10 |
Family
ID=37281605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040029121A KR100611749B1 (ko) | 2004-04-27 | 2004-04-27 | 박막트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100611749B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101293567B1 (ko) | 2006-02-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 표시장치의 제조방법 |
| KR101056431B1 (ko) | 2010-06-04 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이를 구비한 표시 장치 및 그 제조 방법 |
-
2004
- 2004-04-27 KR KR1020040029121A patent/KR100611749B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050103813A (ko) | 2005-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2585118B2 (ja) | 薄膜トランジスタの作製方法 | |
| US5766344A (en) | Method for forming a semiconductor | |
| KR100415004B1 (ko) | 박막 반도체 장치의 제조 방법 | |
| KR100863446B1 (ko) | 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자 | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| TW200832714A (en) | Fabricating method for low temperatyue polysilicon thin film | |
| TW201445640A (zh) | 低溫多晶矽薄膜的製備方法 | |
| JP2005142567A (ja) | ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2002313721A (ja) | 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器 | |
| JPWO2005104239A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4290349B2 (ja) | 半導体装置の製造方法 | |
| CN105140130B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| KR100611749B1 (ko) | 박막트랜지스터의 제조 방법 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JP2000269133A (ja) | 薄膜半導体装置の製造方法 | |
| CN105742370B (zh) | 低温多晶硅薄膜晶体管的制备方法 | |
| JPH05198507A (ja) | 半導体作製方法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010278095A (ja) | 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物 | |
| JPH05315361A (ja) | 半導体薄膜の製造方法及び半導体素子 | |
| JP2006013438A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| JP2005056971A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2010024278A1 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 14 |