JPWO2005104239A1 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JPWO2005104239A1 JPWO2005104239A1 JP2006519508A JP2006519508A JPWO2005104239A1 JP WO2005104239 A1 JPWO2005104239 A1 JP WO2005104239A1 JP 2006519508 A JP2006519508 A JP 2006519508A JP 2006519508 A JP2006519508 A JP 2006519508A JP WO2005104239 A1 JPWO2005104239 A1 JP WO2005104239A1
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon oxide
- film
- thin film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010408 film Substances 0.000 claims abstract description 231
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 87
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 65
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000007789 gas Substances 0.000 claims description 90
- 239000000203 mixture Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229920005591 polysilicon Polymers 0.000 claims description 25
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 17
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 12
- XQMTUIZTZJXUFM-UHFFFAOYSA-N tetraethoxy silicate Chemical compound CCOO[Si](OOCC)(OOCC)OOCC XQMTUIZTZJXUFM-UHFFFAOYSA-N 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 10
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 claims description 6
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 6
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000010790 dilution Methods 0.000 claims description 5
- 239000012895 dilution Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 claims description 3
- 239000001569 carbon dioxide Substances 0.000 claims description 3
- VUZPPFZMUPKLLV-UHFFFAOYSA-N methane;hydrate Chemical compound C.O VUZPPFZMUPKLLV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 2
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 127
- 230000015572 biosynthetic process Effects 0.000 description 38
- 238000005259 measurement Methods 0.000 description 23
- 238000009826 distribution Methods 0.000 description 18
- 230000007423 decrease Effects 0.000 description 17
- 230000007547 defect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 9
- 229910001882 dioxygen Inorganic materials 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910000077 silane Inorganic materials 0.000 description 5
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000004050 hot filament vapor deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Liquid Crystal (AREA)
Abstract
良好な生産性を確保しつつ、優れた特性と信頼性の高いゲート絶縁層を有する薄膜トランジスタ及びその製造方法を提供する。 基板９上にソース領域１７、チャンネル領域１８、ドレイン領域１９を有する活性層１１と、ゲート電極層１６と、活性層１１とゲート電極層１６との間に形成されるゲート絶縁層１５とを有する薄膜トランジスタであって、ゲート絶縁層１５を、活性層１１側に形成される第１の酸化珪素膜１２と、ゲート電極層１６側に形成される第２の酸化珪素膜１４と、第１の酸化珪素膜１２と第２酸化珪素膜１４の間に形成される窒化珪素膜１３とで形成した。
Description
本発明は、酸化珪素膜をゲート絶縁層とする薄膜トランジスタ及びその製造方法に関する。
従来より液晶ディスプレイ（ＬＣＤ）や有機エレクトロルミネッセンス（ＯＬＥＤ）等のデバイスには、アモルファスシリコン（ａ−Ｓｉ）や窒化珪素膜（ＳｉＮｘ）、酸化珪素膜（ＳｉＯｘ）といった薄膜から形成される、薄膜トランジスタであるアモルファスシリコンＴＦＴ（ａ−ＳｉＴＦＴ）、低温ポリシリコンＴＦＴ（ＬＴＰＳ−ＴＦＴ）が利用されている。とりわけ低温ポリシリコンＴＦＴは、アモルファスシリコンＴＦＴよりも高移動度化が可能であり、かつ透明で絶縁性のある例えばガラス基板のような基板上に作製することができる。
低温ポリシリコンＴＦＴの代表的な構造としては、例えば図１８に示すようなコプレーナ型トランジスタが挙げられる。
コプレーナ型トランジスタの構成は、図１８に示すように、透明性及び絶縁性を有するガラス基板１００上に、活性層１０１となる多結晶珪素薄膜が形成される。この活性層１０１は、Ｎ型又はＰ型不純物がドーピングされてなるソース領域１０２、チャネル領域１０３、ドレイン領域１０４に分けられており、この活性層１０１を覆うようにゲート絶縁層１０５が形成され、ゲート電極１０６がチャネル領域１０３上に形成される。更に、層間絶縁層１０７上にソース電極１０８とドレイン電極１０９が配置される。
ところで、低温ポリシリコンＴＦＴの製造工程においては、その利用される半導体素子が大面積を必要とするため安価なガラス基板が用いられており、その耐熱性が十分でないため、比較的低温（およそ６００℃程度以下）のプロセス温度で作製しなくてはならない。
一方、シリコン単結晶基板を用いたシリコンＴＦＴの製造工程においては、その表面を水蒸気雰囲気中もしくは酸素雰囲気中で表面を高温（９００℃〜１１００℃程度）酸化することで、ゲート絶縁膜である酸化珪素膜を形成する。この熱酸化により形成されたゲート絶縁膜は、膜中の欠陥が少ない非常に高品質な膜であり、また活性層とゲート絶縁膜の界面もクリーンな状態に保たれるため、ゲート絶縁膜とシリコン基板との界面特性も良質である。
コプレーナ型トランジスタの構成は、図１８に示すように、透明性及び絶縁性を有するガラス基板１００上に、活性層１０１となる多結晶珪素薄膜が形成される。この活性層１０１は、Ｎ型又はＰ型不純物がドーピングされてなるソース領域１０２、チャネル領域１０３、ドレイン領域１０４に分けられており、この活性層１０１を覆うようにゲート絶縁層１０５が形成され、ゲート電極１０６がチャネル領域１０３上に形成される。更に、層間絶縁層１０７上にソース電極１０８とドレイン電極１０９が配置される。
ところで、低温ポリシリコンＴＦＴの製造工程においては、その利用される半導体素子が大面積を必要とするため安価なガラス基板が用いられており、その耐熱性が十分でないため、比較的低温（およそ６００℃程度以下）のプロセス温度で作製しなくてはならない。
一方、シリコン単結晶基板を用いたシリコンＴＦＴの製造工程においては、その表面を水蒸気雰囲気中もしくは酸素雰囲気中で表面を高温（９００℃〜１１００℃程度）酸化することで、ゲート絶縁膜である酸化珪素膜を形成する。この熱酸化により形成されたゲート絶縁膜は、膜中の欠陥が少ない非常に高品質な膜であり、また活性層とゲート絶縁膜の界面もクリーンな状態に保たれるため、ゲート絶縁膜とシリコン基板との界面特性も良質である。
これに対して、上記した従来の低温ポリシリコンＴＦＴの製造方法では、界面特性の良好なゲート絶縁膜を得ることが難しかったが、近年、低温ポリシリコンＴＦＴでも界面特性の良好なゲート絶縁膜を得ることができる製造方法が提案されている（例えば、特許文献１参照。）。
上記特許文献１によるゲート絶縁膜の製造方法では、多結晶珪素薄膜上に酸化膜を形成した後に触媒金属を堆積し、６００℃以下の酸化雰囲気中で熱処理するようにしている。
特開平１０−１６３１９３号公報
上記特許文献１によるゲート絶縁膜の製造方法では、多結晶珪素薄膜上に酸化膜を形成した後に触媒金属を堆積し、６００℃以下の酸化雰囲気中で熱処理するようにしている。
ところで、上記特許文献１のような従来の低温ポリシリコンＴＦＴの製造方法では、触媒金属を塗布する工程ならびに熱処理により絶縁層を形成する工程、さらに実用性を考慮し、最終的に触媒金属を活性層から除去する工程があり、生産性が良くなかった。
また、図１８に示したような従来の低温ポリシリコンＴＦＴ（コプレーナ型トランジスタ）の製造工程では、ゲート絶縁層１０５の形成前に活性層１０１（ソース領域１０２及びドレイン領域１０４と、チャネル領域１０３）のパターニング工程が必要となる。このため、この活性層１０１とゲート絶縁層１０５の界面特性は、上記したシリコンＴＦＴの製造工程のような良好な特性を得ることが難しかった。
また、図１８に示したような従来の低温ポリシリコンＴＦＴ（コプレーナ型トランジスタ）の製造工程では、ゲート絶縁層１０５の形成前に活性層１０１（ソース領域１０２及びドレイン領域１０４と、チャネル領域１０３）のパターニング工程が必要となる。このため、この活性層１０１とゲート絶縁層１０５の界面特性は、上記したシリコンＴＦＴの製造工程のような良好な特性を得ることが難しかった。
その結果、キャリアのトラップ及び散乱が生じ、低温ポリシリコンＴＦＴの特性のひとつであるスレッショルド電圧（閾値電圧）の変位（シフト）が大きくなったり、サブスレッショルドスイング（Ｓ値）が大きくなってしまうという問題があった。
そこで本発明は、良好な生産性を確保しつつ、優れた特性と信頼性の高いゲート絶縁層を有する薄膜トランジスタ及びその製造方法を提供することを目的とする。
そこで本発明は、良好な生産性を確保しつつ、優れた特性と信頼性の高いゲート絶縁層を有する薄膜トランジスタ及びその製造方法を提供することを目的とする。
上記目的を達成するために本発明の薄膜トランジスタのうち請求項１記載の発明は、基板上にソース領域、ドレイン領域、チャンネル領域を有する活性層と、ゲート電極層と、活性層とゲート電極層との間に形成されるゲート絶縁層とを有する薄膜トランジスタであって、ゲート絶縁層が、活性層に接して形成される第１の酸化珪素膜と、第１の酸化珪素膜とゲート電極層との間に第１の酸化珪素膜に接して形成される窒化珪素膜とを含むことを特徴としている。
さらに、請求項２記載の発明は、上記構成に加え、窒化珪素膜とゲート電極層との間に第２の酸化珪素膜を有することを特徴とするものである。
請求項３記載の発明は、活性層がポリシリコンで形成されることを特徴としている。
請求項４記載の発明は、第１の酸化珪素膜、窒化珪素膜の膜厚さの比が、４〜５：１〜２であることを特徴としている。
請求項５記載の発明は、第１の酸化珪素膜、窒化珪素膜、第２の酸化珪素膜のそれぞれの膜厚さの比が、４〜５：１〜２：４〜５であることを特徴としている。
請求項６記載の発明は、第１の酸化珪素膜の膜厚が、４０ｎｍ以上５０ｎｍ以下である、ことを特徴としている。
請求項７記載の発明は、窒化珪素膜の膜厚が１０ｎｍ以上２０ｎｍ以下であることを特徴としている。
請求項８記載の発明は、ゲート絶縁層全体の層厚が、５０ｎｍ以上２００ｎｍ以下であることを特徴としている。
請求項３記載の発明は、活性層がポリシリコンで形成されることを特徴としている。
請求項４記載の発明は、第１の酸化珪素膜、窒化珪素膜の膜厚さの比が、４〜５：１〜２であることを特徴としている。
請求項５記載の発明は、第１の酸化珪素膜、窒化珪素膜、第２の酸化珪素膜のそれぞれの膜厚さの比が、４〜５：１〜２：４〜５であることを特徴としている。
請求項６記載の発明は、第１の酸化珪素膜の膜厚が、４０ｎｍ以上５０ｎｍ以下である、ことを特徴としている。
請求項７記載の発明は、窒化珪素膜の膜厚が１０ｎｍ以上２０ｎｍ以下であることを特徴としている。
請求項８記載の発明は、ゲート絶縁層全体の層厚が、５０ｎｍ以上２００ｎｍ以下であることを特徴としている。
本発明の薄膜トランジスタの製造方法のうち請求項９記載の発明は、基板表面に活性層を形成する工程と、活性層上に第１の酸化珪素膜を形成する工程と、第１の酸化珪素膜上に窒化珪素膜を形成する工程と、窒化珪素膜上にゲート電極層を形成する工程とを含むことを特徴としている。
さらに請求項１０記載の発明は、上記構成に加え、ゲート電極層を形成する工程が、窒化珪素膜上に第２の酸化珪素膜を形成後、ゲート電極層を形成する工程であることを特徴とするものである。
また請求項１１記載の発明は、第１の酸化珪素膜を形成する工程においては、圧力調整された反応容器内に珪素原子を含む第１の珪素付与ガス、酸素原子を含む酸素付与ガスのそれぞれの少なくとも一種類ずつを導入して、プラズマＣＶＤ法により酸化珪素膜を形成し、窒化珪素膜を形成する工程においては、圧力調整された反応容器内に珪素原子を含む第２の珪素付与ガス、窒素原子を含む窒素付与ガス、希釈ガスのそれぞれの少なくとも一種類ずつを導入して、プラズマＣＶＤ法により窒化珪素膜を形成することを特徴としている。
さらに請求項１０記載の発明は、上記構成に加え、ゲート電極層を形成する工程が、窒化珪素膜上に第２の酸化珪素膜を形成後、ゲート電極層を形成する工程であることを特徴とするものである。
また請求項１１記載の発明は、第１の酸化珪素膜を形成する工程においては、圧力調整された反応容器内に珪素原子を含む第１の珪素付与ガス、酸素原子を含む酸素付与ガスのそれぞれの少なくとも一種類ずつを導入して、プラズマＣＶＤ法により酸化珪素膜を形成し、窒化珪素膜を形成する工程においては、圧力調整された反応容器内に珪素原子を含む第２の珪素付与ガス、窒素原子を含む窒素付与ガス、希釈ガスのそれぞれの少なくとも一種類ずつを導入して、プラズマＣＶＤ法により窒化珪素膜を形成することを特徴としている。
請求項１２記載の発明は、第１の珪素付与ガスは、テトラエトキシオルソシリケートと、ヘキサメチルジシラザンと、モノシランと、ジシランからなる群より選択されるいずれか１種類のガスであり、酸素付与ガスは、酸素、亜酸化窒素、オゾン、二酸化炭素、水からなる群より選択されるいずれか１種類のガスであることを特徴としている。
請求項１３記載の発明は、第１の珪素付与ガスと前記酸素付与ガスの組成比が、１：３０〜５０であることを特徴としている。
請求項１４記載の発明は、酸化珪素膜の成膜時の圧力は８０〜２００Ｐａであり、基板温度は３３０〜４３０℃であることを特徴としている。
請求項１５記載の発明は、第２の珪素付与ガスは、テトラエトキシオルソシリケートと、ヘキサメチルジシラザンと、モノシランと、ジシランからなる群より選択されるいずれか１種類のガスであり、窒素付与ガスは、アンモニア、一酸化窒素、ヒドラジンからなる群より選択されるいずれか１種類のガスであることを特徴としている。
請求項１６記載の発明は、第２の珪素付与ガス、窒素付与ガス、希釈ガスの組成比が、１：１０〜２５：１０〜３０であることを特徴としている。
請求項１７記載の発明は、窒化珪素膜の成膜時の圧力は２００〜４００Ｐａであり、基板温度は３３０〜４３０℃であることを特徴としている。
請求項１８記載の発明は、プラズマＣＶＤ法で第１の酸化珪素膜、第２の酸化珪素膜、窒化珪素膜をそれぞれ形成する際の、電極に印加する高周波電圧の周波数が２７．１ＭＨｚであることを特徴としている。
請求項１３記載の発明は、第１の珪素付与ガスと前記酸素付与ガスの組成比が、１：３０〜５０であることを特徴としている。
請求項１４記載の発明は、酸化珪素膜の成膜時の圧力は８０〜２００Ｐａであり、基板温度は３３０〜４３０℃であることを特徴としている。
請求項１５記載の発明は、第２の珪素付与ガスは、テトラエトキシオルソシリケートと、ヘキサメチルジシラザンと、モノシランと、ジシランからなる群より選択されるいずれか１種類のガスであり、窒素付与ガスは、アンモニア、一酸化窒素、ヒドラジンからなる群より選択されるいずれか１種類のガスであることを特徴としている。
請求項１６記載の発明は、第２の珪素付与ガス、窒素付与ガス、希釈ガスの組成比が、１：１０〜２５：１０〜３０であることを特徴としている。
請求項１７記載の発明は、窒化珪素膜の成膜時の圧力は２００〜４００Ｐａであり、基板温度は３３０〜４３０℃であることを特徴としている。
請求項１８記載の発明は、プラズマＣＶＤ法で第１の酸化珪素膜、第２の酸化珪素膜、窒化珪素膜をそれぞれ形成する際の、電極に印加する高周波電圧の周波数が２７．１ＭＨｚであることを特徴としている。
本発明の薄膜トランジスタによれば、閾値電圧及びＳ値を小さくすることができ、優れた特性を有することができる。
さらに、本発明の薄膜トランジスタの製造方法によれば、良好な生産性を確保しつつ、ゲート絶縁層の膜中の欠陥ならびに珪素薄膜との界面の欠陥密度を大幅に低減して界面特性の良好なゲート絶縁層を有する薄膜トランジスタを得ることができる。
さらに、本発明の薄膜トランジスタの製造方法によれば、良好な生産性を確保しつつ、ゲート絶縁層の膜中の欠陥ならびに珪素薄膜との界面の欠陥密度を大幅に低減して界面特性の良好なゲート絶縁層を有する薄膜トランジスタを得ることができる。
［図１］本発明の実施形態に係る製造方法によって形成された薄膜トランジスタとしてのポリシリコンＴＦＴを示す概略断面図。
［図２］本発明に係るポリシリコンＴＦＴのゲート絶縁層を成膜するためのプラズマＣＶＤ装置を示す概略断面図。
［図３］本発明に係るゲート絶縁層と従来のゲート絶縁層のそれぞれの成膜プロセス条件を示す図。
［図４］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜の形成時における、成膜温度と成膜速度の関係を示す図。
［図５］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜の形成時における、成膜温度とＤｉｔ、Ｖｆｂの関係の関係を示す図。
［図６］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜の形成時における、珪素付与ガスに対する酸素ガス組成比と成膜速度の関係を示す図。
［図７］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜の形成時における、酸素ガス組成比とＤｉｔ、Ｖｆｂの関係を示す図。
［図８］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜を形成時における、プロセス圧力と成膜速度及び基板面内分布の関係を示す図。
［図９］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、珪素付与ガスに対する窒素付与ガスとしてのアンモニアガス組成比と成膜速度の関係を示す図。
［図１０］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、アンモニアガス組成比とＤｉｔ、Ｖｆｂの関係を示す図。
［図１１］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、珪素付与ガスに対する窒素付与ガスの組成比と、成膜速度と基板面内分布の関係を示す図。
［図１２］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、プロセス圧力と、成膜速度と基板面内分布の関係を示す図。
［図１３］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、成膜温度と成膜速度の関係を示す図。
［図１４］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、成膜温度とＤｉｔ、Ｖｆｂの関係を示す図。
［図１５］本発明に係るゲート絶縁層の第１、第２層としての各酸化珪素膜における膜厚と、Ｄｉｔ、Ｖｆｂの関係を示す図。
［図１６］本発明に係るゲート絶縁層の第２層としての窒化珪素膜における膜厚と、Ｄｉｔ、Ｖｆｂの関係を示す図。
［図１７］本発明に係るゲート絶縁層と従来のゲート絶縁層を使用した各ポリシリコンＴＦＴにおける、サブスレッショルドスイング値（Ｓ値）とスレッショルド電圧（Ｖｔｈ）を示す図。
［図１８］従来例に係る製造方法によって形成された薄膜トランジスタとしてのポリシリコンＴＦＴを示す概略断面図。
［図２］本発明に係るポリシリコンＴＦＴのゲート絶縁層を成膜するためのプラズマＣＶＤ装置を示す概略断面図。
［図３］本発明に係るゲート絶縁層と従来のゲート絶縁層のそれぞれの成膜プロセス条件を示す図。
［図４］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜の形成時における、成膜温度と成膜速度の関係を示す図。
［図５］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜の形成時における、成膜温度とＤｉｔ、Ｖｆｂの関係の関係を示す図。
［図６］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜の形成時における、珪素付与ガスに対する酸素ガス組成比と成膜速度の関係を示す図。
［図７］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜の形成時における、酸素ガス組成比とＤｉｔ、Ｖｆｂの関係を示す図。
［図８］本発明に係るゲート絶縁層の第１、第３層としての酸化珪素膜を形成時における、プロセス圧力と成膜速度及び基板面内分布の関係を示す図。
［図９］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、珪素付与ガスに対する窒素付与ガスとしてのアンモニアガス組成比と成膜速度の関係を示す図。
［図１０］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、アンモニアガス組成比とＤｉｔ、Ｖｆｂの関係を示す図。
［図１１］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、珪素付与ガスに対する窒素付与ガスの組成比と、成膜速度と基板面内分布の関係を示す図。
［図１２］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、プロセス圧力と、成膜速度と基板面内分布の関係を示す図。
［図１３］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、成膜温度と成膜速度の関係を示す図。
［図１４］本発明に係るゲート絶縁層の第２層としての窒化珪素膜を形成時における、成膜温度とＤｉｔ、Ｖｆｂの関係を示す図。
［図１５］本発明に係るゲート絶縁層の第１、第２層としての各酸化珪素膜における膜厚と、Ｄｉｔ、Ｖｆｂの関係を示す図。
［図１６］本発明に係るゲート絶縁層の第２層としての窒化珪素膜における膜厚と、Ｄｉｔ、Ｖｆｂの関係を示す図。
［図１７］本発明に係るゲート絶縁層と従来のゲート絶縁層を使用した各ポリシリコンＴＦＴにおける、サブスレッショルドスイング値（Ｓ値）とスレッショルド電圧（Ｖｔｈ）を示す図。
［図１８］従来例に係る製造方法によって形成された薄膜トランジスタとしてのポリシリコンＴＦＴを示す概略断面図。
１ ＣＶＤ装置
２ 反応容器
５ 上部電極
６ 下部電極
９ 基板
１２ 第１の酸化珪素膜
１３ 窒化珪素膜
１４ 第２の酸化珪素膜
１５ ゲート絶縁層
１６ ゲート電極
２１ 層間絶縁層
２２ ソース電極
２３ ドレイン電極
２ 反応容器
５ 上部電極
６ 下部電極
９ 基板
１２ 第１の酸化珪素膜
１３ 窒化珪素膜
１４ 第２の酸化珪素膜
１５ ゲート絶縁層
１６ ゲート電極
２１ 層間絶縁層
２２ ソース電極
２３ ドレイン電極
以下、本発明を図示の実施形態に基づいて説明する。
図１は、本発明に係る製造方法によって形成された薄膜トランジスタとしての低温ポリシリコンＴＦＴ（以下、ポリシリコンＴＦＴという）を示す概略断面図であり、（ａ）はゲート絶縁層が第１の酸化珪素膜、窒化珪素膜及び第２の酸化珪素膜の三層積層構造のもの、（ｂ）は第１の酸化珪素膜及び窒化珪素膜の二層積層構造のものを示す。
図１（ａ）を参照して、本実施形態の薄膜トランジスタは、基板９上にソース領域１７、ドレイン領域１９、チャンネル領域１８を有する活性層１１と、ゲート電極層１６と、活性層１１とゲート電極層１６との間に形成されるゲート絶縁層１５とを備え、ゲート絶縁層１５が、活性層１１側に形成される第１の酸化珪素膜１２と、ゲート電極層１６側に形成される第２の酸化珪素膜１４と、第１の酸化珪素膜１２と第２酸化珪素膜１４の間に形成される窒化珪素膜１３とを有している。
図１は、本発明に係る製造方法によって形成された薄膜トランジスタとしての低温ポリシリコンＴＦＴ（以下、ポリシリコンＴＦＴという）を示す概略断面図であり、（ａ）はゲート絶縁層が第１の酸化珪素膜、窒化珪素膜及び第２の酸化珪素膜の三層積層構造のもの、（ｂ）は第１の酸化珪素膜及び窒化珪素膜の二層積層構造のものを示す。
図１（ａ）を参照して、本実施形態の薄膜トランジスタは、基板９上にソース領域１７、ドレイン領域１９、チャンネル領域１８を有する活性層１１と、ゲート電極層１６と、活性層１１とゲート電極層１６との間に形成されるゲート絶縁層１５とを備え、ゲート絶縁層１５が、活性層１１側に形成される第１の酸化珪素膜１２と、ゲート電極層１６側に形成される第２の酸化珪素膜１４と、第１の酸化珪素膜１２と第２酸化珪素膜１４の間に形成される窒化珪素膜１３とを有している。
このような構成の本実施形態の薄膜トランジスタでは、閾値電圧及びＳ値を小さくすることができる。
また図１（ｂ）に示すように、ゲート絶縁層が第１の酸化珪素膜及び窒化珪素膜の二層構造でも、ゲート絶縁膜の絶縁性が満足するものであれば、図１（ａ）で示した第２の酸化珪素膜を成膜しなくてもよい。
また図１（ｂ）に示すように、ゲート絶縁層が第１の酸化珪素膜及び窒化珪素膜の二層構造でも、ゲート絶縁膜の絶縁性が満足するものであれば、図１（ａ）で示した第２の酸化珪素膜を成膜しなくてもよい。
次に本実施形態の製造装置について説明する。
図２は、このポリシリコンＴＦＴのゲート絶縁層を成膜するためのプラズマＣＶＤ装置を示す概略断面図である。
このプラズマＣＶＤ装置１の反応容器２の上部には、ガスボンベ等の複数のガス源（不図示）等が接続されているガス導入系３が設けられており、反応容器２の下部には、真空ポンプ（不図示）等が接続されている排気系４が設けられている。反応容器２内には、２個の平板状の上部電極５と下部電極６が対向して設置されており、上側に位置する上部電極５には高周波電力をパルス変調させる変調器７を介して外部の高周波電源８が接続され、下側に位置する下部電極６上には成膜が施される基板９が載置され、下部電極６は基板ホルダーも兼ねている。高周波電源８は、上部電極５に対して２７．１２ＭＨｚの高周波電圧を印加するように構成されている。なお、高周波電圧として１３．５６ＭＨｚも可能であるが、上記２７．１２ＭＨｚの高周波電圧の方が、ガスの分解効率が上がり好ましい。
上部電極５は、その前面側（下部電極６側）にシャワープレート１０が設けられるように中空部５ａを有しており、その中空部５ａと連通するようにしてガス導入系３の先端側を接続して、シャワープレート１０に形成されている多数のガス噴出口１０ａから下部電極６上の基板９に向けて均一に原料ガスを噴出させるように構成されている。また、下部電極６は、載置される基板９を所定温度に加熱するヒータ（不図示）が内蔵されており、成膜中はアース電位に維持されるように構成されている。
図２は、このポリシリコンＴＦＴのゲート絶縁層を成膜するためのプラズマＣＶＤ装置を示す概略断面図である。
このプラズマＣＶＤ装置１の反応容器２の上部には、ガスボンベ等の複数のガス源（不図示）等が接続されているガス導入系３が設けられており、反応容器２の下部には、真空ポンプ（不図示）等が接続されている排気系４が設けられている。反応容器２内には、２個の平板状の上部電極５と下部電極６が対向して設置されており、上側に位置する上部電極５には高周波電力をパルス変調させる変調器７を介して外部の高周波電源８が接続され、下側に位置する下部電極６上には成膜が施される基板９が載置され、下部電極６は基板ホルダーも兼ねている。高周波電源８は、上部電極５に対して２７．１２ＭＨｚの高周波電圧を印加するように構成されている。なお、高周波電圧として１３．５６ＭＨｚも可能であるが、上記２７．１２ＭＨｚの高周波電圧の方が、ガスの分解効率が上がり好ましい。
上部電極５は、その前面側（下部電極６側）にシャワープレート１０が設けられるように中空部５ａを有しており、その中空部５ａと連通するようにしてガス導入系３の先端側を接続して、シャワープレート１０に形成されている多数のガス噴出口１０ａから下部電極６上の基板９に向けて均一に原料ガスを噴出させるように構成されている。また、下部電極６は、載置される基板９を所定温度に加熱するヒータ（不図示）が内蔵されており、成膜中はアース電位に維持されるように構成されている。
次に、本発明に係るポリシリコンＴＦＴの製造方法について説明する。
先ず、基板９上に減圧熱ＣＶＤ法やプラズマＣＶＤ法などによって非晶質珪素膜を５０ｎｍの厚さに成膜した後に、キセノンクロライド（ＸｅＣｌ）エキシマレーザー（波長３０８ｎｍ）又はクリプトンフロライド（ＫｒＦ）エキシマレーザー（波長２４８ｎｍ）を照射することにより、非晶質珪素膜を結晶化させて結晶性珪素膜であるポリシリコン（Ｐｏｌｙ−Ｓｉ）を得ることができる。これをフォトリソグラフィー及びエッチングを用いてパターニングして、活性層１１を形成する。
そして、活性層１１が形成された基板９を、上記したプラズマＣＶＤ装置１の反応容器２内の下部電極６上に載置して、ヒータ（不図示）に通電して抵抗加熱し、基板９を所定温度に加熱する。この際、反応容器２内を排気系４を通して排気して所定の圧力に調整する。
先ず、基板９上に減圧熱ＣＶＤ法やプラズマＣＶＤ法などによって非晶質珪素膜を５０ｎｍの厚さに成膜した後に、キセノンクロライド（ＸｅＣｌ）エキシマレーザー（波長３０８ｎｍ）又はクリプトンフロライド（ＫｒＦ）エキシマレーザー（波長２４８ｎｍ）を照射することにより、非晶質珪素膜を結晶化させて結晶性珪素膜であるポリシリコン（Ｐｏｌｙ−Ｓｉ）を得ることができる。これをフォトリソグラフィー及びエッチングを用いてパターニングして、活性層１１を形成する。
そして、活性層１１が形成された基板９を、上記したプラズマＣＶＤ装置１の反応容器２内の下部電極６上に載置して、ヒータ（不図示）に通電して抵抗加熱し、基板９を所定温度に加熱する。この際、反応容器２内を排気系４を通して排気して所定の圧力に調整する。
そして、ガス導入系３を通して反応容器２内に第１の珪素付与ガスとしてのテトラエトキシオルソシリケート（ＴＥＯＳ）等のシラン系ガスと、酸素等の酸素付与ガスからなる混合ガス（原料ガス）を導入し、シャワープレート１０の多数のガス噴出口１０ａから下部電極６上の基板９に向けて均一に混合ガスを噴出させる。この際、高周波電源８から上部電極５に対して２７．１２ＭＨｚの高周波電圧を印加して、上部電極５と下部電極６との間の空間に放電を発生させて上記混合ガスをプラズマ化し、活性層１１上に第１の絶縁層である第１の酸化珪素膜１２を４０〜５０ｎｍの厚さで成膜する。
なお、第１の酸化珪素膜１２を成膜する際に、第１の珪素付与ガスとして上記したテトラエトキシオルソシリケート（ＴＥＯＳ）等のシラン系ガス以外にも、例えばモノシランと、ジシランからなる群より選択されるいずれか１種類のガスを用いてもよく、また、酸素付与ガスとして酸素以外にも、例えば亜酸化窒素、オゾン、二酸化炭素、水からなる群より選択されるいずれか１種類のガスを用いることができる。
なお、第１の酸化珪素膜１２を成膜する際に、第１の珪素付与ガスとして上記したテトラエトキシオルソシリケート（ＴＥＯＳ）等のシラン系ガス以外にも、例えばモノシランと、ジシランからなる群より選択されるいずれか１種類のガスを用いてもよく、また、酸素付与ガスとして酸素以外にも、例えば亜酸化窒素、オゾン、二酸化炭素、水からなる群より選択されるいずれか１種類のガスを用いることができる。
そして、その後、同様にして第２の珪素付与ガスとしてのモノシラン（ＳｉＨ４）等のシラン系ガスと、アンモニア等の窒素付与ガスと、窒素等の希釈ガスからなる混合ガスを導入し、放電により上記混合ガスをプラズマ化して、第１の酸化珪素膜１２上に第２の絶縁層である窒化珪素膜１３を１０〜２０ｎｍの厚さで成膜する。
なお、窒化珪素膜１３を成膜する際に、第２の珪素付与ガスとしてモノシラン以外にも、例えばテトラエトキシオルソシリケートと、ヘキサメチルジシラザンと、ジシランからなる群より選択されるいずれか１種類のガスを用いてもよく、また、前記窒素付与ガスとしてアンモニア以外にも、例えば一酸化窒素、ヒドラジンからなる群より選択されるいずれか１種類のガスを用いることができる。
なお、窒化珪素膜１３を成膜する際に、第２の珪素付与ガスとしてモノシラン以外にも、例えばテトラエトキシオルソシリケートと、ヘキサメチルジシラザンと、ジシランからなる群より選択されるいずれか１種類のガスを用いてもよく、また、前記窒素付与ガスとしてアンモニア以外にも、例えば一酸化窒素、ヒドラジンからなる群より選択されるいずれか１種類のガスを用いることができる。
そして、その後、第１の酸化珪素膜１２と同じガス系の混合ガスを導入し、放電により上記混合ガスをプラズマ化して、窒化珪素膜１３上に第３の絶縁層である第２の酸化珪素膜１４を５０ｎｍの厚さで成膜する。そして、これをフォトリソグラフィー及びエッチングを用いてパターニングして、ゲート絶縁層１５を形成する。本発明の特徴であるゲート絶縁層１５の詳細については後述する。
この第２の酸化珪素膜１４はゲート絶縁膜の絶縁性が満足するものであれば成膜しなくてもよい。
なお、第１、２の酸化珪素膜１２、１４を形成する混合ガスとしては、シラン系ガス、酸素付与ガスのそれぞれから少なくとも１種類ずつ選んで所定量混合してなる混合ガスを用いており、窒化珪素膜１３を形成する混合ガスとしては、シラン系ガス、窒素付与ガス、希釈ガスのそれぞれから少なくとも１種類ずつ選んで所定量混合してなる混合ガスを用いている。
この第２の酸化珪素膜１４はゲート絶縁膜の絶縁性が満足するものであれば成膜しなくてもよい。
なお、第１、２の酸化珪素膜１２、１４を形成する混合ガスとしては、シラン系ガス、酸素付与ガスのそれぞれから少なくとも１種類ずつ選んで所定量混合してなる混合ガスを用いており、窒化珪素膜１３を形成する混合ガスとしては、シラン系ガス、窒素付与ガス、希釈ガスのそれぞれから少なくとも１種類ずつ選んで所定量混合してなる混合ガスを用いている。
次に、上記ゲート絶縁層１５（第２の酸化珪素膜１４）上に、アルミニウム膜をスパッタ法で２５０ｎｍの厚さに成膜した後にモリブデン膜５０ｎｍをスパッタ法で成膜する。このアルミニウム膜中にはスカンジウムを０．２重量％含有させる。これは、後の工程においてヒロックやウィスカーと呼ばれる針状の突起物が形成されることを抑制するためである。そして、これをフォトリソグラフィー及びエッチングを用いてパターニングすることにより、ゲート電極１６を形成する。
そして、ゲート電極１６を形成したら次にソース／ドレイン領域を形成するための不純物（一導電型を付与するための不純物）のドーピングを行う。ここでは、Ｎチャネル型の薄膜トランジスタを得るために、Ｐ（リン）のドーピングをプラズマドーピング法によって行う。ドーピングの終了後にアニールを行うことにより、ドーピングされた不純物の活性化とドーピング時の損傷のアニールとを行う。上記の工程において、それぞれソース領域１７、チャネル領域１８、ドレイン領域１９が自己整合的に形成される。
そして、ゲート電極１６を形成したら次にソース／ドレイン領域を形成するための不純物（一導電型を付与するための不純物）のドーピングを行う。ここでは、Ｎチャネル型の薄膜トランジスタを得るために、Ｐ（リン）のドーピングをプラズマドーピング法によって行う。ドーピングの終了後にアニールを行うことにより、ドーピングされた不純物の活性化とドーピング時の損傷のアニールとを行う。上記の工程において、それぞれソース領域１７、チャネル領域１８、ドレイン領域１９が自己整合的に形成される。
次に、ゲート電極１６とゲート絶縁層１５上に、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＥＣＲプラズマＣＶＤ法など）により酸化珪素膜２０を２５０ｎｍの厚さで成膜する。そして、これをフォトリソグラフィー及びエッチングを用いてコンタクトホールの形成を行なって層間絶縁層２１を形成した後、モリブデン膜をスパッタ法で５０ｎｍの厚さに成膜した後にアルミニウム膜３００ｎｍを成膜し、ソース電極２２とドレイン電極２３の形成することにより、図１に示した本発明に係るポリシリコンＴＦＴが得られる。
次に、上記した触媒ＣＶＤ装置１によって製造される本発明に係るゲート絶縁層１５の成膜条件等について説明する。
本発明に係るゲート絶縁層１５の膜厚は、第１層（第１の酸化珪素膜１２）：第２層（窒化珪素膜１３）：第３層（第２の酸化珪素膜１４）＝５０ｎｍ：１０ｎｍ：５０ｎｍであり、それぞれの成膜プロセス条件は、図３に示した通りである。なお、比較のために、従来のポリシリコンＴＦＴのゲート絶縁層で使用されているＴＥＯＳを原料ガスとした酸化珪素膜の代表的な成膜プロセス条件も併せて図３に示した。なお、成膜速度、基板面内での膜厚分布については、７３０ｍｍ×９２０ｍｍサイズのガラス基板上に成膜した場合の結果である。また、Ｖｆｂ（単位：Ｖ）は、ゲート絶縁層中の欠陥の量を示す指標としてフラットバンド電圧であり、Ｄｉｔ（単位：ｃｍ−２・ｅＶ−１）は、ゲート絶縁層と珪素薄膜の界面の欠陥密度を示す指標としての界面準位密度である。また、この場合の基板は、Ｐ型のＳｉ［００１］単結晶ウェハ（Ｎａ＝２×１０１５ｃｍ−３）を用いている。
図３に示したように、従来のゲート絶縁層の場合は、ＴＥＯＳを原料ガスとした酸化珪素膜の成膜速度：８０ｎｍ／ｍｉｎ程度で、基板面内での膜厚分布（１０ｍｍ端）：±７．５％程度である。また、その膜厚を１１０ｎｍとした場合、Ｖｆｂ＝−１．５〜−２．０Ｖであり、Ｄｉｔ＝８×１０１１ｃｍ−２・ｅＶ−１であった。
本発明に係るゲート絶縁層１５の膜厚は、第１層（第１の酸化珪素膜１２）：第２層（窒化珪素膜１３）：第３層（第２の酸化珪素膜１４）＝５０ｎｍ：１０ｎｍ：５０ｎｍであり、それぞれの成膜プロセス条件は、図３に示した通りである。なお、比較のために、従来のポリシリコンＴＦＴのゲート絶縁層で使用されているＴＥＯＳを原料ガスとした酸化珪素膜の代表的な成膜プロセス条件も併せて図３に示した。なお、成膜速度、基板面内での膜厚分布については、７３０ｍｍ×９２０ｍｍサイズのガラス基板上に成膜した場合の結果である。また、Ｖｆｂ（単位：Ｖ）は、ゲート絶縁層中の欠陥の量を示す指標としてフラットバンド電圧であり、Ｄｉｔ（単位：ｃｍ−２・ｅＶ−１）は、ゲート絶縁層と珪素薄膜の界面の欠陥密度を示す指標としての界面準位密度である。また、この場合の基板は、Ｐ型のＳｉ［００１］単結晶ウェハ（Ｎａ＝２×１０１５ｃｍ−３）を用いている。
図３に示したように、従来のゲート絶縁層の場合は、ＴＥＯＳを原料ガスとした酸化珪素膜の成膜速度：８０ｎｍ／ｍｉｎ程度で、基板面内での膜厚分布（１０ｍｍ端）：±７．５％程度である。また、その膜厚を１１０ｎｍとした場合、Ｖｆｂ＝−１．５〜−２．０Ｖであり、Ｄｉｔ＝８×１０１１ｃｍ−２・ｅＶ−１であった。
このことを踏まえると、後述する図４〜図１６に示す測定結果から、本発明におけるゲート絶縁層の成膜プロセス条件は、ゲート絶縁層の全体の成膜速度：７８〜８３ｎｍ／ｍｉｎ程度で、基板面内での膜厚分布（１０ｍｍ端）：±５．５〜７．０％程度である。また、その膜厚を１１０ｎｍとした場合、Ｖｉｔ＝−１．０〜−１．５Ｖであり、Ｄｉｔ＝４．３×１０１０〜９．６×１０１０ｃｍ−２・ｅＶ−１である。
図４は、第１、第３層としての酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の形成時における、成膜温度と成膜速度の関係を示す測定結果であり、図５は、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の形成時における、成膜温度とＤｉｔ、Ｖｆｂの関係を示す測定結果である。なお、図５において、ａはＤｉｔであり、ｂはＶｆｂである。
図４に示す測定結果から明らかなように、成膜温度を上げると成膜速度が低下し生産性が落ちる。また、図５に示す結果から明らかなように、Ｄｉｔは成膜温度が上がると減少して界面の欠陥密度が低下するが、４３０℃程度以上で概ね一定値になる。一方、Ｖｆｂは成膜温度が上がると上昇して層内の欠陥量の減少を示すが、４３０℃以上で一定値となる。なお、基板の耐熱温度ならびに装置材料の都合上から４５０℃程度以下が好ましい。
このため、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の成膜速度を高く維持し、Ｄｉｔを低く、Ｖｆｂを高く成膜するためには、３３０℃〜４３０℃程度の範囲で成膜することが好ましい。
図４は、第１、第３層としての酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の形成時における、成膜温度と成膜速度の関係を示す測定結果であり、図５は、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の形成時における、成膜温度とＤｉｔ、Ｖｆｂの関係を示す測定結果である。なお、図５において、ａはＤｉｔであり、ｂはＶｆｂである。
図４に示す測定結果から明らかなように、成膜温度を上げると成膜速度が低下し生産性が落ちる。また、図５に示す結果から明らかなように、Ｄｉｔは成膜温度が上がると減少して界面の欠陥密度が低下するが、４３０℃程度以上で概ね一定値になる。一方、Ｖｆｂは成膜温度が上がると上昇して層内の欠陥量の減少を示すが、４３０℃以上で一定値となる。なお、基板の耐熱温度ならびに装置材料の都合上から４５０℃程度以下が好ましい。
このため、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の成膜速度を高く維持し、Ｄｉｔを低く、Ｖｆｂを高く成膜するためには、３３０℃〜４３０℃程度の範囲で成膜することが好ましい。
図６は、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の形成時における、珪素付与ガスに対する酸素ガス組成比と成膜速度の関係を示す測定結果であり、図７は、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の形成における、酸素ガス組成比とＤｉｔ、Ｖｆｂの関係を示す測定結果である。なお、図７において、ａはＤｉｔであり、ｂはＶｆｂである。
図６に示す結果から明らかなように、酸素ガス組成比を上げると成膜速度が低下し生産性が落ちる。また、図７に示す結果から明らかなように、Ｄｉｔは酸素ガス組成比が上がると減少して界面の欠陥密度が低下し、酸素ガス組成比が３０以下で急激に低下して、５０以上で概ね一定値となる。一方、Ｖｆｂは酸素ガス組成比が上がると上昇して層内の欠陥量の減少を示すが、３０以下で急激に上昇し５０以上で概ね一定値となる。
このため、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の成膜速度を高く維持し、Ｄｉｔを低く、Ｖｆｂを高く成膜するためには、珪素付与ガスに対する酸素ガス組成比が３０〜５０の範囲で成膜することが好ましい。
図６に示す結果から明らかなように、酸素ガス組成比を上げると成膜速度が低下し生産性が落ちる。また、図７に示す結果から明らかなように、Ｄｉｔは酸素ガス組成比が上がると減少して界面の欠陥密度が低下し、酸素ガス組成比が３０以下で急激に低下して、５０以上で概ね一定値となる。一方、Ｖｆｂは酸素ガス組成比が上がると上昇して層内の欠陥量の減少を示すが、３０以下で急激に上昇し５０以上で概ね一定値となる。
このため、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の成膜速度を高く維持し、Ｄｉｔを低く、Ｖｆｂを高く成膜するためには、珪素付与ガスに対する酸素ガス組成比が３０〜５０の範囲で成膜することが好ましい。
図８は、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）を形成時における、プロセス圧力と成膜速度及び基板面内分布の関係を示す測定結果である。なお、図８において、ａは成膜速度、ｂは基板面内分布である。この測定結果から明らかなように、プロセス圧力を上げると成膜速度が減少する。また、基板面内分布は、プロセス圧力１２５Ｐａ付近で最小値を取る。
このため、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の基板面内分布を小さくするためには、プロセス圧力８０〜２００Ｐａ程度の範囲で成膜することが好ましい。
図９は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、珪素付与ガスに対する窒素付与ガスとしてのアンモニアガス組成比と成膜速度の関係を示す測定結果であり、図１０は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、アンモニアガス組成比とＤｉｔ、Ｖｆｂの関係を示す測定結果である。なお、図１０において、ａはＤｉｔであり、ｂはＶｆｂである。
このため、酸化珪素膜（第１、第２の酸化珪素膜１２、１４）の基板面内分布を小さくするためには、プロセス圧力８０〜２００Ｐａ程度の範囲で成膜することが好ましい。
図９は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、珪素付与ガスに対する窒素付与ガスとしてのアンモニアガス組成比と成膜速度の関係を示す測定結果であり、図１０は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、アンモニアガス組成比とＤｉｔ、Ｖｆｂの関係を示す測定結果である。なお、図１０において、ａはＤｉｔであり、ｂはＶｆｂである。
図９に示す測定結果から明らかなように、アンモニアガス組成比を上げると成膜速度が低下し生産性が落ちる。また、図１０に示す結果から明らかなように、アンモニアガス組成比が上がるとＤｉｔは減少して界面の欠陥密度が低下し、アンモニアガス組成比が２０程度までＤｉｔは急激に低下して、２０以上で概ね一定値となる。一方、Ｖｆｂはアンモニアガス組成比が上がると上昇して層内の欠陥量の減少を示すが、２０程度まで急激に上昇し２０以上で概ね一定値となる。
したがって、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の成膜速度を高く維持し、Ｄｉｔを低く、Ｖｆｂを高く成膜するためには、アンモニアガス組成比が１０〜２５程度の範囲で成膜することが好ましい。
図１１は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、珪素付与ガスに対する窒素ガス（希釈ガス）の組成比と、成膜速度と基板面内分布の関係を示す測定結果である。なお、図１１において、ａは成膜速度であり、ｂは基板面内分布である。
したがって、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の成膜速度を高く維持し、Ｄｉｔを低く、Ｖｆｂを高く成膜するためには、アンモニアガス組成比が１０〜２５程度の範囲で成膜することが好ましい。
図１１は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、珪素付与ガスに対する窒素ガス（希釈ガス）の組成比と、成膜速度と基板面内分布の関係を示す測定結果である。なお、図１１において、ａは成膜速度であり、ｂは基板面内分布である。
図１１に示す測定結果から明らかなように、窒素ガスの組成比を上げると成膜速度が減少する。また、基板面内分布は、窒素ガスの組成比２０付近で最小値を取る。このため、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の基板面内分布を小さくするためには、窒素ガスの組成比１０〜３０程度の範囲で成膜することが好ましい。
図１２は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、プロセス圧力と、成膜速度と基板面内分布の関係を示す測定結果である。なお、図１２において、ａは成膜速度であり、ｂは基板面内分布である。
図１２に示す測定結果から明らかなように、プロセス圧力を上げると成膜速度が減少し、基板面内分布はプロセス圧力２５０Ｐａ付近で最小値を取る。このため、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の基板面内分布を小さくするためには、プロセス圧力２００〜４００Ｐａ程度の範囲で成膜することが好ましい。
図１２は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、プロセス圧力と、成膜速度と基板面内分布の関係を示す測定結果である。なお、図１２において、ａは成膜速度であり、ｂは基板面内分布である。
図１２に示す測定結果から明らかなように、プロセス圧力を上げると成膜速度が減少し、基板面内分布はプロセス圧力２５０Ｐａ付近で最小値を取る。このため、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の基板面内分布を小さくするためには、プロセス圧力２００〜４００Ｐａ程度の範囲で成膜することが好ましい。
図１３は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、成膜温度と成膜速度の関係を示す測定結果であり、図１４は、窒化珪素膜（第２の絶縁層としての窒化珪素膜１３）の形成時における、成膜温度とＤｉｔ、Ｖｆｂの関係を示す測定結果である。なお、図１４において、ａはＤｉｔであり、ｂはＶｆｂである。
図１３に示す測定結果から明らかなように、成膜温度を上げると成膜速度が低下し生産性が落ちる。また、図１４に示す結果から明らかなように、Ｄｉｔは成膜温度が上がると減少して界面の欠陥密度が低下するが、４３０℃程度以上で概ね一定値になる。一方、Ｖｆｂは成膜温度が上がると上昇して層内の欠陥量の減少を示すが、４３０℃程度以上で一定値となる。なお、基板の耐熱温度から４５０℃程度以下が好ましい。
このため、窒化珪素膜（（第２の絶縁層としての窒化珪素膜１３）の成膜速度を高く維持し、Ｄｉｔを低く、Ｖｆｂを高く成膜するためには、３３０℃〜４３０℃程度の範囲で成膜することが好ましい。
図１３に示す測定結果から明らかなように、成膜温度を上げると成膜速度が低下し生産性が落ちる。また、図１４に示す結果から明らかなように、Ｄｉｔは成膜温度が上がると減少して界面の欠陥密度が低下するが、４３０℃程度以上で概ね一定値になる。一方、Ｖｆｂは成膜温度が上がると上昇して層内の欠陥量の減少を示すが、４３０℃程度以上で一定値となる。なお、基板の耐熱温度から４５０℃程度以下が好ましい。
このため、窒化珪素膜（（第２の絶縁層としての窒化珪素膜１３）の成膜速度を高く維持し、Ｄｉｔを低く、Ｖｆｂを高く成膜するためには、３３０℃〜４３０℃程度の範囲で成膜することが好ましい。
図１５は、本発明におけるゲート絶縁層１５の第１、第３層（第１、第２の酸化珪素膜１２、１４）における膜厚と、Ｄｉｔ、Ｖｆｂの関係を示す測定結果である。図１６は、本発明におけるゲート絶縁層１５の第２層（窒化珪素膜１３）における膜厚と、Ｄｉｔ、Ｖｆｂの関係を示す測定結果である。なお、図１５、図１６において、ａはＤｉｔであり、ｂはＶｆｂである。
図１５、図１６に示す測定結果から明らかなように、第２層（窒化珪素膜１３）の膜厚を１０〜２０ｎｍとした場合に、第１、第３層（第１、第２の酸化珪素膜１２、１４）の膜厚がそれぞれ４０〜５０ｎｍの範囲で良質な膜質（Ｄｉｔが低く、かつＶｆｂが高い）のゲート絶縁層を得ることができた。
図１５、図１６に示す測定結果から明らかなように、第２層（窒化珪素膜１３）の膜厚を１０〜２０ｎｍとした場合に、第１、第３層（第１、第２の酸化珪素膜１２、１４）の膜厚がそれぞれ４０〜５０ｎｍの範囲で良質な膜質（Ｄｉｔが低く、かつＶｆｂが高い）のゲート絶縁層を得ることができた。
また、上記した本発明に係るゲート絶縁層１５と、ＴＥＯＳを原料ガスとした酸化珪素膜からなる従来のゲート絶縁層をそれぞれ有する上記ポリシリコンＴＦＴを製造した場合における、サブスレッショルドスイング値（Ｓ値、単位：Ｖ／ｄｅｃ）とスレッショルド電圧（Ｖｔｈ、単位：Ｖ）を測定したところ、図１７に示すような測定結果が得られた。なお、このときの各ゲート絶縁層の成膜プロセス条件は、図３の場合と同様である。
図１７に示す測定結果から明らかなように、本発明に係る３層構造のゲート絶縁層（第１の酸化珪素膜１２、窒化珪素膜１３、第２の酸化珪素膜１４）１５を成膜することにより、従来の単層構造のゲート絶縁層（酸化珪素膜）に比べて、サブスレッショルドスイング値（Ｓ値）を小さく、かつスレッショルド電圧（Ｖｔｈ）の小さい高性能なポリシリコンＴＦＴを作製することができる。
図１７に示す測定結果から明らかなように、本発明に係る３層構造のゲート絶縁層（第１の酸化珪素膜１２、窒化珪素膜１３、第２の酸化珪素膜１４）１５を成膜することにより、従来の単層構造のゲート絶縁層（酸化珪素膜）に比べて、サブスレッショルドスイング値（Ｓ値）を小さく、かつスレッショルド電圧（Ｖｔｈ）の小さい高性能なポリシリコンＴＦＴを作製することができる。
このように、発明に係る製造方法によれば、良好な生産性を確保しつつ、優れた特性（低い基板温度（４５０℃程度以下）にてゲート絶縁層の膜中の欠陥ならびに珪素薄膜との界面の欠陥密度を大幅に低減した）のゲート絶縁層を有するポリシリコンＴＦＴを得ることができる。
Claims (18)
- 基板上にソース領域、ドレイン領域、チャンネル領域を有する活性層と、ゲート電極層と、前記活性層と前記ゲート電極層との間に形成されるゲート絶縁層とを有する薄膜トランジスタであって、
前記ゲート絶縁層が、前記活性層に接して形成される第１の酸化珪素膜と、この第１の酸化珪素膜と前記ゲート電極層との間に前記第１の酸化珪素膜に接して形成される窒化珪素膜とを含む、ことを特徴とする薄膜トランジスタ。 - 前記窒化珪素膜と前記ゲート電極層との間に第２の酸化珪素膜を有することを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記活性層がポリシリコンで形成される、ことを特徴とする請求項１又は２に記載の薄膜トランジスタ。
- 前記第１の酸化珪素膜、前記窒化珪素膜の膜厚の比が、４〜５：１〜２である、ことを特徴とする請求項１記載の薄膜トランジスタ。
- 前記第１の酸化珪素膜、前記窒化珪素膜、前記第２の酸化珪素膜のそれぞれの膜厚の比が、４〜５：１〜２：４〜５である、ことを特徴とする請求項２に記載の薄膜トランジスタ。
- 前記第１の酸化珪素膜の膜厚が４０ｎｍ以上５０ｎｍ以下である、ことを特徴とする請求項１又は２に記載の薄膜トランジスタ。
- 前記窒化珪素膜の膜厚が１０ｎｍ以上２０ｎｍ以下である、ことを特徴とする請求項１又は２に記載の薄膜トランジスタ。
- 前記ゲート絶縁層全体の層厚が、５０ｎｍ以上２００ｎｍ以下である、ことを特徴とする請求項１〜７に記載の薄膜トランジスタ。
- 基板表面に活性層を形成する工程と、
前記活性層上に第１の酸化珪素膜を形成する工程と、
前記第１の酸化珪素膜上に窒化珪素膜を形成する工程と、
前記窒化珪素膜上にゲート電極層を形成する工程とを含む、ことを特徴とする薄膜トランジスタの製造方法。 - 前記ゲート電極層を形成する工程が、前記窒化珪素膜上に第２の酸化珪素膜を形成後、ゲート電極層を形成する工程であることを特徴とする請求項９記載の薄膜トランジスタの製造方法。
- 前記第１の酸化珪素膜を形成する工程においては、圧力調整された反応容器内に珪素原子を含む第１の珪素付与ガス、酸素原子を含む酸素付与ガスのそれぞれの少なくとも一種類ずつを導入して、プラズマＣＶＤ法により酸化珪素膜を形成し、
前記窒化珪素膜を形成する工程においては、圧力調整された反応容器内に珪素原子を含む第２の珪素付与ガス、窒素原子を含む窒素付与ガス、希釈ガスのそれぞれの少なくとも一種類ずつを導入して、プラズマＣＶＤ法により窒化珪素膜を形成する、ことを特徴とする請求項９又は１０に記載の薄膜トランジスタの製造方法。 - 前記第１の珪素付与ガスは、テトラエトキシオルソシリケートと、ヘキサメチルジシラザンと、モノシランと、ジシランからなる群より選択されるいずれか１種類のガスであり、
前記酸素付与ガスは、酸素、亜酸化窒素、オゾン、二酸化炭素、水からなる群より選択されるいずれか１種類のガスである、ことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。 - 前記第１の珪素付与ガスと前記酸素付与ガスの組成比が、１：３０〜５０である、ことを特徴とする請求項１１又は１２に記載の薄膜トランジスタの製造方法。
- 前記酸化珪素膜の成膜時の圧力は８０〜２００Ｐａであり、基板温度は３３０〜４３０℃である、ことを特徴とする請求項１１〜１３のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記第２の珪素付与ガスは、テトラエトキシオルソシリケートと、ヘキサメチルジシラザンと、モノシランと、ジシランからなる群より選択されるいずれか１種類のガスであり、
前記窒素付与ガスは、アンモニア、一酸化窒素、ヒドラジンからなる群より選択されるいずれか１種類のガスである、ことを特徴とする請求項１１〜１４のいずれか１項に記載の薄膜トランジスタの製造方法。 - 前記第２の珪素付与ガス、前記窒素付与ガス、前記希釈ガスの組成比が、１：１０〜２５：１０〜３０である、ことを特徴とする請求項１１〜１５のいずれか１項に記載の薄膜トランジスタの製造方法。
- 前記窒化珪素膜の成膜時の圧力は２００〜４００Ｐａであり、基板温度は３３０〜４３０℃である、ことを特徴とする請求項１１〜１６のいずれか１項に記載の薄膜トランジスタの製造方法。
- プラズマＣＶＤ法で前記第１の酸化珪素膜、前記第２の酸化珪素膜、前記窒化珪素膜をそれぞれ形成する際の、電極に印加する高周波電圧の周波数が２７．１ＭＨｚである、ことを特徴とする請求項１１〜１７のいずれか１項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006519508A JP5066361B2 (ja) | 2004-04-23 | 2005-04-25 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004127777 | 2004-04-23 | ||
| JP2004127777 | 2004-04-23 | ||
| PCT/JP2005/007808 WO2005104239A1 (ja) | 2004-04-23 | 2005-04-25 | 薄膜トランジスタ及びその製造方法 |
| JP2006519508A JP5066361B2 (ja) | 2004-04-23 | 2005-04-25 | 薄膜トランジスタ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011278653A Division JP2012119691A (ja) | 2004-04-23 | 2011-12-20 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005104239A1 true JPWO2005104239A1 (ja) | 2008-03-13 |
| JP5066361B2 JP5066361B2 (ja) | 2012-11-07 |
Family
ID=35197275
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006519508A Active JP5066361B2 (ja) | 2004-04-23 | 2005-04-25 | 薄膜トランジスタ及びその製造方法 |
| JP2011278653A Pending JP2012119691A (ja) | 2004-04-23 | 2011-12-20 | 薄膜トランジスタの製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011278653A Pending JP2012119691A (ja) | 2004-04-23 | 2011-12-20 | 薄膜トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (2) | JP5066361B2 (ja) |
| KR (1) | KR101184232B1 (ja) |
| CN (2) | CN101567392B (ja) |
| TW (1) | TW200537573A (ja) |
| WO (1) | WO2005104239A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4978847B2 (ja) * | 2007-06-01 | 2012-07-18 | Ｎｌｔテクノロジー株式会社 | シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 |
| KR20170119742A (ko) * | 2009-07-03 | 2017-10-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| KR101202319B1 (ko) | 2010-07-26 | 2012-11-16 | 삼성전자주식회사 | 노광 장치 및 그 제어 방법 |
| CN102646595A (zh) | 2011-11-11 | 2012-08-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示器件 |
| CN103715266A (zh) | 2013-12-25 | 2014-04-09 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管、阵列基板的制造方法及显示器件 |
| CN104600082A (zh) * | 2015-01-14 | 2015-05-06 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及阵列基板的制作方法 |
| WO2019087784A1 (ja) * | 2017-10-31 | 2019-05-09 | 株式会社アルバック | 薄膜トランジスタ及びその製造方法 |
| KR102189557B1 (ko) * | 2019-03-05 | 2020-12-11 | 에스케이머티리얼즈 주식회사 | 박막 트랜지스터 및 이의 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0688972A (ja) * | 1992-09-08 | 1994-03-29 | Sony Corp | 液晶表示装置 |
| JPH0799253A (ja) * | 1993-09-27 | 1995-04-11 | Sony Corp | Ｓｒａｍ型半導体装置およびその製造方法 |
| JPH07162009A (ja) * | 1993-12-08 | 1995-06-23 | Casio Comput Co Ltd | 薄膜トランジスタ |
| WO1999018616A1 (fr) * | 1997-10-06 | 1999-04-15 | Seiko Epson Corporation | Dispositif de memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci |
| JPH11168216A (ja) * | 1997-12-04 | 1999-06-22 | Matsushita Electron Corp | 薄膜トランジスタおよびその製造方法 |
| JP2002311453A (ja) * | 2001-04-11 | 2002-10-23 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW223178B (en) * | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
| JP2742381B2 (ja) * | 1994-02-24 | 1998-04-22 | 株式会社ジーティシー | 絶縁膜の形成方法 |
| JPH07262009A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | パイプライン処理コンピュータ装置 |
| JP2000150389A (ja) * | 1998-11-06 | 2000-05-30 | Furontekku:Kk | プラズマｃｖｄ装置およびこれを用いた半導体装置の製造方法 |
| JP2000243802A (ja) * | 1999-02-19 | 2000-09-08 | Toshiba Corp | 半導体装置の製造方法及び装置 |
| JP2001102322A (ja) * | 1999-09-29 | 2001-04-13 | Seiko Epson Corp | 半導体装置の製造方法及び電気光学装置の製造方法並びにこれらの製造方法により製造された半導体装置及び電気光学装置 |
| JP4562835B2 (ja) * | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| EP1127957A1 (en) * | 2000-02-24 | 2001-08-29 | Asm Japan K.K. | A film forming apparatus having cleaning function |
| JP2003142496A (ja) * | 2001-11-08 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 薄膜半導体素子の製造方法 |
-
2005
- 2005-04-22 TW TW94112893A patent/TW200537573A/zh unknown
- 2005-04-25 JP JP2006519508A patent/JP5066361B2/ja active Active
- 2005-04-25 WO PCT/JP2005/007808 patent/WO2005104239A1/ja active Application Filing
- 2005-04-25 CN CN2009101417694A patent/CN101567392B/zh active Active
- 2005-04-25 CN CNB2005800009560A patent/CN100550426C/zh active Active
- 2005-04-25 KR KR1020067005921A patent/KR101184232B1/ko active IP Right Grant
-
2011
- 2011-12-20 JP JP2011278653A patent/JP2012119691A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0688972A (ja) * | 1992-09-08 | 1994-03-29 | Sony Corp | 液晶表示装置 |
| JPH0799253A (ja) * | 1993-09-27 | 1995-04-11 | Sony Corp | Ｓｒａｍ型半導体装置およびその製造方法 |
| JPH07162009A (ja) * | 1993-12-08 | 1995-06-23 | Casio Comput Co Ltd | 薄膜トランジスタ |
| WO1999018616A1 (fr) * | 1997-10-06 | 1999-04-15 | Seiko Epson Corporation | Dispositif de memoire non volatile a semi-conducteurs et procede de fabrication de celui-ci |
| JPH11168216A (ja) * | 1997-12-04 | 1999-06-22 | Matsushita Electron Corp | 薄膜トランジスタおよびその製造方法 |
| JP2002311453A (ja) * | 2001-04-11 | 2002-10-23 | Matsushita Electric Ind Co Ltd | 液晶表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1842919A (zh) | 2006-10-04 |
| JP5066361B2 (ja) | 2012-11-07 |
| WO2005104239A1 (ja) | 2005-11-03 |
| TW200537573A (en) | 2005-11-16 |
| CN101567392B (zh) | 2011-07-20 |
| KR101184232B1 (ko) | 2012-09-19 |
| KR20070009526A (ko) | 2007-01-18 |
| JP2012119691A (ja) | 2012-06-21 |
| CN101567392A (zh) | 2009-10-28 |
| CN100550426C (zh) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012119691A (ja) | 薄膜トランジスタの製造方法 | |
| JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
| US6168980B1 (en) | Semiconductor device and method for forming the same | |
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| US20080299702A1 (en) | METHOD OF MANUFACTURING ZnO-BASED THIN FILM TRANSISTOR | |
| WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
| JPH08228011A (ja) | 半導体装置およびその製造方法 | |
| US20060003501A1 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US20060145158A1 (en) | Poly-crystalline silicon thin film transistor | |
| JP5344205B2 (ja) | 積層配線、該積層配線を用いた半導体装置及びその製造方法 | |
| CN105742370B (zh) | 低温多晶硅薄膜晶体管的制备方法 | |
| JPWO2007052393A1 (ja) | 半導体装置及びその製造方法 | |
| JP2013105873A (ja) | 薄膜トランジスタ | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JP2007173839A (ja) | 半導体装置の作製方法 | |
| JP2003197618A (ja) | 薄膜形成方法 | |
| US11069724B2 (en) | Array substrate, manufacturing method thereof and display device using the same | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
| JP2005327836A (ja) | 成膜方法 | |
| WO2019136873A1 (zh) | 一种阵列基板及其制作方法、显示装置 | |
| Schropp et al. | Low Temperature Poly-Si Layers Deposited by Hot Wire CVD Yielding a Mobility of 4.0 cm2V− 1s− 1 in Top Gate Thin Film Transistors | |
| JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
| WO2010024278A1 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5066361 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |