JP4978847B2 - シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 - Google Patents
シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 Download PDFInfo
- Publication number
- JP4978847B2 JP4978847B2 JP2008136491A JP2008136491A JP4978847B2 JP 4978847 B2 JP4978847 B2 JP 4978847B2 JP 2008136491 A JP2008136491 A JP 2008136491A JP 2008136491 A JP2008136491 A JP 2008136491A JP 4978847 B2 JP4978847 B2 JP 4978847B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate insulating
- semiconductor device
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims description 43
- 229910052814 silicon oxide Inorganic materials 0.000 title claims description 41
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims description 223
- 239000000758 substrate Substances 0.000 claims description 45
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 21
- 239000011159 matrix material Substances 0.000 claims description 18
- 238000000862 absorption spectrum Methods 0.000 claims description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 7
- 229910001882 dioxygen Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 description 20
- 239000004973 liquid crystal related substance Substances 0.000 description 20
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 14
- 229910052799 carbon Inorganic materials 0.000 description 13
- 239000012535 impurity Substances 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 11
- 238000001459 lithography Methods 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 150000001282 organosilanes Chemical class 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052580 B4C Inorganic materials 0.000 description 1
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- INAHAJYZKVIDIZ-UHFFFAOYSA-N boron carbide Chemical compound B12B3B4C32B41 INAHAJYZKVIDIZ-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、シリコン酸化膜、とくにゲート絶縁膜としての電気特性に優れるシリコン酸化膜及びその製造方法に関する。また、そのシリコン酸化膜をゲート絶縁膜として備える半導体装置、アクティブマトリックス基板及び電子機器に関する。
アクティブマトリックス型の液晶ディスプレイパネルの駆動用デバイスとして、薄膜トランジスタ（ＴＦＴ）をガラス基板等の絶縁性基板上に形成することが広く知られている。近年では、ＴＦＴを含んで構成される半導体装置の多機能化及び微細化により、高い耐久性、信頼性を有するＴＦＴが必要とされている。特にゲート電極に長時間電圧が印加されたときに起こるＴＦＴのしきい値（Ｖth）の変動を抑制することが重要である。このＴＦＴの長時間電圧印加による電気的ストレスが原因となる電気特性の変動、つまり、ＴＦＴの信頼性は、ゲート絶縁膜の特性と関係があることが知られている。例えばゲート絶縁膜の信頼性を改善するため、特許文献１に記載されているように、シリコン酸化膜を主成分としたゲート絶縁膜内にカーボンを混入させ、電荷捕獲準位を低減することにより、ゲート電極に電圧を印加した際にゲート絶縁膜に注入される電荷の捕獲を抑制してＴＦＴのＶthの変動を抑制する手法が実施される。
また、ゲート絶縁膜の電気特性に影響する他の不純物として水分（Ｈ2Ｏ）がある。例えば、ゲート絶縁膜中にＨ2Ｏが多く存在すると、特許文献２に記載されているようにゲート絶縁膜の電気特性は劣化し、このようなゲート絶縁膜を用いたＴＦＴは電圧の印加による電気特性の変動が大きくなることがよく知られている。
特開平２００１−１３５８２２号公報（第２頁、右２３行）
特開平１０−３２１６１９号公報（第２頁、右３５行）
しかしながら、この特許文献１に開示されたＴＦＴには以下に示すような問題点がある。それは、ゲート絶縁膜中のカーボンが、グラファイトのように導電率が高い形態で存在する場合、ゲート電極に電圧が印加されると、ゲート絶縁膜に電流が流れてしまい、むしろゲート絶縁耐圧が劣化するおそれがあることである。また、本発明者らの実験により、有機シランをゲート絶縁膜の形成に用いた場合に、有機シランの不十分な分解によって生成されるカーボンを含んだ中間生成物が多く存在すると、この現象は顕著になることがわかっている。このため、ゲート絶縁膜中にカーボンが存在するだけでは、ＴＦＴのゲート電極に電圧が長時間印加されることによるＴＦＴの電気特性の変動を抑制する効果は不十分であった。
また、ガラス基板上にＴＦＴを形成する場合、高温プロセス（例えば１０００℃以上）が適用できないために、ＴＦＴの形成中に生成、もしくは外部から取り込まれたＨ2Ｏが、完全に脱離せず、ある程度ＴＦＴ中に残留してしまう。そのためにＴＦＴの電気特性の変動を抑制することが困難であった。
本発明の目的は、かかる問題点を解決し、高性能なゲート絶縁膜となるシリコン酸化膜を提供することにある。
そこで、本発明者らは鋭意検討したところ、所定の条件でシリコン酸化膜を形成することによりＣＯ2をシリコン酸化膜中に含有させることができることがわかり、所定の量のＣＯ2を含有するシリコン酸化膜はゲート絶縁膜としての電気特性に優れていることを発見した。
特に、本発明に係るシリコン酸化膜は、赤外吸収スペクトルの（ピーク半値幅）×（ピーク高）で表されるピーク面積強度において、波数２３４０ｃｍ-1付近に現れるＣＯ2帰属ピークの面積強度が、波数１０６０ｃｍ-1付近に現れるＳｉＯ2帰属ピークの面積強度に対して、８Ｅ−４倍以上であることを特徴とする。
本発明によれば、電気特性に優れたゲート絶縁膜を製造することができ、電気的ストレスによるＴＦＴの電気特性の変動を抑制できる。したがって、信頼性の高い半導体装置、アクティブマトリックス基板及び電子機器等を提供できる。
［発明の特徴］
本発明に係るシリコン酸化膜は、赤外吸収スペクトルの（ピーク半値幅）×（ピーク高）で表されるピーク面積強度において、波数２３４０ｃｍ-1付近に現れるＣＯ2帰属ピークの面積強度が、波数１０６０ｃｍ-1付近に現れるＳｉＯ2帰属ピークの面積強度に対して、８Ｅ−４倍以上であることを特徴とする。
本発明に係るシリコン酸化膜は、赤外吸収スペクトルの（ピーク半値幅）×（ピーク高）で表されるピーク面積強度において、波数２３４０ｃｍ-1付近に現れるＣＯ2帰属ピークの面積強度が、波数１０６０ｃｍ-1付近に現れるＳｉＯ2帰属ピークの面積強度に対して、８Ｅ−４倍以上であることを特徴とする。
［作用］
ゲート絶縁膜の材料としては一般にシリコン酸化膜が用いられるが、ＴＦＴのゲート絶縁膜の形成時にテトラエトキシシラン（ＴＥＯＳ）等の有機シランを用いた場合、ゲート絶縁膜中には、有機シランの不十分な分解で残ったカーボンを含む中間生成物（以下、カーボン含有生成物と略す）が含まれてしまう。また、プラズマＣＶＤ法や減圧ＣＶＤ法といった化学的気相成長法でゲート絶縁膜を形成した場合、ゲート絶縁膜中にはＨ2Ｏが比較的多く含まれてしまう。これらカーボン含有生成物やＨ2Ｏがゲート絶縁膜中に多く存在すると、先に述べたようにゲート絶縁膜の電気特性が劣化し、結果としてＴＦＴの動作信頼性も劣化してしまう。
ゲート絶縁膜の材料としては一般にシリコン酸化膜が用いられるが、ＴＦＴのゲート絶縁膜の形成時にテトラエトキシシラン（ＴＥＯＳ）等の有機シランを用いた場合、ゲート絶縁膜中には、有機シランの不十分な分解で残ったカーボンを含む中間生成物（以下、カーボン含有生成物と略す）が含まれてしまう。また、プラズマＣＶＤ法や減圧ＣＶＤ法といった化学的気相成長法でゲート絶縁膜を形成した場合、ゲート絶縁膜中にはＨ2Ｏが比較的多く含まれてしまう。これらカーボン含有生成物やＨ2Ｏがゲート絶縁膜中に多く存在すると、先に述べたようにゲート絶縁膜の電気特性が劣化し、結果としてＴＦＴの動作信頼性も劣化してしまう。
そこで、本発明者らは鋭意検討したところ、ＣＯ2をシリコン酸化膜に含有させることによりゲート絶縁膜としての電気特性を改善できることがわかった。したがって、このゲート絶縁膜をＴＦＴに適用することで、上記問題点を解決でき、ＴＦＴの動作信頼性を改善することが可能となった。
現時点に於いて、シリコン酸化膜にＣＯ2を含有させることでゲート絶縁膜としての電気特性が改善される理由は未だ十分に解明されていないが、次のように推測している。一般に、シリコン酸化膜からなるゲート絶縁膜中に存在するポア部分には、ゲート絶縁膜の形成時に生じるＨ2Ｏやカーボン含有生成物等が取り込まれやすい。上述のように、ゲート絶縁膜中にＨ2Ｏやカーボン含有生成物が存在すると、ゲート絶縁膜の電気特性は劣化してしまう。そこで、前記ポア部分に、Ｈ2Ｏやカーボン含有生成物ではなく、ＣＯ2が入り込むようにゲート絶縁膜を形成することにより、ゲート絶縁膜中のＨ2Ｏやカーボン含有生成物の含有量を減らすことができ、ゲート絶縁膜の電気特性を改善することができるものと考えられる。また、ＣＯ2は安定な化合物であるため、ＣＯ2を含有するゲート絶縁膜を用いた場合、ＴＦＴの動作中に発生するホットキャリアによる変化を受けにくくなり、ＴＦＴの電気特性の変動を抑制することができる。
なお、ゲート絶縁膜全体においてＣＯ2が均一に含有されている必要があり、部分的にでもＣＯ2が少ない部分が存在すると、ゲート絶縁膜の電気特性の劣化を抑制することが困難になる。
シリコン酸化膜の赤外吸収スペクトルには、当然ながら図２に示すように、波数１０６０ｃｍ-1付近にＳｉＯ2に帰属する大きなピークが観測される。また、シリコン酸化膜にＣＯ2が含まれる場合、図３に示すように、その赤外吸収スペクトルには、波数２３４０ｃｍ-1付近にＣＯ2に帰属するピークが観測される。なお、図２、３の縦軸は吸光度を示している。後述する結果に示されるように、波数１０６０ｃｍ-1付近に現れるＳｉＯ2帰属ピーク（以下、ＳｉＯ2帰属ピークと略す）のピーク面積強度に対して、波数２３４０ｃｍ-1付近に現れるＣＯ2帰属ピーク（以下、ＣＯ2帰属ピークと略す）のピーク面積強度が８Ｅ−４倍以上である場合、ＴＦＴのゲート電極に電圧が長時間印加されても、ゲート絶縁膜の電気特性の変動を抑制することのできる量のＣＯ2がゲート絶縁膜に含まれていることになる。以下、ＣＯ2帰属ピークの面積強度をＣＯ2ピーク面積強度、ＳｉＯ2帰属ピークの面積強度をＳｉＯ2ピーク面積強度と略す。
ここで、本発明者らが詳細に検討した結果を図４に示す。図４は、ゲート絶縁膜のＳｉＯ2ピーク面積強度（Ａ）とＣＯ2ピーク面積強度（Ｂ）の比（Ｂ／Ａ）と、該ゲート絶縁膜を用いたｐチャネルＴＦＴのしきい値の変動値（ΔＶth）との関係を示している。ここで、しきい値の変動値は、高温高湿環境下（温度：７０℃、湿度：８５％）、該ゲート絶縁膜を用いたｐチャネルＴＦＴに対して負ゲート電圧ストレス（Ｖds＝０Ｖ，Ｖgs＝−１３Ｖ）を１５００時間印加した時のしきい値の変動値を測定して求めた。
なお、この試験条件、即ち、温度が７０℃、湿度が８５％という環境は、実際の使用条件とは一致しないケースがあるが、高温高湿環境による加速試験を兼ねている。このため、前述の試験条件で劣化状態を測定することは、所望の半導体装置の動作寿命を見積もる上で有効な手段となっている。
図４に示すとおり、Ｂ／Ａが８Ｅ−４以上では、電界ストレスによるＴＦＴのしきい値の変動値は１Ｖ以下に抑制され、十分実用的であるｐチャネル型ＴＦＴが得られることがわかる。一方、Ｂ／Ａが８Ｅ−４未満では、しきい値の変動値は１Ｖ以上となり、実用的なｐチャネル型ＴＦＴを得ることができない。
なお、本実施形態ではｐチャネル型ＴＦＴの例を示したが、ｎチャネル型ＴＦＴでも同様の効果を得ることができる。
さらに、後述の検討結果から、ゲート絶縁膜に含まれるＨ2Ｏが９Ｅ２０個／ｃｃ以下であると、TFTのゲート電極に電圧が長時間印加された場合でもTFTの電気特性の変動が抑制されるだけでなく、Ｈ2Ｏが起因するＴＦＴの電気特性のばらつき、例えば、基板間のＶthのばらつきが抑制されることがわかった。
本発明に係るシリコン酸化膜をゲート絶縁膜として用いた半導体装置は動作信頼性が高いため、この半導体装置を搭載したアクティブマトリックス基板も高い動作信頼性を有することになる。さらに、このアクティブマトリックス基板を応用した液晶ディスプレイパネルを携帯電話、パーソナルコンピューターなどに適用することにより、高い動作信頼性を有する電子機器を得ることができる。
ここで、本発明について詳細に説明する前に、プラズマＣＶＤ装置の概略について簡単に説明する。図８に、代表的なプラズマＣＶＤ装置の概念図を示す。図８において、チャンバー８１内のガスはポンプ８２により排気され、チャンバー８１内へ石英ノズル８３からそれぞれ反応ガスが導入される。チャンバー８１内部には平板型の電極８４、８５が互いに平行に設置されている。電極８４にはマッチングボックスを介して高周波電源８６が接続されている。電極８５は接地されている。電極８５上に基板８０が載せられる。基板８０を真空チャンバー８１に搬入後、電極８５の上に載せ、電極８４に１３．５６ＭＨｚのＲＦ電力を導入し、放電させる。例えば、ソースガスとしてＴＥＯＳ、Ｏ2およびＮＦ3ガスを用い、多層配線の層間絶縁膜を形成する。このときチャンバーに、例えばＴＥＯＳを５０ｓｃｃｍ、Ｏ2を５００ｓｃｃｍ、ＮＦ3ガスを０〜５０ｓｃｃｍで導入し、圧力を５Ｔｏｒｒに設定し、シリコン酸化膜を成膜する。
以下、本発明について実施形態を示し、詳細に説明する。
（第１の実施形態）
本発明の第１の実施形態として、本発明に係るシリコン酸化膜をゲート絶縁膜として用いた半導体装置及びその製造方法について、図面を参照して詳細に説明する。また、本発明に係るシリコン酸化膜の製造方法についても詳細に説明する。
本発明の第１の実施形態として、本発明に係るシリコン酸化膜をゲート絶縁膜として用いた半導体装置及びその製造方法について、図面を参照して詳細に説明する。また、本発明に係るシリコン酸化膜の製造方法についても詳細に説明する。
図１は、本発明の第１の実施の形態である半導体装置の断面図である。本発明の半導体装置では、本発明に係るシリコン酸化膜、つまり、ＳｉＯ2ピーク面積強度に対するＣＯ2ピーク面積強度が８Ｅ−４倍以上であるものがゲート絶縁膜として用いられる。
次に本発明に係るシリコン酸化膜をゲート絶縁膜として用いたＴＦＴの製造方法について説明をする。図５は本発明の第１の実施形態であるＴＦＴ製造方法の各工程を示している。
（ａ）まず、ガラス等の絶縁性基板１上に下地層２として、シリコン酸化膜、またはシリコン窒化膜及びシリコン酸化膜の積層膜を形成する。
（ｂ）この下地膜２の上にアモルファスシリコン膜を形成する。このとき、しきい値の制御を目的として、微量（例えば、１Ｅ１６ｃｍ-3程度の濃度）のボロンやリンといった不純物を成膜時に混入させることができる。または、成膜後にイオンドーピング法やイオン注入法によって導入してもよい。そして、アモルファスシリコン膜にエキシマレーザ等を照射して、特性の優れた多結晶シリコン膜３を形成する。
次に、多結晶シリコン膜３をリソグラフィとドライエッチングによって所望の形状にパターニングした後、ゲート絶縁膜４を形成する前に、多結晶シリコン膜３の表面にできる自然酸化膜を除去して清浄なシリコン面を出すことを目的として、希フッ酸（ＤＨＦ）等で洗浄を行う。
（ｃ）洗浄後、ゲート絶縁膜４を形成するため、プラズマＣＶＤ装置に搬送する。この搬送時には、多結晶シリコン膜３の表面にボロンが付着してしまう。これは、クリーンルームで雰囲気を制御するために使用するフィルターがガラス繊維を含んでいることが多く、ガラス繊維中に存在する微量のボロンがクリーンルーム内に浮遊することに起因している。このため、洗浄を終了してからプラズマＣＶＤ装置に搬入するまでの時間は、クリーンルーム内に浮遊するボロンが多結晶シリコン膜３表面に付着する量を減らすために、６時間以内とすることが望ましい。搬入するのに時間がかかると、多結晶シリコン膜に多量のボロンが付着してしまい、ＴＦＴ形成中に加わる熱により、多結晶シリコン膜に付着したボロンがゲート絶縁膜中に拡散してしまう。拡散したボロンはＴＦＴ形成中に加わる熱によって反応し、炭化ホウ素としてカーボンを消費する可能性があるため、ＣＯ2を所定の範囲に制御することが困難となってしまう。
ゲート絶縁膜４はシリコン酸化膜をプラズマＣＶＤ法で形成することができるが、用いる絶縁性基板が大きく変形する温度よりも低い温度である６００℃以下で実施されることが望ましい。この際、ゲート絶縁膜の形成に用いる材料ガスとしては、ＴＥＯＳに代表される有機シラン及び酸素を含む混合ガスを用いることができる。
ゲート絶縁膜４の形成時は、プラズマＣＶＤ装置のＲＦパワー密度を制御することにより、ＴＥＯＳ等の有機シランの分解を促進することができる。さらに、形成時の有機シランと酸素ガスの流量比を制御することで、有機シランとの反応に必要な酸素を十分供給することができ、有機シラン中のカーボン成分をＣＯ2まで酸化することができる。
したがって、ゲート絶縁膜に十分な量のＣＯ2を含有させるため、プラズマＣＶＤ法におけるゲート絶縁膜の成膜条件としては以下のものとすることが好ましい。
ＲＦパワー密度としては、０．６００〜１．５５３Ｗ／ｃｍ2とすることが好ましい。なお、ここでいうＲＦパワー密度とは、成膜する基板が置かれるステージの単位面積あたりに印加するＲＦパワーの値である。
酸素ガスの流量（Ｆ０）と有機シランの流量（Ｆ１）の比（Ｆ０／Ｆ１）としては、５０〜５００とすることが好ましい。
このような条件でゲート絶縁膜を形成することによって、ＴＥＯＳ等の有機シランを十分に分解することができ、形成したゲート絶縁膜中のＣＯ2の含有量を所定の範囲に制御することが容易となる。所定の量のＣＯ2をゲート絶縁膜に含有させるには、ＲＦパワー密度やＦ０／Ｆ１の値を調整することと同時に、ボロンがゲート絶縁膜に混入しないように留意することが重要となってくる。
なお、ゲート絶縁膜の厚さは、特に制限されるものではないが、例えば、５ｎｍ〜５０００ｎｍとすることが好ましく、１０ｎｍ〜１０００ｎｍとすることがより好ましい。
なお、ゲート絶縁膜４の形成時は、形成条件を同一にしてゲート絶縁膜全体を可能な限り、一度で形成することが好ましい。形成条件が同一ではなく、２段階以上に分割した場合、均一な膜質のゲート絶縁膜が得られないため、電気特性の変動が小さいＴＦＴを得ることができない場合がある。また、素子間のばらつきが大きくなる可能性も高くなる。
（ｄ）次に、ゲート絶縁膜４上にゲート電極膜を形成する。このゲート電極膜には、スパッタリング法で成膜した金属膜やＣＶＤ法等で成膜をした不純物が混入されたシリコン膜、もしくはそれらの積層膜を用いることができる。ここでいう不純物とは、ボロンやリンであり、しきい値を制御するために濃度、種類を変えて混入させることができる。そして、このゲート電極膜上にリソグラフィによるフォトレジストパターンを形成後、ドライエッチングやウェットエッチング、もしくはその両方の手段を用いてゲート電極５を形成する。
（ｅ）次に、ソース領域６、ドレイン領域７を形成するために、フォトレジストパターンをこれらの上に形成した後、このフォトレジストパターンをマスクとして、高濃度な不純物をイオンドーピング法もしくはイオン注入法を用いて導入する。この不純物は、ｐチャネル型ＴＦＴを形成する場合はボロン、ｎチャネル型ＴＦＴを形成する場合はリンを用いる。そして、フォトレジストパターンを剥離する。さらに、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ、低不純物ドレイン）領域８を形成するために、ゲート電極５をマスクとして、ソース領域６、ドレイン領域７の形成のために導入した不純物よりも低濃度で導入する。この不純物は、ｐチャネル型ＴＦＴを形成する場合はボロン、ｎチャネル型ＴＦＴを形成する場合はリンを用いる。なお、本実施形態では、ソース領域６、ドレイン領域７を、ゲート電極５を形成した後に形成する例を示したが、ゲート電極５を形成する以前に行っても効果は同じである。また、本実施形態では、ＬＤＤ領域８を形成しているが、ＬＤＤ領域８を形成せずに、ゲート電極５をマスクとして、高濃度な不純物を注入し、ソース領域６、ドレイン領域７を自己整合的に形成しても良い。
（ｆ）次に、プラズマＣＶＤ法等を用いて、層間絶縁膜９として、シリコン酸化膜、シリコン窒化膜又はこれらの積層膜を形成する。
（ｇ）次に、比較的高い温度（例えば３００℃以上）で不純物の活性化をするための熱処理を炉で行う。この不純物の活性化では、エキシマレーザを照射する方法を用いても良い。
（ｈ）この後、リソグラフィによるマスクパターン形成とドライエッチング、ウェットエッチング、もしくはその両方の手段を用いるパターニングによってソース領域６、ドレイン領域７、およびにゲート電極５に到達するコンタクトホール１０（ゲート電極５は別段面でのコンタクトなるため不図示）を層間絶縁膜９に形成する。
（ｉ）次に、スパッタリング法でソース領域６、ドレイン領域７、ゲート電極５とコンタクトする電極に用いる金属膜１１を形成する。さらにリソグラフィによるマスクパターン形成とドライエッチング、ウェットエッチング、もしくはその両方の手段を用いるパターニングによって、所定の電極形状とし、ＴＦＴが得られる。場合によっては、多結晶シリコン膜３や多結晶シリコン膜３とゲート絶縁膜４の界面に存在するダングリングボンドを水素で終端するために水素プラズマ処理が施される。なお、水素プラズマ処理は、これよりも前に実施しても良い。
その後、ＴＦＴの用途によって、この上に別の電極膜、パッシベーション膜、層間絶縁膜、平坦化膜、容量絶縁膜等が適宜形成される。
（第２の実施形態）
本発明の第２の実施形態は、第１の実施形態である半導体装置を用いたアクティブマトリックス基板である。つまり、本発明に係るアクティブマトリックス基板は、ＳｉＯ2ピーク面積強度に対するＣＯ2ピーク面積強度が８Ｅ−４倍以上であるシリコン酸化膜をゲート絶縁膜として用いて作製されたＴＦＴを画素電極のスイッチング素子として内蔵している。
本発明の第２の実施形態は、第１の実施形態である半導体装置を用いたアクティブマトリックス基板である。つまり、本発明に係るアクティブマトリックス基板は、ＳｉＯ2ピーク面積強度に対するＣＯ2ピーク面積強度が８Ｅ−４倍以上であるシリコン酸化膜をゲート絶縁膜として用いて作製されたＴＦＴを画素電極のスイッチング素子として内蔵している。
（第３の実施形態）
次に、第２の実施形態であるアクティブマトリックス基板を液晶ディスプレイに応用した第３の実施形態について図面を参照して説明する。図６は本実施形態に係るアクティブマトリックス基板を応用した液晶ディスプレイパネルを示す分解斜視図である。図６に示すように、本実施形態に係る液晶ディスプレイパネル３１においては、相互に隔離して且つ平行に配置されたＴＦＴ基板２１及び対向基板２６が設けられている。また、アクティブマトリックス基板２１と対向基板２６の間には液晶層２５が設けられている。そして、アクティブマトリックス基板２１においては、絶縁性基板１が設けられており、絶縁性基板１における対向基板２６に対向する側の表面上に画素回路２２、データ回路２３及び走査回路２４が形成されている。アクティブマトリックス基板２１は、前述の第１の実施形態に係る半導体装置を搭載している。
次に、第２の実施形態であるアクティブマトリックス基板を液晶ディスプレイに応用した第３の実施形態について図面を参照して説明する。図６は本実施形態に係るアクティブマトリックス基板を応用した液晶ディスプレイパネルを示す分解斜視図である。図６に示すように、本実施形態に係る液晶ディスプレイパネル３１においては、相互に隔離して且つ平行に配置されたＴＦＴ基板２１及び対向基板２６が設けられている。また、アクティブマトリックス基板２１と対向基板２６の間には液晶層２５が設けられている。そして、アクティブマトリックス基板２１においては、絶縁性基板１が設けられており、絶縁性基板１における対向基板２６に対向する側の表面上に画素回路２２、データ回路２３及び走査回路２４が形成されている。アクティブマトリックス基板２１は、前述の第１の実施形態に係る半導体装置を搭載している。
本実施形態によれば、液晶ディスプレイパネル３１は、高い信頼性を示す半導体装置（ＴＦＴ）を有するため、長時間使用した後も安定して動作させることができる。このため、液晶ディスプレイパネル３１は寿命が長い。
ここで、本発明者らが詳細に検討をした結果、次に示すような結果が得られた。
検討は、それぞれのゲート絶縁膜中に含まれるＣＯ2およびにＨ2Ｏの量が異なる５種類のｐチャネル型ＴＦＴを用いたアクティブマトリックス基板を応用した液晶ディスプレイパネルについて、７０℃、８５％の高温高湿環境下で１０００時間作動させた後における液晶ディスプレイパネルの表示性能を判定することにより行った。表示性能の判定は、目視により欠陥の有無、むら等を評価することにより行った。結果を表１に示した。
なお、この試験条件、即ち、温度が７０℃、湿度が８５％という環境は、実際の使用条件とは一致しないケースがあるが、高温高湿環境による加速試験を兼ねている。このため、前述の試験条件で劣化状態を測定することは、所望の半導体装置の動作寿命を見積もる上で有効な手段となっている。
表１に示すとおり、高温高湿環境下で動作させる前は全ての液晶ディスプレイパネルで表示が良好であった。そして、ゲート絶縁膜のＳｉＯ2ピーク面積強度（Ａ）とＣＯ2ピーク面積強度（Ｂ）の比（Ｂ／Ａ）が８Ｅ−４以上であるＴＦＴ、つまり本発明に係るＴＦＴを用いた液晶ディスプレイパネルでは、高温高湿環境下で１０００時間作動させた後も、表示は良好であった。これは、本発明に係るＴＦＴは、長時間作動させても電気特性の変化が少ないためと考えられる。
また、液晶ディスプレイパネルの表示判定が良好であった場合におけるゲート絶縁膜中に存在するＨ2Ｏの量は、ＦＴ−ＩＲによって定量測定をした結果、９Ｅ２０個／ｃｃ以下であった。
なお、本実施形態ではｐチャネル型ＴＦＴの例を示したが、ｎチャネル型ＴＦＴでも同様の効果を得ることができる。
（第４の実施形態）
次に、本発明の第４の実施形態である携帯電話について図面を参照して説明する。
次に、本発明の第４の実施形態である携帯電話について図面を参照して説明する。
図７は本実施形態に係る電子機器を示す斜視図である。携帯電話３３においては、筐体３２が設けられており、この筐体３２の内部に、表示部として前述の第３の実施形態に係る液晶ディスプレイパネル３１が搭載されている。本実施形態によれば、液晶ディスプレイパネル３１に具備されるＴＦＴが高い信頼性を有するため、携帯電話３３を長時間使用しても液晶ディスプレイパネル３１の動作が不安定になる現象を抑制することができる。このため、携帯電話３３は寿命が長い。
なお、本実施形態においては、電子機器として携帯電話を例示したが、本発明の電子機器は携帯電話に限定されず、例えば、パーソナルコンピューター、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）、デジタル（ビデオ）カメラ等であってもよい。
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。本実施形態は、前述の第１の実施形態に係る半導体装置およびその製造方法をより具体的に説明するものである。
次に、本発明の第５の実施形態について説明する。本実施形態は、前述の第１の実施形態に係る半導体装置およびその製造方法をより具体的に説明するものである。
まず、絶縁性基板であるガラス基板上に下地膜として、例えば１００ｎｍのシリコン窒化膜と２５０ｎｍのシリコン酸化膜を、この順序でプラズマＣＶＤ法によって形成する。さらに、その上に、例えば１００ｎｍのアモルファスシリコン膜をプラズマＣＶＤ法によって形成する。さらに、ＴＦＴのしきい値を制御することを目的として、微量のボロンもしくはリンを基板全面にイオン注入法によって注入する。
次に、ＸｅＣｌエキシマレーザアニール装置を用いてアモルファスシリコン膜の結晶化処理を行う。この多結晶シリコン膜の上にフォトレジストパターンを形成後、ドライエッチングによって、多結晶シリコン膜をアイランド状にパターニングする。
次に、ＤＨＦ等で洗浄処理を施した後、ゲート絶縁膜として、プラズマＣＶＤ法によって、例えば１００ｎｍ厚のシリコン酸化膜を形成する。このゲート絶縁膜には、所定の量のＣＯ2が含まれる条件にて成膜され、その赤外吸収スペクトルにおいて、ＳｉＯ2ピーク面積強度（Ａ）とＣＯ2ピーク面積強度（Ｂ）の比（Ｂ／Ａ）が８Ｅ−４以上であるように形成する。さらに、ゲート絶縁膜は、Ｈ2Ｏが９Ｅ２０個／ｃｃ以下であるように形成することが好ましい。
次に、このゲート絶縁膜の上に、例えばスパッタリング法により４００ｎｍ厚の金属膜を形成し、リソグラフィとドライエッチング、ウェットエッチング又はそれらの手段を用いることによってゲート電極を形成する。
次に、上記のゲート電極をマスクとして、基板全面に統一して、高濃度のボロンをイオンドーピング装置を用いて導入し、自己整合的にソース、ドレイン領域を形成する。
次に、ゲート電極を覆うように、層間絶縁膜としてプラズマＣＶＤ法を用いてシリコン酸化膜を形成する。形成後に、例えば、４００℃の温度に３時間保持して、ソース領域、ドレイン領域に導入したボロンを活性化させる。
次に、リソグラフィとドライエッチング、ウェットエッチングまたはそれらの手段を用いることによって、ソース領域、ドレイン領域、およびにゲート電極上にコンタクトホールを形成する。そして、スパッタリング法でソース領域、ドレイン領域、ゲート電極とコンタクトする電極に用いる金属膜を形成する。さらに、リソグラフィによるマスクパターン形成と、ドライエッチング、ウェットエッチングもしくはその両方の手段を用いてパターニングし、その後、水素プラズマ処理を施すことによって、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造のｐチャネル型ＴＦＴ（ｐチャネル型ＭＯＳ ＴＦＴ）が得られる。
以上の実施例のように形成されたｐチャネル型ＭＯＳ ＴＦＴは、電気的ストレスによる電気特性の変動が抑制されるので、高い信頼性を示す。さらに、このｐチャネル型ＭＯＳ ＴＦＴを有する半導体装置、アクティブマトリックス基板、電子機器は高い信頼性を示す。
（第６の実施形態）
第５の実施の形態では、ｐチャネル型ＭＯＳ ＴＦＴの製造方法を例示した。しかし、本発明に係るゲート絶縁膜はｐ型チャネル型およびｎ型チャネル型の相補的なＭＯＳ ＴＦＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ ＴＦＴ、略してＣＭＯＳ ＴＦＴ）にも適用できる。
第５の実施の形態では、ｐチャネル型ＭＯＳ ＴＦＴの製造方法を例示した。しかし、本発明に係るゲート絶縁膜はｐ型チャネル型およびｎ型チャネル型の相補的なＭＯＳ ＴＦＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ ＴＦＴ、略してＣＭＯＳ ＴＦＴ）にも適用できる。
まず、絶縁性基板であるガラス基板上に下地膜として、例えば１００ｎｍのシリコン窒化膜と２５０ｎｍのシリコン酸化膜を、この順序でプラズマＣＶＤ法によって形成する。さらに、その上に例えば１００ｎｍのアモルファスシリコン膜をプラズマＣＶＤ法によって形成する。さらに、フォトレジストパターンを形成後、ＴＦＴのしきい値を制御することを目的として、ボロンやリンを適宜イオン注入法によって注入する。
次に、フォトレジストを剥離後、ＸｅＣｌエキシマレーザアニール装置を用いてアモルファスシリコン膜の結晶化処理を行う。この多結晶シリコン膜の上にフォトレジストパターンを形成後、ドライエッチングによって、多結晶シリコン膜をアイランド状にパターニングする。
次に、アイランド状の多結晶シリコン膜、およびシリコン酸化膜の上にフォトレジストパターンを形成後、イオンドーピング装置を用いて、ｎチャネル型ＴＦＴのソース、ドレイン領域に高濃度のリンを導入する。さらに、フォトレジストを剥離後、ｐチャネル型ＴＦＴを形成するために、多結晶シリコン膜、シリコン酸化膜の上にフォトレジストパターンを形成し、イオンドーピング装置を用いて、高濃度のボロンを導入し、ソース、ドレイン領域を形成する。その後、Ｏ2プラズマアッシングおよび剥離液への浸漬によって、フォトレジストを剥離する。
次に、ＤＨＦ等で洗浄処理を施した後、ゲート絶縁膜として、プラズマＣＶＤ法によって例えば１００ｎｍ厚のシリコン酸化膜を形成する。このゲート絶縁膜には、所定の量のＣＯ2が含まれる条件にて成膜され、その赤外吸収スペクトルにおいて、ＳｉＯ2ピーク面積強度（Ａ）とＣＯ2ピーク面積強度（Ｂ）の比（Ｂ／Ａ）が８Ｅ−４以上であるように形成する。さらに、ゲート絶縁膜は、Ｈ2Ｏが９Ｅ２０個／ｃｃ以下であるように形成することが好ましい。
次に、シリコン酸化膜の上に、例えばスパッタリング法により４００ｎｍ厚の金属膜を形成し、リソグラフィによるマスクパターン形成と、ドライエッチング、ウェットエッチングもしくはその両方の手段を用いてパターニングすることによってゲート電極を形成する。
次に、ｎチャネル型ＴＦＴを形成する領域以外を覆うようにフォトレジストパターンを形成し、ゲート電極をマスクとして、基板全面に統一して、低濃度のリンをイオン注入法により注入し、自己整合的にｎチャネル型ＴＦＴのＬＤＤ領域を形成する。
次に、フォトレジストを剥離後、ｐチャネル型ＴＦＴを形成する領域以外を覆うようにフォトレジストパターンを形成し、ゲート電極をマスクとして、基板全面に統一して、低濃度のボロンをイオン注入法により注入し、自己整合的にｐチャネル型ＴＦＴのＬＤＤ領域を形成する。
次に、ゲート電極を覆うように、層間絶縁膜としてプラズマＣＶＤ法を用いてシリコン酸化膜を形成する。形成後に、例えば、４００℃の温度に３時間保持して、ソース、ドレイン領域に導入したボロンを活性化させる。
次に、リソグラフィによるマスクパターン形成と、ドライエッチング、ウェットエッチングもしくはその両方の手段を用いてパターニングすることによって、ソース領域、ドレイン領域、およびにゲート電極に到達するコンタクトホールを層間絶縁膜に形成する。そして、スパッタリング法でソース領域、ドレイン領域、ゲート電極とコンタクトをする電極に用いる金属膜を形成する。さらに、リソグラフィによるマスクパターン形成とドライエッチングやウェットエッチング、もしくはその両方の手段を用いてパターニングし、その後、プラズマ水素処理を行い、多結晶シリコン膜のダングリングボンドを終端することによって、ＣＭＯＳ ＴＦＴが得られる。
以上の実施例のように形成されたＣＭＯＳ ＴＦＴは、電気的ストレスによる電気特性の変動が抑制されるので、高い信頼性を示す。さらに、このＣＭＯＳ ＴＦＴを有する半導体装置、アクティブマトリックス基板、電子機器は高い信頼性を示す。
以下、本発明のより具体的な実施形態について説明をする。なお、本発明は以下の実施形態に限定されるものではない。
（実施例１）
本実施例では、以下の条件で作製したゲート絶縁膜を用いたＴＦＴを作製した後、加速試験を行い、その前後のしきい値の変動値（ΔＶth）を測定した。なお、ゲート絶縁膜を形成する工程以外の工程は上述した公知の方法を用いてＴＦＴを作製した。
本実施例では、以下の条件で作製したゲート絶縁膜を用いたＴＦＴを作製した後、加速試験を行い、その前後のしきい値の変動値（ΔＶth）を測定した。なお、ゲート絶縁膜を形成する工程以外の工程は上述した公知の方法を用いてＴＦＴを作製した。
本実施例のゲート絶縁膜は、プラズマＣＶＤ法によって、酸素ガスの流量（Ｆ０）とＴＥＯＳの流量（Ｆ１）の比（Ｆ０／Ｆ１）を５０、ＲＦパワー密度を０．６００Ｗ／ｃｍ2として形成した。また、多結晶シリコン膜を洗浄した後は、ボロンの付着を極力避けるため、成膜後５分以内にプラズマＣＶＤ装置に搬送し、ゲート絶縁膜を形成した。
本実施例におけるゲート絶縁膜の赤外吸収スペクトルを測定したところ、ＳｉＯ2ピーク面積強度（Ａ）とＣＯ2ピーク面積強度（Ｂ）の比（Ｂ／Ａ）は８Ｅ−４であった。
本実施例のゲート絶縁膜を用いたＴＦＴについて、高温高湿環境（温度：７０℃、湿度：８５％）下、負ゲート電圧ストレス（Ｖds＝０Ｖ，Ｖgs＝−１３Ｖ）を１５００時間印加した時のしきい値の変動値ΔＶthを測定したところ、０．９２Ｖであり、電気特性に優れていることが確認された。
（実施例２）
本実施例では、ゲート絶縁膜の成膜条件以外は実施例１と同条件にてＴＦＴを作製した。
本実施例では、ゲート絶縁膜の成膜条件以外は実施例１と同条件にてＴＦＴを作製した。
本実施例のゲート絶縁膜は、酸素ガスの流量（Ｆ０）とＴＥＯＳの流量（Ｆ１）の比（Ｆ０／Ｆ１）を７０、ＲＦパワー密度を１．１００Ｗ／ｃｍ2として形成した。また、多結晶シリコン膜を洗浄した後は、ボロンの付着を極力避けるため、成膜後５分以内にプラズマＣＶＤ装置に搬送し、ゲート絶縁膜を形成した。
本実施例におけるゲート絶縁膜の赤外吸収スペクトルを測定したところ、ＳｉＯ2ピーク面積強度（Ａ）とＣＯ2ピーク面積強度（Ｂ）の比（Ｂ／Ａ）は１．２Ｅ−３であった。
本実施例のゲート絶縁膜を用いたＴＦＴについて、実施例１と同様にしきい値の変動値ΔＶthを測定したところ、０．９１Ｖであり、電気特性に優れていることが確認された。
（比較例１）
本実施例では、ゲート絶縁膜の成膜条件以外は実施例１と同条件にてＴＦＴを作製した。
本実施例では、ゲート絶縁膜の成膜条件以外は実施例１と同条件にてＴＦＴを作製した。
本実施例のゲート絶縁膜は、酸素ガスの流量（Ｆ０）とＴＥＯＳの流量（Ｆ１）の比（Ｆ０／Ｆ１）を４５、ＲＦパワー密度を０．０６Ｗ／ｃｍ2として形成した。また、成膜後８時間後にプラズマＣＶＤ装置に搬送し、ゲート絶縁膜を形成した。
本実施例におけるゲート絶縁膜の赤外吸収スペクトルを測定したところ、ＳｉＯ2ピーク面積強度（Ａ）とＣＯ2ピーク面積強度（Ｂ）の比（Ｂ／Ａ）は１．５Ｅ−４であった。
本実施例のゲート絶縁膜を用いたＴＦＴについて、実施例１と同様にしきい値の変動値ΔＶthを測定したところ、３．２Ｖであり、実用的な値でないことが確認された。
（比較例２）
本実施例では、ゲート絶縁膜の成膜条件以外は実施例１と同条件にてＴＦＴを作製した。
本実施例では、ゲート絶縁膜の成膜条件以外は実施例１と同条件にてＴＦＴを作製した。
本実施例のゲート絶縁膜は、酸素ガスの流量（Ｆ０）とＴＥＯＳの流量（Ｆ１）の比（Ｆ０／Ｆ１）を３０、ＲＦパワー密度を０．０６Ｗ／ｃｍ2として形成した。また、成膜後８時間後にプラズマＣＶＤ装置に搬送し、ゲート絶縁膜を形成した。
本実施例におけるゲート絶縁膜の赤外吸収スペクトルを測定したところ、ＳｉＯ2ピーク面積強度（Ａ）とＣＯ2ピーク面積強度（Ｂ）の比（Ｂ／Ａ）は１．０Ｅ−５であった。
本実施例のゲート絶縁膜を用いたＴＦＴについて、実施例１と同様にしきい値の変動値ΔＶthを測定したところ、４．０Ｖであり、実用的な値でないことが確認された。
この出願は、２００７年６月１日に出願された日本出願特願２００７−１４７４０５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
１ 絶縁性基板
２ 下地層
３ 多結晶シリコン膜
４ ゲート絶縁膜
５ ゲート電極
６ ソース領域
７ ドレイン領域
８ ＬＤＤ領域
９ 層間絶縁膜
１０ コンタクトホール
１１ 電極
２１ アクティブマトリックス基板
２２ 画素回路
２３ データ回路
２４ 走査回路
２５ 液晶層
２６ 対向基板
３１ 液晶ディスプレイパネル
３２ 筐体
３３ 携帯電話
８１ チャンバー
８２ 排気ポンプ
８３ 石英ノズル
８４ 電極
８５ 電極
８６ 高周波電源
２ 下地層
３ 多結晶シリコン膜
４ ゲート絶縁膜
５ ゲート電極
６ ソース領域
７ ドレイン領域
８ ＬＤＤ領域
９ 層間絶縁膜
１０ コンタクトホール
１１ 電極
２１ アクティブマトリックス基板
２２ 画素回路
２３ データ回路
２４ 走査回路
２５ 液晶層
２６ 対向基板
３１ 液晶ディスプレイパネル
３２ 筐体
３３ 携帯電話
８１ チャンバー
８２ 排気ポンプ
８３ 石英ノズル
８４ 電極
８５ 電極
８６ 高周波電源
Claims (9)
- 膜中にＣＯ２を均一に含有し、かつ、赤外吸収スペクトルの（ピーク半値幅）×（ピーク高）で表されるピーク面積強度において、波数２３４０ｃｍ−１付近に現れるＣＯ２帰属ピークの面積強度が、波数１０６０ｃｍ−１付近に現れるＳｉＯ２帰属ピークの面積強度に対して、８Ｅ−４倍以上であるシリコン酸化膜をゲート絶縁膜に用いた半導体装置。
- 前記ＣＯ２帰属ピークの面積強度及び前記ＳｉＯ２帰属ピークの面積強度は、それぞれ、前記シリコン酸化膜中のＣＯ２及びＳｉＯ２に帰属するピークの面積強度である請求項１に記載の半導体装置。
- 前記シリコン酸化膜に含まれるＨ ２ Ｏが９Ｅ２０個／ｃｃ以下である請求項１又は２に記載の半導体装置。
- 前記シリコン酸化膜は、ゲート電極とシリコン膜との間にそれぞれと接して配置され、
該シリコン膜が多結晶シリコン膜である請求項１乃至３のいずれかに記載の半導体装置。 - 前記半導体装置は、絶縁性基板上に形成された前記多結晶シリコン膜をチャネル層とする薄膜トランジスタであり、前記多結晶シリコン膜と前記絶縁性基板との間に下地層が設けられている請求項４に記載の半導体装置。
- 請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
プラズマＣＶＤ法により、酸素ガスの流量（Ｆ０）と有機シランの流量（Ｆ１）の比（Ｆ０／Ｆ１）を５０以上とし、かつ、プラズマＣＶＤ装置のＲＦパワー密度を０．６００〜１．５５３Ｗ／ｃｍ ２ とし、かつ、洗浄を終了してからプラズマＣＶＤ装置に搬入するまでの時間を６時間以内として前記シリコン酸化膜を形成することを特徴とする半導体装置の製造方法。 - 前記時間を５分以内とする請求項６に記載の半導体装置の製造方法。
- 請求項１乃至５のいずれかに記載の半導体装置を備えるアクティブマトリックス基板。
- 請求項８に記載のアクティブマトリックス基板を備える電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008136491A JP4978847B2 (ja) | 2007-06-01 | 2008-05-26 | シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007147405 | 2007-06-01 | ||
| JP2007147405 | 2007-06-01 | ||
| JP2008136491A JP4978847B2 (ja) | 2007-06-01 | 2008-05-26 | シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009010354A JP2009010354A (ja) | 2009-01-15 |
| JP2009010354A5 JP2009010354A5 (ja) | 2011-01-27 |
| JP4978847B2 true JP4978847B2 (ja) | 2012-07-18 |
Family
ID=40087101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008136491A Active JP4978847B2 (ja) | 2007-06-01 | 2008-05-26 | シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8330193B2 (ja) |
| JP (1) | JP4978847B2 (ja) |
| CN (1) | CN101315947B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5458367B2 (ja) * | 2007-07-09 | 2014-04-02 | Ｎｌｔテクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
| CN105185788A (zh) * | 2015-09-01 | 2015-12-23 | 武汉华星光电技术有限公司 | 阵列基板及其制造方法 |
| US10224430B1 (en) * | 2017-12-06 | 2019-03-05 | International Business Machines Corporation | Thin film transistors with epitaxial source/drain and drain field relief |
| KR102160552B1 (ko) * | 2018-02-28 | 2020-09-28 | 최영준 | 절연막 형성 방법 및 절연막 제조장치 |
| WO2022204852A1 (en) * | 2021-03-29 | 2022-10-06 | Yangtze Memory Technologies Co., Ltd. | Negative gate stress operation in multi-pass programming and memory device thereof |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3164019B2 (ja) | 1997-05-21 | 2001-05-08 | 日本電気株式会社 | 酸化シリコン膜およびその形成方法と成膜装置 |
| US6303523B2 (en) * | 1998-02-11 | 2001-10-16 | Applied Materials, Inc. | Plasma processes for depositing low dielectric constant films |
| US6287990B1 (en) * | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
| JP2000357690A (ja) | 1999-06-15 | 2000-12-26 | Matsushita Electric Ind Co Ltd | 絶縁膜、その形成方法およびその絶縁膜を用いた半導体装置 |
| JP2001135822A (ja) | 1999-11-04 | 2001-05-18 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタとその製造方法および液晶表示装置 |
| JP2001230419A (ja) * | 2000-02-15 | 2001-08-24 | Hitachi Ltd | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 |
| JP2002261285A (ja) * | 2001-02-27 | 2002-09-13 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JP2003008027A (ja) * | 2001-06-27 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイおよびそれを用いた液晶表示装置 |
| US7232714B2 (en) * | 2001-11-30 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7547643B2 (en) * | 2004-03-31 | 2009-06-16 | Applied Materials, Inc. | Techniques promoting adhesion of porous low K film to underlying barrier layer |
| TW200537573A (en) * | 2004-04-23 | 2005-11-16 | Ulvac Inc | Thin-film transistor and production method thereof |
| JP4684866B2 (ja) * | 2005-11-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-05-26 JP JP2008136491A patent/JP4978847B2/ja active Active
- 2008-06-02 US US12/131,249 patent/US8330193B2/en active Active
- 2008-06-02 CN CN2008101095840A patent/CN101315947B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009010354A (ja) | 2009-01-15 |
| CN101315947B (zh) | 2011-06-22 |
| CN101315947A (zh) | 2008-12-03 |
| US20080296580A1 (en) | 2008-12-04 |
| US8330193B2 (en) | 2012-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7723781B2 (en) | Vertical thin-film transistor with enhanced gate oxide | |
| JP5099740B2 (ja) | 薄膜トランジスタ | |
| US7932137B2 (en) | Thin film transistor and manufacturing method of the same | |
| JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
| US6777274B2 (en) | Low temperature polycrystalline silicon type thin film transistor and a method of the thin film transistor fabrication | |
| KR101375800B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
| JP4978847B2 (ja) | シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 | |
| JP2007273919A (ja) | 半導体装置及びその製造方法 | |
| CN110112071B (zh) | 薄膜晶体管的制备方法、薄膜晶体管和显示装置 | |
| US20090011574A1 (en) | Method for surface modification of semiconductor layer and method of manufacturing semiconductor device | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| JP2004079931A (ja) | 半導体装置の製造方法 | |
| KR100276413B1 (ko) | 반도체 소자 및 그 제조 방법, 및 드라이 에칭 후의 처리 방법 | |
| JP2002198364A (ja) | 半導体装置の作製方法 | |
| KR100509660B1 (ko) | 피막제조방법 | |
| US6664151B2 (en) | Method for manufacturing a thin film transistor using steam anneal process to reinforce the surface of the ONO layer | |
| JP2005051228A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| JP4337554B2 (ja) | 半導体装置の製造方法 | |
| US11049881B2 (en) | Method for manufacturing a top-gate self-aligned indium-tin-zinc oxide thin-film transistor | |
| KR101218687B1 (ko) | Ｔ-ｉｓｏ-ＰＯＳ를 이용한 박막 트랜지스터의 저온 게이트 산화막 형성 방법 | |
| KR100269604B1 (ko) | 반도체장치의 박막트랜지스터 제조방법 | |
| JP4286771B2 (ja) | 半導体装置の作製方法 | |
| JP2013008994A (ja) | 半導体装置 | |
| KR20020054845A (ko) | 박막 트랜지스터의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120405 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4978847 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |