JP2005051228A - 絶縁ゲイト型電界効果半導体装置の作製方法 - Google Patents
絶縁ゲイト型電界効果半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2005051228A JP2005051228A JP2004206646A JP2004206646A JP2005051228A JP 2005051228 A JP2005051228 A JP 2005051228A JP 2004206646 A JP2004206646 A JP 2004206646A JP 2004206646 A JP2004206646 A JP 2004206646A JP 2005051228 A JP2005051228 A JP 2005051228A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxygen plasma
- oxygen
- insulating film
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 被形成面を酸素プラズマに曝して該被形成面の表面を清浄にし、前記酸素プラズマに曝された被形成面上に絶縁膜を形成する。そのことによって、しきい値電圧を負の値から正の値へシフトさせることができる。被形成面の表面を清浄にするために、酸素プラズマに曝すことにより生じた不純物を排出する。その際、処理室内の圧力を10−4〜10−5torrに保持する。
【選択図】図5
Description
絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成すること。
またプラズマCVDにかえて、LPCVD法、光CVD法、パルス波形を印加するプラズマCVD法等の気相法を用いることができる。
本実施例は本発明がゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性に及ぼす効果を示したものである。
本実施例ではこの操作を3回繰り返して実施した。つまり前記した不純物を排出した後、再び処理室内を0.3torrに保持して、酸素を200SCCMの流量で流し、RFパワーを100W加えて酸素をプラズマ状態にし、1分間処理を行い、その後処理室内を10−4〜10−5torrの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。そして再び酸素プラズマにより処理をして、酸素プラズマ処理により生じた不純物を排出する。
この時のSiON膜の成膜条件は次の通りである。
RFパワー 200W
ガス流量 SiH4:10SCCM N2O:200SCCM
ガス圧力 0.3torr
成膜温度 350℃〜400℃
そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてSiON膜上にも設けて測定用の試料を作製した。
図中Inと表示したものが、BT処理をしていないもの、−BTとしたものが−17Vの電圧を加えてB−T処理をしたもの、+BTとしたものが、+17Vの電圧を加えてB−T処理をしたものである。
本発明の酸素プラズマ処理を施すことにより、酸素プラズマ処理なしに比べてフラットバンド電圧が正の方向へ移動していることがわかり、BTシフトも小さくなっていることがわかる。つまり界面状態が良好となっていることがわかる。
また図3に本実施例の試料につきシリコンウエハーとSiON膜との界面の炭素原子についてのSIMSによるデプスプロフアイルを示す。また比較として図4に酸素プラズマ処理を施さないもののデプスプロフアイルを示す。
本実施例は本発明を薄膜トランジスタの作製に実施した例を示す。
図5に本実施例の作製工程を示す。まず、無アルカリガラス基板(例えばコーニング7059ガラス基板やコーニング1737ガラス基板)501上に、下地膜502として、酸化珪素膜または酸化窒化珪素膜を成膜する。この下地膜の厚さは300nmとする。
SiON膜の作製に際して、まず処理室内の圧力を0.1〜10torr本実施例では0.3torrに保持して、酸素を200SCCMの流量で流し、RFパワーを100W加えて酸素をプラズマ状態にした。このような方法により結晶性珪素膜の表面を酸素プラズマで処理した。この処理を30秒〜3分、本実施例では1分間行った。
このような処理を実施例1に示したように合計3回繰り返した。
そしてこのように処理した結晶性珪素膜の表面にSiON膜を150nmの厚さに形成した。
RFパワー 200W
ガス流量 SiH4:10SCCM N2O:200SCCM
ガス圧力 0.3torr
成膜温度 350℃〜400℃
こうして図5(A)に示す状態を得る。
そしてソース電極513およびドレイン電極514となるアルミニウム膜を形成した。
この時この層間絶縁膜に対して温度300℃、圧力10−6torrで加熱処理を行いソース電極およびドレイン電極となるアルミニウム膜をスパッタ法で形成することはアルミニウム膜のステップカバレジを良くするためには有効である。
この薄膜トランジスタについてしきい値電圧を測定したところ0.3Vの結果となった。比較のため本発明を実施しないで作製した薄膜トランジスタのしきい値電圧は−1.1Vであった。これより本発明を実施したことによりしきい値電圧が正方向へシフトした薄膜トランジスタが得られることがわかる。
本実施例はSiON膜を作製する際に、酸素を添加して作製した例を示す。
本実施例で得られたSiON膜の評価を行うため、実施例1と同様な方法によりC−V特性の測定および電界強度と電流との関係を測定した。
シリコンウエハーの表面に形成するSiON膜は、100nmの厚さに形成した。
RFパワー 200W
ガス流量 SiH4:10SCCM N2O:180SCCM
O2:20SCCM
ガス圧力 0.3torr
成膜温度 350℃〜400℃
このような条件によりシリコンウエハー上にSiON膜を100nmの厚さに形成した。
図中Inと表示したものが、BT処理をしていないもの、−BTとしたものが−17Vの電圧を加えてB−T処理をしたもの、+BTとしたものが、+17Vの電圧を加えてB−T処理をしたものである。
RFパワー 200W
ガス流量 SiH4:10SCCM N2O:200SCCM
ガス圧力 0.3torr
成膜温度 350℃〜400℃
また本実施例ではSiH4/N2O/O2を10/180/20SCCMという条件で成膜した場合の例を示したが、SiH4/N2O/O2を10/160/40SCCMという条件で成膜した場合も同様な効果がみられた。
502 下地膜
503 活性層
504 ゲイト絶縁膜
505 アルミニウム膜
507 ゲイト電極
508 陽極酸化膜
509 ソース領域
510 チャネル形成領域
511 ドレイン領域
512 層間絶縁膜
513 ソース電極
514 ドレイン電極
Claims (3)
- 被形成面を酸素プラズマに曝し、該被形成面の表面を清浄にする第1工程と、
前記酸素プラズマに曝された被形成面上に絶縁膜を形成する第2工程とを有することを特徴とする絶縁ゲイト型電界効果半導体装置の作製方法。 - 結晶性珪素膜の表面に酸素プラズマに曝し、該酸素プラズマに曝すことにより生じた不純物を排出する第1工程と、
前記酸素プラズマに曝された結晶性珪素膜の表面上に絶縁膜を形成する第2工程とを有し、
前記第1工程によってしきい値電圧を正方向へシフトさせたことを特徴とする絶縁ゲイト型電界効果半導体装置の作製方法。 - 処理室内の圧力を0.1〜10torrに保持してシリコンウエハーの表面を酸素プラズマに曝し、該酸素プラズマに曝すことにより生じた不純物を前記処理室内の圧力を10−4〜10−5torrに保持することにより排出する第1工程と、
前記酸素プラズマに曝されたシリコンウエハーの表面上に絶縁膜を形成する第2工程を有することを特徴とする絶縁ゲイト型電界効果半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206646A JP4286738B2 (ja) | 2004-07-14 | 2004-07-14 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004206646A JP4286738B2 (ja) | 2004-07-14 | 2004-07-14 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05833296A Division JP3606991B2 (ja) | 1996-02-20 | 1996-02-20 | 被膜作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005051228A true JP2005051228A (ja) | 2005-02-24 |
JP4286738B2 JP4286738B2 (ja) | 2009-07-01 |
Family
ID=34270157
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004206646A Expired - Fee Related JP4286738B2 (ja) | 2004-07-14 | 2004-07-14 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4286738B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7952392B2 (en) | 2008-10-31 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
US8502225B2 (en) | 2009-09-04 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US8744038B2 (en) | 2011-09-28 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit |
US9000431B2 (en) | 2008-10-24 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9029851B2 (en) | 2008-10-24 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
-
2004
- 2004-07-14 JP JP2004206646A patent/JP4286738B2/ja not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9601603B2 (en) | 2008-10-24 | 2017-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US11563124B2 (en) | 2008-10-24 | 2023-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including flip-flop circuit which includes transistors |
US10763372B2 (en) | 2008-10-24 | 2020-09-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with dual and single gate structure transistors |
US10170632B2 (en) | 2008-10-24 | 2019-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor layer |
US9000431B2 (en) | 2008-10-24 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9029851B2 (en) | 2008-10-24 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
US9219158B2 (en) | 2008-10-24 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9318512B2 (en) | 2008-10-24 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US10153380B2 (en) | 2008-10-24 | 2018-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US8373443B2 (en) | 2008-10-31 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
US9083334B2 (en) | 2008-10-31 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
US7952392B2 (en) | 2008-10-31 | 2011-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
US9431465B2 (en) | 2009-09-04 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US8957411B2 (en) | 2009-09-04 | 2015-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US10672915B2 (en) | 2009-09-04 | 2020-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US11024747B2 (en) | 2009-09-04 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US8502225B2 (en) | 2009-09-04 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US11626521B2 (en) | 2009-09-04 | 2023-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
US9548133B2 (en) | 2011-09-28 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit |
US8744038B2 (en) | 2011-09-28 | 2014-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Shift register circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4286738B2 (ja) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3277892B2 (ja) | ディスプレイ基板の製造方法 | |
US7227229B2 (en) | Active matrix display device comprising an inverter circuit | |
US20030094625A1 (en) | Semiconductor device and method for fabricating the same | |
TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
JPH07258893A (ja) | 陽極酸化物及び陽極酸化方法 | |
US20060051903A1 (en) | Method of manufacturing thin film semiconductor device, and thin film semiconductor device | |
JP3527009B2 (ja) | 半導体装置およびその作製方法 | |
KR19980080800A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법 | |
JP3606991B2 (ja) | 被膜作製方法 | |
JP4286738B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
JP2002198364A (ja) | 半導体装置の作製方法 | |
JP2006332172A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
JP2925007B2 (ja) | 薄膜トランジスタの製造方法 | |
KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
JP4286771B2 (ja) | 半導体装置の作製方法 | |
JP3946690B2 (ja) | インバータ回路の作製方法 | |
JPH09162405A (ja) | 半導体装置およびその作製方法 | |
JP4249512B2 (ja) | 絶縁ゲイト型半導体装置 | |
JP2003209261A (ja) | 半導体装置およびその作製方法 | |
JP2001036097A (ja) | 半導体装置 | |
JP2005175488A (ja) | 半導体装置の作製方法 | |
JP2004064056A (ja) | 半導体集積回路の作製方法 | |
JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH09232250A (ja) | 被膜作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090325 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |