JP3606991B2 - 被膜作製方法 - Google Patents
被膜作製方法 Download PDFInfo
- Publication number
- JP3606991B2 JP3606991B2 JP05833296A JP5833296A JP3606991B2 JP 3606991 B2 JP3606991 B2 JP 3606991B2 JP 05833296 A JP05833296 A JP 05833296A JP 5833296 A JP5833296 A JP 5833296A JP 3606991 B2 JP3606991 B2 JP 3606991B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxygen
- voltage
- insulating film
- sion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011248 coating agent Substances 0.000 title 1
- 238000000576 coating method Methods 0.000 title 1
- 238000002360 preparation method Methods 0.000 title 1
- 239000010408 film Substances 0.000 claims description 110
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 42
- 239000001301 oxygen Substances 0.000 claims description 42
- 229910052760 oxygen Inorganic materials 0.000 claims description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 35
- 239000010409 thin film Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000009832 plasma treatment Methods 0.000 description 13
- 238000005259 measurement Methods 0.000 description 10
- 239000010407 anodic oxide Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 150000002926 oxygen Chemical class 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229960001730 nitrous oxide Drugs 0.000 description 2
- 235000013842 nitrous oxide Nutrition 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、絶縁基板上に形成される薄膜半導体を用いた絶縁ゲイト型電界効果半導体装置（一般に薄膜トランジスタまたはＴＦＴと呼ばれる）の構成、及びその作製方法に関する。
【０００２】
【従来技術】
安価なガラス基板上に薄膜トランジスタを作製してアクティブマトリクス型液晶表示装置を作製する技術がある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素のそれぞれにＴＦＴを配置して、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００４】
画素部にマトリクス状に配置されたＴＦＴはその動作具合が液晶表示となって視覚的に確認できる。たとえば、ノーマリーブラックの液晶表示の場合、ＴＦＴが動作しない箇所は白色表示の際に、黒点となって表れる。
【０００５】
このように、ＴＦＴの動作不良は非常に外観を損ねるため、数百万個のＴＦＴすべてに高い信頼性が要求される。
【０００６】
ここで問題とされていることはゲート絶縁膜とその下に形成される半導体膜との間の界面での特性である。
【０００７】
これらの界面での電気的特性の悪さは、液晶表示装置における線欠陥を生じたり、ひいては表示装置における動作不良につながるためその特性の向上が求められている。
【０００８】
また結晶性珪素膜を用いたＴＦＴは、チャネル形成領域を構成する結晶性珪素膜が真性の場合、一般的にそのしきい値は０Ｖよりやや負（−）側にシフトされ、立ち上がり開始電圧が、Ｎチャネル型の場合、−２〜−４Ｖぐらいになる傾向がある。その結果、ノーマリオン状態（ゲイト電圧が０Ｖであっても、ＯＮとなる状態）の傾向が著しくなる。
【０００９】
ノーマリオン状態になると、例えば、ＴＦＴをスイッチング素子として用いた場合、ゲイト電圧が０Ｖでも電流が流れてしまうため、スイッチをＯＦＦ状態にするめたには、ゲイト電圧を常に正（＋）側にバイアスにしておく必要が生じ、このＴＦＴを使用して構成された回路は、消費電流が大きくなり、またバイアス電圧印加用の回路を設ける必要が生じるなどの問題が生じてしまう。
【００１０】
この問題を解決するために、従来は、Ｎチャネル型のＴＦＴを作製する場合でも、チャネル形成領域を構成する結晶性珪素膜に対して、Ｐ型の不純物、例えば硼素をドープして、しきい値電圧を正（＋）側にシフトさせる、しきい値制御が行われている。その結果、ノーマリオフ状態（ゲイト電圧が０Ｖのとき、ＯＦＦとなる状態）のＴＦＴを作製することができる。しかし、しきい値制御を行うために、作製工程数が増加してしまい、製造コスト低下の妨げになっている。
【００１１】
【発明が解決しようとする課題】
本願発明はそれらの問題を解決し、ゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性を向上させることを第１の目的とし、さらにしきい値電圧を正の方向へシフトさせる制御を可能とすることを第２の目的としたものである。
【００１２】
【課題を解決するための手段】
本発明は上記の課題を解決するため以下の構成とした。
絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成すること。
【００１３】
また薄膜トランジスタの作製工程において、絶縁膜を形成するに際して、半導体層を活性化した酸素に曝した後、前記半導体層上に絶縁膜を形成すること。
【００１４】
さらに薄膜トランジスタの作製工程において、絶縁膜がモノシラン、一酸化二窒素、及び酸素を原料として形成されること。
【００１５】
本発明では酸素を活性化させるため酸素を１００〜３００ＳＣＣＭの流量で流し、高周波（１３．５６ＭＨｚ）を５０〜５００Ｗの出力の範囲で印加する。
またプラズマＣＶＤにかえて、ＬＰＣＶＤ法、光ＣＶＤ法、パルス波形を印加するプラズマＣＶＤ法等の気相法を用いることができる。
【００１６】
【実施例】
〔実施例１〕
本実施例は本発明がゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性に及ぼす効果を示したものである。
【００１７】
まず、試料としてＰ型単結晶シリコンウエハー、抵抗率として２〜３Ωｃｍのものを使用し、その上にＳｉＯｘ Ｎｙ 膜（以下ＳｉＯＮ膜と略記する）を形成する前に酸素をプラズマ状態にして前記Ｐ型単結晶シリコンウエハーの表面を清浄にした。
【００１８】
このシリコンウエハーの表面を酸素プラズマで処理する条件につき以下に記す。まず処理室内の圧力を０．１〜１０ｔｏｒｒ本実施例では０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にした。このような方法によりシリコンウエハーの表面を酸素プラズマで処理した。この処理を３０秒〜３分、本実施例では１分間行った。
【００１９】
その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。
本実施例ではこの操作を３回繰り返して実施した。つまり前記した不純物を排出した後、再び処理室内を０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にし、１分間処理を行い、その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。そして再び酸素プラズマにより処理をして、酸素プラズマ処理により生じた不純物を排出する。
【００２０】
このように処理したシリコンウエハーの表面にＳｉＯＮ膜を１０００Åの厚さに形成した。
この時のＳｉＯＮ膜の成膜条件は次の通りである。
ＲＦパワー ２００Ｗ
ガス流量 ＳｉＨ４ ：１０ＳＣＣＭ Ｎ２ Ｏ：２００ＳＣＣＭ
ガス圧力 ０．３ｔｏｒｒ
成膜温度 ３５０℃〜４００℃
【００２１】
このような条件によりシリコンウエハー上にＳｉＯＮ膜を１０００Åの厚さに形成した。
そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてＳｉＯＮ膜上にも設けて測定用の試料を作製した。
【００２２】
そして本発明の効果を示すためＣ−Ｖ特性の測定を行った。その方法は先ず、１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定し、その後酸化珪素膜上のアルミニウム電極に−１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。その後再度、Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。さらにこの後酸化珪素膜上のアルミニウム電極に＋１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。そして再度Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。
【００２３】
これらの結果を図１（Ａ）に示す。
図中Ｉｎと表示したものが、ＢＴ処理をしていないもの、−ＢＴとしたものが−１７Ｖの電圧を加えてＢ−Ｔ処理をしたもの、＋ＢＴとしたものが、＋１７Ｖの電圧を加えてＢ−Ｔ処理をしたものである。
【００２４】
比較のため本発明の酸素プラズマ処理を実施しないもののＣ−Ｖ特性の測定結果を（Ｂ）に示す。
本発明の酸素プラズマ処理を施すことにより、酸素プラズマ処理なしに比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっていることがわかる。つまり界面状態が良好となっていることがわかる。
【００２５】
また本実施例で作製した試料によって得られた電界強度と電流との関係を、電界強度を横軸に電流を縦軸にとって、示したものを図２（Ａ）（Ｂ）に示した。この場合も（Ｂ）は比較のため酸素プラズマ処理を実施しないものの測定結果である。
【００２６】
酸素プラズマ処理を実施したものは実施しないものに比較してリーク電流が小さいことがわかる。
また図３に本実施例の試料につきシリコンウエハーとＳｉＯＮ膜との界面の炭素原子についてのＳＩＭＳによるデプスプロフアイルを示す。また比較として図４に酸素プラズマ処理を施さないもののデプスプロフアイルを示す。
【００２７】
この結果酸素プラズマ処理を施した場合にはシリコンウエハーとＳｉＯＮ膜との界面での炭素濃度が低くなっていることがわかる。これは酸素プラズマ処理によってＳｉＯＮ膜成膜前にシリコンウエハー表面の有機汚染物が清浄化されたためと考えられる。
【００２８】
また本実施例ではＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にしたが、ＲＦパワーを２００Ｗ、及び３００Ｗとした時も本実施例と同様な効果が表れた。図７に本発明の酸素プラズマ処理を施さない場合（ＲＦパワーが０の時のもの）とＲＦパワーを１００Ｗ、２００Ｗ、３００Ｗのそれぞれの場合のフラットバンド電圧を示す。
【００２９】
いずれにおいても本発明によりシリコンウエハーとＳｉＯＮ膜との界面の特性が向上していることがわかる。
【００３０】
〔実施例２〕
本実施例は本発明をＮチャネル型薄膜トランジスタの作製に実施した例を示す。
図５に本実施例の作製工程を示す。まず、無アルカリガラス基板（例えばコーニング７０５９ガラス基板やコーニング１７３７ガラス基板）５０１上に下地膜５０２として、酸化珪素膜または酸化窒化珪素膜を成膜する。この下地膜の厚さは３０００Åとする。
【００３１】
酸化珪素膜は、酸素とシランとを用いたプラズマＣＶＤ法、またはＴＥＯＳを用いたプラズマＣＶＤ法で成膜する。また酸化窒化珪素膜は、酸素とシランとＮ２ Ｏガスとを用いたプラズマＣＶＤ法、またはＴＥＯＳとＮ２ Ｏガスとを用いたプラズマＣＶＤ法で成膜する。
【００３２】
次に図示しない非晶質珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。ここではプラズマＣＶＤ法を用い、５００Åの厚さに非晶質珪素膜を成膜する。
【００３３】
そして加熱処理またはレーザー光の照射またはその両者を組み合わせた方法を用いて、非晶質珪素膜を結晶化させ、結晶性珪素膜に変成する。
【００３４】
さらにこの結晶性珪素膜をパターニングすることによって、後に薄膜トランジスタの活性層となる島状にパターニングされた領域５０３を形成する。そしてさらにこの上にゲイト絶縁膜５０４として機能するＳｉＯＮ膜を１５００Åの厚さに形成する。このゲイト絶縁膜５０４は酸化珪素膜や窒化珪素膜であっても良いが、信頼性をより高めるためにはＳｉＯＮ膜を用いるのが好ましい。
【００３５】
このＳｉＯＮ膜の作製を以下に記す。
ＳｉＯＮ膜の作製に際して、まず処理室内の圧力を０．１〜１０ｔｏｒｒ本実施例では０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にした。このような方法により結晶性珪素膜の表面を酸素プラズマで処理した。この処理を３０秒〜３分、本実施例では１分間行った。
【００３６】
その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。
このような処理を実施例１に示したように合計３回繰り返した。
そしてこのように処理した結晶性珪素膜の表面にＳｉＯＮ膜を１５００Åの厚さに形成した。
【００３７】
この時のＳｉＯＮ膜の成膜条件は次の通りである。
ＲＦパワー ２００Ｗ
ガス流量 ＳｉＨ４ ：１０ＳＣＣＭ Ｎ２ Ｏ：２００ＳＣＣＭ
ガス圧力 ０．３ｔｏｒｒ
成膜温度 ３５０℃〜４００℃
【００３８】
このような条件によりシリコンウエハー上にＳｉＯＮ膜を１０００Åの厚さに形成した。
こうして図５（Ａ）に示す状態を得る。
【００３９】
次にゲイト電極を構成するためのアルミニウム膜５０５を４０００Åの厚さにスパッタ法で成膜する。このアルミニウム膜中にスカンジウムを０．２重量％含有させてもよい。
【００４０】
このゲイト電極を構成するアルミニウム膜５０５を形成するに際して、このゲイト絶縁膜５０４であるＳｉＯＮ膜に対して温度３００℃、圧力１０−６ｔｏｒｒで加熱処理を行い、その後ゲイト絶縁膜５０４上にゲイト電極となるアルミニウム膜５０５をスパッタ法で形成することはゲイト電極とゲイト絶縁膜との界面特性を向上させる上では有効である。
【００４１】
そして，公知のフォトリソグラフィー工程により、レジストマスクを形成し、さらにエッチングを行う。こうしてアルミニウムであるパターン（ゲイト電極）５０７を得る。（図５（Ｃ））
【００４２】
次に図５（Ｃ）に示すようにゲイト電極５０７を陽極とした陽極酸化を行い、緻密な膜質を有する陽極酸化膜５０８を８００Åの厚さに成膜する。この陽極酸化膜５０８は、ゲイト電極の表面や側面におけるヒロックの発生を抑制するために機能する。
【００４３】
この緻密な陽極酸化膜は、その厚さが５００Å以上あれば問題ないことが判明している。この緻密な陽極酸化膜は、電解溶液として３％の酒石酸を含んだエチレングルコール溶液を用い、この溶液中において、アルミニウムパターンを陽極として、白金を陰極として行われる。この陽極酸化膜の厚さは印加する電圧によって制御することができる。
【００４４】
次に図５（Ｄ）に示す工程において、ソース及びドレイン領域を形成するための不純物イオンの注入を行う。この工程においては、ソース／ドレイン領域を形成するための条件で不純物イオンの注入を行う。ここでは、基板の全面にＰイオンの注入をプラズマドーピング法で行う。（図５（Ｄ））
【００４５】
上記不純物イオンの注入が終了したら、レーザー光の照射によるアニールをソース及びドレイン領域に対して行う。
【００４６】
この工程でソース領域５０９とチャネル形成領域５１０とドレイン領域５１１とが自己整合的に形成される。
【００４７】
この工程において、ゲイト電極５０７の上部は、不純物イオンの注入によるヒロック発生の抑制措置が施されている。また陽極酸化膜５０８の存在によるヒロック発生の抑制素子が施されている。ゲイト電極の表面におけるヒロックの発生は抑制される。
【００４８】
また、ゲイト電極５０７の側面には、陽極酸化膜５０８が形成されているので、そこでのヒロックの発生も抑制される。
【００４９】
なお、ゲイト電極５０７の側面においては、陽極酸化膜のみの抑制効果であるので、その効果が懸念される。しかし、そもそもゲイト電極側面の面積は小さいので、陽極酸化膜による抑制効果で十分である。
【００５０】
次に図５（Ｅ）に示すように層間絶縁膜５１２として酸化珪素膜または酸化窒化珪素膜を成膜する。この工程において、成膜時の加熱が行われる。
【００５１】
この工程においても不純物イオンの注入による抑制効果と陽極酸化膜の形成による抑制効果により、ゲイト電極（及びそこから延在したゲイト配線）の表面にヒロックが発生してしまうことを抑制することができる。
【００５２】
この後層間絶縁膜５１２に対してコンタクトホールの形成を行った。
そしてソース電極５１３およびドレイン電極５１４となるアルミニウム膜を形成した。
この時この層間絶縁膜に対して温度３００℃、圧力１０−６ｔｏｒｒで加熱処理を行いソース電極およびドレイン電極となるアルミニウム膜をスパッタ法で形成することはアルミニウム膜のステップカバレジを良くするためには有効である。
【００５３】
またゲイト電極５０７に対するコンタクトホールの形成も同時に行われる。この際、ゲイト電極の表面には２度にわたり不純物イオンが注入され、ヒロックの発生を抑制する対策を講じられているので、この工程におけるヒロックの発生を抑制することができる。
【００５４】
そして最後に３００℃〜４００℃、ここでは３５０℃の水素雰囲気中での加熱処理を行い薄膜トランジスタを完成させる。この工程においても、ヒロックの発生を抑制することができる。
【００５５】
以上の如く本発明を利用してＮチャネル型薄膜トランジスタを完成させた。
この薄膜トランジスタについてしきい値電圧を測定したところ０．３Ｖの結果となった。比較のため本発明を実施しないで作製したＮチャネル型薄膜トランジスタのしきい値電圧は−１．１Ｖであった。これより本発明を実施したことによりしきい値電圧が正方向へシフトした薄膜トランジスタが得られることがわかる。
【００５６】
また本実施例では、酸素プラズマを作りだす時のＲＦパワーを１００Ｗにしたが、このＲＦパワーを２００Ｗ、および３００Ｗとして得られた薄膜トランジスタのしきい値電圧をＲＦパワーを１００Ｗとした時のものと合わせて図６に示した。ＲＦパワー０の時が本発明を実施しないときのしきい値電圧を示している。何れのＲＦパワーにおいても本発明の効果が表れていることがわかる。
【００５７】
〔実施例３〕
本実施例はＳｉＯＮ膜を作製する際に、酸素を添加して作製した例を示す。
本実施例で得られたＳｉＯＮ膜の評価を行うため、実施例１と同様な方法によりＣ−Ｖ特性の測定および電界強度と電流との関係を測定した。
【００５８】
まず、試料としてＰ型単結晶シリコンウエハー、抵抗率として２〜３Ωｃｍのものを準備し、その上にＳｉＯＮ膜を形成する。
シリコンウエハーの表面に形成するＳｉＯＮ膜は、１０００Åの厚さに形成した。
【００５９】
この時のＳｉＯＮ膜の成膜条件は次の通りである。
このような条件によりシリコンウエハー上にＳｉＯＮ膜を１０００Åの厚さに形成した。
【００６０】
そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてＳｉＯＮ膜上にもアルミニウム電極を設けて測定用の試料を作製した。
【００６１】
そして本発明の効果を示すためＣ−Ｖ特性の測定を行った。その方法は先ず、１ＭＨｚの周波数、電圧を−１０Ｖ〜１０Ｖまで変化させて測定し、その後酸化珪素膜上のアルミニウム電極に−１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。その後再度、Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。さらにこの後酸化珪素膜上のアルミニウム電極に＋１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。そして再度Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。
【００６２】
これらの結果を図７（Ａ）に示す。
図中Ｉｎと表示したものが、ＢＴ処理をしていないもの、−ＢＴとしたものが−１７Ｖの電圧を加えてＢ−Ｔ処理をしたもの、＋ＢＴとしたものが、＋１７Ｖの電圧を加えてＢ−Ｔ処理をしたものである。
【００６３】
比較のため本発明による酸素を添加させないで成膜したＳｉＯＮ膜に対してＣ−Ｖ特性の測定を行った場合の結果を図７（Ｂ）に示す。その場合の成膜条件は以下の通り。
ＲＦパワー ２００Ｗ
ガス流量 ＳｉＨ４ ：１０ＳＣＣＭ Ｎ２ Ｏ：２００ＳＣＣＭ
ガス圧力 ０．３ｔｏｒｒ
成膜温度 ３５０℃〜４００℃
【００６４】
本発明によに酸素を添加した場合には、酸素を添加しない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっていることがわかる。
【００６５】
また本実施例で作製した試料によって得られた電界強度と電流との関係を、電界強度を横軸に電流を縦軸にとって、示したものを図８（Ａ）（Ｂ）に示した。この場合も（Ｂ）は比較のため酸素を添加しないで成膜したＳｉＯＮ膜に対してのものの測定結果である。
【００６６】
酸素を添加して成膜したものは、実施しないものに比較してリーク電流が小さいことがわかる。
また本実施例ではＳｉＨ４ ／Ｎ２ Ｏ／Ｏ２ を１０／１８０／２０ＳＣＣＭという条件で成膜した場合の例を示したが、ＳｉＨ４ ／Ｎ２ Ｏ／Ｏ２ を１０／１６０／４０ＳＣＣＭという条件で成膜した場合も同様な効果がみられた。
【００６７】
【本発明の効果】
絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成することにより、活性化した酸素に曝さない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっており、界面状態を良好とすることが可能である。
【００６８】
薄膜トランジスタの作製工程において、絶縁膜を形成するに際して、半導体層を活性化した酸素に曝した後、前記半導体層上に絶縁膜を形成することにより、活性化した酸素に曝さない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっており、界面状態を良好とすることが可能である。
【００６９】
薄膜トランジスタの作製工程において、絶縁膜がモノシラン、一酸化二窒素、及び酸素を原料として形成されることによりしきい値電圧が正方向へシフトさせることができ、しきい値電圧の制御が可能になった。
【図面の簡単な説明】
【図１】Ｃ−Ｖ特性を示す図
【図２】電界強度と電流との関係を示す図
【図３】ＳＩＭＳのデプスプロフアイルを示す図
【図４】ＳＩＭＳのデプスプロフアイルを示す図
【図５】薄膜トランジスタの作製工程を示す図
【図６】ＲＦパワーに対するしきい値電圧を示す図
【図７】ＲＦパワーに対するフラットバンド電圧を示す図
【図８】Ｃ−Ｖ特性を示す図
【図９】電界強度と電流との関係を示す図
【符号の説明】
５０１ ガラス基板
５０２ 下地膜
５０３ 活性層
５０４ ゲイト絶縁膜
５０５ アルミニウム膜
５０７ ゲイト電極
５０８ 陽極酸化膜
５０９ ソース領域
５１０ チャネル形成領域
５１１ ドレイン領域
５１２ 層間絶縁膜
５１３ ソース電極
５１４ ドレイン電極
【発明が属する技術分野】
本発明は、絶縁基板上に形成される薄膜半導体を用いた絶縁ゲイト型電界効果半導体装置（一般に薄膜トランジスタまたはＴＦＴと呼ばれる）の構成、及びその作製方法に関する。
【０００２】
【従来技術】
安価なガラス基板上に薄膜トランジスタを作製してアクティブマトリクス型液晶表示装置を作製する技術がある。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数百万個もの各画素のそれぞれにＴＦＴを配置して、各画素電極に出入りする電荷をＴＦＴのスイッチング機能により制御するものである。
【０００４】
画素部にマトリクス状に配置されたＴＦＴはその動作具合が液晶表示となって視覚的に確認できる。たとえば、ノーマリーブラックの液晶表示の場合、ＴＦＴが動作しない箇所は白色表示の際に、黒点となって表れる。
【０００５】
このように、ＴＦＴの動作不良は非常に外観を損ねるため、数百万個のＴＦＴすべてに高い信頼性が要求される。
【０００６】
ここで問題とされていることはゲート絶縁膜とその下に形成される半導体膜との間の界面での特性である。
【０００７】
これらの界面での電気的特性の悪さは、液晶表示装置における線欠陥を生じたり、ひいては表示装置における動作不良につながるためその特性の向上が求められている。
【０００８】
また結晶性珪素膜を用いたＴＦＴは、チャネル形成領域を構成する結晶性珪素膜が真性の場合、一般的にそのしきい値は０Ｖよりやや負（−）側にシフトされ、立ち上がり開始電圧が、Ｎチャネル型の場合、−２〜−４Ｖぐらいになる傾向がある。その結果、ノーマリオン状態（ゲイト電圧が０Ｖであっても、ＯＮとなる状態）の傾向が著しくなる。
【０００９】
ノーマリオン状態になると、例えば、ＴＦＴをスイッチング素子として用いた場合、ゲイト電圧が０Ｖでも電流が流れてしまうため、スイッチをＯＦＦ状態にするめたには、ゲイト電圧を常に正（＋）側にバイアスにしておく必要が生じ、このＴＦＴを使用して構成された回路は、消費電流が大きくなり、またバイアス電圧印加用の回路を設ける必要が生じるなどの問題が生じてしまう。
【００１０】
この問題を解決するために、従来は、Ｎチャネル型のＴＦＴを作製する場合でも、チャネル形成領域を構成する結晶性珪素膜に対して、Ｐ型の不純物、例えば硼素をドープして、しきい値電圧を正（＋）側にシフトさせる、しきい値制御が行われている。その結果、ノーマリオフ状態（ゲイト電圧が０Ｖのとき、ＯＦＦとなる状態）のＴＦＴを作製することができる。しかし、しきい値制御を行うために、作製工程数が増加してしまい、製造コスト低下の妨げになっている。
【００１１】
【発明が解決しようとする課題】
本願発明はそれらの問題を解決し、ゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性を向上させることを第１の目的とし、さらにしきい値電圧を正の方向へシフトさせる制御を可能とすることを第２の目的としたものである。
【００１２】
【課題を解決するための手段】
本発明は上記の課題を解決するため以下の構成とした。
絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成すること。
【００１３】
また薄膜トランジスタの作製工程において、絶縁膜を形成するに際して、半導体層を活性化した酸素に曝した後、前記半導体層上に絶縁膜を形成すること。
【００１４】
さらに薄膜トランジスタの作製工程において、絶縁膜がモノシラン、一酸化二窒素、及び酸素を原料として形成されること。
【００１５】
本発明では酸素を活性化させるため酸素を１００〜３００ＳＣＣＭの流量で流し、高周波（１３．５６ＭＨｚ）を５０〜５００Ｗの出力の範囲で印加する。
またプラズマＣＶＤにかえて、ＬＰＣＶＤ法、光ＣＶＤ法、パルス波形を印加するプラズマＣＶＤ法等の気相法を用いることができる。
【００１６】
【実施例】
〔実施例１〕
本実施例は本発明がゲート絶縁膜とその下に形成される半導体膜との間の界面での電気的特性に及ぼす効果を示したものである。
【００１７】
まず、試料としてＰ型単結晶シリコンウエハー、抵抗率として２〜３Ωｃｍのものを使用し、その上にＳｉＯｘ Ｎｙ 膜（以下ＳｉＯＮ膜と略記する）を形成する前に酸素をプラズマ状態にして前記Ｐ型単結晶シリコンウエハーの表面を清浄にした。
【００１８】
このシリコンウエハーの表面を酸素プラズマで処理する条件につき以下に記す。まず処理室内の圧力を０．１〜１０ｔｏｒｒ本実施例では０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にした。このような方法によりシリコンウエハーの表面を酸素プラズマで処理した。この処理を３０秒〜３分、本実施例では１分間行った。
【００１９】
その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。
本実施例ではこの操作を３回繰り返して実施した。つまり前記した不純物を排出した後、再び処理室内を０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にし、１分間処理を行い、その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。そして再び酸素プラズマにより処理をして、酸素プラズマ処理により生じた不純物を排出する。
【００２０】
このように処理したシリコンウエハーの表面にＳｉＯＮ膜を１０００Åの厚さに形成した。
この時のＳｉＯＮ膜の成膜条件は次の通りである。
ＲＦパワー ２００Ｗ
ガス流量 ＳｉＨ４ ：１０ＳＣＣＭ Ｎ２ Ｏ：２００ＳＣＣＭ
ガス圧力 ０．３ｔｏｒｒ
成膜温度 ３５０℃〜４００℃
【００２１】
このような条件によりシリコンウエハー上にＳｉＯＮ膜を１０００Åの厚さに形成した。
そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてＳｉＯＮ膜上にも設けて測定用の試料を作製した。
【００２２】
そして本発明の効果を示すためＣ−Ｖ特性の測定を行った。その方法は先ず、１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定し、その後酸化珪素膜上のアルミニウム電極に−１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。その後再度、Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。さらにこの後酸化珪素膜上のアルミニウム電極に＋１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。そして再度Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。
【００２３】
これらの結果を図１（Ａ）に示す。
図中Ｉｎと表示したものが、ＢＴ処理をしていないもの、−ＢＴとしたものが−１７Ｖの電圧を加えてＢ−Ｔ処理をしたもの、＋ＢＴとしたものが、＋１７Ｖの電圧を加えてＢ−Ｔ処理をしたものである。
【００２４】
比較のため本発明の酸素プラズマ処理を実施しないもののＣ−Ｖ特性の測定結果を（Ｂ）に示す。
本発明の酸素プラズマ処理を施すことにより、酸素プラズマ処理なしに比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっていることがわかる。つまり界面状態が良好となっていることがわかる。
【００２５】
また本実施例で作製した試料によって得られた電界強度と電流との関係を、電界強度を横軸に電流を縦軸にとって、示したものを図２（Ａ）（Ｂ）に示した。この場合も（Ｂ）は比較のため酸素プラズマ処理を実施しないものの測定結果である。
【００２６】
酸素プラズマ処理を実施したものは実施しないものに比較してリーク電流が小さいことがわかる。
また図３に本実施例の試料につきシリコンウエハーとＳｉＯＮ膜との界面の炭素原子についてのＳＩＭＳによるデプスプロフアイルを示す。また比較として図４に酸素プラズマ処理を施さないもののデプスプロフアイルを示す。
【００２７】
この結果酸素プラズマ処理を施した場合にはシリコンウエハーとＳｉＯＮ膜との界面での炭素濃度が低くなっていることがわかる。これは酸素プラズマ処理によってＳｉＯＮ膜成膜前にシリコンウエハー表面の有機汚染物が清浄化されたためと考えられる。
【００２８】
また本実施例ではＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にしたが、ＲＦパワーを２００Ｗ、及び３００Ｗとした時も本実施例と同様な効果が表れた。図７に本発明の酸素プラズマ処理を施さない場合（ＲＦパワーが０の時のもの）とＲＦパワーを１００Ｗ、２００Ｗ、３００Ｗのそれぞれの場合のフラットバンド電圧を示す。
【００２９】
いずれにおいても本発明によりシリコンウエハーとＳｉＯＮ膜との界面の特性が向上していることがわかる。
【００３０】
〔実施例２〕
本実施例は本発明をＮチャネル型薄膜トランジスタの作製に実施した例を示す。
図５に本実施例の作製工程を示す。まず、無アルカリガラス基板（例えばコーニング７０５９ガラス基板やコーニング１７３７ガラス基板）５０１上に下地膜５０２として、酸化珪素膜または酸化窒化珪素膜を成膜する。この下地膜の厚さは３０００Åとする。
【００３１】
酸化珪素膜は、酸素とシランとを用いたプラズマＣＶＤ法、またはＴＥＯＳを用いたプラズマＣＶＤ法で成膜する。また酸化窒化珪素膜は、酸素とシランとＮ２ Ｏガスとを用いたプラズマＣＶＤ法、またはＴＥＯＳとＮ２ Ｏガスとを用いたプラズマＣＶＤ法で成膜する。
【００３２】
次に図示しない非晶質珪素膜をプラズマＣＶＤ法または減圧熱ＣＶＤ法で成膜する。ここではプラズマＣＶＤ法を用い、５００Åの厚さに非晶質珪素膜を成膜する。
【００３３】
そして加熱処理またはレーザー光の照射またはその両者を組み合わせた方法を用いて、非晶質珪素膜を結晶化させ、結晶性珪素膜に変成する。
【００３４】
さらにこの結晶性珪素膜をパターニングすることによって、後に薄膜トランジスタの活性層となる島状にパターニングされた領域５０３を形成する。そしてさらにこの上にゲイト絶縁膜５０４として機能するＳｉＯＮ膜を１５００Åの厚さに形成する。このゲイト絶縁膜５０４は酸化珪素膜や窒化珪素膜であっても良いが、信頼性をより高めるためにはＳｉＯＮ膜を用いるのが好ましい。
【００３５】
このＳｉＯＮ膜の作製を以下に記す。
ＳｉＯＮ膜の作製に際して、まず処理室内の圧力を０．１〜１０ｔｏｒｒ本実施例では０．３ｔｏｒｒに保持して、酸素を２００ＳＣＣＭの流量で流し、ＲＦパワーを１００Ｗ加えて酸素をプラズマ状態にした。このような方法により結晶性珪素膜の表面を酸素プラズマで処理した。この処理を３０秒〜３分、本実施例では１分間行った。
【００３６】
その後処理室内を１０−４〜１０−５ｔｏｒｒの真空度に保持して酸素プラズマ処理により生じた不純物を排出する。
このような処理を実施例１に示したように合計３回繰り返した。
そしてこのように処理した結晶性珪素膜の表面にＳｉＯＮ膜を１５００Åの厚さに形成した。
【００３７】
この時のＳｉＯＮ膜の成膜条件は次の通りである。
ＲＦパワー ２００Ｗ
ガス流量 ＳｉＨ４ ：１０ＳＣＣＭ Ｎ２ Ｏ：２００ＳＣＣＭ
ガス圧力 ０．３ｔｏｒｒ
成膜温度 ３５０℃〜４００℃
【００３８】
このような条件によりシリコンウエハー上にＳｉＯＮ膜を１０００Åの厚さに形成した。
こうして図５（Ａ）に示す状態を得る。
【００３９】
次にゲイト電極を構成するためのアルミニウム膜５０５を４０００Åの厚さにスパッタ法で成膜する。このアルミニウム膜中にスカンジウムを０．２重量％含有させてもよい。
【００４０】
このゲイト電極を構成するアルミニウム膜５０５を形成するに際して、このゲイト絶縁膜５０４であるＳｉＯＮ膜に対して温度３００℃、圧力１０−６ｔｏｒｒで加熱処理を行い、その後ゲイト絶縁膜５０４上にゲイト電極となるアルミニウム膜５０５をスパッタ法で形成することはゲイト電極とゲイト絶縁膜との界面特性を向上させる上では有効である。
【００４１】
そして，公知のフォトリソグラフィー工程により、レジストマスクを形成し、さらにエッチングを行う。こうしてアルミニウムであるパターン（ゲイト電極）５０７を得る。（図５（Ｃ））
【００４２】
次に図５（Ｃ）に示すようにゲイト電極５０７を陽極とした陽極酸化を行い、緻密な膜質を有する陽極酸化膜５０８を８００Åの厚さに成膜する。この陽極酸化膜５０８は、ゲイト電極の表面や側面におけるヒロックの発生を抑制するために機能する。
【００４３】
この緻密な陽極酸化膜は、その厚さが５００Å以上あれば問題ないことが判明している。この緻密な陽極酸化膜は、電解溶液として３％の酒石酸を含んだエチレングルコール溶液を用い、この溶液中において、アルミニウムパターンを陽極として、白金を陰極として行われる。この陽極酸化膜の厚さは印加する電圧によって制御することができる。
【００４４】
次に図５（Ｄ）に示す工程において、ソース及びドレイン領域を形成するための不純物イオンの注入を行う。この工程においては、ソース／ドレイン領域を形成するための条件で不純物イオンの注入を行う。ここでは、基板の全面にＰイオンの注入をプラズマドーピング法で行う。（図５（Ｄ））
【００４５】
上記不純物イオンの注入が終了したら、レーザー光の照射によるアニールをソース及びドレイン領域に対して行う。
【００４６】
この工程でソース領域５０９とチャネル形成領域５１０とドレイン領域５１１とが自己整合的に形成される。
【００４７】
この工程において、ゲイト電極５０７の上部は、不純物イオンの注入によるヒロック発生の抑制措置が施されている。また陽極酸化膜５０８の存在によるヒロック発生の抑制素子が施されている。ゲイト電極の表面におけるヒロックの発生は抑制される。
【００４８】
また、ゲイト電極５０７の側面には、陽極酸化膜５０８が形成されているので、そこでのヒロックの発生も抑制される。
【００４９】
なお、ゲイト電極５０７の側面においては、陽極酸化膜のみの抑制効果であるので、その効果が懸念される。しかし、そもそもゲイト電極側面の面積は小さいので、陽極酸化膜による抑制効果で十分である。
【００５０】
次に図５（Ｅ）に示すように層間絶縁膜５１２として酸化珪素膜または酸化窒化珪素膜を成膜する。この工程において、成膜時の加熱が行われる。
【００５１】
この工程においても不純物イオンの注入による抑制効果と陽極酸化膜の形成による抑制効果により、ゲイト電極（及びそこから延在したゲイト配線）の表面にヒロックが発生してしまうことを抑制することができる。
【００５２】
この後層間絶縁膜５１２に対してコンタクトホールの形成を行った。
そしてソース電極５１３およびドレイン電極５１４となるアルミニウム膜を形成した。
この時この層間絶縁膜に対して温度３００℃、圧力１０−６ｔｏｒｒで加熱処理を行いソース電極およびドレイン電極となるアルミニウム膜をスパッタ法で形成することはアルミニウム膜のステップカバレジを良くするためには有効である。
【００５３】
またゲイト電極５０７に対するコンタクトホールの形成も同時に行われる。この際、ゲイト電極の表面には２度にわたり不純物イオンが注入され、ヒロックの発生を抑制する対策を講じられているので、この工程におけるヒロックの発生を抑制することができる。
【００５４】
そして最後に３００℃〜４００℃、ここでは３５０℃の水素雰囲気中での加熱処理を行い薄膜トランジスタを完成させる。この工程においても、ヒロックの発生を抑制することができる。
【００５５】
以上の如く本発明を利用してＮチャネル型薄膜トランジスタを完成させた。
この薄膜トランジスタについてしきい値電圧を測定したところ０．３Ｖの結果となった。比較のため本発明を実施しないで作製したＮチャネル型薄膜トランジスタのしきい値電圧は−１．１Ｖであった。これより本発明を実施したことによりしきい値電圧が正方向へシフトした薄膜トランジスタが得られることがわかる。
【００５６】
また本実施例では、酸素プラズマを作りだす時のＲＦパワーを１００Ｗにしたが、このＲＦパワーを２００Ｗ、および３００Ｗとして得られた薄膜トランジスタのしきい値電圧をＲＦパワーを１００Ｗとした時のものと合わせて図６に示した。ＲＦパワー０の時が本発明を実施しないときのしきい値電圧を示している。何れのＲＦパワーにおいても本発明の効果が表れていることがわかる。
【００５７】
〔実施例３〕
本実施例はＳｉＯＮ膜を作製する際に、酸素を添加して作製した例を示す。
本実施例で得られたＳｉＯＮ膜の評価を行うため、実施例１と同様な方法によりＣ−Ｖ特性の測定および電界強度と電流との関係を測定した。
【００５８】
まず、試料としてＰ型単結晶シリコンウエハー、抵抗率として２〜３Ωｃｍのものを準備し、その上にＳｉＯＮ膜を形成する。
シリコンウエハーの表面に形成するＳｉＯＮ膜は、１０００Åの厚さに形成した。
【００５９】
この時のＳｉＯＮ膜の成膜条件は次の通りである。
【００６０】
そしてシリコンウエハーにスパッタ法にてアルミニウム電極をウエハーに接して設け、加えてＳｉＯＮ膜上にもアルミニウム電極を設けて測定用の試料を作製した。
【００６１】
そして本発明の効果を示すためＣ−Ｖ特性の測定を行った。その方法は先ず、１ＭＨｚの周波数、電圧を−１０Ｖ〜１０Ｖまで変化させて測定し、その後酸化珪素膜上のアルミニウム電極に−１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。その後再度、Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。さらにこの後酸化珪素膜上のアルミニウム電極に＋１７Ｖの電圧を加えて窒素雰囲気中、温度１５０℃にて１時間Ｂ−Ｔ処理を行った。そして再度Ｃ−Ｖ特性の測定を１ＭＨｚの周波数、電圧−１０Ｖ〜１０Ｖまで変化させて測定した。
【００６２】
これらの結果を図７（Ａ）に示す。
図中Ｉｎと表示したものが、ＢＴ処理をしていないもの、−ＢＴとしたものが−１７Ｖの電圧を加えてＢ−Ｔ処理をしたもの、＋ＢＴとしたものが、＋１７Ｖの電圧を加えてＢ−Ｔ処理をしたものである。
【００６３】
比較のため本発明による酸素を添加させないで成膜したＳｉＯＮ膜に対してＣ−Ｖ特性の測定を行った場合の結果を図７（Ｂ）に示す。その場合の成膜条件は以下の通り。
ＲＦパワー ２００Ｗ
ガス流量 ＳｉＨ４ ：１０ＳＣＣＭ Ｎ２ Ｏ：２００ＳＣＣＭ
ガス圧力 ０．３ｔｏｒｒ
成膜温度 ３５０℃〜４００℃
【００６４】
本発明によに酸素を添加した場合には、酸素を添加しない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっていることがわかる。
【００６５】
また本実施例で作製した試料によって得られた電界強度と電流との関係を、電界強度を横軸に電流を縦軸にとって、示したものを図８（Ａ）（Ｂ）に示した。この場合も（Ｂ）は比較のため酸素を添加しないで成膜したＳｉＯＮ膜に対してのものの測定結果である。
【００６６】
酸素を添加して成膜したものは、実施しないものに比較してリーク電流が小さいことがわかる。
また本実施例ではＳｉＨ４ ／Ｎ２ Ｏ／Ｏ２ を１０／１８０／２０ＳＣＣＭという条件で成膜した場合の例を示したが、ＳｉＨ４ ／Ｎ２ Ｏ／Ｏ２ を１０／１６０／４０ＳＣＣＭという条件で成膜した場合も同様な効果がみられた。
【００６７】
【本発明の効果】
絶縁膜を形成するに際して、予め被形成面を活性化した酸素に曝した後、前記被形成面上に絶縁膜を形成することにより、活性化した酸素に曝さない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっており、界面状態を良好とすることが可能である。
【００６８】
薄膜トランジスタの作製工程において、絶縁膜を形成するに際して、半導体層を活性化した酸素に曝した後、前記半導体層上に絶縁膜を形成することにより、活性化した酸素に曝さない場合に比べてフラットバンド電圧が正の方向へ移動していることがわかり、ＢＴシフトも小さくなっており、界面状態を良好とすることが可能である。
【００６９】
薄膜トランジスタの作製工程において、絶縁膜がモノシラン、一酸化二窒素、及び酸素を原料として形成されることによりしきい値電圧が正方向へシフトさせることができ、しきい値電圧の制御が可能になった。
【図面の簡単な説明】
【図１】Ｃ−Ｖ特性を示す図
【図２】電界強度と電流との関係を示す図
【図３】ＳＩＭＳのデプスプロフアイルを示す図
【図４】ＳＩＭＳのデプスプロフアイルを示す図
【図５】薄膜トランジスタの作製工程を示す図
【図６】ＲＦパワーに対するしきい値電圧を示す図
【図７】ＲＦパワーに対するフラットバンド電圧を示す図
【図８】Ｃ−Ｖ特性を示す図
【図９】電界強度と電流との関係を示す図
【符号の説明】
５０１ ガラス基板
５０２ 下地膜
５０３ 活性層
５０４ ゲイト絶縁膜
５０５ アルミニウム膜
５０７ ゲイト電極
５０８ 陽極酸化膜
５０９ ソース領域
５１０ チャネル形成領域
５１１ ドレイン領域
５１２ 層間絶縁膜
５１３ ソース電極
５１４ ドレイン電極
Claims (1)
- Ｎチャネル型薄膜トランジスタの作製工程において、ゲイト絶縁膜を形成するに際して、処理室内の圧力を０．１〜１０ｔｏｒｒに保持して結晶性珪素膜の表面を酸素プラズマに曝し、前記酸素プラズマに曝すことにより生じた不純物を前記処理室内の圧力を１０-4〜１０-5ｔｏｒｒに保持することにより排出した後、前記酸素プラズマに曝された結晶性珪素膜の表面にＳｉＯＮ膜をゲイト絶縁膜として形成することを特徴とする被膜作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05833296A JP3606991B2 (ja) | 1996-02-20 | 1996-02-20 | 被膜作製方法 |
| US08/799,203 US5972437A (en) | 1996-02-20 | 1997-02-13 | Method for fabricating a thin film semiconductor device |
| KR1019970005120A KR100509660B1 (ko) | 1996-02-20 | 1997-02-20 | 피막제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05833296A JP3606991B2 (ja) | 1996-02-20 | 1996-02-20 | 被膜作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004206646A Division JP4286738B2 (ja) | 2004-07-14 | 2004-07-14 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232586A JPH09232586A (ja) | 1997-09-05 |
| JP3606991B2 true JP3606991B2 (ja) | 2005-01-05 |
Family
ID=13081364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05833296A Expired - Fee Related JP3606991B2 (ja) | 1996-02-20 | 1996-02-20 | 被膜作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5972437A (ja) |
| JP (1) | JP3606991B2 (ja) |
| KR (1) | KR100509660B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461899B1 (en) * | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| CN1263159C (zh) * | 1999-06-02 | 2006-07-05 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP2001053283A (ja) * | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4562835B2 (ja) * | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5604087B2 (ja) * | 2009-11-27 | 2014-10-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US10121683B2 (en) | 2015-08-26 | 2018-11-06 | SCREEN Holdings Co., Ltd. | Light-irradiation heat treatment method and heat treatment apparatus |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039649A (ja) * | 1983-08-13 | 1985-03-01 | Toshiba Corp | ホトマスクの洗浄方法 |
| JPH0617957B2 (ja) * | 1985-05-15 | 1994-03-09 | セイコー電子工業株式会社 | 液晶表示装置 |
| US4837185A (en) * | 1988-10-26 | 1989-06-06 | Intel Corporation | Pulsed dual radio frequency CVD process |
| JPH0443642A (ja) * | 1990-06-11 | 1992-02-13 | G T C:Kk | ゲート絶縁膜の形成方法 |
| JP3054187B2 (ja) * | 1990-11-09 | 2000-06-19 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
| JP3054186B2 (ja) * | 1990-11-09 | 2000-06-19 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
| JP2779289B2 (ja) * | 1992-05-11 | 1998-07-23 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| JPH0645593A (ja) * | 1992-07-22 | 1994-02-18 | Sharp Corp | トランジスタの製造方法 |
| TW273039B (ja) * | 1993-02-16 | 1996-03-21 | At & T Corp | |
| JP2759411B2 (ja) * | 1993-09-16 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US5624873A (en) * | 1993-11-12 | 1997-04-29 | The Penn State Research Foundation | Enhanced crystallization of amorphous films |
| JPH07209672A (ja) * | 1993-12-03 | 1995-08-11 | Semiconductor Energy Lab Co Ltd | 非発光型ディスプレーを有する電子装置 |
| JPH07221075A (ja) * | 1994-02-03 | 1995-08-18 | Fujitsu Ltd | アッシング処理方法 |
| US5576071A (en) * | 1994-11-08 | 1996-11-19 | Micron Technology, Inc. | Method of reducing carbon incorporation into films produced by chemical vapor deposition involving organic precursor compounds |
| US5614270A (en) * | 1996-02-09 | 1997-03-25 | National Science Council | Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment |
-
1996
- 1996-02-20 JP JP05833296A patent/JP3606991B2/ja not_active Expired - Fee Related
-
1997
- 1997-02-13 US US08/799,203 patent/US5972437A/en not_active Expired - Lifetime
- 1997-02-20 KR KR1019970005120A patent/KR100509660B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970063761A (ko) | 1997-09-12 |
| JPH09232586A (ja) | 1997-09-05 |
| KR100509660B1 (ko) | 2005-11-08 |
| US5972437A (en) | 1999-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7227229B2 (en) | Active matrix display device comprising an inverter circuit | |
| US5595638A (en) | Method for manufacturing a semiconductor device utilizing an anodic oxidation | |
| JPH1174541A (ja) | ディスプレイ基板の製造方法 | |
| JPH08255916A (ja) | 薄膜半導体装置の作製方法 | |
| KR100473997B1 (ko) | 박막 트랜지스터 제조방법 | |
| JP3527009B2 (ja) | 半導体装置およびその作製方法 | |
| KR19980080800A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법 | |
| JP3606991B2 (ja) | 被膜作製方法 | |
| JP4286738B2 (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JP2002198364A (ja) | 半導体装置の作製方法 | |
| JP2717233B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| KR100317640B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP3844538B2 (ja) | 半導体装置の作製方法 | |
| JPH09162405A (ja) | 半導体装置およびその作製方法 | |
| JP3535275B2 (ja) | 半導体装置の作製方法 | |
| KR100214069B1 (ko) | 반도체 장치의 전계효과트랜지스터 제조방법 | |
| JP4286771B2 (ja) | 半導体装置の作製方法 | |
| KR100323736B1 (ko) | 박막트랜지스터및그제조방법 | |
| JPH09232250A (ja) | 被膜作製方法 | |
| JP2003209261A (ja) | 半導体装置およびその作製方法 | |
| JP2715282B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP4087363B2 (ja) | 半導体装置 | |
| JP2652364B2 (ja) | 絶縁ゲイト型電界効果半導体装置およびその作製方法 | |
| JP2004064056A (ja) | 半導体集積回路の作製方法 | |
| JP2005175488A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |