JP2779289B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JP2779289B2
JP2779289B2 JP4117779A JP11777992A JP2779289B2 JP 2779289 B2 JP2779289 B2 JP 2779289B2 JP 4117779 A JP4117779 A JP 4117779A JP 11777992 A JP11777992 A JP 11777992A JP 2779289 B2 JP2779289 B2 JP 2779289B2
Authority
JP
Japan
Prior art keywords
silicon film
polycrystalline silicon
film
thin film
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4117779A
Other languages
English (en)
Other versions
JPH05315357A (ja
Inventor
徹 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP4117779A priority Critical patent/JP2779289B2/ja
Priority to US08/038,277 priority patent/US5395804A/en
Publication of JPH05315357A publication Critical patent/JPH05315357A/ja
Application granted granted Critical
Publication of JP2779289B2 publication Critical patent/JP2779289B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、チャンネル領域に多結
晶シリコン膜を用いた薄膜トランジスタの製造方法に関
する。
【０００２】
【従来の技術】完全ＣＭＯＳ型のＳＲＡＭ（static ran
dom access memory）におけるメモリセル内の負荷素子
や、ドライバモノリシック型の液晶ディスプレイ装置
（ＬＣＤ）における絵素部のスイッチング素子及びその
周辺回路を構成する回路素子等には、チャンネル領域を
多結晶シリコン膜に形成したＭＯＳＦＥＴからなる薄膜
トランジスタが広く用いられている。そして、これらの
薄膜トランジスタは、メモリセルの負荷用やＬＣＤの駆
動用に用いられるので、応答速度が速く、リーク電流が
少ない等の特性が要求される。このため、薄膜トランジ
スタのチャンネル領域に用いられる多結晶シリコン膜
も、欠陥（局在準位）の少ない結晶性に優れたものでな
ければならない。
【０００３】結晶性に優れた多結晶シリコン膜を得るた
めに、従来は、例えば下記文献に示すような製造工程が
提案されていた。
【０００４】T.Aoyama, et al.:Extended Abstracts of
the 22nd (1990 International) Conference on Solid
State Devices and Materials pp.389-392 (1990) この製造工程は、まず図１７に示すように、絶縁性基板
１上に５００℃の条件でＬＰＣＶＤ（Low Pressure Che
mical Vapour Deposition）法により非晶質シリコン膜
２を８００オングストロームの厚さに形成する。次に、
図１８に示すように、窒素ガス（Ｎ2 ）雰囲気中で６０
０℃、２０時間の熱処理を行い、非晶質シリコン膜２を
多結晶化させて多結晶シリコン膜３とする。また、素子
領域をパターニングの後、図１９に示すように、この多
結晶シリコン膜３上にシリコン酸化膜（ＳｉＯ2）から
なるゲート絶縁膜４を形成すると共に、このゲート絶縁
膜４上の一部に多結晶シリコンからなるゲート電極５を
形成し、このゲート電極５をマスクとして多結晶シリコ
ン膜３にリン（Ｐ）をイオン注入することにより、ｎ+
のソース領域３ａ及びドレイン領域３ｂを形成する。そ
して、さらに窒素ガス雰囲気中で１０００℃、１時間の
熱処理を行うことにより、注入不純物の活性化と多結晶
シリコン膜３の結晶中の欠陥を回復させる。
【０００５】また、結晶性に優れた多結晶シリコン膜を
得るために、下記文献に示すような製造工程も提案され
ている。
【０００６】S.Ikeda, et al.:IEDM90, pp.469 この製造工程は、まず図２０に示すように、絶縁性基板
１上の一部にゲート電極５を形成し、さらにこの上をＬ
ＰＣＶＤ法によって堆積したシリコン酸化膜からなるゲ
ート絶縁膜４で覆う。次に、図２１に示すように、ゲー
ト絶縁膜４上にモノシラン（ＳｉＨ4）を原料ガスとし
て５２０℃の条件でＬＰＣＶＤ法により非晶質シリコン
膜２を４００オングストロームの厚さに形成する。この
非晶質シリコン膜２は、図２２に示すように、酸素ガス
（Ｏ2）雰囲気中で８００℃、１０分間の熱処理を行う
ことにより多結晶化させて多結晶シリコン膜３とすると
共に、この多結晶シリコン膜３の表層部にシリコン酸化
膜３ｃを形成する。また、この多結晶シリコン膜３は、
図２３に示すように、適当なマスクを用いてホウ素
（Ｂ）をイオン注入することにより、ｐ+のソース領域
３ａとドレイン領域３ｂを形成する。そして、さらに窒
素ガス雰囲気中で８５０℃、２０分間の熱処理を行うこ
とにより、注入不純物の活性化と多結晶シリコン膜３の
結晶中の欠陥を回復させる。
【０００７】
【発明が解決しようとする課題】しかし、上記従来の製
造方法では、いずれも多結晶シリコン膜３に対して窒素
ガス又は酸素ガス雰囲気中で熱処理を行っているだけな
ので、熱的なアニーリング効果によって結晶中の欠陥を
ある程度回復させるにすぎず、十分に結晶性の優れた多
結晶シリコン膜３を得ることができないという問題があ
った。
【０００８】本発明は、上記事情に鑑み、ハロゲン元素
の水素化合物を含む気体雰囲気中で熱処理を行うことに
より、さらに結晶性の優れた多結晶シリコン膜を得るこ
とができる薄膜トランジスタの製造方法を提供すること
を目的としている。
【０００９】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、チャンネル領域に多結晶シリコン膜を
用いた薄膜トランジスタの製造方法であって、非晶質シ
リコン膜又は多結晶シリコン膜（非単結晶シリコン膜）
をハロゲン元素の水素化合物と酸化性気体との混合気体
雰囲気中で熱処理することにより、チャンネル領域の多
結晶シリコン膜を形成し、そのことにより上記目的が達
成される。
【００１０】非晶質シリコン膜又は多結晶シリコン膜を
ハロゲン元素の水素化合物と酸化性気体との混合気体雰
囲気中で熱処理することにより、チャンネル領域の多結
晶シリコン膜の表層部に形成されるシリコン酸化膜をゲ
ート絶縁膜として用いてもよい。
【００１１】本発明の他の製造方法は、チャンネル領域
に多結晶シリコン膜を用いた薄膜トランジスタの製造方
法であって、非晶質シリコン膜又は多結晶シリコン膜を
ハロゲン元素の水素化合物の気体雰囲気中、又は、この
ハロゲン元素の水素化合物と不活性気体との混合気体雰
囲気中で熱処理することにより、チャンネル領域の多結
晶シリコン膜を形成してもよい。
【００１２】非晶質シリコン膜又は多結晶シリコン膜の
表層部にシリコン酸化膜を形成してから、ハロゲン元素
の水素化合物の気体雰囲気中、又は、このハロゲン元素
の水素化合物と不活性気体との混合気体雰囲気中で熱処
理を行うことにより、チャンネル領域の多結晶シリコン
膜を形成してもよい。
【００１３】
【作用】基板上にＣＶＤ法等によって形成された非晶質
シリコン膜は、例えば不活性気体中で熱処理を行うこと
により多結晶化し多結晶シリコン膜となる。ただし、こ
のようにして形成した多結晶シリコン膜には、結晶中に
多数の欠陥が存在する。請求項１の発明は、基板上にＣ
ＶＤ法等によって形成された非晶質シリコン膜、又は、
これを上記の処理で多結晶化した多結晶シリコン膜につ
いて、ハロゲン元素の水素化合物と酸化性気体との混合
気体中で熱処理を行うものである。非晶質シリコン膜を
直接熱処理した場合には、まずこの非晶質シリコン膜が
多結晶化して多結晶シリコン膜となる。そして、このよ
うにして多結晶化した多結晶シリコン膜にも、当初は結
晶中には多数の欠陥が存在する。
【００１４】ハロゲン元素としては、フッ素（Ｆ）、塩
素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）及びアスタチ
ン（Ａｔ）がある。ただし、アスタチンは、放射性元素
であり、ごく微量にしか存在しないため、その使用は実
用的ではない。ハロゲン元素の水素化合物としては、フ
ッ化水素（ＨＦ）、塩化水素（ＨＣｌ）、臭化水素（Ｈ
Ｂｒ）及びヨウ化水素（ＨＩ）等がある。また、酸化性
気体としては、酸素（Ｏ2）ガスや亜酸化窒素（Ｎ2Ｏ）
ガス等がある。
【００１５】上記ハロゲン元素の水素化合物と酸化性気
体との混合気体による熱処理は、多結晶シリコン膜（こ
の熱処理で多結晶化された多結晶シリコン膜も含む）に
対して熱的なアニーリング効果（アニール）を及ぼし、
結晶中の欠陥をある程度回復させる。また、この際、水
素化合物中のハロゲン元素が多結晶シリコン膜内に拡散
し、結晶中に残された欠陥の主にダングリングボンドに
結合することによって、この欠陥を不活性化させる。さ
らに、酸化性気体によって多結晶シリコン膜の表層部が
酸化されシリコン酸化膜が形成されるので、ハロゲン元
素の水素化合物によってこの多結晶シリコン膜の表面が
エッチングされるのを防止することができる。
【００１６】この結果、本発明の薄膜トランジスタの製
造方法によれば、チャンネル領域を構成する多結晶シリ
コン膜の欠陥をアニーリング効果によって回復させるだ
けでなく、この欠陥のうちの主としてダングリングボン
ドにハロゲン元素を結合させることにより不活性化させ
ることができるので、結晶性に優れた多結晶シリコン膜
をチャンネル領域とした応答速度が速くリーク電流の少
ない薄膜トランジスタを得ることができるようになる。
また、この熱処理の際に、多結晶シリコン膜の表面をシ
リコン酸化膜によって保護することができる。
【００１７】請求項２の発明では、上記多結晶シリコン
膜の表層部に形成されたシリコン酸化膜をそのままゲー
ト酸化膜として利用することができるので、別途ゲート
酸化膜を形成する工程を設ける必要がなくなる。
【００１８】請求項３の発明は、請求項１におけるハロ
ゲン元素の水素化合物と酸化性気体との混合気体を、ハ
ロゲン元素の水素化合物単独、又は、このハロゲン元素
の水素化合物と不活性気体との混合気体に代えて熱処理
を行っている。従って、本発明の場合も、熱的なアニー
リング効果により多結晶シリコン膜の結晶中の欠陥をあ
る程度回復させると共に、ハロゲン元素をダングリング
ボンドに結合させることによって、この結晶中に残った
欠陥を不活性化させるという請求項１と同様の効果を得
ることができる。
【００１９】なお、ハロゲン元素の水素化合物に不活性
気体を混合するかどうかは、本発明の効果には直接関係
はない。しかしながら、工程の安全性を考慮すれば、ハ
ロゲン元素の水素化合物を単体で使用するより不活性気
体で希釈して使用した方がよいと考えられる。
【００２０】上記請求項３の発明の場合には、酸化性気
体を使用しないため、多結晶シリコン膜の表層部にシリ
コン酸化膜が形成されないので、ハロゲン元素の水素化
合物によるエッチングが発生するおそれがある。そこ
で、このエッチングが問題となる場合には、請求項４の
発明に示すように、多結晶シリコン膜の表面に予め保護
膜として酸化シリコン膜を形成しておけば、請求項１及
び請求項２の発明と同様にエッチングを防止することが
できるようになる。なお、この酸化シリコン膜の形成工
程は、ハロゲン元素の水素化合物による熱処理温度より
も低い温度で行われる。
【００２１】
【実施例】以下に、本発明を実施例について説明する。
【００２２】図１から図５は、それぞれ本発明の薄膜ト
ランジスタの製造方法を示す各工程の縦断面図であり、
図６は薄膜トランジスタの縦断面図である。なお、図１
７から図２３に示した従来例と同様の機能を有する構成
部材には同じ番号を付記する。
【００２３】本薄膜トランジスタの製造方法は、まず、
図１に示すように、絶縁性基板１上に５００℃の条件で
ＬＰＣＶＤ法により非晶質シリコン膜２を１１０ｎｍの
厚さに形成する。この際、原料ガスとしてジシラン（Ｓ
ｉ2Ｈ6）を１００sccmと窒素ガスを４００sccm使用し、
圧力は５０Ｐａとする。次に、図２に示すように、窒素
ガス雰囲気中で６００℃、２４時間の熱処理を行い、非
晶質シリコン膜２を多結晶化させて多結晶シリコン膜３
とする。ただし、ここで形成した多結晶シリコン膜３に
は、まだ結晶中に多数の欠陥が存在する。
【００２４】上記絶縁性基板１上の多結晶シリコン膜３
は、塩化水素ガスと酸素ガスの混合気体雰囲気中で９５
０℃の温度により１２０分間熱酸化処理が行われる。こ
こで、塩化水素ガスは毎分０．２４リットルの流量と
し、酸素ガスは毎分８リットルの流量とする。すると、
図３に示すように、多結晶シリコン膜３の表層部には、
シリコン酸化膜３ｃが６００オングストロームの厚さで
形成される。従って、多結晶シリコン膜３は、このシリ
コン酸化膜３ｃに保護されて、塩化水素ガスによるエッ
チングを免れることができる。また、この際、多結晶シ
リコン膜３は、熱的なアニーリング効果によって、結晶
中の欠陥がある程度回復される。しかも、塩化水素ガス
中の塩素がこの多結晶シリコン膜３内に拡散し、結晶中
に残された欠陥の主にダングリングボンドに結合するこ
とによって、この欠陥を不活性化させる。なお、ここで
使用する塩化水素ガスに代えて他のハロゲン元素の水素
化合物を用いることもできる。また、酸素ガスは、亜塩
化窒素ガス等の他の酸化性気体を用いることもできる。
【００２５】上記のようにして熱酸化処理が終わると、
図４に示すように、多結晶シリコン膜３表面のシリコン
酸化膜３ｃを１０：１のバッファドフッ酸（ＢＨＦ）を
用いて除去する。そしてこの後、素子領域をパターニン
グし、図５に示すように、シリコン酸化膜によるゲート
絶縁膜４をＬＰＣＶＤ法によって８５ｎｍの厚さに堆積
すると共に、このゲート絶縁膜４上の一部にリンをドー
プしたシリコンからなるゲート電極５を形成する。ま
た、多結晶シリコン膜３には、このゲート電極５をマス
クとしてリンを１００ｋｅＶ、１×１０15ｃｍ-2の条件
でイオン注入することにより、ｎ+のソース領域３ａと
ドレイン領域３ｂを形成する。多結晶シリコン膜３にお
けるこれらソース領域３ａとドレイン領域３ｂとの間
は、チャンネル領域となる。
【００２６】上記のようにして多結晶シリコン膜３にソ
ース領域３ａとドレイン領域３ｂとが形成されると、図
６に示すように、ゲート絶縁膜４及びゲート電極５上に
層間絶縁膜６を５００ｎｍの厚さに形成する。そして、
不純物活性化のために、窒素ガス雰囲気中で９００℃、
３０分間の熱処理を行った後に、コンタクトホールを設
けて、１パーセントのシリコンを混入したアルミニウム
（Ａｌ−Ｓｉ）による電極７を形成する。
【００２７】この結果、本実施例の薄膜トランジスタの
製造方法によれば、多結晶シリコン膜３の熱酸化処理に
より、結晶中の欠陥をアニーリング効果によって回復さ
せるだけでなく、この欠陥のうちの主としてダングリン
グボンドに塩素等のハロゲン元素を結合させることによ
り不活性化させることができるので、チャンネル領域を
構成する多結晶シリコン膜３の結晶性を向上させ、応答
速度が速くリーク電流の少ない薄膜トランジスタを得る
ことができるようになる。また、この熱酸化処理の際、
酸素ガス等の酸化性気体を用いることにより多結晶シリ
コン膜３の表面をシリコン酸化膜３ｃで覆うことができ
るので、塩化水素ガス等によってエッチングが行われる
のを防止することができる。
【００２８】なお、本実施例における図３に示した熱酸
化処理等における加熱は、多結晶シリコン膜３に赤外線
ランプ又は紫外線（ＵＶ）ランプの光を照射したり、ア
ルゴンイオンレーザやエキシマレーザ等のレーザ光を照
射することによって行うことができる。また、これらい
ずれかの光照射の際に、絶縁性基板１自体も、例えば４
００℃〜６００℃程度に加熱するようにしてもよい。
【００２９】また、本実施例では、図２に示したよう
に、窒素ガス雰囲気中で熱処理することにより、絶縁性
基板１上の非晶質シリコン膜２を多結晶化させて多結晶
シリコン膜３としたが、この工程を省略して、非晶質シ
リコン膜２に直接図３に示した熱酸化処理を行うことに
より、この工程で多結晶化させ多結晶シリコン膜３にす
ることもできる。
【００３０】さらに、本実施例では、図３に示した熱酸
化処理に酸素ガス等の酸化性気体を使用しているが、塩
化水素ガス等のハロゲン元素の水素化合物と不活性ガス
との混合気体雰囲気中で熱処理を行うようにすることも
できる。不活性ガスとしては、窒素ガス、アルゴン（Ａ
ｒ）ガス又はヘリウム（Ｈｅ）ガス等が用いられる。例
えば、塩化水素ガスと窒素ガスとを用いる場合、塩化水
素ガスの流量を毎分０．２４リットルとし、窒素ガスの
流量を毎分８リットルとして、９５０℃、１２０分間の
条件で熱処理を行うことにより、上記と同様の効果を得
ることができる。ただし、この場合には、多結晶シリコ
ン膜３の表面が塩化水素ガスによってエッチングされる
おそれがあるため、予め保護膜としてシリコン酸化膜を
ＣＶＤ法により５００オングストローム程度の厚さに堆
積しておいてもよい。また、この熱処理を塩化水素ガス
等のハロゲン元素の水素化合物のみを用いた気体雰囲気
中で行っても同様の効果を得ることができる。ただし、
工程の安全性の観点からは、不活性ガスで希釈して使用
する方がよいと考えられる。
【００３１】図７から図１１は、本発明の他の実施例を
示している。図７から図１０のそれぞれは、薄膜トラン
ジスタの製造方法を示す各工程の縦断面図であり、図１
０は薄膜トランジスタの縦断面図である。なお、図１か
ら図６に示した第１実施例と同様の機能を有する構成部
材には同じ番号を付記する。
【００３２】本薄膜トランジスタの製造方法において、
図７に示す絶縁性基板１上への非晶質シリコン膜２の形
成と、図８に示すこの非晶質シリコン膜２の多結晶化に
よる多結晶シリコン膜３の形成工程は、図１と図２に示
した第１実施例の場合と同じである。
【００３３】ただし、本実施例では、上記のようにして
形成した多結晶シリコン膜３を、図９に示すように、素
子領域にパターニングした後に、図１０に示すように、
塩化水素ガスと酸素ガスの混合気体雰囲気中で熱酸化処
理する。すると、この場合は、表層部に形成されたシリ
コン酸化膜４がパターニングされた多結晶シリコン膜３
を完全に覆うので、このシリコン酸化膜４をそのままゲ
ート絶縁膜として使用することができるようになる。従
って、本実施例では、このシリコン酸化膜４を除去する
必要がなくなり、図１１に示すように、シリコン酸化膜
４上に直接ゲート電極５を形成し、このゲート電極５を
マスクとしてリンをイオン注入することにより、ｎ+の
ソース領域３ａ及びドレイン領域３ｂを形成する。そし
て、これらシリコン酸化膜４及びゲート電極５上に層間
絶縁膜６を形成すると共に、コンタクトホールを設けて
電極７を形成すると、第１実施例と同様の薄膜トランジ
スタを形成することができる。
【００３４】この結果、本実施例の薄膜トランジスタの
製造方法の場合にも、熱酸化処理によるアニーリング効
果に加えて、塩素等のハロゲン元素により結晶中の欠陥
を不活性化させることができるので、多結晶シリコン膜
３の結晶性を向上させることができる。また、この熱酸
化処理の際に、多結晶シリコン膜３の表面をシリコン酸
化膜４で覆うことにより、塩化水素ガス等によってエッ
チングが行われるのを防止することができる。さらに、
このシリコン酸化膜４をそのままゲート絶縁膜として使
用することができるので、ゲート絶縁膜の形成工程を省
略できるようになる。
【００３５】図１２から図１６は、本発明のさらに他の
実施例を示す。図１２から図１５のそれぞれは、薄膜ト
ランジスタの製造方法の各工程を示す縦断面図であり、
図１６は薄膜トランジスタの縦断面図である。なお、図
１から図１１に示した第１実施例及び第２実施例と同様
の機能を有する構成部材には同じ番号を付記する。
【００３６】本薄膜トランジスタの製造方法について
は、絶縁性基板１上にゲート電極５を直接形成する場合
を説明する。このゲート電極５を形成した絶縁性基板１
上は、図１２に示すように、ＣＶＤ法によって形成され
たゲート絶縁膜４によって覆われる。また、このゲート
絶縁膜４上には、非晶質シリコン膜が形成され、図１３
に示すように、窒素雰囲気中で多結晶化され多結晶シリ
コン膜３となる。
【００３７】上記のようにして多結晶シリコン膜３が形
成されると、図１４に示すように、塩化水素ガスと酸素
ガスの混合気体雰囲気中で熱酸化処理が行われ、多結晶
シリコン膜３の表層部にシリコン酸化膜３ｃが形成され
る。そして、図１５に示すように、適当なマスクによっ
て、多結晶シリコン膜３にリンをイオン注入することに
より、ｎ+のソース領域３ａとドレイン領域３ｂとを形
成する。そして、図１６に示すように、この多結晶シリ
コン膜３上に層間絶縁膜６を形成すると共に、コンタク
トホールを設けて電極７を形成すると、薄膜トランジス
タを形成することができる。
【００３８】この結果、本実施例の薄膜トランジスタの
製造方法の場合にも、熱酸化処理の際のアニーリング効
果に加えて、塩素等のハロゲン元素により結晶中の欠陥
を不活性化させることができるので、多結晶シリコン膜
３の結晶性を向上させることができる。また、この熱酸
化処理の際に、多結晶シリコン膜３の表面をシリコン酸
化膜３ｃで覆うことにより、塩化水素ガス等によってエ
ッチングが行われるのを防止することができる。
【００３９】本発明の効果を定量的に評価するために、
電子スピン共鳴法（ＥＳＲ）を用いて、多結晶シリコン
膜中のダングリングボンド密度を測定した。この測定の
ためには、以下に説明する方法で、複数のサンプルを形
成した。
【００４０】まず、絶縁性基板上に５００℃の条件でＬ
ＰＣＶＤ法により非晶質シリコン膜を１１０ｎｍの厚さ
に形成した後、窒素ガス雰囲気中で６００℃、２４時間
の熱処理を行い、非晶質シリコン膜を多結晶化させて多
結晶シリコン膜とした。非晶質シリコン膜は、原料ガス
としてジシラン（Ｓｉ2Ｈ6）を１００sccmと窒素ガスを
４００sccm使用し、圧力は５０Ｐａとして形成した。
【００４１】この後、第１のサンプルに対しては、塩化
水素ガスと酸素ガスの混合気体雰囲気中で９５０℃の温
度により１２０分間熱酸化処理を行った。塩化水素ガス
は毎分０．２４リットルの流量とし、酸素ガスは毎分８
リットルの流量とした。シリコン酸化膜が６００オング
ストロームの厚さで形成された。第２のサンプルに対し
ては、酸素ガス雰囲気中で９５０℃の温度により１２０
分間熱酸化処理を行った。酸素ガスは毎分８リットルの
流量とした。シリコン酸化膜が６００オングストローム
の厚さで形成された。第３のサンプルに対しては、窒素
ガス雰囲気中で９５０℃の温度により３０分間熱酸化処
理を行った。窒素ガスは毎分１０リットルの流量とし
た。
【００４２】熱処理前の多結晶シリコン膜、第１のサン
プルの多結晶シリコン膜、第２のサンプルの多結晶シリ
コン膜、及び第２のサンプルの多結晶シリコン膜につい
て、ＥＳＲにより測定されたダングリングボンド密度
は、それぞれ、５．２×１０17ｃｍ-3、７×１０16ｃｍ
-3、１．４×１０17ｃｍ-3、及び２．５×１０17ｃｍ-3
であった。
【００４３】この測定結果から明らかなように、第１の
サンプルの多結晶シリコン膜のダングリングボンド密度
が最も小さく、本発明の方法により得られた多結晶シリ
コン膜が最も結晶性に優れた膜である。
【００４４】
【発明の効果】以上の説明から明らかなように、本発明
の薄膜トランジスタの製造方法によれば、チャンネル領
域を構成する多結晶シリコン膜の欠陥をアニーリング効
果によって回復させるだけでなく、この欠陥のうちの主
としてダングリングボンドにハロゲン元素を結合させる
ことにより不活性化させることができるので、結晶性に
優れた多結晶シリコン膜をチャンネル領域とした応答速
度が速くリーク電流の少ない薄膜トランジスタを得るこ
とができるようになる。また、熱処理の際に、多結晶シ
リコン膜の表面をシリコン酸化膜によって保護し、ハロ
ゲン元素の水素化合物によるエッチングを防止すること
もできるようになる。
【図面の簡単な説明】
【図１】本発明の薄膜トランジスタの製造方法（第１の
実施例）を示す工程断面図である。
【図２】本発明の第１の実施例を示す工程断面図であ
る。
【図３】本発明の第１の実施例を示す工程断面図であ
る。
【図４】本発明の第１の実施例を示す工程断面図であ
る。
【図５】本発明の第１の実施例を示す工程断面図であ
る。
【図６】本発明の第１の実施例により製造された薄膜ト
ランジスタの断面図である。
【図７】本発明の他の薄膜トランジスタの製造方法（第
２の実施例）を示す工程断面図である。
【図８】本発明の第２の実施例を示す工程断面図であ
る。
【図９】本発明の第２の実施例を示す工程断面図であ
る。
【図１０】本発明の第２の実施例を示す工程断面図であ
る。
【図１１】本発明の第２の実施例により製造された薄膜
トランジスタの断面図である。
【図１２】本発明のさらに他の薄膜トランジスタの製造
方法（第３の実施例）を示す工程断面図である。
【図１３】本発明の第３の実施例を示す工程断面図であ
る。
【図１４】本発明の第３の実施例を示す工程断面図であ
る。
【図１５】本発明の第３の実施例を示す工程断面図であ
る。
【図１６】本発明の第３の実施例により製造されたトラ
ンジスタの断面図である。
【図１７】従来例を示す工程断面図である。
【図１８】その従来例を示す工程断面図である。
【図１９】その従来例を示す工程断面図である。
【図２０】他の従来例を示す工程断面図である。
【図２１】その従来例を示す工程断面図である。
【図２２】その従来例を示す工程断面図である。
【図２３】その従来例を示す工程断面図である。
【符号の説明】
２ 非晶質シリコン膜 ３ 多結晶シリコン膜 ４ ゲート絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/20 H01L 21/336

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】チャンネル領域に多結晶シリコン膜を用い
    た薄膜トランジスタの製造方法であって、 非単結晶シリコン膜をハロゲン元素の水素化合物と酸化
    性気体との混合気体雰囲気中で熱処理をすることによ
    り、該多結晶シリコン膜を形成する工程を有する薄膜ト
    ランジスタの製造方法。
  2. 【請求項２】前記非単結晶シリコン膜を前記混合気体雰
    囲気中で熱処理する工程で、前記多結晶シリコン膜の表
    層部にシリコン酸化膜を形成し、該シリコン酸化膜をゲ
    ート絶縁膜として用いる請求項１に記載の薄膜トランジ
    スタの製造方法。
  3. 【請求項３】チャンネル領域に多結晶シリコン膜を用い
    た薄膜トランジスタの製造方法であって、 非単結晶シリコン膜をハロゲン元素の水素化合物の気体
    雰囲気中、又は、このハロゲン元素の水素化合物と不活
    性気体との混合気体雰囲気中で熱処理をすることによ
    り、該多結晶シリコン膜を形成する工程を有する、 薄膜トランジスタの製造方法。
  4. 【請求項４】前記非単結晶シリコン膜の表層部にシリコ
    ン酸化膜を形成した後に、前記熱処理を行うことによ
    り、前記多結晶シリコン膜を形成する請求項３に記載の
    薄膜トランジスタの製造方法。
JP4117779A 1992-05-11 1992-05-11 薄膜トランジスタの製造方法 Expired - Fee Related JP2779289B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4117779A JP2779289B2 (ja) 1992-05-11 1992-05-11 薄膜トランジスタの製造方法
US08/038,277 US5395804A (en) 1992-05-11 1993-03-29 Method for fabricating a thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4117779A JP2779289B2 (ja) 1992-05-11 1992-05-11 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH05315357A JPH05315357A (ja) 1993-11-26
JP2779289B2 true JP2779289B2 (ja) 1998-07-23

Family

ID=14720115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4117779A Expired - Fee Related JP2779289B2 (ja) 1992-05-11 1992-05-11 薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US5395804A (ja)
JP (1) JP2779289B2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
CN1156918C (zh) 1993-12-02 2004-07-07 株式会社半导体能源研究所 半导体器件
US6798023B1 (en) 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
JP4684246B2 (ja) * 1993-12-24 2011-05-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
US6133620A (en) * 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US5587330A (en) * 1994-10-20 1996-12-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
KR0147019B1 (ko) * 1994-12-21 1998-09-15 김광호 박막트랜지스터 액정 디스플레이 소자의 패드부 및 박막트랜지스터 액정디스플레이 소자의 제조방법
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3645380B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3606991B2 (ja) * 1996-02-20 2005-01-05 株式会社半導体エネルギー研究所 被膜作製方法
US6383899B1 (en) 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100271491B1 (ko) * 1998-05-19 2000-11-15 김순택 박막트랜지스터 제조방법
US6255148B1 (en) * 1998-07-13 2001-07-03 Fujitsu Limited Polycrystal thin film forming method and forming system
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP4493752B2 (ja) * 1998-07-17 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4493751B2 (ja) * 1998-07-17 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6246070B1 (en) 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6180539B1 (en) * 1998-12-08 2001-01-30 United Microelectronics Corp. Method of forming an inter-poly oxide layer
GB2364823A (en) * 2000-07-12 2002-02-06 Seiko Epson Corp TFT memory device having gate insulator with charge-trapping granules
US6482682B2 (en) * 2001-02-20 2002-11-19 Industrial Technology Research Institute Manufacturing method for improving reliability of polysilicon thin film transistors
TW200409230A (en) * 2002-11-28 2004-06-01 Au Optronics Corp Method for avoiding non-uniform etching of silicon layer
JP2004247747A (ja) * 2004-03-26 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法、液晶表示装置、エレクトロルミネッセンス表示装置、エレクトロクロミックス表示装置、ｔｖ、パーソナルコンピュータ、カーナビゲーションシステム、カメラ、ビデオカメラ
JP4080448B2 (ja) * 2004-03-31 2008-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI412087B (zh) * 2010-03-05 2013-10-11 Great Power Semiconductor Corp 高密度溝槽式功率半導體結構及其製造方法
JP2012019146A (ja) * 2010-07-09 2012-01-26 Sony Corp 撮像装置、表示撮像装置および電子機器
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992839A (en) * 1987-03-23 1991-02-12 Canon Kabushiki Kaisha Field effect thin film transistor having a semiconductor layer formed from a polycrystal silicon film containing hydrogen atom and halogen atom and process for the preparation of the same

Also Published As

Publication number Publication date
US5395804A (en) 1995-03-07
JPH05315357A (ja) 1993-11-26

Similar Documents

Publication Publication Date Title
JP2779289B2 (ja) 薄膜トランジスタの製造方法
US5869363A (en) Method of manufacturing semiconductor device
JP3425392B2 (ja) 半導体装置の製造方法
EP0684650B1 (en) SiGe thin film semiconductor device with SiGe layer structure and method of fabrication
US6204101B1 (en) Method of manufacturing semiconductor device
US6323070B1 (en) Semiconductor device and its manufacturing method
JP3348531B2 (ja) 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法
JP3890270B2 (ja) 薄膜トランジスタの製造方法
JP3494304B2 (ja) 薄膜半導体装置の製造方法
JP2720779B2 (ja) 薄膜トランジスタおよびその製造方法
JP3452808B2 (ja) 半導体装置
JP2000068518A (ja) 薄膜トランジスタの製造方法
JP2001036078A (ja) Ｍｏｓ型トランジスタ及びその製造方法
JP3394406B2 (ja) 結晶性珪素膜の作製方法
JPH09133928A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JPH07221312A (ja) 半導体装置とその製造方法および液晶表示装置
JP3392557B2 (ja) アルミニウム配線の加工方法
JP3426163B2 (ja) 液晶表示装置
JP2003124469A (ja) 薄膜トランジスタおよびその製造方法
JPH07122757A (ja) 薄膜トランジスタの製造方法
JP3426063B2 (ja) 液晶表示装置及びその製造方法
JP3128904B2 (ja) 多結晶シリコンパターンの形成方法
JPH0837307A (ja) 半導体装置の製造方法および液晶ディスプレイ
JP2001110803A (ja) 酸化膜の形成方法および薄膜トランジスタの製造方法
JP3426164B2 (ja) 液晶表示装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980427

LAPS Cancellation because of no payment of annual fees