JP4493752B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4493752B2 JP4493752B2 JP19965899A JP19965899A JP4493752B2 JP 4493752 B2 JP4493752 B2 JP 4493752B2 JP 19965899 A JP19965899 A JP 19965899A JP 19965899 A JP19965899 A JP 19965899A JP 4493752 B2 JP4493752 B2 JP 4493752B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- semiconductor thin
- laser
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は半導体薄膜を利用した半導体装置に関する技術であり、特に結晶性珪素膜を利用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）で構成する半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書において、半導体装置とは半導体特性を利用して機能する装置全般を指すものである。従って、ＴＦＴの如き単体の半導体素子のみならず、ＴＦＴを有する電気光学装置や半導体回路及びそれらを搭載した電子機器も半導体装置である。
【０００３】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の様な電気光学装置に用いられるＴＦＴの開発が活発に進められている。
【０００４】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノリシック型表示装置である。また、さらにγ補正回路、メモリ回路、クロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００５】
この様なドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（単結晶シリコン膜又はポリシリコン膜）を活性層としたＴＦＴが検討されている。
【０００６】
本出願人は、ガラス基板上に結晶性珪素膜を得るための技術として特開平７−１３０６５２号公報記載の技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を添加し、加熱処理を行うことで結晶性珪素膜を得るものである。
【０００７】
この技術は触媒元素の作用により非晶質珪素膜の結晶化温度を50〜100 ℃も引き下げることが可能であり、結晶化に要する時間も1/5〜1/10にまで低減することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＴＦＴで組む回路に対して従来のＬＳＩに匹敵する回路性能を要求される様になってくると、これまでの技術で形成された結晶性珪素膜では、仕様を満たすに十分な性能を有するＴＦＴを作製することが困難な状況になってきた。
【０００９】
本願発明ではより、特性のすぐれた半導体素子を形成するための結晶性半導体膜の形成技術を提供することを課題とする。
【００１０】
なお、本明細書中では単結晶半導体薄膜、多結晶半導体薄膜及び微結晶半導体薄膜等の結晶性を有する半導体薄膜をまとめて結晶性半導体薄膜と呼ぶ。
【００１１】
【課題を解決するための手段】
本願発明を実施するための構成の一つは、
紫外光又は赤外光を照射して非晶質半導体薄膜を結晶性半導体薄膜に変化させる第１熱処理工程と、
前記結晶性半導体薄膜に対して還元雰囲気中で９００〜１２００℃の第２熱処理工程と、
を有することを特徴とする。
【００１２】
上記構成において、第２熱処理は結晶性半導体薄膜の表面に形成された自然酸化膜（例えば酸化珪素膜）が還元される温度であれば良く、具体的には９００〜１２００℃（好ましくは１０００〜１１００℃）の温度範囲で行われる。また、処理時間は少なくとも３分以上、３分〜１時間、代表的には１０分〜３０分が好ましい。これは第２熱処理による効果を発揮するために必要な時間である。
【００１３】
なお、第２熱処理は結晶性半導体薄膜を島状に加工してから行っても良い。また、熱処理手段はファーネスアニール処理（電熱炉で行うアニール処理）で行う。
【００１４】
本願発明の特徴は、まず紫外光又は赤外光の照射による結晶化技術を利用して結晶性半導体薄膜を形成し、その結晶性半導体薄膜に対して９００〜１２００℃の還元雰囲気中（代表的には水素雰囲気）で熱処理を行う点にある。
【００１５】
この場合、結晶化技術として紫外光を用いる場合はエキシマレーザー光又は紫外光ランプから発する強光を用いればよく、赤外光を用いる場合は赤外線レーザーや赤外光ランプから発する強光を用いれば良い。
【００１６】
エキシマレーザーとしてはＫｒＦ、ＸｅＣｌ、ＡｒＦなどを励起ガスとして用いれば良い。また、赤外線レーザーとしてはＮｄ：ＹＡＧレーザー、Ｎｄ：ガラスレーザー、ルビーレーザーなどを用いることもできる。
【００１７】
また、レーザー光のビーム形状は線状に加工したものでも良いし、面状に加工したものでも良い。線状に加工して用いる場合には、基板の一端から他端に向かってレーザー光を走査する様なレーザー装置を用いることが好ましい。
【００１８】
また、面状に加工する場合は数十ｃｍ2程度（好ましくは１０ｃｍ2以上）の面積を一括照射できる様に加工し、トータルエネルギーが５Ｊ以上、好ましくは１０Ｊ以上の出力のレーザー装置を用いると良い。その場合、エネルギー密度は１００〜８００mJ/cm2とし、出力パルス幅は１００nsec以上、好ましくは２００nsec〜１msecとすることが好ましい。２００nsec〜１msecというパルス幅を実現するにはレーザー装置を複数台連結し、各レーザー装置の同期をずらすことで複数パルスの混合した状態を作れば良い。
【００１９】
なお、結晶化させた後の結晶性半導体薄膜に対して行う還元雰囲気中での高温アニールには、まず結晶性半導体薄膜の表面を平坦化する効果がある。これは表面エネルギーを最小化しようとする半導体原子の増速表面拡散の結果である。
【００２０】
この平坦化の効果は結晶化にエキシマレーザー紫外光を照射した場合に非常に有効である。エキシマレーザーを照射すると、半導体膜は表面から瞬時に溶融し、その後基板への熱伝導のため溶融した半導体膜は基板側から冷却し凝固する。この凝固過程において再結晶化し、大粒径の結晶性半導体膜となる。しかし、いったん溶融させるため、体積膨張がおこるため半導体膜表面に凹凸（リッジ）が生ずる。トップゲート型のＴＦＴの場合には、凹凸のある表面がゲート絶縁膜との界面となるため、素子特性が大きく左右される。
【００２１】
以下に、本発明人による実験結果を用いて、本発明の高温アニールの効果を説明する。
【００２２】
まず、実験手順を説明する。石英基板に非晶質珪素膜を厚さ５０nm成膜した。成膜には、減圧ＣＶＤ法を用い、成膜ガスとして、ジシラン（Ｓｉ2Ｈ6）（流量２５０sccm）、ヘリウム（Ｈｅ）（流量３００sccm）とした。基板温度４６５℃、成膜時の圧力は０．５torrとした。
【００２３】
非晶質珪素膜表面をバッファードフッ酸でエッチングして自然酸化膜や汚染物を除去した。つぎに、ＸｅＣｌエキシマレーザー光を照射して、非晶質珪素膜を結晶化した。レーザー照射時の雰囲気は大気中であり、また基板温度は室温とし、レーザーエネルギー密度は４００mJ/cm2 であり、レーザー光のパルス幅は１５０nsecである。
【００２４】
そして、結晶性珪素膜を高温アニール処理した。高温アニール処理の条件は以下のようにした。雰囲気は１００％の水素とし、真空度は７００torr、アニール温度は１０００℃、アニール時間は２５分とした。なお高温アニール処理前に、結晶性珪素膜をフッ酸でウェットエッチング処理して、表面の自然酸化膜や汚染物を除去した。
【００２５】
高温アニールの効果を確認するため、高温アニール前後の結晶性珪素膜の表面をＳＥＭで観察した、図６に高温アニール前の観察写真を、図７に高温アニール後の観察写真を示す。図６、図７からも明らかなように、表面形状が高温アニール前後で明らかに異なっている。
【００２６】
更に珪素膜の表面形状をＡＦＭ（原子間力顕微鏡）でも観察した。図８に高温アニール前の結晶性珪素膜のＡＦＭによる観察像を示し、図９に高温アニール後の結晶性珪素膜のＡＦＭによる観察像を示す。なお、観察範囲は図８、図９とも１．５μm×１．５μmの矩形の領域である。
【００２７】
図８、図９から明らかなように、高温アニールの前後で結晶性珪素膜の表面形状は明らかに異なっている。高温アニール前・後とも結晶性珪素膜表面に凹凸があるが、高温アニール前では凸部が急峻でその頂部は尖っており、全体的に鋸歯状を呈している。このような凸部を有する表面がゲート絶縁膜とチャネル形成領域の界面となると、素子の特性に非常に悪影響を及ぼすと考えられる。対照的に、高温アニール後の凸部はなめらかであり、頂部は丸みを帯びているため、ゲート絶縁膜／チャネル形成領域界面特性は高温アニール前よりも改善される。
【００２８】
図６〜図９に示す観察像からでも、高温アニールよって結晶化珪素膜の表面が平坦化、平滑化されることが理解できるが、更に、高温アニール前後の表面形状の差異を定量化するため、ＡＦＭ像の高さのHistogram（ヒストグラム）分布を算出した。更にこのHistogram分布のBearing Ratio曲線を算出した。Bearing Ratio曲線とはHistogram分布の累積度数を示すカーブである。
【００２９】
図１０、図１１にＡＦＭ像の高さのヒストグラムとBearing Ratio曲線を示す。図１０は高温アニール前のデータであり、ヒストグラムのピッチはおよそ０．１６nmである。図１１には高温アニール後のデータであり、ヒストグラムのピッチはおよそ０．２０nmである。
【００３０】
ＡＦＭによる測定領域は１．５μm×１．５μmである。Bearing Ratio曲線とはヒストグラムのデータの累積度数を表した曲線である。図１０、図１１の曲線は高さの最大値から累積したものであり、最大値から任意の高さの面積が全面積に占める割合（％）を示している。また、図１０、図１１において、グラフ中の点線で示す水平線はＰ−Ｖ値（Peak to Valley、高さの最大値と最小値の差分）の１／２の値を示す。
【００３１】
更に、高温アニール前後の珪素膜において、それぞれ１０の領域（１．５μm×１．５μmの矩形の領域）でＡＦＭ像を観察し、各観察領域での２-1（Ｐ−Ｖ値）におけるBearing Ratioを算出した。各観察領域におけるBearing Ratioとその統計データを図１２に示す。
【００３２】
図１０、図１１の曲線を比較すると、高温アニール前の高さ分布は低部側に偏っているが、高温アニール後ではその偏りが高いほうへシフトして、ヒストグラムはＰ−Ｖの１／２の位置に対して対称的になっている。このことはBearing Ratio曲線から容易に理解できる。
【００３３】
高さが２-1（Ｐ−Ｖ）におけるBearing Ratioは図１１では約２０％であり、図１２では約５１％である。即ち、高さが最高値から２-1（Ｐ−Ｖ値）の範囲にある領域の面積が全面積に占める割合は、高温アニール前は約２０％であるのに対して、高温アニール後は約５１％である。この割合の違いからも、高温アニールによって、尖っていた頂部が丸みを帯びて、珪素膜の表面が平滑にされたことが理解できる。
【００３４】
そこで本発明では、結晶性珪素膜の表面形状を２-1（Ｐ−Ｖ値）におけるBearing Ratioで定量化し、実験結果から２-1（Ｐ−Ｖ値）におけるBearing Ratio、即ち所定の観察領域において、高さが最大値から２-1（Ｐ−Ｖ値）の範囲にある領域が占める割合は、高温アニール前の膜では６〜２８％の範囲にあり、高温アニール後の膜は２９〜７２％と推定される。
【００３５】
なお、このBearing Ratioの範囲は図１２の統計データから設定したものであり、２-1（Ｐ−Ｖ値）におけるBearing Ratioの平均値±３σから算出した値である。また、Bearing Ratioは高さの最大値から累積した値である。
【００３６】
以上述べたように、本発明では、エキシマレーザーなど紫外光によって結晶化された結晶性半導体膜は表面が溶融されて結晶化されるため、所定の領域に対して高さが最大値から最大値と最小値の差分の１／２の範囲にある領域が占める割合は６〜２８％となるが、この結晶性半導体膜を高温アニールよって処理することにより、この領域の占める割合が２９〜７２％へと変化し、膜表面の凸部の頂部が緩やかにすることができる。
【００３７】
また高温アニール工程は結晶粒界や結晶粒内に存在する欠陥を著しく低減するといった効果をも有する。これは水素による未結合手の終端効果と、水素による不純物の除去効果及びそれに伴う半導体原子同士の再結合とによる。そのため、これらの効果を効率良く発揮させるためには、上述の様な処理時間が必要となる。
【００３８】
従って、この還元雰囲気中における熱処理工程はファーネスアニールで行う必要がある。紫外光又は赤外光を照射することによって熱処理を行うと再結晶化が非平衡状態で進行するため結晶粒界や結晶粒内に応力や応力に起因する欠陥を生じるため好ましくない。その点、ファーネスアニールならば平衡状態で再結晶化が進行するのでそのような問題を避けることができる。
【００３９】
また、他の発明の構成は、
絶縁表面を有する基板上に非晶質半導体薄膜を形成する工程と、 紫外光又は赤外光を照射して前記非晶質半導体薄膜を結晶性半導体薄膜に変化させる第１熱処理工程と、
前記結晶性半導体薄膜に対してハロゲン元素を含む還元雰囲気中で第２熱処理を行う工程とを有し、
前記非晶質半導体薄膜を形成する工程の前に、前記絶縁表面を有する基板上に当該非晶質半導体薄膜の結晶化を助長する触媒元素を添加する工程を有することを特徴とする。
【００４０】
この構成において第２熱処理は９００〜１２００℃の温度で行われる。この工程はハロゲン元素による金属元素のゲッタリング作用を狙ったものであり、結晶性半導体薄膜中に存在する金属元素をハロゲン化合物として除去することを目的としている。
【００４１】
【発明の実施の形態】
以上の構成からなる本願発明の実施形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００４２】
【実施例】
〔実施例１〕 本実施例では、本願発明を実施して基板上にＴＦＴを作製する工程について説明する。説明には図１を用いる。
【００４３】
まず、基板１０１として石英基板を用意した。基板１０１としては耐熱性の高い材料を選択しなければならない。石英基板の代わりにシリコン基板、セラミックス基板、結晶化ガラス基板等の耐熱性の高い材料を用いることもできる。
【００４４】
ただし、石英基板を用いる場合は下地膜を設けても設けなくても良いが、他の材料を用いる時は下地膜として絶縁膜を設けることが好ましい。絶縁膜としては、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）、窒化アルミニウム膜（ＡｌxＮy）のいずれか若しくはそれらの積層膜を用いると良い。
【００４５】
また、耐熱性金属層と酸化珪素膜とを積層した下地膜を用いると放熱効果が大幅に高まるので有効である。放熱効果は上述の窒化アルミニウム膜と酸化珪素膜との積層構造でも十分な効果を示す。
【００４６】
こうして絶縁表面を有する基板１０１が準備できたら、エキシマレーザーを用いた結晶化技術を利用して３０nm厚の結晶性珪素膜を形成した。本実施例では概略のみを説明する。
【００４７】
まず本実施例では成膜ガスとしてジシラン（Ｓｉ2Ｈ6）を用いた減圧熱ＣＶＤ法により２０〜６０nm厚の非晶質珪素膜（図示せず）を形成した。この時、膜中に混入するＣ（炭素）、Ｎ（窒素）及びＯ（酸素）といった不純物の濃度を管理することが重要である。これらの不純物が多く存在すると結晶化の進行が妨げられるからである。
【００４８】
本出願人は炭素濃度および窒素の濃度が5×1018atoms/cm3以下（好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下、さらに好ましくは2×1017atoms/cm3以下）、酸素の濃度が1.5×1019atoms/cm3以下（好ましくは5×1018atoms/cm3以下、さらに好ましくは1×1018atoms/cm3以下）となる様に不純物濃度を管理した。また、金属元素は1×1017atoms/cm3となる様に管理した。成膜段階でこの様な濃度管理をしておけば、外部汚染さえ防げば、ＴＦＴ作製工程中に不純物濃度が増加する様なことはない。なお、上記濃度はＳIMS（質量二次イオン分析）の最低濃度領域における値である。
【００４９】
非晶質珪素膜を成膜したら、４５０℃１時間程度の水素出しを行った後、Ｘ線励起のＸｅＣｌエキシマレーザー光を用いて非晶質珪素膜の結晶化工程（第２熱処理）を行った。本実施例ではレーザー照射エリアが７cm×７cmで、レーザーエネルギー密度を３００mJ/cm2とし、レーザー光のパルス幅を１５０nsecとした。こうして結晶性珪素膜１０２を得た。（図１（Ａ））
【００５０】
なお、減圧熱ＣＶＤ法で形成した非晶質珪素膜と同等の膜質が得られるのであればプラズマＣＶＤ法を用いても良い。また、非晶質珪素膜の代わりに非晶質珪素膜中にゲルマニウムを含有させたシリコンゲルマニウム（SiｘGe１−ｘ (0<X<1)で表される）等の非晶質半導体薄膜を用いても良い。その場合、シリコンゲルマニウム中に含まれるゲルマニウムは５atomic％以下となる様にしておくことが望ましい。
【００５１】
次に、還元雰囲気中で９００〜１２００℃（好ましくは１０００〜１１５０℃）の温度範囲の熱処理工程（第２熱処理）を行った。本実施例では水素雰囲気中で１０５０℃、２５分の加熱処理を行った。この結果、珪素膜の表面において、高さが最大値から最大値と最小値の差分の１／２の範囲にある領域が占める割合が２９〜７２％の範囲にすることができる。（図１（Ｂ））
【００５２】
還元雰囲気としては水素雰囲気、アンモニア雰囲気、水素又はアンモニアを含む不活性雰囲気（水素と窒素又は水素とアルゴンの混合雰囲気など）が望ましいが、不活性雰囲気でも結晶性珪素膜の表面の平坦化は可能である。しかし、還元作用を利用して自然酸化膜の還元を行うとエネルギーの高いシリコン原子が多く発生し、結果的に平坦化効果が高まるので好ましい。
【００５３】
ただし、特に注意が必要なのは雰囲気中に含まれる酸素又は酸素化合物（例えばＯＨ基）の濃度を１０ppm以下（好ましくは１ppm以下）にしておくことである。さもないと水素による還元反応が起こらなくなってしまう。
【００５４】
こうして結晶性珪素膜１０３を得た。結晶性珪素膜１０３は９００〜１２００℃という高い温度における水素熱処理によって非常に表面が平坦化された。また、高い温度で熱処理されるので、結晶粒内には殆ど積層欠陥等が存在しなかった。この点については後述する。
【００５５】
こうして結晶性珪素膜１０３が得られたら、次に結晶性珪素膜１０３をパターニングして活性層１０４を形成した。なお、本実施例では活性層を形成する前に水素雰囲気中での熱処理を行っているが、活性層を形成した後に行うこともできる。その場合、パターン化されていることによって結晶性珪素膜に発生する応力が緩和されるため好ましい。
【００５６】
そして熱酸化工程を行って活性層１０４の表面に１０nm厚の酸化珪素膜１０５を形成した。この酸化珪素膜１０５はゲート絶縁膜として機能する。また、活性層は５nmの厚さだけ膜減りするため膜厚は３０nmとなった。最終的に５〜４０nm厚の活性層（特にチャネル形成領域）が残る様に、熱酸化による膜減りを考慮して非晶質珪素膜（出発膜）の膜厚を決定しておくことが必要である。
【００５７】
ゲート絶縁膜１０５を形成したら、その上に導電性を有する多結晶珪素膜を形成し、パターニングによりゲート配線１０６を形成した。（図１（Ｃ））
【００５８】
なお、本実施例ではゲート配線としてＮ型導電性を持たせた多結晶珪素膜を利用するが、材料はこれに限定されるものではない。特に、ゲート配線の抵抗を下げるにはタンタル、タンタル合金又はタンタルと窒化タンタルとの積層膜を用いることも有効である。さらに低抵抗なゲート配線を狙うならば銅や銅合金を用いても有効である。
【００５９】
図１（Ｃ）の状態が得られたら、Ｎ型導電性又はＰ型導電性を付与する不純物を添加して不純物領域１０７を形成した。この時の不純物濃度は後のＬＤＤ領域の不純物濃度を鑑みて決定した。本実施例では１×１０18atoms/cm3の濃度で砒素を添加したが、不純物も濃度も本実施例に限定される必要はない。
【００６０】
次に、ゲート配線１０６の表面に５〜１０nm程度の薄い酸化珪素膜１０８を形成した。これは熱酸化法やプラズマ酸化法を用いて形成すれば良い。この酸化珪素膜１０８の形成には、次のサイドウォール形成工程でエッチングストッパーとして機能させる目的がある。
【００６１】
エッチングストッパーとなる酸化珪素膜１０８を形成したら、窒化珪素膜を形成してエッチバックを行い、サイドウォール１０９を形成した。こうして図１（Ｄ）の状態を得た。
【００６２】
なお、本実施例ではサイドウォールとして窒化珪素膜を用いたが、多結晶珪素膜や非晶質珪素膜を用いることもできる。勿論、ゲート配線の材料が変われば、それに応じてサイドウォールとして用いることのできる材料も変わることは言うまでもない。
【００６３】
次に、再び先程と同一導電型の不純物を添加した。この時に添加する不純物濃度は先程の工程よりも高い濃度とした。本実施例では不純物として砒素を用い、濃度は１×１０21atoms/cm3とするがこれに限定する必要はない。この不純物の添加工程によりソース領域１１０、ドレイン領域１１１、ＬＤＤ領域１１２及びチャネル形成領域１１３が画定した。（図１（Ｅ））
【００６４】
こうして各不純物領域が形成されたらファーネスアニール、レーザーアニール又はランプアニール等の熱処理により不純物の活性化を行った。
【００６５】
次に、ゲート配線１０６、ソース領域１１０及びドレイン領域１１１の表面に形成された酸化珪素膜を除去し、それらの表面を露呈させた。そして、５nm程度のコバルト膜（図示せず）を形成して熱処理工程を行った。この熱処理によりコバルトとシリコンとの反応が起こり、シリサイド層（コバルトシリサイド層）１１４が形成された。（図１（Ｆ））
【００６６】
この技術は公知のサリサイド技術である。従って、コバルトの代わりにチタンやタングステンを用いても構わないし、熱処理条件等は公知技術を参考にすれば良い。本実施例では赤外光を照射して熱処理工程を行った。
【００６７】
こうしてシリサイド層１１４を形成したら、コバルト膜を除去した。その後、１μm厚の層間絶縁膜１１５を形成した。層間絶縁膜１１５としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜又は樹脂膜（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン（ＢＣＢ）等）を用いれば良い。また、これらの絶縁膜を自由な組み合わせで積層しても良い。
【００６８】
次に、層間絶縁膜１１５にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線１１６及びドレイン配線１１７を形成した。最後に素子全体に対して水素雰囲気中で３００℃２時間のファーネスアニールを行い、水素化を完了した。
【００６９】
こうして、図１（Ｆ）に示す様なＴＦＴが得られた。なお、本実施例で説明した構造は一例であって本願発明を適用しうるＴＦＴ構造はこれに限定されない。従って、公知のあらゆる構造のＴＦＴに対して適用可能である。また、結晶性珪素膜１０３を形成した以降の工程における数値条件も本実施例に限定される必要はない。さらには、公知のチャネルドープ工程（しきい値電圧を制御するための不純物添加工程）を本実施例のどこかに導入してもなんら問題はない。
【００７０】
また、本実施例では出発膜である非晶質珪素膜を成膜する段階で徹底的にＣ、Ｎ、Oといった不純物の濃度を管理しているため、完成したＴＦＴの活性層中に含まれる各不純物濃度は、炭素及び窒素の濃度が5×1018atoms/cm3以下（好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下、さらに好ましくは2×1017atoms/cm3以下）、酸素の濃度が1.5×1019atoms/cm3以下（好ましくは5×1018atoms/cm3以下、さらに好ましくは1×1018atoms/cm3以下）のままであった。また、金属元素は1×1017atoms/cm3以下であった。
【００７１】
また、本願発明はトップゲート構造に限らず、逆スタガ型ＴＦＴに代表されるボトムゲート構造に対しても容易に適用することが可能であることは言うまでもない。
【００７２】
また、本実施例ではＮチャネル型ＴＦＴを例にとって説明したが、公知技術と組み合わせればＰチャネル型ＴＦＴを作製することも容易である。さらに公知技術を組み合わせれば同一基板上にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを形成して相補的に組み合わせ、ＣＭＯＳ回路を形成することも可能である。
【００７３】
さらに、図１（Ｆ）の構造においてドレイン配線１１７と電気的に接続する画素電極（図示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチング素子を形成することも容易である。
【００７４】
即ち、本願発明は液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置などのアクティブマトリクス型の電気光学装置を作製する際にも実施することが可能である。
【００７５】
〔実施例２〕 本実施例では、実施例１において９００〜１２００℃の水素アニール工程を行う際に膜中の金属元素を除去する工程を兼ねる場合について説明する。
【００７６】
本実施例では水素雰囲気中に０．１〜５wt％のハロゲン化水素（代表的には塩化水素）を混合した雰囲気中で９００〜１２００℃の熱処理工程を行った。ハロゲン化水素としては他にもＮＦ3やＨＢｒなどを用いることもできる。
【００７７】
本実施例を採用することで、結晶性珪素膜中から金属元素を除去又は低減することができる。金属元素の濃度は１×１０17atoms/cm3以下にまで低減されるので、金属元素の存在によってＴＦＴ特性（特にオフ電流値）がばらつく様なことを防ぐことができる。
【００７８】
（実施例３） 本実施例では、本願発明によって作製された反射型液晶表示装置の例を図２に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【００７９】
図２（Ａ）において１１は絶縁表面を有する基板（酸化珪素膜を設けたセラミックス基板）、１２は画素マトリクス回路、１３はソースドライバー回路、１４はゲイトドライバー回路、１５は対向基板、１６はＦＰＣ（フレキシブルプリントサーキット）、１７は信号処理回路である。信号処理回路１７としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、ガラス基板上にＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
【００８０】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【００８１】
ここで図２（Ａ）のドライバー回路１３、１４を構成する回路の一例を図２（Ｂ）に示す。なお、ＴＦＴ部分については既に実施例１で説明しているので、ここでは必要箇所のみの説明を行う。
【００８２】
図２（Ｂ）において、５０１、５０２はＮチャネル型ＴＦＴ、５０３はＰチャネル型ＴＦＴであり、５０１と５０３のＴＦＴでＣＭＯＳ回路を構成している。５０４は窒化珪素膜／酸化珪素膜／樹脂膜の積層膜でなる絶縁層、その上にはチタン配線５０５が設けられ、前述のＣＭＯＳ回路とＴＦＴ５０２とが電気的に接続されている。チタン配線はさらに樹脂膜でなる絶縁層５０６で覆われている。二つの絶縁層５０４、５０６は平坦化膜としての機能も有している。
【００８３】
また、図２（Ａ）の画素マトリクス回路１２を構成する回路の一部を図２（Ｃ）に示す。図２（Ｃ）において、５０７はダブルゲート構造のＮチャネル型ＴＦＴでなる画素ＴＦＴであり、画素領域内に大きく広がる様にしてドレイン配線５０８が形成されている。なお、ダブルゲート構造以外にシングルゲート構造やトリプルゲート構造などを採用しても構わない。
【００８４】
その上には絶縁層５０４が設けられ、その上にチタン配線５０５が設けられている。この時、絶縁層５０４の一部には凹部が落とし込み部が形成され、最下層の窒化シリコン及び酸化シリコンのみが残される。これによりドレイン配線５０８とチタン配線５０５との間で補助容量が形成される。
【００８５】
また、画素マトリクス回路内に設けられたチタン配線５０５はソース・ドレイン配線と後の画素電極との間において電界遮蔽効果をもたらす。さらに、複数設けられた画素電極間の隙間ではブラックマスクとしても機能する。
【００８６】
そして、チタン配線５０５を覆って絶縁層５０６が設けられ、その上に反射性導電膜でなる画素電極５０９が形成される。勿論、画素電極５０９の表面に反射率を上げるための工夫をなしても構わない。また、実際には画素電極５０９の上に配向膜や液晶層が設けられるが、ここでの説明は省略する。
【００８７】
本願発明を用いて以上の様な構成でなる反射型液晶表示装置を作製することができる。勿論、公知の技術と組み合わせれば容易に透過型液晶表示装置を作製することもできる。さらに、公知の技術と組み合わせればアクティブマトリクス型のＥＬ表示装置も容易に作製することができる。
【００８８】
また、図面では区別していないが画素マトリクス回路を構成する画素ＴＦＴと、ドライバー回路や信号処理回路を構成するＣＭＯＳ回路とでゲート絶縁膜の膜厚を異ならせることも可能である。
【００８９】
画素マトリクス回路ではＴＦＴに印加される駆動電圧が高いので５０〜２００nm程度の膜厚のゲート絶縁膜が必要である。一方、ドライバー回路や信号処理回路ではＴＦＴに印加される駆動電圧は低く、逆に高速動作が求められるのでゲート絶縁膜の膜厚を３〜３０nm程度と画素ＴＦＴよりも薄くすることが有効である。
【００９０】
（実施例４） 上記実施例によって作製された液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【００９１】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【００９２】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図５に示す。図５に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【００９３】
図５に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【００９４】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。
【００９５】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【００９６】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【００９７】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小くてもそれを補うようにしてもよい。
【００９８】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【００９９】
なお、図５に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の液晶表示装置の表示媒体として用いることができる。
【０１００】
（実施例５）
本願発明を実施して形成されたＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１０１】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図３及び図４に示す。
【０１０２】
図３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示装置２００３やその他の信号制御回路に適用することができる。
【０１０３】
図３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１０４】
図３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１０５】
図３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０１０６】
図３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に適用することができる。
【０１０７】
図３（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示装置２５０２やその他の信号制御回路に適用することができる。
【０１０８】
図４（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１０９】
図４（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１１０】
なお、図４（Ｃ）は、図４（Ａ）及び図４（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０５〜２８０７、ダイクロイックミラー２８０３、２８０４、光学レンズ２８０８、２８０９、２８１１、液晶表示装置２８１０、投射光学系２８１２で構成される。投射光学系２８１２は、投射レンズを備えた光学系で構成される。本実施例は液晶表示装置２８１０を三つ使用する三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１１】
また、図４（Ｄ）は、図４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、光源２８１３、２８１４、合成プリズム２８１５、コリメータレンズ２８１６、２８２０、レンズアレイ２８１７、２８１８、偏光変換素子２８１９で構成される。なお、図４（Ｄ）に示した光源光学系は光源を２つ用いたが、光源を３〜４つ、あるいはそれ以上用いてもよく、勿論、光源を１つ用いてもよい。また、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等を設けてもよい。
【０１１２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜４のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 電気光学装置の構成を示す図。
【図３】 電子機器の構成を示す図。
【図４】 電子機器の構成を示す図。
【図５】 無しきい値反強誘電性混合液晶の特性図。
【図６】 高温アニール前の結晶性珪素膜表面のＳＥＭ観察写真。
【図７】 高温アニール後の結晶性珪素膜表面のＳＥＭ観察写真。
【図８】 高温アニール前の結晶性珪素膜表面のＡＦＭ像。
【図９】 高温アニール後の結晶性珪素膜表面のＡＦＭ像。
【図１０】 高温アニール前のＡＦＭ像の高さのHistogram分布、Bearing Ratio曲線。
【図１１】 高温アニール後のＡＦＭ像の高さのHistogram分布、Bearing Ratio曲線。
【図１２】 Ｐ−Ｖの半値におけるBearing Ratioの統計データ。
【発明が属する技術分野】
本発明は半導体薄膜を利用した半導体装置に関する技術であり、特に結晶性珪素膜を利用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）で構成する半導体装置及びその作製方法に関する。
【０００２】
なお、本明細書において、半導体装置とは半導体特性を利用して機能する装置全般を指すものである。従って、ＴＦＴの如き単体の半導体素子のみならず、ＴＦＴを有する電気光学装置や半導体回路及びそれらを搭載した電子機器も半導体装置である。
【０００３】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置の様な電気光学装置に用いられるＴＦＴの開発が活発に進められている。
【０００４】
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノリシック型表示装置である。また、さらにγ補正回路、メモリ回路、クロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００５】
この様なドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（単結晶シリコン膜又はポリシリコン膜）を活性層としたＴＦＴが検討されている。
【０００６】
本出願人は、ガラス基板上に結晶性珪素膜を得るための技術として特開平７−１３０６５２号公報記載の技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を添加し、加熱処理を行うことで結晶性珪素膜を得るものである。
【０００７】
この技術は触媒元素の作用により非晶質珪素膜の結晶化温度を50〜100 ℃も引き下げることが可能であり、結晶化に要する時間も1/5〜1/10にまで低減することができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、ＴＦＴで組む回路に対して従来のＬＳＩに匹敵する回路性能を要求される様になってくると、これまでの技術で形成された結晶性珪素膜では、仕様を満たすに十分な性能を有するＴＦＴを作製することが困難な状況になってきた。
【０００９】
本願発明ではより、特性のすぐれた半導体素子を形成するための結晶性半導体膜の形成技術を提供することを課題とする。
【００１０】
なお、本明細書中では単結晶半導体薄膜、多結晶半導体薄膜及び微結晶半導体薄膜等の結晶性を有する半導体薄膜をまとめて結晶性半導体薄膜と呼ぶ。
【００１１】
【課題を解決するための手段】
本願発明を実施するための構成の一つは、
紫外光又は赤外光を照射して非晶質半導体薄膜を結晶性半導体薄膜に変化させる第１熱処理工程と、
前記結晶性半導体薄膜に対して還元雰囲気中で９００〜１２００℃の第２熱処理工程と、
を有することを特徴とする。
【００１２】
上記構成において、第２熱処理は結晶性半導体薄膜の表面に形成された自然酸化膜（例えば酸化珪素膜）が還元される温度であれば良く、具体的には９００〜１２００℃（好ましくは１０００〜１１００℃）の温度範囲で行われる。また、処理時間は少なくとも３分以上、３分〜１時間、代表的には１０分〜３０分が好ましい。これは第２熱処理による効果を発揮するために必要な時間である。
【００１３】
なお、第２熱処理は結晶性半導体薄膜を島状に加工してから行っても良い。また、熱処理手段はファーネスアニール処理（電熱炉で行うアニール処理）で行う。
【００１４】
本願発明の特徴は、まず紫外光又は赤外光の照射による結晶化技術を利用して結晶性半導体薄膜を形成し、その結晶性半導体薄膜に対して９００〜１２００℃の還元雰囲気中（代表的には水素雰囲気）で熱処理を行う点にある。
【００１５】
この場合、結晶化技術として紫外光を用いる場合はエキシマレーザー光又は紫外光ランプから発する強光を用いればよく、赤外光を用いる場合は赤外線レーザーや赤外光ランプから発する強光を用いれば良い。
【００１６】
エキシマレーザーとしてはＫｒＦ、ＸｅＣｌ、ＡｒＦなどを励起ガスとして用いれば良い。また、赤外線レーザーとしてはＮｄ：ＹＡＧレーザー、Ｎｄ：ガラスレーザー、ルビーレーザーなどを用いることもできる。
【００１７】
また、レーザー光のビーム形状は線状に加工したものでも良いし、面状に加工したものでも良い。線状に加工して用いる場合には、基板の一端から他端に向かってレーザー光を走査する様なレーザー装置を用いることが好ましい。
【００１８】
また、面状に加工する場合は数十ｃｍ2程度（好ましくは１０ｃｍ2以上）の面積を一括照射できる様に加工し、トータルエネルギーが５Ｊ以上、好ましくは１０Ｊ以上の出力のレーザー装置を用いると良い。その場合、エネルギー密度は１００〜８００mJ/cm2とし、出力パルス幅は１００nsec以上、好ましくは２００nsec〜１msecとすることが好ましい。２００nsec〜１msecというパルス幅を実現するにはレーザー装置を複数台連結し、各レーザー装置の同期をずらすことで複数パルスの混合した状態を作れば良い。
【００１９】
なお、結晶化させた後の結晶性半導体薄膜に対して行う還元雰囲気中での高温アニールには、まず結晶性半導体薄膜の表面を平坦化する効果がある。これは表面エネルギーを最小化しようとする半導体原子の増速表面拡散の結果である。
【００２０】
この平坦化の効果は結晶化にエキシマレーザー紫外光を照射した場合に非常に有効である。エキシマレーザーを照射すると、半導体膜は表面から瞬時に溶融し、その後基板への熱伝導のため溶融した半導体膜は基板側から冷却し凝固する。この凝固過程において再結晶化し、大粒径の結晶性半導体膜となる。しかし、いったん溶融させるため、体積膨張がおこるため半導体膜表面に凹凸（リッジ）が生ずる。トップゲート型のＴＦＴの場合には、凹凸のある表面がゲート絶縁膜との界面となるため、素子特性が大きく左右される。
【００２１】
以下に、本発明人による実験結果を用いて、本発明の高温アニールの効果を説明する。
【００２２】
まず、実験手順を説明する。石英基板に非晶質珪素膜を厚さ５０nm成膜した。成膜には、減圧ＣＶＤ法を用い、成膜ガスとして、ジシラン（Ｓｉ2Ｈ6）（流量２５０sccm）、ヘリウム（Ｈｅ）（流量３００sccm）とした。基板温度４６５℃、成膜時の圧力は０．５torrとした。
【００２３】
非晶質珪素膜表面をバッファードフッ酸でエッチングして自然酸化膜や汚染物を除去した。つぎに、ＸｅＣｌエキシマレーザー光を照射して、非晶質珪素膜を結晶化した。レーザー照射時の雰囲気は大気中であり、また基板温度は室温とし、レーザーエネルギー密度は４００mJ/cm2 であり、レーザー光のパルス幅は１５０nsecである。
【００２４】
そして、結晶性珪素膜を高温アニール処理した。高温アニール処理の条件は以下のようにした。雰囲気は１００％の水素とし、真空度は７００torr、アニール温度は１０００℃、アニール時間は２５分とした。なお高温アニール処理前に、結晶性珪素膜をフッ酸でウェットエッチング処理して、表面の自然酸化膜や汚染物を除去した。
【００２５】
高温アニールの効果を確認するため、高温アニール前後の結晶性珪素膜の表面をＳＥＭで観察した、図６に高温アニール前の観察写真を、図７に高温アニール後の観察写真を示す。図６、図７からも明らかなように、表面形状が高温アニール前後で明らかに異なっている。
【００２６】
更に珪素膜の表面形状をＡＦＭ（原子間力顕微鏡）でも観察した。図８に高温アニール前の結晶性珪素膜のＡＦＭによる観察像を示し、図９に高温アニール後の結晶性珪素膜のＡＦＭによる観察像を示す。なお、観察範囲は図８、図９とも１．５μm×１．５μmの矩形の領域である。
【００２７】
図８、図９から明らかなように、高温アニールの前後で結晶性珪素膜の表面形状は明らかに異なっている。高温アニール前・後とも結晶性珪素膜表面に凹凸があるが、高温アニール前では凸部が急峻でその頂部は尖っており、全体的に鋸歯状を呈している。このような凸部を有する表面がゲート絶縁膜とチャネル形成領域の界面となると、素子の特性に非常に悪影響を及ぼすと考えられる。対照的に、高温アニール後の凸部はなめらかであり、頂部は丸みを帯びているため、ゲート絶縁膜／チャネル形成領域界面特性は高温アニール前よりも改善される。
【００２８】
図６〜図９に示す観察像からでも、高温アニールよって結晶化珪素膜の表面が平坦化、平滑化されることが理解できるが、更に、高温アニール前後の表面形状の差異を定量化するため、ＡＦＭ像の高さのHistogram（ヒストグラム）分布を算出した。更にこのHistogram分布のBearing Ratio曲線を算出した。Bearing Ratio曲線とはHistogram分布の累積度数を示すカーブである。
【００２９】
図１０、図１１にＡＦＭ像の高さのヒストグラムとBearing Ratio曲線を示す。図１０は高温アニール前のデータであり、ヒストグラムのピッチはおよそ０．１６nmである。図１１には高温アニール後のデータであり、ヒストグラムのピッチはおよそ０．２０nmである。
【００３０】
ＡＦＭによる測定領域は１．５μm×１．５μmである。Bearing Ratio曲線とはヒストグラムのデータの累積度数を表した曲線である。図１０、図１１の曲線は高さの最大値から累積したものであり、最大値から任意の高さの面積が全面積に占める割合（％）を示している。また、図１０、図１１において、グラフ中の点線で示す水平線はＰ−Ｖ値（Peak to Valley、高さの最大値と最小値の差分）の１／２の値を示す。
【００３１】
更に、高温アニール前後の珪素膜において、それぞれ１０の領域（１．５μm×１．５μmの矩形の領域）でＡＦＭ像を観察し、各観察領域での２-1（Ｐ−Ｖ値）におけるBearing Ratioを算出した。各観察領域におけるBearing Ratioとその統計データを図１２に示す。
【００３２】
図１０、図１１の曲線を比較すると、高温アニール前の高さ分布は低部側に偏っているが、高温アニール後ではその偏りが高いほうへシフトして、ヒストグラムはＰ−Ｖの１／２の位置に対して対称的になっている。このことはBearing Ratio曲線から容易に理解できる。
【００３３】
高さが２-1（Ｐ−Ｖ）におけるBearing Ratioは図１１では約２０％であり、図１２では約５１％である。即ち、高さが最高値から２-1（Ｐ−Ｖ値）の範囲にある領域の面積が全面積に占める割合は、高温アニール前は約２０％であるのに対して、高温アニール後は約５１％である。この割合の違いからも、高温アニールによって、尖っていた頂部が丸みを帯びて、珪素膜の表面が平滑にされたことが理解できる。
【００３４】
そこで本発明では、結晶性珪素膜の表面形状を２-1（Ｐ−Ｖ値）におけるBearing Ratioで定量化し、実験結果から２-1（Ｐ−Ｖ値）におけるBearing Ratio、即ち所定の観察領域において、高さが最大値から２-1（Ｐ−Ｖ値）の範囲にある領域が占める割合は、高温アニール前の膜では６〜２８％の範囲にあり、高温アニール後の膜は２９〜７２％と推定される。
【００３５】
なお、このBearing Ratioの範囲は図１２の統計データから設定したものであり、２-1（Ｐ−Ｖ値）におけるBearing Ratioの平均値±３σから算出した値である。また、Bearing Ratioは高さの最大値から累積した値である。
【００３６】
以上述べたように、本発明では、エキシマレーザーなど紫外光によって結晶化された結晶性半導体膜は表面が溶融されて結晶化されるため、所定の領域に対して高さが最大値から最大値と最小値の差分の１／２の範囲にある領域が占める割合は６〜２８％となるが、この結晶性半導体膜を高温アニールよって処理することにより、この領域の占める割合が２９〜７２％へと変化し、膜表面の凸部の頂部が緩やかにすることができる。
【００３７】
また高温アニール工程は結晶粒界や結晶粒内に存在する欠陥を著しく低減するといった効果をも有する。これは水素による未結合手の終端効果と、水素による不純物の除去効果及びそれに伴う半導体原子同士の再結合とによる。そのため、これらの効果を効率良く発揮させるためには、上述の様な処理時間が必要となる。
【００３８】
従って、この還元雰囲気中における熱処理工程はファーネスアニールで行う必要がある。紫外光又は赤外光を照射することによって熱処理を行うと再結晶化が非平衡状態で進行するため結晶粒界や結晶粒内に応力や応力に起因する欠陥を生じるため好ましくない。その点、ファーネスアニールならば平衡状態で再結晶化が進行するのでそのような問題を避けることができる。
【００３９】
また、他の発明の構成は、
絶縁表面を有する基板上に非晶質半導体薄膜を形成する工程と、 紫外光又は赤外光を照射して前記非晶質半導体薄膜を結晶性半導体薄膜に変化させる第１熱処理工程と、
前記結晶性半導体薄膜に対してハロゲン元素を含む還元雰囲気中で第２熱処理を行う工程とを有し、
前記非晶質半導体薄膜を形成する工程の前に、前記絶縁表面を有する基板上に当該非晶質半導体薄膜の結晶化を助長する触媒元素を添加する工程を有することを特徴とする。
【００４０】
この構成において第２熱処理は９００〜１２００℃の温度で行われる。この工程はハロゲン元素による金属元素のゲッタリング作用を狙ったものであり、結晶性半導体薄膜中に存在する金属元素をハロゲン化合物として除去することを目的としている。
【００４１】
【発明の実施の形態】
以上の構成からなる本願発明の実施形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００４２】
【実施例】
〔実施例１〕 本実施例では、本願発明を実施して基板上にＴＦＴを作製する工程について説明する。説明には図１を用いる。
【００４３】
まず、基板１０１として石英基板を用意した。基板１０１としては耐熱性の高い材料を選択しなければならない。石英基板の代わりにシリコン基板、セラミックス基板、結晶化ガラス基板等の耐熱性の高い材料を用いることもできる。
【００４４】
ただし、石英基板を用いる場合は下地膜を設けても設けなくても良いが、他の材料を用いる時は下地膜として絶縁膜を設けることが好ましい。絶縁膜としては、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）、窒化アルミニウム膜（ＡｌxＮy）のいずれか若しくはそれらの積層膜を用いると良い。
【００４５】
また、耐熱性金属層と酸化珪素膜とを積層した下地膜を用いると放熱効果が大幅に高まるので有効である。放熱効果は上述の窒化アルミニウム膜と酸化珪素膜との積層構造でも十分な効果を示す。
【００４６】
こうして絶縁表面を有する基板１０１が準備できたら、エキシマレーザーを用いた結晶化技術を利用して３０nm厚の結晶性珪素膜を形成した。本実施例では概略のみを説明する。
【００４７】
まず本実施例では成膜ガスとしてジシラン（Ｓｉ2Ｈ6）を用いた減圧熱ＣＶＤ法により２０〜６０nm厚の非晶質珪素膜（図示せず）を形成した。この時、膜中に混入するＣ（炭素）、Ｎ（窒素）及びＯ（酸素）といった不純物の濃度を管理することが重要である。これらの不純物が多く存在すると結晶化の進行が妨げられるからである。
【００４８】
本出願人は炭素濃度および窒素の濃度が5×1018atoms/cm3以下（好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下、さらに好ましくは2×1017atoms/cm3以下）、酸素の濃度が1.5×1019atoms/cm3以下（好ましくは5×1018atoms/cm3以下、さらに好ましくは1×1018atoms/cm3以下）となる様に不純物濃度を管理した。また、金属元素は1×1017atoms/cm3となる様に管理した。成膜段階でこの様な濃度管理をしておけば、外部汚染さえ防げば、ＴＦＴ作製工程中に不純物濃度が増加する様なことはない。なお、上記濃度はＳIMS（質量二次イオン分析）の最低濃度領域における値である。
【００４９】
非晶質珪素膜を成膜したら、４５０℃１時間程度の水素出しを行った後、Ｘ線励起のＸｅＣｌエキシマレーザー光を用いて非晶質珪素膜の結晶化工程（第２熱処理）を行った。本実施例ではレーザー照射エリアが７cm×７cmで、レーザーエネルギー密度を３００mJ/cm2とし、レーザー光のパルス幅を１５０nsecとした。こうして結晶性珪素膜１０２を得た。（図１（Ａ））
【００５０】
なお、減圧熱ＣＶＤ法で形成した非晶質珪素膜と同等の膜質が得られるのであればプラズマＣＶＤ法を用いても良い。また、非晶質珪素膜の代わりに非晶質珪素膜中にゲルマニウムを含有させたシリコンゲルマニウム（SiｘGe１−ｘ (0<X<1)で表される）等の非晶質半導体薄膜を用いても良い。その場合、シリコンゲルマニウム中に含まれるゲルマニウムは５atomic％以下となる様にしておくことが望ましい。
【００５１】
次に、還元雰囲気中で９００〜１２００℃（好ましくは１０００〜１１５０℃）の温度範囲の熱処理工程（第２熱処理）を行った。本実施例では水素雰囲気中で１０５０℃、２５分の加熱処理を行った。この結果、珪素膜の表面において、高さが最大値から最大値と最小値の差分の１／２の範囲にある領域が占める割合が２９〜７２％の範囲にすることができる。（図１（Ｂ））
【００５２】
還元雰囲気としては水素雰囲気、アンモニア雰囲気、水素又はアンモニアを含む不活性雰囲気（水素と窒素又は水素とアルゴンの混合雰囲気など）が望ましいが、不活性雰囲気でも結晶性珪素膜の表面の平坦化は可能である。しかし、還元作用を利用して自然酸化膜の還元を行うとエネルギーの高いシリコン原子が多く発生し、結果的に平坦化効果が高まるので好ましい。
【００５３】
ただし、特に注意が必要なのは雰囲気中に含まれる酸素又は酸素化合物（例えばＯＨ基）の濃度を１０ppm以下（好ましくは１ppm以下）にしておくことである。さもないと水素による還元反応が起こらなくなってしまう。
【００５４】
こうして結晶性珪素膜１０３を得た。結晶性珪素膜１０３は９００〜１２００℃という高い温度における水素熱処理によって非常に表面が平坦化された。また、高い温度で熱処理されるので、結晶粒内には殆ど積層欠陥等が存在しなかった。この点については後述する。
【００５５】
こうして結晶性珪素膜１０３が得られたら、次に結晶性珪素膜１０３をパターニングして活性層１０４を形成した。なお、本実施例では活性層を形成する前に水素雰囲気中での熱処理を行っているが、活性層を形成した後に行うこともできる。その場合、パターン化されていることによって結晶性珪素膜に発生する応力が緩和されるため好ましい。
【００５６】
そして熱酸化工程を行って活性層１０４の表面に１０nm厚の酸化珪素膜１０５を形成した。この酸化珪素膜１０５はゲート絶縁膜として機能する。また、活性層は５nmの厚さだけ膜減りするため膜厚は３０nmとなった。最終的に５〜４０nm厚の活性層（特にチャネル形成領域）が残る様に、熱酸化による膜減りを考慮して非晶質珪素膜（出発膜）の膜厚を決定しておくことが必要である。
【００５７】
ゲート絶縁膜１０５を形成したら、その上に導電性を有する多結晶珪素膜を形成し、パターニングによりゲート配線１０６を形成した。（図１（Ｃ））
【００５８】
なお、本実施例ではゲート配線としてＮ型導電性を持たせた多結晶珪素膜を利用するが、材料はこれに限定されるものではない。特に、ゲート配線の抵抗を下げるにはタンタル、タンタル合金又はタンタルと窒化タンタルとの積層膜を用いることも有効である。さらに低抵抗なゲート配線を狙うならば銅や銅合金を用いても有効である。
【００５９】
図１（Ｃ）の状態が得られたら、Ｎ型導電性又はＰ型導電性を付与する不純物を添加して不純物領域１０７を形成した。この時の不純物濃度は後のＬＤＤ領域の不純物濃度を鑑みて決定した。本実施例では１×１０18atoms/cm3の濃度で砒素を添加したが、不純物も濃度も本実施例に限定される必要はない。
【００６０】
次に、ゲート配線１０６の表面に５〜１０nm程度の薄い酸化珪素膜１０８を形成した。これは熱酸化法やプラズマ酸化法を用いて形成すれば良い。この酸化珪素膜１０８の形成には、次のサイドウォール形成工程でエッチングストッパーとして機能させる目的がある。
【００６１】
エッチングストッパーとなる酸化珪素膜１０８を形成したら、窒化珪素膜を形成してエッチバックを行い、サイドウォール１０９を形成した。こうして図１（Ｄ）の状態を得た。
【００６２】
なお、本実施例ではサイドウォールとして窒化珪素膜を用いたが、多結晶珪素膜や非晶質珪素膜を用いることもできる。勿論、ゲート配線の材料が変われば、それに応じてサイドウォールとして用いることのできる材料も変わることは言うまでもない。
【００６３】
次に、再び先程と同一導電型の不純物を添加した。この時に添加する不純物濃度は先程の工程よりも高い濃度とした。本実施例では不純物として砒素を用い、濃度は１×１０21atoms/cm3とするがこれに限定する必要はない。この不純物の添加工程によりソース領域１１０、ドレイン領域１１１、ＬＤＤ領域１１２及びチャネル形成領域１１３が画定した。（図１（Ｅ））
【００６４】
こうして各不純物領域が形成されたらファーネスアニール、レーザーアニール又はランプアニール等の熱処理により不純物の活性化を行った。
【００６５】
次に、ゲート配線１０６、ソース領域１１０及びドレイン領域１１１の表面に形成された酸化珪素膜を除去し、それらの表面を露呈させた。そして、５nm程度のコバルト膜（図示せず）を形成して熱処理工程を行った。この熱処理によりコバルトとシリコンとの反応が起こり、シリサイド層（コバルトシリサイド層）１１４が形成された。（図１（Ｆ））
【００６６】
この技術は公知のサリサイド技術である。従って、コバルトの代わりにチタンやタングステンを用いても構わないし、熱処理条件等は公知技術を参考にすれば良い。本実施例では赤外光を照射して熱処理工程を行った。
【００６７】
こうしてシリサイド層１１４を形成したら、コバルト膜を除去した。その後、１μm厚の層間絶縁膜１１５を形成した。層間絶縁膜１１５としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜又は樹脂膜（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン（ＢＣＢ）等）を用いれば良い。また、これらの絶縁膜を自由な組み合わせで積層しても良い。
【００６８】
次に、層間絶縁膜１１５にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線１１６及びドレイン配線１１７を形成した。最後に素子全体に対して水素雰囲気中で３００℃２時間のファーネスアニールを行い、水素化を完了した。
【００６９】
こうして、図１（Ｆ）に示す様なＴＦＴが得られた。なお、本実施例で説明した構造は一例であって本願発明を適用しうるＴＦＴ構造はこれに限定されない。従って、公知のあらゆる構造のＴＦＴに対して適用可能である。また、結晶性珪素膜１０３を形成した以降の工程における数値条件も本実施例に限定される必要はない。さらには、公知のチャネルドープ工程（しきい値電圧を制御するための不純物添加工程）を本実施例のどこかに導入してもなんら問題はない。
【００７０】
また、本実施例では出発膜である非晶質珪素膜を成膜する段階で徹底的にＣ、Ｎ、Oといった不純物の濃度を管理しているため、完成したＴＦＴの活性層中に含まれる各不純物濃度は、炭素及び窒素の濃度が5×1018atoms/cm3以下（好ましくは1×1018atoms/cm3以下、さらに好ましくは5×1017atoms/cm3以下、さらに好ましくは2×1017atoms/cm3以下）、酸素の濃度が1.5×1019atoms/cm3以下（好ましくは5×1018atoms/cm3以下、さらに好ましくは1×1018atoms/cm3以下）のままであった。また、金属元素は1×1017atoms/cm3以下であった。
【００７１】
また、本願発明はトップゲート構造に限らず、逆スタガ型ＴＦＴに代表されるボトムゲート構造に対しても容易に適用することが可能であることは言うまでもない。
【００７２】
また、本実施例ではＮチャネル型ＴＦＴを例にとって説明したが、公知技術と組み合わせればＰチャネル型ＴＦＴを作製することも容易である。さらに公知技術を組み合わせれば同一基板上にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを形成して相補的に組み合わせ、ＣＭＯＳ回路を形成することも可能である。
【００７３】
さらに、図１（Ｆ）の構造においてドレイン配線１１７と電気的に接続する画素電極（図示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチング素子を形成することも容易である。
【００７４】
即ち、本願発明は液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置などのアクティブマトリクス型の電気光学装置を作製する際にも実施することが可能である。
【００７５】
〔実施例２〕 本実施例では、実施例１において９００〜１２００℃の水素アニール工程を行う際に膜中の金属元素を除去する工程を兼ねる場合について説明する。
【００７６】
本実施例では水素雰囲気中に０．１〜５wt％のハロゲン化水素（代表的には塩化水素）を混合した雰囲気中で９００〜１２００℃の熱処理工程を行った。ハロゲン化水素としては他にもＮＦ3やＨＢｒなどを用いることもできる。
【００７７】
本実施例を採用することで、結晶性珪素膜中から金属元素を除去又は低減することができる。金属元素の濃度は１×１０17atoms/cm3以下にまで低減されるので、金属元素の存在によってＴＦＴ特性（特にオフ電流値）がばらつく様なことを防ぐことができる。
【００７８】
（実施例３） 本実施例では、本願発明によって作製された反射型液晶表示装置の例を図２に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
【００７９】
図２（Ａ）において１１は絶縁表面を有する基板（酸化珪素膜を設けたセラミックス基板）、１２は画素マトリクス回路、１３はソースドライバー回路、１４はゲイトドライバー回路、１５は対向基板、１６はＦＰＣ（フレキシブルプリントサーキット）、１７は信号処理回路である。信号処理回路１７としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、ガラス基板上にＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
【００８０】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【００８１】
ここで図２（Ａ）のドライバー回路１３、１４を構成する回路の一例を図２（Ｂ）に示す。なお、ＴＦＴ部分については既に実施例１で説明しているので、ここでは必要箇所のみの説明を行う。
【００８２】
図２（Ｂ）において、５０１、５０２はＮチャネル型ＴＦＴ、５０３はＰチャネル型ＴＦＴであり、５０１と５０３のＴＦＴでＣＭＯＳ回路を構成している。５０４は窒化珪素膜／酸化珪素膜／樹脂膜の積層膜でなる絶縁層、その上にはチタン配線５０５が設けられ、前述のＣＭＯＳ回路とＴＦＴ５０２とが電気的に接続されている。チタン配線はさらに樹脂膜でなる絶縁層５０６で覆われている。二つの絶縁層５０４、５０６は平坦化膜としての機能も有している。
【００８３】
また、図２（Ａ）の画素マトリクス回路１２を構成する回路の一部を図２（Ｃ）に示す。図２（Ｃ）において、５０７はダブルゲート構造のＮチャネル型ＴＦＴでなる画素ＴＦＴであり、画素領域内に大きく広がる様にしてドレイン配線５０８が形成されている。なお、ダブルゲート構造以外にシングルゲート構造やトリプルゲート構造などを採用しても構わない。
【００８４】
その上には絶縁層５０４が設けられ、その上にチタン配線５０５が設けられている。この時、絶縁層５０４の一部には凹部が落とし込み部が形成され、最下層の窒化シリコン及び酸化シリコンのみが残される。これによりドレイン配線５０８とチタン配線５０５との間で補助容量が形成される。
【００８５】
また、画素マトリクス回路内に設けられたチタン配線５０５はソース・ドレイン配線と後の画素電極との間において電界遮蔽効果をもたらす。さらに、複数設けられた画素電極間の隙間ではブラックマスクとしても機能する。
【００８６】
そして、チタン配線５０５を覆って絶縁層５０６が設けられ、その上に反射性導電膜でなる画素電極５０９が形成される。勿論、画素電極５０９の表面に反射率を上げるための工夫をなしても構わない。また、実際には画素電極５０９の上に配向膜や液晶層が設けられるが、ここでの説明は省略する。
【００８７】
本願発明を用いて以上の様な構成でなる反射型液晶表示装置を作製することができる。勿論、公知の技術と組み合わせれば容易に透過型液晶表示装置を作製することもできる。さらに、公知の技術と組み合わせればアクティブマトリクス型のＥＬ表示装置も容易に作製することができる。
【００８８】
また、図面では区別していないが画素マトリクス回路を構成する画素ＴＦＴと、ドライバー回路や信号処理回路を構成するＣＭＯＳ回路とでゲート絶縁膜の膜厚を異ならせることも可能である。
【００８９】
画素マトリクス回路ではＴＦＴに印加される駆動電圧が高いので５０〜２００nm程度の膜厚のゲート絶縁膜が必要である。一方、ドライバー回路や信号処理回路ではＴＦＴに印加される駆動電圧は低く、逆に高速動作が求められるのでゲート絶縁膜の膜厚を３〜３０nm程度と画素ＴＦＴよりも薄くすることが有効である。
【００９０】
（実施例４） 上記実施例によって作製された液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【００９１】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【００９２】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図５に示す。図５に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【００９３】
図５に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【００９４】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。
【００９５】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【００９６】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【００９７】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小くてもそれを補うようにしてもよい。
【００９８】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【００９９】
なお、図５に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の液晶表示装置の表示媒体として用いることができる。
【０１００】
（実施例５）
本願発明を実施して形成されたＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１０１】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図３及び図４に示す。
【０１０２】
図３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示装置２００３やその他の信号制御回路に適用することができる。
【０１０３】
図３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１０４】
図３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１０５】
図３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０１０６】
図３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に適用することができる。
【０１０７】
図３（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示装置２５０２やその他の信号制御回路に適用することができる。
【０１０８】
図４（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１０９】
図４（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１１０】
なお、図４（Ｃ）は、図４（Ａ）及び図４（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０５〜２８０７、ダイクロイックミラー２８０３、２８０４、光学レンズ２８０８、２８０９、２８１１、液晶表示装置２８１０、投射光学系２８１２で構成される。投射光学系２８１２は、投射レンズを備えた光学系で構成される。本実施例は液晶表示装置２８１０を三つ使用する三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１１１】
また、図４（Ｄ）は、図４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、光源２８１３、２８１４、合成プリズム２８１５、コリメータレンズ２８１６、２８２０、レンズアレイ２８１７、２８１８、偏光変換素子２８１９で構成される。なお、図４（Ｄ）に示した光源光学系は光源を２つ用いたが、光源を３〜４つ、あるいはそれ以上用いてもよく、勿論、光源を１つ用いてもよい。また、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等を設けてもよい。
【０１１２】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜４のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 電気光学装置の構成を示す図。
【図３】 電子機器の構成を示す図。
【図４】 電子機器の構成を示す図。
【図５】 無しきい値反強誘電性混合液晶の特性図。
【図６】 高温アニール前の結晶性珪素膜表面のＳＥＭ観察写真。
【図７】 高温アニール後の結晶性珪素膜表面のＳＥＭ観察写真。
【図８】 高温アニール前の結晶性珪素膜表面のＡＦＭ像。
【図９】 高温アニール後の結晶性珪素膜表面のＡＦＭ像。
【図１０】 高温アニール前のＡＦＭ像の高さのHistogram分布、Bearing Ratio曲線。
【図１１】 高温アニール後のＡＦＭ像の高さのHistogram分布、Bearing Ratio曲線。
【図１２】 Ｐ−Ｖの半値におけるBearing Ratioの統計データ。
Claims (8)
- 基板上に非晶質半導体薄膜を形成し、
紫外光又は赤外光を照射して前記非晶質半導体薄膜を結晶性半導体薄膜に変化させる第１熱処理を行い、
前記結晶性半導体薄膜に対して還元雰囲気として水素雰囲気又はアンモニア雰囲気中で９００〜１２００℃の第２熱処理をすることを特徴とする半導体装置の作製方法。 - 請求項１において、
前記紫外光は、紫外光ランプまたはＫｒＦ、ＸｅＣｌ、ＡｒＦを励起ガスとするエキシマレーザーを用いることを特徴とする半導体装置の作製方法。 - 請求項１において、
前記赤外光は、赤外光ランプまたはＮｄ：ＹＡＧレーザー、Ｎｄ：ガラスレーザー、ルビーレーザーを用いることを特徴とする半導体装置の作製方法。 - 請求項２または請求項３において、
前記レーザーのビーム形状は線状であることを特徴とする半導体装置の作製方法。 - 請求項２または請求項３において、
前記レーザーのビーム形状は面状であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一項において、
前記非晶質半導体薄膜を形成する際に、前記非晶質半導体薄膜中の炭素及び窒素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下且つ酸素の濃度を１．５×１０１９ａｔｏｍｓ／ｃｍ３以下に管理することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一項において、
前記非晶質半導体薄膜を形成する際に、前記非晶質半導体薄膜中の炭素及び窒素の濃度を１×１０１８ａｔｏｍｓ／ｃｍ３以下且つ酸素の濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下に管理することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項７のいずれか一項において、
前記第２熱処理はファーネスアニール処理であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19965899A JP4493752B2 (ja) | 1998-07-17 | 1999-07-13 | 半導体装置の作製方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-203205 | 1998-07-17 | ||
| JP20320598 | 1998-07-17 | ||
| JP11-135055 | 1999-05-14 | ||
| JP13505599 | 1999-05-14 | ||
| JP19965899A JP4493752B2 (ja) | 1998-07-17 | 1999-07-13 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001035790A JP2001035790A (ja) | 2001-02-09 |
| JP2001035790A5 JP2001035790A5 (ja) | 2006-08-10 |
| JP4493752B2 true JP4493752B2 (ja) | 2010-06-30 |
Family
ID=27317007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19965899A Expired - Fee Related JP4493752B2 (ja) | 1998-07-17 | 1999-07-13 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4493752B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| JP4526764B2 (ja) * | 2002-01-17 | 2010-08-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の生産システム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05299339A (ja) * | 1991-03-18 | 1993-11-12 | Semiconductor Energy Lab Co Ltd | 半導体材料およびその作製方法 |
| JP3287596B2 (ja) * | 1992-01-31 | 2002-06-04 | キヤノン株式会社 | 半導体基材及びその加工方法 |
| JP2779289B2 (ja) * | 1992-05-11 | 1998-07-23 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
| JP3241515B2 (ja) * | 1992-12-04 | 2001-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| JP3197707B2 (ja) * | 1993-10-06 | 2001-08-13 | 松下電器産業株式会社 | シリコン薄膜の結晶化方法および表示装置 |
| JP3364081B2 (ja) * | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3675886B2 (ja) * | 1995-03-17 | 2005-07-27 | 株式会社半導体エネルギー研究所 | 薄膜半導体デバイスの作製方法 |
| JP3389022B2 (ja) * | 1996-09-27 | 2003-03-24 | シャープ株式会社 | 半導体装置 |
| JP3597331B2 (ja) * | 1996-10-24 | 2004-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1999
- 1999-07-13 JP JP19965899A patent/JP4493752B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035790A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7192813B2 (en) | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same | |
| US7282398B2 (en) | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same | |
| JP5244890B2 (ja) | 半導体装置 | |
| US20010015441A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US6337235B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4376331B2 (ja) | 半導体装置の作製方法 | |
| JP5427482B2 (ja) | マイクロプロセッサ | |
| JP4450900B2 (ja) | 半導体装置の作製方法 | |
| JP2001053285A (ja) | 半導体装置及びその作製方法 | |
| JP4493752B2 (ja) | 半導体装置の作製方法 | |
| JP2000133594A (ja) | 半導体装置の作製方法 | |
| JP2003203925A (ja) | 半導体装置およびその作製方法 | |
| JP4493751B2 (ja) | 半導体装置の作製方法 | |
| JP3998888B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP4493750B2 (ja) | 半導体装置の作製方法 | |
| JP4493749B2 (ja) | 半導体装置の作製方法 | |
| JP4712156B2 (ja) | 半導体装置の作製方法 | |
| JP4201239B2 (ja) | 半導体装置 | |
| JP2000114173A (ja) | 半導体装置の作製方法 | |
| JP4256087B2 (ja) | 半導体装置の作製方法 | |
| JP4105211B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2000114172A (ja) | 半導体装置の作製方法 | |
| JP4758000B2 (ja) | 半導体装置の作製方法 | |
| JP4198703B2 (ja) | 半導体装置 | |
| JP4429598B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |