JP5427482B2 - マイクロプロセッサ - Google Patents

マイクロプロセッサ Download PDF

Info

Publication number
JP5427482B2
JP5427482B2 JP2009143225A JP2009143225A JP5427482B2 JP 5427482 B2 JP5427482 B2 JP 5427482B2 JP 2009143225 A JP2009143225 A JP 2009143225A JP 2009143225 A JP2009143225 A JP 2009143225A JP 5427482 B2 JP5427482 B2 JP 5427482B2
Authority
JP
Japan
Prior art keywords
film
crystalline silicon
island
silicon film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009143225A
Other languages
English (en)
Other versions
JP2009206527A5 (ja
JP2009206527A (ja
Inventor
舜平 山崎
久 大谷
圭恵 森若
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009143225A priority Critical patent/JP5427482B2/ja
Publication of JP2009206527A publication Critical patent/JP2009206527A/ja
Publication of JP2009206527A5 publication Critical patent/JP2009206527A5/ja
Application granted granted Critical
Publication of JP5427482B2 publication Critical patent/JP5427482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は半導体薄膜を利用した半導体装置に関する技術であり、特に結晶性珪素膜を利用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）で構成する半導体装置及びその作製方法に関する。
なお、本明細書において、半導体装置とは半導体特性を利用して機能する装置全般を指すものである。従って、ＴＦＴの如き単体の半導体素子のみならず、ＴＦＴを有する電気光学装置や半導体回路及びそれらを搭載した電子機器も半導体装置である。
近年、アクティブマトリクス型液晶表示装置の様な電気光学装置に用いられるＴＦＴの開発が活発に進められている。
アクティブマトリクス型液晶表示装置は、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノリシック型表示装置である。また、さらにγ補正回路、メモリ回路、クロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
この様なドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（単結晶シリコン膜又はポリシリコン膜）
を活性層としたＴＦＴが検討されている。
本出願人は、ガラス基板上に結晶性珪素膜を得るための技術として特開平７−１３０６５２号公報記載の技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を添加し、加熱処理を行うことで結晶性珪素膜を得るものである。
この技術は触媒元素の作用により非晶質珪素膜の結晶化温度を50〜100 ℃も引き下げることが可能であり、結晶化に要する時間も 1/5〜1/10にまで低減することができる。
しかしながら、ＴＦＴで組む回路に対して従来のＬＳＩに匹敵する回路性能を要求される様になってくると、これまでの技術で形成された結晶性珪素膜では、仕様を満たすに十分な性能を有するＴＦＴを作製することが困難な状況になってきた。
本願発明では単結晶半導体薄膜又は実質的な単結晶半導体薄膜を実現するための技術を提供することを課題とする。なお、実質的な単結晶半導体薄膜とは、結晶粒界や欠陥等のキャリアの移動を阻害する障壁として機能する部分をなくした多結晶半導体薄膜の如き結晶性半導体薄膜を指す。
そして、本願発明の単結晶半導体薄膜又は実質的な単結晶半導体薄膜をチャネル形成領域として有する高性能なＴＦＴを実現させ、そのＴＦＴで組まれた回路を有する高性能な半導体装置を提供することを課題とする。
なお、本明細書中では単結晶半導体薄膜、多結晶半導体薄膜及び微結晶半導体薄膜等の結晶性を有する半導体薄膜をまとめて結晶性半導体薄膜と呼ぶ。
本願発明を実施するための構成の一つは、 第１熱処理を行い、非晶質半導体薄膜を結晶性半導体薄膜に変化させる工程と、 前記結晶性半導体薄膜に対して還元雰囲気中で９００〜１２００℃の第２熱処理を行う工程と、 を有することを特徴とする。
上記構成において、第２熱処理は結晶性半導体薄膜の表面に形成された自然酸化膜（例えば酸化珪素膜）が還元される温度であれば良く、具体的には９００〜１２００℃（好ましくは１０００〜１１００℃）の温度範囲で行われる。また、処理時間は少なくとも３分以上、３分〜２時間、代表的には１０分〜３０分が好ましい。これは第２熱処理による効果を発揮するために必要な時間である。
なお、第２熱処理は結晶性半導体薄膜を島状に加工してから行っても良い。また、熱処理手段はファーネスアニール処理（電熱炉で行うアニール処理）で行う。
本願発明の特徴は、まず公知技術を利用して結晶性半導体薄膜を形成し、その結晶性半導体薄膜に対して９００〜１２００℃の還元雰囲気中（代表的には水素雰囲気）で熱処理を行う点にある。
この工程にはまず結晶性半導体薄膜の表面を平坦化する効果がある。これは表面エネルギーを最小化しようとする半導体原子の増速表面拡散の結果である。また、同時にこの工程は結晶粒界や結晶粒内に存在する欠陥を著しく低減するといった効果をも有する。これは水素による未結合手の終端効果と、水素による不純物の除去効果及びそれに伴う半導体原子同士の再結合とによる。そのため、これらの効果を効率良く発揮させるためには、上述の様な処理時間が必要となる。
従って、この還元雰囲気中における熱処理工程はファーネスアニールで行う必要がある。紫外光又は赤外光を照射することによって熱処理を行うと再結晶化が非平衡状態で進行するため結晶粒界や結晶粒内に応力や応力に起因する欠陥を生じるため好ましくない。その点、ファーネスアニールならば平衡状態で再結晶化が進行するのでその様な問題を避けることができる。
また、他の発明の構成は、 第１熱処理を行い、非晶質半導体薄膜を結晶性半導体薄膜に変化させる工程と、 第２熱処理として前記結晶性半導体薄膜に対して紫外光又は赤外光を照射する工程と、 前記結晶性半導体薄膜に対して還元雰囲気中で９００〜１２００℃の第３熱処理を行う工程と、 を有することを特徴とする。
この構成は結晶性半導体薄膜を形成した後に紫外光又は赤外光を照射することによって結晶性の改善を行うことに特徴がある。なお、ここで言う結晶性の改善とは結晶粒内や結晶粒界に存在する欠陥及び準位の低減を指す。
この場合、紫外光を用いる場合はエキシマレーザー光又は紫外光ランプから発する光を用いればよく、赤外光を用いる場合は赤外光ランプから発する光を用いれば良い。
ただし、紫外光又は赤外光を照射する際は光のエネルギーに注意が必要である。なぜならばここで結晶性珪素膜を加熱しすぎると結晶粒内に応力や欠陥が大量に発生し、膜中に残ってしまうからである。実験によれば膜面温度が６００〜８００℃となる様な処理条件であれば結晶性の改善が効率よく行うことができうる。例えば、エキシマレーザーのエネルギー値に置き換えると１００〜３００mJ/cm2で照射すれば良いことになる。
この平坦化の効果は結晶性にエキシマレーザー紫外光を照射した場合に非常に有効である。
エキシマレーザーを照射すると、半導体膜は表面から瞬時に溶融し、その後基板への熱伝導のため溶融した半導体膜は基板側から冷却し凝固する。この凝固過程において再結晶化し、大粒径の結晶性半導体膜となる。しかし、いったん溶融させるため、体積膨張がおこるため半導体膜表面に凹凸（リッジ）が生ずる。トップゲート型のＴＦＴの場合には、凹凸のある表面がゲート絶縁膜との界面となるため、素子特性が大きく左右される。
以下に、本発明人による実験結果を用いて、本発明の高温アニールの効果を説明する。
まず、実験手順を説明する。石英基板に非晶質珪素膜を厚さ５０nm成膜した。
成膜には、減圧ＣＶＤ法を用い、成膜ガスとして、ジシラン（Ｓｉ2Ｈ6）（流量２５０sccm）、ヘリウム（Ｈｅ）（流量３００sccm）とした。基板温度４６５℃、成膜時の圧力は０．５torrとした。
非晶質珪素膜表面をバッファードフッ酸でエッチングして自然酸化膜や汚染物を除去した。つぎに、ＸｅＣｌエキシマレーザー光を照射して、非晶質珪素膜を結晶化した。レーザー照射時の雰囲気は大気中であり、また基板温度は室温とし、レーザーエネルギー密度は４００mJ/cm2 であり、レーザー光のパルス幅は１５０nsecである。
そして、結晶性珪素膜を高温アニール処理した。高温アニール処理の条件は以下のようにした。雰囲気は１００％の水素とし、真空度は７００torr、アニール温度は１０００℃、アニール時間は２５分とした。なお高温アニール処理前に、結晶性珪素膜をフッ酸でウェットエッチング処理して、表面の自然酸化膜や汚染物を除去した。
高温アニールの効果を確認するため、高温アニール前後の結晶性珪素膜の表面をＳＥＭで観察した、図８に高温アニール前の観察写真を、図９に高温アニール後の観察写真を示す。図８、図９からも明らかなように、表面形状が高温アニール前後で明らかに異なっている。
更に珪素膜の表面形状をＡＦＭ（原子間力顕微鏡）でも観察した。図１０に高温アニール前の結晶性珪素膜のＡＦＭによる観察像を示し、図１１に高温アニール後の結晶性珪素膜のＡＦＭによる観察像を示す。なお、観察範囲は図１０、図１１とも１．５μm×１．５μmの矩形の領域である。
図１０、図１１から明らかなように、高温アニールの前後で結晶性珪素膜の表面形状は明らかに異なっている。高温アニール前・後とも結晶性珪素膜表面に凹凸があるが、高温アニール前では凸部が急峻でその頂部は尖っており、全体的に鋸歯状を呈している。このような凸部を有する表面がゲート絶縁膜とチャネル形成領域の界面となると、素子の特性に非常に悪影響を及ぼすと考えられる。対照的に、高温アニール後の凸部はなめらかであり、頂部は丸みを帯びているため、ゲート絶縁膜／チャネル形成領域界面特性は高温アニール前よりも改善される。
図８〜図１１に示す観察像からでも、高温アニールよって結晶化珪素膜の表面が平坦化、平滑化されることが理解できるが、更に、高温アニール前後の表面形状の差異を定量化するため、ＡＦＭ像の高さのHistogram（ヒストグラム）分布を算出した。更にこのHistogram分布のBearing Ratio曲線を算出した。Bearing Ratio曲線とはHistogram分布の累積度数を示すカーブである。
図１２、図１３にＡＦＭ像の高さのヒストグラムとBearing Ratio曲線を示す。図１２は高温アニール前のデータであり、ヒストグラムのピッチはおよそ０．１６nmである。図１３には高温アニール後のデータであり、ヒストグラムのピッチはおよそ０．２０nmである。
ＡＦＭによる測定領域は１．５μm×１．５μmである。Bearing Ratio曲線とはヒストグラムのデータの累積度数を表した曲線である。図１２、図１３の曲線は高さの最大値から累積したものであり、最大値から任意の高さの面積が全面積に占める割合（％）を示している。また、図１２、図１３において、グラフ中の点線で示す水平線はＰ−Ｖ値（Peak to Valley、高さの最大値と最小値の差分）
の１／２の値を示す。
更に、高温アニール前後の珪素膜において、それぞれ１０の領域（１．５μm×１．５μmの矩形の領域）でＡＦＭ像を観察し、各観察領域での２-1（Ｐ−Ｖ値）におけるBearing Ratioを算出した。各観察領域におけるBearing Ratioとその統計データを図１４に示す。
図１２、図１３の曲線を比較すると、高温アニール前の高さ分布は低部側に偏っているが、高温アニール後ではその偏りが高いほうへシフトして、ヒストグラムはＰ−Ｖの１／２の位置に対して対称的になっている。このことはBearing Ratio曲線から容易に理解できる。
高さが２-1（Ｐ−Ｖ）におけるBearing Ratioは図１２では約２０％であり、図１３では約５１％である。即ち、高さが最高値から２-1（Ｐ−Ｖ値）の範囲にある領域の面積が全面積に占める割合は、高温アニール前は約２０％であるのに対して、高温アニール後は約５１％である。この割合の違いからも、高温アニールによって、尖っていた頂部が丸みを帯びて、珪素膜の表面が平滑にされたことが理解できる。
そこで本発明では、結晶性珪素膜の表面形状を２-1（Ｐ−Ｖ値）におけるBearing Ratioで定量化し、実験結果から２-1（Ｐ−Ｖ値）におけるBearing Ratio、即ち所定の観察領域において、高さが最大値から２-1（Ｐ−Ｖ値）の範囲にある領域が占める割合は、高温アニール前の膜では６〜２８％の範囲にあり、高温アニール後の膜は２９〜７２％と推定される。
なお、このBearing Ratioの範囲は図１４の統計データから設定したものであり、２-1（Ｐ−Ｖ値）におけるBearing Ratioの平均値±３σから算出した値である。また、Bearing Ratioは高さの最大値から累積した値である。
以上述べたように、本発明では、エキシマレーザーなど紫外光によって結晶化された結晶性半導体膜は表面が溶融されて結晶化されるため、所定の領域に対して高さが最大値から最大値と最小値の差分の１／２の範囲にある領域が占める割合は６〜２８％となるが、この結晶性半導体膜を高温アニールよって処理することにより、この領域の占める割合が２９〜７２％へと変化し、膜表面の凸部の頂部を緩やかにすることができる。
以上述べた実験は非晶質珪素膜にエキシマレーザーを照射した例であるが、本発明の結晶性珪素膜に照射した場合もほぼ同様な表面形状になると考えられる。
本発明では高温アニール前のBearing Ratioは実験結果よりも大きくなると考えられ、高温アニール後のBearing Ratioは２９〜７２％、代表的には３５〜６０％の範囲にあると予測される。
また、他の発明の構成は、 第１熱処理を行い、非晶質半導体薄膜を結晶性半導体薄膜に変化させる工程と、 前記結晶性半導体薄膜に対してハロゲン元素を含む還元雰囲気中で第２熱処理を行う工程と、 を有することを特徴とするものである。
この構成において第２熱処理は９００〜１２００℃の温度で行われる。この工程はハロゲン元素による金属元素のゲッタリング作用を狙ったものであり、結晶性半導体薄膜中に存在する金属元素をハロゲン化して除去することを目的としている。
薄膜トランジスタの作製工程を示す図。 電気光学装置の構成を示す図。 半導体回路の構成を示す図。 電子機器の構成を示す図。 電子機器の構成を示す図。 電子線回折パターンを模式的に示した図。 無しきい値反強誘電性混合液晶の特性図。 高温アニール前の結晶性珪素膜表面のＳＥＭ観察写真。 高温アニール後の結晶性珪素膜表面のＳＥＭ観察写真。 高温アニール前の結晶性珪素膜表面のＡＦＭ像。 高温アニール後の結晶性珪素膜表面のＡＦＭ像。 高温アニール前のＡＦＭ像の高さのHistogram（ヒストグラム）分布、Bearing Ratio曲線。 高温アニール後のＡＦＭ像の高さのHistogram（ヒストグラム）分布、Bearing Ratio曲線。 Ｐ−Ｖの１／２におけるBearing Ratioの統計データ。
以上の構成からなる本願発明の実施形態について、以下に記載する実施例でもって詳細な説明を行うこととする。
本実施例では、本願発明を実施して基板上にＴＦＴを作製する工程について説明する。説明には図１を用いる。
まず、基板１０１として石英基板を用意した。基板１０１としては耐熱性の高い材料を選択しなければならない。石英基板の代わりにシリコン基板、セラミックス基板、結晶化ガラス基板等の耐熱性の高い材料を用いることもできる。
ただし、石英基板を用いる場合は下地膜を設けても設けなくても良いが、他の材料を用いる時は下地膜として絶縁膜を設けることが好ましい。絶縁膜としては、酸化珪素膜（ＳｉＯx ）、窒化珪素膜（Ｓｉx Ｎy ）、酸化窒化珪素膜（ＳｉＯx Ｎy ）、窒化アルミニウム膜（ＡｌxＮy）のいずれか若しくはそれらの積層膜を用いると良い。
また、耐熱性金属層と酸化珪素膜とを積層した下地膜を用いると放熱効果が大幅に高まるので有効である。放熱効果は上述の窒化アルミニウム膜と酸化珪素膜との積層構造でも十分な効果を示す。
こうして絶縁表面を有する基板１０１が準備できたら、公知の結晶化技術を利用して３０nm厚の結晶性珪素膜１０２を形成した。本実施例では概略のみを説明する。
まず本実施例では成膜ガスとしてジシラン（Ｓｉ2Ｈ6）を用いた減圧熱ＣＶＤ法により２０〜６０nm厚の非晶質珪素膜を形成した。この時、膜中に混入するＣ（炭素）、Ｎ（窒素）及びＯ（酸素）といった不純物の濃度を徹底的に管理することが重要である。これらの不純物が多く存在すると結晶化の進行が妨げられるからである。
本出願人は炭素及び窒素の濃度が５×１０18 atoms/cm3以下（好ましくは１×１０18 atoms/cm3以下、さらに好ましくは５×１０17 atoms/cm3以下、さらに好ましくは２×１０17 atoms/cm3以下）、酸素の濃度が１．５×１０19 atoms/cm3以下（好ましくは５×１０18 atoms/cm3以下、さらに好ましくは１×１０18 atoms/cm3以下）となる様に不純物濃度を管理した。また、金属元素は１×１０17 atoms/cm3以下となる様に管理した。成膜段階でこの様な濃度管理をしておけば、外部汚染さえ防げばＴＦＴ作製工程中に不純物濃度が増加する様なことはない。
非晶質珪素膜を成膜したら、４５０℃１時間程度の水素出しを行った後、不活性雰囲気、水素雰囲気または酸素雰囲気において５５０〜７００℃（代表的には５５０〜６５０℃）の温度で１２〜３６時間の加熱処理を加えて結晶性珪素膜１０２を得た。（図１（Ａ））
なお、減圧熱ＣＶＤ法で形成した非晶質珪素膜と同等の膜質が得られるのであればプラズマＣＶＤ法を用いても良い。また、非晶質珪素膜の代わりに非晶質珪素膜中にゲルマニウムを含有させたシリコンゲルマニウム（SiｘGe１−ｘ (0<X<1)で表される）等の非晶質半導体薄膜を用いても良い。その場合、シリコンゲルマニウム中に含まれるゲルマニウムは５atomic％以下となる様にしておくことが望ましい。
こうして図１（Ａ）の状態が得られたら、次に紫外光又は赤外光を結晶性珪素膜１０２に対して照射した。本実施例ではXeClを励起ガスとしたエキシマレーザー照射によって熱処理を行った。エキシマレーザーのビーム形状は線状ビームであっても良いが、処理の均一性を高めるには面状ビームであることが望ましい。
なお、この紫外光又は赤外光を照射する工程は省略しても構わない。（図１（Ｂ））
こうして結晶性が改善された結晶性珪素膜１０３を得た。次に、還元雰囲気中で９００〜１２００℃（好ましくは１０００〜１１５０℃）の温度範囲の熱処理工程を行った。本実施例では水素雰囲気中で１０５０℃、２０分の加熱処理を行った。（図１（Ｃ））
還元雰囲気としては水素雰囲気、アンモニア雰囲気、水素又はアンモニアを含む不活性雰囲気（水素と窒素又は水素とアルゴンの混合雰囲気など）が望ましいが、不活性雰囲気でも結晶性珪素膜の表面の平坦化は可能である。しかし、還元作用を利用して自然酸化膜の還元を行うとエネルギーの高いシリコン原子が多く発生し、結果的に平坦化効果が高まるので好ましい。
ただし、特に注意が必要なのは雰囲気中に含まれる酸素又は酸素化合物（例えばＯＨ基）の濃度を１０ppm以下（好ましくは１ppm以下）にしておくことである。さもないと水素による還元反応が起こらなくなってしまう。
こうして結晶性珪素膜１０４を得た。結晶性珪素膜１０４は９００〜１２００℃という高い温度における水素熱処理によって表面が平坦化された。また、高い温度で熱処理されるので、結晶粒内には殆ど積層欠陥等が存在しなかった。この点については後述する。
こうして実質的に単結晶と見なせる結晶性珪素膜１０４が得られたら、次に結晶性珪素膜１０４をパターニングして活性層１０５を形成した。なお、本実施例では活性層を形成する前に水素雰囲気中での熱処理を行っているが、活性層を形成した後に行うこともできる。その場合、パターン化されていることによって結晶性珪素膜に発生する応力が緩和されるため好ましい。
そして熱酸化工程を行って活性層１０５の表面に１０nm厚の酸化珪素膜１０６を形成した。この酸化珪素膜１０６はゲート絶縁膜として機能する。また、活性層は５nmの厚さだけ膜減りするため膜厚は３０nmとなった。最終的に５〜４０nm厚の活性層（特にチャネル形成領域）が残る様に、熱酸化による膜減りを考慮して非晶質珪素膜（出発膜）の膜厚を決定しておくことが必要である。
ゲート絶縁膜１０６を形成したら、その上に導電性を有する多結晶珪素膜を形成し、パターニングによりゲート配線１０７を形成した。（図１（Ｄ））
なお、本実施例ではゲート配線としてＮ型導電性を持たせた多結晶珪素膜を利用するが、材料はこれに限定されるものではない。特に、ゲート配線の抵抗を下げるにはタンタル、タンタル合金又はタンタルと窒化タンタルとの積層膜を用いることも有効である。さらに低抵抗なゲート配線を狙うならば銅や銅合金を用いても有効である。
図１（Ｄ）の状態が得られたら、Ｎ型導電性又はＰ型導電性を付与する不純物を添加して不純物領域１０８を形成した。この時の不純物濃度は後のＬＤＤ領域の不純物濃度を鑑みて決定した。本実施例では１×１０18atoms/cm3の濃度で砒素を添加したが、不純物も濃度も本実施例に限定される必要はない。
次に、ゲート配線１０７の表面に５〜１０nm程度の薄い酸化珪素膜１０９を形成した。これは熱酸化法やプラズマ酸化法を用いて形成すれば良い。この酸化珪素膜１０９の形成には、次のサイドウォール形成工程でエッチングストッパーとして機能させる目的がある。
エッチングストッパーとなる酸化珪素膜１０９を形成したら、窒化珪素膜を形成してエッチバックを行い、サイドウォール１１０を形成した。こうして図１（Ｅ）の状態を得た。
なお、本実施例ではサイドウォールとして窒化珪素膜を用いたが、多結晶珪素膜や非晶質珪素膜を用いることもできる。勿論、ゲート配線の材料が変われば、それに応じてサイドウォールとして用いることのできる材料も変わることは言うまでもない。
次に、再び先程と同一導電型の不純物を添加した。この時に添加する不純物濃度は先程の工程よりも高い濃度とした。本実施例では不純物として砒素を用い、濃度は１×１０21atoms/cm3とするがこれに限定する必要はない。この不純物の添加工程によりソース領域１１１、ドレイン領域１１２、ＬＤＤ領域１１３及びチャネル形成領域１１４が画定した。（図１（Ｆ））
こうして各不純物領域が形成されたらファーネスアニール、レーザーアニール又はランプアニール等の熱処理により不純物の活性化を行った。
次に、ゲート配線１０７、ソース領域１１１及びドレイン領域１１２の表面に形成された酸化珪素膜を除去し、それらの表面を露呈させた。そして、５nm程度のコバルト膜（図示せず）を形成して熱処理工程を行った。この熱処理によりコバルトとシリコンとの反応が起こり、シリサイド層（コバルトシリサイド層）１１５が形成された。（図１（Ｇ））
この技術は公知のサリサイド技術である。従って、コバルトの代わりにチタンやタングステンを用いても構わないし、熱処理条件等は公知技術を参考にすれば良い。本実施例では赤外光を照射して熱処理工程を行った。
こうしてシリサイド層１１５を形成したら、コバルト膜を除去した。その後、１μm厚の層間絶縁膜１１６を形成した。層間絶縁膜１１６としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜又は樹脂膜（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン（ＢＣＢ）等）を用いれば良い。また、これらの絶縁膜を自由な組み合わせで積層しても良い。
次に、層間絶縁膜１１６にコンタクトホールを形成してアルミニウムを主成分とする材料でなるソース配線１１７及びドレイン配線１１８を形成した。最後に素子全体に対して水素雰囲気中で３００℃２時間のファーネスアニールを行い、水素化を完了した。
こうして、図１（Ｇ）に示す様なＴＦＴが得られた。なお、本実施例で説明した構造は一例であって本願発明を適用しうるＴＦＴ構造はこれに限定されない。
従って、公知のあらゆる構造のＴＦＴに対して適用可能である。また、結晶性珪素膜１０４を形成した以降の工程における数値条件も本実施例に限定される必要はない。さらには、公知のチャネルドープ工程（しきい値電圧を制御するための不純物添加工程）を本実施例のどこかに導入してもなんら問題はない。
また、本実施例では出発膜である非晶質珪素膜を成膜する段階で徹底的にＣ、Ｎ、Ｏといった不純物の濃度を管理しているため、完成したＴＦＴの活性層中に含まれる各不純物濃度は、炭素及び窒素の濃度が５×１０18 atoms/cm3以下（好ましくは１×１０18 atoms/cm3以下、さらに好ましくは５×１０17 atoms/cm3以下、さらに好ましくは２×１０17 atoms/cm3以下）、酸素の濃度が１．５×１０19 atoms/cm3以下（好ましくは５×１０18 atoms/cm3以下、さらに好ましくは１×１０18 atoms/cm3以下）のままであった。また、金属元素は１×１０17 atoms/cm3以下であった。
また、本願発明はトップゲート構造に限らず、逆スタガ型ＴＦＴに代表されるボトムゲート構造に対しても容易に適用することが可能であることは言うまでもない。
また、本実施例ではＮチャネル型ＴＦＴを例にとって説明したが、公知技術と組み合わせればＰチャネル型ＴＦＴを作製することも容易である。さらに公知技術を組み合わせれば同一基板上にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを形成して相補的に組み合わせ、ＣＭＯＳ回路を形成することも可能である。
さらに、図１（Ｇ）の構造においてドレイン配線１１８と電気的に接続する画素電極（図示せず）を公知の手段で形成すればアクティブマトリクス型表示装置の画素スイッチング素子を形成することも容易である。
即ち、本願発明は液晶表示装置やＥＬ（エレクトロルミネッセンス）表示装置などのアクティブマトリクス型の電気光学装置を作製する際にも実施することが可能である。
〔活性層の結晶構造に関する知見〕 上記作製工程に従って形成した活性層は、微視的に見れば複数の針状又は棒状の結晶（以下、棒状結晶と略記する）が集まって並んだ結晶構造を有していると考えられる。このことはＴＥＭ（透過型電子顕微鏡法）による観察で容易に確認することができる。更に、結晶粒界における結晶格子の連続性が非常に高い結晶構造を有していることも予測される。
この結晶粒界の連続性は電子線回折、Ｘ線回折を利用して確認することができる。結晶格子の連続性が高い結晶性珪素でなる活性層の表面（チャネルを形成する部分）が結晶軸に多少のずれが含まれているものの主たる配向面が｛１１０｝面であり、｛１１０｝面に対応する回折斑点がきれいに現れているが、各斑点は同心円上に分布を持つことになる。
その様子を模式的に図６に示す。図６（Ａ）は電子線回折パターンの一部を模式的に示した図である。図６（Ａ）において、５０１で示される複数の輝点は〈１１０〉入射に対応する回折スポットである。複数の回折スポット５０１は電子線照射エリアの中心点５０２を中心にして同心円上に分布している。
ここで、点線で囲まれた領域５０３を拡大したものを図６（Ｂ）に示す。図６（Ｂ）に示す様に、照射エリアの中心点５０２に対して回折スポット５０１が分布（ゆらぎ）を持っていることが判る。
電子線照射エリアの中心点５０２から回折スポット５０１に対して引いた接線５０４と、電子線照射エリアの中心点５０２と回折スポットの中心点５０５とを結ぶ線分とがなす角は２°以下になる。この時、接線は２本引けるので、回折スポット５０１の広がりは結局±２°以内の範囲に収まることになる。
この傾向は実際の電子線回折パターンの全域で見受けられ、全体としては±２°以内（典型的には±1.5°以内、好ましくは±0.5°以内）に収まっている。回折スポットが分布を持つとはこの様なことを指している。
また、この様な回折スポットの分布は、同一の結晶軸を有する個々の結晶粒が互いに結晶軸周りに回転した配置で集合している際に現れることが知られている。
即ち、ある結晶面内に含まれる特定の軸（軸Ａと呼ぶ）と、隣接する他の結晶面内に含まれる軸Ａと等価な軸（軸Ｂと呼ぶ）とがなす角を回転角と呼ぶと、その回転角に相当する分だけ回折スポットの現れる位置がずれるのである。
従って、複数の結晶粒が互いにある回転角を持った位置関係で集合している場合、個々の結晶粒が示す回折スポットの集合体として一つの電子線回折パターンを観察することができる。
±２°以内（典型的には±1.5°以内、好ましくは±0.5°以内）の範囲で回折スポットが広がりを持つ場合、隣接する結晶粒の間では等価な軸がなす回転角の絶対値が４°以内（典型的には３°以内、好ましくは１°以内）であることを意味している。
なお、結晶軸が〈１１０〉軸の場合、結晶面内に含まれる等価な軸としては〈１１１〉軸が挙げられるが、本願発明の結晶性半導体薄膜では〈１１１〉軸同士が７０．５（又は７０．４という説もある）の回転角をもって接した結晶粒界が多く見られる。この場合も等価な軸が７０．５°±２°の回転角をもっていると考えられる。
即ち、このような場合には、結晶粒の間では、等価な軸又は等価な軸に対して７０．５°の回転関係にある軸がなす回転角の絶対値が４°以内（典型的には３°以内、好ましくは１°以内）であるとも言える。
また、結晶粒界をＨＲ−ＴＥＭ（高分解能透過型電子顕微鏡法）により観察して、結晶粒界において結晶格子に連続性があることを確認することもできる。ＨＲ−ＴＥＭでは、観察される格子縞が結晶粒界において連続的に繋がっているか、否かが容易に確認できる。
なお、結晶粒界における結晶格子の連続性は、その結晶粒界が「平面状粒界」と呼ばれる粒界であることに起因する。本明細書における平面状粒界の定義は、「Characterization of High-Efficiency Cast-Si Solar Cell Wafersby MBIC Measurement；Ryuichi Shimokawa and Yutaka Hayashi，Japanese Journal of Applied Physics vol.27，No.5，pp.751-758，1988」に記載された「Planar boundary 」である。
上記論文によれば、平面状粒界には双晶粒界、特殊な積層欠陥、特殊なtwist 粒界などが含まれる。この平面状粒界は電気的に不活性であるという特徴を持つ。
即ち、結晶粒界でありながらキャリアの移動を阻害するトラップとして機能しないため、実質的に存在しないと見なすことができる。
特に結晶軸（結晶面に垂直な軸）が〈１１０〉軸である場合、｛２１１｝双晶粒界はΣ３の対応粒界とも呼ばれる。Σ値は対応粒界の整合性の程度を示す指針となるパラメータであり、Σ値が小さいほど整合性の良い粒界であることが知られている。
本出願人が本願発明の方法を実施して得た結晶性珪素膜は、結晶粒界の殆ど（９０％以上、典型的には９５％以上）がΣ３の対応粒界、即ち｛２１１｝双晶粒界にすることができる。
二つの結晶粒の間に形成された結晶粒界において、両方の結晶の面方位が｛１１０｝である場合、｛１１１｝面に対応する格子縞がなす角をθとすると、θ＝70.5°の時にΣ３の対応粒界となることが知られている。
本願発明の結晶性珪素膜は、結晶粒界において隣接する結晶粒の各格子縞が約７０．５°の角度をもって連続した、即ち結晶粒界が｛２１１｝双晶粒界である結晶性珪素膜とであるという結論に辿り着いた。
なお、θ＝ 38.9 °の時にはΣ９の対応粒界となるが、この様な他の結晶粒界も存在した。
この様な対応粒界は、同一面方位の結晶粒間にしか形成されない。即ち、結晶性珪素膜は面方位が概略｛１１０｝で揃っている場合に初めて、広範囲に渡ってこの様な対応粒界が形成される。
この様な結晶構造（正確には結晶粒界の構造）は、結晶粒界において異なる二つの結晶粒が極めて整合性よく接合していることを示している。即ち、結晶粒界において結晶格子が連続的に連なり、結晶欠陥等に起因するトラップ準位を非常に作りにくい構成となっている。従って、この様な結晶構造を有する結晶性半導体薄膜は実質的に結晶粒界が存在しないと見なすことができる。
またさらに、図１（Ｃ）に示す還元雰囲気における熱処理工程によって結晶粒内に存在する欠陥が殆ど消滅させることができる。これはこの熱処理工程の前後で欠陥数が大幅に低減されていることから確認できる。
この欠陥数の差は電子スピン共鳴分析（Electron Spin Resonance ：ＥＳＲ）によってスピン密度の差として測定される。実施例１の作製工程によって、結晶性珪素膜のスピン密度は少なくとも 5×1017spins/cm3以下（好ましくは 3×1017spins/cm3以下）とすることができる。ただし、この測定値は現存する測定装置の検出限界に近いので、実際のスピン密度はさらに低いと予想される。
また、この熱処理工程は還元雰囲気、特に水素雰囲気で行われるので僅かに残った欠陥も水素終端されて不活性化している。従って、結晶粒内の欠陥は実質的に存在しないと見なしてよいと考える。
以上の事から、本願発明を実施することで得られた結晶性半導体薄膜は結晶粒内及び結晶粒界が実質的に存在しないため、単結晶半導体薄膜又は実質的な単結晶半導体薄膜と考えて良い。
〔ＴＦＴの電気特性に関する知見〕 上述した粒界の連続性の高い結晶性珪素膜で作製されたＴＦＴは純粋な単結晶珪素を用いたＭＯＳＦＥＴに匹敵する電気特性を示す。
（１）スイッチング性能（オン／オフ動作切り換えの俊敏性）の指標となるサブスレッショルド係数が、Ｎチャネル型ＴＦＴおよびＰチャネル型ＴＦＴともに60〜100mV/decade（代表的には60〜85mV/decade ）と小さい。（２）ＴＦＴの動作速度の指標となる電界効果移動度（μＦＥ）が、Ｎチャネル型ＴＦＴで 200〜650cm2/Vs （代表的には300〜500cm2/Vs ）、Ｐチャネル型ＴＦＴで100〜300cm2/Vs （代表的には 150〜200cm2/Vs ）と大きくすることが可能である。（３）ＴＦＴの駆動電圧の指標となるしきい値電圧（Ｖｔｈ）が、Ｎチャネル型ＴＦＴで-0.5〜1.5 Ｖ、Ｐチャネル型ＴＦＴで-1.5〜0.5 Ｖと小さくすることができる。
以上の様に、極めて優れたスイッチング特性および高速動作特性が実現可能であることが確認されている。
〔回路特性に関する知見〕 例えば、リングオシレータによる周波数特性が上げられる。。リングオシレータとはＣＭＯＳ構造でなるインバータ回路を奇数段リング状に接続した回路であり、インバータ回路１段あたりの遅延時間を求めるのに利用される。リングオシレータの構成は次の様になっている。 段数：９段 ＴＦＴのゲイト絶縁膜の膜厚：30nm及び50nm ＴＦＴのゲイト長： 0.6μｍこの様なリングオシレータによって発振周波数は最大値で1.04ＧＨｚとすることができる。
またＬＳＩ回路のＴＥＧの一つであるシフトレジスタを作製して動作周波数は、ゲイト絶縁膜の膜厚30nm、ゲイト長 0.6μｍ、電源電圧５Ｖ、段数５０段のシフトレジスタ回路の場合では、100 ＭＨｚの出力パルスを発生させることが可能である。
以上の様なリングオシレータおよびシフトレジスタの驚異的なデータは、上述した連続性のある結晶粒界をもつ結晶性珪素を用いたＴＦＴが単結晶シリコンを利用したＩＧＦＥＴに匹敵する、若しくは凌駕する性能を有していることを示している。
本実施例では、実施例１において９００〜１２００℃の水素アニール工程を行う際に膜中の金属元素を除去する工程を兼ねる場合について説明する。
本実施例では水素雰囲気中に０．１〜５wt％のハロゲン化水素（代表的には塩化水素）を混合した雰囲気中で９００〜１２００℃の熱処理工程を行った。ハロゲン化水素としては他にもＮＦ3やＨＢｒなどを用いることもできる。
本実施例を採用することで、結晶性珪素膜中から金属元素を除去又は低減することができる。金属元素の濃度は１×１０17atoms/cm3以下にまで低減されるので、金属元素の存在によってＴＦＴ特性（特にオフ電流値）がばらつく様なことを防ぐことができる。
本実施例では、本願発明によって作製された反射型液晶表示装置の例を図２に示す。画素ＴＦＴ（画素スイッチング素子）の作製方法やセル組工程は公知の手段を用いれば良いので詳細な説明は省略する。
図２（Ａ）において１１は絶縁表面を有する基板（酸化珪素膜を設けたセラミックス基板）、１２は画素マトリクス回路、１３はソースドライバー回路、１４はゲイトドライバー回路、１５は対向基板、１６はＦＰＣ（フレキシブルプリントサーキット）、１７は信号処理回路である。信号処理回路１７としては、Ｄ／Ａコンバータ、γ補正回路、信号分割回路などの従来ＩＣで代用していた様な処理を行う回路を形成することができる。勿論、ガラス基板上にＩＣチップを設けて、ＩＣチップ上で信号処理を行うことも可能である。
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
ここで図２（Ａ）のドライバー回路１３、１４を構成する回路の一例を図２（Ｂ）に示す。なお、ＴＦＴ部分については既に実施例１で説明しているので、ここでは必要箇所のみの説明を行う。
図２（Ｂ）において、２０１、２０２はＮチャネル型ＴＦＴ、２０３はＰチャネル型ＴＦＴであり、２０１と２０３のＴＦＴでＣＭＯＳ回路を構成している。
２０４は窒化珪素膜／酸化珪素膜／樹脂膜の積層膜でなる絶縁層、その上にはチタン配線２０５が設けられ、前述のＣＭＯＳ回路とＴＦＴ２０２とが電気的に接続されている。チタン配線はさらに樹脂膜でなる絶縁層２０６で覆われている。
二つの絶縁層２０４、２０６は平坦化膜としての機能も有している。
また、図２（Ａ）の画素マトリクス回路１２を構成する回路の一部を図２（Ｃ）に示す。図２（Ｃ）において、２０７はダブルゲート構造のＮチャネル型ＴＦＴでなる画素ＴＦＴであり、画素領域内に大きく広がる様にしてドレイン配線２０８が形成されている。なお、ダブルゲート構造以外にシングルゲート構造やトリプルゲート構造などを採用しても構わない。
その上には絶縁層２０４が設けられ、その上にチタン配線２０５が設けられている。この時、絶縁層２０４の一部には凹部が落とし込み部が形成され、最下層の窒化シリコン及び酸化シリコンのみが残される。これによりドレイン配線２０８とチタン配線２０５との間で補助容量が形成される。
また、画素マトリクス回路内に設けられたチタン配線２０５はソース・ドレイン配線と後の画素電極との間において電界遮蔽効果をもたらす。さらに、複数設けられた画素電極間の隙間ではブラックマスクとしても機能する。
そして、チタン配線２０５を覆って絶縁層２０６が設けられ、その上に反射性導電膜でなる画素電極２０９が形成される。勿論、画素電極２０９の表面に反射率を上げるための工夫をなしても構わない。
また、実際には画素電極２０９の上に配向膜や液晶層が設けられるが、ここでの説明は省略する。
本願発明を用いて以上の様な構成でなる反射型液晶表示装置を作製することができる。勿論、公知の技術と組み合わせれば容易に透過型液晶表示装置を作製することもできる。さらに、公知の技術と組み合わせればアクティブマトリクス型のＥＬ表示装置も容易に作製することができる。
また、図面では区別していないが画素マトリクス回路を構成する画素ＴＦＴと、ドライバー回路や信号処理回路を構成するＣＭＯＳ回路とでゲート絶縁膜の膜厚を異ならせることも可能である。
画素マトリクス回路ではＴＦＴに印加される駆動電圧が高いので５０〜２００nm程度の膜厚のゲート絶縁膜が必要である。一方、ドライバー回路や信号処理回路ではＴＦＴに印加される駆動電圧は低く、逆に高速動作が求められるのでゲート絶縁膜の膜厚を３〜３０nm程度と画素ＴＦＴよりも薄くすることが有効である。
上記実施例によって作製された液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図７に示す。図７に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
図７に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小さくてもそれを補うようにしてもよい。
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
なお、図７に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の液晶表示装置の表示媒体として用いることができる。
本願発明は従来のＩＣ技術全般に適用することが可能である。
即ち、現在市場に流通している全ての半導体回路に適用できる。例えば、ワンチップ上に集積化されたＲＩＳＣプロセッサ、ＡＳＩＣプロセッサ等のマイクロプロセッサに適用しても良いし、Ｄ／Ａコンバータ等の信号処理回路から携帯機器（携帯電話、ＰＨＳ、モバイルコンピュータ）用の高周波回路に適用しても良い。
図３に示すのは、マイクロプロセッサの一例である。マイクロプロセッサは典型的にはＣＰＵコア２１、ＲＡＭ２２、クロックコントローラ２３、キャッシュメモリ２４、キャッシュコントローラ２５、シリアルインターフェース２６、Ｉ／Ｏポート２７等から構成される。
勿論、図３に示すマイクロプロセッサは簡略化した一例であり、実際のマイクロプロセッサはその用途によって多種多様な回路設計が行われる。
しかし、どの様な機能を有するマイクロプロセッサであっても中枢として機能するのはＩＣ（Integrated Circuit）２８である。ＩＣ２８は半導体チップ２９上に形成された集積化回路をセラミック等で保護した機能回路である。
そして、その半導体チップ２９上に形成された集積化回路を構成するのが本願発明の構造を有するＮチャネル型ＴＦＴ３０、Ｐチャネル型ＴＦＴ３１である。
なお、基本的な回路はＣＭＯＳ回路を最小単位として構成することで消費電力を抑えることができる。
また、本実施例に示したマイクロプロセッサは様々な電子機器に搭載されて中枢回路として機能する。代表的な電子機器としてはパーソナルコンピュータ、携帯型情報端末機器、その他あらゆる家電製品が挙げられる。また、車両（自動車や電車等）の制御用コンピュータなども挙げられる。
本願発明を実施して形成されたＣＭＯＳ回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図４及び図５に示す。
図４（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示装置２００３やその他の信号制御回路に適用することができる。
図４（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
図４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
図４（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
図４（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に適用することができる。
図４（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示装置２５０２やその他の信号制御回路に適用することができる。
図５（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
図５（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
なお、図５（Ｃ）は、図５（Ａ）及び図５（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０５〜２８０７、ダイクロイックミラー２８０３、２８０４、光学レンズ２８０８、２８０９、２８１１、液晶表示装置２８１０、投射光学系２８１２で構成される。投射光学系２８１２は、投射レンズを備えた光学系で構成される。本実施例は液晶表示装置２８１０を三つ使用する三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図５（Ｄ）は、図５（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、光源２８１３、２８１４、合成プリズム２８１５、コリメータレンズ２８１６、２８２０、レンズアレイ２８１７、２８１８、偏光変換素子２８１９で構成される。なお、図５（Ｄ）に示した光源光学系は光源を２つ用いたが、光源を３〜４つ、あるいはそれ以上用いてもよく、勿論、光源を１つ用いてもよい。また、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等を設けてもよい。
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせからなる構成を用いても実現することができる。

Claims (5)

  1. シリコン基板と、
    前記シリコン基板上に形成された酸化珪素膜からなる絶縁膜と、
    前記絶縁膜上に形成されたｎチャネル型の薄膜トランジスタとｐチャネル型の薄膜トランジスタとからなるＣＭＯＳ回路とを有するマイクロプロセッサであって、
    前記ｎチャネル型の薄膜トランジスタは、
    前記絶縁膜上に形成された第１の島状の結晶性珪素膜と、
    前記第１の島状の結晶性珪素膜上に形成された第１のゲート絶縁膜と、
    前記第１のゲート絶縁膜上に形成された導電性を有する多結晶珪素膜からなる第１のゲート配線と、
    前記第１のゲート配線の少なくとも側面に形成された第１の酸化珪素膜と、
    前記第１の酸化珪素膜の側面に形成された窒化珪素膜からなる第１のサイドウォールと、
    前記第１のゲート配線と重なる前記第１の島状の結晶性珪素膜中に形成された第１のチャネル形成領域と、
    前記第１のサイドウォールと重なる前記第１の島状の結晶性珪素膜中に前記第１のチャネル形成領域を挟んで形成された第１のＬＤＤ領域と、
    前記第１のサイドウォールと重ならない前記第１の島状の結晶性珪素膜中に前記第１のＬＤＤ領域を挟んで形成された第１のソース領域および第１のドレイン領域と、
    前記第１のゲート配線並びに前記第１のソース領域および前記第１のドレイン領域に形成された第１のシリサイド層と、を有し、
    前記ｐチャネル型の薄膜トランジスタは、
    前記絶縁膜上に形成された第２の島状の結晶性珪素膜と、
    前記第２の島状の結晶性珪素膜上に形成された第２のゲート絶縁膜と、
    前記第２のゲート絶縁膜上に形成された導電性を有する多結晶珪素膜からなる第２のゲート配線と、
    前記第２のゲート配線の少なくとも側面に形成された第２の酸化珪素膜と、
    前記第２の酸化珪素膜の側面に形成された窒化珪素膜からなる第２のサイドウォールと、
    前記第２のゲート配線と重なる前記第２の島状の結晶性珪素膜中に形成された第２のチャネル形成領域と、
    前記第２のサイドウォールと重なる前記第２の島状の結晶性珪素膜中に前記第２のチャネル形成領域を挟んで形成された第２のＬＤＤ領域と、
    前記第２のサイドウォールと重ならない前記第２の島状の結晶性珪素膜中に前記第２のＬＤＤ領域を挟んで形成された第２のソース領域および第２のドレイン領域と、
    前記第２のゲート配線並びに前記第２のソース領域および前記第２のドレイン領域に形成された第２のシリサイド層と、を有し、
    前記ｎチャネル型の薄膜トランジスタおよび前記ｐチャネル型の薄膜トランジスタは窒化珪素膜からなる層間絶縁膜によって覆われ、
    前記層間絶縁膜は、前記第１のシリサイド層および第２のシリサイド層、前記第１のサイドウォールおよび前記第２のサイドウォールと接し、
    前記第１のチャネル形成領域および前記第２のチャネル形成領域における、
    炭素の濃度が、５×１０１８ａｔｏｍｓ／ｃｍ３以下であり、
    且つ窒素の濃度が、５×１０１８ａｔｏｍｓ／ｃｍ３以下であり、
    且つ酸素の濃度が、１．５×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
    前記第１の島状の結晶性珪素膜及び前記第２の島状の結晶性珪素膜は、多結晶半導体膜であり、
    前記多結晶半導体膜は、高さが最大値から最大値と最小値の差分の１／２を示す領域の占める割合が、２９〜７２％である表面形状を有することを特徴とするマイクロプロセッサ。
  2. 請求項１において、
    前記第１のチャネル形成領域および前記第２のチャネル形成領域における、
    金属の濃度が、１×１０１７ａｔｏｍｓ／ｃｍ３以下であることを特徴とするマイクロプロセッサ。
  3. 請求項１または２において、
    前記第１のチャネル形成領域および前記第２のチャネル形成領域における、
    電子スピン共鳴分析によるスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以下であることを特徴とするマイクロプロセッサ。
  4. 請求項１乃至３のいずれか一において、
    前記第１の島状の結晶性珪素膜および前記第２の島状の結晶性珪素膜の主たる配向面が｛１１０｝であることを特徴とするマイクロプロセッサ。
  5. 請求項１乃至４のいずれか一において、
    前記マイクロプロセッサは、ＣＰＵコア、ＲＡＭ、クロックコントローラ、キャッシュメモリ、キャッシュコントローラ、シリアルインターフェース、Ｉ／Ｏポートを有するマイクロプロセッサであることを特徴とするマイクロプロセッサ。
JP2009143225A 1998-07-15 2009-06-16 マイクロプロセッサ Expired - Fee Related JP5427482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009143225A JP5427482B2 (ja) 1998-07-15 2009-06-16 マイクロプロセッサ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP20097898 1998-07-15
JP1998200978 1998-07-15
JP1999135053 1999-05-14
JP13505399 1999-05-14
JP2009143225A JP5427482B2 (ja) 1998-07-15 2009-06-16 マイクロプロセッサ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19965699A Division JP4493750B2 (ja) 1998-07-15 1999-07-13 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2009206527A JP2009206527A (ja) 2009-09-10
JP2009206527A5 JP2009206527A5 (ja) 2010-01-07
JP5427482B2 true JP5427482B2 (ja) 2014-02-26

Family

ID=38664573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009143225A Expired - Fee Related JP5427482B2 (ja) 1998-07-15 2009-06-16 マイクロプロセッサ

Country Status (2)

Country Link
US (1) US7294535B1 (ja)
JP (1) JP5427482B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
KR101926646B1 (ko) * 2010-04-16 2018-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극 및 그 제작 방법
CN103745916B (zh) * 2013-12-30 2017-07-28 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828855A (ja) * 1981-07-27 1983-02-19 Nec Corp 半導体基板の熱処理方法
EP0211634B1 (en) 1985-08-02 1994-03-23 Sel Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for manufacturing semiconductor devices
US5147826A (en) 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
US5365875A (en) 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
DE69334324D1 (de) * 1992-01-30 2010-05-06 Canon Kk Herstellungsverfahren für Halbleitersubstrat
JP2994837B2 (ja) * 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
JP3144032B2 (ja) 1992-03-30 2001-03-07 ソニー株式会社 薄膜トランジスタ及びその製造方法
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5643801A (en) 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
JP3241515B2 (ja) * 1992-12-04 2001-12-25 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
EP0612102B1 (en) 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
KR100186886B1 (ko) 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
JPH0799321A (ja) 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3374455B2 (ja) 1993-07-20 2003-02-04 カシオ計算機株式会社 薄膜トランジスタの製造方法
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
US5529937A (en) 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5616932A (en) 1993-11-22 1997-04-01 Sanyo Electric Co., Ltd. Amorphous silicon germanium film and semiconductor device using the same
US5616935A (en) 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1146056C (zh) 1994-06-02 2004-04-14 株式会社半导体能源研究所 有源矩阵显示器
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
TW406861U (en) 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5789284A (en) * 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3535241B2 (ja) 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3471966B2 (ja) * 1995-03-16 2003-12-02 株式会社半導体エネルギー研究所 薄膜半導体装置の作製方法
JPH08264552A (ja) * 1995-03-24 1996-10-11 Toshiba Ceramics Co Ltd シリコンウエーハの製造方法
US5907770A (en) 1995-07-19 1999-05-25 Semiconductor Energy Laboratory Co., Method for producing semiconductor device
JP3295679B2 (ja) 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3545503B2 (ja) 1995-08-11 2004-07-21 株式会社日立製作所 半導体集積回路装置の製造方法
JP2692659B2 (ja) * 1995-10-13 1997-12-17 日本電気株式会社 Ｓｏｉ基板および該ｓｏｉ基板の製造方法
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
JPH09146119A (ja) * 1995-11-27 1997-06-06 Sanyo Electric Co Ltd 液晶表示装置
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
JPH09186336A (ja) 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
TW317643B (ja) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3306300B2 (ja) 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
JP3383154B2 (ja) * 1996-06-20 2003-03-04 株式会社東芝 半導体装置
JP3389022B2 (ja) * 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
JPH10125927A (ja) 1996-10-15 1998-05-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
WO2004079826A1 (ja) 1996-10-22 2004-09-16 Mitsutoshi Miyasaka 薄膜トランジスタの製造方法、及び表示装置と電子機器
JPH10135137A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 結晶性半導体作製方法
JP3983334B2 (ja) 1997-02-20 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US7282398B2 (en) 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6071796A (en) 1998-10-30 2000-06-06 Sharp Laboratories Of America, Inc. Method of controlling oxygen incorporation during crystallization of silicon film by excimer laser anneal in air ambient
SG143975A1 (en) 2001-02-28 2008-07-29 Semiconductor Energy Lab Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JP2009206527A (ja) 2009-09-10
US7294535B1 (en) 2007-11-13

Similar Documents

Publication Publication Date Title
JP6587713B2 (ja) 液晶表示装置
US7192813B2 (en) Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
JP5427482B2 (ja) マイクロプロセッサ
JP4493750B2 (ja) 半導体装置の作製方法
JP4493749B2 (ja) 半導体装置の作製方法
JP4493751B2 (ja) 半導体装置の作製方法
JP4493752B2 (ja) 半導体装置の作製方法
JP3998888B2 (ja) 薄膜トランジスタの作製方法
JP2000114173A (ja) 半導体装置の作製方法
JP2003168803A (ja) 半導体装置
JP4105211B2 (ja) 薄膜トランジスタの作製方法
JP4198703B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5427482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees