JPH08264552A - シリコンウエーハの製造方法 - Google Patents
シリコンウエーハの製造方法Info
- Publication number
- JPH08264552A JPH08264552A JP7090135A JP9013595A JPH08264552A JP H08264552 A JPH08264552 A JP H08264552A JP 7090135 A JP7090135 A JP 7090135A JP 9013595 A JP9013595 A JP 9013595A JP H08264552 A JPH08264552 A JP H08264552A
- Authority
- JP
- Japan
- Prior art keywords
- roughness
- silicon wafer
- square frame
- mirror
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
Abstract
(57)【要約】
【目的】 低コストで高品質の表面仕上げが可能なシリ
コンウエーハの製造方法を提供する。 【構成】 ９０μｍを一辺とする正方形の枠内の粗さで
Ｒａが０．０８〜０．７０ｎｍ、ｒｍｓが０．１０〜
０．９０ｎｍ、Ｐ−Ｖが０．８０〜５．８０ｎｍであ
り、５００ｎｍを一辺とする正方形の枠内の粗さでＲａ
が０．１３〜０．４０ｎｍ、ｒｍｓが０．１８〜０．５
０ｎｍ、Ｐ−Ｖが１．３０〜２．５０ｎｍであるシリコ
ンウエーハを、１１００〜１３００℃の温度範囲で３０
分以上４時間以内水素ガス雰囲気中でアニール処理する
ことを特徴とするシリコンウエーハの製造方法。
コンウエーハの製造方法を提供する。 【構成】 ９０μｍを一辺とする正方形の枠内の粗さで
Ｒａが０．０８〜０．７０ｎｍ、ｒｍｓが０．１０〜
０．９０ｎｍ、Ｐ−Ｖが０．８０〜５．８０ｎｍであ
り、５００ｎｍを一辺とする正方形の枠内の粗さでＲａ
が０．１３〜０．４０ｎｍ、ｒｍｓが０．１８〜０．５
０ｎｍ、Ｐ−Ｖが１．３０〜２．５０ｎｍであるシリコ
ンウエーハを、１１００〜１３００℃の温度範囲で３０
分以上４時間以内水素ガス雰囲気中でアニール処理する
ことを特徴とするシリコンウエーハの製造方法。
Description
【０００１】
【産業上の利用分野】この発明は、半導体デバイス製造
に使用されるシリコンウエーハの製造方法に関し、特に
高集積メモリ、フラッシュメモリ素子等を形成するため
のシリコンウエーハの製造方法に関するものである。
に使用されるシリコンウエーハの製造方法に関し、特に
高集積メモリ、フラッシュメモリ素子等を形成するため
のシリコンウエーハの製造方法に関するものである。
【０００２】
【従来の技術】シリコン単結晶インゴットをスライスし
て作成されたウエーハは、ラッピング（粗研磨）工程、
面取り工程、鏡面研磨工程、及び必要に応じ化学研磨工
程や洗浄工程を経て最終商品のシリコンウエーハとな
る。
て作成されたウエーハは、ラッピング（粗研磨）工程、
面取り工程、鏡面研磨工程、及び必要に応じ化学研磨工
程や洗浄工程を経て最終商品のシリコンウエーハとな
る。
【０００３】鏡面研磨工程は、例えばコロイダルシリカ
等のシリコンに対してエッチング性を持つ研磨剤を用い
て行われる。鏡面研磨工程は、一般に前段（１次）鏡面
研磨工程と最終鏡面研磨工程から成り、前段鏡面研磨工
程ではマクロなフラットネス(flatness)及びラフネス(r
oughness) が確保され、最終鏡面研磨工程ではミクロな
ラフネス及びヘイズフリー(haze free) が得られる。こ
こで、ヘイズとは、１５万ルックスの光源をウエーハ表
面に照射したとき、光が当たったスポットが全部白濁し
て見える現象である。
等のシリコンに対してエッチング性を持つ研磨剤を用い
て行われる。鏡面研磨工程は、一般に前段（１次）鏡面
研磨工程と最終鏡面研磨工程から成り、前段鏡面研磨工
程ではマクロなフラットネス(flatness)及びラフネス(r
oughness) が確保され、最終鏡面研磨工程ではミクロな
ラフネス及びヘイズフリー(haze free) が得られる。こ
こで、ヘイズとは、１５万ルックスの光源をウエーハ表
面に照射したとき、光が当たったスポットが全部白濁し
て見える現象である。
【０００４】一般的に、前段鏡面研磨工程で達成される
表面粗さは、９０μｍを一辺とする正方形の枠内の粗さ
でＲａが０．４０〜０．７０ｎｍ、ｒｍｓが０．６０〜
０．９０ｎｍ、Ｐ−Ｖが４．００〜６．００ｎｍ程度で
あり、５００ｎｍを一辺とする正方形の枠内の粗さでＲ
ａが０．２０〜０．３０ｎｍ、ｒｍｓが０．２０〜０．
３０ｎｍ、Ｐ−Ｖが１．８〜２．０ｎｍ程度であった。
表面粗さは、９０μｍを一辺とする正方形の枠内の粗さ
でＲａが０．４０〜０．７０ｎｍ、ｒｍｓが０．６０〜
０．９０ｎｍ、Ｐ−Ｖが４．００〜６．００ｎｍ程度で
あり、５００ｎｍを一辺とする正方形の枠内の粗さでＲ
ａが０．２０〜０．３０ｎｍ、ｒｍｓが０．２０〜０．
３０ｎｍ、Ｐ−Ｖが１．８〜２．０ｎｍ程度であった。
【０００５】さらに、最終鏡面研磨工程を行うことによ
り得られる表面粗さは、９０μｍを一辺とする正方形の
枠内の粗さでＲａが０．２０〜０．３０ｎｍ、ｒｍｓが
０．２０〜０．３０ｎｍ、Ｐ−Ｖが２．００〜３．００
ｎｍ程度であり、５００ｎｍを一辺とする正方形の枠内
の粗さでＲａが０．０８〜０．１２ｎｍ、ｒｍｓが０．
１０〜０．１３ｎｍ、Ｐ−Ｖが０．９〜１．１ｎｍ程度
であった。
り得られる表面粗さは、９０μｍを一辺とする正方形の
枠内の粗さでＲａが０．２０〜０．３０ｎｍ、ｒｍｓが
０．２０〜０．３０ｎｍ、Ｐ−Ｖが２．００〜３．００
ｎｍ程度であり、５００ｎｍを一辺とする正方形の枠内
の粗さでＲａが０．０８〜０．１２ｎｍ、ｒｍｓが０．
１０〜０．１３ｎｍ、Ｐ−Ｖが０．９〜１．１ｎｍ程度
であった。
【０００６】このような表面粗さからも分かるように、
前段及び最終の鏡面研磨工程（メカノケミカルポリッシ
ュ）によって、マクロな表面精度及びヘイズフリーは確
保可能であるが、原子的平坦面を実現することは難しか
った。
前段及び最終の鏡面研磨工程（メカノケミカルポリッシ
ュ）によって、マクロな表面精度及びヘイズフリーは確
保可能であるが、原子的平坦面を実現することは難しか
った。
【０００７】近年、高集積メモリやフラッシュメモリ素
子用のウエーハとして、原子的平坦面を有する高品質の
ウエーハが求められている。
子用のウエーハとして、原子的平坦面を有する高品質の
ウエーハが求められている。
【０００８】そこで、従来は、前段鏡面研磨工程及び最
終鏡面研磨工程を施した後でＨ2 アニール処理を行っ
て、原子的平坦性を確保していた。
終鏡面研磨工程を施した後でＨ2 アニール処理を行っ
て、原子的平坦性を確保していた。
【０００９】また、より高品質のウエーハを得るため、
水素ガス雰囲気中で高温熱処理を施すことにより、ウエ
ーハ表面に含まれる酸素を低減し、微小欠陥（ＢＭＤ）
の少ない無欠陥層（ＤＺ層）を形成することが提案され
ている。ＤＺ層を形成することによって、テバイス工程
でのリークを防止し、より高品質のウエーハを得ること
ができるのである。
水素ガス雰囲気中で高温熱処理を施すことにより、ウエ
ーハ表面に含まれる酸素を低減し、微小欠陥（ＢＭＤ）
の少ない無欠陥層（ＤＺ層）を形成することが提案され
ている。ＤＺ層を形成することによって、テバイス工程
でのリークを防止し、より高品質のウエーハを得ること
ができるのである。
【００１０】
【発明が解決しようとする課題】本出願人は、特願平６
−４９９８３号で、水素ガスのエッチング効果を積極的
に利用し、特定範囲の表面状態を有するシリコンウエー
ハに適用することによって、ウエーハ表面の状態を改善
する方法を提案している。この方法によれば、最終の鏡
面研磨工程を行わなくとも、良好な表面仕上げを得るこ
とができ、同時にＤＺ層をウエーハ表面に形成すること
が可能である。
−４９９８３号で、水素ガスのエッチング効果を積極的
に利用し、特定範囲の表面状態を有するシリコンウエー
ハに適用することによって、ウエーハ表面の状態を改善
する方法を提案している。この方法によれば、最終の鏡
面研磨工程を行わなくとも、良好な表面仕上げを得るこ
とができ、同時にＤＺ層をウエーハ表面に形成すること
が可能である。
【００１１】本発明は、前記提案の方法を更に改良し、
低コストでより高品質の表面仕上げが可能なシリコンウ
エーハの製造方法を提供することを目的としている。
低コストでより高品質の表面仕上げが可能なシリコンウ
エーハの製造方法を提供することを目的としている。
【００１２】
【課題を解決するための手段】本発明は、請求項１〜４
のいずれか１項に記載のシリコンウエーハの製造方法を
要旨としている。
のいずれか１項に記載のシリコンウエーハの製造方法を
要旨としている。
【００１３】
【作用】表面粗さが最終鏡面研磨状態よりも悪い状態の
シリコンウエーハに対して、１１００〜１３００℃の温
度範囲で３０分以上４時間以内水素ガス雰囲気中でアニ
ール処理を施し、ウエーハ表面の再配列（reconstructi
on）によりシリコンウエーハの表面粗さを改善する。
シリコンウエーハに対して、１１００〜１３００℃の温
度範囲で３０分以上４時間以内水素ガス雰囲気中でアニ
ール処理を施し、ウエーハ表面の再配列（reconstructi
on）によりシリコンウエーハの表面粗さを改善する。
【００１４】
【実施例】以下、本発明の実施例を詳細に説明する。
【００１５】本発明において使用されるシリコンウエー
ハは、通常のＣＺ法あるいはＦＺ法によって製造された
ものである。表面粗さは、９０μｍを一辺とする正方形
の枠内の粗さでＲａが０．０８〜０．７０ｎｍ、ｒｍｓ
が０．１０〜０．９０ｎｍ、Ｐ−Ｖが０．８０〜５．８
０ｎｍであり、５００ｎｍを一辺とする正方形の枠内の
粗さでＲａが０．１３〜０．４０ｎｍ、ｒｍｓが０．１
８〜０．５０ｎｍ、Ｐ−Ｖが１．３０〜２．５０ｎｍで
ある。
ハは、通常のＣＺ法あるいはＦＺ法によって製造された
ものである。表面粗さは、９０μｍを一辺とする正方形
の枠内の粗さでＲａが０．０８〜０．７０ｎｍ、ｒｍｓ
が０．１０〜０．９０ｎｍ、Ｐ−Ｖが０．８０〜５．８
０ｎｍであり、５００ｎｍを一辺とする正方形の枠内の
粗さでＲａが０．１３〜０．４０ｎｍ、ｒｍｓが０．１
８〜０．５０ｎｍ、Ｐ−Ｖが１．３０〜２．５０ｎｍで
ある。
【００１６】表面粗さが前記上限より粗い場合には、再
配列による表面粗さの改善効果が小さく、所望の表面粗
さを得ることはできない。その場合、良好な表面仕上げ
を得るためには、最終鏡面研磨工程を施さねばならな
い。
配列による表面粗さの改善効果が小さく、所望の表面粗
さを得ることはできない。その場合、良好な表面仕上げ
を得るためには、最終鏡面研磨工程を施さねばならな
い。
【００１７】また、前記下限の表面粗さより優れた表面
粗さを確保するためには、最終研磨工程を省略できな
い。従って、その場合には、コスト高であるばかりか、
アニール処理による表面改善効果も少なく、工程的なロ
スが大きくなる。
粗さを確保するためには、最終研磨工程を省略できな
い。従って、その場合には、コスト高であるばかりか、
アニール処理による表面改善効果も少なく、工程的なロ
スが大きくなる。
【００１８】本明細書において、表面粗さＲａは、ＪＩ
ＳＢ０６０１で規定される中心線平均粗さを２次元に拡
張したものであり、表面上の粗さ曲面をＺ＝ｆ（ｘ，
ｙ）で表わすと、次式で示される。
ＳＢ０６０１で規定される中心線平均粗さを２次元に拡
張したものであり、表面上の粗さ曲面をＺ＝ｆ（ｘ，
ｙ）で表わすと、次式で示される。
【００１９】
【数１】 ここで、Ｓは測定領域面であり、たとえば、９０μｍ
（あるいは５００ｎｍ）を一辺とする正方形の領域（面
積）を示す。
（あるいは５００ｎｍ）を一辺とする正方形の領域（面
積）を示す。
【００２０】また、ｒｍｓは、自乗平均粗さであり、次
式で示される。
式で示される。
【００２１】
【数２】 また、Ｐ−Ｖは、測定領域面内での最高山頂から最低谷
底までの高さを示す。
底までの高さを示す。
【００２２】前述したようなウエーハは、通常、単結晶
インゴットをスライスした後、ラッピング工程及び化学
研磨工程を経て、所定の表面粗さとなるまで前段鏡面研
磨を行って製造される。
インゴットをスライスした後、ラッピング工程及び化学
研磨工程を経て、所定の表面粗さとなるまで前段鏡面研
磨を行って製造される。
【００２３】前記シリコンウエーハに対して、１１００
〜１３００℃の温度範囲で３０分以上４時間以内水素ガ
ス雰囲気中でアニール処理を行う。このアニール処理に
よって、ウエーハの表面粗さを、５００ｎｍを一辺とす
る正方形の枠内の粗さでＲａが０．１０ｎｍ未満、ｒｍ
ｓが０．１２ｎｍ未満、Ｐ−Ｖが１．０ｎｍ未満となる
ようにする。
〜１３００℃の温度範囲で３０分以上４時間以内水素ガ
ス雰囲気中でアニール処理を行う。このアニール処理に
よって、ウエーハの表面粗さを、５００ｎｍを一辺とす
る正方形の枠内の粗さでＲａが０．１０ｎｍ未満、ｒｍ
ｓが０．１２ｎｍ未満、Ｐ−Ｖが１．０ｎｍ未満となる
ようにする。
【００２４】アニール処理温度が１１００℃未満又は１
３００℃を超える場合、また、処理時間が３０分未満の
場合には、表面の改善効果が少なく、前記表面粗さを有
するシリコンウエーハを製造することが困難である。ま
た、４時間を超える熱処理工程を行っても、それ以上の
表面改善効果が少なく、コスト面及び生産性の面から好
ましくない。
３００℃を超える場合、また、処理時間が３０分未満の
場合には、表面の改善効果が少なく、前記表面粗さを有
するシリコンウエーハを製造することが困難である。ま
た、４時間を超える熱処理工程を行っても、それ以上の
表面改善効果が少なく、コスト面及び生産性の面から好
ましくない。
【００２５】アニール処理工程では、キャリアガスとし
て不活性ガス等を混入しても良いが、エッチングを効率
良く行うためには、実質的に水素ガス１００％雰囲気で
行うことが好ましい。
て不活性ガス等を混入しても良いが、エッチングを効率
良く行うためには、実質的に水素ガス１００％雰囲気で
行うことが好ましい。
【００２６】前記条件でアニール処理を行うことによ
り、ＡＦＭ（原子間力顕微鏡）により測定可能な１μｍ
を一辺とする正方形の枠内の以下のミクロな領域では、
テラス、ステップ等から構成される原子的平坦面が、ウ
エーハ表面の再配列(reconstruction)により生成され
る。その結果、１μｍを一辺とする正方形の枠内の以下
のミクロな領域の粗さ（Ｒａ、ｒｍｓ、Ｐ−Ｖ）も低減
する。
り、ＡＦＭ（原子間力顕微鏡）により測定可能な１μｍ
を一辺とする正方形の枠内の以下のミクロな領域では、
テラス、ステップ等から構成される原子的平坦面が、ウ
エーハ表面の再配列(reconstruction)により生成され
る。その結果、１μｍを一辺とする正方形の枠内の以下
のミクロな領域の粗さ（Ｒａ、ｒｍｓ、Ｐ−Ｖ）も低減
する。
【００２７】この表面粗さ低減効果により、ヘイズフリ
ーでない前段鏡面加工面の粗さを改善して、ヘイズフリ
ー面を得ることができる。しかし、よりマクロな粗さ
（例えば、〜９０μｍを一辺とする正方形の枠内の範囲
の粗さ）は、水素アニール処理によっては余り改善され
ない。このため、前段鏡面研磨の段階で、マクロな粗さ
を前述した程度まで改善しておくことが必要である。そ
の際、ヘイズフリーを達成する必要はなく、従って鏡面
研磨を短時間・低コストで終えることができる。
ーでない前段鏡面加工面の粗さを改善して、ヘイズフリ
ー面を得ることができる。しかし、よりマクロな粗さ
（例えば、〜９０μｍを一辺とする正方形の枠内の範囲
の粗さ）は、水素アニール処理によっては余り改善され
ない。このため、前段鏡面研磨の段階で、マクロな粗さ
を前述した程度まで改善しておくことが必要である。そ
の際、ヘイズフリーを達成する必要はなく、従って鏡面
研磨を短時間・低コストで終えることができる。
【００２８】本発明方法では、このような表面粗さのシ
リコンウエーハに対して水素アニール処理を行うことに
よって、ミクロな平坦性（特に原子的平坦性）を実現で
き、同時にヘイズフリーにすることができるのである。
リコンウエーハに対して水素アニール処理を行うことに
よって、ミクロな平坦性（特に原子的平坦性）を実現で
き、同時にヘイズフリーにすることができるのである。
【００２９】以下、本発明の実施例１〜２及び比較例１
〜２を詳細に説明するが、本発明は実施例１〜２に限定
されるものではない。図１〜図２は、比較例１と２、お
よび実施例１〜２の処理手順を示している。
〜２を詳細に説明するが、本発明は実施例１〜２に限定
されるものではない。図１〜図２は、比較例１と２、お
よび実施例１〜２の処理手順を示している。
【００３０】まず、ＣＺ法によって引き上げたシリコン
単結晶インゴットに対して、スライス工程、ラッピング
工程、化学研磨工程、前段鏡面研磨工程を行って、ある
程度表面研磨されたシリコンウエーハを得た。
単結晶インゴットに対して、スライス工程、ラッピング
工程、化学研磨工程、前段鏡面研磨工程を行って、ある
程度表面研磨されたシリコンウエーハを得た。
【００３１】前段鏡面研磨工程を行ったシリコンウエー
ハに、従来の最終鏡面研磨工程を施し、１２００℃の温
度で１時間、水素ガス雰囲気中でアニール処理を行った
（実施例１）。
ハに、従来の最終鏡面研磨工程を施し、１２００℃の温
度で１時間、水素ガス雰囲気中でアニール処理を行った
（実施例１）。
【００３２】一方、熱処理（アニール処理）をしないサ
ンプルを比較例１とし、表面粗さを光学式粗さ計（商品
名“ＺＹＧＯ”）及び原子間力顕微鏡（ＡＦＭ）で測定
した。
ンプルを比較例１とし、表面粗さを光学式粗さ計（商品
名“ＺＹＧＯ”）及び原子間力顕微鏡（ＡＦＭ）で測定
した。
【００３３】前段鏡面研磨工程後のシリコンウエーハに
対して、１２００℃の温度で１時間、水素ガス雰囲気中
でアニール処理を行った（実施例２）。
対して、１２００℃の温度で１時間、水素ガス雰囲気中
でアニール処理を行った（実施例２）。
【００３４】一方、熱処理（アニール処理）をしないサ
ンプルを比較例２とし、表面粗さを光学式粗さ計（商品
名“ＺＹＧＯ”）及び原子間力顕微鏡（ＡＦＭ）で測定
した。
ンプルを比較例２とし、表面粗さを光学式粗さ計（商品
名“ＺＹＧＯ”）及び原子間力顕微鏡（ＡＦＭ）で測定
した。
【００３５】これらの結果を、表１に示した。
【００３６】
【表１】 表１を見ると、前段鏡面研磨を行ったウエーハに水素ガ
ス中で熱処理（アニール処理）を施すと、９０μｍを一
辺とする正方形の枠内の粗さは改善されないが、５００
ｎｍを一辺とする正方形の枠内の粗さを大きく改善でき
ることが分かる。
ス中で熱処理（アニール処理）を施すと、９０μｍを一
辺とする正方形の枠内の粗さは改善されないが、５００
ｎｍを一辺とする正方形の枠内の粗さを大きく改善でき
ることが分かる。
【００３７】また、最終ミラー（鏡面研磨）加工によっ
て、９０μｍを一辺とする正方形の枠内の粗さを改善で
き、５００ｎｍを一辺とする正方形の枠内の粗さを前段
ミラー加工面の半分程度に改善できることが確認され
た。この際、前段ミラー加工面で観察されるヘイズも無
くすことができる。
て、９０μｍを一辺とする正方形の枠内の粗さを改善で
き、５００ｎｍを一辺とする正方形の枠内の粗さを前段
ミラー加工面の半分程度に改善できることが確認され
た。この際、前段ミラー加工面で観察されるヘイズも無
くすことができる。
【００３８】さて、前段ミラー加工を最適化すれば、９
０μｍを一辺とする正方形の枠内の粗さを最終ミラー加
工面のレベルまで改善することは可能である。従って、
前段ミラー加工によって、前記範囲の９０μｍを一辺と
する正方形の枠内の粗さ及び５００ｎｍを一辺とする正
方形の枠内の粗さを確保すれば、最終ミラー加工を水素
ガスアニールで置き替え可能であることが分かる。
０μｍを一辺とする正方形の枠内の粗さを最終ミラー加
工面のレベルまで改善することは可能である。従って、
前段ミラー加工によって、前記範囲の９０μｍを一辺と
する正方形の枠内の粗さ及び５００ｎｍを一辺とする正
方形の枠内の粗さを確保すれば、最終ミラー加工を水素
ガスアニールで置き替え可能であることが分かる。
【００３９】ここで注目すべきは、最終ミラー加工を水
素ガスアニール処理で置き替えたウエーハにおいては、
ミクロな粗さ（５００ｎｍを一辺とする正方形の枠内
の）を従来のウエーハ（前段ミラー加工→最終ミラー加
工）よりも低減できるばかりでなく、テラスやステップ
により構成される原子的平坦面を得ることができること
である。なお、前述したように、通常の最終ミラー加工
面は、原子的平坦性を有さず、原子的にはランダム面と
なっている。
素ガスアニール処理で置き替えたウエーハにおいては、
ミクロな粗さ（５００ｎｍを一辺とする正方形の枠内
の）を従来のウエーハ（前段ミラー加工→最終ミラー加
工）よりも低減できるばかりでなく、テラスやステップ
により構成される原子的平坦面を得ることができること
である。なお、前述したように、通常の最終ミラー加工
面は、原子的平坦性を有さず、原子的にはランダム面と
なっている。
【００４０】このような原子的平坦面は、フラッシュメ
モリー等の極薄な酸化膜の信頼性を向上させる上で重要
と考えられており、従って、本発明方法によれば非常に
有用なシリコンウエーハを製造することができるのであ
る。
モリー等の極薄な酸化膜の信頼性を向上させる上で重要
と考えられており、従って、本発明方法によれば非常に
有用なシリコンウエーハを製造することができるのであ
る。
【００４１】
【発明の効果】本発明によれば、低コストで高品質の表
面仕上げが可能なシリコンウエーハを製造することがで
きる。特に、従来は必須であった仕上げ（最終）鏡面研
磨工程を行わなくとも、同程度以上の表面精度を実現で
き、しかも、仕上げ面を原子的に平坦化することが可能
である。
面仕上げが可能なシリコンウエーハを製造することがで
きる。特に、従来は必須であった仕上げ（最終）鏡面研
磨工程を行わなくとも、同程度以上の表面精度を実現で
き、しかも、仕上げ面を原子的に平坦化することが可能
である。
【図１】実施例１と比較例１の処理手順を示す説明図。
【図２】実施例２と比較例２の処理手順を示す説明図。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年３月２７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
フロントページの続き (72)発明者 吉川 淳 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 神足 由加里 新潟県北蒲原郡聖籠町東港六丁目861番５ 号 新潟東芝セラミックス株式会社内 (72)発明者 下井 規弘 新潟県北蒲原郡聖籠町東港六丁目861番５ 号 新潟東芝セラミックス株式会社内 (72)発明者 真田 昌之 新潟県北蒲原郡聖籠町東港六丁目861番５ 号 新潟東芝セラミックス株式会社内 (72)発明者 鳥觜 修治 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内
Claims (4)
- 【請求項１】 ９０μｍを一辺とする正方形の枠内の粗
さでＲａが０．０８〜０．７０ｎｍ、ｒｍｓが０．１０
〜０．９０ｎｍ、Ｐ−Ｖが０．８０〜５．８０ｎｍであ
り、５００ｎｍを一辺とする正方形の枠内の粗さでＲａ
が０．１３〜０．４０ｎｍ、ｒｍｓが０．１８〜０．５
０ｎｍ、Ｐ−Ｖが１．３０〜２．５０ｎｍであるシリコ
ンウエーハを、１１００〜１３００℃の温度範囲で３０
分以上４時間以内水素ガス雰囲気中でアニール処理する
ことを特徴とするシリコンウエーハの製造方法。 - 【請求項２】 アニール処理を施すシリコンウエーハ
が、前段鏡面研磨工程を施したシリコンウエーハである
ことを特徴とする請求項１に記載のシリコンウエーハの
製造方法。 - 【請求項３】 アニール処理によって、５００ｎｍを一
辺とする正方形の枠内の粗さでＲａが０．１０ｎｍ未
満、ｒｍｓが０．１２ｎｍ未満、Ｐ−Ｖが１．０ｎｍ未
満であるシリコンウエーハを製造することを特徴とする
請求項１に記載のシリコンウエーハの製造方法。 - 【請求項４】 アニール処理によって、ウエーハ表面を
原子的に平坦化することを特徴とする請求項１に記載の
シリコンウエーハの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7090135A JPH08264552A (ja) | 1995-03-24 | 1995-03-24 | シリコンウエーハの製造方法 |
| US08/620,195 US5744401A (en) | 1995-03-24 | 1996-03-22 | Silicon wafer manufacturing method eliminating final mirror-polishing step |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7090135A JPH08264552A (ja) | 1995-03-24 | 1995-03-24 | シリコンウエーハの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08264552A true JPH08264552A (ja) | 1996-10-11 |
Family
ID=13990073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7090135A Pending JPH08264552A (ja) | 1995-03-24 | 1995-03-24 | シリコンウエーハの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5744401A (ja) |
| JP (1) | JPH08264552A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0954014A1 (en) * | 1998-04-23 | 1999-11-03 | Shin-Etsu Handotai Company Limited | A method of fabricating an SOI wafer by hydrogen ion delamination method and SOI wafer fabricated thereby |
| EP0955671A1 (en) * | 1998-04-23 | 1999-11-10 | Shin-Etsu Handotai Company Limited | A method of recycling a delaminated wafer and a silicon wafer used for the recycling |
| WO2000016386A1 (fr) * | 1998-09-14 | 2000-03-23 | Shin-Etsu Handotai Co., Ltd. | Procede de traitement thermique pour plaquettes de silicium, et plaquette de silicium |
| JP2002151519A (ja) * | 2000-11-09 | 2002-05-24 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| US6444547B2 (en) | 1997-12-25 | 2002-09-03 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
| US6806199B2 (en) | 2000-03-16 | 2004-10-19 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace |
| US6809015B2 (en) | 1998-12-28 | 2004-10-26 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafers and silicon wafer |
| US6846718B1 (en) | 1999-10-14 | 2005-01-25 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer and SOI wafer |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2009206527A (ja) * | 1998-07-15 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | マイクロプロセッサおよびｒｉｓｃプロセッサ |
| JP2010515261A (ja) * | 2006-12-28 | 2010-05-06 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 平滑なウェハの製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3252702B2 (ja) * | 1996-03-28 | 2002-02-04 | 信越半導体株式会社 | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ |
| US6165873A (en) * | 1998-11-27 | 2000-12-26 | Nec Corporation | Process for manufacturing a semiconductor integrated circuit device |
| US6376395B2 (en) | 2000-01-11 | 2002-04-23 | Memc Electronic Materials, Inc. | Semiconductor wafer manufacturing process |
| EP1195798B1 (en) * | 2000-04-12 | 2012-10-17 | Shin-Etsu Handotai Co., Ltd. | Method for producing semiconductor wafer |
| US6506254B1 (en) | 2000-06-30 | 2003-01-14 | Lam Research Corporation | Semiconductor processing equipment having improved particle performance |
| US6890861B1 (en) | 2000-06-30 | 2005-05-10 | Lam Research Corporation | Semiconductor processing equipment having improved particle performance |
| US20060013956A1 (en) * | 2004-04-20 | 2006-01-19 | Angelescu Dan E | Method and apparatus for providing shear-induced alignment of nanostructure in thin films |
| US20050253313A1 (en) * | 2004-05-14 | 2005-11-17 | Poco Graphite, Inc. | Heat treating silicon carbide articles |
| US20060009011A1 (en) * | 2004-07-06 | 2006-01-12 | Gary Barrett | Method for recycling/reclaiming a monitor wafer |
| EP1763069B1 (en) * | 2005-09-07 | 2016-04-13 | Soitec | Method for forming a semiconductor heterostructure |
| US8475600B2 (en) * | 2005-10-25 | 2013-07-02 | Nitto Denko Corporation | Cleaning sheet, transfer member provided with cleaning function, and method for cleaning substrate processing apparatus |
| WO2012033125A1 (ja) * | 2010-09-07 | 2012-03-15 | 住友電気工業株式会社 | 基板、基板の製造方法およびｓａｗデバイス |
| JP2012156495A (ja) * | 2011-01-07 | 2012-08-16 | Semiconductor Energy Lab Co Ltd | Ｓｏｉ基板の作製方法 |
| JP2015504479A (ja) * | 2011-11-08 | 2015-02-12 | トーソー エスエムディー，インク． | 特別な表面処理及び優れた粒子性能を有するシリコンスパッターターゲット及びその製造方法 |
| JP2021130577A (ja) * | 2020-02-19 | 2021-09-09 | グローバルウェーハズ・ジャパン株式会社 | 半導体シリコンウェーハの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3080501B2 (ja) * | 1993-03-01 | 2000-08-28 | 東芝セラミックス株式会社 | シリコンウェーハの製造方法 |
| US5571373A (en) * | 1994-05-18 | 1996-11-05 | Memc Electronic Materials, Inc. | Method of rough polishing semiconductor wafers to reduce surface roughness |
-
1995
- 1995-03-24 JP JP7090135A patent/JPH08264552A/ja active Pending
-
1996
- 1996-03-22 US US08/620,195 patent/US5744401A/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6444547B2 (en) | 1997-12-25 | 2002-09-03 | Rohm Co., Ltd. | Method for manufacturing semiconductor device |
| EP0955671A1 (en) * | 1998-04-23 | 1999-11-10 | Shin-Etsu Handotai Company Limited | A method of recycling a delaminated wafer and a silicon wafer used for the recycling |
| US6284628B1 (en) | 1998-04-23 | 2001-09-04 | Shin-Etsu Handotai Co., Ltd. | Method of recycling a delaminated wafer and a silicon wafer used for the recycling |
| US6362076B1 (en) | 1998-04-23 | 2002-03-26 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating an SOI wafer by hydrogen ion delamination without independent bonding heat treatment |
| EP0954014A1 (en) * | 1998-04-23 | 1999-11-03 | Shin-Etsu Handotai Company Limited | A method of fabricating an SOI wafer by hydrogen ion delamination method and SOI wafer fabricated thereby |
| JP2009206527A (ja) * | 1998-07-15 | 2009-09-10 | Semiconductor Energy Lab Co Ltd | マイクロプロセッサおよびｒｉｓｃプロセッサ |
| KR100627919B1 (ko) * | 1998-09-14 | 2006-09-25 | 신에쯔 한도타이 가부시키가이샤 | 실리콘웨이퍼의 열처리방법 및 실리콘웨이퍼 |
| US6391796B1 (en) | 1998-09-14 | 2002-05-21 | Shin-Etsu Handotai Co., Ltd. | Method for heat-treating silicon wafer and silicon wafer |
| WO2000016386A1 (fr) * | 1998-09-14 | 2000-03-23 | Shin-Etsu Handotai Co., Ltd. | Procede de traitement thermique pour plaquettes de silicium, et plaquette de silicium |
| US6809015B2 (en) | 1998-12-28 | 2004-10-26 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafers and silicon wafer |
| US7011717B2 (en) | 1998-12-28 | 2006-03-14 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon wafers and silicon wafer |
| US6846718B1 (en) | 1999-10-14 | 2005-01-25 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer and SOI wafer |
| US7176102B2 (en) | 1999-10-14 | 2007-02-13 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI wafer and SOI wafer |
| JP2008028415A (ja) * | 1999-10-14 | 2008-02-07 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US6806199B2 (en) | 2000-03-16 | 2004-10-19 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing silicon mirror wafer, silicon mirror wafer, and heat treatment furnace |
| JP2002151519A (ja) * | 2000-11-09 | 2002-05-24 | Shin Etsu Handotai Co Ltd | アニールウェーハの製造方法及びアニールウェーハ |
| JP2010515261A (ja) * | 2006-12-28 | 2010-05-06 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 平滑なウェハの製造方法 |
| JP2013175736A (ja) * | 2006-12-28 | 2013-09-05 | Memc Electron Materials Inc | 平滑なウェハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5744401A (en) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08264552A (ja) | シリコンウエーハの製造方法 | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| TWI296130B (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
| TW439138B (en) | Method of manufacturing semiconductor monocrystalline mirror-surface wafers which includes a gas phase etching process, and semiconductor monocrystalline mirror-surface wafers manufactured by the method | |
| KR0139730B1 (ko) | 반도체 기판 및 그 제조방법 | |
| US9093497B2 (en) | Method for manufacturing bonded SOI wafer | |
| JP4442560B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US20120100701A1 (en) | Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method | |
| JP5029234B2 (ja) | エピタキシャルウェーハの製造方法 | |
| TW201009904A (en) | Method of producing bonded wafer | |
| US5449532A (en) | Method of manufacturing silicon substrate | |
| JP4631347B2 (ja) | 部分ｓｏｉ基板およびその製造方法 | |
| JPH09260619A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0922993A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JP3226193B2 (ja) | シリコンウェーハの製造方法 | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| JP2000169293A (ja) | シリコンウエーハの製造方法およびシリコンウエーハ | |
| JPS5885534A (ja) | 半導体シリコン基板の製造法 | |
| JP2000286268A (ja) | 半導体シリコンウェーハの製造方法 | |
| JP2607853B2 (ja) | シリコン半導体ウエハの拡散方法及びディスクリート基板の製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPS58102528A (ja) | 半導体ウエ−ハの処理方法 | |
| JP2005109149A (ja) | 半導体ウエハの製造方法 | |
| CN114334792A (zh) | Soi结构的半导体硅晶圆及其制备方法 | |
| CN114050123A (zh) | 一种soi晶圆及其最终处理方法 |