JP3597331B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3597331B2 JP3597331B2 JP30125096A JP30125096A JP3597331B2 JP 3597331 B2 JP3597331 B2 JP 3597331B2 JP 30125096 A JP30125096 A JP 30125096A JP 30125096 A JP30125096 A JP 30125096A JP 3597331 B2 JP3597331 B2 JP 3597331B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- forming
- active layer
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基体上に形成された半導体薄膜を活性層とする半導体装置に関する。特に、結晶性珪素膜で活性層を構成した薄膜トランジスタに関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基体上に形成された半導体薄膜（厚さ数百〜数千Å程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００４】
現状においては、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶性珪素膜（ポリシリコン膜）を利用したＴＦＴが必要とされる。
【０００５】
基体上に結晶性珪素膜を形成する方法としては、本出願人による特開平６−２３２０５９号公報、特開平６−２４４１０３号公報に記載された技術が公知である。この公報に記載されている技術は、珪素の結晶化を助長する金属元素（特にニッケル）を利用することにより、５００ 〜６００ ℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成することを可能とするものである。
【０００６】
また、特開平７−３２１３３９に記載された技術は上記技術を応用して基体に概略平行な結晶成長を行わすものであり、発明者らは形成された結晶化領域を特に横成長領域（またはラテラル成長領域）と呼んでいる。
【０００７】
しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、高速動作と高耐圧特性を同時に実現する極めて高性能な電気特性を要求される高速ロジック回路を、従来のＴＦＴで構成することは不可能なのが現状である。
【０００８】
【発明が解決しようとする課題】
以上の様に、電気光学装置等の高性能化を図るためには単結晶シリコンウエハーを用いて形成されたＭＯＳＦＥＴに匹敵する性能を有するＴＦＴを実現しなくてはならない。
【０００９】
そこで本明細書で開示する発明は、電気光学装置のさらなる高性能化を実現するためのブレイクスルーとなる、極めて高性能な薄膜半導体装置およびその作製方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
従来の方法では上述の様な高性能なＴＦＴを得ることができなかった理由として、結晶粒界においてキャリア（電子または正孔）が捕獲がされ、ＴＦＴ特性を示すパラメータの一つである電界効果移動度の向上が妨げられていたことが考えられる。
【００１１】
例えば、結晶粒界にはシリコン原子の不対結合手（ダングリングボンド）や欠陥（捕獲）準位が多数存在している。従って、個々の結晶内部を移動するキャリアは結晶粒界に接近もしくは接触すると容易に不対結合手や欠陥準位等にトラップされるため、結晶粒界はキャリアの移動を阻害する「悪性の結晶粒界」として振る舞っていたと考えられる。
【００１２】
本発明の半導体装置を実現するには、この様な「悪性の結晶粒界」を構造変化させ、キャリアにとって「良性の結晶粒界」に変成させるための技術が不可欠である。即ち、少なくともキャリアを捕獲する確率が小さく、キャリアの移動を妨げる可能性の小さい結晶粒界を形成することが重要であると言える。
【００１３】
そのために本明細書で開示する発明の構成は、
半導体薄膜でなる活性層を有する半導体装置を作製するにあたって、
絶縁表面を有する基体上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜上に選択的にマスク絶縁膜を形成する工程と、
前記非晶質珪素膜に対して結晶化を助長する金属元素を選択的に保持させる工程と、
第１の加熱処理により前記非晶質珪素膜の少なくとも一部を結晶性珪素膜に変成させる工程と、
前記マスク絶縁膜を除去する工程と、
パターニングにより前記結晶性珪素膜のみで構成される活性層を形成する工程と、
前記活性層上にゲイト絶縁膜を成膜する工程と、
ハロゲン元素を含む雰囲気中において第２の加熱処理を行うことにより前記活性層中の前記金属元素をゲッタリング除去すると共に前記活性層と前記ゲイト絶縁膜との界面に熱酸化膜を形成する工程と、
窒素雰囲気中における第３の加熱処理により前記熱酸化膜を含めた前記ゲイト絶縁膜の膜質および界面の状態を改善する工程と、
を少なくとも有し、
前記活性層は結晶粒界が概略一方向に揃い、かつ、前記基体と概略平行な針状または柱状結晶が複数集合して構成される結晶構造体であることを特徴とする。
【００１４】
以上の構成に従った作製方法で結晶性珪素膜を形成すると、図９に示す様な外観の薄膜が得られる。図９は非晶質珪素膜の結晶化手段として特開平７−３２１３３９号公報記載の技術を用いて本発明を実施した場合の拡大顕微鏡写真であり、長さ数十〜百数十μｍにも及ぶ横成長領域９０１が形成される。
【００１５】
なお、この横成長領域９０１は針状または柱状結晶が結晶化を助長する金属元素を添加した領域（９０２で示される）に対してほぼ垂直に、かつ、互いに概略平行に結晶成長していくため、結晶方向が揃っているという特徴がある。また、９０３で示されるのは向かい合った添加領域９０２から延びてきた針状または柱状結晶がぶつかり合って形成された巨視的な結晶粒界（針状または柱状結晶間の結晶粒界とは区別する）である。
【００１６】
さらに、図９に示す横成長領域の内部に着目して、結晶粒内部をさらに微細領域まで拡大したＴＥＭ写真が図１０である。
【００１７】
即ち、本発明の結晶性珪素膜は巨視的には図９の様に大きな横成長領域９０１で構成される様に見えるが、実は横成長領域９０１を微視的に観察すると、図１０に示す様に針状または柱状結晶１００１が複数集合して構成される様な結晶構造体となっている。
【００１８】
また、図１０において１００２で示されるのが針状または柱状結晶同士の境界を示す結晶粒界であり、結晶粒界１００２の延びる方向から、針状または柱状結晶１００１が互いに概略平行な方向に結晶成長したことが確認できる。なお、本明細書中における結晶粒界とは断りがない限り針状または柱状結晶同士の境界を指す。
【００１９】
また、本発明の半導体装置は、ハロゲン元素を含む雰囲気による加熱処理によって結晶化を助長する金属元素（ニッケルを主例とする）がゲッタリング除去され、 ５×１０１７ａｔｏｍｓ／ｃｍ３ 以上の濃度で残留していたニッケルが １×１０１６〜 ５×１０１７ａｔｏｍｓ／ｃｍ３ （好ましくは活性層中のスピン密度以下）に低減されている。
【００２０】
勿論、汚染等により混入した（意図的に添加しない）他の金属元素（Ｃｕ、Ａｌ等）も同様にゲッタリング除去されていると考えられる。
【００２１】
また、この時、シリコン原子の不対結合手は加熱処理の間に酸素と結合して酸化物（酸化珪素）を形成すると予想される。その結果、「悪性の結晶粒界」であった領域には酸化珪素が形成され、実質的に酸化珪素が結晶粒界として機能する構成になると考えられる。
【００２２】
この様にして形成された結晶粒界１００２は、酸化珪素と結晶珪素との界面が格子欠陥を殆ど含まない整合性に優れた状態になると推測される。これは、熱酸化により酸化珪素が形成される過程と、ニッケルの触媒作用によりシリコン原子同士あるいはシリコン原子と酸素原子との再結合が促進される過程との相乗効果によって欠陥の原因となる格子間シリコン原子が消費されるからである。
【００２３】
即ち、図１０において１００２で示される結晶粒界は、キャリアを捕獲する様な欠陥が殆どなく、針状または柱状結晶内部を移動するキャリアにとって、単にエネルギー的な障壁としてのみ機能する「良性の結晶粒界」として振る舞うと考えられる。
【００２４】
また、この様な結晶粒界は優先的に熱酸化反応が進行するので熱酸化膜が他の領域よりも厚く形成される。そのため、結晶粒界近傍に印加されるゲイト電圧が見かけ上小さくなることもエネルギー的な障壁になりうると推測される。
【００２５】
また、この加熱処理は７００ ℃を超える（代表的には８００ 〜１１００℃）比較的高い温度で行われるため、針状または柱状結晶の内部に存在する転位や積層欠陥といった結晶欠陥がほぼ消滅してしまう。さらに、残存したシリコン原子の不対結合手は膜中に含まれる水素やハロゲン元素によって終端される。
【００２６】
従って本発明者らは、以上の様にして得られる図１０に示す状態において、複数の針状または柱状結晶の内部の領域を「キャリアにとって実質的に単結晶と見なせる領域」として定義している。
【００２７】
「キャリアにとって実質的に単結晶と見なせる」とは、キャリアが移動するに際してキャリアの移動を妨げる障壁がないことを意味しており、結晶欠陥や粒界がないこと、エネルギー的に障壁となるポテンシャルバリアが存在しないことなどと言い換えられる。
【００２８】
本発明は上記のような構成でなる結晶性珪素膜を利用してＴＦＴに代表される半導体装置の活性層を構成し、駆動回路やロジック回路を構成するに足る高性能な半導体装置を実現するものである。
【００２９】
以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００３０】
【実施例】
〔実施例１〕
本実施例では本発明の作製方法に従って形成した結晶性珪素膜を、薄膜トランジスタ（ＴＦＴ）の活性層として利用した例を示す。図１に示すのはＴＦＴの作製工程の一実施例である。
【００３１】
なお、本実施例で利用する非晶質珪素膜の結晶化手段は、特開平７−３２１３３９号公報に記載された技術である。従って、本実施例ではその概略を記載するに止めるので詳細は前記公報を参照すると良い。
【００３２】
まず絶縁表面を有する基体１０１を用意する。本実施例では石英基板上に下地膜として酸化珪素膜１０２を２０００Åの厚さに成膜する。酸化珪素膜１０２の成膜方法としては減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などを用いれば良い。
【００３３】
なお、後に非晶質珪素膜を結晶化する際、下地膜が緻密である方が得られる結晶性珪素膜の結晶性が良いことが本発明者らの研究により判っている。また、膜中に ５×１０１７〜 ２×１０１９ａｔｏｍｓ／ｃｍ３ の酸素が含まれると好ましい。膜中に含まれた酸素は後の結晶化を助長する金属元素のゲッタリング処理の際に重要な役割を果たす。
【００３４】
次に、非晶質珪素膜１０３を２００ 〜１０００Å（本実施例では３５０ Å） の厚さに減圧熱ＣＶＤ法によって成膜する。成膜ガスとしてはシラン系ガス（ＳｉＨ４、Ｓｉ２Ｈ６ 、Ｓｉ３Ｈ８ 等）を用いれば良い。なお、減圧熱ＣＶＤ法により成膜した非晶質珪素膜は後の結晶化の際に自然核発生率が小さい。この事は個々の結晶が相互干渉する（ぶつかりあって成長が止まる）割合が減るため、横成長幅を大きくする上で望ましい。
【００３５】
勿論、非晶質珪素膜１０３の成膜方法として、プラズマＣＶＤ法、スパッタ法等を用いることも可能である。
【００３６】
次に、５００ 〜１２００Åの厚さの酸化珪素膜１０４をプラズマＣＶＤ法またはスパッタ法により成膜し、後に結晶化を助長する金属元素を導入する領域のみを選択的にエッチング除去する。即ち、この酸化珪素膜１０４は非晶質珪素膜１０３に対してニッケルを選択的に導入するためのマスク絶縁膜として機能する。
【００３７】
酸化珪素膜１０４によって露呈される領域１０５は、紙面に垂直な方向に長手方向を有するスリット状に形成されている。（図１（Ａ））
【００３８】
次に、酸素雰囲気中においてＵＶ光を照射し、領域１０５によって露呈した非晶質珪素膜１０３の表面に極薄い酸化膜（図示せず）を形成する。この酸化膜は、後に結晶化を助長する金属元素を導入する際の溶液塗布工程で溶液の濡れ性を改善するためのものである。
【００３９】
なお、結晶化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素が用いられるが、本実施例ではＮｉ（ニッケル）を例にとって説明する。
【００４０】
次に、所定の濃度（本実施例では重量換算で１００ｐｐｍ） でニッケルを含有したニッケル硝酸塩溶液（またはニッケル酢酸塩溶液）を滴下し、スピンコート法によりニッケルを含有した薄い水膜１０６を形成する。非晶質珪素膜中に添加するニッケル濃度は溶液塗布工程においてニッケル塩溶液の濃度を調節することで容易に制御することができる。（図１（Ｂ））
【００４１】
次に、不活性雰囲気中において４５０ ℃、１時間程度の水素出しを行った後、５００ 〜７００ ℃、代表的には５５０ 〜６００ ℃の温度で ４〜８ 時間の加熱処理（第１の加熱処理）を加えて非晶質珪素膜１０３の結晶化を行う。こうして結晶性珪素膜１０７が得られる。（図１（Ｃ））
【００４２】
この時、結晶成長は針状または柱状結晶が基板に概略平行な方向に進行する。本実施例の場合は、１０５で示される領域が図面の手前方向から奥手方向に長手方向を有するスリット状となっているので、矢印１０８で示されるように結晶成長は概略一方向に向かって進行する。この時、結晶成長は数百μｍ以上に渡って行わすことができる。
【００４３】
なお、１０９で示されるのはニッケル添加領域であり、横成長領域１０７に比べて高い濃度でニッケルを含有している。添加領域１０９は結晶核が過度に密集して結晶成長するため結晶性はあまり良くない。従って、後に形成する活性層は添加領域１０９を除いた領域で構成される。
【００４４】
次に、結晶化のための加熱処理が終了したら、ニッケルを選択的に添加するためのマスク絶縁膜となった酸化珪素膜１０４を除去する。この工程はバッファードフッ酸等により容易に行なわれる。
【００４５】
なお、後のハロゲン元素を含む雰囲気中での加熱処理の前および／または後に結晶性珪素膜１０７に対してエキシマレーザーによるレーザーアニールを施しても構わない。ただし、レーザー照射により結晶性珪素膜の結晶性は改善しうるが、珪素膜表面に凹凸が形成されやすいので注意が必要である。
【００４６】
次に、得られた結晶性珪素膜１０７をパターニングして後にＴＦＴの活性層として機能する活性層１１０を形成する。なお、本発明では活性層の配置が重要である。その事については後述する。
【００４７】
活性層１１０を形成したら、活性層１１０上に酸化珪素膜でなるゲイト絶縁膜１１１を２００ 〜１５００Å（ 本実施例では３００ Å） の厚さに成膜する。ゲイト絶縁膜１１１の成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法等の気相法を用いれば良い。
【００４８】
また、酸化珪素膜の代わりに窒化珪素膜や酸化窒化珪素膜を用いたり、それらの絶縁膜を積層して用いても構わない。
【００４９】
次に、ハロゲン元素を含む雰囲気において加熱処理（第２の加熱処理）を行う。この加熱処理はハロゲン元素による金属元素のゲッタリング効果を利用して、活性層１１０中の金属元素（特にニッケル）を除去することを第１に狙ったものである。（図１（Ｄ））
【００５０】
このゲッタリングのための加熱処理は、その効果を得るために７００ ℃を越える温度で行なうことが重要である。それ以下の温度ではゲイト絶縁膜１１１がブロッキング層となって十分なゲッタリング効果を得られない恐れがある。
【００５１】
そのため、この加熱処理の温度範囲は７００ ℃を超える温度で行い、好ましくは８００ 〜１０００℃（代表的には９５０ ℃）とし、処理時間は ０．１〜 ６時間、代表的には
０．５〜 １時間とする。
【００５２】
なお、本実施例では、酸素（Ｏ２ ）雰囲気中に対して塩化水素（ＨＣｌ）を０．５ 〜１０体積％の濃度で含有させた雰囲気中において、９５０ ℃、３０分の加熱処理を行う。なお、ＨＣｌ濃度を上記濃度以上とすると、結晶性珪素膜の膜表面に膜厚と同程度の凹凸が生じてしまうため好ましくない。
【００５３】
また、本実施例ではハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、ＨＦ、ＮＦ３ 、ＨＢｒ、Ｃｌ２ 、ＣｌＦ３ 、ＢＣｌ３ 、Ｆ２ 、Ｂｒ２ 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。また、一般にハロゲンの水素化物または有機物（炭水素化物）を用いることもできる。
【００５４】
この工程においては針状または柱状結晶の結晶粒界に偏析したニッケルがハロゲン元素（ここでは塩素）の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。
【００５５】
従って、活性層１１０中のニッケルはデバイス特性に影響を与えない程度（ １×１０１６〜 ５×１０１７ａｔｏｍｓ／ｃｍ３ 、好ましくは活性層中のスピン密度以下）にまで低減されることがＳＩＭＳ分析により確認されている。なお、下限の １×１０１６ａｔｏｍｓ／ｃｍ３ という値はＳＩＭＳの検出下限界である。また、本明細書における不純物濃度はＳＩＭＳ分析で得られた計測値の最小値でもって定義される。
【００５６】
なお、本発明者らの知見では結晶化の助長に利用されたニッケルは針状または柱状結晶の結晶粒界に多く偏析する傾向にあり、針状または柱状結晶の内部には実質的には殆ど含まれないと考えられる。
【００５７】
ところが、現状のＳＩＭＳ分析では結晶内部と結晶粒界の両方の情報を拾ってしまうので、本明細書中におけるニッケルの濃度は、厳密には結晶内部と結晶粒界とに含まれるニッケル濃度を平均化した平均濃度を意味する。
【００５８】
また、ゲッタリング工程を行なった場合、結晶性珪素膜中にはゲッタリング処理に使用したハロゲン元素が １×１０１５〜 １×１０２０ａｔｏｍｓ／ｃｍ３ の濃度で残存する。その際、結晶性珪素膜と熱酸化膜との間に高濃度に分布する傾向がある。
【００５９】
なお、ニッケルは結晶化の際に針状または柱状結晶の結晶粒界へと押し出されて偏析し、ニッケルシリサイドとして存在していたと考えられる。そしてゲッタリングの際に塩化ニッケルとなって離脱し、ニッケルとの結合を切られたシリコンの不対結合手は結晶粒界に多く存在する状態となる。
【００６０】
しかし上記工程は酸化性雰囲気中において、比較的高い温度で行われるため形成された不対結合手は容易に酸素と結合して酸化物（ ＳｉＯＸ で表される酸化珪素）を形成すると考えられる。即ち、本発明者らは上記一連の加熱工程によって、結晶性珪素膜は酸化珪素が結晶粒界として機能する様な結晶構造体となると考えている。
【００６１】
また、残存した不対結合手は活性層１１０中に含まれる水素やハロゲン元素によって終端されるか、シリコン同士の再結合によって補償され、さらに、転位や積層欠陥といった結晶欠陥はシリコン原子の再結合や再配列によってほぼ消滅してしまうので、針状または柱状結晶の内部の結晶性も著しく改善されると考えられる。
【００６２】
従って、活性層１１０はハロゲン雰囲気での加熱処理によりニッケルがデバイス特性に支障がない程度にまで充分除去され、かつ、活性層１１０を構成する針状または柱状結晶は著しく結晶性が改善されており、キャリアにとって実質的に単結晶と見なせる領域を有した結晶構造体で構成されている。
【００６３】
また、上記加熱処理により活性層１１０とゲイト絶縁膜１１１の界面では熱酸化反応が進行し、約 １００Åの珪素膜が酸化されて ２００Åの熱酸化膜が形成される。即ち、ゲイト絶縁膜１１１の全膜厚はＣＶＤ法で成膜した分と熱酸化で形成された分とを合わせて５００ Åとなる。
【００６４】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０ ℃１ 時間程度の加熱処理を行なうことで、ゲイト絶縁膜１１１の膜質の向上と共に、極めて良好な半導体／絶縁膜界面が実現される。
【００６５】
また、活性層１１０はドライエッチング法で形成されるが、その時活性層のエッジに残留したプラズマダメージがＴＦＴのリーク電流の原因となる恐れがある。本実施例の場合、活性層１１０のエッジは熱酸化されるのでプラズマダメージの除去も兼ねている。
【００６６】
以上の様にして、ゲイト絶縁膜（熱酸化膜）１１１の形成まで終了したら、次にゲイト電極を構成するためのアルミニウム膜（図示せず）を２５００Åの厚さにスパッタ法でもって成膜する。このアルミニウム膜中には、ヒロックやウィスカー防止のためにスカンジウムを０．２重量％含有させる。
【００６７】
なお、本実施例ではゲイト電極（ゲイト配線を含む）を形成する材料としてアルミニムを主成分とする材料を用いているが、他にもタングステン、タンタル、モリブデン等を用いることもできる。また、導電性を付与した結晶性珪素膜をゲイト電極として活用しても構わない。
【００６８】
次に、図１（Ｄ）に示す様にアルミニウム膜をパターニングしてゲイト電極の原型となる島状のアルミニウム膜のパターン１１２を形成する。なおこの際利用したレジストマスク（図示せず）はそのまま残存させておく。（図２（Ａ））
【００６９】
そして、アルミニウム膜のパターン１１２を陽極とした陽極酸化を行う。この技術は公知の陽極酸化技術（例えば特開平７−１３５３１８号）を用いる。まず、この陽極酸化工程によって、パターン１１２の側面には多孔質状の陽極酸化膜１１３が形成される。本実施例ではこの陽極酸化膜１１３の膜厚を０．７ μｍとする。
【００７０】
図２（Ｂ）に示す多孔質状の陽極酸化膜１１３を形成したら、図示しないレジストマスクを取り除く。そして、再度の陽極酸化を行うことにより、緻密な陽極酸化膜１１４を形成する。緻密な陽極酸化膜１１４の膜厚は９００ Åとする。
【００７１】
また、以上の工程を経てゲイト電極１１５が画定する。緻密な陽極酸化膜１１４は、後の工程においてゲイト電極１１５の表面を保護したり、ヒロックやウィスカーの発生を抑制するために機能する。
【００７２】
次に、緻密な陽極酸化膜１１４まで形成したら、この状態においてソース／ドレイン領域を形成するための不純物イオンの注入を行う。Ｎチャネル型のＴＦＴを作製するならばＰ（リン）イオンの注入を行い、Ｐチャネル型のＴＦＴを作製するならばＢ（ボロン）イオンの注入を行えば良い。
【００７３】
この工程において、高濃度に不純物が添加されたソース領域１１６とドレイン領域１１７が形成される。
【００７４】
次に、酢酸とリン酸と硝酸とを混合した混酸を用いて、多孔質状の陽極酸化膜１１３を選択的に除去した後に再度Ｐイオンのイオン注入を行なう。このイオン注入は、先のソース／ドレイン領域を形成する際よりも低ドーズ量でもって行なわれる。（図２（Ｃ））
【００７５】
すると、ソース領域１１６、ドレイン領域１１７と比較して不純物濃度の低い、低濃度不純物領域１１８、１１９が形成される。そしてゲイト電極１１５直下の１２０で示される領域が自己整合的にチャネル形成領域となる。
【００７６】
なお、チャネル形成領域１２０とドレイン領域１１７との間に配置された低濃度不純物領域１１９は特にＬＤＤ（ライトドープドレイン領域）領域と呼ばれ、チャネル形成領域１２０とドレイン領域１１７との間に形成される高電界を緩和する効果を有する。
【００７７】
また、チャネル形成領域１２０（厳密には針状または柱状結晶の内部）は真性または実質的に真性な領域で構成されている。真性または実質的に真性な領域であるとは、活性化エネルギーがほぼ１／２ （フェルミレベルが禁制帯の中央に位置する）であり、かつ、スピン密度よりも不純物濃度が低い領域であること、あるいは意図的にＰやＢといった不純物を添加しないアンドープ領域であることを意味している。
【００７８】
さらに、上記の不純物イオンの注入工程の後、レーザー光または赤外光または紫外光の照射を行うことによって、イオン注入が行われた領域のアニールを行う。この処理によって、添加イオンの活性化と、イオン注入時に活性層が受けた損傷の回復が行なわれる。
【００７９】
また、水素化処理を３００ 〜３５０ ℃の温度範囲で０．５ 〜１時間行うと効果的である。この工程は活性層からの水素脱離によって生成した不対結合手を再び水素終端するものである。この工程を行なうと活性層中には １×１０２１ａｔｏｍｓ ／ ｃｍ３ 以下、好ましくは １×１０１５〜 １×１０２１ａｔｏｍｓ ／ ｃｍ３ の濃度で水素が添加される。
【００８０】
こうして図２（Ｃ）に示す状態が得られたら、次に層間絶縁膜１２１成膜する。層間絶縁膜１２１は、酸化珪素膜、または窒化珪素膜、または酸化窒化珪素膜、または有機性樹脂膜、またはそれらの膜の積層膜でもって構成される。（図２（Ｄ））
【００８１】
また、有機性樹脂膜であるポリイミドを用いると、比誘電率が小さいので上下配線間の寄生容量を低減することができる。また、スピンコート法で形成できるので容易に膜厚を稼ぐことができ、スループットの向上が図れる。
【００８２】
次に、層間絶縁膜１２１コンタクトホールの形成を行い、ソース電極１２２とドレイン電極１２３とを形成する。さらに３５０℃の水素雰囲気中において加熱処理を行うことにより、素子全体の水素化を行い、図２（Ｄ）に示すＴＦＴが完成する。
【００８３】
図２（Ｄ）に示すＴＦＴは説明のため最も単純な構造となっているが、本実施例の作製工程手順に多少の変更・追加を加えることで適宜所望のＴＦＴ構造とすることは容易である。
【００８４】
ここで、前述の様に活性層１１０を形成する際に、その配置が重要である理由について説明する。説明は図３を用いて行なう。
【００８５】
本実施例を実施した場合、針状または柱状結晶が互いに概略平行に成長するため、結晶粒界が一方向に揃っているという特徴がある。また、結晶化を助長する金属元素を選択的に添加することで、針状または柱状結晶が結晶成長する方向を自由に制御することが可能である。この事は非常に重要な意味を持っている。
【００８６】
ここで絶縁表面を有する基体上に活性層を形成した一実施例を図３に示す。図３に示すのは、アクティブマトリクス型液晶表示装置を作製するにあたって基体３０１上にマトリクス状に配置された活性層である。
【００８７】
なお、３０２の破線で示される領域はニッケルを選択的に導入するための領域が存在した場所である。また、３０３は横成長領域が互いにぶつかり合って形成された巨視的な粒界が存在した場所である。これらは活性層を形成した後では確認できないため点線で示すことにする。
【００８８】
また、本実施例で示した手段で結晶化を行なう場合、針状または柱状結晶はニッケル添加領域３０２に対して概略垂直な方向（図中において矢印で示される方向）に成長する。
【００８９】
従って、図３の様に島状半導体３０４を配置することで、チャネル方向と、針状または柱状結晶の結晶粒界とを概略一致する方向に揃えることができる。しかも、ニッケル添加領域３０２を基板３０１の端から端まで達する様に設計することで、基板全面において前述の様な構成を実現することが可能である。
【００９０】
この様な構成とすると、チャネル方向と針状または柱状結晶の並ぶ方向とが一致することになる。即ち、ＴＦＴの活性層として機能する際に、チャネル形成領域においてキャリアの移動を妨げるエネルギー障壁が極めて少ないことを意味しており、動作速度のさらなる向上が期待できるのである。
【００９１】
また、以上のことは、換言すれば針状または柱状結晶の方向性をチャネル方向に対して特定の角度を有する様に制御することができることを意味する。図３は特定の角度を０°とした場合に相当する。
【００９２】
即ち、図３とは別の視点で考えると活性層３０４を９０°回転させた場合も考えられる。その場合、キャリアの移動度は低下するが、低オフ電流特性、高耐圧特性を期待しうる。
【００９３】
ここで、本実施例に従って本発明者らが作製した図２（Ｄ）に示される半導体装置の電気特性を図４に示す。図４（Ａ）はＮチャネル型ＴＦＴの電気特性（Ｉｄ−Ｖｇ 特性） 、図４（Ｂ）はＰチャネル型ＴＦＴの電気特性を示している。なお、Ｉｄ−Ｖｇ 特性を示すグラフは５点分の測定結果をまとめて表示する。
【００９４】
横軸のＶＧはゲイト電圧値、縦軸のＩＤはソース／ドレイン間を流れる電流値である。また、４０１、４０３で示されるＩｄ−Ｖｇ 特性（Ｉｄ−Ｖｇ 曲線）はドレイン電圧ＶＤ＝１Ｖの時の特性を示し、４０２、４０４で示されるＩｄ−Ｖｇ 特性はドレイン電圧ＶＤ＝５Ｖの時の特性を示している。また、４０５、４０６はドレイン電圧ＶＤ＝１Ｖの時のリーク電流を示している。
【００９５】
なお、オフ領域（図４（Ａ）では−１Ｖ 以下、図４（Ｂ）では−１Ｖ 以上）のドレイン電流（Ｉｏｆｆ） と、オンおよびオフ領域のリーク電流（ＩＧ）は、殆どが １×１０−１３ Ａ（測定下限界）以下であるので、図４（Ａ）、（Ｂ）ではノイズと混同されてしまっている。
【００９６】
ここで、図４（Ａ）、（Ｂ）に示される電気特性から求めた、本発明によるＴＦＴの代表的な特性パラメータを表１、表２に示す。なお、表１はＮチャネル型ＴＦＴの電気特性（任意の２０点測定）の結果であり、表２はＰチャネル型ＴＦＴの電気特性（任意の２０点測定）の結果を示している。
【００９７】
【表１】
【００９８】
【表２】
【００９９】
表１、表２において特に注目すべき点は、サブスレッショルド特性（Ｓ値、Ｓ−ｖａｌｕｅ）が６０〜１００ｍＶ／ｄｅｃ の間に収まる程小さく、移動度（μＦＥ、モビリティ）が１５０ 〜３００ｃｍ２／Ｖｓ という様に極めて大きいことである。なお、本明細書中において移動度とは電界効果移動度を意味する。
【０１００】
これらの測定データは従来のＴＦＴでは達成不可能な値であり、まさに本発明によるＴＦＴが単結晶上に作製したＭＯＳＦＥＴに匹敵する極めて高性能なＴＦＴであることを証明している。
【０１０１】
また同時に、本発明によるＴＦＴは非常に劣化に強いことが繰り返し測定による加速劣化試験によって確認されている。経験的には高速動作するＴＦＴは劣化しやすいという欠点を有しているのだが、本発明によるＴＦＴは劣化もなく、極めて高い耐圧特性を有していることが判明している。
【０１０２】
また、表１、表２には参考として平均値および標準偏差（σ値）も記載する。標準偏差は平均値からの分散（バラツキ）の尺度として用いられる。一般的には測定結果（母集団）が正規分布（ガウシアン分布）に従うとすると、平均値を中心に±１σの内に全体の６８．３％、±２σの内に９５．４％、±３σの内に９９．７％が入ることが知られている。
【０１０３】
本発明者らは、本実施例のＴＦＴ特性の分散をより正確に評価するため、５４０ 個のＴＦＴを測定し、その結果から平均値および照準偏差を求めた。その結果、Ｓ値の平均値は８０．５ｍＶ／ｄｅｃ（ｎ−ｃｈ）、８０．６ｍＶ／ｄｅｃ（ｐ−ｃｈ）であり、標準偏差は５．８（ｎ−ｃｈ） 、１１．５（ｐ−ｃｈ）であった。また、移動度（ｍａｘ） の平均値は１９４．０ｃｍ２／Ｖｓ（ｎ−ｃｈ） 、１３１．８ｃｍ２／Ｖｓ（ｐ−ｃｈ） であり、標準偏差は３８．５（ｎ−ｃｈ）、１０．２（ｐ−ｃｈ）であった。
【０１０４】
即ち、本発明を利用したＮチャネル型ＴＦＴにおいては、以下に示す様なＴＦＴ特性を得ることができる。
（１）Ｓ値のσ値が１０ｍＶ／ｄｅｃ以内、好ましくは５ｍＶ／ｄｅｃ 以内に収まる。
（２）Ｓ値が８０±３０ｍＶ／ｄｅｃ以内、好ましくは８０±１５ｍＶ／ｄｅｃ以内に収まる。
（３）μＦＥのσ値が４０ｃｍ２／Ｖｓ以内、好ましくは３５ｃｍ２／Ｖｓ以内に収まる。
【０１０５】
また、本発明を利用したＰチャネル型ＴＦＴにおいては、以下に示す様なＴＦＴ特性を得ることができる。
（１）Ｓ値のσ値が１５ｍＶ／ｄｅｃ以内、好ましくは１０ｍＶ／ｄｅｃ以内に収まる。
（２）Ｓ値が ８０±４５ｍＶ／ｄｅｃ以内、好ましくは８０±３０ｍＶ／ｄｅｃ以内に収まる。
（３）μＦＥのσ値が１５ｃｍ２／Ｖｓ以内、好ましくは１０ｃｍ２／Ｖｓ以内に収まる。
【０１０６】
以上の様に、本発明によるＴＦＴは極めて優れた電気特性を実現するものであり、これまで単結晶上に作製したＭＯＳＦＥＴのみが使用されていた様な複雑なＳＲＡＭ回路やＤＲＡＭ回路等、高速動作を必要とするロジック回路を構成することが可能である。
【０１０７】
また、本実施例ではシングルゲイト構造のＴＦＴの作製工程例のみを記載しているが、ダブルゲイト構造のＴＦＴやそれ以上のゲイト電極を有するマルチゲイト構造のＴＦＴに対しても適用することができる。
【０１０８】
また、本発明は活性層の結晶性を高めることで実現できるものであって、耐熱性が許す限りＴＦＴ構造は問わずに実施することができる。
【０１０９】
〔本発明で得られる結晶構造体に関する知見〕
本発明によって得られる結晶性珪素膜が図１０に示される様な針状または柱状結晶の集合体でなる結晶構造体であることは既に述べた。ここでは、本発明による結晶構造体と他の方法で形成された結晶構造体との比較を行なう。
【０１１０】
図１１に示す写真は、実施例１の手順で非晶質珪素膜の結晶化までを終えた試料のＴＥＭ写真である。即ち、ハロゲン元素を含む加熱処理を行なっていない結晶性珪素膜の結晶構造を示している。
【０１１１】
図１１において確認できる様に、結晶化直後の針状または柱状結晶の内部には多数の転位欠陥（１１０１で示される円内）が存在する。しかしながら、図１０に示すＴＥＭ写真では、結晶内部にその様な転位欠陥は確認されず、きれいな結晶構造となっていることが判る。
【０１１２】
この事は、本発明においてハロゲン元素を含む雰囲気での加熱処理が結晶性の改善に大きく寄与していることの証拠となる。
【０１１３】
また、図１２に示す結晶構造体は、非晶質珪素膜の結晶化条件を本発明とは異なるものとした場合の例である。具体的には、窒素雰囲気中で６００ ℃４８時間の加熱処理を行うことで非晶質珪素膜を結晶化し、９００ 〜１１００℃程度の温度で熱酸化処理を施してある。
【０１１４】
以上の様にして形成した結晶性珪素膜は、図１２に示す様に個々の結晶粒が大きく、不規則に分布する粒界によって分割された状態となっている。
【０１１５】
図１２において、結晶粒１２０１は不規則な粒界１２０２によって囲まれた状態となっている。従って、実際に図１２に示す結晶構造体をＴＦＴの活性層として利用すると、不規則な粒界１２０２によって生ずるエネルギー障壁がキャリアの移動を阻害してしまう。
【０１１６】
一方、図１０に示す様な結晶構造体は、図１０に示す様に、結晶粒界１００２がある程度の規則性をもって配列した状態となっている。従って、針状または柱状結晶の内部において、キャリアの移動を阻害するエネルギー障壁はないと考えられる。
【０１１７】
なお、本発明者らが針状または柱状結晶の配列状態を１〜５万倍程度の広視野で観察した結果、針状または柱状結晶がジグザグに進行する様な場合があることが確認されている。これは、結晶成長がエネルギー的に安定な方向へ向かうことに起因する現象であり、結晶方向が転換した箇所には一種の粒界が形成されていると推測される。
【０１１８】
しかしながら本発明者らは、針状または柱状結晶の内部に生じうるこの粒界はエネルギー的に不活性な双晶粒界の如きものではないかと推測している。即ち、結晶方向は異なるが、整合性良く連続的に結合した粒界であり、キャリアの移動を妨げる程のエネルギー障壁とならない（実質的に粒界と見なされない）粒界であると考えている。
【０１１９】
以上の様に、一般的なプロセスで結晶化した結晶性珪素膜は図１２に示す様な結晶構造を有し、キャリアの移動を遮る様に不規則な粒界が分布するため、高い移動度を達成することが困難である。
【０１２０】
しかしながら、本発明による結晶性珪素膜は図１０に示す様な結晶構造を有し、結晶粒界が概略一方向に揃っている上、針状または柱状結晶の内部は実質的にエネルギー障壁となる粒界が存在しないと考えられる。即ち、キャリアは何ら阻害されることなく結晶内部を移動することが可能となるので、極めて高い移動度を達成することができる。
【０１２１】
特に、本発明により得られる針状または柱状結晶の注目すべき点は、凹凸や応力等に起因する歪みを避けながら（結晶方向を変えながら）数十〜数百μｍもの距離を連続的に成長していくと考えられる点である。
【０１２２】
本発明者らの推測が正しければ、本発明による結晶性珪素膜は結晶内部にキャリアトラップとなりうる粒界を形成しないで成長していく、特殊な結晶の集合体で構成される全く新しい結晶構造体であると言える。
【０１２３】
〔実施例２〕
本実施例は実施例１で示したＴＦＴでもってＣＭＯＳ回路を形成する例である。ＣＭＯＳ回路は実施例１で示した様な構造のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて構成される。
【０１２４】
本実施例におけるＣＭＯＳ回路の作製工程の一実施例を図５、図６を用いて説明する。なお、本発明により形成される結晶性珪素膜の応用範囲は広く、ＣＭＯＳ回路を形成する方法は本実施例に限ったものではない。
【０１２５】
まず実施例１に示す作製手順に従って、石英基板５０１上に酸化珪素膜５０２を成膜し、その上に結晶性珪素膜（図示せず）を得る。そしてそれをパターニングすることによりＮチャネル型ＴＦＴの活性層５０３とＰチャネル型ＴＦＴの活性層５０４とを形成する。
【０１２６】
活性層５０３、５０４を形成したらゲイト絶縁膜５０５を成膜し、さらにハロゲン元素を含む雰囲気における加熱処理を行なう。本実施例では処理条件を実施例１と同じものとする。こうして、活性層５０３、５０４は本発明の結晶構造体となり、良好な膜質と界面を有するゲイト絶縁膜５０５が形成される。
【０１２７】
次に、後にゲイト電極の原型を構成するアルミニウム膜（図示せず）を成膜し、パターニングしてアルミニウム膜のパターン５０６、５０７を形成する（パターン形成後もパターニングに使用したレジストマスクは残しておく）。
【０１２８】
こうして図５（Ａ）の状態が得られる。アルミニウム膜のパターン５０６、５０７を形成したら、次に、実施例１と同様の条件でもってアルミニウム膜のパターン５０６、５０７の側面に多孔質の陽極酸化膜５０８、５０９を形成する。本実施例ではこの多孔質の陽極酸化膜５０８、５０９の膜厚を０．５ μｍとする。
【０１２９】
さらに、実施例１と同様の条件でもって緻密で強固な陽極酸化膜５１０、５１１の形成を行う。ただし、本実施例ではこの膜厚が７００ Åとなる様に到達電圧を調節する。また、この工程によりゲイト電極５１２、５１３が画定する。こうして図５（Ｂ）の様な状態が得られる。
【０１３０】
図５（Ｂ）の状態が得られたら、ゲイト絶縁膜５０５をドライエッチング法によりエッチングする。このエッチング工程ではゲイト電極５１２、５１３および多孔質状の陽極酸化膜５０８、５０９がマスクとなって、その直下のみにゲイト絶縁膜が残存する。エッチング後に多孔質状の陽極酸化膜５０８、５０９を除去すると図５（Ｃ）の状態となる。
【０１３１】
次に、Ｐチャネル型ＴＦＴを覆い隠す様にしてレジストマスク５１４を形成し、Ｎ型を付与する不純物としてＰ（リン）イオンをドーピングする。このドーピングは、加速電圧５０ＫｅＶ 、ドーズ量 ０．１〜 ５×１０１３ａｔｏｍｓ／ｃｍ２ 、好ましくは ０．５〜 ２×１０１３ａｔｏｍｓ／ｃｍ２ ａｔｏｍｓ／ｃｍ２ で行なう。
【０１３２】
このドーピング工程は比較的加速電圧が高いため、Ｐイオンが露出したゲイト絶縁膜を通過して活性層５０３へと打ち込まれる。その結果、５１５、５１６で示される領域にＰイオンが添加される。（図５（Ｃ））
【０１３３】
次に、図５（Ｄ）に示すように再びＰイオンの注入を行う。このＰイオンの注入は、加速電圧を ５ＫｅＶ と低めに設定し、ドーズ量を０．１ 〜 １×１０１５ａｔｏｍｓ／ｃｍ２ 、好ましくは ２〜 ５×１０１４ａｔｏｍｓ／ｃｍ２ とする。この工程の結果、高濃度にＰイオンが添加された領域５１７、５１８が形成される。
【０１３４】
図５（Ｄ）に示す工程が終了した時点でＮチャネル型ＴＦＴの活性層が完成する。即ち、Ｎチャネル型ＴＦＴのソース領域５１７、ドレイン領域５１８、低濃度不純物領域（またはＬＤＤ領域）５１９、５２０、チャネル形成領域５２１が画定する。
【０１３５】
次に、図６（Ａ）に示すように左側のＮチャネル型ＴＦＴを覆うレジストマスク５２２を形成する。そして、図６（Ａ）に示す状態においてＰ型を付与する不純物としてＢ（ボロン）イオンの注入を行う。このＢイオンのドーピングもＰイオンの場合と同様に２度に分けて行なう。
【０１３６】
１度目のＢイオンのドーピングは加速電圧３０ＫｅＶ 、ドーズ量を ０．１〜 ５×１０１４ａｔｏｍｓ／ｃｍ２ 、好ましくは ０．５〜 ２×１０１４ａｔｏｍｓ／ｃｍ２ 程度とする。この工程により５２３、５２４で示される領域にＢイオンが添加される。（図６（Ａ））
【０１３７】
２度目のＢイオンのドーピングは加速電圧 ５ＫｅＶ 、ドーズ量を ０．１〜 １×１０１５ａｔｏｍｓ／ｃｍ２ 、好ましくは ２〜 ５×１０１４ａｔｏｍｓ／ｃｍ２ 程度とする。この工程により高濃度にＢイオンが添加された領域５２５、５２６が形成される。（図６（Ｂ））
【０１３８】
以上の工程によりＰチャネル型ＴＦＴのソース領域５２５、ドレイン領域５２６、低濃度不純物領域（またはＬＤＤ領域）５２７、５２８、チャネル形成領域５２９が画定する。
【０１３９】
次に、図６（Ｂ）に示す工程の終了後、レジストマスク５２２を取り除き、基板全面にレーザー光または赤外光や紫外光等の強光を照射する。この工程により添加された不純物イオンの活性化と、不純物イオンが注入された領域の損傷の回復が行なわれる。
【０１４０】
次に、層間絶縁膜５３０を４０００Åの厚さに成膜する。層間絶縁膜５３０は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、有機性樹脂膜のいずれでも良く、多層構造としても良い。これら絶縁膜の成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、スピンコート法を用いればよい。
【０１４１】
次にコンタクトホールの形成を行い、Ｎチャネル型ＴＦＴのソース電極５３１、Ｐチャネル型ＴＦＴのソース電極５３２を形成する。また、ドレイン電極５３３はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで共有する様な構成とすることでＣＭＯＳ回路が実現される。（図６（Ｃ））
【０１４２】
以上の様な過程を経て、図６（Ｃ）に示す構造でなるＣＭＯＳ回路を作製することができる。ＣＭＯＳ回路は最も単純な構成のインバータ回路であり、ＣＭＯＳインバータ回路を直列に奇数組接続して形成した閉回路はリングオシレータと呼ばれ、半導体装置の動作速度を評価する際に用いられる。
【０１４３】
ここで図７（Ａ）に示す上面写真は、本実施例に従って作製したＣＭＯＳ回路を組み合わせて構成したリングオシレータ回路である。本発明者らは本発明を利用して実際にアクティブマトリクス型液晶表示装置を試作し、その駆動回路の動作性能をリングオシレータで確認した。
【０１４４】
なお、図７（Ａ）に示すリングオシレータを構成するＣＭＯＳ回路のゲイト電極幅は約０．６ μｍと細く、チャネル形成領域は通常ならば短チャネル効果が発生する程度にまで微細化されている。
【０１４５】
また、図７（Ｂ）には参考としてシフトレジスタ回路の写真を示す。図７（Ｂ）に示すシフトレジスタ回路は試作した周辺駆動回路を構成する重要な回路の一つであり、画素領域のアドレスを指定するロジック回路である。特に、水平走査用（ソース側用）シフトレジスタ回路は実動作時に数ＭＨｚ〜数十ＭＨｚ程度の非常に高い周波数での駆動を要求される。
【０１４６】
リングオシレータ回路の発振周波数は９、１９、５１組（段）のＣＭＯＳ回路を接続したリングオシレータで測定した。その結果、電源電圧３〜５Ｖ、９段のリングオシレータで ３００ＭＨｚ以上、中には５００ ＭＨｚを超える発振周波数が得られており、極めて動作速度が速いことが判明した。
【０１４７】
これらの値は従来の作製工程で作製したリングオシレータに比べて２０倍近い動作速度を有することを意味している。また、１〜５Ｖの範囲で電源電圧を振っても常に数十〜数百ＭＨｚの発振周波数を実現している。
【０１４８】
以上の様に、本発明を利用したＣＭＯＳ回路は回路設計上やむを得ず付加価値が加わった状況においても、問題なく高速動作させることが可能であり、あらゆるロジック回路の要求に応える性能を有している。
【０１４９】
さらに、チャネル長が０．６ μｍと極めて微細化されているにも拘わらず、本実施例に示した様な極めて高速な動作にも耐えうる高い耐圧特性をも有していることは、本発明によるＴＦＴが短チャネル効果に殆ど影響されず、極めて高い信頼性を有していることを意味している。
【０１５０】
〔本発明の構成から導かれる推察〕
実施例１および実施例２で示した様に、本発明に従って作製したＴＦＴは極めて高い性能（高速動作特性、高耐圧特性）を実現している。また、この様な高速動作特性を有していながら劣化に強いという特徴は、経験的にも特異な現象と言える。そこで、本発明者らは本発明によるＴＦＴが何故これほどまで耐劣化性に優れているかを考察し、そこから一つの理論を推察したので以下に記載する。
【０１５１】
本発明者らは、本発明によるＴＦＴの耐圧が高い理由として針状または柱状結晶の結晶粒界の影響を重視した。即ち、本発明者らはチャネル形成領域に局部的に存在する結晶粒界（酸化物領域と予想される）がソース領域とドレイン領域の間、特にチャネル形成領域とドレイン領域との間にかかる高電界を効果的に緩和していると推測した。
【０１５２】
具体的には、結晶粒界が特にドレイン領域から広がる空乏層電荷により形成される電界を抑え、ドレイン電圧が高くなった状態（ドレイン側空乏層電荷が増加した状態）においても、ソース側の拡散電位を変化させない様に機能していると考えたのである。
【０１５３】
以上をまとめると、本発明による結晶性珪素膜を活性層に活用した場合、チャネル形成領域は以下の構成を満たしていると見なせる。
（１）キャリアが移動する（キャリアにとって）実質的に真性な領域（針状または柱状結晶の内部）が存在する。
（２）キャリアの移動を抑制する又はチャネル方向（ソース−ドレイン間を結ぶ方向）にかかる電界を緩和するエネルギー障壁が存在する。
【０１５４】
従って、上記２つの構成を満たす、換言すればキャリアにとって実質的に真性なチャネル形成領域と、局部的に形成されたエネルギー障壁とを有する構成とすることで本発明が示す様な優れた特性のＴＦＴを作製しうると考えられる。
【０１５５】
以上の構成は、多少の推測を交えてではあるが、本発明者らの実験データから導かれるものである。そこで、本発明者らはこの構成を人為的に創り出すことで同様の効果を得ることができるのではないかと予想した。
【０１５６】
その結果、本発明者らは短チャネル効果の抑制に効果的な構成を提案するに至った。ここではその概略について、以下に記載する。なお、以下に記載する考察は現状においては推測の範囲に止まるものである。
【０１５７】
短チャネル効果とは、しきい値電圧の低下、パンチスルー現象に伴う耐圧の劣化およびサブスレッショルド特性の劣化などの総称である。特に問題となるパンチスルー現象はドレイン側の空乏層がソース領域にまで広がることでソース側の拡散電位が低下し、ソース／ドレイン間に貫通電流が流れる現象である。
【０１５８】
そこで本発明者らは本発明の結晶粒界の効果に注目して、チャネル長が０．０１〜２ μｍ程度の短チャネルＴＦＴにおいては、チャネル形成領域に対して人為的かつ局部的に不純物領域を設けることで、ドレイン側の空乏層の広がりを抑制する効果が得られると推測した。
【０１５９】
この様な構成は活性層を図８に示す様な構成とすることで達成できると考えられる。図８（Ａ）において、８０１はソース領域、８０２はドレイン領域、８０３はチャネル形成領域であり、チャネル形成領域８０３の中には人為的に不純物領域８０４が形成される。また、チャネル形成領域８０３中、不純物領域８０４以外の領域８０５は、実質的に真性な領域であり、キャリアが移動する領域となる。
【０１６０】
ここで図８（Ａ）に示す構造は、図１０に示す本発明の結晶構造体を模した構造である点が重要である。即ち、図１０の１００１で示される結晶粒界は図８（Ａ）の不純物領域８０４に相当し、図１０の針状または柱状結晶は図８（Ａ）のキャリアが移動する領域８０５に相当するのである。
【０１６１】
従って、チャネル形成領域８０３内に配置された不純物領域８０４はチャネル形成領域内に局部的にビルトインポテンシャル（エネルギー障壁とも言える）の大きい領域を形成し、そのエネルギー障壁によってドレイン側空乏層の広がりを効果的に抑制すると推測できる。
【０１６２】
また、図８（Ａ）をＡ−Ａ’で切断した断面図を図８（Ｂ）に示す。８０６は絶縁表面を有する基板である。また、図８（Ａ）をＢ−Ｂ’で切断した断面図を図８（Ｃ）に示す。
【０１６３】
なお、図８（Ｃ）においてｗｐｉ，ｎは不純物領域８０４の幅を表し、ｗｐａ，ｍはキャリアが移動する領域の幅を表す。ここでｎ、ｍはチャネル形成領域８０３内において、ｗｐｉ，ｎがｎ番目の不純物領域の幅であり、ｗｐａ，ｍがｍ番目のキャリアが移動する領域であることを意味している。
【０１６４】
従って、本発明によるＴＦＴの実際の電界効果移動度は次式に示す理論式に実効的なチャネル幅Ｗｐａ（ｗｐａ，ｍを１〜ｍまで加えた総和）を代入しなくてはならない。
【０１６５】
μＦＥ＝１／ Ｃｏｘ（ΔＩｄ／ ΔＶｇ）・１／ Ｖｄ・Ｌ／ Ｗ
ここでＣｏｘはゲイト酸化膜容量、ΔＩｄ、ΔＶｇはそれぞれドレイン電流Ｉｄとゲイト電圧Ｖｇの変化量、Ｖｄはドレイン電圧、Ｌ、Ｗはそれぞれチャネル長およびチャネル幅である。
【０１６６】
しかしながら、実効的なチャネル幅Ｗｐａを測定することは現実的に不可能であるため、本明細書中の電界効果移動度はチャネル幅の設計値Ｗを代入して求めている。即ち、実際の移動度よりも小さい値が得られていると考えられる。
【０１６７】
また、不純物領域を図８（Ａ）に示す様な配置で設けることは移動度の向上に対して非常に大きな意味があると予想される。その理由について以下に説明する。
【０１６８】
移動度（μＦＥ） は半導体膜（ここでは珪素膜を例にとる）中のキャリアの散乱によって決まるが、珪素膜における散乱は格子散乱と不純物散乱とに大別される。これらが影響し合って形成される全体的な移動度μは次式で表される。
【０１６９】
【数１】
【０１７０】
この数１で示される式は、全体的な移動度μが、格子散乱の影響を受けた場合の移動度μｌ （ ｌはｌａｔｔｉｃｅ を意味する） の逆数および不純物散乱の影響を受けた場合の移動度μｉ （ ｉはｉｍｐｕｒｉｔｙを意味する） の逆数の和に反比例することを意味している。また、格子散乱および不純物散乱は各々次式で表される。
【０１７１】
【数２】
【０１７２】
【数３】
【０１７３】
これらの式によると、チャネル形成領域全体に均一に不純物が添加された状態では不純物散乱の影響を受けて移動度を稼ぐことができない。しかしながら、図１２に示す構成の場合、局部的に不純物領域を形成しているので、キャリアが移動する領域には不純物が添加されず、キャリアにとって実質的に真性である。
【０１７４】
即ち、理論的には数３においてイオン化した不純物の濃度Ｎｉ を限りなく０に近づけることを意味するため、移動度μｉ は限りなく無限大に近づいていくことになる。即ち、数１において１／μｉ の項を無視することができる程度にまで不純物を減少させることを意味するので全体の移動度μは限りなく移動度μｌ に近づいていくと推測される。
【０１７５】
また、図８（Ａ）において不純物領域８０４がチャネル方向と概略平行となる様に配置されていることは重要である。この様な配置は、図１０に示した針状または柱状結晶の結晶粒界の延びる方向と、チャネル方向とが一致した場合に相当する。
【０１７６】
この様な配置とした場合、不純物領域８０４は「良性の結晶粒界」として振る舞うと予想されるので、キャリアを捕獲することなく、レールの様な役割を果してキャリアに移動方向を規定すると推測される。このことは、キャリア同士の衝突による散乱の影響を低減する上で非常に重要な構成である。
【０１７７】
また、以上の様な構成とすることで、短チャネル効果の一つであるしきい値電圧の低下も抑制できると予想される。これはチャネル幅が極端に狭くなった時に生じる狭チャネル効果を、不純物領域間で人為的に引き起こすことが可能であるという推論に基づく予想である。
【０１７８】
また、前述の様にドレイン側空乏層の広がりを抑制することでパンチスルー現象を抑制することが可能と考えられるが、パンチスルー現象を抑制することで耐圧の向上と共にサブスレッショルド特性（Ｓ値）の向上も望める。
【０１７９】
サブスレッショルド特性の向上は、本構成を用いることでドレイン側空乏層の占める体積を減じることができるという推論から以下の様に説明できる。
【０１８０】
図８（Ａ）で示す構成とした時に、効果的に空乏層の広がりが抑制されるならば、ドレイン側空乏層の占める体積を大幅に減じることが可能でなはずである。従って、総合的な空乏層電荷を小さくできるため、空乏層容量を小さくできると考えられる。ここで、Ｓ値を導出する式は次の近似式で表される。
【０１８１】
【数４】
【０１８２】
数４において、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、Ｃｄ は空乏層容量、Ｃｉｔは界面準位の等価容量、Ｃｏｘはゲイト酸化膜容量である。従って、本構成では空乏層容量Ｃｄ および界面準位の等価容量Ｃｉｔを０に可能な限り近づけることで、Ｃｄ ＝Ｃｉｔ＝０となる理想状態、即ちＳ値が６０ｍＶ／ｄｅｃａｄｅ となる半導体装置を実現できる可能性がある。
【０１８３】
ただし、数４に示される式はＳ値を導出するための近似式であり、ＴＦＴではこの近似式に従わずに６０ｍＶ／ｄｅｃａｄｅ 以下の測定値が得られることもある。
【０１８４】
ところで、本発明から推測される本構成では、本発明の結晶粒界に相当する不純物領域として酸素以外に窒素や炭素を用いても良い。これは、本構成の目的がチャネル形成領域に対して人為的にエネルギー障壁を配置することにあるからである。
【０１８５】
従って、エネルギー障壁を形成するという観点から考えれば、反転層の導電型と逆の導電型を持つ不純物領域でも効果があると言えよう。即ち、Ｎチャネル型半導体装置ならばＢイオンを、Ｐチャネル型半導体装置ならばＰイオンを用いて不純物領域を形成すれば良いと言える。
【０１８６】
また、不純物領域をＰまたはＢイオンで構成する場合、添加する不純物イオンの濃度で直接的にしきい値制御を行なうことも可能である。
【０１８７】
以上の様に、本構成は本明細書で開示する発明の構成および実験事実をもとに本発明者らの推測により導かれた技術である。本構成を実施することで、チャネル長が極めて短いディープサブミクロン領域の半導体装置で問題となる短チャネル効果を効果的に抑制することができると推測される。
【０１８８】
〔実施例３〕
本実施例では実施例１に示した作製工程とは別の工程例を示す。具体的には活性層を形成する前に、結晶性珪素膜に対してハロゲン元素を含む雰囲気における加熱処理を施し、ニッケルをゲッタリング除去する。
【０１８９】
本実施例に示す工程を実施例１と組み合わせることで活性層中のニッケル濃度をさらに効果的に低減することが可能である。
【０１９０】
また、７００ ℃を超える加熱処理によって結晶性珪素膜の膜厚が減少するため、活性層を薄くする効果もある。膜厚が薄くなると移動度の向上やオフ電流の低減といった効果が期待できる。
【０１９１】
〔実施例４〕
本実施例では実施例１に示した作製工程とは別の工程例を示す。具体的には実施例１において、ゲイト絶縁膜１１１を成膜する工程を省略し、活性層を形成した直後にハロゲン元素を含む雰囲気での加熱処理を施す。
【０１９２】
この時形成された熱酸化膜に対して、実施例１と同様に窒素雰囲気中でアニールすることで膜質を改善することができる。この場合、この様な熱酸化膜のみでゲイト絶縁膜を構成することが可能である。また、熱酸化膜の膜厚は加熱処理の条件を調節することで１００ 〜１５００Å（代表的には５００ 〜１０００Å）の範囲で形成できる。
【０１９３】
熱酸化膜のみでゲイト絶縁膜を構成すると高速動作の可能な半導体装置を作製できる点と、ゲイト絶縁膜の成膜工程を簡略化できる点に特徴がある。ただし、膜厚を均一に形成することが困難な場合が多い。
【０１９４】
また、上記工程で形成された熱酸化膜の上に気相法により絶縁膜を堆積して、それらの積層膜をもってゲイト絶縁膜とすることも可能である。その場合、ゲイト耐圧が向上するが、熱酸化膜と気相法による膜との界面を清浄にしておくことが重要である。
【０１９５】
また、上記工程を金属元素（特にニッケル）の除去工程として見なし、上記工程で形成された熱酸化膜を除去して、再度熱酸化膜を形成してゲイト絶縁膜とすることもできる。また、熱酸化膜を除去した後、活性層上に気相法によってゲイト絶縁膜を形成することもできる。この場合、活性層とゲイト絶縁膜の界面に存在する余計な不純物の濃度を低減することが可能であるが、活性層表面の清浄度に注意しなくてはならない。
【０１９６】
〔実施例５〕
本実施例では、本発明を応用して作製したＴＦＴをＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒｏｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびＳＲＡＭ（Ｓｔａｔｉｃ Ｒｏｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）に応用した例について説明する。説明には図１３を用いることとする。
【０１９７】
ＤＲＡＭは記憶する情報を電荷としてコンデンサに蓄える形式のメモリである。コンデンサへの情報としての電荷の出し入れは、コンデンサに直列に接続されたＴＦＴによって制御される。ＤＲＡＭの１個のメモリセルを構成するＴＦＴとコンデンサの回路を図１３（Ａ）に示す。
【０１９８】
ワード線１３０１によってゲイト信号を与えられると、１３０３で示されるＴＦＴは導通状態となる。この状態でビット線１３０２側からコンデンサ１３０４に電荷が充電されて情報を読み込んだり、充電したコンデンサから電荷を取り出して情報を読みだしたりする。即ち、このコンデンサに蓄積された電荷をＴＦＴにより書き込んだり、読み出したりすることで記憶素子としての機能を有することになる。
【０１９９】
ＤＲＡＭの特徴は１個のメモリを構成する素子数がＴＦＴとコンデンサだけで非常に少ないので、高集積密度の大規模メモリを構成するのに適している。また、価格も低く抑えられるので、現在最も大量に使用されている。
【０２００】
また、ＴＦＴを用いてＤＲＡＭセルを形成した場合の特徴として蓄積容量を小さく設定することができるため、低電圧での動作を可能とすることができる。
【０２０１】
次に、受動負荷素子として高抵抗を用いたＳＲＡＭ回路を図１３（Ｂ）に示す。なお、受動負荷素子と同様の機能をＴＦＴで代替するＳＲＡＭ構造をとることも可能である。
【０２０２】
ＳＲＡＭはフリップフロップ等の双安定回路を記憶素子に用いたメモリであって、双安定回路のＯＮ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応して２進情報値（０または１）を記憶するものである。電源の供給がある限り記憶が保持される点で有利である。
【０２０３】
１３０５で示されるのはワード線であり、１３０６はビット線である。１３０７は高抵抗で構成される負荷素子であり、１３０８で示されるような２組のドライバトランジスタと１３０９で示されるような２組のアクセストランジスタとでＳＲＡＭが構成される。
【０２０４】
以上のような構成でなるＳＲＡＭの特徴は、高速動作が可能で、信頼性が高くシステムへの組む込みが容易なことなどである。
【０２０５】
〔実施例６〕
本実施例では、実施例１の半導体装置および実施例２のＣＭＯＳ回路を用いて同一基体上に画素マトリクス回路とロジック回路とを集積化したアクティブマトリクス型電気光学装置を構成する例を示す。電気光学装置としては、液晶表示装置、ＥＬ表示装置、ＥＣ表示装置などが含まれる。
【０２０６】
なお、ロジック回路とは、周辺駆動回路やコントロール回路等の様に電気光学装置を駆動するための集積化回路を指す。アクティブマトリクス型電気光学装置においては、動作性能の限界や集積度の問題もあってロジック回路は外付けＩＣが一般的であったが、本発明のＴＦＴを用いることで同一基板上に全てを一体化することが可能となる。
【０２０７】
また、コントロール回路とはプロセッサ回路、メモリ回路、クロック発生回路、Ａ／Ｄ（Ｄ／Ａ）コンバータ回路等の電気光学装置を駆動するに必要な全ての電気回路を含むものとする。勿論、メモリ回路には実施例５、６で示したＳＲＡＭ回路やＤＲＡＭ回路が含まれる。
【０２０８】
このような構成に本明細書で開示する発明を利用すると、単結晶上に形成したＭＯＳＦＥＴに匹敵する性能を有するＴＦＴでもってロジック回路を構成することができる。
【０２０９】
〔実施例７〕
本実施例では実施例１と異なる構造のＴＦＴを作製する例を示す。説明には図１４を用いる。
【０２１０】
まず、実施例１と同様の工程を経て図２（Ｂ）に示す状態を得る。図２（Ｂ）に示す状態を得たら、アルミニウム膜のパターニングに用いた図示しないレジストマスクを除去し、その後、酒石酸中で陽極酸化処理を行い、１０００Åの厚さの緻密な陽極酸化膜を得る。この状態を図１４（Ａ）に示す。
【０２１１】
図１４（Ａ）において、１０１は石英基板、１０２は下地膜、１１０は活性層、１１１は後にゲイト絶縁膜として機能する熱酸化膜である。また、１４０１はアルミニウムを主成分とする材料でなるゲイト電極、１４０２はゲイト電極１４０１を陽極酸化して得られた緻密な陽極酸化膜である。
【０２１２】
次に、この状態で活性層１１０に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１４０３、１４０４が形成される。
【０２１３】
不純物イオンの注入が終了したら、窒化珪素膜１４０５を ０．５〜１ μｍの厚さに成膜する。成膜方法は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法のいずれであっても良い。また、窒化珪素膜以外に酸化珪素膜を用いても良い。
【０２１４】
こうして図１４（Ｂ）の状態が得られる。図１４（Ｂ）の状態が得られたら、次に窒化珪素膜１４０５をエッチバック法によりエッチングして、ゲイト電極１４０１の側壁にのみ残す。こうして残された窒化珪素膜はサイドウォール１４０６として機能する。
【０２１５】
この際、熱酸化膜１１１はゲイト電極がマスクとなった領域以外が除去されて図１４（Ｃ）に示す様な状態で残存する。
【０２１６】
図１４（Ｃ）に示す状態で再び不純物イオンの注入を行なう。この時、ドーズ量は先程のイオン注入のドーズ量よりも高めとしておく。このイオン注入の際、サイドウォール１４０６の直下の領域１４０７、１４０８はイオン注入が行なわれないので、不純物イオンの濃度に変化はない。しかし、露出した領域１４０９、１４１０はさらに高濃度の不純物イオンが注入されることになる。
【０２１７】
以上の様に２度目のイオン注入を経て、ソース領域１４０９、ドレイン領域１４１０およびソース／ドレイン領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）１４０７、１４０８が形成される。なお、ゲイト電極１４０１の直下はアンドープな領域であり、チャネル形成領域１４１１となる。
【０２１８】
以上の工程を経て図１４（Ｃ）の状態が得られたら、３００ Åの厚さの図示しないチタン膜を成膜し、チタン膜とシリコン（結晶性珪素）膜とを反応させる。そして、チタン膜を除去した後、ランプアニール等による加熱処理を行なうことでソース領域１４０９、ドレイン領域１４１０の表面にチタンシリサイド１４１２、１４１３を形成する。（図１４（Ｄ））
【０２１９】
なお、上記工程はチタン膜の代わりにタンタル膜、タングステン膜、モリブデン膜等を用いることも可能である。
【０２２０】
次に、層間絶縁膜１４１４として酸化珪素膜を５０００Åの厚さに成膜し、ソース電極１４１５、ドレイン電極１４１６を形成する。こうして図１４（Ｄ）に示す構造のＴＦＴが完成する。
【０２２１】
本実施例で示す構造のＴＦＴは、ソース／ドレイン電極がチタンシリサイド１４１２、１４１３を介してソース／ドレイン領域と接続するので良好なオーミックコンタクトを実現できる。
【０２２２】
〔実施例８〕
本実施例では実施例１または実施例７と異なる構造のＴＦＴを作製する例を示す。説明には図１５を用いる。
【０２２３】
まず、実施例１と同様の工程を経て図２（Ｂ）に示す状態を得る。ただし、本実施例ではゲイト電極の材料として導電性を付与した結晶性珪素膜を用いることとする。この状態を図１５（Ａ）に示す。
【０２２４】
図１５（Ａ）において、１０１は石英基板、１０２は下地膜、１１０は活性層、１１１は後にゲイト絶縁膜として機能する熱酸化膜である。また、１５０１は結晶性珪素膜（ポリシリコン膜）でなるゲイト電極である。
【０２２５】
次に、この状態で活性層１１０に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１５０２、１５０３が形成される。（図１５（Ｂ））
【０２２６】
不純物イオンの注入が終了したら、実施例７と同様にエッチバック法を用いてサイドウォール１５０４を形成する。
【０２２７】
そして、サイドウォール１５０４を形成したら、再び不純物イオンの注入を行なう。以上の２度のイオン注入を経て、ソース領域１５０７、ドレイン領域１５０８、低濃度不純物領域（ＬＤＤ領域）１５０５、１５０６、チャネル形成領域１５０９が形成される。
【０２２８】
以上の工程を経て図１５（Ｃ）の状態が得られたら、５００ Åの厚さの図示しないタングステン膜を成膜し、タングステン膜とシリコン膜とを反応させる。そして、タングステン膜を除去した後、ランプアニール等による加熱処理を行なうことでゲイト電極１５０１、ソース領域１５０７、ドレイン領域１５０８、の表面にタングステンシリサイド１５１０〜１５１２を形成する。（図１５（Ｄ））
【０２２９】
次に、層間絶縁膜１５１３として窒化珪素膜を４０００Åの厚さに成膜し、ソース電極１５１４、ドレイン電極１５１５を形成する。こうして図１５（Ｄ）に示す構造のＴＦＴが完成する。
【０２３０】
本実施例で示す構造のＴＦＴは、ゲイト電極およびソース／ドレイン電極がタングステンシリサイド１５１０〜１５１２を介して取り出し電極と接続するので良好なオーミックコンタクトを実現できる。
【０２３１】
〔実施例９〕
本実施例では本発明を利用した半導体装置を組み込んだ電気光学装置（表示装置）の一例を示す。なお、電気光学装置は必要に応じて直視型または投影型で使用すれば良い。また、電気光学装置も半導体を用いて機能する装置と考えられるので、本明細書中における電気光学装置とは、半導体装置の範疇に含まれるものとする。
【０２３２】
また、本発明を利用した半導体装置の応用製品としてはＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクション（フロント型とリア型がある）、ビデオカメラ、パーソナルコンピュータ等が挙げられる。それら応用用途の簡単な一例を図１６を用いて行う。
【０２３３】
図１６（Ａ）はＴＶカメラであり、本体２００１、カメラ部２００２、表示装置２００３、操作スイッチ２００４で構成される。表示装置２００３はビューファインダーとして利用される。
【０２３４】
図１６（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。表示装置２１０２は比較的小型のサイズのものが２枚使用される。
【０２３５】
図１６（Ｃ）はカーナビゲーションであり、本体２２０１、表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。表示装置２２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
【０２３６】
図１６（Ｄ）は携帯情報端末機器（本実施例では携帯電話）であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作ボタン２３０５、アンテナ２３０６で構成される。表示装置２３０３に対しては、将来的にＴＶ電話として動画表示を要求されることが予想される。
【０２３７】
図１６（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、接眼部２４０３、操作スイッチ２４０４、テープホルダー２４０５で構成される。表示装置２４０２に映し出された撮影画像は接眼部２４０３を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。
【０２３８】
図１６（Ｄ）はフロントプロジェクションであり、本体２５０１、光源２５０２、反射型表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置２５０３は高い解像度が要求される。
【０２３９】
また、本実施例に示した電気光学装置以外にも、リアプロジェクションやモバイルコンピュータ、ハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
【０２４０】
また、本発明のＴＦＴは電気光学装置に限らず、例えばＳＲＡＭやＤＲＡＭといった形で集積化回路に組み込み、本実施例で示した様な応用製品の駆動回路として用いることも可能である。
【０２４１】
【発明の効果】
本明細書で開示する発明によれば、単結晶シリコン上に作製したＭＯＳＦＥＴに匹敵する高い性能を有したＴＦＴを実現することができる。また、本発明のＴＦＴで構成したリングオシレータは従来のＴＦＴで構成されたリングオシレータに比べて２０倍の高速動作が可能である。
【０２４２】
さらに、この様な高い特性を有しているにも拘わらずチャネル長が１μｍ以下という微細領域においても極めて高い耐圧特性を有しており、短チャネル効果が効果的に抑制されていることが確認できる。
【０２４３】
以上の様なＴＦＴを用いて構成される集積化回路を電気光学装置に適用することで、電気光学装置のさらなる高性能化が実現できる。また、電気光学装置を応用した応用製品も高性能、高付加価値化することができる。
【図面の簡単な説明】
【図１】半導体装置の作製工程を示す図。
【図２】半導体装置の作製工程を示す図。
【図３】活性層の配置構成を示す図。
【図４】半導体装置の特性を示す図。
【図５】半導体装置野作製工程を示す図。
【図６】半導体装置の作製工程を示す図
【図７】電気回路の構成を示す写真。
【図８】活性層の構成を示す図。
【図９】結晶性珪素膜の表面を示す写真。
【図１０】結晶構造を示す写真。
【図１１】結晶構造を示す写真。
【図１２】結晶構造を示す写真。
【図１３】ＤＲＡＭ、ＳＲＡＭの構成を示す図
【図１４】半導体装置の作製工程を示す図。
【図１５】半導体装置の作製工程を示す図。
【図１６】半導体装置の応用例を示す図。
【符号の説明】
１０３ 非晶質珪素膜
１０４ 酸化珪素膜（マスク絶縁膜）
１０５ 非晶質珪素膜が露呈した領域
１０６ ニッケルを含有した水膜
１０７ 結晶性珪素膜
１０８ 結晶化の方向を示す矢印
１０９ ニッケル添加領域
１１０ 活性層
１１１ 熱酸化膜
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基体上に形成された半導体薄膜を活性層とする半導体装置に関する。特に、結晶性珪素膜で活性層を構成した薄膜トランジスタに関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基体上に形成された半導体薄膜（厚さ数百〜数千Å程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００４】
現状においては、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶性珪素膜（ポリシリコン膜）を利用したＴＦＴが必要とされる。
【０００５】
基体上に結晶性珪素膜を形成する方法としては、本出願人による特開平６−２３２０５９号公報、特開平６−２４４１０３号公報に記載された技術が公知である。この公報に記載されている技術は、珪素の結晶化を助長する金属元素（特にニッケル）を利用することにより、５００ 〜６００ ℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成することを可能とするものである。
【０００６】
また、特開平７−３２１３３９に記載された技術は上記技術を応用して基体に概略平行な結晶成長を行わすものであり、発明者らは形成された結晶化領域を特に横成長領域（またはラテラル成長領域）と呼んでいる。
【０００７】
しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、高速動作と高耐圧特性を同時に実現する極めて高性能な電気特性を要求される高速ロジック回路を、従来のＴＦＴで構成することは不可能なのが現状である。
【０００８】
【発明が解決しようとする課題】
以上の様に、電気光学装置等の高性能化を図るためには単結晶シリコンウエハーを用いて形成されたＭＯＳＦＥＴに匹敵する性能を有するＴＦＴを実現しなくてはならない。
【０００９】
そこで本明細書で開示する発明は、電気光学装置のさらなる高性能化を実現するためのブレイクスルーとなる、極めて高性能な薄膜半導体装置およびその作製方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
従来の方法では上述の様な高性能なＴＦＴを得ることができなかった理由として、結晶粒界においてキャリア（電子または正孔）が捕獲がされ、ＴＦＴ特性を示すパラメータの一つである電界効果移動度の向上が妨げられていたことが考えられる。
【００１１】
例えば、結晶粒界にはシリコン原子の不対結合手（ダングリングボンド）や欠陥（捕獲）準位が多数存在している。従って、個々の結晶内部を移動するキャリアは結晶粒界に接近もしくは接触すると容易に不対結合手や欠陥準位等にトラップされるため、結晶粒界はキャリアの移動を阻害する「悪性の結晶粒界」として振る舞っていたと考えられる。
【００１２】
本発明の半導体装置を実現するには、この様な「悪性の結晶粒界」を構造変化させ、キャリアにとって「良性の結晶粒界」に変成させるための技術が不可欠である。即ち、少なくともキャリアを捕獲する確率が小さく、キャリアの移動を妨げる可能性の小さい結晶粒界を形成することが重要であると言える。
【００１３】
そのために本明細書で開示する発明の構成は、
半導体薄膜でなる活性層を有する半導体装置を作製するにあたって、
絶縁表面を有する基体上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜上に選択的にマスク絶縁膜を形成する工程と、
前記非晶質珪素膜に対して結晶化を助長する金属元素を選択的に保持させる工程と、
第１の加熱処理により前記非晶質珪素膜の少なくとも一部を結晶性珪素膜に変成させる工程と、
前記マスク絶縁膜を除去する工程と、
パターニングにより前記結晶性珪素膜のみで構成される活性層を形成する工程と、
前記活性層上にゲイト絶縁膜を成膜する工程と、
ハロゲン元素を含む雰囲気中において第２の加熱処理を行うことにより前記活性層中の前記金属元素をゲッタリング除去すると共に前記活性層と前記ゲイト絶縁膜との界面に熱酸化膜を形成する工程と、
窒素雰囲気中における第３の加熱処理により前記熱酸化膜を含めた前記ゲイト絶縁膜の膜質および界面の状態を改善する工程と、
を少なくとも有し、
前記活性層は結晶粒界が概略一方向に揃い、かつ、前記基体と概略平行な針状または柱状結晶が複数集合して構成される結晶構造体であることを特徴とする。
【００１４】
以上の構成に従った作製方法で結晶性珪素膜を形成すると、図９に示す様な外観の薄膜が得られる。図９は非晶質珪素膜の結晶化手段として特開平７−３２１３３９号公報記載の技術を用いて本発明を実施した場合の拡大顕微鏡写真であり、長さ数十〜百数十μｍにも及ぶ横成長領域９０１が形成される。
【００１５】
なお、この横成長領域９０１は針状または柱状結晶が結晶化を助長する金属元素を添加した領域（９０２で示される）に対してほぼ垂直に、かつ、互いに概略平行に結晶成長していくため、結晶方向が揃っているという特徴がある。また、９０３で示されるのは向かい合った添加領域９０２から延びてきた針状または柱状結晶がぶつかり合って形成された巨視的な結晶粒界（針状または柱状結晶間の結晶粒界とは区別する）である。
【００１６】
さらに、図９に示す横成長領域の内部に着目して、結晶粒内部をさらに微細領域まで拡大したＴＥＭ写真が図１０である。
【００１７】
即ち、本発明の結晶性珪素膜は巨視的には図９の様に大きな横成長領域９０１で構成される様に見えるが、実は横成長領域９０１を微視的に観察すると、図１０に示す様に針状または柱状結晶１００１が複数集合して構成される様な結晶構造体となっている。
【００１８】
また、図１０において１００２で示されるのが針状または柱状結晶同士の境界を示す結晶粒界であり、結晶粒界１００２の延びる方向から、針状または柱状結晶１００１が互いに概略平行な方向に結晶成長したことが確認できる。なお、本明細書中における結晶粒界とは断りがない限り針状または柱状結晶同士の境界を指す。
【００１９】
また、本発明の半導体装置は、ハロゲン元素を含む雰囲気による加熱処理によって結晶化を助長する金属元素（ニッケルを主例とする）がゲッタリング除去され、 ５×１０１７ａｔｏｍｓ／ｃｍ３ 以上の濃度で残留していたニッケルが １×１０１６〜 ５×１０１７ａｔｏｍｓ／ｃｍ３ （好ましくは活性層中のスピン密度以下）に低減されている。
【００２０】
勿論、汚染等により混入した（意図的に添加しない）他の金属元素（Ｃｕ、Ａｌ等）も同様にゲッタリング除去されていると考えられる。
【００２１】
また、この時、シリコン原子の不対結合手は加熱処理の間に酸素と結合して酸化物（酸化珪素）を形成すると予想される。その結果、「悪性の結晶粒界」であった領域には酸化珪素が形成され、実質的に酸化珪素が結晶粒界として機能する構成になると考えられる。
【００２２】
この様にして形成された結晶粒界１００２は、酸化珪素と結晶珪素との界面が格子欠陥を殆ど含まない整合性に優れた状態になると推測される。これは、熱酸化により酸化珪素が形成される過程と、ニッケルの触媒作用によりシリコン原子同士あるいはシリコン原子と酸素原子との再結合が促進される過程との相乗効果によって欠陥の原因となる格子間シリコン原子が消費されるからである。
【００２３】
即ち、図１０において１００２で示される結晶粒界は、キャリアを捕獲する様な欠陥が殆どなく、針状または柱状結晶内部を移動するキャリアにとって、単にエネルギー的な障壁としてのみ機能する「良性の結晶粒界」として振る舞うと考えられる。
【００２４】
また、この様な結晶粒界は優先的に熱酸化反応が進行するので熱酸化膜が他の領域よりも厚く形成される。そのため、結晶粒界近傍に印加されるゲイト電圧が見かけ上小さくなることもエネルギー的な障壁になりうると推測される。
【００２５】
また、この加熱処理は７００ ℃を超える（代表的には８００ 〜１１００℃）比較的高い温度で行われるため、針状または柱状結晶の内部に存在する転位や積層欠陥といった結晶欠陥がほぼ消滅してしまう。さらに、残存したシリコン原子の不対結合手は膜中に含まれる水素やハロゲン元素によって終端される。
【００２６】
従って本発明者らは、以上の様にして得られる図１０に示す状態において、複数の針状または柱状結晶の内部の領域を「キャリアにとって実質的に単結晶と見なせる領域」として定義している。
【００２７】
「キャリアにとって実質的に単結晶と見なせる」とは、キャリアが移動するに際してキャリアの移動を妨げる障壁がないことを意味しており、結晶欠陥や粒界がないこと、エネルギー的に障壁となるポテンシャルバリアが存在しないことなどと言い換えられる。
【００２８】
本発明は上記のような構成でなる結晶性珪素膜を利用してＴＦＴに代表される半導体装置の活性層を構成し、駆動回路やロジック回路を構成するに足る高性能な半導体装置を実現するものである。
【００２９】
以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００３０】
【実施例】
〔実施例１〕
本実施例では本発明の作製方法に従って形成した結晶性珪素膜を、薄膜トランジスタ（ＴＦＴ）の活性層として利用した例を示す。図１に示すのはＴＦＴの作製工程の一実施例である。
【００３１】
なお、本実施例で利用する非晶質珪素膜の結晶化手段は、特開平７−３２１３３９号公報に記載された技術である。従って、本実施例ではその概略を記載するに止めるので詳細は前記公報を参照すると良い。
【００３２】
まず絶縁表面を有する基体１０１を用意する。本実施例では石英基板上に下地膜として酸化珪素膜１０２を２０００Åの厚さに成膜する。酸化珪素膜１０２の成膜方法としては減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などを用いれば良い。
【００３３】
なお、後に非晶質珪素膜を結晶化する際、下地膜が緻密である方が得られる結晶性珪素膜の結晶性が良いことが本発明者らの研究により判っている。また、膜中に ５×１０１７〜 ２×１０１９ａｔｏｍｓ／ｃｍ３ の酸素が含まれると好ましい。膜中に含まれた酸素は後の結晶化を助長する金属元素のゲッタリング処理の際に重要な役割を果たす。
【００３４】
次に、非晶質珪素膜１０３を２００ 〜１０００Å（本実施例では３５０ Å） の厚さに減圧熱ＣＶＤ法によって成膜する。成膜ガスとしてはシラン系ガス（ＳｉＨ４、Ｓｉ２Ｈ６ 、Ｓｉ３Ｈ８ 等）を用いれば良い。なお、減圧熱ＣＶＤ法により成膜した非晶質珪素膜は後の結晶化の際に自然核発生率が小さい。この事は個々の結晶が相互干渉する（ぶつかりあって成長が止まる）割合が減るため、横成長幅を大きくする上で望ましい。
【００３５】
勿論、非晶質珪素膜１０３の成膜方法として、プラズマＣＶＤ法、スパッタ法等を用いることも可能である。
【００３６】
次に、５００ 〜１２００Åの厚さの酸化珪素膜１０４をプラズマＣＶＤ法またはスパッタ法により成膜し、後に結晶化を助長する金属元素を導入する領域のみを選択的にエッチング除去する。即ち、この酸化珪素膜１０４は非晶質珪素膜１０３に対してニッケルを選択的に導入するためのマスク絶縁膜として機能する。
【００３７】
酸化珪素膜１０４によって露呈される領域１０５は、紙面に垂直な方向に長手方向を有するスリット状に形成されている。（図１（Ａ））
【００３８】
次に、酸素雰囲気中においてＵＶ光を照射し、領域１０５によって露呈した非晶質珪素膜１０３の表面に極薄い酸化膜（図示せず）を形成する。この酸化膜は、後に結晶化を助長する金属元素を導入する際の溶液塗布工程で溶液の濡れ性を改善するためのものである。
【００３９】
なお、結晶化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素が用いられるが、本実施例ではＮｉ（ニッケル）を例にとって説明する。
【００４０】
次に、所定の濃度（本実施例では重量換算で１００ｐｐｍ） でニッケルを含有したニッケル硝酸塩溶液（またはニッケル酢酸塩溶液）を滴下し、スピンコート法によりニッケルを含有した薄い水膜１０６を形成する。非晶質珪素膜中に添加するニッケル濃度は溶液塗布工程においてニッケル塩溶液の濃度を調節することで容易に制御することができる。（図１（Ｂ））
【００４１】
次に、不活性雰囲気中において４５０ ℃、１時間程度の水素出しを行った後、５００ 〜７００ ℃、代表的には５５０ 〜６００ ℃の温度で ４〜８ 時間の加熱処理（第１の加熱処理）を加えて非晶質珪素膜１０３の結晶化を行う。こうして結晶性珪素膜１０７が得られる。（図１（Ｃ））
【００４２】
この時、結晶成長は針状または柱状結晶が基板に概略平行な方向に進行する。本実施例の場合は、１０５で示される領域が図面の手前方向から奥手方向に長手方向を有するスリット状となっているので、矢印１０８で示されるように結晶成長は概略一方向に向かって進行する。この時、結晶成長は数百μｍ以上に渡って行わすことができる。
【００４３】
なお、１０９で示されるのはニッケル添加領域であり、横成長領域１０７に比べて高い濃度でニッケルを含有している。添加領域１０９は結晶核が過度に密集して結晶成長するため結晶性はあまり良くない。従って、後に形成する活性層は添加領域１０９を除いた領域で構成される。
【００４４】
次に、結晶化のための加熱処理が終了したら、ニッケルを選択的に添加するためのマスク絶縁膜となった酸化珪素膜１０４を除去する。この工程はバッファードフッ酸等により容易に行なわれる。
【００４５】
なお、後のハロゲン元素を含む雰囲気中での加熱処理の前および／または後に結晶性珪素膜１０７に対してエキシマレーザーによるレーザーアニールを施しても構わない。ただし、レーザー照射により結晶性珪素膜の結晶性は改善しうるが、珪素膜表面に凹凸が形成されやすいので注意が必要である。
【００４６】
次に、得られた結晶性珪素膜１０７をパターニングして後にＴＦＴの活性層として機能する活性層１１０を形成する。なお、本発明では活性層の配置が重要である。その事については後述する。
【００４７】
活性層１１０を形成したら、活性層１１０上に酸化珪素膜でなるゲイト絶縁膜１１１を２００ 〜１５００Å（ 本実施例では３００ Å） の厚さに成膜する。ゲイト絶縁膜１１１の成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法等の気相法を用いれば良い。
【００４８】
また、酸化珪素膜の代わりに窒化珪素膜や酸化窒化珪素膜を用いたり、それらの絶縁膜を積層して用いても構わない。
【００４９】
次に、ハロゲン元素を含む雰囲気において加熱処理（第２の加熱処理）を行う。この加熱処理はハロゲン元素による金属元素のゲッタリング効果を利用して、活性層１１０中の金属元素（特にニッケル）を除去することを第１に狙ったものである。（図１（Ｄ））
【００５０】
このゲッタリングのための加熱処理は、その効果を得るために７００ ℃を越える温度で行なうことが重要である。それ以下の温度ではゲイト絶縁膜１１１がブロッキング層となって十分なゲッタリング効果を得られない恐れがある。
【００５１】
そのため、この加熱処理の温度範囲は７００ ℃を超える温度で行い、好ましくは８００ 〜１０００℃（代表的には９５０ ℃）とし、処理時間は ０．１〜 ６時間、代表的には
０．５〜 １時間とする。
【００５２】
なお、本実施例では、酸素（Ｏ２ ）雰囲気中に対して塩化水素（ＨＣｌ）を０．５ 〜１０体積％の濃度で含有させた雰囲気中において、９５０ ℃、３０分の加熱処理を行う。なお、ＨＣｌ濃度を上記濃度以上とすると、結晶性珪素膜の膜表面に膜厚と同程度の凹凸が生じてしまうため好ましくない。
【００５３】
また、本実施例ではハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、ＨＦ、ＮＦ３ 、ＨＢｒ、Ｃｌ２ 、ＣｌＦ３ 、ＢＣｌ３ 、Ｆ２ 、Ｂｒ２ 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。また、一般にハロゲンの水素化物または有機物（炭水素化物）を用いることもできる。
【００５４】
この工程においては針状または柱状結晶の結晶粒界に偏析したニッケルがハロゲン元素（ここでは塩素）の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。
【００５５】
従って、活性層１１０中のニッケルはデバイス特性に影響を与えない程度（ １×１０１６〜 ５×１０１７ａｔｏｍｓ／ｃｍ３ 、好ましくは活性層中のスピン密度以下）にまで低減されることがＳＩＭＳ分析により確認されている。なお、下限の １×１０１６ａｔｏｍｓ／ｃｍ３ という値はＳＩＭＳの検出下限界である。また、本明細書における不純物濃度はＳＩＭＳ分析で得られた計測値の最小値でもって定義される。
【００５６】
なお、本発明者らの知見では結晶化の助長に利用されたニッケルは針状または柱状結晶の結晶粒界に多く偏析する傾向にあり、針状または柱状結晶の内部には実質的には殆ど含まれないと考えられる。
【００５７】
ところが、現状のＳＩＭＳ分析では結晶内部と結晶粒界の両方の情報を拾ってしまうので、本明細書中におけるニッケルの濃度は、厳密には結晶内部と結晶粒界とに含まれるニッケル濃度を平均化した平均濃度を意味する。
【００５８】
また、ゲッタリング工程を行なった場合、結晶性珪素膜中にはゲッタリング処理に使用したハロゲン元素が １×１０１５〜 １×１０２０ａｔｏｍｓ／ｃｍ３ の濃度で残存する。その際、結晶性珪素膜と熱酸化膜との間に高濃度に分布する傾向がある。
【００５９】
なお、ニッケルは結晶化の際に針状または柱状結晶の結晶粒界へと押し出されて偏析し、ニッケルシリサイドとして存在していたと考えられる。そしてゲッタリングの際に塩化ニッケルとなって離脱し、ニッケルとの結合を切られたシリコンの不対結合手は結晶粒界に多く存在する状態となる。
【００６０】
しかし上記工程は酸化性雰囲気中において、比較的高い温度で行われるため形成された不対結合手は容易に酸素と結合して酸化物（ ＳｉＯＸ で表される酸化珪素）を形成すると考えられる。即ち、本発明者らは上記一連の加熱工程によって、結晶性珪素膜は酸化珪素が結晶粒界として機能する様な結晶構造体となると考えている。
【００６１】
また、残存した不対結合手は活性層１１０中に含まれる水素やハロゲン元素によって終端されるか、シリコン同士の再結合によって補償され、さらに、転位や積層欠陥といった結晶欠陥はシリコン原子の再結合や再配列によってほぼ消滅してしまうので、針状または柱状結晶の内部の結晶性も著しく改善されると考えられる。
【００６２】
従って、活性層１１０はハロゲン雰囲気での加熱処理によりニッケルがデバイス特性に支障がない程度にまで充分除去され、かつ、活性層１１０を構成する針状または柱状結晶は著しく結晶性が改善されており、キャリアにとって実質的に単結晶と見なせる領域を有した結晶構造体で構成されている。
【００６３】
また、上記加熱処理により活性層１１０とゲイト絶縁膜１１１の界面では熱酸化反応が進行し、約 １００Åの珪素膜が酸化されて ２００Åの熱酸化膜が形成される。即ち、ゲイト絶縁膜１１１の全膜厚はＣＶＤ法で成膜した分と熱酸化で形成された分とを合わせて５００ Åとなる。
【００６４】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で９５０ ℃１ 時間程度の加熱処理を行なうことで、ゲイト絶縁膜１１１の膜質の向上と共に、極めて良好な半導体／絶縁膜界面が実現される。
【００６５】
また、活性層１１０はドライエッチング法で形成されるが、その時活性層のエッジに残留したプラズマダメージがＴＦＴのリーク電流の原因となる恐れがある。本実施例の場合、活性層１１０のエッジは熱酸化されるのでプラズマダメージの除去も兼ねている。
【００６６】
以上の様にして、ゲイト絶縁膜（熱酸化膜）１１１の形成まで終了したら、次にゲイト電極を構成するためのアルミニウム膜（図示せず）を２５００Åの厚さにスパッタ法でもって成膜する。このアルミニウム膜中には、ヒロックやウィスカー防止のためにスカンジウムを０．２重量％含有させる。
【００６７】
なお、本実施例ではゲイト電極（ゲイト配線を含む）を形成する材料としてアルミニムを主成分とする材料を用いているが、他にもタングステン、タンタル、モリブデン等を用いることもできる。また、導電性を付与した結晶性珪素膜をゲイト電極として活用しても構わない。
【００６８】
次に、図１（Ｄ）に示す様にアルミニウム膜をパターニングしてゲイト電極の原型となる島状のアルミニウム膜のパターン１１２を形成する。なおこの際利用したレジストマスク（図示せず）はそのまま残存させておく。（図２（Ａ））
【００６９】
そして、アルミニウム膜のパターン１１２を陽極とした陽極酸化を行う。この技術は公知の陽極酸化技術（例えば特開平７−１３５３１８号）を用いる。まず、この陽極酸化工程によって、パターン１１２の側面には多孔質状の陽極酸化膜１１３が形成される。本実施例ではこの陽極酸化膜１１３の膜厚を０．７ μｍとする。
【００７０】
図２（Ｂ）に示す多孔質状の陽極酸化膜１１３を形成したら、図示しないレジストマスクを取り除く。そして、再度の陽極酸化を行うことにより、緻密な陽極酸化膜１１４を形成する。緻密な陽極酸化膜１１４の膜厚は９００ Åとする。
【００７１】
また、以上の工程を経てゲイト電極１１５が画定する。緻密な陽極酸化膜１１４は、後の工程においてゲイト電極１１５の表面を保護したり、ヒロックやウィスカーの発生を抑制するために機能する。
【００７２】
次に、緻密な陽極酸化膜１１４まで形成したら、この状態においてソース／ドレイン領域を形成するための不純物イオンの注入を行う。Ｎチャネル型のＴＦＴを作製するならばＰ（リン）イオンの注入を行い、Ｐチャネル型のＴＦＴを作製するならばＢ（ボロン）イオンの注入を行えば良い。
【００７３】
この工程において、高濃度に不純物が添加されたソース領域１１６とドレイン領域１１７が形成される。
【００７４】
次に、酢酸とリン酸と硝酸とを混合した混酸を用いて、多孔質状の陽極酸化膜１１３を選択的に除去した後に再度Ｐイオンのイオン注入を行なう。このイオン注入は、先のソース／ドレイン領域を形成する際よりも低ドーズ量でもって行なわれる。（図２（Ｃ））
【００７５】
すると、ソース領域１１６、ドレイン領域１１７と比較して不純物濃度の低い、低濃度不純物領域１１８、１１９が形成される。そしてゲイト電極１１５直下の１２０で示される領域が自己整合的にチャネル形成領域となる。
【００７６】
なお、チャネル形成領域１２０とドレイン領域１１７との間に配置された低濃度不純物領域１１９は特にＬＤＤ（ライトドープドレイン領域）領域と呼ばれ、チャネル形成領域１２０とドレイン領域１１７との間に形成される高電界を緩和する効果を有する。
【００７７】
また、チャネル形成領域１２０（厳密には針状または柱状結晶の内部）は真性または実質的に真性な領域で構成されている。真性または実質的に真性な領域であるとは、活性化エネルギーがほぼ１／２ （フェルミレベルが禁制帯の中央に位置する）であり、かつ、スピン密度よりも不純物濃度が低い領域であること、あるいは意図的にＰやＢといった不純物を添加しないアンドープ領域であることを意味している。
【００７８】
さらに、上記の不純物イオンの注入工程の後、レーザー光または赤外光または紫外光の照射を行うことによって、イオン注入が行われた領域のアニールを行う。この処理によって、添加イオンの活性化と、イオン注入時に活性層が受けた損傷の回復が行なわれる。
【００７９】
また、水素化処理を３００ 〜３５０ ℃の温度範囲で０．５ 〜１時間行うと効果的である。この工程は活性層からの水素脱離によって生成した不対結合手を再び水素終端するものである。この工程を行なうと活性層中には １×１０２１ａｔｏｍｓ ／ ｃｍ３ 以下、好ましくは １×１０１５〜 １×１０２１ａｔｏｍｓ ／ ｃｍ３ の濃度で水素が添加される。
【００８０】
こうして図２（Ｃ）に示す状態が得られたら、次に層間絶縁膜１２１成膜する。層間絶縁膜１２１は、酸化珪素膜、または窒化珪素膜、または酸化窒化珪素膜、または有機性樹脂膜、またはそれらの膜の積層膜でもって構成される。（図２（Ｄ））
【００８１】
また、有機性樹脂膜であるポリイミドを用いると、比誘電率が小さいので上下配線間の寄生容量を低減することができる。また、スピンコート法で形成できるので容易に膜厚を稼ぐことができ、スループットの向上が図れる。
【００８２】
次に、層間絶縁膜１２１コンタクトホールの形成を行い、ソース電極１２２とドレイン電極１２３とを形成する。さらに３５０℃の水素雰囲気中において加熱処理を行うことにより、素子全体の水素化を行い、図２（Ｄ）に示すＴＦＴが完成する。
【００８３】
図２（Ｄ）に示すＴＦＴは説明のため最も単純な構造となっているが、本実施例の作製工程手順に多少の変更・追加を加えることで適宜所望のＴＦＴ構造とすることは容易である。
【００８４】
ここで、前述の様に活性層１１０を形成する際に、その配置が重要である理由について説明する。説明は図３を用いて行なう。
【００８５】
本実施例を実施した場合、針状または柱状結晶が互いに概略平行に成長するため、結晶粒界が一方向に揃っているという特徴がある。また、結晶化を助長する金属元素を選択的に添加することで、針状または柱状結晶が結晶成長する方向を自由に制御することが可能である。この事は非常に重要な意味を持っている。
【００８６】
ここで絶縁表面を有する基体上に活性層を形成した一実施例を図３に示す。図３に示すのは、アクティブマトリクス型液晶表示装置を作製するにあたって基体３０１上にマトリクス状に配置された活性層である。
【００８７】
なお、３０２の破線で示される領域はニッケルを選択的に導入するための領域が存在した場所である。また、３０３は横成長領域が互いにぶつかり合って形成された巨視的な粒界が存在した場所である。これらは活性層を形成した後では確認できないため点線で示すことにする。
【００８８】
また、本実施例で示した手段で結晶化を行なう場合、針状または柱状結晶はニッケル添加領域３０２に対して概略垂直な方向（図中において矢印で示される方向）に成長する。
【００８９】
従って、図３の様に島状半導体３０４を配置することで、チャネル方向と、針状または柱状結晶の結晶粒界とを概略一致する方向に揃えることができる。しかも、ニッケル添加領域３０２を基板３０１の端から端まで達する様に設計することで、基板全面において前述の様な構成を実現することが可能である。
【００９０】
この様な構成とすると、チャネル方向と針状または柱状結晶の並ぶ方向とが一致することになる。即ち、ＴＦＴの活性層として機能する際に、チャネル形成領域においてキャリアの移動を妨げるエネルギー障壁が極めて少ないことを意味しており、動作速度のさらなる向上が期待できるのである。
【００９１】
また、以上のことは、換言すれば針状または柱状結晶の方向性をチャネル方向に対して特定の角度を有する様に制御することができることを意味する。図３は特定の角度を０°とした場合に相当する。
【００９２】
即ち、図３とは別の視点で考えると活性層３０４を９０°回転させた場合も考えられる。その場合、キャリアの移動度は低下するが、低オフ電流特性、高耐圧特性を期待しうる。
【００９３】
ここで、本実施例に従って本発明者らが作製した図２（Ｄ）に示される半導体装置の電気特性を図４に示す。図４（Ａ）はＮチャネル型ＴＦＴの電気特性（Ｉｄ−Ｖｇ 特性） 、図４（Ｂ）はＰチャネル型ＴＦＴの電気特性を示している。なお、Ｉｄ−Ｖｇ 特性を示すグラフは５点分の測定結果をまとめて表示する。
【００９４】
横軸のＶＧはゲイト電圧値、縦軸のＩＤはソース／ドレイン間を流れる電流値である。また、４０１、４０３で示されるＩｄ−Ｖｇ 特性（Ｉｄ−Ｖｇ 曲線）はドレイン電圧ＶＤ＝１Ｖの時の特性を示し、４０２、４０４で示されるＩｄ−Ｖｇ 特性はドレイン電圧ＶＤ＝５Ｖの時の特性を示している。また、４０５、４０６はドレイン電圧ＶＤ＝１Ｖの時のリーク電流を示している。
【００９５】
なお、オフ領域（図４（Ａ）では−１Ｖ 以下、図４（Ｂ）では−１Ｖ 以上）のドレイン電流（Ｉｏｆｆ） と、オンおよびオフ領域のリーク電流（ＩＧ）は、殆どが １×１０−１３ Ａ（測定下限界）以下であるので、図４（Ａ）、（Ｂ）ではノイズと混同されてしまっている。
【００９６】
ここで、図４（Ａ）、（Ｂ）に示される電気特性から求めた、本発明によるＴＦＴの代表的な特性パラメータを表１、表２に示す。なお、表１はＮチャネル型ＴＦＴの電気特性（任意の２０点測定）の結果であり、表２はＰチャネル型ＴＦＴの電気特性（任意の２０点測定）の結果を示している。
【００９７】
【表１】
【表２】
表１、表２において特に注目すべき点は、サブスレッショルド特性（Ｓ値、Ｓ−ｖａｌｕｅ）が６０〜１００ｍＶ／ｄｅｃ の間に収まる程小さく、移動度（μＦＥ、モビリティ）が１５０ 〜３００ｃｍ２／Ｖｓ という様に極めて大きいことである。なお、本明細書中において移動度とは電界効果移動度を意味する。
【０１００】
これらの測定データは従来のＴＦＴでは達成不可能な値であり、まさに本発明によるＴＦＴが単結晶上に作製したＭＯＳＦＥＴに匹敵する極めて高性能なＴＦＴであることを証明している。
【０１０１】
また同時に、本発明によるＴＦＴは非常に劣化に強いことが繰り返し測定による加速劣化試験によって確認されている。経験的には高速動作するＴＦＴは劣化しやすいという欠点を有しているのだが、本発明によるＴＦＴは劣化もなく、極めて高い耐圧特性を有していることが判明している。
【０１０２】
また、表１、表２には参考として平均値および標準偏差（σ値）も記載する。標準偏差は平均値からの分散（バラツキ）の尺度として用いられる。一般的には測定結果（母集団）が正規分布（ガウシアン分布）に従うとすると、平均値を中心に±１σの内に全体の６８．３％、±２σの内に９５．４％、±３σの内に９９．７％が入ることが知られている。
【０１０３】
本発明者らは、本実施例のＴＦＴ特性の分散をより正確に評価するため、５４０ 個のＴＦＴを測定し、その結果から平均値および照準偏差を求めた。その結果、Ｓ値の平均値は８０．５ｍＶ／ｄｅｃ（ｎ−ｃｈ）、８０．６ｍＶ／ｄｅｃ（ｐ−ｃｈ）であり、標準偏差は５．８（ｎ−ｃｈ） 、１１．５（ｐ−ｃｈ）であった。また、移動度（ｍａｘ） の平均値は１９４．０ｃｍ２／Ｖｓ（ｎ−ｃｈ） 、１３１．８ｃｍ２／Ｖｓ（ｐ−ｃｈ） であり、標準偏差は３８．５（ｎ−ｃｈ）、１０．２（ｐ−ｃｈ）であった。
【０１０４】
即ち、本発明を利用したＮチャネル型ＴＦＴにおいては、以下に示す様なＴＦＴ特性を得ることができる。
（１）Ｓ値のσ値が１０ｍＶ／ｄｅｃ以内、好ましくは５ｍＶ／ｄｅｃ 以内に収まる。
（２）Ｓ値が８０±３０ｍＶ／ｄｅｃ以内、好ましくは８０±１５ｍＶ／ｄｅｃ以内に収まる。
（３）μＦＥのσ値が４０ｃｍ２／Ｖｓ以内、好ましくは３５ｃｍ２／Ｖｓ以内に収まる。
【０１０５】
また、本発明を利用したＰチャネル型ＴＦＴにおいては、以下に示す様なＴＦＴ特性を得ることができる。
（１）Ｓ値のσ値が１５ｍＶ／ｄｅｃ以内、好ましくは１０ｍＶ／ｄｅｃ以内に収まる。
（２）Ｓ値が ８０±４５ｍＶ／ｄｅｃ以内、好ましくは８０±３０ｍＶ／ｄｅｃ以内に収まる。
（３）μＦＥのσ値が１５ｃｍ２／Ｖｓ以内、好ましくは１０ｃｍ２／Ｖｓ以内に収まる。
【０１０６】
以上の様に、本発明によるＴＦＴは極めて優れた電気特性を実現するものであり、これまで単結晶上に作製したＭＯＳＦＥＴのみが使用されていた様な複雑なＳＲＡＭ回路やＤＲＡＭ回路等、高速動作を必要とするロジック回路を構成することが可能である。
【０１０７】
また、本実施例ではシングルゲイト構造のＴＦＴの作製工程例のみを記載しているが、ダブルゲイト構造のＴＦＴやそれ以上のゲイト電極を有するマルチゲイト構造のＴＦＴに対しても適用することができる。
【０１０８】
また、本発明は活性層の結晶性を高めることで実現できるものであって、耐熱性が許す限りＴＦＴ構造は問わずに実施することができる。
【０１０９】
〔本発明で得られる結晶構造体に関する知見〕
本発明によって得られる結晶性珪素膜が図１０に示される様な針状または柱状結晶の集合体でなる結晶構造体であることは既に述べた。ここでは、本発明による結晶構造体と他の方法で形成された結晶構造体との比較を行なう。
【０１１０】
図１１に示す写真は、実施例１の手順で非晶質珪素膜の結晶化までを終えた試料のＴＥＭ写真である。即ち、ハロゲン元素を含む加熱処理を行なっていない結晶性珪素膜の結晶構造を示している。
【０１１１】
図１１において確認できる様に、結晶化直後の針状または柱状結晶の内部には多数の転位欠陥（１１０１で示される円内）が存在する。しかしながら、図１０に示すＴＥＭ写真では、結晶内部にその様な転位欠陥は確認されず、きれいな結晶構造となっていることが判る。
【０１１２】
この事は、本発明においてハロゲン元素を含む雰囲気での加熱処理が結晶性の改善に大きく寄与していることの証拠となる。
【０１１３】
また、図１２に示す結晶構造体は、非晶質珪素膜の結晶化条件を本発明とは異なるものとした場合の例である。具体的には、窒素雰囲気中で６００ ℃４８時間の加熱処理を行うことで非晶質珪素膜を結晶化し、９００ 〜１１００℃程度の温度で熱酸化処理を施してある。
【０１１４】
以上の様にして形成した結晶性珪素膜は、図１２に示す様に個々の結晶粒が大きく、不規則に分布する粒界によって分割された状態となっている。
【０１１５】
図１２において、結晶粒１２０１は不規則な粒界１２０２によって囲まれた状態となっている。従って、実際に図１２に示す結晶構造体をＴＦＴの活性層として利用すると、不規則な粒界１２０２によって生ずるエネルギー障壁がキャリアの移動を阻害してしまう。
【０１１６】
一方、図１０に示す様な結晶構造体は、図１０に示す様に、結晶粒界１００２がある程度の規則性をもって配列した状態となっている。従って、針状または柱状結晶の内部において、キャリアの移動を阻害するエネルギー障壁はないと考えられる。
【０１１７】
なお、本発明者らが針状または柱状結晶の配列状態を１〜５万倍程度の広視野で観察した結果、針状または柱状結晶がジグザグに進行する様な場合があることが確認されている。これは、結晶成長がエネルギー的に安定な方向へ向かうことに起因する現象であり、結晶方向が転換した箇所には一種の粒界が形成されていると推測される。
【０１１８】
しかしながら本発明者らは、針状または柱状結晶の内部に生じうるこの粒界はエネルギー的に不活性な双晶粒界の如きものではないかと推測している。即ち、結晶方向は異なるが、整合性良く連続的に結合した粒界であり、キャリアの移動を妨げる程のエネルギー障壁とならない（実質的に粒界と見なされない）粒界であると考えている。
【０１１９】
以上の様に、一般的なプロセスで結晶化した結晶性珪素膜は図１２に示す様な結晶構造を有し、キャリアの移動を遮る様に不規則な粒界が分布するため、高い移動度を達成することが困難である。
【０１２０】
しかしながら、本発明による結晶性珪素膜は図１０に示す様な結晶構造を有し、結晶粒界が概略一方向に揃っている上、針状または柱状結晶の内部は実質的にエネルギー障壁となる粒界が存在しないと考えられる。即ち、キャリアは何ら阻害されることなく結晶内部を移動することが可能となるので、極めて高い移動度を達成することができる。
【０１２１】
特に、本発明により得られる針状または柱状結晶の注目すべき点は、凹凸や応力等に起因する歪みを避けながら（結晶方向を変えながら）数十〜数百μｍもの距離を連続的に成長していくと考えられる点である。
【０１２２】
本発明者らの推測が正しければ、本発明による結晶性珪素膜は結晶内部にキャリアトラップとなりうる粒界を形成しないで成長していく、特殊な結晶の集合体で構成される全く新しい結晶構造体であると言える。
【０１２３】
〔実施例２〕
本実施例は実施例１で示したＴＦＴでもってＣＭＯＳ回路を形成する例である。ＣＭＯＳ回路は実施例１で示した様な構造のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて構成される。
【０１２４】
本実施例におけるＣＭＯＳ回路の作製工程の一実施例を図５、図６を用いて説明する。なお、本発明により形成される結晶性珪素膜の応用範囲は広く、ＣＭＯＳ回路を形成する方法は本実施例に限ったものではない。
【０１２５】
まず実施例１に示す作製手順に従って、石英基板５０１上に酸化珪素膜５０２を成膜し、その上に結晶性珪素膜（図示せず）を得る。そしてそれをパターニングすることによりＮチャネル型ＴＦＴの活性層５０３とＰチャネル型ＴＦＴの活性層５０４とを形成する。
【０１２６】
活性層５０３、５０４を形成したらゲイト絶縁膜５０５を成膜し、さらにハロゲン元素を含む雰囲気における加熱処理を行なう。本実施例では処理条件を実施例１と同じものとする。こうして、活性層５０３、５０４は本発明の結晶構造体となり、良好な膜質と界面を有するゲイト絶縁膜５０５が形成される。
【０１２７】
次に、後にゲイト電極の原型を構成するアルミニウム膜（図示せず）を成膜し、パターニングしてアルミニウム膜のパターン５０６、５０７を形成する（パターン形成後もパターニングに使用したレジストマスクは残しておく）。
【０１２８】
こうして図５（Ａ）の状態が得られる。アルミニウム膜のパターン５０６、５０７を形成したら、次に、実施例１と同様の条件でもってアルミニウム膜のパターン５０６、５０７の側面に多孔質の陽極酸化膜５０８、５０９を形成する。本実施例ではこの多孔質の陽極酸化膜５０８、５０９の膜厚を０．５ μｍとする。
【０１２９】
さらに、実施例１と同様の条件でもって緻密で強固な陽極酸化膜５１０、５１１の形成を行う。ただし、本実施例ではこの膜厚が７００ Åとなる様に到達電圧を調節する。また、この工程によりゲイト電極５１２、５１３が画定する。こうして図５（Ｂ）の様な状態が得られる。
【０１３０】
図５（Ｂ）の状態が得られたら、ゲイト絶縁膜５０５をドライエッチング法によりエッチングする。このエッチング工程ではゲイト電極５１２、５１３および多孔質状の陽極酸化膜５０８、５０９がマスクとなって、その直下のみにゲイト絶縁膜が残存する。エッチング後に多孔質状の陽極酸化膜５０８、５０９を除去すると図５（Ｃ）の状態となる。
【０１３１】
次に、Ｐチャネル型ＴＦＴを覆い隠す様にしてレジストマスク５１４を形成し、Ｎ型を付与する不純物としてＰ（リン）イオンをドーピングする。このドーピングは、加速電圧５０ＫｅＶ 、ドーズ量 ０．１〜 ５×１０１３ａｔｏｍｓ／ｃｍ２ 、好ましくは ０．５〜 ２×１０１３ａｔｏｍｓ／ｃｍ２ ａｔｏｍｓ／ｃｍ２ で行なう。
【０１３２】
このドーピング工程は比較的加速電圧が高いため、Ｐイオンが露出したゲイト絶縁膜を通過して活性層５０３へと打ち込まれる。その結果、５１５、５１６で示される領域にＰイオンが添加される。（図５（Ｃ））
【０１３３】
次に、図５（Ｄ）に示すように再びＰイオンの注入を行う。このＰイオンの注入は、加速電圧を ５ＫｅＶ と低めに設定し、ドーズ量を０．１ 〜 １×１０１５ａｔｏｍｓ／ｃｍ２ 、好ましくは ２〜 ５×１０１４ａｔｏｍｓ／ｃｍ２ とする。この工程の結果、高濃度にＰイオンが添加された領域５１７、５１８が形成される。
【０１３４】
図５（Ｄ）に示す工程が終了した時点でＮチャネル型ＴＦＴの活性層が完成する。即ち、Ｎチャネル型ＴＦＴのソース領域５１７、ドレイン領域５１８、低濃度不純物領域（またはＬＤＤ領域）５１９、５２０、チャネル形成領域５２１が画定する。
【０１３５】
次に、図６（Ａ）に示すように左側のＮチャネル型ＴＦＴを覆うレジストマスク５２２を形成する。そして、図６（Ａ）に示す状態においてＰ型を付与する不純物としてＢ（ボロン）イオンの注入を行う。このＢイオンのドーピングもＰイオンの場合と同様に２度に分けて行なう。
【０１３６】
１度目のＢイオンのドーピングは加速電圧３０ＫｅＶ 、ドーズ量を ０．１〜 ５×１０１４ａｔｏｍｓ／ｃｍ２ 、好ましくは ０．５〜 ２×１０１４ａｔｏｍｓ／ｃｍ２ 程度とする。この工程により５２３、５２４で示される領域にＢイオンが添加される。（図６（Ａ））
【０１３７】
２度目のＢイオンのドーピングは加速電圧 ５ＫｅＶ 、ドーズ量を ０．１〜 １×１０１５ａｔｏｍｓ／ｃｍ２ 、好ましくは ２〜 ５×１０１４ａｔｏｍｓ／ｃｍ２ 程度とする。この工程により高濃度にＢイオンが添加された領域５２５、５２６が形成される。（図６（Ｂ））
【０１３８】
以上の工程によりＰチャネル型ＴＦＴのソース領域５２５、ドレイン領域５２６、低濃度不純物領域（またはＬＤＤ領域）５２７、５２８、チャネル形成領域５２９が画定する。
【０１３９】
次に、図６（Ｂ）に示す工程の終了後、レジストマスク５２２を取り除き、基板全面にレーザー光または赤外光や紫外光等の強光を照射する。この工程により添加された不純物イオンの活性化と、不純物イオンが注入された領域の損傷の回復が行なわれる。
【０１４０】
次に、層間絶縁膜５３０を４０００Åの厚さに成膜する。層間絶縁膜５３０は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、有機性樹脂膜のいずれでも良く、多層構造としても良い。これら絶縁膜の成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、スピンコート法を用いればよい。
【０１４１】
次にコンタクトホールの形成を行い、Ｎチャネル型ＴＦＴのソース電極５３１、Ｐチャネル型ＴＦＴのソース電極５３２を形成する。また、ドレイン電極５３３はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで共有する様な構成とすることでＣＭＯＳ回路が実現される。（図６（Ｃ））
【０１４２】
以上の様な過程を経て、図６（Ｃ）に示す構造でなるＣＭＯＳ回路を作製することができる。ＣＭＯＳ回路は最も単純な構成のインバータ回路であり、ＣＭＯＳインバータ回路を直列に奇数組接続して形成した閉回路はリングオシレータと呼ばれ、半導体装置の動作速度を評価する際に用いられる。
【０１４３】
ここで図７（Ａ）に示す上面写真は、本実施例に従って作製したＣＭＯＳ回路を組み合わせて構成したリングオシレータ回路である。本発明者らは本発明を利用して実際にアクティブマトリクス型液晶表示装置を試作し、その駆動回路の動作性能をリングオシレータで確認した。
【０１４４】
なお、図７（Ａ）に示すリングオシレータを構成するＣＭＯＳ回路のゲイト電極幅は約０．６ μｍと細く、チャネル形成領域は通常ならば短チャネル効果が発生する程度にまで微細化されている。
【０１４５】
また、図７（Ｂ）には参考としてシフトレジスタ回路の写真を示す。図７（Ｂ）に示すシフトレジスタ回路は試作した周辺駆動回路を構成する重要な回路の一つであり、画素領域のアドレスを指定するロジック回路である。特に、水平走査用（ソース側用）シフトレジスタ回路は実動作時に数ＭＨｚ〜数十ＭＨｚ程度の非常に高い周波数での駆動を要求される。
【０１４６】
リングオシレータ回路の発振周波数は９、１９、５１組（段）のＣＭＯＳ回路を接続したリングオシレータで測定した。その結果、電源電圧３〜５Ｖ、９段のリングオシレータで ３００ＭＨｚ以上、中には５００ ＭＨｚを超える発振周波数が得られており、極めて動作速度が速いことが判明した。
【０１４７】
これらの値は従来の作製工程で作製したリングオシレータに比べて２０倍近い動作速度を有することを意味している。また、１〜５Ｖの範囲で電源電圧を振っても常に数十〜数百ＭＨｚの発振周波数を実現している。
【０１４８】
以上の様に、本発明を利用したＣＭＯＳ回路は回路設計上やむを得ず付加価値が加わった状況においても、問題なく高速動作させることが可能であり、あらゆるロジック回路の要求に応える性能を有している。
【０１４９】
さらに、チャネル長が０．６ μｍと極めて微細化されているにも拘わらず、本実施例に示した様な極めて高速な動作にも耐えうる高い耐圧特性をも有していることは、本発明によるＴＦＴが短チャネル効果に殆ど影響されず、極めて高い信頼性を有していることを意味している。
【０１５０】
〔本発明の構成から導かれる推察〕
実施例１および実施例２で示した様に、本発明に従って作製したＴＦＴは極めて高い性能（高速動作特性、高耐圧特性）を実現している。また、この様な高速動作特性を有していながら劣化に強いという特徴は、経験的にも特異な現象と言える。そこで、本発明者らは本発明によるＴＦＴが何故これほどまで耐劣化性に優れているかを考察し、そこから一つの理論を推察したので以下に記載する。
【０１５１】
本発明者らは、本発明によるＴＦＴの耐圧が高い理由として針状または柱状結晶の結晶粒界の影響を重視した。即ち、本発明者らはチャネル形成領域に局部的に存在する結晶粒界（酸化物領域と予想される）がソース領域とドレイン領域の間、特にチャネル形成領域とドレイン領域との間にかかる高電界を効果的に緩和していると推測した。
【０１５２】
具体的には、結晶粒界が特にドレイン領域から広がる空乏層電荷により形成される電界を抑え、ドレイン電圧が高くなった状態（ドレイン側空乏層電荷が増加した状態）においても、ソース側の拡散電位を変化させない様に機能していると考えたのである。
【０１５３】
以上をまとめると、本発明による結晶性珪素膜を活性層に活用した場合、チャネル形成領域は以下の構成を満たしていると見なせる。
（１）キャリアが移動する（キャリアにとって）実質的に真性な領域（針状または柱状結晶の内部）が存在する。
（２）キャリアの移動を抑制する又はチャネル方向（ソース−ドレイン間を結ぶ方向）にかかる電界を緩和するエネルギー障壁が存在する。
【０１５４】
従って、上記２つの構成を満たす、換言すればキャリアにとって実質的に真性なチャネル形成領域と、局部的に形成されたエネルギー障壁とを有する構成とすることで本発明が示す様な優れた特性のＴＦＴを作製しうると考えられる。
【０１５５】
以上の構成は、多少の推測を交えてではあるが、本発明者らの実験データから導かれるものである。そこで、本発明者らはこの構成を人為的に創り出すことで同様の効果を得ることができるのではないかと予想した。
【０１５６】
その結果、本発明者らは短チャネル効果の抑制に効果的な構成を提案するに至った。ここではその概略について、以下に記載する。なお、以下に記載する考察は現状においては推測の範囲に止まるものである。
【０１５７】
短チャネル効果とは、しきい値電圧の低下、パンチスルー現象に伴う耐圧の劣化およびサブスレッショルド特性の劣化などの総称である。特に問題となるパンチスルー現象はドレイン側の空乏層がソース領域にまで広がることでソース側の拡散電位が低下し、ソース／ドレイン間に貫通電流が流れる現象である。
【０１５８】
そこで本発明者らは本発明の結晶粒界の効果に注目して、チャネル長が０．０１〜２ μｍ程度の短チャネルＴＦＴにおいては、チャネル形成領域に対して人為的かつ局部的に不純物領域を設けることで、ドレイン側の空乏層の広がりを抑制する効果が得られると推測した。
【０１５９】
この様な構成は活性層を図８に示す様な構成とすることで達成できると考えられる。図８（Ａ）において、８０１はソース領域、８０２はドレイン領域、８０３はチャネル形成領域であり、チャネル形成領域８０３の中には人為的に不純物領域８０４が形成される。また、チャネル形成領域８０３中、不純物領域８０４以外の領域８０５は、実質的に真性な領域であり、キャリアが移動する領域となる。
【０１６０】
ここで図８（Ａ）に示す構造は、図１０に示す本発明の結晶構造体を模した構造である点が重要である。即ち、図１０の１００１で示される結晶粒界は図８（Ａ）の不純物領域８０４に相当し、図１０の針状または柱状結晶は図８（Ａ）のキャリアが移動する領域８０５に相当するのである。
【０１６１】
従って、チャネル形成領域８０３内に配置された不純物領域８０４はチャネル形成領域内に局部的にビルトインポテンシャル（エネルギー障壁とも言える）の大きい領域を形成し、そのエネルギー障壁によってドレイン側空乏層の広がりを効果的に抑制すると推測できる。
【０１６２】
また、図８（Ａ）をＡ−Ａ’で切断した断面図を図８（Ｂ）に示す。８０６は絶縁表面を有する基板である。また、図８（Ａ）をＢ−Ｂ’で切断した断面図を図８（Ｃ）に示す。
【０１６３】
なお、図８（Ｃ）においてｗｐｉ，ｎは不純物領域８０４の幅を表し、ｗｐａ，ｍはキャリアが移動する領域の幅を表す。ここでｎ、ｍはチャネル形成領域８０３内において、ｗｐｉ，ｎがｎ番目の不純物領域の幅であり、ｗｐａ，ｍがｍ番目のキャリアが移動する領域であることを意味している。
【０１６４】
従って、本発明によるＴＦＴの実際の電界効果移動度は次式に示す理論式に実効的なチャネル幅Ｗｐａ（ｗｐａ，ｍを１〜ｍまで加えた総和）を代入しなくてはならない。
【０１６５】
μＦＥ＝１／ Ｃｏｘ（ΔＩｄ／ ΔＶｇ）・１／ Ｖｄ・Ｌ／ Ｗ
ここでＣｏｘはゲイト酸化膜容量、ΔＩｄ、ΔＶｇはそれぞれドレイン電流Ｉｄとゲイト電圧Ｖｇの変化量、Ｖｄはドレイン電圧、Ｌ、Ｗはそれぞれチャネル長およびチャネル幅である。
【０１６６】
しかしながら、実効的なチャネル幅Ｗｐａを測定することは現実的に不可能であるため、本明細書中の電界効果移動度はチャネル幅の設計値Ｗを代入して求めている。即ち、実際の移動度よりも小さい値が得られていると考えられる。
【０１６７】
また、不純物領域を図８（Ａ）に示す様な配置で設けることは移動度の向上に対して非常に大きな意味があると予想される。その理由について以下に説明する。
【０１６８】
移動度（μＦＥ） は半導体膜（ここでは珪素膜を例にとる）中のキャリアの散乱によって決まるが、珪素膜における散乱は格子散乱と不純物散乱とに大別される。これらが影響し合って形成される全体的な移動度μは次式で表される。
【０１６９】
【数１】
この数１で示される式は、全体的な移動度μが、格子散乱の影響を受けた場合の移動度μｌ （ ｌはｌａｔｔｉｃｅ を意味する） の逆数および不純物散乱の影響を受けた場合の移動度μｉ （ ｉはｉｍｐｕｒｉｔｙを意味する） の逆数の和に反比例することを意味している。また、格子散乱および不純物散乱は各々次式で表される。
【０１７１】
【数２】
【数３】
これらの式によると、チャネル形成領域全体に均一に不純物が添加された状態では不純物散乱の影響を受けて移動度を稼ぐことができない。しかしながら、図１２に示す構成の場合、局部的に不純物領域を形成しているので、キャリアが移動する領域には不純物が添加されず、キャリアにとって実質的に真性である。
【０１７４】
即ち、理論的には数３においてイオン化した不純物の濃度Ｎｉ を限りなく０に近づけることを意味するため、移動度μｉ は限りなく無限大に近づいていくことになる。即ち、数１において１／μｉ の項を無視することができる程度にまで不純物を減少させることを意味するので全体の移動度μは限りなく移動度μｌ に近づいていくと推測される。
【０１７５】
また、図８（Ａ）において不純物領域８０４がチャネル方向と概略平行となる様に配置されていることは重要である。この様な配置は、図１０に示した針状または柱状結晶の結晶粒界の延びる方向と、チャネル方向とが一致した場合に相当する。
【０１７６】
この様な配置とした場合、不純物領域８０４は「良性の結晶粒界」として振る舞うと予想されるので、キャリアを捕獲することなく、レールの様な役割を果してキャリアに移動方向を規定すると推測される。このことは、キャリア同士の衝突による散乱の影響を低減する上で非常に重要な構成である。
【０１７７】
また、以上の様な構成とすることで、短チャネル効果の一つであるしきい値電圧の低下も抑制できると予想される。これはチャネル幅が極端に狭くなった時に生じる狭チャネル効果を、不純物領域間で人為的に引き起こすことが可能であるという推論に基づく予想である。
【０１７８】
また、前述の様にドレイン側空乏層の広がりを抑制することでパンチスルー現象を抑制することが可能と考えられるが、パンチスルー現象を抑制することで耐圧の向上と共にサブスレッショルド特性（Ｓ値）の向上も望める。
【０１７９】
サブスレッショルド特性の向上は、本構成を用いることでドレイン側空乏層の占める体積を減じることができるという推論から以下の様に説明できる。
【０１８０】
図８（Ａ）で示す構成とした時に、効果的に空乏層の広がりが抑制されるならば、ドレイン側空乏層の占める体積を大幅に減じることが可能でなはずである。従って、総合的な空乏層電荷を小さくできるため、空乏層容量を小さくできると考えられる。ここで、Ｓ値を導出する式は次の近似式で表される。
【０１８１】
【数４】
数４において、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、Ｃｄ は空乏層容量、Ｃｉｔは界面準位の等価容量、Ｃｏｘはゲイト酸化膜容量である。従って、本構成では空乏層容量Ｃｄ および界面準位の等価容量Ｃｉｔを０に可能な限り近づけることで、Ｃｄ ＝Ｃｉｔ＝０となる理想状態、即ちＳ値が６０ｍＶ／ｄｅｃａｄｅ となる半導体装置を実現できる可能性がある。
【０１８３】
ただし、数４に示される式はＳ値を導出するための近似式であり、ＴＦＴではこの近似式に従わずに６０ｍＶ／ｄｅｃａｄｅ 以下の測定値が得られることもある。
【０１８４】
ところで、本発明から推測される本構成では、本発明の結晶粒界に相当する不純物領域として酸素以外に窒素や炭素を用いても良い。これは、本構成の目的がチャネル形成領域に対して人為的にエネルギー障壁を配置することにあるからである。
【０１８５】
従って、エネルギー障壁を形成するという観点から考えれば、反転層の導電型と逆の導電型を持つ不純物領域でも効果があると言えよう。即ち、Ｎチャネル型半導体装置ならばＢイオンを、Ｐチャネル型半導体装置ならばＰイオンを用いて不純物領域を形成すれば良いと言える。
【０１８６】
また、不純物領域をＰまたはＢイオンで構成する場合、添加する不純物イオンの濃度で直接的にしきい値制御を行なうことも可能である。
【０１８７】
以上の様に、本構成は本明細書で開示する発明の構成および実験事実をもとに本発明者らの推測により導かれた技術である。本構成を実施することで、チャネル長が極めて短いディープサブミクロン領域の半導体装置で問題となる短チャネル効果を効果的に抑制することができると推測される。
【０１８８】
〔実施例３〕
本実施例では実施例１に示した作製工程とは別の工程例を示す。具体的には活性層を形成する前に、結晶性珪素膜に対してハロゲン元素を含む雰囲気における加熱処理を施し、ニッケルをゲッタリング除去する。
【０１８９】
本実施例に示す工程を実施例１と組み合わせることで活性層中のニッケル濃度をさらに効果的に低減することが可能である。
【０１９０】
また、７００ ℃を超える加熱処理によって結晶性珪素膜の膜厚が減少するため、活性層を薄くする効果もある。膜厚が薄くなると移動度の向上やオフ電流の低減といった効果が期待できる。
【０１９１】
〔実施例４〕
本実施例では実施例１に示した作製工程とは別の工程例を示す。具体的には実施例１において、ゲイト絶縁膜１１１を成膜する工程を省略し、活性層を形成した直後にハロゲン元素を含む雰囲気での加熱処理を施す。
【０１９２】
この時形成された熱酸化膜に対して、実施例１と同様に窒素雰囲気中でアニールすることで膜質を改善することができる。この場合、この様な熱酸化膜のみでゲイト絶縁膜を構成することが可能である。また、熱酸化膜の膜厚は加熱処理の条件を調節することで１００ 〜１５００Å（代表的には５００ 〜１０００Å）の範囲で形成できる。
【０１９３】
熱酸化膜のみでゲイト絶縁膜を構成すると高速動作の可能な半導体装置を作製できる点と、ゲイト絶縁膜の成膜工程を簡略化できる点に特徴がある。ただし、膜厚を均一に形成することが困難な場合が多い。
【０１９４】
また、上記工程で形成された熱酸化膜の上に気相法により絶縁膜を堆積して、それらの積層膜をもってゲイト絶縁膜とすることも可能である。その場合、ゲイト耐圧が向上するが、熱酸化膜と気相法による膜との界面を清浄にしておくことが重要である。
【０１９５】
また、上記工程を金属元素（特にニッケル）の除去工程として見なし、上記工程で形成された熱酸化膜を除去して、再度熱酸化膜を形成してゲイト絶縁膜とすることもできる。また、熱酸化膜を除去した後、活性層上に気相法によってゲイト絶縁膜を形成することもできる。この場合、活性層とゲイト絶縁膜の界面に存在する余計な不純物の濃度を低減することが可能であるが、活性層表面の清浄度に注意しなくてはならない。
【０１９６】
〔実施例５〕
本実施例では、本発明を応用して作製したＴＦＴをＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒｏｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）およびＳＲＡＭ（Ｓｔａｔｉｃ Ｒｏｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ ）に応用した例について説明する。説明には図１３を用いることとする。
【０１９７】
ＤＲＡＭは記憶する情報を電荷としてコンデンサに蓄える形式のメモリである。コンデンサへの情報としての電荷の出し入れは、コンデンサに直列に接続されたＴＦＴによって制御される。ＤＲＡＭの１個のメモリセルを構成するＴＦＴとコンデンサの回路を図１３（Ａ）に示す。
【０１９８】
ワード線１３０１によってゲイト信号を与えられると、１３０３で示されるＴＦＴは導通状態となる。この状態でビット線１３０２側からコンデンサ１３０４に電荷が充電されて情報を読み込んだり、充電したコンデンサから電荷を取り出して情報を読みだしたりする。即ち、このコンデンサに蓄積された電荷をＴＦＴにより書き込んだり、読み出したりすることで記憶素子としての機能を有することになる。
【０１９９】
ＤＲＡＭの特徴は１個のメモリを構成する素子数がＴＦＴとコンデンサだけで非常に少ないので、高集積密度の大規模メモリを構成するのに適している。また、価格も低く抑えられるので、現在最も大量に使用されている。
【０２００】
また、ＴＦＴを用いてＤＲＡＭセルを形成した場合の特徴として蓄積容量を小さく設定することができるため、低電圧での動作を可能とすることができる。
【０２０１】
次に、受動負荷素子として高抵抗を用いたＳＲＡＭ回路を図１３（Ｂ）に示す。なお、受動負荷素子と同様の機能をＴＦＴで代替するＳＲＡＭ構造をとることも可能である。
【０２０２】
ＳＲＡＭはフリップフロップ等の双安定回路を記憶素子に用いたメモリであって、双安定回路のＯＮ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応して２進情報値（０または１）を記憶するものである。電源の供給がある限り記憶が保持される点で有利である。
【０２０３】
１３０５で示されるのはワード線であり、１３０６はビット線である。１３０７は高抵抗で構成される負荷素子であり、１３０８で示されるような２組のドライバトランジスタと１３０９で示されるような２組のアクセストランジスタとでＳＲＡＭが構成される。
【０２０４】
以上のような構成でなるＳＲＡＭの特徴は、高速動作が可能で、信頼性が高くシステムへの組む込みが容易なことなどである。
【０２０５】
〔実施例６〕
本実施例では、実施例１の半導体装置および実施例２のＣＭＯＳ回路を用いて同一基体上に画素マトリクス回路とロジック回路とを集積化したアクティブマトリクス型電気光学装置を構成する例を示す。電気光学装置としては、液晶表示装置、ＥＬ表示装置、ＥＣ表示装置などが含まれる。
【０２０６】
なお、ロジック回路とは、周辺駆動回路やコントロール回路等の様に電気光学装置を駆動するための集積化回路を指す。アクティブマトリクス型電気光学装置においては、動作性能の限界や集積度の問題もあってロジック回路は外付けＩＣが一般的であったが、本発明のＴＦＴを用いることで同一基板上に全てを一体化することが可能となる。
【０２０７】
また、コントロール回路とはプロセッサ回路、メモリ回路、クロック発生回路、Ａ／Ｄ（Ｄ／Ａ）コンバータ回路等の電気光学装置を駆動するに必要な全ての電気回路を含むものとする。勿論、メモリ回路には実施例５、６で示したＳＲＡＭ回路やＤＲＡＭ回路が含まれる。
【０２０８】
このような構成に本明細書で開示する発明を利用すると、単結晶上に形成したＭＯＳＦＥＴに匹敵する性能を有するＴＦＴでもってロジック回路を構成することができる。
【０２０９】
〔実施例７〕
本実施例では実施例１と異なる構造のＴＦＴを作製する例を示す。説明には図１４を用いる。
【０２１０】
まず、実施例１と同様の工程を経て図２（Ｂ）に示す状態を得る。図２（Ｂ）に示す状態を得たら、アルミニウム膜のパターニングに用いた図示しないレジストマスクを除去し、その後、酒石酸中で陽極酸化処理を行い、１０００Åの厚さの緻密な陽極酸化膜を得る。この状態を図１４（Ａ）に示す。
【０２１１】
図１４（Ａ）において、１０１は石英基板、１０２は下地膜、１１０は活性層、１１１は後にゲイト絶縁膜として機能する熱酸化膜である。また、１４０１はアルミニウムを主成分とする材料でなるゲイト電極、１４０２はゲイト電極１４０１を陽極酸化して得られた緻密な陽極酸化膜である。
【０２１２】
次に、この状態で活性層１１０に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１４０３、１４０４が形成される。
【０２１３】
不純物イオンの注入が終了したら、窒化珪素膜１４０５を ０．５〜１ μｍの厚さに成膜する。成膜方法は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法のいずれであっても良い。また、窒化珪素膜以外に酸化珪素膜を用いても良い。
【０２１４】
こうして図１４（Ｂ）の状態が得られる。図１４（Ｂ）の状態が得られたら、次に窒化珪素膜１４０５をエッチバック法によりエッチングして、ゲイト電極１４０１の側壁にのみ残す。こうして残された窒化珪素膜はサイドウォール１４０６として機能する。
【０２１５】
この際、熱酸化膜１１１はゲイト電極がマスクとなった領域以外が除去されて図１４（Ｃ）に示す様な状態で残存する。
【０２１６】
図１４（Ｃ）に示す状態で再び不純物イオンの注入を行なう。この時、ドーズ量は先程のイオン注入のドーズ量よりも高めとしておく。このイオン注入の際、サイドウォール１４０６の直下の領域１４０７、１４０８はイオン注入が行なわれないので、不純物イオンの濃度に変化はない。しかし、露出した領域１４０９、１４１０はさらに高濃度の不純物イオンが注入されることになる。
【０２１７】
以上の様に２度目のイオン注入を経て、ソース領域１４０９、ドレイン領域１４１０およびソース／ドレイン領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）１４０７、１４０８が形成される。なお、ゲイト電極１４０１の直下はアンドープな領域であり、チャネル形成領域１４１１となる。
【０２１８】
以上の工程を経て図１４（Ｃ）の状態が得られたら、３００ Åの厚さの図示しないチタン膜を成膜し、チタン膜とシリコン（結晶性珪素）膜とを反応させる。そして、チタン膜を除去した後、ランプアニール等による加熱処理を行なうことでソース領域１４０９、ドレイン領域１４１０の表面にチタンシリサイド１４１２、１４１３を形成する。（図１４（Ｄ））
【０２１９】
なお、上記工程はチタン膜の代わりにタンタル膜、タングステン膜、モリブデン膜等を用いることも可能である。
【０２２０】
次に、層間絶縁膜１４１４として酸化珪素膜を５０００Åの厚さに成膜し、ソース電極１４１５、ドレイン電極１４１６を形成する。こうして図１４（Ｄ）に示す構造のＴＦＴが完成する。
【０２２１】
本実施例で示す構造のＴＦＴは、ソース／ドレイン電極がチタンシリサイド１４１２、１４１３を介してソース／ドレイン領域と接続するので良好なオーミックコンタクトを実現できる。
【０２２２】
〔実施例８〕
本実施例では実施例１または実施例７と異なる構造のＴＦＴを作製する例を示す。説明には図１５を用いる。
【０２２３】
まず、実施例１と同様の工程を経て図２（Ｂ）に示す状態を得る。ただし、本実施例ではゲイト電極の材料として導電性を付与した結晶性珪素膜を用いることとする。この状態を図１５（Ａ）に示す。
【０２２４】
図１５（Ａ）において、１０１は石英基板、１０２は下地膜、１１０は活性層、１１１は後にゲイト絶縁膜として機能する熱酸化膜である。また、１５０１は結晶性珪素膜（ポリシリコン膜）でなるゲイト電極である。
【０２２５】
次に、この状態で活性層１１０に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１５０２、１５０３が形成される。（図１５（Ｂ））
【０２２６】
不純物イオンの注入が終了したら、実施例７と同様にエッチバック法を用いてサイドウォール１５０４を形成する。
【０２２７】
そして、サイドウォール１５０４を形成したら、再び不純物イオンの注入を行なう。以上の２度のイオン注入を経て、ソース領域１５０７、ドレイン領域１５０８、低濃度不純物領域（ＬＤＤ領域）１５０５、１５０６、チャネル形成領域１５０９が形成される。
【０２２８】
以上の工程を経て図１５（Ｃ）の状態が得られたら、５００ Åの厚さの図示しないタングステン膜を成膜し、タングステン膜とシリコン膜とを反応させる。そして、タングステン膜を除去した後、ランプアニール等による加熱処理を行なうことでゲイト電極１５０１、ソース領域１５０７、ドレイン領域１５０８、の表面にタングステンシリサイド１５１０〜１５１２を形成する。（図１５（Ｄ））
【０２２９】
次に、層間絶縁膜１５１３として窒化珪素膜を４０００Åの厚さに成膜し、ソース電極１５１４、ドレイン電極１５１５を形成する。こうして図１５（Ｄ）に示す構造のＴＦＴが完成する。
【０２３０】
本実施例で示す構造のＴＦＴは、ゲイト電極およびソース／ドレイン電極がタングステンシリサイド１５１０〜１５１２を介して取り出し電極と接続するので良好なオーミックコンタクトを実現できる。
【０２３１】
〔実施例９〕
本実施例では本発明を利用した半導体装置を組み込んだ電気光学装置（表示装置）の一例を示す。なお、電気光学装置は必要に応じて直視型または投影型で使用すれば良い。また、電気光学装置も半導体を用いて機能する装置と考えられるので、本明細書中における電気光学装置とは、半導体装置の範疇に含まれるものとする。
【０２３２】
また、本発明を利用した半導体装置の応用製品としてはＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクション（フロント型とリア型がある）、ビデオカメラ、パーソナルコンピュータ等が挙げられる。それら応用用途の簡単な一例を図１６を用いて行う。
【０２３３】
図１６（Ａ）はＴＶカメラであり、本体２００１、カメラ部２００２、表示装置２００３、操作スイッチ２００４で構成される。表示装置２００３はビューファインダーとして利用される。
【０２３４】
図１６（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。表示装置２１０２は比較的小型のサイズのものが２枚使用される。
【０２３５】
図１６（Ｃ）はカーナビゲーションであり、本体２２０１、表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。表示装置２２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
【０２３６】
図１６（Ｄ）は携帯情報端末機器（本実施例では携帯電話）であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作ボタン２３０５、アンテナ２３０６で構成される。表示装置２３０３に対しては、将来的にＴＶ電話として動画表示を要求されることが予想される。
【０２３７】
図１６（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、接眼部２４０３、操作スイッチ２４０４、テープホルダー２４０５で構成される。表示装置２４０２に映し出された撮影画像は接眼部２４０３を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。
【０２３８】
図１６（Ｄ）はフロントプロジェクションであり、本体２５０１、光源２５０２、反射型表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置２５０３は高い解像度が要求される。
【０２３９】
また、本実施例に示した電気光学装置以外にも、リアプロジェクションやモバイルコンピュータ、ハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
【０２４０】
また、本発明のＴＦＴは電気光学装置に限らず、例えばＳＲＡＭやＤＲＡＭといった形で集積化回路に組み込み、本実施例で示した様な応用製品の駆動回路として用いることも可能である。
【０２４１】
【発明の効果】
本明細書で開示する発明によれば、単結晶シリコン上に作製したＭＯＳＦＥＴに匹敵する高い性能を有したＴＦＴを実現することができる。また、本発明のＴＦＴで構成したリングオシレータは従来のＴＦＴで構成されたリングオシレータに比べて２０倍の高速動作が可能である。
【０２４２】
さらに、この様な高い特性を有しているにも拘わらずチャネル長が１μｍ以下という微細領域においても極めて高い耐圧特性を有しており、短チャネル効果が効果的に抑制されていることが確認できる。
【０２４３】
以上の様なＴＦＴを用いて構成される集積化回路を電気光学装置に適用することで、電気光学装置のさらなる高性能化が実現できる。また、電気光学装置を応用した応用製品も高性能、高付加価値化することができる。
【図面の簡単な説明】
【図１】半導体装置の作製工程を示す図。
【図２】半導体装置の作製工程を示す図。
【図３】活性層の配置構成を示す図。
【図４】半導体装置の特性を示す図。
【図５】半導体装置野作製工程を示す図。
【図６】半導体装置の作製工程を示す図
【図７】電気回路の構成を示す写真。
【図８】活性層の構成を示す図。
【図９】結晶性珪素膜の表面を示す写真。
【図１０】結晶構造を示す写真。
【図１１】結晶構造を示す写真。
【図１２】結晶構造を示す写真。
【図１３】ＤＲＡＭ、ＳＲＡＭの構成を示す図
【図１４】半導体装置の作製工程を示す図。
【図１５】半導体装置の作製工程を示す図。
【図１６】半導体装置の応用例を示す図。
【符号の説明】
１０３ 非晶質珪素膜
１０４ 酸化珪素膜（マスク絶縁膜）
１０５ 非晶質珪素膜が露呈した領域
１０６ ニッケルを含有した水膜
１０７ 結晶性珪素膜
１０８ 結晶化の方向を示す矢印
１０９ ニッケル添加領域
１１０ 活性層
１１１ 熱酸化膜
Claims (8)
- 絶縁表面を有する基体上に非晶質珪素膜を成膜し、
前記非晶質珪素膜上に選択的にマスク絶縁膜を形成し、
前記非晶質珪素膜に対して結晶化を助長する金属元素を選択的に保持させ、
第1の加熱処理により前記非晶質珪素膜を結晶性珪素膜にし
前記マスク絶縁膜を除去し、
パターニングにより前記結晶性珪素膜から成る活性層を形成し、
前記活性層上にゲイト絶縁膜を成膜し、
ハロゲン元素を含む雰囲気中において第2の加熱処理を行うことにより前記活性層中の前記金属元素をゲッタリング除去し、且つ前記活性層と前記ゲイト絶縁膜との界面に熱酸化膜を形成し、
窒素雰囲気中において第3の加熱処理を行うことを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基体上に非晶質珪素膜を成膜し、
前記非晶質珪素膜上に選択的にマスク絶縁膜を形成し、
前記非晶質珪素膜に対して結晶化を助長する金属元素を選択的に保持させ、
第1の加熱処理により前記非晶質珪素膜を結晶性珪素膜にし
前記マスク絶縁膜を除去し、
パターニングにより前記結晶性珪素膜から成る活性層を形成し、
ハロゲン元素を含む雰囲気中において第2の加熱処理を行うことにより前記活性層中の前記金属元素をゲッタリング除去し、且つ熱酸化膜のみで構成されるゲイト絶縁膜を形成し、
窒素雰囲気中において第3の加熱処理を行うことを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基体上に非晶質珪素膜を成膜し、
前記非晶質珪素膜上に選択的にマスク絶縁膜を形成し、
前記非晶質珪素膜に対して結晶化を助長する金属元素を選択的に保持させ、
第 1 の加熱処理により前記非晶質珪素膜を、前記基体と概略平行な針状または柱状結晶が複数集合した結晶構造体から成る結晶性珪素膜にし、
前記マスク絶縁膜を除去し、
パターニングにより前記結晶性珪素膜から成る活性層を形成し、
前記活性層上にゲイト絶縁膜を成膜し、
ハロゲン元素を含む雰囲気中において第 2 の加熱処理を行うことにより前記活性層中の前記金属元素をゲッタリング除去し、且つ前記活性層と前記ゲイト絶縁膜との界面に熱酸化膜を形成し、
窒素雰囲気中において第 3 の加熱処理を行うことを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基体上に非晶質珪素膜を成膜し、
前記非晶質珪素膜上に選択的にマスク絶縁膜を形成し、
前記非晶質珪素膜に対して結晶化を助長する金属元素を選択的に保持させ、
第 1 の加熱処理により前記非晶質珪素膜を、前記基体と概略平行な針状または柱状結晶が複数集合した結晶構造体から成る結晶性珪素膜にし、
前記マスク絶縁膜を除去し、
パターニングにより前記結晶性珪素膜から成る活性層を形成し、
ハロゲン元素を含む雰囲気中において第 2 の加熱処理を行うことにより前記活性層中の前記金属元素をゲッタリング除去し、且つ熱酸化膜のみで構成されるゲイト絶縁膜を形成し、
窒素雰囲気中において第 3 の加熱処理を行うことを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一項において、前記非晶質珪素膜の成膜方法は減圧熱CVD法によることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項５のいずれか一項において、結晶化を助長する金属元素としてFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種類の元素が用いられることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項５のいずれか一項において、ハロゲン元素を含む雰囲気は酸素雰囲気中にHCl、HF、HBr、Cl2 、ClF3 、BCl3、NF3、F2、Br2を含む化合物から選ばれた一種または複数種類のガスが添加されたものであることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項５のいずれか一項において、第1の加熱処理は450〜700 ℃の温度範囲で行われ、第2または第3の加熱処理は700 ℃を越える温度範囲で行われることを特徴とする半導体装置の作製方法。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30125096A JP3597331B2 (ja) | 1996-10-24 | 1996-10-24 | 半導体装置の作製方法 |
| TW086114475A TW451284B (en) | 1996-10-15 | 1997-10-03 | Semiconductor device and method of manufacturing the same |
| US08/951,819 US6365933B1 (en) | 1996-10-15 | 1997-10-14 | Semiconductor device and method of manufacturing the same |
| KR1019970052690A KR100483302B1 (ko) | 1996-10-15 | 1997-10-15 | 반도체장치 |
| CNB991248562A CN1277312C (zh) | 1996-10-15 | 1997-10-15 | 半导体器件及其制造方法 |
| CNB991248570A CN1178270C (zh) | 1996-10-15 | 1997-10-15 | 半导体器件及其制造方法 |
| CNB97122885XA CN1163974C (zh) | 1996-10-15 | 1997-10-15 | 半导体器件及其制造方法 |
| US10/024,850 US7023052B2 (en) | 1996-10-15 | 2001-12-19 | Semiconductor device having crystalline semiconductor layer |
| KR1020020061395A KR100488311B1 (ko) | 1996-10-15 | 2002-10-09 | 반도체장치 |
| US11/081,564 US7138658B2 (en) | 1996-10-15 | 2005-03-17 | Semiconductor device and method of manufacturing the same |
| US11/533,212 US8368142B2 (en) | 1996-10-15 | 2006-09-19 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30125096A JP3597331B2 (ja) | 1996-10-24 | 1996-10-24 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135469A JPH10135469A (ja) | 1998-05-22 |
| JP3597331B2 true JP3597331B2 (ja) | 2004-12-08 |
Family
ID=17894579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30125096A Expired - Fee Related JP3597331B2 (ja) | 1996-10-15 | 1996-10-24 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3597331B2 (ja) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7294535B1 (en) * | 1998-07-15 | 2007-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7153729B1 (en) * | 1998-07-15 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| JP4493751B2 (ja) * | 1998-07-17 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7282398B2 (en) | 1998-07-17 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same |
| JP4493752B2 (ja) * | 1998-07-17 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7084016B1 (en) | 1998-07-17 | 2006-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US6559036B1 (en) | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6274887B1 (en) | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6617644B1 (en) | 1998-11-09 | 2003-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6518594B1 (en) | 1998-11-16 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor devices |
| US6512271B1 (en) | 1998-11-16 | 2003-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6420758B1 (en) | 1998-11-17 | 2002-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having an impurity region overlapping a gate electrode |
| US6489952B1 (en) | 1998-11-17 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix type semiconductor display device |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6365917B1 (en) | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| EP2264771A3 (en) | 1998-12-03 | 2015-04-29 | Semiconductor Energy Laboratory Co., Ltd. | MOS thin film transistor and method of fabricating same |
| US6259138B1 (en) | 1998-12-18 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith |
| US6545359B1 (en) | 1998-12-18 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof |
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6524895B2 (en) | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP4202502B2 (ja) | 1998-12-28 | 2008-12-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8158980B2 (en) | 2001-04-19 | 2012-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor |
| US6380558B1 (en) | 1998-12-29 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP2000208771A (ja) | 1999-01-11 | 2000-07-28 | Hitachi Ltd | 半導体装置、液晶表示装置およびこれらの製造方法 |
| US6891236B1 (en) | 1999-01-14 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6531713B1 (en) | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US6858898B1 (en) * | 1999-03-23 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6461899B1 (en) | 1999-04-30 | 2002-10-08 | Semiconductor Energy Laboratory, Co., Ltd. | Oxynitride laminate “blocking layer” for thin film semiconductor devices |
| TW480554B (en) | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6541294B1 (en) | 1999-07-22 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP4562835B2 (ja) | 1999-11-05 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6646287B1 (en) | 1999-11-19 | 2003-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with tapered gate and insulating film |
| CN100352022C (zh) | 1999-12-10 | 2007-11-28 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| JP2001177101A (ja) | 1999-12-20 | 2001-06-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6702407B2 (en) | 2000-01-31 | 2004-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Color image display device, method of driving the same, and electronic equipment |
| JP4493779B2 (ja) | 2000-01-31 | 2010-06-30 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6856307B2 (en) | 2000-02-01 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and method of driving the same |
| JP4118484B2 (ja) * | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW495854B (en) | 2000-03-06 | 2002-07-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| TW513753B (en) | 2000-03-27 | 2002-12-11 | Semiconductor Energy Lab | Semiconductor display device and manufacturing method thereof |
| DE20006642U1 (de) | 2000-04-11 | 2000-08-17 | Agilent Technologies Inc | Optische Vorrichtung |
| US7078321B2 (en) * | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW504846B (en) | 2000-06-28 | 2002-10-01 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US6562671B2 (en) | 2000-09-22 | 2003-05-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| SG138468A1 (en) | 2001-02-28 | 2008-01-28 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| US6740938B2 (en) | 2001-04-16 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor provided with first and second gate electrodes with channel region therebetween |
| US6906344B2 (en) | 2001-05-24 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with plural channels and corresponding plural overlapping electrodes |
| US6952023B2 (en) | 2001-07-17 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4618948B2 (ja) | 2001-08-24 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の評価方法 |
| US6700096B2 (en) | 2001-10-30 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment |
| JP3980466B2 (ja) | 2001-11-09 | 2007-09-26 | 株式会社半導体エネルギー研究所 | レーザー装置及びレーザー照射方法 |
| US7105048B2 (en) | 2001-11-30 | 2006-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| EP1329946A3 (en) | 2001-12-11 | 2005-04-06 | Sel Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device including a laser crystallization step |
| US7135389B2 (en) | 2001-12-20 | 2006-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Irradiation method of laser beam |
| JP3992976B2 (ja) | 2001-12-21 | 2007-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4141138B2 (ja) | 2001-12-21 | 2008-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4519400B2 (ja) * | 2001-12-27 | 2010-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2003204067A (ja) | 2001-12-28 | 2003-07-18 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
| JP4030758B2 (ja) | 2001-12-28 | 2008-01-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6933527B2 (en) | 2001-12-28 | 2005-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and semiconductor device production system |
| JP4011344B2 (ja) | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| TWI261358B (en) | 2002-01-28 | 2006-09-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| US7749818B2 (en) | 2002-01-28 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TWI272666B (en) | 2002-01-28 | 2007-02-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
| CN101217150B (zh) | 2002-03-05 | 2011-04-06 | 株式会社半导体能源研究所 | 半导体元件和使用半导体元件的半导体装置 |
| US6906343B2 (en) | 2002-03-26 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US6930326B2 (en) | 2002-03-26 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit and method of fabricating the same |
| US6841434B2 (en) | 2002-03-26 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| US6984573B2 (en) | 2002-06-14 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and apparatus |
| US6908797B2 (en) | 2002-07-09 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7541614B2 (en) | 2003-03-11 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same |
-
1996
- 1996-10-24 JP JP30125096A patent/JP3597331B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135469A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597331B2 (ja) | 半導体装置の作製方法 | |
| KR100488311B1 (ko) | 반도체장치 | |
| JP3645377B2 (ja) | 集積回路の作製方法 | |
| KR100500033B1 (ko) | 반도체장치 | |
| US5893730A (en) | Thin film semiconductor and method for manufacturing the same, semiconductor device and method for manufacturing the same | |
| KR100447311B1 (ko) | 반도체박막,반도체장치및이의제조방법 | |
| JP4086925B2 (ja) | アクティブマトリクスディスプレイ | |
| US20080224215A1 (en) | Semiconductor thin film and its manufacturing method and semiconductor device and its manufacturing method | |
| JPH10294280A (ja) | 半導体薄膜および半導体装置 | |
| JPH11354442A (ja) | 半導体薄膜および半導体装置 | |
| US6624051B1 (en) | Semiconductor thin film and semiconductor device | |
| JPH10125927A (ja) | 半導体装置およびその作製方法 | |
| JP3662371B2 (ja) | 薄膜トランジスタの作製方法及び薄膜トランジスタ | |
| JP4421564B2 (ja) | 半導体装置の作製方法 | |
| JPH11354443A (ja) | 半導体薄膜および半導体装置 | |
| JP4515302B2 (ja) | 半導体装置 | |
| JP4515397B2 (ja) | 半導体装置 | |
| JPH09289165A (ja) | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 | |
| JPH09289167A (ja) | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 | |
| JPH09289168A (ja) | 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |