JP3645377B2

JP3645377B2 - 集積回路の作製方法

Info

Publication number: JP3645377B2
Application number: JP30124996A
Authority: JP
Inventors: 舜平山崎; 久大谷; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1996-10-24
Filing date: 1996-10-24
Publication date: 2005-05-11
Anticipated expiration: 2016-10-24
Also published as: JPH10135468A

Description

【０００１】
【発明が属する技術分野】
本明細書で開示する発明は、絶縁表面を有する基体上に形成された半導体薄膜を活性層とする半導体装置に関する。特に、結晶性珪素膜で活性層を構成した薄膜トランジスタに関する。
【０００２】
【従来の技術】
近年、絶縁表面を有する基体上に形成された半導体薄膜（厚さ数百〜数千Å程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００３】
例えば、液晶表示装置においてはマトリクス状に配列された画素領域を個々に制御する画素マトリクス回路、画素マトリクス回路を制御する駆動回路、さらに外部からのデータ信号を処理するロジック回路（プロセッサ回路やメモリ回路など）等のあらゆる電気回路にＴＦＴを応用する試みがなされている。
【０００４】
現状においては、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いたＴＦＴが実用化されているが、駆動回路やロジック回路などの様に、さらなる高速動作性能を求められる電気回路には、結晶性珪素膜（ポリシリコン膜）を利用したＴＦＴが必要とされる。
【０００５】
基体上に結晶性珪素膜を形成する方法としては、本出願人による特開平6-232059号公報、特開平6-244103号公報に記載された技術が公知である。この公報に記載されている技術は、珪素の結晶化を助長する金属元素（特にニッケル）を利用することにより、500 〜600 ℃、４時間程度の加熱処理によって結晶性の優れた結晶性珪素膜を形成することを可能とするものである。
【０００６】
しかし、この様なＴＦＴを用いて駆動回路を構成してもまだまだ要求される性能を完全に満たすには及ばない。特に、高速動作と高耐圧特性を同時に実現する極めて高性能な電気特性を要求される高速ロジック回路を、従来のＴＦＴで構成することは不可能なのが現状である。
【０００７】
【発明が解決しようとする課題】
以上の様に、電気光学装置等の高性能化を図るためには単結晶シリコンウエハーを用いて形成されたＭＯＳＦＥＴに匹敵する性能を有するＴＦＴを実現しなくてはならない。
【０００８】
そこで本明細書で開示する発明は、電気光学装置のさらなる高性能化を実現するためのブレイクスルーとなる、極めて高性能な薄膜半導体装置およびその作製方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
従来の方法では上述の様な高性能なＴＦＴを得ることができなかった理由として、結晶粒界においてキャリア（電子または正孔）が捕獲がされ、ＴＦＴ特性を示すパラメータの一つである電界効果移動度の向上が妨げられていたことが考えられる。
【００１０】
例えば、結晶粒界にはシリコン原子の不対結合手（ダングリングボンド）や欠陥（捕獲）準位が多数存在している。従って、個々の結晶内部を移動するキャリアは結晶粒界に接近もしくは接触すると容易に不対結合手や欠陥準位等にトラップされるため、結晶粒界はキャリアの移動を阻害する「悪性の結晶粒界」として振る舞っていたと考えられる。
【００１１】
本発明の半導体装置を実現するには、この様な「悪性の結晶粒界」を構造変化させ、キャリアにとって「良性の結晶粒界」に変成させるための技術が不可欠である。即ち、少なくともキャリアを捕獲する確率が小さく、キャリアの移動を妨げる可能性の小さい結晶粒界を形成することが重要であると言える。
【００１２】
そのために本明細書で開示する発明の構成は、
半導体薄膜でなる活性層を有する半導体装置を作製するにあたって、
絶縁表面を有する基体上に非晶質珪素膜を成膜する工程と、
前記非晶質珪素膜に対して結晶化を助長する金属元素を保持させる工程と、
第１の加熱処理により前記非晶質珪素膜を結晶性珪素膜に変成させる工程と、
前記結晶性珪素膜をパターニングして活性層を形成する工程と、
前記活性層上にゲイト絶縁膜を成膜する工程と、
ハロゲン元素を含む雰囲気中において第２の加熱処理を行うことにより前記活性層中の前記金属元素をゲッタリング除去すると共に前記活性層と前記ゲイト絶縁膜との界面に熱酸化膜を形成する工程と、
窒素雰囲気中における第３の加熱処理により前記熱酸化膜を含めた前記ゲイト絶縁膜の膜質および界面の状態を改善する工程と、
を少なくとも有し、
前記活性層は結晶粒界に方向性があり、かつ、前記基体と概略平行な針状または柱状結晶が複数集合して構成される結晶構造体であることを特徴とする。
【００１３】
以上の構成に従った作製方法で結晶性珪素膜を形成すると、図１３に示す様な外観の薄膜が得られる。図１３は結晶性珪素膜を拡大した顕微鏡写真であり、直径数十〜百数十μｍにも達する結晶粒（グレイン）が複数集合して構成されている。なお、この作製方法は非晶質珪素膜の結晶化手段として特開平6-232059号公報記載の技術を用いている。
【００１４】
さらに、図１３に示す個々の結晶粒の内部に着目して、結晶粒内部をさらに微細な領域まで拡大したＴＥＭ写真が図１４である。
【００１５】
即ち、本発明の結晶性珪素膜は巨視的には図１３の様に大きなグレインの集合体に見えるが、実はその内部は図１４に示す様に針状または柱状結晶１４０１が複数集合して構成される様な結晶構造体となっている。
【００１６】
また、図１４において１４０２で示されるのが針状または柱状結晶同士の境界を示す結晶粒界であり、結晶粒界１４０２の延びる方向から、針状または柱状結晶１４０１が互いに概略平行な方向に結晶成長したことが確認できる。なお、本明細書中における結晶粒界とは断りがない限り針状または柱状結晶同士の境界を指す。
【００１７】
また、本発明の半導体装置は、ハロゲン元素を含む雰囲気による加熱処理によって結晶化を助長する金属元素（ニッケルを主例とする）がゲッタリング除去され、 5×10¹⁷atoms/cm³ 以上の濃度で残留していたニッケルが 1×10¹⁶〜 5×10¹⁷atoms/cm³ （好ましくはスピン密度以下）に低減されている。
【００１８】
勿論、汚染等により混入した（意図的に添加しない）他の金属元素（Ｃｕ、Ａｌ等）も同様にゲッタリング除去されていると考えられる。
【００１９】
また、この時、シリコン原子の不対結合手は加熱処理の間に酸素と結合して酸化物（酸化珪素）を形成すると予想される。その結果、「悪性の結晶粒界」であった領域には酸化珪素が形成され、実質的に酸化珪素が結晶粒界として機能する構成になると考えられる。
【００２０】
この様にして形成された結晶粒界１４０２は、酸化珪素と結晶珪素との界面が格子欠陥を殆ど含まない整合性に優れた状態になると推測される。これは、熱酸化により酸化珪素が形成される過程と、ニッケルの触媒作用によりシリコン原子同士あるいはシリコン原子と酸素原子との再結合が促進される過程との相乗効果によって欠陥の原因となる格子間シリコン原子が消費されるからである。
【００２１】
即ち、図１４において１４０２で示される結晶粒界は、キャリアを捕獲する様な欠陥が殆どなく、針状または柱状結晶内部を移動するキャリアにとって、単にエネルギー的な障壁としてのみ機能する「良性の結晶粒界」として振る舞うと考えられる。
【００２２】
また、この様な結晶粒界は優先的に熱酸化反応が進行するので熱酸化膜が他の領域よりも厚く形成される。そのため、結晶粒界近傍に印加されるゲイト電圧が見かけ上小さくなることもエネルギー的な障壁になりうる。
【００２３】
また、この加熱処理は700 ℃を超える（代表的には800 〜1100℃）比較的高い温度で行われるため、針状または柱状結晶の内部に存在する転位や積層欠陥といった結晶欠陥がほぼ消滅してしまう。さらに、残存したシリコン原子の不対結合手は膜中に含まれる水素やハロゲン元素によって終端される。
【００２４】
従って本発明者らは、以上の様にして得られる図１４に示す状態において、複数の針状または柱状結晶の内部の領域を「キャリアにとって実質的に単結晶と見なせる領域」として定義している。
【００２５】
「キャリアにとって実質的に単結晶と見なせる」とは、キャリアが移動するに際してキャリアの移動を妨げる障壁がないことを意味しており、結晶欠陥や粒界がないこと、エネルギー的に障壁となるポテンシャルバリアが存在しないことなどと言い換えられる。
【００２６】
本発明は上記のような構成でなる結晶性珪素膜を利用してＴＦＴに代表される半導体装置の活性層を構成し、駆動回路やロジック回路を構成するに足る高性能な半導体装置を実現するものである。
【００２７】
以上のような本発明の構成について、以下に記載する実施例でもって詳細な説明を行うこととする。
【００２８】
【実施例】
〔実施例１〕
本実施例では本発明の作製方法に従って形成した結晶性珪素膜を、薄膜トランジスタ（ＴＦＴ）の活性層として利用した例を示す。図１に示すのはＴＦＴの作製工程の一実施例である。
【００２９】
なお、本実施例では非晶質珪素膜を結晶化する手段として特開平6-232059号公報、特開平6-244103号公報に記載された技術を用いる。従って、本実施例ではその概略を記載するに止めるので、詳細は前記公報を参照すると良い。
【００３０】
まず絶縁表面を有する基体１０１を用意する。本実施例では石英基板上に下地膜として酸化珪素膜１０２を2000Åの厚さに成膜する。酸化珪素膜１０２の成膜方法としては減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法などを用いれば良い。
【００３１】
なお、後に非晶質珪素膜を結晶化する際、下地膜が緻密である方が得られる結晶性珪素膜の結晶性が良いことが本発明者らの研究により判っている。また、膜中に 5×10¹⁷〜 2×10¹⁹atoms/cm³ の酸素が含まれると好ましい。膜中に含まれた酸素は後の結晶化を助長する金属元素のゲッタリング処理の際に重要な役割を果たす。
【００３２】
次に、非晶質珪素膜１０３を200 〜1000Å( 本実施例では350 Å) の厚さに減圧熱ＣＶＤ法によって成膜する。成膜ガスとしてはシラン系ガス（SiH₄、Si₂H₆ 、Si₃H₈ 等）を用いれば良い。なお、減圧熱ＣＶＤ法により成膜した非晶質珪素膜は後の結晶化の際に自然核発生率が小さい。この事は個々の結晶が相互干渉する（ぶつかりあって成長が止まる）割合が減るため結晶粒を大きくする上で望ましい。
【００３３】
勿論、非晶質珪素膜１０３の成膜方法として、プラズマＣＶＤ法、スパッタ法等を用いることも可能である。
【００３４】
非晶質珪素膜１０３を成膜したら、酸素雰囲気中においてＵＶ光を照射し、非晶質珪素膜１０３の表面に極薄い酸化膜（図示せず）を形成する。この酸化膜は、後に結晶化を助長する金属元素を導入する際の溶液塗布工程で溶液の濡れ性を改善するためのものである。
【００３５】
なお、結晶化を助長する金属元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素が用いられるが、本実施例ではＮｉ（ニッケル）を例にとって説明する。
【００３６】
次に、所定の濃度（本実施例では重量換算で10ppm)でニッケルを含有したニッケル硝酸塩（またはニッケル酢酸塩）溶液を滴下し、スピンコート法によりニッケルを含有した薄い水膜１０４を形成する。非晶質珪素膜中に添加するニッケル濃度は溶液塗布工程においてニッケル塩溶液の濃度を調節することで容易に制御することができる。（図１（Ａ））
【００３７】
以上の様に、特開平6-232059号公報、特開平6-244103号公報に記載された技術の特徴は、工程数が少なく、かつ、簡易的な処理で済む点である。この事は、スループットが高く、製造歩留りが高い技術であることを意味している。
【００３８】
次に、不活性雰囲気中において450 ℃、１時間程度の水素出しを行った後、500 〜700 ℃、代表的には550 〜600 ℃の温度で 4〜8 時間の加熱処理（第１の加熱処理）を加えて非晶質珪素膜１０３の結晶化を行う。こうして結晶性珪素膜１０５が得られる。（図１（Ｂ））
【００３９】
なお、後のハロゲン元素を含む雰囲気中での加熱処理の前および／または後に結晶性珪素膜１０５に対してエキシマレーザーによるレーザーアニールを施しても構わない。ただし、レーザー照射により結晶性珪素膜の結晶性は改善しうるが、珪素膜表面に凹凸が形成されやすいので注意が必要である。
【００４０】
次に、得られた結晶性珪素膜１０５をパターニングして後にＴＦＴの活性層として機能する活性層１０６を形成する。
【００４１】
活性層１０６を形成したら、活性層１０６上に酸化珪素膜でなるゲイト絶縁膜１０７を200 〜1500Å( 本実施例では300 Å) の厚さに成膜する。ゲイト絶縁膜１０７の成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、スパッタ法等の気相法を用いれば良い。
【００４２】
また、酸化珪素膜の代わりに窒化珪素膜や酸化窒化珪素膜を用いたり、それらの絶縁膜を積層して用いても構わない。
【００４３】
次に、ハロゲン元素を含む雰囲気において加熱処理（第２の加熱処理）を行う。この加熱処理はハロゲン元素による金属元素のゲッタリング効果を利用して、活性層１０６中の金属元素（特にニッケル）を除去することを第１に狙ったものである。（図１（Ｃ））
【００４４】
このゲッタリングのための加熱処理は、その効果を得るために700 ℃を越える温度で行なうことが重要である。それ以下の温度ではゲイト絶縁膜１０７がブロッキング層となって十分なゲッタリング効果を得られない恐れがある。
【００４５】
そのため、この加熱処理の温度範囲は700 ℃を超える温度で行い、好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6時間、代表的には
0.5〜 1時間とする。
【００４６】
なお、本実施例では、酸素（Ｏ₂ ）雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行う。ＨＣｌ濃度を上記濃度以上とすると、結晶性珪素膜の膜表面に膜厚と同程度の凹凸が生じてしまうため好ましくない。
【００４７】
また、本実施例ではハロゲン元素を含む化合物してＨＣｌガスを用いる例を示したが、それ以外のガスとして、ＨＦ、ＮＦ₃ 、ＨＢｒ、Ｃｌ₂ 、ＣｌＦ₃ 、ＢＣｌ₃ 、Ｆ₂ 、Ｂｒ₂ 等のハロゲンを含む化合物から選ばれた一種または複数種のものを用いることが出来る。また、一般にハロゲンの水素化物または有機物（炭水素化物）を用いることもできる。
【００４８】
この工程においては針状または柱状結晶の結晶粒界に偏析したニッケルがハロゲン元素（ここでは塩素）の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去されると考えられる。
【００４９】
ここで、図３に示すのは上記ハロゲン元素によるゲッタリング処理を行なわない場合の結晶性珪素膜中に含まれるニッケルの濃度分布である。この場合、図３に示す様に 5×10¹⁷atoms/cm³ 以上のニッケルが膜中に残存している。なお、本明細書における不純物濃度はＳＩＭＳ分析で得られた計測値の最小値でもって定義される。
【００５０】
次に、図４に示すのは本発明の重要な要素であるハロゲン元素によるゲッタリング処理を行なった場合の結晶性珪素膜中に含まれるニッケルの濃度分布である。図４から明らかな様に、結晶性珪素膜中のニッケルは 1×10¹⁷atoms/cm³ 以下にまで低減されていることが確認できる。
【００５１】
従って、活性層１０６中のニッケルはデバイス特性に影響を与えない程度（ 1×10¹⁶〜 5×10¹⁷atoms/cm³ 、好ましくは活性層中のスピン密度以下）にまで低減される。なお、下限の 1×10¹⁶atoms/cm³ という値はＳＩＭＳの検出下限界である。
【００５２】
なお、本発明者らの知見では結晶化の助長に利用されたニッケルは針状または柱状結晶の結晶粒界に多く偏析する傾向にあり、針状または柱状結晶の内部には実質的には殆ど含まれないと考えられる。ところが、現状のＳＩＭＳ分析では結晶内部と結晶粒界の両方の情報を拾ってしまうので、本明細書中におけるニッケルの濃度は、厳密には結晶内部と結晶粒界とに含まれるニッケル濃度を平均化した平均濃度を意味する。
【００５３】
また、ゲッタリング工程を行なった場合、結晶性珪素膜中にはゲッタリング処理に使用したハロゲン元素が 1×10¹⁵〜 1×10²⁰atoms/cm³ の濃度で残存する。その際、結晶性珪素膜と熱酸化膜との間に高濃度に分布する傾向がある。その様子を図５に示す。図５はＳＩＭＳ分析によって本実施例に従って作製したＴＦＴの活性層界面を調べた結果であり、熱酸化膜（酸化珪素）と結晶性珪素膜との間に塩素が高濃度に分布していることが確認できる。
【００５４】
なお、ニッケルは結晶化の際に針状または柱状結晶の結晶粒界へと押し出されて偏析し、ニッケルシリサイドとして存在していたと考えられる。そしてゲッタリングの際に塩化ニッケルとなって離脱し、ニッケルとの結合を切られたシリコンの不対結合手は結晶粒界に多く存在する状態となる。
【００５５】
しかし上記工程は酸化性雰囲気中において、比較的高い温度で行われるため形成された不対結合手は容易に酸素と結合して酸化物（ SiO_Xで表される酸化珪素）を形成すると考えられる。即ち、本発明者らは、上記一連の加熱工程によって結晶性珪素膜は酸化珪素が結晶粒界として機能する様な結晶構造体となると考えている。
【００５６】
また、残存した不対結合手は活性層１０６中に含まれる水素やハロゲン元素によって終端されるか、シリコン同士の再結合によって補償され、さらに、転位や積層欠陥といった結晶欠陥はシリコン原子の再結合や再配列によってほぼ消滅してしまうので、針状または柱状結晶の内部の結晶性も著しく改善されると考えられる。
【００５７】
従って、活性層１０６はハロゲン雰囲気での加熱処理によりニッケルがデバイス特性に支障がない程度にまで充分除去され、かつ、活性層１０６を構成する針状または柱状結晶は著しく結晶性が改善されており、キャリアにとって実質的に単結晶と見なせる領域を有した結晶構造体で構成されている。
【００５８】
また、上記加熱処理により活性層１０６とゲイト絶縁膜１０７の界面では熱酸化反応が進行し、約 100Åの珪素膜が酸化されて 200Åの熱酸化膜が形成される。即ち、ゲイト絶縁膜１０７の全膜厚はＣＶＤ法で成膜した分と熱酸化で形成された分とを合わせて500 Åとなる。
【００５９】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行なうことで、ゲイト絶縁膜１０７の膜質の向上と共に、極めて良好な半導体／絶縁膜界面が実現される。
【００６０】
また、活性層１０６はドライエッチング法で形成されるが、その時活性層のエッジに残留したプラズマダメージがＴＦＴのリーク電流の原因となる恐れがある。本実施例の場合、活性層１０６のエッジは熱酸化されるのでプラズマダメージの除去も兼ねている。
【００６１】
以上の様にして、ゲイト絶縁膜１０７の形成まで終了したら、次にゲイト電極を構成するためのアルミニウム膜（図示せず）を2500Åの厚さにスパッタ法でもって成膜する。このアルミニウム膜中には、ヒロックやウィスカー防止のためにスカンジウムを0.２重量％含有させる。
【００６２】
なお、本実施例ではゲイト電極（ゲイト配線を含む）を形成する材料としてアルミニムを主成分とする材料を用いているが、他にもタングステン、タンタル、モリブデン等を用いることもできる。また、導電性を付与した結晶性珪素膜をゲイト電極として活用しても構わない。
【００６３】
次に、図１（Ｄ）に示す様にアルミニウム膜をパターニングしてゲイト電極の原型となる島状のアルミニウム膜のパターン１０８を形成する。なおこの際利用したレジストマスク（図示せず）はそのまま残存させておく。
【００６４】
そして、アルミニウム膜のパターン１０８を陽極とした陽極酸化を行う。この技術は公知の陽極酸化技術（例えば特開平7-135318号）を用いる。まず、この陽極酸化工程によって、パターン１０８の側面には多孔質状の陽極酸化膜１０９が形成される。本実施例ではこの陽極酸化膜１０９の膜厚を0.7 μｍとする。
【００６５】
図２（Ａ）に示す多孔質状の陽極酸化膜１０９を形成したら、図示しないレジストマスクを取り除く。そして、再度の陽極酸化を行うことにより、緻密な陽極酸化膜１１０を形成する。緻密な陽極酸化膜１１０の膜厚は900 Åとする。
【００６６】
また、以上の工程を経てゲイト電極１１１が画定する。緻密な陽極酸化膜１１０は、後の工程においてゲイト電極１１１の表面を保護したり、ヒロックやウィスカーの発生を抑制するために機能する。
【００６７】
次に、緻密な陽極酸化膜１１０まで形成したら、この状態においてソース／ドレイン領域を形成するための不純物イオンの注入を行う。Ｎチャネル型のＴＦＴを作製するならばＰ（リン）イオンの注入を行い、Ｐチャネル型のＴＦＴを作製するならばＢ（ボロン）イオンの注入を行えば良い。
【００６８】
この工程において、高濃度に不純物が添加されたソース領域１１２とドレイン領域１１３が形成される。
【００６９】
次に、酢酸とリン酸と硝酸とを混合した混酸を用いて、多孔質状の陽極酸化膜１０９を選択的に除去した後に再度Ｐイオンのイオン注入を行なう。このイオン注入は、先のソース／ドレイン領域を形成する際よりも低ドーズ量でもって行なわれる。（図２（Ｂ））
【００７０】
すると、ソース領域１１２、ドレイン領域１１３と比較して不純物濃度の低い、低濃度不純物領域１１４、１１５が形成される。そしてゲイト電極１１１直下の１１６で示される領域が自己整合的にチャネル形成領域となる。
【００７１】
なお、チャネル形成領域１１６とドレイン領域１１３との間に配置された低濃度不純物領域１１５は特にＬＤＤ（ライトドープドレイン領域）領域と呼ばれ、チャネル形成領域１１６とドレイン領域１１３との間に形成される高電界を緩和する効果を有する。
【００７２】
また、チャネル形成領域１１６（厳密には針状または柱状結晶の内部）は真性または実質的に真性な領域で構成されている。真性または実質的に真性な領域であるとは、活性化エネルギーがほぼ1/2 （フェルミレベルが禁制帯の中央に位置する）であり、かつ、スピン密度よりも不純物濃度が低い領域であること、あるいは意図的にＰやＢといった不純物を添加しないアンドープ領域であることを意味している。
【００７３】
さらに、上記の不純物イオンの注入工程の後、レーザー光または赤外光または紫外光の照射を行うことによって、イオン注入が行われた領域のアニールを行う。この処理によって、添加イオンの活性化と、イオン注入時に活性層が受けた損傷の回復が行なわれる。
【００７４】
また、水素化処理を300 〜350 ℃の温度範囲で0.5 〜１時間行うと効果的である。この工程は活性層からの水素脱離によって生成した不対結合手を再び水素終端するものである。この工程を行なうと活性層中には 1×10²¹atoms / cm³ 以下、好ましくは 1×10¹⁵〜 1×10²¹atoms / cm³ の濃度で水素が添加される。
【００７５】
こうして図２（Ｂ）に示す状態が得られたら、次に層間絶縁膜１１７成膜する。層間絶縁膜１１７は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、またはそれらの膜の積層膜でもって構成される。（図２（Ｃ））
【００７６】
また、有機性樹脂膜であるポリイミドを用いると、比誘電率が小さいので上下配線間の寄生容量を低減することができる。また、スピンコート法で形成できるので容易に膜厚を稼ぐことができ、スループットの向上が図れる。
【００７７】
次に、層間絶縁膜１１７コンタクトホールの形成を行い、ソース電極１１８とドレイン電極１１９とを形成する。さらに３５０℃の水素雰囲気中において加熱処理を行うことにより、素子全体の水素化を行い、図２（Ｃ）に示すＴＦＴが完成する。
【００７８】
図２（Ｃ）に示すＴＦＴは説明のため最も単純な構造となっているが、本実施例の作製工程手順に多少の変更・追加を加えることで適宜所望のＴＦＴ構造とすることは容易である。
【００７９】
ここで、本実施例に従って本発明者らが作製した図２（Ｃ）に示される半導体装置の電気特性を図６に示す。図６（Ａ）はＮチャネル型ＴＦＴの電気特性（Id-Vg 特性) 、図６（Ｂ）はＰチャネル型ＴＦＴの電気特性を示している。なお、Id-Vg 特性を示すグラフは５点分の測定結果をまとめて表示する。
【００８０】
また、横軸のＶＧはゲイト電圧値、縦軸のＩＤはソース／ドレイン間を流れる電流値である。また、６０１、６０３で示されるId-Vg 曲線はドレイン電圧ＶＤ＝１Ｖの時の特性を示し、６０２、６０４で示されるId-Vg 曲線はドレイン電圧ＶＤ＝５Ｖの時の特性を示している。また、６０５、６０６はドレイン電圧ＶＤ＝１Ｖの時のリーク電流を示している。
【００８１】
なお、オフ領域（図６（Ａ）では-1V 以下、図６（Ｂ）では-1V 以上）のドレイン電流（Ioff) と、オンおよびオフ領域のリーク電流(IG)は、殆どが 1×10^-13 Ａ（測定下限界）以下であるので、図６（Ａ）、（Ｂ）ではノイズと混同されてしまっている。
【００８２】
ここで、図６（Ａ）、（Ｂ）に示される電気特性から求めた、本発明によるＴＦＴの代表的な特性パラメータを表１、表２に示す。なお、表１はＮチャネル型ＴＦＴの電気特性（任意の20点測定）の結果であり、表２はＰチャネル型ＴＦＴの電気特性（任意の20点測定）の結果を示している。
【００８３】
【表１】

【００８４】
【表２】

【００８５】
表１、表２において特に注目すべき点は、サブスレッショルド特性（Ｓ値、Ｓ-value）が60〜100mV/dec の間に収まる程小さく、移動度（μFE、モビリティ）が150 〜400cm²/Vs という様に極めて大きいことである。なお、本明細書中において移動度とは電界効果移動度を意味する。
【００８６】
これらの測定データは従来のＴＦＴでは達成不可能な値であり、まさに本発明によるＴＦＴが単結晶上に作製したＭＯＳＦＥＴに匹敵する極めて高性能なＴＦＴであることを証明している。
【００８７】
また同時に、本発明によるＴＦＴは非常に劣化に強いことが繰り返し測定による加速劣化試験によって確認されている。経験的には高速動作するＴＦＴは劣化しやすいという欠点を有しているのだが、本発明によるＴＦＴは劣化もなく、極めて高い耐圧特性を有していることが判明している。
【００８８】
また、表１、表２には参考として平均値および標準偏差（σ値）も記載する。標準偏差は平均値からの分散（バラツキ）の尺度として用いられる。一般的には測定結果（母集団）が正規分布（ガウシアン分布）に従うとすると、平均値を中心に±１σの内に全体の68.3％、±２σの内に95.4％、±３σの内に99.7％が入ることが知られている。
【００８９】
本発明者らは、本実施例のＴＦＴ特性の分散をより正確に評価するため、140 個のＴＦＴを測定し、その結果から平均値および照準偏差を求めた。その結果、Ｓ値の平均値は87.1mV/dec(n-ch)、105.6mV/dec(p-ch) であり、標準偏差は9.1(n-ch) 、25.3(p-ch)であった。また、移動度の平均値は277.8cm²/Vs(n-ch) 、151.1cm²/Vs(p-ch) であり、標準偏差は43.6(n-ch)、12.7(p-ch)であった。
【００９０】
即ち、本発明を利用したＮチャネル型ＴＦＴにおいては、以下に示す様なＴＦＴ特性を得ることができる。
（１）Ｓ値のσ値が15mV/dec以内、好ましくは10mV/dec以内に収まる。
（２）Ｓ値が90±45mV/dec以内、好ましくは90±30mV/dec以内に収まる。
（３）μFEのσ値が50cm²/Vs以内、好ましくは45cm²/Vs以内に収まる。
【００９１】
また、本発明を利用したＰチャネル型ＴＦＴにおいては、以下に示す様なＴＦＴ特性を得ることができる。
（１）Ｓ値のσ値が30mV/dec以内、好ましくは25mV/dec以内に収まる。
（２）Ｓ値が 100±90mV/dec以内、好ましくは 100±75mV/dec以内に収まる。
（３）μFEのσ値が20cm²/Vs以内、好ましくは15cm²/Vs以内に収まる。
【００９２】
以上の様に、本発明によるＴＦＴは極めて優れた電気特性を実現するものであり、これまで単結晶上に作製したＭＯＳＦＥＴのみが使用されていた様な複雑なＳＲＡＭ回路やＤＲＡＭ回路等、高速動作を必要とするロジック回路を構成することが可能である。
【００９３】
また、本実施例ではシングルゲイト構造のＴＦＴの作製工程例のみを記載しているが、ダブルゲイト構造のＴＦＴやそれ以上のゲイト電極を有するマルチゲイト構造のＴＦＴに対しても適用することができる。
【００９４】
また、本発明は活性層の結晶性を高めることで実現できるものであって、耐熱性が許す限りＴＦＴ構造は問わずに実施することができる。
【００９５】
〔本発明で得られる結晶構造体に関する知見〕
本発明によって得られる結晶性珪素膜が図１４に示される様な針状または柱状結晶の集合体でなる結晶構造体であることは既に述べた。ここでは、本発明による結晶構造体と他の方法で形成された結晶構造体との比較を行なう。
【００９６】
図１５に示す結晶構造体は、非晶質珪素膜の結晶化条件を本発明とは異なるものとした場合の例である。具体的には、窒素雰囲気中で600 ℃48時間の加熱処理を行うことで非晶質珪素膜を結晶化し、900 〜1100℃程度の温度で熱酸化処理を施してある。
【００９７】
以上の様にして形成した結晶性珪素膜は、図１５に示す様に個々の結晶粒が大きく、不規則に分布する粒界によって分割された状態となっている。
【００９８】
図１５において、結晶粒１５０１は不規則な粒界１５０２によって囲まれた状態となっている。従って、実際に図１５に示す結晶構造体をＴＦＴの活性層として利用すると、不規則な粒界１５０２によって生ずるエネルギー障壁がキャリアの移動を阻害してしまう。
【００９９】
一方、図１４に示す様な結晶構造体は、図１４に示す様に、結晶粒界１４０２がある程度の規則性をもって配列した状態となっている。従って、針状または柱状結晶の内部において、キャリアの移動を阻害するエネルギー障壁はないと考えられる。
【０１００】
なお、本発明者らが針状または柱状結晶の配列状態を１〜５万倍程度の広視野で観察した結果、針状または柱状結晶がジグザグに進行する様な場合があることが確認されている。これは、結晶成長がエネルギー的に安定な方向へ向かうことに起因する現象であり、結晶方向が転換した箇所には一種の粒界が形成されていると推測される。
【０１０１】
しかしながら本発明者らは、針状または柱状結晶の内部に生じうるこの粒界はエネルギー的に不活性な双晶粒界の如きものではないかと推測している。即ち、結晶方向は異なるが、整合性良く連続的に結合した粒界であり、キャリアの移動を妨げる程のエネルギー障壁とならない（実質的に粒界と見なされない）粒界であると考えている。
【０１０２】
以上の様に、一般的なプロセスで結晶化した結晶性珪素膜は図１５に示す様な結晶構造を有し、キャリアの移動を遮る様に不規則な粒界が分布するため、高い移動度を達成することが困難である。
【０１０３】
しかしながら、本発明による結晶性珪素膜は図１４に示す様な結晶構造を有し、結晶粒界に方向性がある上、針状または柱状結晶の内部は実質的にエネルギー障壁となる粒界が存在しないと考えられる。即ち、キャリアは何ら阻害されることなく結晶内部を移動することが可能となるので、極めて高い移動度を達成することができる。
【０１０４】
特に、本発明により得られる針状または柱状結晶の注目すべき点は、凹凸や応力等に起因する歪みを避けながら（結晶方向を変えながら）数十〜数百μｍもの距離を連続的に成長していくと考えられる点である。
【０１０５】
本発明者らの推測が正しければ、本発明による結晶性珪素膜は結晶内部にキャリアトラップとなりうる粒界を形成しないで成長していく、特殊な結晶の集合体で構成される全く新しい結晶構造体であると言える。
【０１０６】
〔実施例２〕
本実施例は実施例１で示したＴＦＴでもってＣＭＯＳ回路を形成する例である。ＣＭＯＳ回路は実施例１で示した様な構造のＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせて構成される。
【０１０７】
本実施例におけるＣＭＯＳ回路の作製工程の一実施例を図７、図８を用いて説明する。なお、本発明により形成される結晶性珪素膜の応用範囲は広く、ＣＭＯＳ回路を形成する方法は本実施例に限ったものではない。
【０１０８】
まず実施例１に示す作製手順に従って、石英基板７０１上に酸化珪素膜７０２を成膜し、その上に結晶性珪素膜（図示せず）を得る。そしてそれをパターニングすることによりＮチャネル型ＴＦＴの活性層７０３とＰチャネル型ＴＦＴの活性層７０４とを形成する。
【０１０９】
活性層７０３、７０４を形成したらゲイト絶縁膜７０５を成膜し、さらにハロゲン元素を含む雰囲気における加熱処理を行なう。本実施例では処理条件を実施例１と同じものとする。こうして、活性層７０３、７０４は本発明の結晶構造体となり、良好な膜質と界面を有するゲイト絶縁膜７０５が形成される。
【０１１０】
次に、後にゲイト電極の原型を構成するアルミニウム膜（図示せず）を成膜し、パターニングしてアルミニウム膜のパターン７０６、７０７を形成する（パターン形成後もパターニングに使用したレジストマスクは残しておく）。
【０１１１】
こうして図７（Ａ）の状態が得られる。アルミニウム膜のパターン７０６、７０７を形成したら、次に、実施例１と同様の条件でもってアルミニウム膜のパターン７０６、７０７の側面に多孔質の陽極酸化膜７０８、７０９を形成する。本実施例ではこの多孔質の陽極酸化膜７０８、７０９の膜厚を0.5 μｍとする。
【０１１２】
さらに、実施例１と同様の条件でもって緻密で強固な陽極酸化膜７１０、７１１の形成を行う。ただし、本実施例ではこの膜厚が700 Åとなる様に到達電圧を調節する。また、この工程によりゲイト電極７１２、７１３が画定する。こうして図７（Ｂ）の様な状態が得られる。
【０１１３】
図７（Ｂ）の状態が得られたら、ゲイト絶縁膜７０５をドライエッチング法によりエッチングする。このエッチング工程ではゲイト電極７１２、７１３および多孔質状の陽極酸化膜７０８、７０９がマスクとなって、その直下のみにゲイト絶縁膜が残存する。エッチング後に多孔質状の陽極酸化膜７０８、７０９を除去すると図７（Ｃ）の状態となる。
【０１１４】
次に、Ｐチャネル型ＴＦＴを覆い隠す様にしてレジストマスク７１４を形成し、Ｎ型を付与する不純物としてＰ（リン）イオンをドーピングする。このドーピングは、加速電圧50KeV 、ドーズ量 0.1〜 5×10¹³atoms/cm² 、好ましくは 0.5〜 2×10¹³atoms/cm² atoms/cm² で行なう。
【０１１５】
このドーピング工程は比較的加速電圧が高いため、Ｐイオンが露出したゲイト絶縁膜を通過して活性層７０３へと打ち込まれる。その結果、７１５、７１６で示される領域にＰイオンが添加される。（図７（Ｃ））
【０１１６】
次に、図７（Ｄ）に示すように再びＰイオンの注入を行う。このＰイオンの注入は、加速電圧を 5KeV と低めに設定し、ドーズ量を0.1 〜 1×10¹⁵atoms/cm² 、好ましくは 2〜 5×10¹⁴atoms/cm² とする。この工程の結果、高濃度にＰイオンが添加された領域７１７、７１８が形成される。
【０１１７】
図７（Ｄ）に示す工程が終了した時点でＮチャネル型ＴＦＴの活性層が完成する。即ち、Ｎチャネル型ＴＦＴのソース領域７１７、ドレイン領域７１８、低濃度不純物領域（またはＬＤＤ領域）７１９、７２０、チャネル形成領域７２１が画定する。
【０１１８】
次に、図８（Ａ）に示すように左側のＮチャネル型ＴＦＴを覆うレジストマスク７２２を形成する。そして、図８（Ａ）に示す状態においてＰ型を付与する不純物としてＢ（ボロン）イオンの注入を行う。このＢイオンのドーピングもＰイオンの場合と同様に２度に分けて行なう。
【０１１９】
１度目のＢイオンのドーピングは加速電圧30KeV 、ドーズ量を 0.1〜 5×10¹⁴atoms/cm² 、好ましくは 0.5〜 2×10¹⁴atoms/cm² 程度とする。この工程により７２３、７２４で示される領域にＢイオンが添加される。（図８（Ａ））
【０１２０】
２度目のＢイオンのドーピングは加速電圧 5KeV 、ドーズ量を 0.1〜 1×10¹⁵atoms/cm² 、好ましくは 2〜 5×10¹⁴atoms/cm² 程度とする。この工程により高濃度にＢイオンが添加された領域７２５、７２６が形成される。（図８（Ｂ））
【０１２１】
以上の工程によりＰチャネル型ＴＦＴのソース領域７２５、ドレイン領域７２６、低濃度不純物領域（またはＬＤＤ領域）７２７、７２８、チャネル形成領域７２９が画定する。
【０１２２】
次に、図８（Ｂ）に示す工程の終了後、レジストマスク７２２を取り除き、基板全面にレーザー光または赤外光や紫外光等の強光を照射する。この工程により添加された不純物イオンの活性化と、不純物イオンが注入された領域の損傷の回復が行なわれる。
【０１２３】
次に、層間絶縁膜７３０を4000Åの厚さに成膜する。層間絶縁膜７３０は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、有機性樹脂膜のいずれでも良く、多層構造としても良い。これら絶縁膜の成膜方法は、プラズマＣＶＤ法、熱ＣＶＤ法、スピンコート法を用いればよい。
【０１２４】
次にコンタクトホールの形成を行い、Ｎチャネル型ＴＦＴのソース電極７３１、Ｐチャネル型ＴＦＴのソース電極７３２を形成する。また、ドレイン電極７３３はＮチャネル型ＴＦＴとＰチャネル型ＴＦＴとで共有する様な構成とすることでＣＭＯＳ回路が実現される。（図８（Ｃ））
【０１２５】
以上の様な過程を経て、図８（Ｃ）に示す構造でなるＣＭＯＳ回路を作製することができる。ＣＭＯＳ回路は最も単純な構成のインバータ回路であり、ＣＭＯＳインバータ回路を直列に奇数組接続して形成した閉回路はリングオシレータと呼ばれ、半導体装置の動作速度を評価する際に用いられる。
【０１２６】
ここで図９（Ａ）に示す上面写真は、本実施例に従って作製したＣＭＯＳ回路を組み合わせて構成したリングオシレータ回路である。本発明者らは本発明を利用して実際にアクティブマトリクス型液晶表示装置を試作し、その駆動回路の動作性能をリングオシレータで確認した。
【０１２７】
なお、図９（Ａ）に示すリングオシレータを構成するＣＭＯＳ回路のゲイト電極幅は約0.6 μｍと細く、チャネル形成領域は通常ならば短チャネル効果が発生する程度にまで微細化されている。
【０１２８】
また、図９（Ｂ）には参考としてシフトレジスタ回路の写真を示す。図９（Ｂ）に示すシフトレジスタ回路は試作した周辺駆動回路を構成する重要な回路の一つであり、画素領域のアドレスを指定するロジック回路である。特に、水平走査用（ソース側用）シフトレジスタ回路は実動作時に数ＭＨｚ〜数十ＭＨｚ程度の非常に高い周波数での駆動を要求される。
【０１２９】
ここで図９（Ａ）に示すリングオシレータ回路の発振周波数を調べた結果を図１０に示す。測定は９、１９、５１組（段）のＣＭＯＳ回路を接続したリングオシレータで行い、電源電圧と発振周波数の関係を求めた。なお、図１０に示す結果は平均データである。
【０１３０】
図１０によると、例えば電源電圧５Ｖ、９段のリングオシレータは402 ＭＨｚの発振周波数を実現しており、極めて動作速度が速いことが判る。また、本発明者らは９段のリングオシレータを用いて、最大発振周波数454.37ＭＨｚ（電源電圧3.3 Ｖ）、539.51ＭＨｚ（電源電圧５Ｖ）というデータを得ている。なお、参考までに最大周波数データを測定した際の周波数特性を図１１に示す。
【０１３１】
これらの値は従来の作製工程で作製したリングオシレータに比べて２０倍近い動作速度を有することを意味している。また、１〜５Ｖの範囲で電源電圧を振っても常に数十〜数百ＭＨｚの発振周波数を実現している。
【０１３２】
以上の様に、本発明を利用したＣＭＯＳ回路は回路設計上やむを得ず付加価値が加わった状況においても、問題なく高速動作させることが可能であり、あらゆるロジック回路の要求に応える性能を有している。
【０１３３】
さらに、チャネル長が0.6 μｍと極めて微細化されているにも拘わらず、本実施例に示した様な極めて高速な動作にも耐えうる高い耐圧特性をも有していることは、本発明によるＴＦＴが短チャネル効果に殆ど影響されず、極めて高い信頼性を有していることを意味している。
【０１３４】
〔本発明の構成から導かれる推察〕
実施例１および実施例２に実験データをもって示した様に、本発明に従って作製したＴＦＴは極めて高い性能（高速動作特性、高耐圧特性）を実現している。また、この様な高速動作特性を有していながら劣化に強いという特徴は、経験的にも特異な現象と言える。そこで、本発明者らは本発明によるＴＦＴが何故これほどまで耐劣化性に優れているかを考察し、そこから一つの理論を推察したので以下に記載する。
【０１３５】
本発明者らは、本発明によるＴＦＴの耐圧が高い理由として針状または柱状結晶の結晶粒界の影響を重視した。即ち、本発明者らはチャネル形成領域に局部的に存在する結晶粒界（酸化物領域と予想される）がソース領域とドレイン領域の間、特にチャネル形成領域とドレイン領域との間にかかる高電界を効果的に緩和していると推測した。
【０１３６】
具体的には、結晶粒界が特にドレイン領域から広がる空乏層電荷により形成される電界を抑え、ドレイン電圧が高くなった状態（ドレイン側空乏層電荷が増加した状態）においても、ソース側の拡散電位を変化させない様に機能していると考えたのである。
【０１３７】
以上をまとめると、本発明による結晶性珪素膜を活性層に活用した場合、チャネル形成領域は以下の構成を満たしていると見なせる。
（１）キャリアが移動する（キャリアにとって）実質的に真性な領域（針状または柱状結晶の内部）が存在する。
（２）キャリアの移動を抑制する又はチャネル方向（ソース−ドレイン間を結ぶ方向）にかかる電界を緩和するエネルギー障壁が存在する。
【０１３８】
従って、上記２つの構成を満たす、換言すればキャリアにとって実質的に真性なチャネル形成領域と、局部的に形成されたエネルギー障壁とを有する構成とすることで本発明が示す様な優れた特性のＴＦＴを作製しうると考えられる。
【０１３９】
以上の構成は、多少の推測を交えてではあるが、本発明者らの実験データから導かれるものである。そこで、本発明者らはこの構成を人為的に創り出すことで同様の効果を得ることができるのではないかと予想した。
【０１４０】
その結果、本発明者らは短チャネル効果の抑制に効果的な構成を提案するに至った。ここではその概略について、以下に記載する。なお、以下に記載する考察は現状においては推測の範囲に止まるものである。
【０１４１】
短チャネル効果とは、しきい値電圧の低下、パンチスルー現象に伴う耐圧の劣化およびサブスレッショルド特性の劣化などの総称である。特に問題となるパンチスルー現象はドレイン側の空乏層がソース領域にまで広がることでソース側の拡散電位が低下し、ソース／ドレイン間に貫通電流が流れる現象である。
【０１４２】
そこで本発明者らは本発明の結晶粒界の効果に注目して、チャネル長が0.01〜2 μｍ程度の短チャネルＴＦＴにおいては、チャネル形成領域に対して人為的かつ局部的に不純物領域を設けることで、ドレイン側の空乏層の広がりを抑制する効果が得られると推測した。
【０１４３】
この様な構成は活性層を図１２に示す様な構成とすることで達成できると考えられる。図１２（Ａ）において、１２０１はソース領域、１２０２はドレイン領域、１２０３はチャネル形成領域であり、チャネル形成領域１２０３の中には人為的に不純物領域１２０４が形成される。また、チャネル形成領域１２０３中、不純物領域１２０４以外の領域１２０５は、実質的に真性な領域であり、キャリアが移動する領域となる。
【０１４４】
ここで図１２（Ａ）に示す構造は、図１４に示す本発明の結晶構造体を模した構造である点が重要である。即ち、図１４の１４０２で示される結晶粒界は図１２（Ａ）の不純物領域１２０４に相当し、図１４の針状または柱状結晶１４０１は図１２（Ａ）のキャリアが移動する領域１２０５に相当するのである。
【０１４５】
従って、チャネル形成領域１２０３内に配置された不純物領域１２０４はチャネル形成領域内に局部的にビルトインポテンシャル（エネルギー障壁とも言える）の大きい領域を形成し、そのエネルギー障壁によってドレイン側空乏層の広がりを効果的に抑制すると推測できる。
【０１４６】
また、図１２（Ａ）をＡ−Ａ’で切断した断面図を図１２（Ｂ）に示す。１２０６は絶縁表面を有する基板である。また、図１２（Ａ）をＢ−Ｂ’で切断した断面図を図１２（Ｃ）に示す。
【０１４７】
なお、図１２（Ｃ）においてｗpi,nは不純物領域１２０４の幅を表し、ｗpa,mはキャリアが移動する領域の幅を表す。ここでｎ、ｍはチャネル形成領域１２０３内において、ｗpi,nがｎ番目の不純物領域の幅であり、ｗpa,mがｍ番目のキャリアが移動する領域であることを意味している。
【０１４８】
従って、本発明によるＴＦＴの実際の電界効果移動度は次式に示す理論式に実効的なチャネル幅Ｗpa（ｗpa,mを１〜ｍまで加えた総和）を代入しなくてはならない。
【０１４９】
μFE＝１/ Ｃox（ΔＩｄ/ ΔＶｇ）・１/ Ｖｄ・Ｌ/ Ｗ
ここでＣoxはゲイト酸化膜容量、ΔＩｄ、ΔＶｇはそれぞれドレイン電流Ｉｄとゲイト電圧Ｖｇの変化量、Ｖｄはドレイン電圧、Ｌ、Ｗはそれぞれチャネル長およびチャネル幅である。
【０１５０】
しかしながら、実効的なチャネル幅Ｗpaを測定することは現実的に不可能であるため、本明細書中の電界効果移動度はチャネル幅の設計値Ｗを代入して求めている。即ち、実際の移動度よりも小さい値が得られていると考えられる。
【０１５１】
また、不純物領域を図１２（Ａ）に示す様な配置で設けることは移動度の向上に対して非常に大きな意味があると予想される。その理由について以下に説明する。
【０１５２】
移動度（μFE) は半導体膜（ここでは珪素膜を例にとる）中のキャリアの散乱によって決まるが、珪素膜における散乱は格子散乱と不純物散乱とに大別される。これらが影響し合って形成される全体的な移動度μは次式で表される。
【０１５３】
【数１】

【０１５４】
この数１で示される式は、全体的な移動度μが、格子散乱の影響を受けた場合の移動度μ_l（_lはlattice を意味する) の逆数および不純物散乱の影響を受けた場合の移動度μ_i（_iはimpurityを意味する) の逆数の和に反比例することを意味している。また、格子散乱および不純物散乱は各々次式で表される。
【０１５５】
【数２】

【０１５６】
【数３】

【０１５７】
これらの式によると、チャネル形成領域全体に均一に不純物が添加された状態では不純物散乱の影響を受けて移動度を稼ぐことができない。しかしながら、図１２に示す構成の場合、局部的に不純物領域を形成しているので、キャリアが移動する領域には不純物が添加されず、キャリアにとって実質的に真性である。
【０１５８】
即ち、理論的には数３においてイオン化した不純物の濃度Ｎ_iを限りなく０に近づけることを意味するため、移動度μ_iは限りなく無限大に近づいていくことになる。即ち、数１において１／μ_iの項を無視することができる程度にまで不純物を減少させることを意味するので全体の移動度μは限りなく移動度μ_lに近づいていくと推測される。
【０１５９】
また、図１２（Ａ）において不純物領域１２０４がチャネル方向と概略平行となる様に配置されていることは重要である。この様な配置は、図１４に示した針状または柱状結晶の結晶粒界の延びる方向と、チャネル方向とが一致した場合に相当する。
【０１６０】
この様な配置とした場合、不純物領域１２０４は「良性の結晶粒界」として振る舞うと予想されるので、キャリアを捕獲することなく、レールの様な役割を果してキャリアに移動方向を規定すると推測される。このことは、キャリア同士の衝突による散乱の影響を低減する上で非常に重要な構成である。
【０１６１】
また、以上の様な構成とすることで、短チャネル効果の一つであるしきい値電圧の低下も抑制できると予想される。これはチャネル幅が極端に狭くなった時に生じる狭チャネル効果を、不純物領域間で人為的に引き起こすことが可能であるという推論に基づく予想である。
【０１６２】
また、前述の様にドレイン側空乏層の広がりを抑制することでパンチスルー現象を防止することが可能と考えられるが、パンチスルー現象を防止することで耐圧の向上と共にサブスレッショルド特性（Ｓ値）の向上も望める。
【０１６３】
サブスレッショルド特性の向上は、本構成を用いることでドレイン側空乏層の占める体積を減じることができるという推論から以下の様に説明できる。
【０１６４】
図１２（Ａ）で示す構成とした時に、効果的に空乏層の広がりが抑制されるならば、ドレイン側空乏層の占める体積を大幅に減じることが可能でなはずである。従って、総合的な空乏層電荷を小さくできるため、空乏層容量を小さくできると考えられる。ここで、Ｓ値を導出する式は次の近似式で表される。
【０１６５】
【数４】

【０１６６】
数４において、ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷量、Ｃd は空乏層容量、Ｃitは界面準位の等価容量、Ｃoxはゲイト酸化膜容量である。従って、本構成では空乏層容量Ｃd および界面準位の等価容量Ｃitを０に可能な限り近づけることで、Ｃd ＝Ｃit＝０となる理想状態、即ちＳ値が60mV/decade となる半導体装置を実現できる可能性がある。
【０１６７】
ただし、数４に示される式はＳ値を導出するための近似式であり、ＴＦＴではこの近似式に従わずに60mV/decade 以下の測定値が得られることもある。
【０１６８】
ところで、本発明から推測される本構成では、本発明の結晶粒界に相当する不純物領域として酸素以外に窒素や炭素を用いても良い。これは、本構成の目的がチャネル形成領域に対して人為的にエネルギー障壁を配置することにあるからである。
【０１６９】
従って、エネルギー障壁を形成するという観点から考えれば、反転層の導電型と逆の導電型を持つ不純物領域でも効果があると言えよう。即ち、Ｎチャネル型半導体装置ならばＢイオンを、Ｐチャネル型半導体装置ならばＰイオンを用いて不純物領域を形成すれば良いと言える。
【０１７０】
また、不純物領域をＰまたはＢイオンで構成する場合、添加する不純物イオンの濃度で直接的にしきい値制御を行なうことも可能である。
【０１７１】
以上の様に、本構成は本明細書で開示する発明の構成および実験事実をもとに本発明者らの推測により導かれた技術である。本構成を実施することで、チャネル長が極めて短いディープサブミクロン領域の半導体装置で問題となる短チャネル効果を効果的に抑制することができると推測される。
【０１７２】
〔実施例３〕
本実施例では実施例１に示した作製工程とは別の工程例を示す。具体的には活性層を形成する前に、結晶性珪素膜に対してハロゲン元素を含む雰囲気における加熱処理を施し、ニッケルをゲッタリング除去する。
【０１７３】
本実施例に示す工程を実施例１と組み合わせることで活性層中のニッケル濃度をさらに効果的に低減することが可能である。
【０１７４】
また、700 ℃を超える加熱処理によって結晶性珪素膜の膜厚が減少するため、活性層を薄くする効果もある。膜厚が薄くなると移動度の向上やオフ電流の低減といった効果が期待できる。
【０１７５】
〔実施例４〕
本実施例では実施例１に示した作製工程とは別の工程例を示す。具体的には実施例１において、ゲイト絶縁膜１０７を成膜する工程を省略し、活性層を形成した直後にハロゲン元素を含む雰囲気での加熱処理を施す。
【０１７６】
この時形成された熱酸化膜に対して、実施例１と同様に窒素雰囲気中でアニールすることで膜質を改善することができる。この場合、この様な熱酸化膜のみでゲイト絶縁膜を構成することが可能である。また、熱酸化膜の膜厚は加熱処理の条件を調節することで100 〜1500Å（代表的には500 〜1000Å）の範囲で形成できる。
【０１７７】
熱酸化膜のみでゲイト絶縁膜を構成すると高速動作の可能な半導体装置を作製できる点と、ゲイト絶縁膜の成膜工程を簡略化できる点に特徴がある。ただし、膜厚を均一に形成することが困難な場合が多い。
【０１７８】
また、上記工程で形成された熱酸化膜の上に気相法により絶縁膜を堆積して、それらの積層膜をもってゲイト絶縁膜とすることも可能である。その場合、ゲイト耐圧が向上するが、熱酸化膜と気相法による膜との界面を清浄にしておくことが重要である。
【０１７９】
また、上記工程を金属元素（特にニッケル）の除去工程として見なし、上記工程で形成された熱酸化膜を除去して、再度熱酸化膜を形成してゲイト絶縁膜とすることもできる。また、熱酸化膜を除去した後、活性層上に気相法によってゲイト絶縁膜を形成することもできる。この場合、活性層とゲイト絶縁膜の界面に存在する余計な不純物の濃度を低減することが可能であるが、活性層表面の清浄度に注意しなくてはならない。
【０１８０】
〔実施例５〕
本実施例では、本発明を応用して作製したＴＦＴをＤＲＡＭ（Dynamic Rondom Access Memory）およびＳＲＡＭ（Static Rondom Access Memory ）に応用した例について説明する。説明には図１６を用いることとする。
【０１８１】
ＤＲＡＭは記憶する情報を電荷としてコンデンサに蓄える形式のメモリである。コンデンサへの情報としての電荷の出し入れは、コンデンサに直列に接続されたＴＦＴによって制御される。ＤＲＡＭの１個のメモリセルを構成するＴＦＴとコンデンサの回路を図１６（Ａ）に示す。
【０１８２】
ワード線１６０１によってゲイト信号を与えられると、１６０３で示されるＴＦＴは導通状態となる。この状態でビット線１６０２側からコンデンサ１６０４に電荷が充電されて情報を読み込んだり、充電したコンデンサから電荷を取り出して情報を読みだしたりする。即ち、このコンデンサに蓄積された電荷をＴＦＴにより書き込んだり、読み出したりすることで記憶素子としての機能を有することになる。
【０１８３】
ＤＲＡＭの特徴は１個のメモリを構成する素子数がＴＦＴとコンデンサだけで非常に少ないので、高集積密度の大規模メモリを構成するのに適している。また、価格も低く抑えられるので、現在最も大量に使用されている。
【０１８４】
また、ＴＦＴを用いてＤＲＡＭセルを形成した場合の特徴として蓄積容量を小さく設定することができるため、低電圧での動作を可能とすることができる。
【０１８５】
次に、受動負荷素子として高抵抗を用いたＳＲＡＭ回路を図１６（Ｂ）に示す。なお、受動負荷素子と同様の機能をＴＦＴで代替するＳＲＡＭ構造をとることも可能である。
【０１８６】
ＳＲＡＭはフリップフロップ等の双安定回路を記憶素子に用いたメモリであって、双安定回路のＯＮ−ＯＦＦあるいはＯＦＦ−ＯＮの２安定状態に対応して２進情報値（０または１）を記憶するものである。電源の供給がある限り記憶が保持される点で有利である。
【０１８７】
１６０５で示されるのはワード線であり、１６０６はビット線である。１６０７は高抵抗で構成される負荷素子であり、１６０８で示されるような２組のドライバトランジスタと１６０９で示されるような２組のアクセストランジスタとでＳＲＡＭが構成される。
【０１８８】
以上のような構成でなるＳＲＡＭの特徴は、高速動作が可能で、信頼性が高くシステムへの組む込みが容易なことなどである。
【０１８９】
〔実施例６〕
本実施例では、実施例１の半導体装置および実施例２のＣＭＯＳ回路を用いて同一基体上に画素マトリクス回路とロジック回路とを集積化したアクティブマトリクス型電気光学装置を構成する例を示す。電気光学装置としては、液晶表示装置、ＥＬ表示装置、ＥＣ表示装置などが含まれる。
【０１９０】
なお、ロジック回路とは、周辺駆動回路やコントロール回路等の様に電気光学装置を駆動するための集積化回路を指す。アクティブマトリクス型電気光学装置においては、動作性能の限界や集積度の問題もあってロジック回路は外付けＩＣが一般的であったが、本発明のＴＦＴを用いることで同一基板上に全てを一体化することが可能となる。
【０１９１】
また、コントロール回路とはプロセッサ回路、メモリ回路、クロック発生回路、Ａ／Ｄ（Ｄ／Ａ）コンバータ回路等の電気光学装置を駆動するに必要な全ての電気回路を含むものとする。勿論、メモリ回路には実施例５、６で示したＳＲＡＭ回路やＤＲＡＭ回路が含まれる。
【０１９２】
このような構成に本明細書で開示する発明を利用すると、単結晶上に形成したＭＯＳＦＥＴに匹敵する性能を有するＴＦＴでもってロジック回路を構成することができる。
【０１９３】
〔実施例７〕
本実施例では実施例１と異なる構造のＴＦＴを作製する例を示す。説明には図１７を用いる。
【０１９４】
まず、実施例１と同様の工程を経て図１（Ｄ）に示す状態を得る。図１（Ｄ）に示す状態を得たら、アルミニウム膜のパターニングに用いた図示しないレジストマスクを除去し、その後、酒石酸中で陽極酸化処理を行い、1000Åの厚さの緻密な陽極酸化膜を得る。この状態を図１７（Ａ）に示す。
【０１９５】
図１７（Ａ）において、１０１は石英基板、１０２は下地膜、１０６は活性層、１０７は後にゲイト絶縁膜として機能する熱酸化膜である。また、１７０１はアルミニウムを主成分とする材料でなるゲイト電極、１７０２はゲイト電極１７０１を陽極酸化して得られた緻密な陽極酸化膜である。
【０１９６】
次に、この状態で活性層１０６に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１７０３、１７０４が形成される。
【０１９７】
不純物イオンの注入が終了したら、窒化珪素膜１７０５を 0.5〜1 μｍの厚さに成膜する。成膜方法は減圧熱ＣＶＤ法、プラズマＣＶＤ法、スパッタ法のいずれであっても良い。また、窒化珪素膜以外に酸化珪素膜を用いても良い。
【０１９８】
こうして図１７（Ｂ）の状態が得られる。図１７（Ｂ）の状態が得られたら、次に窒化珪素膜１７０５をエッチバック法によりエッチングして、ゲイト電極１７０１の側壁にのみ残す。こうして残された窒化珪素膜はサイドウォール１７０６として機能する。
【０１９９】
この際、熱酸化膜１０７はゲイト電極がマスクとなった領域以外が除去されて図１７（Ｃ）に示す様な状態で残存する。
【０２００】
図１７（Ｃ）に示す状態で再び不純物イオンの注入を行なう。この時、ドーズ量は先程のイオン注入のドーズ量よりも高めとしておく。このイオン注入の際、サイドウォール１７０６の直下の領域１７０７、１７０８はイオン注入が行なわれないので、不純物イオンの濃度に変化はない。しかし、露出した領域１７０９、１７１０はさらに高濃度の不純物イオンが注入されることになる。
【０２０１】
以上の様に２度目のイオン注入を経て、ソース領域１７０９、ドレイン領域１７１０およびソース／ドレイン領域よりも不純物濃度の低い低濃度不純物領域（ＬＤＤ領域）１７０７、１７０８が形成される。なお、ゲイト電極１７０１の直下はアンドープな領域であり、チャネル形成領域１７１１となる。
【０２０２】
以上の工程を経て図１７（Ｃ）の状態が得られたら、300 Åの厚さの図示しないチタン膜を成膜し、チタン膜とシリコン（結晶性珪素）膜とを反応させる。そして、チタン膜を除去した後、ランプアニール等による加熱処理を行なうことでソース領域１７０９、ドレイン領域１７１０の表面にチタンシリサイド１７１２、１７１３を形成する。（図１７（Ｄ））
【０２０３】
なお、上記工程はチタン膜の代わりにタンタル膜、タングステン膜、モリブデン膜等を用いることも可能である。
【０２０４】
次に、層間絶縁膜１７１４として酸化珪素膜を5000Åの厚さに成膜し、ソース電極１７１５、ドレイン電極１７１６を形成する。こうして図１７（Ｄ）に示す構造のＴＦＴが完成する。
【０２０５】
本実施例で示す構造のＴＦＴは、ソース／ドレイン電極がチタンシリサイド１７１２、１７１３を介してソース／ドレイン領域と接続するので良好なオーミックコンタクトを実現できる。
【０２０６】
〔実施例８〕
本実施例では実施例１または実施例７と異なる構造のＴＦＴを作製する例を示す。説明には図１８を用いる。
【０２０７】
まず、実施例１と同様の工程を経て図１（Ｄ）に示す状態を得る。ただし、本実施例ではゲイト電極の材料として導電性を付与した結晶性珪素膜を用いることとする。この状態を図１８（Ａ）に示す。
【０２０８】
図１８（Ａ）において、１０１は石英基板、１０２は下地膜、１０６は活性層、１０７は後にゲイト絶縁膜として機能する熱酸化膜である。また、１８０１は結晶性珪素膜（ポリシリコン膜）でなるゲイト電極である。
【０２０９】
次に、この状態で活性層１０６に対して一導電性を付与する不純物イオンの注入を行なう。そして、このイオン注入工程により不純物領域１８０２、１８０３が形成される。（図１８（Ｂ））
【０２１０】
不純物イオンの注入が終了したら、実施例７と同様にエッチバック法を用いてサイドウォール１８０４を形成する。
【０２１１】
そして、サイドウォール１８０４を形成したら、再び不純物イオンの注入を行なう。以上の２度のイオン注入を経て、ソース領域１８０７、ドレイン領域１８０８、低濃度不純物領域（ＬＤＤ領域）１８０５、１８０６、チャネル形成領域１８０９が形成される。
【０２１２】
以上の工程を経て図１８（Ｃ）の状態が得られたら、500 Åの厚さの図示しないタングステン膜を成膜し、タングステン膜とシリコン膜とを反応させる。そして、タングステン膜を除去した後、ランプアニール等による加熱処理を行なうことでゲイト電極１８０１、ソース領域１８０７、ドレイン領域１８０８、の表面にタングステンシリサイド１８１０〜１８１２を形成する。（図１８（Ｄ））
【０２１３】
次に、層間絶縁膜１８１３として窒化珪素膜を4000Åの厚さに成膜し、ソース電極１８１４、ドレイン電極１８１５を形成する。こうして図１８（Ｄ）に示す構造のＴＦＴが完成する。
【０２１４】
本実施例で示す構造のＴＦＴは、ゲイト電極およびソース／ドレイン電極がタングステンシリサイド１８１０〜１８１２を介して取り出し電極と接続するので良好なオーミックコンタクトを実現できる。
【０２１５】
〔実施例９〕
本実施例では本発明を利用した半導体装置を組み込んだ電気光学装置（表示装置）の一例を示す。なお、電気光学装置は必要に応じて直視型または投影型で使用すれば良い。また、電気光学装置も半導体を用いて機能する装置と考えられるので、本明細書中における電気光学装置とは、半導体装置の範疇に含まれるものとする。
【０２１６】
また、本発明を利用した半導体装置の応用製品としてはＴＶカメラ、ヘッドマウントディスプレイ、カーナビゲーション、プロジェクター（フロント型とリア型がある）、ビデオカメラ、パーソナルコンピュータ等が挙げられる。それら応用用途の簡単な一例を図１９を用いて行う。
【０２１７】
図１９（Ａ）はＴＶカメラであり、本体２００１、カメラ部２００２、表示装置２００３、操作スイッチ２００４で構成される。表示装置２００３はビューファインダーとして利用される。
【０２１８】
図１９（Ｂ）はヘッドマウントディスプレイであり、本体２１０１、表示装置２１０２、バンド部２１０３で構成される。表示装置２１０２は比較的小型のサイズのものが２枚使用される。
【０２１９】
図１９（Ｃ）はカーナビゲーションであり、本体２２０１、表示装置２２０２、操作スイッチ２２０３、アンテナ２２０４で構成される。表示装置２２０２はモニターとして利用されるが、地図の表示が主な目的なので解像度の許容範囲は比較的広いと言える。
【０２２０】
図１９（Ｄ）は携帯情報端末機器（本実施例では携帯電話）であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示装置２３０４、操作ボタン２３０５、アンテナ２３０６で構成される。表示装置２３０３に対しては、将来的にＴＶ電話として動画表示を要求されることが予想される。
【０２２１】
図１９（Ｅ）はビデオカメラであり、本体２４０１、表示装置２４０２、接眼部２４０３、操作スイッチ２４０４、テープホルダー２４０５で構成される。表示装置２４０２に映し出された撮影画像は接眼部２４０３を通してリアルタイムに見ることができるので、使用者は画像を見ながらの撮影が可能となる。
【０２２２】
図１９（Ｄ）はフロントプロジェクターであり、本体２５０１、光源２５０２、反射型表示装置２５０３、光学系（ビームスプリッターや偏光子等が含まれる）２５０４、スクリーン２５０５で構成される。スクリーン２５０５は会議や学会発表などのプレゼンテーションに利用される大画面スクリーンであるので、表示装置２５０３は高い解像度が要求される。
【０２２３】
また、本実施例に示した電気光学装置以外にも、リアプロジェクターやモバイルコンピュータ、ハンディターミナルなどの携帯型情報端末機器に適用することができる。以上の様に、本発明の応用範囲は極めて広く、あらゆる分野の表示媒体に適用することが可能である。
【０２２４】
また、本発明のＴＦＴは電気光学装置に限らず、例えばＳＲＡＭやＤＲＡＭといった形で集積化回路に組み込み、本実施例で示した様な応用製品の駆動回路として用いることも可能である。
【０２２５】
【発明の効果】
本明細書で開示する発明によれば、単結晶シリコン上に作製したＭＯＳＦＥＴに匹敵する高い性能を有したＴＦＴを実現することができる。また、本発明のＴＦＴで構成したリングオシレータは従来のＴＦＴで構成されたリングオシレータに比べて２０倍の高速動作が可能である。
【０２２６】
さらに、この様な高い特性を有しているにも拘わらずチャネル長が１μｍ以下という微細領域においても極めて高い耐圧特性を有しており、短チャネル効果が効果的に抑制されていることが確認できる。
【０２２７】
以上の様なＴＦＴを用いて構成される集積化回路を電気光学装置に適用することで、電気光学装置のさらなる高性能化が実現できる。また、電気光学装置を応用した応用製品も高性能、高付加価値化することができる。
【図面の簡単な説明】
【図１】半導体装置の作製工程を示す図。
【図２】半導体装置の作製工程を示す図。
【図３】活性層表面近傍のニッケル濃度を示す図。
【図４】活性層表面近傍のニッケル濃度を示す図。
【図５】活性層表面近傍の塩素濃度を示す図。
【図６】半導体装置の特性を示す図。
【図７】半導体装置野作製工程を示す図。
【図８】半導体装置の作製工程を示す図
【図９】電気回路の構成を示す写真。
【図１０】リングオシレータの測定結果を示す図。
【図１１】リングオシレータの測定結果を示す図。
【図１２】活性層の構成を示す図。
【図１３】結晶性珪素膜の表面を示す写真。
【図１４】結晶構造を示す写真。
【図１５】結晶構造を示す写真。
【図１６】ＤＲＡＭ、ＳＲＡＭの構成を示す図
【図１７】半導体装置の作製工程を示す図。
【図１８】半導体装置の作製工程を示す図。
【図１９】半導体装置の応用例を示す図。
【符号の説明】
１０３非晶質珪素膜
１０４ニッケルを含有した水膜
１０５結晶性珪素膜
１０６活性層
１０７熱酸化膜

Claims

絶縁表面を有する基体上に非晶質珪素膜を成膜し、
前記非晶質珪素膜に対して結晶化を助長する金属元素を保持させ、
第１の加熱処理により前記非晶質珪素膜を複数の針状または柱状結晶でなる結晶性珪素膜に変成させ、
前記結晶性珪素膜をパターニングし、
前記パターニングされた結晶性珪素膜上にプラズマＣＶＤ法、熱ＣＶＤ法又はスパッタ法によりゲイト絶縁膜として用いられる絶縁膜を成膜し、
ハロゲン元素及び酸素を含む雰囲気中において第２の加熱処理を行うことにより前記パターニングされた結晶性珪素膜中の前記金属元素をゲッタリング除去すると共に前記パターニングされた結晶性珪素膜と前記絶縁膜との界面に熱酸化膜を形成した後、
窒素雰囲気中において、前記パターニングされた結晶性珪素膜、前記熱酸化膜、前記絶縁膜に第３の加熱処理を行うことを特徴とする集積回路の作製方法。
絶縁表面を有する基体上に非晶質珪素膜を成膜し、
前記非晶質珪素膜に対して結晶化を助長する金属元素を保持させ、
第１の加熱処理により前記非晶質珪素膜を複数の針状または柱状結晶でなる結晶性珪素膜に変成させ、
ハロゲン元素及び酸素を含む雰囲気中において第２の加熱処理を行うことにより前記結晶性珪素膜中の前記金属元素をゲッタリング除去すると共に前記結晶性珪素膜表面に熱酸化膜を形成した後、
前記結晶性珪素膜及び前記熱酸化膜をパターニングし、
前記パターニングされた熱酸化膜上にプラズマＣＶＤ法、熱ＣＶＤ法又はスパッタ法によりゲイト絶縁膜として用いられる絶縁膜を成膜し、
窒素雰囲気中において、前記パターニングされた結晶性珪素膜、前記パターニングされた熱酸化膜、及び前記絶縁膜に第３の加熱処理を行うことを特徴とする集積回路の作製方法。
請求項１又は請求項２において、前記非晶質珪素膜の成膜方法は減圧熱ＣＶＤ法によることを特徴とする集積回路の作製方法。
請求項１乃至３のいずれか一において、前記結晶化を助長する金属元素としてＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ又はＡｕが用いられることを特徴とする集積回路の作製方法。
請求項１乃至４のいずれか一において、前記ハロゲン元素及び酸素を含む雰囲気は酸素中にＨＣｌ、ＨＦ、ＨＢｒ、Ｃｌ₂、ＣｌＦ₃、ＢＣｌ₃、ＮＦ₃、Ｆ₂又はＢｒ₂が添加されたものであることを特徴とする集積回路の作製方法。
請求項１乃至５のいずれか一において、前記第１の加熱処理は４５０〜７００℃の温度範囲で行われ、前記第2の加熱処理又は前記第3の加熱処理は７００℃を越える温度範囲で行われることを特徴とする集積回路の作製方法。
請求項１乃至６のいずれか一に記載の作製方法で作製された集積回路が用いられたヘッドマウントディスプレイ。
請求項１乃至６のいずれか一に記載の作製方法で作製された集積回路が用いられたカーナビゲーション。
請求項１乃至６のいずれか一に記載の作製方法で作製された集積回路が用いられたプロジェクター。
請求項１乃至６のいずれか一に記載の作製方法で作製された集積回路が用いられたビデオカメラ。
請求項１乃至６のいずれか一に記載の作製方法で作製された集積回路が用いられた携帯情報端末機器。
請求項１乃至６のいずれか一に記載の作製方法で作製された集積回路が用いられた携帯電話。