JP4141138B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4141138B2
JP4141138B2 JP2001390708A JP2001390708A JP4141138B2 JP 4141138 B2 JP4141138 B2 JP 4141138B2 JP 2001390708 A JP2001390708 A JP 2001390708A JP 2001390708 A JP2001390708 A JP 2001390708A JP 4141138 B2 JP4141138 B2 JP 4141138B2
Authority
JP
Japan
Prior art keywords
semiconductor
region
shape
semiconductor region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001390708A
Other languages
English (en)
Other versions
JP2003197916A (ja
JP2003197916A5 (ja
Inventor
千穂 小久保
愛子 志賀
舜平 山崎
秀和 宮入
浩二 大力
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001390708A priority Critical patent/JP4141138B2/ja
Priority to US10/321,841 priority patent/US7109069B2/en
Publication of JP2003197916A publication Critical patent/JP2003197916A/ja
Publication of JP2003197916A5 publication Critical patent/JP2003197916A5/ja
Priority to US11/516,616 priority patent/US8093593B2/en
Application granted granted Critical
Publication of JP4141138B2 publication Critical patent/JP4141138B2/ja
Priority to US13/341,045 priority patent/US20120097963A1/en
Priority to US15/286,194 priority patent/US20170025546A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、非晶質半導体膜にレーザー光を照射して結晶化させた結晶性半導体膜を用いた半導体装置及びその作製方法に関する。
【0002】
【従来の技術】
ガラスなどの基板上に形成した非晶質半導体膜を、レーザー処理により結晶化させる技術が知られている。レーザー処理とは、半導体基板又は半導体膜に形成された損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶化させる技術、又は結晶構造を有する半導体膜(結晶性半導体膜)の結晶性を向上させる技術等を指している。そして、レーザー処理に使われるレーザー発振装置は、エキシマレーザーに代表される気体レーザーや、YAGレーザーに代表される固体レーザーが通常用いられている。
【0003】
レーザー光を用いることの特徴は、輻射加熱或いは伝導加熱を利用する加熱処理と比較して、レーザー光が照射されそのレーザー光のエネルギーを吸収する領域のみを選択的に加熱することができる点にある。例えば、エキシマレーザー発振装置を用いたレーザー処理は半導体膜を選択的且つ局所的に加熱して、ガラス基板に殆ど熱的損傷を与えずに、半導体膜の結晶化や活性化処理を実現している。
【0004】
レーザー処理の一例は、特開平2−181419号公報に開示されているように被照射物の全面にレーザー光を均一照射する方法や、特開昭62−104117号公報に開示のスポット状のビームを走査する方法、或いは特開平8−195357号公報に開示のレーザー処理装置のように光学系にて線状にビームを加工して照射する方法が知られている。
【0005】
上記特開昭62−104117号公報においては、レーザー光の走査速度をビームスポット径×5000/秒以上として高速走査により非晶質半導体膜を完全な溶融状態に至らしめることなく多結晶化する技術が開示されている。また、米国特許4,330,363号には島状に形成された半導体領域に、引き延ばされたレーザー光を照射して実質に単結晶領域を形成する技術が開示されている。
【0006】
また、Nd:YVO4レーザーなど固体レーザー発振装置を用いた結晶化技術は、特開2001−144027号公報に開示されている。同公報では、当該固体レーザー発振装置から放射されるレーザー光の第2高調波を使うことにより、従来に比べ結晶粒径の大きい結晶性半導体膜が得られることが開示されている。
【0007】
特に連続発振固体レーザー発振装置を用いた結晶化技術における薄膜トランジスタ(以下、TFTと記す)への応用は、「"Ultra-high Performance Poly-Si TFTs on a Glass by a Stable Scanning CW Laser Lateral Crystallization",A. Hara, F. Takeuchi, M. Takei, K. Yoshino, K. Suga and N. Sasaki, AMLCD '01 Tech. Dig.,2001,pp.227-230.」で報告されている。これは、ダイオード励起の固体連続発振レーザー(YVO4)の第2高調波を用いて結晶化した多結晶珪素膜を用いてTFTを作製する一例が開示されている。
【0008】
【発明が解決しようとする課題】
連続発振レーザー光を照射して、絶縁表面上に形成した非晶質半導体膜を結晶化させると、ガラス基板上においても比較的大粒径の結晶を形成することが可能である。しかし、基板の全面を単一の結晶方位に配向させることはできなかった。特定の結晶粒については、同一の配向性を確認することができるが、結晶化領域におけるすべての結晶粒を揃えることはできなかった。
【0009】
パルス発振又は連続発振の如何に係わらず、パルスレーザー光による非晶質半導体膜の結晶化の大部分は溶融−固化の過程を経て成長する。詳細には結晶核の生成とその核からの結晶成長との段階に分けて考えられている。しかしながら、従来の方法の殆どは、結晶核の生成位置と生成密度を制御することができず、自然発生する結晶核を利用して結晶化を行っていた。従って、特定の配向を持たせて結晶成長させることができない問題点があった。よって、結晶粒はガラス基板の面内で任意の位置に形成され、そのサイズも0.2〜0.5μm程度と小さなものしか得られていない。
【0010】
通常、結晶粒界には多数の欠陥が生成されるので、それがTFTの電界効果移動度を制限する要因であると考えられている。また、任意に発生する結晶核に依存することにより、結晶方位も無作為なものとなり、配向の揃った結晶性半導体を得ることができない。
【0011】
パルス発振レーザー発振装置を用いたレーザー処理では、結晶核に起因する結晶成長が支配的となり、結晶の大粒径化を実現することができない。具体的には、TFTのチャネル形成領域に結晶粒界の存在しないような、素子レベルで見て実質的に単結晶と見なせる結晶を形成することはできない。結晶粒界に限らず、生成される欠陥又は転位は、結晶化に伴う緻密化により膜の体積が収縮することで発生する。
【0012】
一方、連続発振レーザー光を走査して溶融−固化させながら結晶化する方法は、ゾーンメルティング法に近い方法であると考えられ、連続的な結晶成長により大粒径化が可能であると考えられている。しかし、最初に結晶化される種となる領域の結晶性により、得られる結晶の品質は依存してしまうことが問題である。具体的には、偶発的に発生する結晶核を期待して結晶成長が成されている。
【0013】
以上のように従来のレーザー光を用いた結晶化法では、TFT特性の分散(又はバラツキ)を大きく要因となり、それがTFTを電子回路の構成要素とする様々な半導体装置の性能を抑制する原因となっている。
【0014】
本発明は、このような問題点に鑑みなされたものであり、非晶質半導体膜を結晶化して形成される結晶性半導体膜の結晶性を改善し、より高速に動作可能なTFTを実現することを目的とする。
【0015】
【課題を解決するための手段】
上記課題を解決するために、本発明は、絶縁表面上に島状に第1形状の半導体領域を形成し、その領域を連続発振レーザー光で結晶化させ、第1形状の半導体領域の内側部分を用いてTFT等の活性層とする第2形状の半導体領域を形成するものである。結晶性半導体膜を用いて作製される素子の特性の分散を小さくするためには、その素子の特性を決定付ける活性領域の結晶性を均質化する必要がある。そのために、本発明は、第1形状の半導体領域において結晶化に起点となる領域の形状に工夫を凝らしている。
【0016】
具体的には、一辺に、先の尖った複数の凸端部を有する第1形状の半導体領域を形成し、その領域から連続発振レーザー光を照射することにより、当該レーザー光の走査方向に沿って第1形状の半導体領域を結晶化又は結晶性を向上させる。レーザー光は照射面において線状に集光される一つ又は複数の線状に集光される連続発振レーザー光を用いるのが好ましい。その後、第1形状の半導体領域をエッチングして、その内側に、チャネル形成領域とソース及びドレイン領域が形成される第2形状の半導体領域を形成する。この第2形状の半導体領域は、複数の凸端部から延びる結晶領域のそれぞれにチャネル形成領域が形成されるように短冊状の半導体領域が配置され、当該チャネル形成領域に隣接する半導体領域が除去されるように写真蝕刻技術を用いてエッチング処理を行う。
【0017】
或いは、絶縁表面上に形成された半導体膜から、一辺に、先の尖った凸端部を有する半導体領域を複数個並列に配置された第1形状の半導体領域を形成し、その領域から連続発振レーザー光を照射することにより、当該レーザー光の走査歩行に沿って第1形状の半導体領域を結晶化又は結晶性を向上させると言うこともできる。
【0018】
線状に集光される連続発振レーザー光は、強度分布が、長手方向において均一なエネルギー密度分布を有していることが望ましい。短手方向には任意の分布で良く、例えば、ガウス分布等分布を持っていても良い。レーザー処理は、線状に集光される連続発振レーザー光の長手方向と交差する方向に走査して成されるが、この時、長手方向において均一な強度分布を有していることにより、走査方向と平行に延びる結晶成長を可能にしている。つまり、長手方向に不均一なエネルギー密度分布があると、温度勾配が生じ、それに依存して結晶が延在する、乱れた結晶が形成されてしまう。
【0019】
そのような連続発振レーザー光の光源は、矩形ビーム固体レーザー発振装置であり、代表的にはスラブレーザー発振装置を適用することができる。
【0020】
また、第2形状の半導体領域にける短冊状の半導体領域の隣接間隔は、当該半導体領域におけるチャネル幅方向の長さの2倍以上とするのが好ましく、結晶成長との兼ね合いから0.5〜1.0μmであることが望ましい。この短冊状の半導体領域には低濃度ドレイン領域や、絶縁膜を介して共通の電位が印加される電極を形成することによりチャネル形成領域を設ける。
【0021】
このように第1形状の半導体領域を結晶化又は結晶性を向上させた後に形成される第2形状の半導体領域をもつTFTは、並列に配置された複数の矩形状の半導体領域と、該矩形状の半導体領域を連接する一対の半導体領域が一体形成された結晶性半導体膜を有し、複数の矩形状の半導体領域は、絶縁膜を介して交差する電極によりチャネル形成領域が形成され、該チャネル長方向に沿って結晶が延在しているものである。
【0022】
或いは、並列に配置された複数の矩形状の半導体領域を直列に連接し、その両端に連接する一対の半導体領域が一体形成された結晶性半導体膜を有し、複数の矩形状の半導体領域は、絶縁膜を介して交差する電極によりチャネル形成領域が形成され、該チャネル長方向に沿って結晶が延在しているものである。
【0023】
チャネル形成領域が設けられる矩形状の半導体領域の結晶は、該チャネル長方向と平行な方向に延在するものであり、又は結晶方位が揃っているという特徴がある。また、複数の矩形状の半導体領域のそれぞれは、そのチャネル幅方向の長さに対し、2倍以上の間隔をもって配設されるものである。
【0024】
即ち、第2形状の半導体領域において、TFTのチャネル形成領域を形成する領域は、一端部の領域における先の尖った複数の凸端部から延在する良質な結晶で形成されるように配設する。或いは、凹部から延びる結晶粒界や歪みが蓄積された結晶がチャネル形成領域にかからないように、その領域をエッチングして除去してしまう。
【0025】
このような構成とし、複数の矩形状の半導体領域を複数個並列に配設し、一対のソース及びドレイン領域間に設け、一つのトランジスタを形成することで、素子間の特性の分散を小さくすることができる。また、良質な結晶のみを使うことで、電界効果移動度を向上させることができる。
【0026】
尚、本発明でいう非晶質半導体膜とは、狭義の意味で、完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。
【0027】
【発明の実施の形態】
以下、図面を参照して本発明の実施の態様を明する。図1(A)において示す斜視図は、基板101上にブロッキング層102、非晶質半導体膜103が形成された状態を示している。非晶質半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金を適用することができる。この中で最も適した材料は珪素である。
【0028】
この非晶質半導体膜103上にマスクパターンを形成して、図1(B)に示すように第1形状の半導体領域104を形成する。第1形状の半導体領域104からは、点線で示す位置にTFTのチャネル形成領域やソース及びドレイン領域を形成する第2形状の半導体領域107(点線部分)が形成される。第2形状の半導体領域107の形成領域は、第1形状の半導体領域104の端部に至らない内側に形成する。
【0029】
第1形状の半導体領域104の形状は任意なもので良いが、少なくともその一端部の領域105には、先の尖った複数の凸端部が設けられている。その角度は、90°±30°であることが好ましい。
【0030】
連続発振レーザー光105は第1形状の半導体領域104の一端部の領域105から他端部に向かって(図中矢印の方向)一方向に走査して結晶化させる。又は、最初に走査した方向と逆方向に往復走査しても良い。適用されるレーザー光は、好ましくは、その強度分布が、長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、YAG、YVO4、YLF、YAlO3などの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。
【0031】
スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。
【0032】
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して400〜700nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第2高調波、第3高調波を取り出すことで得られる。波長変換素子としてはADP(リン酸二水素化アンモニウム)、Ba2NaNb515(ニオブ酸バリウムナトリウム)、CdSe(セレンカドミウム)、KDP(リン酸二水素カリウム)、LiNbO3(ニオブ酸リチウム)、Se、Te、LBO、BBO、KB5などが適用される。特にLBOを用いることが望ましい。代表的な一例は、Nd:YVO4レーザー発振装置(基本波1064nm)の第2高調波(532nm)を用いる。また、レーザーの発振モードはTEM00モードであるシングルモードを適用する。
【0033】
最も適した材料として選ばれる珪素の場合、吸収係数が103〜104cm-1である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により30〜200nmの厚さをもって形成される第1形状の半導体領域104を結晶化する場合、波長400〜700nmの可視光域の光を照射することで、当該半導体領域を選択的に加熱して、下地のブロッキング層102にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長532nmの光の侵入長は概略100nm〜1000nmであり、膜厚30nm〜200nmで形成される第1形状の半導体領域104の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザービームの照射領域における半導体膜のほぼ全体を均一に加熱することができる。
【0034】
レーザービームの照射方法は図1(B)で示すように基板101に対して第1形状の半導体領域104が形成された側からでも良いし、ガラス又は石英から成る透光性の材料が基板101に適用されている場合には基板101側から照射しても良い。また、レーザー光の照射面における形状は、楕円形、矩形など特に制限されるものはないが、好ましくは、島状に分割形成された第1形状の半導体領域104の一辺の長さよりも長い線状とすることが望ましい。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さの比が1対10以上のものをもって言う。
【0035】
図1(B)で示す第1形状の半導体領域104の特徴的な形状は、一端部の領域105に先の尖った複数の凸端部が設けられたものであり、この領域が結晶の種(シード)となる(以降、この領域をシード領域と呼ぶ)。そして、この部分から連続発振レーザー光を照射することにより、その走査方向に沿って平行に結晶を成長させることができる。結晶成長はシード領域に最初に形成される結晶を核としてその結晶が成長する。このシード領域にある結晶は種結晶とも呼ばれるが、これは偶発的に形成される結晶であっても良いし、触媒元素又は特定の元素を添加して意図的に結晶方位が定められた結晶を適用しても良い。いずれにしても、先の尖った形状により、結晶の核生成は制限を受け、核生成密度を低減させると共に結晶の配向を制限する効力を持つことにより、特定の方位を持った結晶を成長させることができる。
【0036】
一方、凸部の間に形成される凹部から延びる結晶は、両端から成長する結晶が互いに干渉することにより、配向性が乱れ良質な結晶の成長を阻害する。つまり、複数の結晶核を基にする成長が同時に起こり、互いに干渉することにより、結晶粒界や歪みが蓄積された結晶が成長することになる。
【0037】
その後、図1(C)で示すようにエッチングにより第2形状の半導体領域108を形成する。第2形状の半導体領域108において、TFTのチャネル形成領域を形成する領域は、一端部の領域105における先の尖った複数の凸端部、即ち、シード領域から延在する結晶で形成されるように配設する。或いは、凹部から延びる結晶粒界や歪みが蓄積された結晶がチャネル形成領域にかからないように、その領域をエッチングして除去してしまう。
【0038】
従って、第2形状の半導体領域108は、並列に配置された複数の矩形状の半導体領域と、該矩形状の半導体領域を連接する一対の半導体領域が一体形成された形状と見ることができる。複数の矩形状の半導体領域のそれぞれにおいては、複数の矩形状の半導体領域は、絶縁膜を介して交差する電極を設けることによりチャネル形成領域をそこに形成することができる。或いは、この形状は、並列に配置された複数の矩形状の半導体領域を直列に連接し、その両端に連接する一対の半導体領域が一体形成された形状と見ることもできる。また、複数の矩形状の半導体領域のそれぞれは、そのチャネル幅方向の長さに対し、2倍以上の間隔をもって配設されている。そして、複数の矩形状の半導体領域は、該チャネル長方向と平行な方向に延在している、又は該チャネル形成領域において結晶方位が揃っているという特徴を有している。
【0039】
図2は、第1形状の半導体領域の上面図を示している。結晶化は、第1形状の半導体領域201に形成された凸端部(シード領域)202が形成された一辺から、線状に集光された連続発振レーザー光203を一方向に走査することにより結晶成長又は結晶性の改質を行う。この時、レーザービームが連続発振されたものであり、定常的に溶融領域が保持されることにより連続した結晶を成長させることが可能となる。また、レーザー光の照射面における形状は、楕円形、矩形など特に制限されるものはないが、好ましくは、第1形状の半導体領域201の一辺の長さよりも長い線状とする。適用されるレーザー光は、好ましくはその強度分布が長手方向において±10%以内の均一性を有するものを適用する。
【0040】
結晶成長は凸端部(シード領域)202及びその間の凹部の両方から進むが、凸端部(シード領域)202からは先の尖った形状により、結晶の核生成は制限を受け、核生成密度を低減させると共に結晶の配向を制限する効力を持つことにより、特定の方位を持った結晶を成長させることができる。一方、凸部の間に形成される凹部から延びる結晶は、複数の結晶核を基にする成長が同時に起こり、互いに干渉することにより、結晶粒界や歪みが蓄積された結晶が成長することになる。
【0041】
また、照射する連続発振レーザー光は、一本の線状レーザー光に限定されず、図3で示すように複数の連続発振レーザー光204を一部重複させて照射しても同様に結晶化を行うことができる。
【0042】
図4はこうして結晶化された第1形状の半導体領域201について説明する上面図である。前述のように結晶は、凸端部(シード領域)202及びその間の凹部の両方から成長することになるが、良質の結晶化領域は凸端部(シード領域)202から成長する概略点線で囲んで示すC1〜C4である。凹部から成長する結晶粒界や歪みが蓄積された結晶領域は斜線で示すBC1〜BC5の領域である。
【0043】
第1形状の半導体領域201は、先の尖った凸端部を有する半導体領域201a〜201dを複数個並列に配置して一体化したものと見なすこともできる。第1形状の半導体領域201の幅をWs、先の尖った凸端部を有する半導体領域201a〜201dのそれぞれの幅をWss、良質の結晶化領域(C1〜C4)をWst、凹部から成長する結晶粒界や歪みが蓄積された結晶領域をWbcと定義すると、Wssの1/2〜1/5、好ましくは1/3が意図的にWbcだけ除去されてWstとなる。Wstは一方向に結晶成長を延在させるという観点からは0.5〜1.0μmとすることが好ましい。
【0044】
図5で示すように、この第1形状の半導体領域201をエッチングして形成される第2形状の半導体領域205は、良質な結晶C1〜C4で形成される複数の矩形状の半導体領域と、それに連接する一対の半導体領域が一体形成された形状と見ることができる。
図中点線で示すように、この第2形状の半導体領域205に絶縁膜(図示せず)を介してゲート電極206を設けることにより、良質な結晶C1〜C4をチャネル形成領域とすることができる。
【0045】
また、図6は他の構成の一例であり、第1形状の半導体領域207から形成される第2形状の半導体領域208が、並列に配置された複数の矩形状の半導体領域を直列に連接し、その両端に連接する一対の半導体領域が一体形成された形状を有している。この場合にも、図中点線で示すように、この第2形状の半導体領域208に絶縁膜(図示せず)を介してゲート電極209を設けることにより、良質な結晶C1〜C4をチャネル形成領域とすることができ、該チャネル長方向に沿って結晶が延在した構成とすることができる。
【0046】
図23は好適な第1形状の半導体領域の形状に関する他の一例を示している。図23(A)で示す基本的な形態は、第1形状すなわち五角形の対向する二辺が鋸歯状である形状の半導体領域901はシード領域902が備えられ、その点から第1形状の半導体領域がW0の幅に広がり、距離t0の地点でW1の幅に括れた形状となり、以降距離t1毎に(必ずしも周期的でなくても良い)括れをもたせた形状となっている。
【0047】
連続発振レーザー光903による結晶化は、シード領域902から始まるが、第1形状の半導体領域901の側壁部からも制御されない結晶化が起こる。図23(A)で示す形状は、制御されない側壁からの結晶成長を抑制する構造であり、括れを持たせることによりそれを実現するものである。第2形状の半導体領域は図中点線で囲む904に形成する。
【0048】
図23(B)は、図23(A)で示す第1形状の半導体領域901を並列的に連接した構造であり、これを持って第1形状の半導体領域905とすることができる。第2形状の半導体領域は図中点線で囲む906に形成する。このような第1形状の半導体領域905によって、同様に連続発振レーザー光を照射して結晶化を行うことができる。
【0049】
本発明に適用することのできるレーザー処理装置の構成の一例を図7で示す。図7はレーザー発振装置301、シャッター302、高変換ミラー303〜306、スリット307、シリンドリカルレンズ308、309、載置台311、載置台311をX方向及びY方向に変位させる駆動手段312、313、当該駆動手段をコントロールする制御手段314、予め記憶されたプログラムに基づいてレーザー発振装置301や制御手段314に信号を送る情報処理手段315等から成っているレーザー処理装置の構成を正面図と側面図により示すものである。
【0050】
シリンドリカルレンズ308、309により照射面の断面形状において線状に集光されるレーザー光は、載置台311上の基板320表面に対し斜めに入射させる。これは、非点収差などの収差により焦点位置がずれ、照射面またはその近傍において線状の集光面を形成することができる。シリンドリカルレンズ308、309は合成石英製とすれば、高い透過率が得られ、レンズの表面に施されるコーティングは、レーザー光の波長に対する透過率が99%以上を実現するために適用される。勿論、照射面の断面形状は線状に限定されず、矩形状、楕円又は超楕円など任意な形状としても構わない。いずれにしても、短軸と長軸の比が、1対10〜1対100の範囲に含まれるものを指している。また、波長変換素子310は基本波に対する高調波を得るために備えられている。
【0051】
上述の如く、レーザー発振装置は矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、YAG、YVO4、YLF、YAlO3などの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)等の結晶が使用される。その他にも、連続発振可能な気体レーザー発振装置、固体レーザー発振装置を適用することもできる。連続発振固体レーザー発振装置としてはYAG、YVO4、YLF、YAlO3などの結晶にCr、Nd、Er、Ho、Ce、Co、Ti又はTmをドープした結晶を使ったレーザー発振装置を適用する。発振波長の基本波はドープする材料によっても異なるが、1μmから2μmの波長で発振する。より高い出力を得る為には、ダイオード励起の固体レーザー発振装置が適用され、カスケード接続されていても良い。
【0052】
また、載置台311を駆動手段312、313により二軸方向に動かすことにより基板320のレーザー処理を可能としている。一方の方向への移動は基板320の一辺の長さよりも長い距離を1〜200cm/sec、好ましくは5〜50cm/secの等速度で連続的に移動させることが可能であり、他方へは楕円ビームの長手方向と同程度の距離を不連続にステップ移動させることが可能となっている。レーザー発振装置101の発振と、載置台311は、マイクロプロセッサを搭載した情報処理手段315により同期して作動するようになっている。
【0053】
このような構成のレーザー照射装置により基板320に照射されるレーザー光は、図中に示すX方向又はY方向に相対移動させることにより半導体膜の所望の領域または全面を処理することができる。そして、図1を用いて説明したようにレーザービームの走査方向とTFTにおけるチャネル長方向とを概略一致させることにより、結晶方位が単一配向となり、電界効果移動度を向上させることができる。そして、トップゲート型TFTにおいては、その上に形成するゲート絶縁膜の膜質がばらつくことが無くなり、しきい値電圧のバラツキを低減することも可能となる。勿論、本発明はボトムゲート型(又は逆スタガ型ともいう)のTFTにも適用することができる。
【0054】
【実施例】
以下、実施例により本発明に係る半導体装置の作製方法の具体例を図面を参照して詳細に示す。
【0055】
[実施例1]
本実施例は、絶縁表面上に形成された非晶質珪素膜を写真蝕刻により所定のパターンにエッチングして第1形状の半導体領域を形成し、それを連続発振レーザービームで結晶化させるものである。
【0056】
図8において、ガラス基板401上に100nmの酸窒化珪素膜でなるバリア層402が形成されている。その上の第1形状の半導体領域403は、プラズマCVD法により形成された非晶質珪素膜であり、厚さ100nmで形成されている。尚、図7において(A)は第1形状の半導体領域403の上面図、(B)は基板を含め断面構造を示す図である。この段階では具現化されないが、点線で示すように第1形状の半導体領域403の端部に至らない内側にTFTの活性層を形成する第2形状の半導体領域405a、405bが形成される。
【0057】
この第1形状の半導体領域403の一端部には、先の尖った複数の凸端部が設けられた領域(シード領域)404が形成されている。この領域からレーザー光を照射することにより、そこで発現する結晶核が起点となり、連続的な結晶成長を成すことができる。
【0058】
図9は、連続発振レーザー光による結晶化の段階を示す図である。レーザー光406の照射面積は、第1形状の半導体領域よりも小さくても良いが、その長手方向が第1形状の半導体領域403の短手方向と交差するように照射して、結晶化が第1形状の半導体領域403の一端から他端に向けて成長するようにする。このようなレーザービームの照射は、図7で示す構成のレーザー処理装置を適用することができる。光学系にて集光したレーザー光は、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良い。結晶化は主に、この強度分布が長手方向において均一な領域で成されるようにし、これによりレーザー光の走査方向と平行な方向に結晶成長する効力を高めることができる。
【0059】
こうして、レーザー光406が照射された領域から結晶化が進み、固液界面を連続して移動させることにより結晶性半導体407を得ることができる。
【0060】
その後、図9で示すように、結晶化された第1形状の半導体領域403を写真蝕刻して第2形状の半導体領域405a、405bを形成する。この形状は、想定されるチャネル形成領域において、シード領域404の凸部の延長線上にある結晶を残し、凹部の延長線上にある結晶を除去したものであり、一つのトランジスタに複数のチャネル形成領域が設けられる構成となっている。或いは、一対のソース及びドレイン間に複数のチャネル形成領域が設けられた構成と言える。トップゲート型TFTとするには、第2形状の半導体領域405a、405b上にゲート絶縁膜、ゲート電極、一導電型不純物領域を形成してTFTを形成することができる。その後、必要に応じて配線や層間絶縁膜等を形成すれば良い。
【0061】
このような結晶化法において、連続発振のレーザー光を照射することにより単一方向に結晶粒が延在する結晶成長を可能とする。勿論、それはレーザー光の走査速度やエネルギー密度等の詳細なパラメータを適宜設定する必要があるが、走査速度を5〜100cm/secとすることによりそれを実現することができる。パルスレーザーを用いた溶融−固化を経た結晶成長速度は1m/secとも言われているが、それよりも遅い速度でレーザービームを走査して、徐冷することにより固液界面における連続的な結晶成長が可能となり、結晶の大粒径化を実現することができる。
【0062】
[実施例2]
実施例1のレーザービームの走査は一方向のみの走査でなく、往復走査をしても良い。図11にその態様を示すが、その場合、シード領域404a、404bは第1形状の半導体領域403の両端に設けても良い。往復走査する場合には1回の走査毎にレーザーエネルギー密度を変え、段階的に結晶成長をさせることも可能である。また、非晶質珪素膜を結晶化させる場合にしばしば必要となる水素出しの処理を兼ねることも可能であり、最初に低エネルギー密度で走査し、水素を放出した後、エネルギー密度を上げて2回目に走査で結晶化を完遂させても良い。このような作製方法によっても同様にレーザービームの走査方向に結晶粒が延在する結晶性半導体膜を得ることができる。
【0063】
[実施例3]
本実施例は、絶縁表面上に形成された非晶質珪素膜を予め結晶化しておき、さらに連続発振レーザービームにより結晶の大粒径化を図るものである。
【0064】
図12(A)に示すように、実施例1と同様にガラス基板501上にブロッキング層502、非晶質珪素膜503を形成する。その上にマスク絶縁膜504として100nmの酸化珪素膜をプラズマCVD法で形成し、開口部505を設ける。その後、触媒元素としてNiを添加するため、酢酸ニッケル塩が5ppmの水溶液をスピン塗布する。Niは開口部505で非晶珪素膜と接する。この開口部505を形成する位置は、後に形成される第1形状の半導体領域のシード領域又はその外側に位置するように形成する。
【0065】
その後、図12(B)で示すように580℃、4時間の加熱処理により非晶質珪素膜を結晶化させる。結晶化は触媒元素の作用により、開口部505から基板表面と平行な方向に成長する。こうして形成された結晶性珪素膜507は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的にはある特定の方向性をもって成長しているため、結晶性が揃っている。また、特定方位の配向率が高いという特徴がある。
【0066】
加熱処理が終了したらマスク絶縁膜504をエッチング除去することにより図12(C)で示すような結晶性珪素膜507を得ることができる。
【0067】
その後、図13で示すように結晶性珪素膜507を写真蝕刻により所定のパターンにエッチングして第1形状の半導体領域508を形成する。TFTの活性層とする第2形状の半導体領域510a、510bが形成されるべき領域は第1形状の半導体領域508の内側に位置し、図13で示すように連続発振レーザー光509は一方向に走査する。或いは往復走査しても良い。
【0068】
このようなレーザー光の照射により結晶性珪素膜は溶融し再結晶化する。この再結晶化に伴って、レーザービームの走査方向に結晶粒が延在する結晶成長が成される。この場合、予め結晶面が揃った結晶性珪素膜が形成されているので、異なる面の結晶の析出や転位の発生を防ぐことができる。以降は、実施例1と同様な処理によりTFTを形成することができる。
【0069】
[実施例4]
図14(A)に示すように、実施例3と同様にしてガラス基板501、ブロッキング層502、非晶質珪素膜503を形成した後、全面に触媒元素としてNiを添加する。Niの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が5ppmの水溶液を塗布して触媒元素含有層506を形成する。
【0070】
その後、580℃、4時間の加熱処理により非晶質珪素膜503を結晶化させる。こうして図14(B)で示すように、結晶性珪素膜507を得ることができる。この結晶性珪素膜507も同様に、棒状または針状の結晶が集合して成り、その各々の結晶は巨視的にはある特定の方向性をもって成長しているため、結晶性が揃っている。また、特定方位の配向率が高いという特徴がある。以降は、実施例3と同様に処理すれば良い。
【0071】
【実施例5】
図16(A)、図16(B)に示すように、実施例3と同様にしてガラス基板501、ブロッキング層502、非晶質珪素膜を形成した後、第1形状の半導体領域520を形成する。そして、全面に触媒元素としてNiを添加する。Niの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が5ppmの水溶液を塗布して触媒元素含有層521を形成する。
【0072】
その後、連続発振レーザー光を照射して結晶性珪素膜523を形成する。結晶化は触媒元素の作用により、配向性が高められ、また、照射する連続発振レーザー光の照射条件において、適用できる範囲が広がるという特徴がある。これは、触媒元素の作用によるものであり、核形成温度、或いは結晶化開始温度が低温化することに起因している。以降は、実施例3と同様に処理すれば良い。
【0073】
【実施例6】
17(A)に示すように、実施例3と同様にしてガラス基板501、ブロッキング層502、非晶質珪素膜を形成した後、第1形状の半導体領域520を形成する。そして、全面に触媒元素としてNiを添加する。Niの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が5ppmの水溶液を塗布して触媒元素含有層521を形成する。
【0074】
その後、ファーネスアニール炉を用いて450〜600℃で、1〜30分の加熱処理を行う。又は、瞬間熱アニール(RTA)炉を用いて500〜750℃で、10〜120秒の加熱処理を行い、非晶質半導体膜で形成されている第1形状の半導体領域520に結晶の核を形成する。こうして、図17(B)に示すように触媒元素に起因する結晶核が内在する第1形状の結晶性半導体膜524が形成される。
【0075】
そして、図18に示すように連続発振レーザー光を照射して結晶化を行う。結晶化は予め形成された結晶核の作用により、配向性が高められ、また、照射する連続発振レーザー光の照射条件において、適用できる範囲が広がるという特徴がある。これは、触媒元素の作用によるものであり、核形成温度、或いは結晶化開始温度が低温化することに起因している。こうして連側発振レーザー光により結晶化した第1形状の半導体領域525が形成される。勿論、結晶化は第1形状の半導体領域524に形成されているシード領域519を利用して行い、ここを起点とした結晶成長により配向性を高めることができる。以降は、実施例3と同様に処理すれば良い。
【0076】
[実施例7]
実施例3又は実施例4において、結晶性珪素膜507を形成した後、膜中に1019/cm3以上の濃度で残存する触媒元素をゲッタリングにより除去する工程を加えても良い。
【0077】
図15で示すように、結晶性珪素膜507上に、薄い酸化珪素膜で成るバリア層511を形成し、その上にゲッタリングサイト512としてアルゴンが1×1020/cm3〜1×1021/cm3添加された非晶質珪素膜を形成する。
【0078】
その後、ファーネスアニール炉による600℃、12時間の加熱処理、又はランプアニール或いはガス加熱アニールによる650〜750℃、30〜60分の加熱処理により、触媒元素として添加されているNiをゲッタリングサイト512に偏析させることができる。この処理により、結晶性珪素膜507の触媒元素濃度は1017/cm3以下とすることができる。
【0079】
ゲッタリング処理が終了した後は、実施例3又は実施例4と同様にして工程を進めれば良い。尚、このようなゲッタリングは、第1形状の半導体領域を形成した後に同様な処理をしても良く、第2形状の半導体領域を形成した後に行っても効果的である。また、連続発振レーザー光の照射による結晶化処理の後に行っても良い。いずれにしても、結晶性が高められた状態でゲッタリングを行うことにより、よりNiなどの触媒元素をゲッタリングサイトに偏析させやすくなる。
【0080】
[実施例8]
図19は実施例1〜7に基づいて作製される第2形状の半導体領域405を用いてTFTを形成する形態を示すものであり、ゲート電極との位置関係を説明するものである。図19(A)は第2形状の半導体領域405は並列に配置された複数の矩形状の半導体領域と、該矩形状の半導体領域を連接する一対の半導体領域が一体形成された形状であり、ゲート電極417は複数の矩形状の半導体領域と交差するように設けられる。図19(B)はそのA−A'線の沿った縦断面図であり、図19(C)はB−B'線に沿った縦断面図である。
【0081】
図19で示すTFTの特徴は、ゲート電極417が複数の矩形状の半導体領域の上面のみならず側面に回り込むことにより、電界効果が広い面積にわたり、チャネル幅が実質的に増加する。即ち、チャネル幅は図19(C)で示すC1〜C3の半導体領域の幅ではなく、その厚さ方向の成分も考慮する必要がある。
【0082】
図19(B)で示すように、この第2形状の半導体領域405にはチャネル形成領域420、低濃度ドレイン領域418、ソース及びドレイン領域419が形成される。図24はその等価回路を示し、ソース及びドレイン領域の間に複数のチャネルが並列して設けられ一つのトランジスタを形成している。このように、チャネル形成領域を並列に設けることにより、ソース及びドレイン領域の抵抗、及び/又は低濃度ドレイン領域の抵抗により帰還がかかり、各チャネル間に流れる電流を平準化することができる。このような構成のトランジスタにより、複数の素子間での特性の分散を小さくすることができる。
【0083】
[実施例9]
本実施例では、実施例1乃至実施例8により作製される絶縁表面上の第2形状の半導体領域を用いて、CMOS型のTFTを作製する一例について、図20を参照して説明する。
【0084】
図20(A)はガラス基板701、ブロッキング層702が形成された上に活性層とする第2形状の半導体領域703a、703b、ゲート絶縁膜704、ゲート電極705a、705bが形成された状態を示している。ゲート絶縁膜907はプラズマCVD法を用いて、SiH4とN2OにO2を反応ガスとして酸窒化珪素膜で形成し、80nmの厚さとする。第2形状の半導体領域705a、705bは、結晶の配向率が高いため、その上に形成するゲート絶縁膜の膜質のバラツキを少なくすることができ、そのためTFTのしきい値電圧のバラツキを小さくすることができる。また、ゲート電極を形成する材料としてはAl、Ta、Ti、W、Moなどの導電性材料又はこれらの合金を適用し、400nmの厚さに形成する。Alをゲート電極とし、その表面を陽極酸化により酸化膜を形成して安定化しても良い。
【0085】
図20(B)は不純物領域の形成であり、イオンドーピング法によりnチャネル型TFTに対するソース又はドレイン領域706、低濃度ドレイン(LDD)領域707、及びpチャネル型TFTに対するソース又はドレイン領域708を形成する。
【0086】
イオンドーピングにより、不純物元素を注入した領域は結晶性が破壊され、非晶質化する。結晶性の回復と、不純物元素の活性化による低抵抗化を実現するために、レーザー処理を行う。レーザー処理は本発明のレーザー処理装置によって行うことができる。また、水素雰囲気(還元雰囲気)中でレーザー照射を行って水素化を兼ねておこなっても良い。
【0087】
その後、図20(C)に示すように窒化珪素膜又は酸化珪素膜で層間絶縁膜710を形成する。さらに酸化珪素膜や有機樹脂膜、誘電率4以下の低誘電率材料を用いて層間絶縁膜711を形成する。有機樹脂材料としてはアクリル、ポリイミドなどを適用することができる。低誘電率材料としては、SiOF、poly-arylethers、BCB(ベンゾシクロブテン)、フッ化ポリイミド、a−CFなどを適用することができる。次いで、各半導体層の不純物領域に達するコンタクトホールを形成し、Al、Ti、Taなどを用いて配線713、714を形成する。
【0088】
こうしてnチャネル型TFTとpチャネル型TFTを形成することができる。ここではそれぞれのTFTを単体として示しているが、これらのTFTを使ってCMOS回路やNMOS回路、PMOS回路を形成することができる。本発明により形成される活性層はチャネル長方向と平行に結晶成長が成されるので、実質的にキャリアが横切る結晶粒界が無くなり、高い電界効果移動度を得ることができる。こうして作製されるTFTは、アクティブマトリクス型の液晶表示装置や発光素子を用いた表示装置を作製するためのTFTとして、また、ガラス基板上にメモリやマイクロプロセッサを形成するためのTFTとして用いることができる。
【0089】
[実施例10]
図21は発光素子を各画素に設けるアクティブマトリクス駆動方式の表示装置の構成を説明する一例である。実施例9により作製されるTFTにより、画素部1302とその周辺部にある駆動回路部1301を形成することができる。図22はその画素部における構成を示す上面図であり、図21と同じ符号が付与されている。TFTのチャネル形成領域を形成する絶縁表面上に形成された第2形状の半導体領域は、実施例1乃至実施例8を適宜用いて形成される。
【0090】
基板1101はガラス基板又は有機樹脂基板が採用される。有機樹脂材料はガラス材料と比較して軽量であり、発光装置自体の軽量化に有効に作用する。発光装置を作製する上で適用できるものとしては、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、アラミド等の有機樹脂材料を用いることができる。ガラス基板は無アルカリガラスと呼ばれる、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスを用いることが望ましい。ガラス基板の厚さは0.5〜1.1mmのものが採用されるが、軽量化を目的とすると厚さは薄くする必要がある。また、さらに軽量化を図るには比重が2.37g/ccと小さいものを採用することが望ましい。
【0091】
図21では駆動回路部1301にnチャネル型TFT1303とpチャネル型TFT1304が形成され、画素部1302にはnチャネル型TFTで形成される第1TFT1305とpチャネル型TFTで形成される第4TFT1306が形成された構成を示している。そして、第4TFT1306は発光素子1309と接続する構成となっている。
【0092】
これらのTFTは、窒化珪素又は酸窒化珪素から成るブロッキング層1102上に第2形状の半導体領域1103〜1106、ゲート絶縁膜1108、ゲート電極1110〜1113により構成されるものである。ゲート電極の上層には、水素を含有する窒化珪素又は酸窒化珪素からなる第1絶縁層1114が形成され、ブロッキング層1102と合わせて第2形状の半導体領域に水分や金属などの不純物が拡散して汚染されないようにする保護膜として機能している。
【0093】
第1絶縁層1114上には、平坦化膜としてポリイミド、ポリアミド、ポリイミドアミド、アクリル、BCBなど有機樹脂材料から選択される第2絶縁層1115が0.5〜1μmの厚さで形成されている。第2絶縁層1115は、スピン塗布法で当該有機化合物を塗布した後焼成によって形成する。有機絶縁体材料は吸湿性があり、水分を吸蔵する性質を持っている。その水分が再放出されると、この上層部に形成される発光素子の有機化合物に酸素を供給して発光素子を劣化させる原因となる。水分の吸蔵及び再放出を防ぐため、第2絶縁層1115の上に第3絶縁層1116を50〜200nmの厚さで形成する。第3絶縁層1116は下地との密着性及びバリア性の観点から緻密な膜とする必要があり、好ましくはスパッタリング法で形成される窒化珪素、酸窒化珪素、酸窒化アルミニウム、窒化アルミニウム等から選択される無機絶縁材料で形成する。
【0094】
窒素のみをスパッタガスとして用い珪素をターゲットして用いてスパッタリング法により作製された窒化珪素膜においては、膜厚が10〜100nm、好ましくは20〜40nmあれば十分である。このスパッタリング技術は、単にターゲットの母材を希ガスイオンで飛散させるのではなく、ターゲット表面を窒化してそれを基板に付着させるという、所謂反応性スパッタリングに近い反応メカニズムを考えることができる。これにより、窒化珪素をターゲットとした時よりも、より緻密な窒化珪素膜を、しかも室温で形成できるという特徴がある。同様に、スパッタリング法で作製される酸窒化アルミニウム膜では、40nm以上に厚さが必要である。
【0095】
その後、コンタクトホールを形成し、配線1117〜1125を形成する。そして、特に画素領域において、コンタクトホールや配線による表面の凹凸を無くすために、第4絶縁層1128を有機樹脂材料で形成する。有機樹脂材料1128は吸湿性があるので、その上にスパッタリング法により窒化珪素膜で形成される第5絶縁層1129を形成する。第4絶縁層1128は画素部1302のみでなく、駆動回路部1301に渡って延在して形成され、配線1117〜1125を覆って形成することで層間絶縁膜としての機能も兼ね備えている。
【0096】
発光素子1309は、第5絶縁層1129上に形成される。基板1101を通して発光する光を放射する構成の表示装置は、第5絶縁層1129上に陽極層1126としてITO(酸化インジウム・スズ)層を形成する。ITOには平坦化や低抵抗化を目的として酸化亜鉛又はガリウムが添加されていても良い。配線1123は画素部において、陽極層1126とコンタクトホールを介して電気的に接続している。
【0097】
画素毎に形成された陽極層1126の端部とコンタクトホールによる凹凸はここで発光素子が短絡しないように保護絶縁膜1130を設ける。この保護絶縁膜1130は酸化珪素膜や窒化珪素膜、酸窒化珪素膜で形成することができる。保護絶縁膜1130は当該有機絶縁体材料を0.5〜2μmの厚さで全面に形成した後、陽極層126に合わせて開口部を形成する。
【0098】
発光素子1309は陽極層1126と、アルカリ金属又はアルカリ土類金属を含む陰極層1132と、その間に形成される発光体を含む有機化合物層1131をもって形成される。発光体を含む有機化合物層1131は一層又は複数の層が積層されて形成されている。各層はその目的と機能により、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等と区別して呼ばれている。これらは、低分子系有機化合物材料、中分子系有機化合物材料、又は高分子系有機化合物材料のいずれか、或いは、両者を適宣組み合わせて形成することが可能である。また、電子輸送性材料と正孔輸送性材料を適宜混合させた混合層、又はそれぞれの接合界面に混合領域を形成した混合接合を形成しても良い。勿論、陽極と陰極とを反転させた画素構造としても良い。
【0099】
陰極層1132は仕事関数の小さいアルカリ金属又はアルカリ土類金属により形成され、マグネシウム(Mg)、リチウム(Li)若しくはカルシウム(Ca)を含む材料を用いる。好ましくはMgAg(MgとAgをMg:Ag=10:1で混合した材料)でなる電極を用いれば良い。他にもMgAgAl電極、LiAl電極、また、LiFAl電極が挙げられる。又は、アルカリ金属又はアルカリ土類金属のフッ化物とアルミニウムなどの低抵抗金属とを組み合わせて形成しても良い。陰極層1132は共通電極として複数の画素の渡って形成され、画素部1302の外側、或いは画素部1302と駆動回路部1301との間で配線1120に接続され、外部端子に導かれる。
【0100】
さらに気密性を高めるために、その上層には、窒化珪素、ダイヤモンドライクカーボン(DLC)、酸窒化アルミニウム、酸化アルミニウム、窒化アルミニウムなどから選択される材料で第6絶縁層1133を形成しても良い。特に、DLC膜は酸素、CO、CO2、H2O等のガスバリア性が高いことが知られている。第5無機絶縁層は、陰極131を形成した後、大気解放しないで連続的に形成することが望ましい。第5無機絶縁層の下層には窒化珪素のバッファ層を設け密着性を向上させても良い。また、同様に図示されていないが、陽極層1126と発光体を含む有機化合物層1131との界面に0.5〜5nmでトンネル電流が流れる程度の厚さの無機絶縁層を形成しておいても良い。これは陽極表面の凹凸に起因する短絡の防止と、陰極に用いるアルカリ金属等が下層側に拡散するのを抑止する効果がある。
【0101】
21では第1TFT1305をマルチゲート構造とし、且つ、低濃度ドレイン(LDD)を設けオフ電流を低減させている。第4TFT1306にはゲート電極とオーバーラップするLDDを設けている。多結晶珪素を用いたTFTは、高い動作速度を示すためホットキャリア効果による劣化が起こりやすい。そのため、図21のように、画素内において機能に応じて構造の異なるTFT(オフ電流の十分に低いスイッチング用TFTと、ホットキャリア注入に強い電流制御用TFT)を形成することは、高い信頼性を有し、且つ、良好な画像表示が可能な(動作性能の高い)表示装置を作製する上で非常に有効である。この画素部における上面図は図22で示されている。図22ではほぼ1画素分の構成を示し、第1TFT1305、第2TFT1311、第3TFT1312、第4TFT1306、容量部1312が設けられている。その等価回路図を図24に示す。
【0102】
勿論、ここで示す画素の構成は一例であり、本発明を構成するための必須要件とはならない。
【0103】
駆動回路部1301の回路構成は、ゲート信号側駆動回路とデータ信号側駆動回路とで異なるがここでは省略する。nチャネル型TFT1303及びpチャネル型TFT1304には配線1118、1119が接続され、これらのTFTを用いて、シフトレジスタやラッチ回路、バッファ回路等が形成することが可能である。
【0104】
入力端子部1308はゲート電極と同一層で形成される配線又は第3絶縁層1116上に形成される配線で形成される。図21ではゲート電極と同一層で形成する一例を示し、導電層1109と1127で形成されている。導電層1127は陽極層1126と同時に形成されるものであり、酸化物導電性材料で形成される。実際には表面に露出する部分をこの酸化物導電性材料で覆うことにより、酸化反応による表面抵抗の増大を防いでいる。
【0105】
この開口部及びその周辺には接着性の樹脂1134が充填され、封止板1134が固着される。封止板1135にはステンレス鋼やアルミニウムなどの金属を用いることができる。また、ガラス基板などを適用しても良い。接着性の樹脂1134と封止板1135で囲まれた内側には、酸化バリウムなどの乾燥剤を封入して、水分による劣化を防ぐこともできる。封止板の厚さは30〜120μm程度の有機樹脂材料を使って可撓性を持たせても良い。その表面にはガスバリア層としてDLCや窒化珪素など無機絶縁体から成る被膜を形成しておいても良い。シールパターンに用いられる材料の一例はエポキシ系接着剤であり、その側面部も無機絶縁体から成る被膜で覆うことによりその部分から浸透する水蒸気を防ぐことができる。
【0106】
接着性の樹脂1134としては、紫外線硬化型アクリル樹脂や、カチオン紫外線硬化型エポキシ樹脂を用いることができる。
【0107】
このように、TFTと発光素子を組み合わせて画素部を形成し、表示装置を完成させることができる。このような表示装置はTFTを用いて駆動回路を同一基板上に形成することもできる。図21で示すように、TFTの主要構成要素である半導体膜、ゲート絶縁膜及びゲート電極を、その下層側及び上層側を窒化珪素又は酸窒化珪素から成るブロッキング層と保護膜により囲むことにより、アルカリ金属や有機物の汚染を防ぐ構造を有している。一方発光素子はアルカリ金属を一部に含み、窒化珪素又は酸窒化珪素又はDLC膜から成る保護膜と、窒化珪素又は炭素を主成分とする絶縁膜から成るガスバリア層とで囲まれ、外部から酸素や水分が浸入することを防ぐ構造を有している。
【0108】
[実施例11]
本発明を用いて作製されるTFTを搭載した半導体装置は、様々な適用が可能である。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それらの一例を図25、図26に示す。
【0109】
図25(A)は本発明を適用してテレビ受像器を完成させる一例であり、筐体3001、支持台3002、表示部3003等により構成されている。本発明により作製されるTFTは表示部3003に適用され、本発明によりテレビ受像器を完成させることができる。
【0110】
図25(B)は本発明を適用してビデオカメラを完成させた一例であり、本体3011、表示部3012、音声入力部3013、操作スイッチ3014、バッテリー3015、受像部3016等により構成されている。本発明により作製されるTFTは表示部3012に適用され、本発明によりビデオカメラを完成させることができる。
【0111】
図25(C)は本発明を適用してノート型のパーソナルコンピュータを完成させた一例であり、本体3021、筐体3022、表示部3023、キーボード3024等により構成されている。本発明により作製されるTFTは表示部3023に適用され、本発明によりパーソナルコンピュータを完成させることができる。
【0112】
図25(D)は本発明を適用してPDA(Personal Digital Assistant)を完成させた一例であり、本体3031、スタイラス3032、表示部3033、操作ボタン3034、外部インターフェース3035等により構成されている。本発明により作製されるTFTは表示部3033に適用され、本発明によりPDAを完成させることができる。
【0113】
図25(E)は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載用のオーディオ装置であり、本体3041、表示部3042、操作スイッチ3043、3044等により構成されている。本発明により作製されるTFTは表示部3042に適用され、本発明によりオーディオ装置を完成させることができる。
【0114】
図25(F)は本発明を適用してデジタルカメラを完成させた一例であり、本体3051、表示部(A)3052、接眼部3053、操作スイッチ3054、表示部(B)3055、バッテリー3056等により構成されている。本発明により作製されるTFTは表示部(A)3052および表示部(B)3055に適用され、本発明によりデジタルカメラを完成させることができる。
【0115】
図25(G)は本発明を適用して携帯電話を完成させた一例であり、本体3061、音声出力部3062、音声入力部3063、表示部3064、操作スイッチ3065、アンテナ3066等により構成されている。本発明により作製されるTFTは表示部3064に適用され、本発明により携帯電話を完成させることができる。
【0116】
図26(A)はフロント型プロジェクターであり、投射装置2601、スクリーン2602等を含む。図26(B)はリア型プロジェクターであり、本体2701、投射装置2702、ミラー2703、スクリーン2704等を含む。
【0117】
尚、図26(C)は、図26(A)及び図26(B)中における投射装置2601、2702の構造の一例を示した図である。投射装置2601、2702は、光源光学系2801、ミラー2802、2804〜2806、ダイクロイックミラー2803、プリズム2807、液晶表示装置2808、位相差板2809、投射光学系2810で構成される。投射光学系2810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図26(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IRフィルム等の光学系を設けてもよい。
【0118】
また、図26(D)は、図26(C)中における光源光学系2801の構造の一例を示した図である。本実施例では、光源光学系2801は、リフレクター2811、光源2812、レンズアレイ2813、2814、偏光変換素子2815、集光レンズ2816で構成される。なお、図26(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。
【0119】
尚、ここで示す装置はごく一例であり、これらの用途に限定するものではないことを付記する。
【0120】
【発明の効果】
以上、説明したように本発明によれば、一辺に、先の尖った凸端部を有する半導体領域を複数個並列に配置された第1形状の半導体領域を用いて連続発振レーザー光を照射して結晶化させることにより、結晶成長はシード領域に最初に形成される結晶を核としてその結晶が成長し、結晶の核生成は制限を受け、核生成密度を低減させると共に結晶の配向を制限する効力を持たせることにより、特定の方位を持った結晶を成長させることができる。そして、複数の凸端部から延在する結晶で形成されるように配設して、凹部から延びる結晶粒界や歪みが蓄積された結晶を除去することにより、良質の結晶のみでTFTを形成することができる。
【0121】
このような構成とし、複数の矩形状の半導体領域を複数個並列に配設し、一対のソース及びドレイン領域間に設け、一つのトランジスタを形成することで、素子間の特性の分散を小さくすることができる。また、良質な結晶のみを使うことで、電界効果移動度を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の半導体装置の作製方法の概念を説明する図。
【図2】 本発明に係る結晶化工程の詳細を説明する図。
【図3】 本発明に係る結晶化工程の詳細を説明する図。
【図4】 本発明に係る結晶化工程の詳細を説明する図。
【図5】 本発明に係る結晶化工程の詳細を説明する図。
【図6】 本発明に係る結晶化工程の詳細を説明する図。
【図7】 本発明に適用するレーザー照射装置の一態様を示す配置図。
【図8】 本発明に係る結晶化法を説明する上面及び断面図。
【図9】 本発明に係る結晶化法を説明する上面及び断面図。
【図10】 本発明に係る結晶化法を説明する上面及び断面図。
【図11】 本発明に係る結晶化法を説明する上面及び断面図。
【図12】 本発明に係る結晶化法を説明する断面図。
【図13】 本発明に係る結晶化法を説明する上面及び断面図。
【図14】 本発明に係る結晶化法を説明する断面図。
【図15】 本発明に係る結晶化法を説明する断面図。
【図16】 本発明に係る結晶化法を説明する上面及び断面図。
【図17】 本発明に係る結晶化法を説明する断面図。
【図18】 本発明に係る結晶化法を説明する上面及び断面図。
【図19】 本発明に係る結晶化法で形成された結晶性半導体膜を用いたTFTの構造を説明する上面及び断面図。
【図20】 本発明に係る結晶化法で形成された結晶性半導体膜を用いたTFTの作製工程を説明する断面図。
【図21】 本発明により作製されるTFTを用いた表示装置の画素構造を示す面図。
【図22】 本発明により作製されるTFTを用いた表示装置の画素構造を示す上面図。
【図23】 本発明に係る結晶化法を説明するものであり、第1形状の半導体領域と結晶成長の関連を説明する図である。
【図24】 本発明により作製されるTFTの等価回路図。
【図25】 半導体装置の一例を示す図。
【図26】 プロジェクターの一例を示す図。

Claims (10)

  1. 絶縁表面上に半導体膜を形成し、
    前記半導体膜をエッチングすることによって、一方に先の尖った複数の凸端部と、前記複数の凸端部の間に形成された凹部と、前記凸端部および凹部に対向する他方で一体となっている他方の端部とを有する第1形状の半導体領域を形成し、
    連続発振レーザー光を前記複数の凸端部から前記他方の端部に向かって走査しながら前記第1形状の半導体領域に照射することによって、前記第1形状の半導体領域を結晶化又は結晶性を向上させ、
    前記結晶化又は結晶性を向上させた第1形状の半導体領域が有する前記凹部から他方の端部に向かって延びる結晶領域の一部をエッチング除去することによって、前記第1形状が有する複数の凸端部から他方の端部に向かって延びる結晶領域で形成された複数の矩形状の半導体領域と、並列に配置された前記複数の矩形状の半導体領域の両端を連設する一対の半導体領域とが一体に形成された第2形状の半導体領域を形成し、
    前記第2形状の半導体領域が有する前記複数の矩形状の半導体領域のそれぞれに複数のチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  2. 絶縁表面上に半導体膜を形成し、
    前記半導体膜をエッチングすることによって、一方に先の尖った複数の凸端部と、前記複数の凸端部の間に形成された凹部と、前記凸端部および凹部に対向する他方で一体となっている他方の端部とを有する第1形状の半導体領域を形成し、
    照射面において線状に集光させた連続発振レーザー光を前記複数の凸端部から他方の端部に向かって走査しながら前記第1形状の半導体領域に照射することによって、前記第1形状の半導体領域を結晶化又は結晶性を向上させ、
    前記結晶化又は結晶性を向上させた第1形状の半導体領域が有する前記凹部から他方の端部に向かって延びる結晶領域の一部をエッチング除去することによって、前記第1形状が有する複数の凸端部から他方の端部に向かって延びる結晶領域で形成された複数の矩形状の半導体領域と、並列に配置された前記複数の矩形状の半導体領域の両端を連設する一対の半導体領域とが一体に形成された第2形状の半導体領域を形成し、
    前記第2形状の半導体領域が有する前記複数の矩形状の半導体領域のそれぞれに複数のチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  3. 絶縁表面上に半導体膜を形成し、
    前記半導体膜をエッチングすることによって、一方に先の尖った複数の凸端部と、前記複数の凸端部の間に形成された凹部前記凸端部および凹部に対向する他方で一体となっている他方の端部とを有する第1形状の半導体領域を形成し、
    複数の連続発振レーザー光を照射面において線状に集光させ、前記線状に集光させた複数の連続発振レーザー光を前記複数の凸端部から他方の端部に向かって走査しながら前記第1形状の半導体領域に照射することによって、前記第1形状の半導体領域を結晶化又は結晶性を向上させ、
    前記結晶化又は結晶性を向上させた第1形状の半導体領域が有する前記凹部から他方の端部に向かって延びる結晶領域の一部をエッチング除去することによって、前記第1形状が有する複数の凸端部から他方の端部に向かって延びる結晶領域で形成された複数の矩形状の半導体領域と、並列に配置された前記複数の矩形状の半導体領域の両端を連設する一対の半導体領域とが一体に形成された第2形状の半導体領域を形成し、
    前記第2形状の半導体領域が有する前記複数の矩形状の半導体領域のそれぞれに複数のチャネル形成領域を形成することを特徴とする半導体装置の作製方法。
  4. 請求項2または請求項3において、前記線状に集光させた連続発振レーザー光は、強度分布が、長手方向において均一な分布を有することを特徴とする半導体装置の作製方法。
  5. 請求項1乃至請求項4のいずれか一項において、前記連続発振レーザー光の光源は、矩形ビーム固体レーザー発振装置であることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至請求項5のいずれか一項において、前記連続発振レーザー光の光源は、スラブレーザー発振装置であることを特徴とする半導体装置の作製方法。
  7. 請求項1乃至請求項6のいずれか一項において、前記複数のチャネル形成領域の隣接間隔は、前記複数のチャネル形成領域のそれぞれのチャネル幅方向の長さの2倍以上であることを特徴とする半導体装置の作製方法。
  8. 請求項1乃至請求項7のいずれか一項において、前記複数のチャネル形成領域のそれぞれの隣接間隔は、0.5〜1.0μm あることを特徴とする半導体装置の作製方法。
  9. 請求項1乃至請求項8のいずれか一項において、前記複数のチャネル形成領域の両端に低濃度ドレイン領域を形成することを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項9のいずれか一項において、前記複数の矩形状の半導体領域に絶縁膜を介して共通の電位が印加される電極を形成する工程を含むことを特徴とする半導体装置の作製方法。
JP2001390708A 2001-12-21 2001-12-21 半導体装置の作製方法 Expired - Fee Related JP4141138B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001390708A JP4141138B2 (ja) 2001-12-21 2001-12-21 半導体装置の作製方法
US10/321,841 US7109069B2 (en) 2001-12-21 2002-12-18 Semiconductor device and method of manufacturing the same
US11/516,616 US8093593B2 (en) 2001-12-21 2006-09-07 Semiconductor device having multichannel transistor
US13/341,045 US20120097963A1 (en) 2001-12-21 2011-12-30 Semiconductor device and method of manufacturing the same
US15/286,194 US20170025546A1 (en) 2001-12-21 2016-10-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001390708A JP4141138B2 (ja) 2001-12-21 2001-12-21 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003197916A JP2003197916A (ja) 2003-07-11
JP2003197916A5 JP2003197916A5 (ja) 2005-08-04
JP4141138B2 true JP4141138B2 (ja) 2008-08-27

Family

ID=27598505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390708A Expired - Fee Related JP4141138B2 (ja) 2001-12-21 2001-12-21 半導体装置の作製方法

Country Status (2)

Country Link
US (4) US7109069B2 (ja)
JP (1) JP4141138B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7135389B2 (en) * 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7417252B2 (en) * 2003-07-18 2008-08-26 Samsung Sdi Co., Ltd. Flat panel display
JP2005217214A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd 半導体薄膜の製造方法及び画像表示装置
KR100574971B1 (ko) 2004-02-17 2006-05-02 삼성전자주식회사 멀티-게이트 구조의 반도체 소자 및 그 제조 방법
WO2005093801A1 (en) 2004-03-26 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and laser irradiation apparatus
JP2005311346A (ja) * 2004-03-26 2005-11-04 Semiconductor Energy Lab Co Ltd レーザアニール方法及び装置
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
JP4698998B2 (ja) * 2004-09-30 2011-06-08 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007005395A (ja) 2005-06-21 2007-01-11 Mitsubishi Electric Corp 薄膜トランジスタ
JP5144562B2 (ja) * 2008-03-31 2013-02-13 日本碍子株式会社 Dlc膜量産方法
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI569446B (zh) 2011-12-23 2017-02-01 半導體能源研究所股份有限公司 半導體元件、半導體元件的製造方法、及包含半導體元件的半導體裝置
TWI644433B (zh) 2013-03-13 2018-12-11 半導體能源研究所股份有限公司 半導體裝置
KR102230301B1 (ko) * 2014-01-06 2021-03-22 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9899626B2 (en) 2014-03-06 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
CN105097453B (zh) * 2015-08-14 2018-10-19 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置
CN105428420B (zh) 2015-12-28 2018-12-04 武汉华星光电技术有限公司 半导体层结构与制备方法及薄膜晶体管
JP7015660B2 (ja) 2016-09-26 2022-02-03 シャープ株式会社 情報送信制御装置、画像処理装置、情報送信制御プログラム及び情報送信制御方法

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4388145A (en) 1981-10-29 1983-06-14 Xerox Corporation Laser annealing for growth of single crystal semiconductor areas
EP0088004A3 (en) 1982-02-16 1985-05-08 The Bendix Corporation Method for producing oriented islands of single crystal films
JPS58156591A (ja) 1982-03-10 1983-09-17 Nippon Telegr & Teleph Corp <Ntt> 半導体単結晶薄膜の形成法
JPS59102890A (ja) 1982-11-29 1984-06-14 Canon Inc 薄膜結晶成長法
JPS59184517A (ja) 1983-04-05 1984-10-19 Agency Of Ind Science & Technol 積層型半導体装置の製造方法
JPS60161396A (ja) 1984-02-02 1985-08-23 Nec Corp シリコン薄膜の製造方法
US4554823A (en) * 1984-06-25 1985-11-26 The United States Of America As Represented By The Secretary Of The Army Method for burning rate characterization of solid propellants
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
US4780590A (en) 1985-11-21 1988-10-25 Penn Research Corporation Laser furnace and method for zone refining of semiconductor wafers
US5708252A (en) 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
JPH0214578A (ja) * 1988-07-01 1990-01-18 Fujitsu Ltd 半導体装置
JPH02181419A (ja) 1989-01-06 1990-07-16 Hitachi Ltd レーザアニール方法
KR920007196B1 (ko) 1989-09-18 1992-08-27 가부시끼가이샤 히다찌세이사꾸쇼 이물질 검출방법 및 그 장치
JPH03214625A (ja) * 1990-01-18 1991-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
GB9007762D0 (en) * 1990-04-05 1990-06-06 Beecham Group Plc Novel compounds
JPH0442579A (ja) * 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
JPH05226790A (ja) 1992-02-18 1993-09-03 Hitachi Ltd レーザアニール装置
JP2572003B2 (ja) * 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3460863B2 (ja) * 1993-09-17 2003-10-27 三菱電機株式会社 半導体装置の製造方法
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
US5632915A (en) 1994-08-29 1997-05-27 Gerber Garment Technology, Inc. Laser material processing apparatus and a work table therefor
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3171764B2 (ja) * 1994-12-19 2001-06-04 シャープ株式会社 半導体装置の製造方法
JP3727034B2 (ja) 1995-01-13 2005-12-14 株式会社半導体エネルギー研究所 レーザー照射装置
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JPH0974205A (ja) 1995-09-04 1997-03-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
JPH09270393A (ja) 1996-03-29 1997-10-14 Sanyo Electric Co Ltd レーザー光照射装置
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3597331B2 (ja) 1996-10-24 2004-12-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645377B2 (ja) 1996-10-24 2005-05-11 株式会社半導体エネルギー研究所 集積回路の作製方法
KR100209750B1 (ko) * 1996-11-08 1999-07-15 구본준 씨모스 소자의 구조 및 제조방법
JPH10289876A (ja) 1997-04-16 1998-10-27 Hitachi Ltd レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
JPH11177102A (ja) 1997-12-08 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000068520A (ja) 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
JP4443646B2 (ja) 1998-06-04 2010-03-31 東芝モバイルディスプレイ株式会社 多結晶半導体膜の製造方法
KR100284809B1 (ko) * 1999-03-18 2001-03-15 구본준 다결정실리콘 박막트랜지스터
TW473783B (en) 1999-08-13 2002-01-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
JP3897965B2 (ja) 1999-08-13 2007-03-28 株式会社半導体エネルギー研究所 レーザー装置及びレーザーアニール方法
US6449123B1 (en) 1999-08-16 2002-09-10 Sumitomo Special Metals Co., Ltd. Methods for marking a sintered product and for fabricating magnetic head substrate
US6599788B1 (en) * 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
US6469729B1 (en) 1999-10-15 2002-10-22 Videojet Technologies Inc. Laser marking device and method for marking arcuate surfaces
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
JP2001291666A (ja) 2000-02-02 2001-10-19 Sanyo Electric Co Ltd 半導体装置の製造方法
US6882012B2 (en) 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP4131084B2 (ja) * 2000-12-14 2008-08-13 セイコーエプソン株式会社 印刷装置
JP5057619B2 (ja) 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4209606B2 (ja) 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US6700096B2 (en) 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US6962860B2 (en) 2001-11-09 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US7105048B2 (en) 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
CN1248287C (zh) 2001-11-30 2006-03-29 株式会社半导体能源研究所 半导体设备的制造方法
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7214573B2 (en) 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7135389B2 (en) 2001-12-20 2006-11-14 Semiconductor Energy Laboratory Co., Ltd. Irradiation method of laser beam
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20070001228A1 (en) 2007-01-04
JP2003197916A (ja) 2003-07-11
US7109069B2 (en) 2006-09-19
US20030234395A1 (en) 2003-12-25
US8093593B2 (en) 2012-01-10
US20120097963A1 (en) 2012-04-26
US20170025546A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
JP4141138B2 (ja) 半導体装置の作製方法
JP6726731B2 (ja) 薄膜トランジスタの作製方法
JP6709873B2 (ja) 表示パネル、電子機器
JP5063660B2 (ja) 半導体装置の作製方法
JP4209606B2 (ja) 半導体装置の作製方法
JP4137460B2 (ja) 半導体装置の作製方法
JP4137461B2 (ja) 半導体装置の作製方法
JP4397599B2 (ja) 半導体装置の作製方法
JP2003142401A (ja) 半導体装置及びその作製方法
JP2003178979A (ja) 半導体装置の作製方法
JP2004006644A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070201

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees