JP2001196594A - 薄膜トランジスタ、液晶表示用基板及びその製造方法 - Google Patents

薄膜トランジスタ、液晶表示用基板及びその製造方法

Info

Publication number
JP2001196594A
JP2001196594A JP2000213685A JP2000213685A JP2001196594A JP 2001196594 A JP2001196594 A JP 2001196594A JP 2000213685 A JP2000213685 A JP 2000213685A JP 2000213685 A JP2000213685 A JP 2000213685A JP 2001196594 A JP2001196594 A JP 2001196594A
Authority
JP
Japan
Prior art keywords
region
current path
gate
substrate
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000213685A
Other languages
English (en)
Inventor
Michiko Takei
美智子 竹井
Mitsuru Senda
満 千田
Kota Yoshikawa
浩太 吉川
Yasuyoshi Mishima
康由 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000213685A priority Critical patent/JP2001196594A/ja
Priority to KR1020000050446A priority patent/KR100610172B1/ko
Priority to TW089117629A priority patent/TW512530B/zh
Priority to US09/651,876 priority patent/US6628349B1/en
Publication of JP2001196594A publication Critical patent/JP2001196594A/ja
Priority to US10/315,628 priority patent/US6912019B2/en
Priority to US10/624,074 priority patent/US6884666B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 オフ電流が少なく、かつゲート長が短くなっ
ても製造工程において高精度の位置合わせを必要としな
いＴＦＴを提供する。 【解決手段】 絶縁性の主表面を有する基板の該主表面
上に、半導体材料からなる電流路パターンが形成されて
いる。ゲートパターンが、第１及び第２の交差個所で電
流路パターンと立体的に交差する。電流路パターンのう
ち該ゲートパターンと重なる領域にチャネル領域が画定
される。交差個所において、電流路パターンとゲートパ
ターンとの間にゲート絶縁膜が配置されている。電流路
パターンは、第１の交差個所に対応するチャネル領域の
両側において、低濃度ドレイン構造とされ、第２の交差
個所に対応するチャネル領域に接する領域においては、
低濃度ドレイン構造とされていない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジス
タ、液晶表示用基板、ＭＩＳ型電界効果トランジスタ
（ＭＩＳＦＥＴ）及びその製造方法に関し、特に低濃度
ドレイン構造を有するトランジスタ、それを含む液晶表
示用基板及びその製造方法に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置の
各画素のスイッチング素子として、薄膜トラジスタ（Ｔ
ＦＴ）が使用される。このＴＦＴには、画素電極に蓄積
された電荷を保持するために、オフ電流を少なくするこ
とが要求される。低濃度ドレイン（ＬＤＤ）構造を採用
することにより、オフ電流を少なくすることができる。
【０００３】
【発明が解決しようとする課題】ＴＦＴのソース領域と
ドレイン領域の双方をＬＤＤ構造とすると、オン電流が
減少してしまう。オフ電流を少なくし、かつ十分なオン
電流を確保するために、ドレイン側のみをＬＤＤ構造に
することが好ましいと考えられる。
【０００４】ドレイン側のみをＬＤＤ構造にするために
は、例えば、まずドレイン領域とソース領域とに、比較
的低濃度になるように不純物イオンを注入する。その
後、ドレイン側の低濃度領域とすべき部分をレジストマ
スクで覆い、比較的高濃度のイオン注入を行う。このと
き、ソース領域はレジストマスクで覆わない。ゲート長
が短くなると、ソース領域を露出させ、ドレイン側の低
濃度領域のみをレジストマスクで覆う際に、高い位置合
わせ精度が要求される。
【０００５】多結晶シリコン薄膜を用いたＴＦＴは、ア
モルファスシリコンを用いたＴＦＴよりも高いキャリア
移動度を有する。このため、多結晶シリコン薄膜を用い
たＴＦＴを使用する場合には、画像表示部分と、その駆
動回路とを、１枚の基板上に作製することが可能にな
る。周辺回路のＴＦＴには、各画素のスイッチング用の
ＴＦＴに比べて、高いオン電流が要求される。このた
め、画素領域のＴＦＴにＬＤＤ構造を採用し、周辺回路
のＴＦＴにはＬＤＤ構造を採用しない場合が考えられ
る。
【０００６】画素領域のＴＦＴのソース及びドレインに
ＬＤＤ構造を採用し、周辺回路のＴＦＴにＬＤＤ構造を
採用しない場合には、すべてのＴＦＴにＬＤＤ構造を採
用する場合に比べて、フォトリソグラフィ工程を増やす
必要がある。フォトリソグラフィ工程数の増加は、製造
コストの上昇、製品歩留まりの低下につながる。
【０００７】本発明の目的は、オフ電流が少なく、かつ
ゲート長が短くなっても製造工程において高精度の位置
合わせを必要としないＴＦＴを提供することである。
【０００８】本発明の他の目的は、画像表示領域のＴＦ
Ｔは小さいオフ電流を有し、かつ周辺回路のＴＦＴは大
きなオン電流を有する液晶表示用基板及びその製造方法
を提供することである。
【０００９】本発明のさらに他の目的は、製造工程数の
増加を極力抑え、低濃度ドレイン構造のＴＦＴもしくは
ＭＩＳＦＥＴを製造する方法を提供することである。
【００１０】
【課題を解決するための手段】本発明の一観点による
と、絶縁性の主表面を有する基板の該主表面上に、半導
体材料により形成され、電流路を画定する電流路パター
ンと、少なくとも第１及び第２の交差個所で前記電流路
パターンと立体的に交差するゲートパターンであって、
前記電流路パターンのうち該ゲートパターンと重なる領
域にチャネル領域を画定する前記ゲートパターンと、前
記第１及び第２の交差個所において、前記電流路パター
ンとゲートパターンとの間に配置されたゲート絶縁膜と
を有し、前記電流路パターンは、前記第１の交差個所に
対応するチャネル領域の両側において、当該チャネル領
域に接する低濃度領域と該低濃度領域に接する高濃度領
域とを有する低濃度ドレイン構造とされ、前記第２の交
差個所に対応するチャネル領域に接する領域において
は、前記低濃度領域の不純物濃度よりも高い不純物濃度
を有する薄膜トランジスタが提供される。
【００１１】第１の交差箇所に対応するチャネル領域の
両側が低濃度ドレイン構造とされているため、製造工程
において、ゲートの片側のみをマスクする必要がない。
このため、ゲート長が短くなっても高い位置合わせ精度
が要求されない。また、ひとつのチャネル領域に着目す
ると、低濃度ドレイン構造が採用されているため、オフ
電流を少なくすることができる。
【００１２】本発明の他の観点によると、絶縁性の主表
面を有する基板の該主表面上に形成され、行方向に延在
する複数のゲートバスラインと、前記基板の主表面上に
形成され、列方向に延在し、前記ゲートバスラインとの
交差個所において、該ゲートバスラインと絶縁された複
数のドレインバスラインと、前記ゲートバスラインとド
レインバスラインとの交差個所ごとに配置された画素電
極と、前記ゲートバスラインとドレインバスラインとの
交差個所ごとに配置された電流路パターンであって、該
電流路パターンは、半導体材料で形成され、対応するゲ
ートバスラインと少なくとも２箇所で立体的に交差し、
該ゲートバスラインと重なる領域にチャネル領域が画定
され、該電流路パターンの第１の端部が、対応するドレ
インバスラインに電気的に接続され、第２の端部が、対
応する画素電極に電気的に接続された前記電流路パター
ンと、前記ゲートバスラインと電流路パターンとの交差
個所において、両者の間に配置されたゲート絶縁膜とを
有し、前記電流路パターンは、前記第１の端部寄りのチ
ャネル領域の両側において、当該チャネル領域に接する
低濃度領域と該低濃度領域に接する高濃度領域とを有す
る低濃度ドレイン構造とされ、前記第２の端部寄りのチ
ャネル領域に接する領域においては、前記低濃度領域の
不純物濃度よりも高い不純物濃度を有する液晶表示用基
板が提供される。
【００１３】第１の端部よりのチャネル領域の両側が低
濃度ドレイン構造とされているため、製造工程におい
て、ゲートの片側のみをマスクする必要がない。このた
め、ゲート長が短くなっても高い位置合わせ精度が要求
されない。また、ひとつのチャネル領域に着目すると、
低濃度ドレイン構造が採用されているため、オフ電流を
少なくすることができる。
【００１４】なお、基板を９０°回転させれば、行方向
と列方向とが入れ替わる。すなわち、本明細書中におい
て、行方向及び列方向は、相互に交差する２つの方向を
意味し、必ずしも横方向と縦方向とを意味しない。
【００１５】本発明の他の観点によると、絶縁性の主表
面を有し、該主表面内に画像表示領域と、該画像表示領
域の脇に配置された周辺回路領域とが画定された基板を
準備する工程と、前記基板の主表面の画像表示領域上
に、行列状に分布する複数の第１の電流路パターンを形
成するとともに、前記周辺回路領域上にも、第２の電流
路パターンを形成する工程であって、該第１及び第２の
電流路パターンは、半導体材料で形成され、該第１の電
流路パターンの各々は、少なくとも列方向に電流を流す
部分を含み、該第２の電流路パターンは、少なくとも行
方向に電流を流す部分を含むように、前記第１及び第２
の電流路パターンを形成する工程と、前記第１及び第２
の電流路パターンをゲート絶縁膜で覆う工程と、前記ゲ
ート絶縁膜上に複数のゲートパターンを形成する工程で
あって、前記画像表示領域において、前記第１の電流路
パターンの列方向に電流を流す部分と交差し、前記周辺
回路領域において、前記第２の電流路パターンの行方向
に電流を流す部分と交差するように前記ゲートパターン
を形成する工程と、前記ゲートパターンをマスクとし
て、前記第１及び第２の電流路パターンに不純物を注入
する工程と、前記第１及び第２の電流路パターンに、基
板表面に対して斜め方向からエネルギビームを照射し
て、添加された不純物を活性化させる工程であって、前
記第１の電流路パターンにおいては、前記ゲートパター
ンの一方の側が影になり、前記第２の電流路パターンに
おいては、前記ゲートパターンの両側に前記エネルギビ
ームが照射されるように前記エネルギビームを照射する
工程とを有する液晶表示用基板の製造方法が提供され
る。
【００１６】エネルギビームの照射時にゲートバスライ
ンの陰になった部分においては、不純物が活性化されな
い。不純物が活性化されていない領域は、低濃度ドレイ
ン構造の低濃度領域として作用する。
【００１７】
【発明の実施の形態】図１〜図４を参照して、本発明の
第1の実施例によるＴＦＴ及びそれを用いた液晶表示用
基板について説明する。
【００１８】図1は、第1の実施例による液晶表示用基板
の１画素部分の平面図を示す。絶縁性の主表面を有する
ガラス基板の主表面上に、複数のゲートバスライン１及
び複数のドレインバスライン２が形成されている。各ゲ
ートバスライン１は、図１の行方向に延在し、各ドレイ
ンバスライン２は、図１の列方向に延在している。ゲー
トバスライン１とドレインバスライン２とは、両者の交
差個所において相互に絶縁されている。
【００１９】ゲートバスライン１とドレインバスライン
２との交差個所ごとに、多結晶シリコンからなる電流路
パターン３が配置されている。電流路パターン３の一方
の端部３ａは、コンタクトホール４ａを介して、対応す
るドレインバスライン２に電気的に接続されている。電
流路パターン３は、端部３ａからドレインバスライン２
に沿って、ドレインバスライン２とゲートバスライン１
との交差個所１０まで伸びる。
【００２０】この交差個所１０において、電流路パター
ン３は、対応するゲートバスライン１と交差する。さら
に、そのゲートバスライン１と平行に延在し、再度、対
応するゲートバスライン１と、交差個所１１において交
差する。すなわち、電流路パターン３とゲートバスライ
ン１とが２箇所で交差するマルチゲート型ＴＦＴが構成
される。電流路パターン３の他方の端部３ｂが、コンタ
クトホール４ｂを介して画素電極５に電気的に接続され
ている。
【００２１】電流路パターン３は、交差個所１０に対応
するチャネル領域の両側において、チャネル領域に接す
る低濃度領域と該低濃度領域に接する高濃度領域とを有
する低濃度ドレイン構造とされている。交差個所１１に
対応するチャネル領域に接する領域には、低濃度領域が
形成されていない。すなわち、チャネル領域に、高濃度
領域が直接接している。この高濃度領域は、交差箇所１
０に対応する低濃度領域の不純物濃度よりも高い不純物
濃度を有する。
【００２２】次に、図２を参照して、図１に示す液晶表
示用基板の断面構造及び製造方法について説明する。図
２（Ａ）〜（Ｄ）は、図１の一点鎖線Ａ２−Ａ２におけ
る断面図に相当する。
【００２３】図２（Ａ）に示すように、ガラス基板２０
の表面上に、下地ＳｉＯ2膜２１をプラズマ励起型化学
気相成長（ＰＥ−ＣＶＤ）により形成する。下地ＳｉＯ
2膜２１の上に、厚さ５０ｎｍの多結晶シリコン膜３ｃ
を形成する。なお、ガラス基板２０と下地ＳｉＯ2膜２
１との積層基板の代わりに、絶縁性の主表面を有する他
の基板を用いてもよい。以下、多結晶シリコン膜３ｃの
形成方法について簡単に説明する。
【００２４】まず、下地ＳｉＯ2膜２１の上に、プラズ
マ励起型化学気相成長（ＰＥ−ＣＶＤ）によりアモルフ
ァスシリコン膜を堆積する。このアモルファスシリコン
膜に、ＸｅＣｌエキシマレーザを照射し、多結晶化させ
る。照射するエキシマレーザは、基板表面の細長い線状
の領域を照射する。この細長い照射領域を、１ショット
ごとに、その長軸に直交する方向に移動させながら、ア
モルファスシリコン膜のほぼ全領域にレーザを照射す
る。レーザ照射領域におけるレーザのエネルギ密度は、
例えば４００ｍＪ／ｃｍ2であり、移動時の重ね率は、
たとえば９０％以上である。
【００２５】図２（Ｂ）に示すように、多結晶シリコン
膜３ｃをパターニングし、電流路パターン３を残す。多
結晶シリコン膜３ｃのエッチングは、例えばＣＦ4とＯ2
との混合ガスを用いた反応性イオンエッチングにより行
う。電流路パターン３の平面形状は図１で説明した通り
である。電流路パターン３及び露出した下地ＳｉＯ2膜
２１の上に、ＳｉＯ2からなる厚さ１００ｎｍのゲート
絶縁膜２２を堆積する。ゲート絶縁膜２２の堆積は、例
えば原料ガスとしてＳｉＨ4とＮ2Ｏとを用いたＰＥ−Ｃ
ＶＤにより行う。
【００２６】ゲート絶縁膜２２の上に、厚さ３００ｎｍ
のアルミニウム（Ａｌ）膜１ａを堆積する。Ａｌ膜１ａ
の堆積は、例えばスパッタリングにより行うことができ
る。
【００２７】図２（Ｃ）の状態に至るまでの工程につい
て説明する。Ａｌ膜１ａをパターニングし、ゲートバス
ライン１を残す。ゲートバスライン１の平面形状は、図
１で説明した通りである。交差個所１０において、ゲー
ト絶縁膜２２の表面のうちゲートバスライン１の側面に
連続する一部の領域をレジストパターン３０で覆う。
【００２８】レジストパターン３０をマスクとして、ゲ
ート絶縁膜２２をエッチングする。レジストパターン３
０の下にゲート絶縁膜２２ａが残る。ゲート絶縁膜２２
ａは、その上のゲートバスライン１の側面よりも外側に
張り出している。この張り出し部分の長さは、例えば
０．５μｍである。交差個所１１においては、ゲートバ
スライン１がマスクとして作用し、ゲートバスライン１
と電流路パターン３との間にゲート絶縁膜２２ｂが残
る。ゲート絶縁膜２２のエッチング後、レジストパター
ン３０を除去する。
【００２９】ゲートバスライン１をマスクとして、１回
目のリンイオンのドーピングを行う。１回目のリンイオ
ンのドーピングは、イオン源として水素希釈のＰＨ3を
用い、加速エネルギ７０ｋｅＶ、ドーズ量１×１０14ｃ
ｍ-2の条件で行う。なお、半導体プロセスで使用される
イオンインプランテーションとは異なり、イオン源から
出射したイオンビームの質量分析は行わない。このイオ
ンドーピングにより、ゲート絶縁膜２２ａの下の電流路
パターン３にリンイオンがドープされ、低濃度領域３ｄ
が形成される。なお、ゲートバスライン１の直下には、
リンイオンはドープされない。
【００３０】次に、ゲートバスライン１及びゲート絶縁
膜２２ａをマスクとして、２回目のリンイオンのドーピ
ングを行う。２回目のリンイオンのドーピングは、加速
エネルギ１０ｋｅＶ、ドーズ量５×１０15ｃｍ-2の条件
で行う。交差個所１１においては、ゲートバスライン１
の直下のチャネル領域の両側に高濃度領域３ｅが形成さ
れる。交差個所１０においては、低濃度領域３ｄに接す
る高濃度領域３ｅが形成される。
【００３１】２回のリンイオンのドーピング後、レーザ
照射を行い、ドーピングされたリンの活性化を行う。使
用するレーザは、ＸｅＣｌエキシマレーザであり、エネ
ルギ密度は、２００〜３００ｍＪ／ｃｍ2である。
【００３２】図２（Ｄ）に示すように、基板の全面上
に、ＳｉＯ2膜とＳｉＮ膜との２層構造を有する層間絶
縁膜２３を形成する。層間絶縁膜２３の厚さは、例えば
４００〜５００ｎｍである。層間絶縁膜２３に、コンタ
クトホール４ａ及び４ｂを形成する。コンタクトホール
４ａの底面に、電流路パターン３の交差個所１０側の端
部の上面が露出し、コンタクトホール４ｂの底面に、電
流路パターン３の交差個所１１側の端部の上面が露出す
る。
【００３３】層間絶縁膜２３上に、Ｔｉ／Ａｌ／Ｔｉの
３層構造のドレインバスライン２及び層間接続部材２ａ
を形成する。ドレインバスライン２は、コンタクトホー
ル４ａ内を経由して電流路パターン３の一端に接続さ
れ、層間接続部材２ａは、コンタクトホール４ｂ内を経
由して電流路パターン３の他端に接続される。
【００３４】ドレインバスライン２及び層間接続部材２
ａを覆うように、層間絶縁膜２３上に保護膜２４を形成
する。保護膜２４は、例えばＳｉＮで形成される。保護
膜２４に、層間接続部材４ｂの上面を露出させるコンタ
クトホール４ｃを形成する。保護膜２４の上に、インジ
ウム錫オキサイド（ＩＴＯ）からなる画素電極５を形成
する。画素電極５は、コンタクトホール４ｃ内を経由し
て層間接続部材２ａに接続される。
【００３５】図２（Ｄ）に示すように、電流路パターン
３は、交差個所１０に対応するチャネル領域の両側にお
いて、チャネル領域に接する低濃度領域３ｄと、低濃度
領域３ｄに接する高濃度領域３ｅとを有するＬＤＤ構造
とされている。交差個所１１に対応するチャネル領域に
は、低濃度領域３ｄの不純物濃度よりも高い不純物濃度
を有する高濃度領域３ｅが直接接する。
【００３６】上記第１の実施例によるＴＦＴ、及び比較
のための各種のＴＦＴを作製し、オン電流とオフ電流を
測定した。図３及び図４を参照して、その結果を説明す
る。
【００３７】図４は、評価した各種ＴＦＴの概略平面図
を示す。図４（Ａ）〜（Ｃ）に示すＴＦＴは、ソース
Ｓ、ドレインＤ、及び１つのゲートＧを有するシングル
ゲートＴＦＴである。図４（Ｄ）〜（Ｆ）に示すＴＦＴ
は、ソースＳ、ドレインＤ、及び２つのゲートＧを有す
るダブルゲートＴＦＴである。図４（Ｇ）〜（Ｉ）に示
すＴＦＴは、ソースＳ、ドレインＤ、及び３つのゲート
Ｇを有するトリプルゲートＴＦＴである。シングルゲー
トＴＦＴのゲート長は２μｍ、ダブルゲートＴＦＴのゲ
ート長の合計は４μｍ、トリプルゲートＴＦＴのゲート
長の合計は６μｍである。
【００３８】図４（Ａ）に示すＴＦＴは、チャネル領域
のソース側に低濃度領域ＬＤＤを有するＬＤＤ構造とさ
れ、図４（Ｂ）に示すＴＦＴは、ドレイン側がＬＤＤ構
造とされ、図４（Ｃ）に示すＴＦＴは、ソース側とドレ
イン側の双方がＬＤＤ構造とされている。
【００３９】図４（Ｄ）及び（Ｇ）に示すＴＦＴは、最
もソース寄りのゲートＧの両側がＬＤＤ構造とされてい
る。図４（Ｅ）及び（Ｈ）に示すＴＦＴは、最もドレイ
ン寄りのゲートＧの両側がＬＤＤ構造とされている。図
４（Ｆ）及び（Ｉ）に示すＴＦＴは、両端のゲートＧの
両側がＬＤＤ構造とされている。なお、図４（Ａ）〜
（Ｉ）に示すＴＦＴの他に、ＬＤＤ構造を有しないシン
グルゲートＴＦＴ、ダブルゲートＴＦＴ、及びトリプル
ゲートＴＦＴを作製した。
【００４０】図３（Ａ）は、各ＴＦＴのオン電流を示
し、図３（Ｂ）は、各ＴＦＴのオフ電流を示す。オン電
流の測定条件は、ゲート電圧１０Ｖ、ドレイン電圧１Ｖ
であり、オフ電流の測定条件は、ゲート電圧−１０Ｖ、
ドレイン電圧１Ｖである。図３（Ａ）及び（Ｂ）の横軸
は、左から順番に、シングルゲートＴＦＴ、ダブルゲー
トＴＦＴ、及びトリプルゲートＴＦＴを表す。図中の白
丸記号は、ＬＤＤ構造を有しないＴＦＴを表す。白三角
記号は、図４（Ａ）、（Ｄ）、及び（Ｇ）に示すソース
側のみがＬＤＤ構造とされている片側ＬＤＤ構造のＴＦ
Ｔを表す。クロス記号は、図４（Ｂ）、（Ｅ）、及び
（Ｈ）に示すドレイン側のみがＬＤＤ構造とされている
片側ＬＤＤ構造のＴＦＴを表す。白四角記号は、図４
（Ｃ）、（Ｆ）、及び（Ｉ）に示すソース及びドレイン
の双方がＬＤＤ構造とされている両側ＬＤＤ構造のＴＦ
Ｔを表す。
【００４１】図３（Ｂ）に白四角記号で示すように、両
側ＬＤＤ構造とすることにより、非ＬＤＤ構造のＴＦＴ
に比べて、オフ電流を少なくすることができるが、図３
（Ａ）に示すようにオン電流も少なくなってしまう。図
３（Ａ）に白丸記号で示すように、非ＬＤＤ構造のＴＦ
Ｔは、両側ＬＤＤ構造のＴＦＴに比べて大きなオン電流
を得ることができるが、図３（Ｂ）に示すように、オフ
電流も大きくなってしまう。
【００４２】ダブルゲート及びトリプルゲートの片側Ｌ
ＤＤ構造のＴＦＴは、非ＬＤＤ構造のＴＦＴに比べて遜
色のない程度の大きさのオン電流を示し、両側ＬＤＤ構
造のＴＦＴと比べて遜色のない程度の小さなオフ電流を
示す。
【００４３】また、シングルゲートの片側ＬＤＤ構造の
ＴＦＴでは、ゲートの片側のみがＬＤＤ構造とされる。
ゲートの片側のみをＬＤＤ構造にする場合には、図２
（Ｃ）に示す工程で、レジストパターン３０がゲートバ
スライン１の片側のみを覆うようにする。このため、ゲ
ート長が短くなり、ゲートバスライン１が細くなると、
高い位置合わせ精度が要求される。
【００４４】これに対し、ダブルゲート及びトリプルゲ
ートの片側ＬＤＤ構造のＴＦＴでは、一つのゲートに着
目すると、その両側がＬＤＤ構造とされる。このため、
ゲート長が短くなっても、ＬＤＤ構造形成のための位置
合わせに、高い精度が要求されない。このため、位置ず
れに起因する歩留まりの低下を防止することができる。
【００４５】図４（Ｄ）、（Ｅ）、（Ｇ）、及び（Ｈ）
に示すように、ダブルゲートまたはトリプルゲートと
し、ソース寄りまたはドレイン寄りのゲートの両側をＬ
ＤＤ構造とすることにより、大きなオン電流と小さなオ
フ電流を実現し、かつ歩留まりの向上を図ることができ
る。
【００４６】図４では、１本のゲートバスラインが枝分
かれして、各枝が、ソースドレイン間の電流路パターン
と交差する場合を示した。図１に示すように、ゲートバ
スライン１を直線状に配置し、電流路パターン３を折り
曲げて、両者が２箇所で交差するようにしてもよい。
【００４７】図５は、ゲートバスラインと電流路パター
ンとの他の構成例を示す。ゲートバスライン１が直線状
に配置され、電流路パターン３がＳ字状に折り曲げら
れ、両者が３箇所で交差している。３つの交差個所のう
ち、ドレインバスラインに接続される端部３ａ寄りの交
差個所の両側がＬＤＤ構造とされている。なお、電流路
パターン３を直線状に配置し、ゲートバスライン１を折
り曲げて、両者が複数箇所で交差するようにしてもよ
い。
【００４８】次に、図６及び図７を参照して、第２の実
施例による液晶表示用基板について説明する。
【００４９】図６は、第２の実施例による液晶表示用基
板に用いられるＴＦＴの断面図を示す。ガラス基板２０
の主表面上に下地ＳｉＯ2膜２１が形成されている。下
地ＳｉＯ2膜２１の表面の一部の領域上に、多結晶シリ
コンからなる電流路パターン３が形成されている。ゲー
トバスライン１が、電流路パターン３と立体的に交差す
る。ゲートバスライン１と電流路パターン３との間に、
ゲート絶縁膜２２が配置されている。この構造は、第１
の実施例の図２（Ｃ）に示すゲートバスライン１の形成
までの工程と同一の工程で形成される。
【００５０】次に、ゲートバスライン１をマスクとし
て、リンイオンのドーピングを行う。リンイオンのドー
ピング条件は、第１の実施例の図２（Ｃ）で説明した２
回目のリンイオンのドーピング条件と同一である。
【００５１】リンイオンのドーピング後、基板表面に対
して斜め方向からレーザ照射を行い、ドーピングされた
リンの活性化を行う。使用するレーザは、ＸｅＣｌエキ
シマレーザであり、エネルギ密度は、２００〜３００ｍ
Ｊ／ｃｍ2である。レーザビーム３１の入射面が、ゲー
トバスライン１の延在する方向と直交する。この場合、
電流路パターン３のうち、ゲートバスライン１の陰にな
る部分にレーザが照射されない。このため、ゲートバス
ライン１の片側に、リンの活性化されていない領域３ｆ
が残る。リンの活性化されていない領域３ｆは、ＬＤＤ
構造の低濃度領域として作用する。
【００５２】上述のように、斜め方向からレーザを照射
してアニールを行うことにより、ゲートバスラインに対
して、自己整合的にＬＤＤ構造の低濃度領域を形成する
ことができる。
【００５３】図７は、第２の実施例による液晶表示用基
板の概略平面図及びＴＦＴの拡大平面図を示す。ガラス
基板２０の主表面内に画像表示領域３５が画定されてい
る。画像表示領域３５の上辺及び右辺の脇に周辺回路領
域３６が画定されている。画像表示領域３５内には、図
１に示すようなゲートバスライン１とドレインバスライ
ン２とが格子状に配置され、画素電極５が行列状に配置
されている。周辺回路領域３６内には、ゲートバスラン
１及びドレインバスライン２に、駆動信号を印加するた
めの周辺回路が配置されている。
【００５４】画像表示領域３５内のＴＦＴ４０が、電流
路パターン３、ドレイン側の端部３ａ、ソース側の端部
３ｂ、及びゲートバスライン１を含んで構成されてい
る。ドレイン側の端部３ａは、ドレインバスラインに接
続され、ソース側の端部３ｂは画素電極に接続されてい
る。電流路パターン３は、Ｕ字型に折れ曲がった形状を
有し、列方向（図７においては縦方向）に電流を流す部
分を含む。ゲートバスライン１は、行方向（図７におい
ては横方向）に延在し、電流路パターン３の列方向に電
流を流す部分と２箇所で交差する。ドレイン側の端部３
ａ及びソース側の端部３ｂは、図７においてゲートバス
ライン１の下側に配置される。
【００５５】周辺回路領域３６内のｐチャネル型ＴＦＴ
４１が、電流路パターン４１Ｃ、ソース側の端部４１
Ｓ、ドレイン側の端部４１Ｄ、及びゲート電極４１Ｇを
含んで構成される。電流路パターン４１Ｃは、行方向に
電流を流す部分を含む。ゲート電極４１Ｇは、列方向に
延在し、電流路パターン４１Ｃの行方向に電流を流す部
分と交差する。
【００５６】ｎチャネル型ＴＦＴ４２が、電流路パター
ン４２Ｃ、ソース側の端部４２Ｓ、ドレイン側の端部４
２Ｄ、及びゲート電極４２Ｇを含んで構成される。電流
路パターン４２Ｃは、列方向に電流を流す部分を含む。
ゲート電極４２Ｇは、行方向に延在し、電流路パターン
３の列方向に電流を流す部分と交差する。
【００５７】ＴＦＴ４０は、図７においてゲートバスラ
イン１の下側のみにＬＤＤ構造が採用されている。ＴＦ
Ｔ４２も、ゲート電極４２Ｇの下側のみにＬＤＤ構造が
採用されている。ＴＦＴ４１にはＬＤＤ構造が採用され
ていない。
【００５８】このようなＬＤＤ構造は、図６で説明した
斜方からレーザ照射を行い、不純物を活性化させること
により、形成することができる。図７に示す第２の実施
例による液晶表示用基板の作製の場合には、レーザビー
ムの光軸を、図７において、ゲートバスライン１の下側
が陰になるように傾ければよい。ＴＦＴ４２のゲート電
極４２Ｇはゲートバスライン１と平行に配置されている
ため、図７において、その下側に陰が形成される。ＴＦ
Ｔ４１のゲート電極４１Ｇは、レーザビームの入射面に
平行になるため、その両側にレーザが照射され、陰がで
きない。
【００５９】画像表示領域３５内のＴＦＴ４０は、ダブ
ルゲート構造を有し、かつソース寄りのゲートのソース
側、及びドレイン寄りのゲートのドレイン側でＬＤＤ構
造が採用される。このため、非ＬＤＤ構造のＴＦＴを採
用する場合に比べて、オフ電流を少なくすることができ
る。周辺回路領域においては、所望のＴＦＴを片側ＬＤ
Ｄ構造とし、他のＴＦＴを非ＬＤＤ構造とすることがで
きる。例えば、ｎチャネル型ＴＦＴを片側ＬＤＤ構造と
し、ｐチャネル型ＴＦＴを非ＬＤＤ構造とすることがで
きる。これにより、ｎチャネル型ＴＦＴの信頼性を高め
るとともに、ｐチャネル型ＴＦＴのオン電流の低下を防
止することができる。
【００６０】図７に示す液晶表示用基板の製造において
は、レーザの斜め照射を行って所望の場所にＬＤＤ構造
を形成している。ＬＤＤ構造形成のための専用のフォト
グラフィ工程を必要としないため、工程数の増加を回避
することができる。
【００６１】図７では、シングルゲート型ＴＦＴ及びダ
ブルゲート型ＴＦＴについて示したが、図６で説明した
レーザビームを斜めに照射して不純物の活性化を行う方
法は、トリプルゲートもしくはそれ以上のゲート数を有
するＴＦＴにも適用可能である。
【００６２】図８（Ａ）は、レーザビームを斜めに照射
する方法を適用したトリプルゲート型ＴＦＴの概略平面
図を示す。このＴＦＴは、電流路パターンＣ、ソース側
の端部Ｓ、ドレイン側の端部Ｄ、及びゲート電極Ｇを含
んで構成される。電流路パターンＣは、Ｓ字状に折れ曲
がった形状を有する。ゲート電極Ｇは、３箇所で電流路
パターンＣと交差する。各交差個所において、ゲート電
極の片側のみにＬＤＤ構造の低濃度領域ＬＤＤが形成さ
れている。
【００６３】図８（Ａ）では、電流路パターンＣが折れ
曲がり、ゲート電極Ｇが直線形状を有する場合を説明し
た。電流路パターンを直線形状とし、ゲート電極を分岐
させてマルチゲート型ＴＦＴを形成してもよい。
【００６４】図８（Ｂ）は、ゲート電極Ｇを２分岐させ
たダブルゲート型ＴＦＴを示す。ゲート電極Ｇが２つに
分岐し、分岐した２本のゲート電極の各々が電流路パタ
ーンＣと交差する。各交差個所において、ゲート電極Ｇ
のドレイン寄りにのみ、ＬＤＤ構造の低濃度領域ＬＤＤ
が形成されている。
【００６５】図８（Ｃ）は、２分岐したゲート電極の間
隔を狭めた場合を示す。一方の交差個所の片側に形成さ
れた低濃度領域ＬＤＤが、他方の交差個所のゲート電極
Ｇの縁まで到達している。このため、一つの交差個所に
着目すると、ゲート電極Ｇの両側がＬＤＤ構造となって
いる。このように、照射するレーザビームの入射角とゲ
ート電極の間隔とを適当に選択することにより、一つの
交差個所の両側をＬＤＤ構造とすることができる。チャ
ネルの両側をＬＤＤ構造とすると、ＴＦＴに印加される
電圧の極性が反転した場合の素子特性の変動を少なくす
ることができる。
【００６６】図８（Ｄ）は、ゲート電極Ｇを３つに分岐
させたトリプルゲート型ＴＦＴの概略平面図を示す。ゲ
ート電極Ｇと電流路パターンＣとの３つの交差個所の各
々において、ゲート電極Ｇのドレイン寄りの部分にＬＤ
Ｄ構造が形成されている。図８（Ｅ）に示すように、３
本のゲート電極のうち２本の間隔を狭めて、一つの交差
個所において両側をＬＤＤ構造としてもよい。
【００６７】次に、図９及び図１０を参照して、第３の
実施例について説明する。上述の第１の実施例では、図
２（Ｃ）に示した低濃度領域３ｄのチャネル側の端がゲ
ートバスライン１の縁に整合し、低濃度領域３ｄの高濃
度領域３ｅ側の端が、ゲート絶縁膜２２ａの縁に整合す
る。すなわち、低濃度領域３ｄの両端が、双方ともフォ
トリソグラフィ工程を経て画定される。以下に説明する
第３の実施例では、低濃度領域の一端のみがフォトリソ
グラフィ工程により画定される。
【００６８】図９（Ａ）に示すように、ガラス基板２０
の表面上に厚さ２００ｎｍの下地ＳｉＯ2膜２１を形成
し、その上に、多結晶シリコンからなる厚さ５０ｎｍの
電流路パターン３を形成する。電流路パターン３を覆う
ように、下地ＳｉＯ2膜上にＳｉＯ2からなる厚さ１２０
ｎｍのゲート絶縁膜２２を形成する。ここまでの工程
は、第１の実施例で参照した図２（Ｂ）の状態に至るま
での工程と同様である。
【００６９】ゲート絶縁膜２２の上に、スパッタリング
によりＡｌＳｃ合金からなる厚さ３００ｎｍの導電膜１
ａを形成する。導電膜１ａの上に、図１に示したゲート
バスライン１に対応する平面形状を有するレジストパタ
ーン５１を形成する。
【００７０】図９（Ｂ）に示すように、レジストパター
ン５１をマスクとして、導電膜１ａをエッチングする。
このエッチングは、２周波プラズマエッチング装置を用
いて行う。この２周波プラズマエッチング装置において
は、例えばエッチングすべき基板を載置する基板載置台
に、キャパシタを介して周波数４ＭＨｚの電圧が印加さ
れるとともに、基板の上方の空間に、コイルにより周波
数１３．５６ＭＨｚの交流磁場が発生する。エッチング
ガスとして、塩素ガス（Ｃｌ2）とＢＣｌ3との混合ガス
が用いられる。例えば、塩素ガスの流量を３０ｓｃｃ
ｍ、ＢＣｌ3ガスの流量を１５０ｓｃｃｍ、チャンバ内
の圧力を８Ｐａ、コイルへの投入電力を１ｋＷとする。
【００７１】コイルに投入される周波数１３．５６ＭＨ
ｚの電力を、基板載置台に投入される周波数４ＭＨｚの
電力よりも大きくすることが好ましい。このように電力
を調整すると、イオンの衝撃効果が少なくなり、化学的
な反応が優勢になる。これにより、サイドウォール付着
物５２が形成されやすくなる。なお、基板の上方の空間
にコイルによる磁場を発生させる代わりに、平板電極に
より高周波電場を発生させてもよい。より一般的には、
基板の上方に配置された高周波電力投入手段（コイルや
平板電極に相当）に投入される電力が、基板の下方に配
置された高周波電力投入手段（基板載置台に相当）に投
入される電力よりも大きくなるように投入電力を調節す
ることが好ましい。
【００７２】このエッチングにより、導電膜１ａが、レ
ジストパターン５１の形状に倣ってパターニングされ、
ゲートバスライン１が残る。さらに、導電膜１ａのＡｌ
Ｓｃ材料やレジストパターン５１の材料とエッチングガ
スとの反応生成物がゲートバスライン１の側面上に付着
し、サイドウォール付着物５２が形成される。上述の条
件でエッチングを行うと、サイドウォール付着物５２の
厚さが約１００ｎｍになる。なお、エッチングガスとし
て用いたＢＣｌ3の代わりに、ＳｉＣｌ4、ＨＢｒ、Ｈ
Ｉ、Ｎ2、ＣＦ4、もしくはＨＣｌを用いてもよい。ま
た、導電膜１ａの材料として、ＡｌＳｃの他にＡｌ、Ａ
ｌＴｉ、ＡｌＮｄ、ＡｌＣｕ等を用いてもよい。
【００７３】図９（Ｃ）に示すように、ゲートバスライ
ン１（もしくはレジストパターン５１）とサイドウォー
ル付着物５２とをマスクとしてゲート絶縁膜２２をエッ
チングすることにより、パターニングされたゲート絶縁
膜２２ａを残す。ゲート絶縁膜２２ａは、ゲートバスラ
イン１の両側に、サイドウォール付着物５２の厚さ分だ
け張り出した張り出し部２２ｂを有する。このエッチン
グは、２周波プラズマエッチング装置を用いて行われ
る。エッチングガスとして、ＣＦ4とＣＨＦ3との混合ガ
スが用いられる。例えば、ＣＨ4ガスとＣＨＦ3ガスの流
量を共に５０ｓｃｃｍとし、チャンバ内の圧力を４Ｐａ
とし、コイルへの投入電力を１ｋＷとする。基板下方の
載置台に投入する電力を、基板よりも上方のコイルに投
入する電力よりも大きくすることが好ましい。このよう
に電力を調節すると、イオン衝撃効果が大きくなり、異
方性の高いエッチングが行われる。より一般的には、基
板の下方に配置された高周波電力投入手段（基板載置台
に相当）に投入される電力が、基板の上方に配置された
高周波電力投入手段（コイルに相当）に投入される電力
よりも大きくなるように投入電力を調節することが好ま
しい。
【００７４】図１０（Ｄ）に示すように、レジストパタ
ーン５１及びサイドウォール付着物５２を除去する。こ
れらの除去は、フェノール系剥離液とアミン系有機溶媒
とを用いたウェット処理により行うことができる。
【００７５】図１０（Ｅ）に示すように、ゲートバスラ
イン１をマスクとし、張り出し部２２ｂを透過する条件
で、電流路パターン３に不純物イオンを注入する。より
具体的には、ｎチャネルＴＦＴを形成する領域に、ＰＨ
3イオンを、加速エネルギ５０ｋｅＶ、ドーズ量５×１
０15ｃｍ-2の条件で注入し、ｐチャネルＴＦＴを形成す
る領域に、ＢＦ2イオンを、加速エネルギ５０ｋｅＶ、
ドーズ量５×１０15ｃｍ-2の条件で注入する。
【００７６】この条件でイオン注入を行うと、電流路パ
ターン３のうち、張り出し部２２ｂの下方の領域の不純
物濃度が、露出している部分の不純物濃度よりも低くな
る。これにより、張り出し部２２ｂの下方に低濃度領域
３ｄが形成され、それよりも外側に高濃度領域３ｅが形
成される。
【００７７】低濃度領域３ｄとチャネルとの境界は、ゲ
ートバスライン１の縁により画定され、低濃度領域３ｄ
と高濃度領域３ｅとの境界は、ゲート絶縁膜２２ａの縁
により画定される。ゲート絶縁膜２２ａの縁は、図９
（Ｂ）に示したサイドウォール付着物５２の側面により
決定されるため、低濃度領域３ｄと高濃度領域３ｅとの
境界が、ゲートバスライン１に対して自己整合的に形成
される。
【００７８】低濃度領域３ｄの長さは、サイドウォール
付着物５２の厚さによって決まる。この厚さは、図９
（Ｂ）を参照して説明した導電膜１ａのエッチング条件
に依存する。従って、このエッチング条件を制御するこ
とにより、低濃度領域３ｄの長さを調節することができ
る。
【００７９】図９及び図１０では、図１の交差箇所１０
の部分においてＬＤＤ構造を形成する方法を説明した。
ところが、この方法では、交差箇所１１の部分において
もＬＤＤ構造になってしまう。交差箇所１１の部分がＬ
ＤＤ構造にならないためには、図１０（Ｅ）を参照して
説明したイオン注入工程の前に、交差箇所１１内の張り
出し部２２ｂを除去しておけばよい。この部分の除去
は、交差箇所１１及びその近傍を露出させる開口が形成
されたレジストパターンをマスクとして、ＣＦ4とＣＨ
Ｆ3との混合ガスを用いたＲＩＥにより行うことができ
る。
【００８０】第１の実施例では、ＬＤＤ構造部と非ＬＤ
Ｄ構造部とを混載させたが、ガラス基板上にＬＤＤ構造
のみのＴＦＴを形成する場合には、張り出し部２２ｂの
一部を除去する必要はない。
【００８１】次に、図１１を参照して、第４の実施例に
ついて説明する。上述の第３の実施例では、ＴＦＴを作
製する場合を例にとって、ＬＤＤ構造の形成方法を説明
したが、このＬＤＤ形成方法は、シリコンの単結晶基板
上にＭＩＳＦＥＴを作製する場合にも適用することが可
能である。第４の実施例では、シリコンの単結晶基板上
にＭＩＳＦＥＴが作製される。
【００８２】図１１（Ａ）に示した製造途中の基板断面
図は、第３の実施例の説明で参照した図９（Ａ）の状態
に対応する。図９（Ａ）の電流路パターン３が、図１１
（Ａ）の単結晶シリコン基板の活性領域６０に置き換わ
り、ゲート絶縁膜２２が、活性領域上に形成された酸化
シリコン膜６１に置き換わり、導電膜１ａが導電膜６２
に置き換わり、レジストパターン５１がレジストパター
ン６３に置き換わっている。
【００８３】第３の実施例で説明した図９（Ｂ）から図
１０（Ｅ）までの工程と同様の工程を経て、図１１
（Ｂ）に示したＭＩＳＦＥＴが得られる。このＭＩＳＦ
ＥＴは、ソース及びドレイン領域６５、酸化シリコンか
らなるゲート絶縁膜６１ａ、ＡｌＳｃ合金からなるゲー
ト電極６２により構成される。ソース及びドレイン領域
６５の各々は、低濃度領域６５ａと高濃度領域６５ｂと
を含むＬＤＤ構造とされている。
【００８４】従来のＭＩＳＦＥＴの製造方法では、低濃
度領域を形成するためのイオン注入と、高濃度領域を形
成するためのイオン注入とを別々に行っていた。上記第
４の実施例による方法では、１回のイオン注入で、低濃
度領域と高濃度領域とを形成することができる。
【００８５】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００８６】
【発明の効果】以上説明したように、本発明によれば、
マルチゲートＴＦＴのひとつのゲートの両側をＬＤＤ構
造とする。このため、ゲート長が短くなっても、製造工
程において高精度の位置合わせが必要とされない。ま
た、ＬＤＤ構造が採用されているため、オフ電流を少な
くすることができる。
【００８７】また、電流路パターンに不純物をドープ
し、斜めからレーザ照射を行って不純物を活性化させ
る。ゲート電極の陰になった部分では、不純物が活性化
されない。ゲート電極の延在する方向を９０°ずらせた
２つのＴＦＴを形成しておくと、一方のＴＦＴを片側Ｌ
ＤＤ構造とし、他方のＴＦＴを非ＬＤＤ構造とすること
ができる。
【図面の簡単な説明】
【図１】第１の実施例によるＴＦＴの平面図である。
【図２】第１の実施例によるＴＦＴの製造方法を説明す
るための基板の断面図である。
【図３】各種ＴＦＴのオン電流とオフ電流を示すグラフ
である。
【図４】オン電流とオフ電流の評価を行った各種ＴＦＴ
の概略平面図である。
【図５】マルチゲートＴＦＴの他の構成例を示す平面図
である。
【図６】第２の実施例による液晶表示用基板に用いられ
るＴＦＴの断面図である。
【図７】第２の実施例による液晶表示用基板の概略平面
図、及びＴＦＴの拡大平面図である。
【図８】マルチゲートＴＦＴの他の構成例を示す平面図
である。
【図９】第３の実施例によるＴＦＴの製造方法を説明す
るための基板の断面図（その１）である。
【図１０】第３の実施例によるＴＦＴの製造方法を説明
するための基板の断面図（その２）である。
【図１１】第４の実施例によるＴＦＴの製造方法を説明
するための基板の断面図である。
【符号の説明】
１ ゲートバスライン １ａ Ａｌ膜 ２ ドレインバスライン ３ 電流路パターン ４ａ、４ｂ、４ｃ コンタクトホール ５ 画素電極 １０、１１ 交差個所 ２０ ガラス基板 ２１ 下地ＳｉＯ2膜 ２２、２２ａ、２２ｂ ゲート絶縁膜 ２３ 層間絶縁膜 ２４ 保護膜 ３０ レジストパターン ３１ レーザビーム ３５ 画像表示領域 ３６ 周辺回路領域 ４０、４１、４２ ＴＦＴ ５１ レジストパターン ５２ サイドウォール付着物 ６０ シリコン基板 ６１ 酸化シリコン膜 ６２ 導電膜 ６３ レジストパターン ６５ ソース及びドレイン領域
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/8234 Ｈ０１Ｌ 27/08 １０２Ａ ５Ｆ０４８ 27/088 29/62 Ｇ ５Ｆ１１０ 27/08 ３３１ 29/78 ３０１Ｐ 29/43 ３０１Ｌ 29/78 ６１７Ｎ ６１８Ｃ ６２７Ｆ ６２７Ｃ (72)発明者 吉川 浩太 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 三島 康由 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H092 JA25 JA29 JA31 JA32 JA36 JA42 JA44 JB23 JB32 JB43 KA04 KA07 KA10 MA07 MA18 MA27 MA30 NA22 4M104 AA01 AA09 BB02 CC05 DD04 DD28 DD37 DD65 GG08 GG14 5F004 BA04 BB11 BB13 DA00 DA01 DA04 DA11 DA16 DA25 DB08 DB09 EB02 5F033 HH08 HH10 HH18 HH38 JJ08 JJ18 JJ38 KK04 KK08 KK18 PP15 QQ08 QQ09 QQ12 QQ37 RR04 RR06 SS02 SS15 TT02 TT08 VV15 5F040 DA02 DB03 DC01 EC04 EC21 EF02 FA03 FB01 FC11 FC18 FC21 5F048 AA01 AB10 AC04 BA16 BB01 BC01 BC03 BC06 BC16 BF02 BG05 5F110 AA06 AA16 BB02 BB04 CC02 DD02 DD13 EE03 EE06 EE28 EE32 EE44 FF02 FF30 GG02 GG13 GG23 GG25 GG28 GG45 HJ01 HJ04 HJ12 HJ23 HJ30 HL03 HL04 HL07 HL12 HM15 NN03 NN04 NN23 NN24 NN72 NN78 PP03 PP06 QQ04 QQ11

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性の主表面を有する基板の該主表面
    上に、半導体材料により形成され、電流路を画定する電
    流路パターンと、 少なくとも第１及び第２の交差個所で前記電流路パター
    ンと立体的に交差するゲートパターンであって、前記電
    流路パターンのうち該ゲートパターンと重なる領域にチ
    ャネル領域を画定する前記ゲートパターンと、 前記第１及び第２の交差個所において、前記電流路パタ
    ーンとゲートパターンとの間に配置されたゲート絶縁膜
    とを有し、 前記電流路パターンは、前記第１の交差個所に対応する
    チャネル領域の両側において、当該チャネル領域に接す
    る低濃度領域と該低濃度領域に接する高濃度領域とを有
    する低濃度ドレイン構造とされ、前記第２の交差個所に
    対応するチャネル領域に接する領域においては、前記低
    濃度領域の不純物濃度よりも高い不純物濃度を有する薄
    膜トランジスタ。
  2. 【請求項２】 絶縁性の主表面を有する基板の該主表面
    上に形成され、行方向に延在する複数のゲートバスライ
    ンと、 前記基板の主表面上に形成され、列方向に延在し、前記
    ゲートバスラインとの交差個所において、該ゲートバス
    ラインと絶縁された複数のドレインバスラインと、 前記ゲートバスラインとドレインバスラインとの交差個
    所ごとに配置された画素電極と、 前記ゲートバスラインとドレインバスラインとの交差個
    所ごとに配置された電流路パターンであって、該電流路
    パターンは、半導体材料で形成され、対応するゲートバ
    スラインと少なくとも２箇所で立体的に交差し、該ゲー
    トバスラインと重なる領域にチャネル領域が画定され、
    該電流路パターンの第１の端部が、対応するドレインバ
    スラインに電気的に接続され、第２の端部が、対応する
    画素電極に電気的に接続された前記電流路パターンと、 前記ゲートバスラインと電流路パターンとの交差個所に
    おいて、両者の間に配置されたゲート絶縁膜とを有し、 前記電流路パターンは、前記第１の端部寄りのチャネル
    領域の両側において、当該チャネル領域に接する低濃度
    領域と該低濃度領域に接する高濃度領域とを有する低濃
    度ドレイン構造とされ、前記第２の端部寄りのチャネル
    領域に接する領域においては、前記低濃度領域の不純物
    濃度よりも高い不純物濃度を有する液晶表示用基板。
  3. 【請求項３】 絶縁性の主表面を有し、該主表面内に画
    像表示領域と、該画像表示領域の脇に配置された周辺回
    路領域とが画定された基板を準備する工程と、 前記基板の主表面の画像表示領域上に、行列状に分布す
    る複数の第１の電流路パターンを形成するとともに、前
    記周辺回路領域上にも、第２の電流路パターンを形成す
    る工程であって、該第１及び第２の電流路パターンは、
    半導体材料で形成され、該第１の電流路パターンの各々
    は、少なくとも列方向に電流を流す部分を含み、該第２
    の電流路パターンは、少なくとも行方向に電流を流す部
    分を含むように、前記第１及び第２の電流路パターンを
    形成する工程と、 前記第１及び第２の電流路パターンをゲート絶縁膜で覆
    う工程と、 前記ゲート絶縁膜上に複数のゲートパターンを形成する
    工程であって、前記画像表示領域において、前記第１の
    電流路パターンの列方向に電流を流す部分と交差し、前
    記周辺回路領域において、前記第２の電流路パターンの
    行方向に電流を流す部分と交差するように前記ゲートパ
    ターンを形成する工程と、 前記ゲートパターンをマスクとして、前記第１及び第２
    の電流路パターンに不純物を注入する工程と、 前記第１及び第２の電流路パターンに、基板表面に対し
    て斜め方向からエネルギビームを照射して、添加された
    不純物を活性化させる工程であって、前記第１の電流路
    パターンにおいては、前記ゲートパターンの一方の側が
    影になり、前記第２の電流路パターンにおいては、前記
    ゲートパターンの両側に前記エネルギビームが照射され
    るように前記エネルギビームを照射する工程とを有する
    液晶表示用基板の製造方法。
  4. 【請求項４】 絶縁性の主表面を有し、該主表面内に画
    像表示領域と、該画像表示領域の脇に配置された周辺回
    路領域とが画定された基板と、 前記基板の主表面の画像表示領域上に形成され、行方向
    に延在する複数のゲートバスラインと、 前記基板の主表面の画像表示領域上に形成され、列方向
    に延在し、前記ゲートバスラインとの交差個所におい
    て、該ゲートバスラインから絶縁されている複数のドレ
    インバスラインと、 前記ゲートバスラインとドレインバスラインとの交差個
    所ごとに配置された画素電極と、 前記ゲートバスラインとドレインバスラインとの交差個
    所ごとに配置され、対応するドレインバスラインと画素
    電極とを接続する第１の薄膜トランジスタであって、該
    第１の薄膜トランジスタが、第１の方向に電流を流すチ
    ャネル領域、及び該チャネル領域を両側から挟むように
    配置された第１の不純物濃度を有する第１の不純物添加
    領域と該第１の不純物濃度よりも高い第２の不純物濃度
    を有する第２の不純物添加領域とを含み、対応するゲー
    トバスラインによりチャネル領域を流れる電流が制御さ
    れ、前記第１の不純物添加領域が、対応するドレインバ
    スラインに電気的に接続されている前記第１の薄膜トラ
    ンジスタと、 前記基板の主表面の周辺回路領域上に形成された第２の
    薄膜トランジスタであって、該第２の薄膜トランジスタ
    が、前記第１の方向と直交する第２の方向に電流を流す
    チャネル領域、及び該チャネル領域の両側の各々に配置
    された第３の不純物濃度を有する第４の不純物添加領域
    を含む前記第２の薄膜トランジスタとを有する液晶表示
    用基板。
  5. 【請求項５】 さらに、前記基板の主表面の周辺回路領
    域上に形成された第３の薄膜トランジスタを有し、該第
    ３の薄膜トランジスタが、前記第１の方向に電流を流す
    チャネル領域、及び該チャネル領域を両側から挟むよう
    に配置された第４の不純物濃度を有する第５の不純物添
    加領域と該第４の不純物濃度よりも高い第５の不純物濃
    度を有する第６の不純物添加領域とを含み、 前記第１及び第３の薄膜トランジスタがｎチャネルのト
    ランジスタであり、前記第２の薄膜トランジスタがｐチ
    ャネルのトランジスタである請求項４に記載の液晶表示
    用基板。
  6. 【請求項６】 表面の少なくとも一部に半導体領域が露
    出している基板の該表面上に絶縁膜を形成する工程と、 前記絶縁膜上に導電膜を形成する工程と、 前記導電膜の上面の一部を、レジストパターンで覆う工
    程と、 前記レジストパターンをマスクとし、前記導電膜をエッ
    チングする工程であって、エッチング中の反応生成物
    が、パターニングされた前記導電膜の側面上に付着する
    条件でエッチングする工程と、 パターニングされた導電膜及びその側面上に付着したサ
    イドウォール付着物をマスクとして、前記絶縁膜をエッ
    チングする工程と、 前記サイドウォール付着物を除去する工程と、 除去された前記サイドウォール付着物の下に露出した前
    記絶縁膜を透過する条件で、前記基板の半導体領域に不
    純物を注入する工程とを有する半導体装置の製造方法。
  7. 【請求項７】 前記基板が、絶縁性の下地基板と、その
    表面上に形成された半導体薄膜からなる前記半導体領域
    とを含む請求項６に記載の半導体装置の製造方法。
  8. 【請求項８】 前記導電膜をエッチングする工程におい
    て、２周波プラズマエッチング装置を用い、前記基板
    を、その導電膜側の面が上方を向くように該エッチング
    装置のチャンバ内に載置し、前記基板よりも上方に配置
    された高周波電力投入手段に投入される電力が、前記基
    板よりも下方に配置された他の高周波電力投入手段に投
    入される電力よりも大きくなるように投入電力を調節し
    てエッチングを行う請求項６または７に記載の半導体装
    置の製造方法。
  9. 【請求項９】 前記絶縁膜をエッチングする工程におい
    て、２周波プラズマエッチング装置を用い、前記基板
    を、その絶縁膜側の面が上方を向くように該エッチング
    装置のチャンバ内に載置し、前記基板よりも下方に配置
    された高周波電力投入手段に投入される電力が、前記基
    板よりも上方に配置された他の高周波電力投入手段に投
    入される電力よりも大きくなるように投入電力を調節し
    てエッチングを行う請求項６〜８のいずれかに記載の半
    導体装置の製造方法。
JP2000213685A 1999-08-31 2000-07-14 薄膜トランジスタ、液晶表示用基板及びその製造方法 Pending JP2001196594A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000213685A JP2001196594A (ja) 1999-08-31 2000-07-14 薄膜トランジスタ、液晶表示用基板及びその製造方法
KR1020000050446A KR100610172B1 (ko) 1999-08-31 2000-08-29 박막 트랜지스터, 액정표시용 기판 및 그 제조방법
TW089117629A TW512530B (en) 1999-08-31 2000-08-30 Thin film transistor, liquid crystal display substrate, and their manufacture methods
US09/651,876 US6628349B1 (en) 1999-08-31 2000-08-30 Liquid crystal display substrate having TFTS in both an image display area and in a peripheral circuit area
US10/315,628 US6912019B2 (en) 1999-08-31 2002-12-10 Method of manufacturing a semiconductor device
US10/624,074 US6884666B2 (en) 1999-08-31 2003-07-21 Thin film transistor, liquid crystal display substrate, and their manufacture methods

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP24532499 1999-08-31
JP11-245324 1999-08-31
JP30985099 1999-10-29
JP11-309850 1999-10-29
JP2000213685A JP2001196594A (ja) 1999-08-31 2000-07-14 薄膜トランジスタ、液晶表示用基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001196594A true JP2001196594A (ja) 2001-07-19

Family

ID=27333347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000213685A Pending JP2001196594A (ja) 1999-08-31 2000-07-14 薄膜トランジスタ、液晶表示用基板及びその製造方法

Country Status (4)

Country Link
US (3) US6628349B1 (ja)
JP (1) JP2001196594A (ja)
KR (1) KR100610172B1 (ja)
TW (1) TW512530B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003295793A (ja) * 2002-01-18 2003-10-15 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP2003330391A (ja) * 2002-01-18 2003-11-19 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
US6909240B2 (en) 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2007041612A (ja) * 2002-01-18 2007-02-15 Semiconductor Energy Lab Co Ltd 発光装置、電子機器
JP2007201073A (ja) * 2006-01-25 2007-08-09 Epson Imaging Devices Corp 半導体装置
JP2009152559A (ja) * 2007-11-27 2009-07-09 Toshiba Corp 半導体装置
JP2009188431A (ja) * 2001-10-30 2009-08-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2012035984A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2014013961A1 (ja) * 2012-07-19 2014-01-23 シャープ株式会社 液晶表示装置
JP2015079952A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置
JP2016045486A (ja) * 2014-08-22 2016-04-04 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 表示パネルのアレイ基板
CN110085677A (zh) * 2019-03-18 2019-08-02 昆山国显光电有限公司 驱动晶体管、阵列基板和显示面板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100864494B1 (ko) * 2002-06-17 2008-10-20 삼성전자주식회사 다결정 규소 박막 트랜지스터 어레이 기판 및 그의 제조방법
US20040149219A1 (en) * 2002-10-02 2004-08-05 Tomohiro Okumura Plasma doping method and plasma doping apparatus
US7846183B2 (en) * 2004-02-06 2010-12-07 Spinal Elements, Inc. Vertebral facet joint prosthesis and method of fixation
JP2006269808A (ja) 2005-03-24 2006-10-05 Mitsubishi Electric Corp 半導体装置および画像表示装置
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
KR100873702B1 (ko) * 2007-04-05 2008-12-12 삼성모바일디스플레이주식회사 평판 디스플레이용 박막 트랜지스터 및 그 제조방법
CN101398582B (zh) * 2007-09-28 2011-09-28 群康科技(深圳)有限公司 液晶显示装置
US8067287B2 (en) 2008-02-25 2011-11-29 Infineon Technologies Ag Asymmetric segmented channel transistors
CN103151267B (zh) * 2013-03-01 2015-07-15 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法
KR102155051B1 (ko) * 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
US10559661B2 (en) * 2017-12-01 2020-02-11 Nanya Technology Corporation Transistor device and semiconductor layout structure including asymmetrical channel region
CN112736094A (zh) * 2020-12-30 2021-04-30 武汉华星光电技术有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06265940A (ja) * 1992-09-25 1994-09-22 Sony Corp 液晶表示装置
JPH0837313A (ja) * 1994-05-20 1996-02-06 Mitsubishi Electric Corp アクティブマトリクス液晶ディスプレイおよびその製法
JPH0864830A (ja) * 1994-08-25 1996-03-08 Sharp Corp アクティブマトリクス基板およびその製造方法
JPH09298305A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置
JPH09331065A (ja) * 1996-06-07 1997-12-22 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JPH10104659A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164077A (en) * 1979-06-08 1980-12-20 Chiyou Lsi Gijutsu Kenkyu Kumiai Method for etching by gas plasma
US5728592A (en) * 1992-10-09 1998-03-17 Fujitsu Ltd. Method for fabricating a thin film transistor matrix device
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
KR100226366B1 (ko) * 1995-08-23 1999-10-15 아끼구사 나오유끼 플라즈마장치 및 플라즈마 처리방법
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JPH1197705A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路
TW381187B (en) * 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
JP3080055B2 (ja) * 1997-12-10 2000-08-21 日本電気株式会社 ドライエッチング方法
US6140162A (en) * 1998-06-19 2000-10-31 Lg Electronics Inc. Reduction of masking and doping steps in a method of fabricating a liquid crystal display
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
JP3660582B2 (ja) * 2000-12-04 2005-06-15 株式会社日立製作所 プラズマエッチング処理装置
JP4662647B2 (ja) * 2001-03-30 2011-03-30 シャープ株式会社 表示装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06265940A (ja) * 1992-09-25 1994-09-22 Sony Corp 液晶表示装置
JPH0837313A (ja) * 1994-05-20 1996-02-06 Mitsubishi Electric Corp アクティブマトリクス液晶ディスプレイおよびその製法
JPH0864830A (ja) * 1994-08-25 1996-03-08 Sharp Corp アクティブマトリクス基板およびその製造方法
JPH09298305A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置
JPH09331065A (ja) * 1996-06-07 1997-12-22 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
JPH10104659A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188431A (ja) * 2001-10-30 2009-08-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003295793A (ja) * 2002-01-18 2003-10-15 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
KR100937443B1 (ko) 2002-01-18 2010-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 이를 이용한 전자 기기
JP2007041612A (ja) * 2002-01-18 2007-02-15 Semiconductor Energy Lab Co Ltd 発光装置、電子機器
CN101673508B (zh) * 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
US7262556B2 (en) 2002-01-18 2007-08-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2012150483A (ja) * 2002-01-18 2012-08-09 Semiconductor Energy Lab Co Ltd 発光装置およびモジュール
US6909240B2 (en) 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2010002938A (ja) * 2002-01-18 2010-01-07 Semiconductor Energy Lab Co Ltd 発光装置
JP2003330391A (ja) * 2002-01-18 2003-11-19 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
CN101673508A (zh) * 2002-01-18 2010-03-17 株式会社半导体能源研究所 发光器件
JP4490403B2 (ja) * 2002-01-18 2010-06-23 株式会社半導体エネルギー研究所 発光装置
US10978613B2 (en) 2002-01-18 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP2012083771A (ja) * 2002-01-18 2012-04-26 Semiconductor Energy Lab Co Ltd 発光装置
JP2007201073A (ja) * 2006-01-25 2007-08-09 Epson Imaging Devices Corp 半導体装置
JP2009152559A (ja) * 2007-11-27 2009-07-09 Toshiba Corp 半導体装置
WO2012035984A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8884302B2 (en) 2010-09-15 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US8405092B2 (en) 2010-09-15 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2014013961A1 (ja) * 2012-07-19 2014-01-23 シャープ株式会社 液晶表示装置
JP2015079952A (ja) * 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置
US10797179B2 (en) 2013-09-13 2020-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having gate electrode overlapping semiconductor film
US11508852B2 (en) 2013-09-13 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11869977B2 (en) 2013-09-13 2024-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016045486A (ja) * 2014-08-22 2016-04-04 群創光電股▲ふん▼有限公司Ｉｎｎｏｌｕｘ Ｃｏｒｐｏｒａｔｉｏｎ 表示パネルのアレイ基板
CN110085677A (zh) * 2019-03-18 2019-08-02 昆山国显光电有限公司 驱动晶体管、阵列基板和显示面板
CN110085677B (zh) * 2019-03-18 2022-04-12 昆山国显光电有限公司 驱动晶体管、阵列基板和显示面板

Also Published As

Publication number Publication date
US20040016927A1 (en) 2004-01-29
US6912019B2 (en) 2005-06-28
US20030119230A1 (en) 2003-06-26
US6884666B2 (en) 2005-04-26
KR20010039847A (ko) 2001-05-15
TW512530B (en) 2002-12-01
KR100610172B1 (ko) 2006-08-09
US6628349B1 (en) 2003-09-30

Similar Documents

Publication Publication Date Title
JP2001196594A (ja) 薄膜トランジスタ、液晶表示用基板及びその製造方法
US5811835A (en) Thin-film transistor with edge inclined gates and liquid crystal display device furnished with the same
US7768010B2 (en) Poly crystalline silicon semiconductor device and method of fabricating the same
US20070257289A1 (en) Liquid crystal display device and fabricating method thereof
US9515190B2 (en) Method for manufacturing polysilicon thin film transistor
US20070007524A1 (en) Thin film transistor plate and method of fabricating the same
CN107331669A (zh) Tft驱动背板的制作方法
US11397359B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display panel
US10978495B2 (en) Array substrate and method of manufacturing the same, and display device
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
CN107316874B (zh) 阵列基板及其制作方法、显示装置
JPH09181328A (ja) アモルファスシリコン薄膜トランジスタを基板の表面に形成する方法
US7229860B2 (en) Method for manufacturing a thin film transistor using poly silicon
JPH098311A (ja) 薄膜半導体装置の製造方法とその構造
US20220406945A1 (en) Thin film transistor, display substrate and display device
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
JP3536518B2 (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JP3345756B2 (ja) 半導体装置の製造方法
CN114203726B (zh) 显示面板及其制备方法
JPS63158875A (ja) 薄膜トランジスタの製造方法
KR100961961B1 (ko) 박막 트랜지스터 표시판의 제조 방법
JPH1065173A (ja) 薄膜トランジスタとその製造方法
JP2001284597A (ja) 半導体装置及びその製造方法
JPH11354805A (ja) 電界効果型薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100420