JP2007041612A - 発光装置、電子機器 - Google Patents

Abstract

【課題】高開口率を実現する発光装置を提供する。
【解決手段】駆動トランジスタを隣接する２つの画素電極の間に配置された隔壁の下に配置された電流供給線の下方に配置し、駆動トランジスタのゲートをスイッチングトランジスタのソース側又はドレイン側の一方と電気的に接続し、駆動トランジスタのソース側又はドレイン側の一方を電流供給線と電気的に接続し、駆動トランジスタのソース側又はドレイン側の他方を隣接する２つの画素電極の一方に電気的に接続した配置とする。
【選択図】図１

Description

本発明は、エレクトロルミネッセンス(Electro Luminescence：ＥＬ)素子および、薄膜トランジスタ(以下ＴＦＴと表記)を基板上に作り込んで形成された電子表示装置の駆動方法に関する。特に半導体素子(半導体薄膜を用いた素子)を用いた発光装置に関する。また発光装置を表示部に用いた電子機器に関する。

なお、本明細書中では、ＥＬ素子とは、一重項励起子からの発光(蛍光)を利用するものと、三重項励起子からの発光(燐光)を利用するものの両方を示すものとする。

近年、自発光型素子として、ＥＬ素子を有した発光装置の開発が活発化している。発光装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極(陽極と陰極)間にＥＬ層が挟まれた構造となっている。発光装置の型式としては、パッシブマトリクス型とアクティブマトリクス型とがあるが、高解像度化に伴う画素数の増加や動画表示のため、高速な動作が要求されるものに関しては、アクティブマトリクス型が向いている。

アクティブマトリクス型有機ＥＬパネルの各画素には電圧を保持するために、保持容量(Ｃｓ)部が設けられている。実際の画素構成例を図１２(Ａ)に示す。また、図１２(Ｂ)は等価回路を示している。特許文献１で開示されているように、Ｃｓ部が大きく、その分有機ＥＬの発光面積が小さくなってしまう。Ｃｓ部の他にも画素を構成するＴＦＴ・配線・コンタクト・隔壁などの形状や数、配置の仕方が発光面積を小さくしてしまう要因となっている。発光面積が小さくなることによって、電流密度が高くなり、有機ＥＬの信頼性が著しく低下する。

また、無理に開口率を稼ごうとして、開口部を複雑な形状にしてしまうと、有機ＥＬ発光部のシュリンクを助長してしまうこともある。ここで、ＥＬ発光部のシュリンクとは、ＥＬ層が物理的に収縮する状態ではなく、ＥＬ素子の有効面積(ＥＬ素子が発光している部分の面積)が、端部より徐々に縮小していく状態をいう。つまり、開口部の形状が複雑になると、開口部の面積に対して、端部の長さがより長くなり、したがってシュリンクを助長することになってしまう。

特開平８−２３４６８３号

図２０に、アクティブマトリクス型ＥＬ表示装置の画素部の構成の例を示す。
点線枠２３００で囲まれた部分が画素部であり、その中に複数の画素を有する。
点線枠２３１０で囲まれた部分が１画素である。

ゲート信号線駆動回路から選択信号が入力されるゲート信号線(Ｇ１、Ｇ２、・・・、Ｇｙ)は、各画素が有するスイッチング用ＴＦＴ２３０１のゲート電極に接続されている。また、各画素が有するスイッチング用ＴＦＴ２３０１のソース領域とドレイン領域は、一方がソース信号線駆動回路から信号が入力されるソース信号線(Ｓ１〜Ｓｘ)に、他方が駆動用ＴＦＴ２３０２のゲート電極に接続されている。各画素の有する駆動用ＴＦＴ２３０２のソース領域とドレイン領域の一方は電流供給線(Ｖ１、Ｖ２、・・・、Ｖｘ)に、他方は、各画素が有するＥＬ素子２３０４の一方の電極に接続されている。また、表示期間中に、駆動用ＴＦＴ２３０２のゲート・ソース間電圧を保持するための容量手段２３０３を各画素に設けていても良い。

ＥＬ素子２３０４は、陽極と、陰極と、陽極と陰極の間に設けられたＥＬ層とを有する。ＥＬ素子２３０４の陽極が駆動用ＴＦＴ２３０２のソース領域またはドレイン領域と接続している場合、ＥＬ素子２３０４の陽極が画素電極、陰極が対向電極となる。逆に、ＥＬ素子２３０４の陰極が駆動用ＴＦＴ２３０２のソース領域またはドレイン領域と接続している場合、ＥＬ素子２３０４の陰極が画素電極、陽極が対向電極となる。

なお、本明細書において、対向電極の電位を対向電位という。なお、対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧が、画素電極と対向電極とに挟まれたＥＬ層に印加される。

このような発光装置の階調表示方法として、アナログ階調方式と、デジタル階調方式が挙げられる。デジタル階調方式としては面積階調や時間階調方式がある。

アナログ階調方式とデジタル階調方式のそれぞれの場合において、Ｃｓを設ける場合の値について説明する。

アナログ階調方式の場合は一般的に、１フレーム期間に１回、各画素にアナログ映像信号が書き込まれる。各画素へのアナログ映像信号入力はアナログ電圧、あるいはアナログ電流によって行われる。アナログ電圧の場合は、書き込まれたアナログ電圧がそのまま各画素の保持容量に蓄えられ、１フレーム期間(フレーム周波数６０Hzの場合１フレーム期間の長さは１６．６６ms)そのアナログ電圧を保持しなくてはならない。アナログ電流の場合は書き込まれた電流が各画素内で一旦アナログ電圧に変換される。そのアナログ電圧を１フレーム期間保持しなくてはならない。

また、デジタル階調方式の場合は、前述のように、デジタル映像信号を１フレーム期間に複数(ｎ)回書き込む必要がある。４ビット階調ならｎ＝４回以上、６ビット階調ならｎ＝６回以上となる。したがって、１フレーム期間をｎ個に分割した内、最も長いサブフレームの間保持できなくてはならない。

続いて、駆動用ＴＦＴとＥＬ素子の関係について説明する。

図１５(Ａ)に示すように、各画素の電流供給線・対向電源間には駆動用ＴＦＴ１５０５とＥＬ素子１５０６が直列に接続されている。ＥＬ素子１５０６に流れる電流は、図１５(Ｂ)の駆動用ＴＦＴのＶｄ−Ｉｄ曲線とＥＬ素子のＶ−Ｉ曲線の交点が動作点となり、そのときの駆動用ＴＦＴ１５０５のソース・ドレイン間電圧とＥＬ素子１５０５の両電極間の電圧に従って、電流が流れる。

駆動用ＴＦＴ１５０５のゲート・ソース間電圧(|Ｖ_GS|)が、ソース・ドレイン間電圧(|Ｖ_DS|)よりもしきい値電圧分以上大きいと、駆動用ＴＦＴ１５０５は線形領域で動作(定電圧駆動)し、それよりも小さいと、駆動用ＴＦＴ１５０５は飽和領域で動作(定電流駆動)する。

駆動用ＴＦＴ１５０５を線形領域で動作させる場合、すなわち動作点における駆動用ＴＦＴ１５０５の動作が線形領域に含まれる場合は、駆動用ＴＦＴ１５０５の|Ｖ_DS|がＥＬ素子１５０６の両電極間の電圧(|Ｖ_EL|)に比べて遥かに小さく、駆動用ＴＦＴ１５０５の特性ばらつきが、ＥＬ素子１５０６を流れる電流に殆ど影響しない。しかし、温度変化や経時変化によってＥＬ素子１５０６の抵抗が変化してしまうと、電流もその影響を受け変化してしまう。例えば、図１６(Ａ)に示すように、ＥＬ素子１５０６が劣化し、その電圧−電流特性が１６０１から１６０２へと変化すると、動作点もまた、１６０３から１６０４へと変化する。
このとき、駆動用ＴＦＴ１５０５が線形領域で動作していると、動作点の移動に伴い、ΔＩ_Dだけ、ＥＬ素子１５０６を流れる電流値が減少することになる。したがって輝度が低下する。

これに対し、駆動用ＴＦＴ１５０５を飽和領域で動作させた場合では、図１６(Ｂ)に示すように、ＥＬ素子の劣化によってＥＬ素子１５０６の電圧−電流特性が１６１１から１６１２へと変化しても、駆動用ＴＦＴ１５０５のドレイン電流(Ｉ_DS)が一定のため、動作点が１６１３から１６１４に変化しても、ＥＬ素子１５０６には一定の電流が流れる。そのため、輝度の変動が駆動用ＴＦＴ１５０５を線形領域で動作させたときと比べて少ない。

駆動用ＴＦＴのチャネル長・チャネル幅の設定や、駆動用ＴＦＴやＥＬ素子の特性・駆動電圧によっては動作点を全て飽和領域に持ってくることも出来る。

しかし、駆動用ＴＦＴ１５０５を飽和領域で動作させた場合では、ＥＬ素子１５０６に流れる電流値を決めているのはＴＦＴのＶ_GS−Ｉ_DS特性のみに依存するため、駆動用ＴＦＴ１５０５の特性が各画素でばらつくと、そのままＥＬ素子１５０６の発光輝度のばらつきに反映される。また、保持期間中のＶ_GSの変化も流れる電流に大きく影響する。飽和領域におけるＩ_DSは、式(１)で表される。

スイッチング用ＴＦＴ１５０４のオフリーク電流により、駆動用ＴＦＴ１５０５のゲート電極の電荷はソース信号線１５０１にリークし、それにともなって駆動用ＴＦＴの|Ｖ_GS|が変化するため、Ｉ_DSも変化してしまう。よって、スイッチング用ＴＦＴ１５０４からの電荷のリークによる、駆動用ＴＦＴのＶ_GS損失を補うための容量が必要となる。これを保持容量と呼んでいる。保持容量の大きさは、駆動用ＴＦＴのＶ_GS−Ｉ_DS特性と、ＥＬ素子１５０６の輝度が１階調分変化するのに伴う電流値の変化量ΔＩ_ELの関係で決まる。式(１)からもわかるように、Ｉ_DSはＶ_GSの２乗に比例するため、|Ｖ_GS|の変化に対してＩ_DSは大変敏感である。ΔＩ_ELから、駆動用ＴＦＴ１５０５に許容されるＶ_GSの変化量ΔＶ_GSを求める。必要な保持容量の大きさはスイッチング用ＴＦＴのオフリーク電流値Ｉ_off、および保持時間から、式(２)(３)を用いて決定する。ここでΔｔは微小時間、ΔＶ_GSは、駆動用ＴＦＴ１５０５のゲート・ソース間電圧の増分である。

１フレーム期間に複数回の書き込み動作を行うデジタル階調方式に比べて、アナログ階調方式は１フレームに１回しか書き込まれないので、保持時間が長くなり、より大きな保持容量が必要となる。

また、前述の理由から各画素の駆動用ＴＦＴのチャネル長は長く保つ必要があり、駆動用ＴＦＴサイズが大きくなることにより開口率が下がってしまう。

本発明は、前述の課題を鑑みてなされたものであり、駆動用ＴＦＴのばらつきが映像の画質に影響しにくく、かつ高開口率を実現する発光装置を提供することを課題とする。

課題を解決するために、本発明では以下のような手段を講じた。

本発明の発光装置においては、画素部に、大きなＣｓ部を設けず、駆動用ＴＦＴのチャネル長・チャネル幅を大きくし、駆動用ＴＦＴのゲート電極と、チャネル形成領域との間の容量(チャネル容量)をＣｓとして利用する。

図１８のように、ＴＦＴ電極はゲート絶縁膜１８０３を挟んで、ゲート電極１８０４、ソース電極１８０７、ドレイン電極１８０８で構成されている。そのため各端子間、ゲート電極１８０４・ソース電極１８０７・ソース領域１８０２ａ間にはゲート・ソース間容量１８１１、１８１２が、ゲート電極１８０４・ドレイン電極１８０８・ドレイン領域１８０２ｂ間にはゲート・ドレイン間容量１８１３、１８１４が本質的に存在する。

ＴＦＴをＯＮさせるのに必要なゲート・ソース間電圧が、ＴＦＴのゲート電極１８０４とソース領域１８０２ａ間に印加されれば、チャネル形成領域１８０９内にチャネル１８１０が形成されドレイン電流が流れる。この時ゲート電極１８０４とチャネル間にチャネル容量１８１５が発生する。

ゲート電極１８０４、ソース電極１８０７、ドレイン電極１８０８の電圧条件によってチャネル領域は変化するため、チャネル容量も変化する。

電圧条件によるチャネル領域の変化を、図１７を用い説明する。ここにはＰチャネル型ＴＦＴを例として用いた。

図１７の(Ｂ)のように、ＴＦＴがＯＦＦ状態の場合、チャネル形成領域１７０４にチャネルは形成されないため、チャネル容量は無視出来る。

次に、図１７(Ｃ)のように、ＴＦＴを線形領域で動作する場合、ソース・ドレイン間全面にチャネル１７０６が形成され、正孔はソースからドレインに向けて直線的に減少するように分布する。チャネル形成領域の半導体全表面に正孔が存在するため、充分なチャネル容量が確保出来る。

次に、図１７(Ｄ)のように、ＴＦＴを飽和領域で動作する場合、チャネル１７０６は形成されるが、ドレイン側の半導体表面には正孔の分布がない状態になる。しかし、ソース側の半導体表面には正孔が存在するため、ゲート・ソース間に充分な容量が確保出来る。

また、画素のレイアウトを行う際に、隔壁の下に配線を配置し、配線の下に駆動用ＴＦＴを配置することで、駆動用ＴＦＴのサイズが大きくなっても開口率を稼ぐことが出来る。また、３トランジスタ型の場合スイッチング用ＴＦＴと消去用ＴＦＴを直線状に配置することで開口率を稼ぎ、シンプルな開口部にすることが出来る。ここで直線状とは必ずしも厳密に一直線でなくともよい。開口率を上げることによりＥＬ素子を同じ輝度にしても電流密度が下がり、劣化速度が遅くなる。また、シンプルな開口部にすることでＥＬ素子のシュリンクの影響を受けにくくなる。

本発明の構成を以下に記す。

本発明の発光装置は、駆動用トランジスタと接続する発光素子と、スイッチング用ＴＦＴと、消去用ＴＦＴとを有する画素を、複数個備えた発光装置であって、 前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量部は、前記駆動用トランジスタのゲート電極と半導体層とそれらの間に設けられた絶縁膜によって設けられたことを特徴としている。

本発明の発光装置は、 駆動用トランジスタと接続する発光素子と、スイッチング用ＴＦＴと、消去用ＴＦＴとを有する画素を、複数個備えた発光装置であって、 前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量部は、前記駆動用トランジスタのゲート電極とソース領域を形成する半導体層、あるいは前記駆動用トランジスタのゲート電極とドレイン領域を形成する半導体層と、前記ゲート電極と前記半導体層との間に設けられた絶縁膜によって設けられたことを特徴としている。

本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング用トランジスタと、消去用トランジスタと、駆動用トランジスタとを有する発光装置であって、 前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量は、前記駆動用トランジスタのゲート電極とチャネル形成領域との間の容量によって設けられたことを特徴としている。

本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング用トランジスタと、消去用トランジスタと、駆動用トランジスタとを有する発光装置であって、 前記駆動用トランジスタのゲート・ソース間電圧を保持するための容量は、前記駆動用トランジスタのゲート電極とソース領域との間、あるいは前記駆動用トランジスタのゲート電極とドレイン領域との間の容量とによって設けられたことを特徴としている。

本発明の発光装置は、 駆動用トランジスタと接続する発光素子と、スイッチング用ＴＦＴと、消去用ＴＦＴを有する画素を、複数個備えた発光装置であって、 前記ソース信号線と、前記電流供給線と、前記駆動用トランジスタとはいずれも、前記複数の画素の隣接する発光エリアを隔てる位置に形成された絶縁膜と重なり合う位置に配置されていることを特徴としている。

本発明の発光装置は、 発光素子を備えた複数の画素を有し、 前記複数の画素はそれぞれ、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、スイッチング用トランジスタと、駆動用トランジスタとを有する発光装置であって、 前記ソース信号線と、前記電流供給線と、前記駆動用トランジスタとはいずれも、前記複数の画素の隣接する発光エリアを隔てる位置に形成された絶縁膜と重なり合う位置に配置されていることを特徴としている。

本発明の発光装置において、 前記スイッチング用トランジスタと前記消去用トランジスタとは、 前記スイッチング用トランジスタのソース領域におけるある一点とドレイン領域におけるある一点および、前記消去用トランジスタのソース領域におけるある一点とドレイン領域におけるある一点が、いずれも１つの直線上に含まれる位置に配置されていることを特徴としている。

本発明の発光装置において、 前記駆動用トランジスタは、前記ソース信号線の一部あるいは、前記電流供給線の一部と重なり合う位置に配置されていることを特徴としている。

本発明の発光装置において、 前記駆動用トランジスタのチャネル領域を形成する半導体層は、Ｕ字状、Ｓ字状、渦巻状、あるいはミアンダ状に形成されていることを特徴としている。

本発明の発光装置において、 前記駆動用トランジスタのチャネル長がＬ、チャネル幅がＷであるとき、 Ｌ×Ｗ＞２００μｍ²であることを特徴としている。

本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧がＶ_GS、ソース・ドレイン間電圧がＶ_DS、しきい値電圧がＶ_thであるとき、 |Ｖ_DS|＜|Ｖ_GS|−|Ｖ_th|となるように駆動されることを特徴としている。

本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧がＶ_GS、ソース・ドレイン間電圧がＶ_DS、しきい値電圧がＶ_thであるとき、 |Ｖ_DS|≧|Ｖ_GS|−|Ｖ_th|となるように駆動されることを特徴としている。

本発明の発光装置において、 前記駆動用トランジスタのゲート・ソース間電圧が、４Ｖ以上１４Ｖ以下となるように駆動されることを特徴としている。

本発明の発光装置において、 前記駆動用トランジスタのチャネル長がＬ、チャネル幅がＷであるとき、 Ｌ＞５Ｗであることを特徴としている。

本発明の発光装置において、 前記駆動用のトランジスタのチャネル長がＬ、チャネル幅がＷであるとき、 Ｒ、Ｇ、Ｂの発光色を呈するそれぞれの画素が有する前記駆動用トランジスタにおけるＬ／Ｗはそれぞれ異なることを特徴としている。

本発明のとおり、駆動用ＴＦＴのサイズを大きくし、かつチャネル幅Ｗに対してチャネル長Ｌを大きくすることによって、飽和領域における電流特性の均一さに優れたＴＦＴを、それぞれの画素の駆動用ＴＦＴとして用いることが出来、かつ駆動用ＴＦＴのばらつきがＥＬ素子の発光輝度に影響しにくくすることが出来る。また、保持容量を、駆動用ＴＦＴのチャネル容量によってまかない、かつ発光エリア外の隔壁と重なり合う位置に配置することによって、高開口率化が期待出来る。

［実施形態１］
まず図１を用いて説明する。ここでの発光装置は、フルカラー表示をするものとし、それぞれ、赤色を発光する画素(Ｒ)の駆動用ＴＦＴのソース領域とドレイン領域のうちの一方は赤色用の電流供給線に接続されていて、緑色を発光する画素(Ｇ)の駆動用ＴＦＴのソース領域とドレイン領域のうちの一方は緑色用の電流供給線に接続されていて、青色を発光する画素(Ｂ)の駆動用ＴＦＴのソース領域とドレイン領域のうちの一方は青色用の電流供給線に接続されている。ＲＧＢそれぞれのＥＬ素子はストライプ状に塗り分けられる。

図１では隔壁は発光エリア５００７以外の領域を覆っていて、隔壁５０２０のうち、前記ストライプと平行な方向に設けられた隔壁が塗り分けマージンとなる。この時、塗り分けマージン用の隔壁がある場所は発光エリアに用いることができないので、隔壁の下にソース信号線５００１と電流供給線５００３を配置する。次に、ソース信号線５００１と電流供給線５００３の下に駆動用ＴＦＴ５００５を配置する。この時隣り合う画素が有するソース信号線や電流供給線の下であっても良い。

このような配置としたとき、駆動用ＴＦＴのゲート電極は、電流供給線の一部と重なり合うように配置される。電流供給線は、常に一定電位に固定されているため、駆動用ＴＦＴのゲート電極と、電流供給線との間の容量を、Ｃｓの一部として利用することも出来る。

駆動用ＴＦＴ５００５は保持容量を兼ね、更に特性バラツキも抑えるために、チャネル長×チャネル幅が大きくなっている。しかし、駆動用ＴＦＴ５００５を塗り分けマージン用隔壁の下に配置することでチャネル長×チャネル幅が大きくなっても開口率が低くなることを避けることが出来る。

［実施形態２］
次に、画素を構成するＴＦＴが３トランジスタ型の場合は、駆動用ＴＦＴを除く、スイッチング用ＴＦＴと消去用ＴＦＴの２つを直線状に配置することで開口率を稼ぎ、更にシンプルな開口部にすることが出来る。開口部をシンプルに、より長方形に近い形にすることでシュリンクの影響を少なくすることが出来る。

［実施形態３］
また、駆動用ＴＦＴのチャネル長とチャネル幅を決める際は、なるべくチャネル長×チャネル幅を大きくとることを目標とし、駆動用ＴＦＴを飽和領域で動作させる場合はチャネル幅に比べチャネル長を長くし、Ｖ_GSがしきい値電圧の影響を受けにくい値にする必要がある。チャネル長を大きくすることで駆動用ＴＦＴの飽和領域特性もよりフラットになる。この時、Ｖ_GSを大きくしすぎると消費電力が大きくなる事や、駆動用ＴＦＴの耐圧が問題となるため、|Ｖ_GS|を４Ｖ以上１４Ｖ以下の間になるようにチャネル長・チャネル幅を調整すると良い。

実施形態１〜３によって、駆動用ＴＦＴのサイズを大きくし、かつチャネル幅Ｗに対してチャネル長Ｌを大きくすることによって、飽和領域における電流特性の均一さに優れたＴＦＴを、それぞれの画素の駆動用ＴＦＴとして用いることが出来、かつ駆動用ＴＦＴのばらつきがＥＬ素子の発光輝度に影響しにくくすることが出来る。

さらに、保持容量を、駆動用ＴＦＴのチャネル容量によってまかない、かつ発光エリア外の隔壁と重なり合う位置に配置することによって、高開口率化が期待出来る。

［実施形態４］
ＥＬ素子においては、一般的にはＲ、Ｇ、Ｂそれぞれで発光効率が異なり、したがって均一な輝度を得るのに必要な電流値も異なる。因って駆動用ＴＦＴの電流能力が全て同一である場合、電流値に差をつけるにはＶｇｓに差をつける必要がある。故にＲ、Ｇ、ＢそれぞれのＥＬ素子の発光効率の差が大きい場合にはＶｇｓの差が大きくなり電圧設定が困難になる場合がある。

この場合は、Ｒ、Ｇ、Ｂそれぞれで、駆動用ＴＦＴのチャネル長／チャネル幅を変え、電流能力を調整すれば良い。またこの際、駆動用ＴＦＴチャネル長、チャネル幅を駆動用ＴＦＴが塗り分けマージン用隔壁の領域を出ない範囲で調整することでＲＧＢで開口率が同一となる。また、ＲＧＢそれぞれの、チャネル長×チャネル幅が大きくなるよう調整することで、チャネル容量が十分に確保できる。

以下に、本発明の実施例について記載する。

［実施例１］
図１３に、実測したＰチャネル型ＴＦＴのゲート・ソース間容量、ゲート・ドレイン容量の値を示す。Ｖ_GSは−６Ｖとし、Ｖ_DSを１６Ｖ〜−１６Ｖまで変化させている。Ｖ_DSがおよそ−５Ｖから、それよりも低くなる領域で、飽和領域となっている。図１３(Ａ)と(Ｂ)との和が駆動用ＴＦＴの容量となる。

図１７(Ｃ)で説明したように、駆動用ＴＦＴを線形領域で駆動させた場合、半導体全表面にチャネルが形成されるため、充分な容量が確保出来る。

駆動用ＴＦＴを飽和領域で駆動させた場合は、図１７(Ｃ)で説明したようにドレイン領域側にはチャネルが形成されず、図１３(ｂ)で見るようにゲート・ドレイン間容量は０に近い値となる。しかし、ソース領域側にはチャネルが形成されるため、図１３(ａ)で見えるようにゲート・ソース間容量で充分まかなうことが出来る。したがって、駆動用ＴＦＴを飽和領域で駆動させたい場合は、駆動用ＴＦＴにＰチャネル型を使うと充分なチャネル容量が確保出来る。

上記説明から、各画素内で大きなＣｓ部を設けず、駆動用ＴＦＴのチャネル容量を利用することで開口率を稼ぐことが出来る。また、チャネル長×チャネル幅が大きくなることで、駆動用ＴＦＴを構成する半導体の結晶性のバラツキが平均化されること等によって、素子自体のＩｏｎバラツキも低減される。

また、駆動用ＴＦＴを飽和領域で駆動させる場合でも各画素での駆動用ＴＦＴのＶｇｓ−Ｉｄｓ特性のバラツキが問題となる。その場合、ＥＬ素子に流す電流はそのままでチャネル幅よりもチャネル長を充分大きくすることで、飽和領域の飽和特性も改善される。反面チャネル長を大きくしたことによって、ＥＬに供給される電流値が減少するので、Ｖ_GSを高くすることで、所望の電流をＥＬ素子に供給するようにする。従ってＶ_GSがしきい値を充分上回る値となることで、Ｖ_GSがしきい値バラツキの影響を受けにくくなり、Ｉ_DSバラツキをより低減することが出来る。チャネル長を長くすることで飽和特性が良いと飽和領域内ではＩ_DSがほぼ一定になっているため、ＥＬ素子の劣化などにより抵抗が変化しても同じ電流量がＥＬ素子に供給される。

図１４には、チャネル長×チャネル幅を大きくし、チャネル幅に対してチャネル長を充分大きくしたＴＦＴの実測したＩｄｓのバラツキを示す。

|Ｖ_GS|を５Ｖ、|Ｖ_DS|を８Ｖと固定し、チャネル長・チャネル幅の異なる素子について、それぞれ複数の素子を用いてＩ_DSを測定した。図１４で分かるように、Ｉ_DSのバラツキは、チャネル形成領域の面積(チャネル長×チャネル幅)を大きくすることによって抑えることが出来る。また、図１４の|Ｖ_GS|５Ｖと８Ｖを比較すると、Ｖ_GSがＶ_thを大きく上回ると、よりＩ_DSのバラツキを抑えられることが分かる。

［実施例２］
ここでは図１を用い、２トランジスタ型の画素の構成・レイアウトについて説明する。

図１の画素はソース信号線５００１、ゲート信号線５００２、電流供給線５００３、スイッチング用ＴＦＴ５００４、駆動用ＴＦＴ５００５、画素電極５００６、発光エリア５００７以外を覆う隔壁で構成されていて、スイッチング用ＴＦＴ５００４のゲート電極はゲート信号線５００２と接続され、ソース側はソース信号線５００１と接続され、ドレイン側は駆動用ＴＦＴ５００５のゲート電極と接続されている。また、駆動用ＴＦＴ５００５のソース側は電流供給線５００３と接続され、ドレイン側は画素電極５００６と接続されている。

発光エリア５００７以外を覆う隔壁のうち、隣接する左右の画素の間に設けられた隔壁は、ＲＧＢを塗り分ける際に必要とされる塗り分けマージンとなる。隣り合って隣接する左右の画素間に設けられる隔壁の幅は、３０μm前後とするのが望ましい。

この時、塗り分けマージン用の隔壁は発光エリアとしては用いることができないため、幅３０μmの下にソース信号線５００１と電流供給線５００３を配置する。次に、ソース信号線５００１と電流供給線５００３の下に駆動用ＴＦＴ５００５を配置する。この時隣り合う画素が有するソース信号線や電流供給線の下であっても良い。

また、保持容量は駆動用ＴＦＴ５００５の、半導体層５０１４とゲート電極５０１６の間にあるゲート絶縁膜５０１５で作られるチャネル容量で兼ねることが出来る。

この時保持時間の短いデジタル階調で、保持時間が１ｍｓ、駆動用ＴＦＴのＩｏｆｆ＝１ｐＡとし、ＥＬ素子の発光輝度が１階調変化する時の駆動用ＴＦＴのＶｇｓの変化量ΔＶｇｓは０．０２Ｖ程度とする。式(３)より、その時必要な保持容量は５０ｆＦとなる。ゲート絶縁膜５０１５の厚さを１２０ｎｍとし、比誘電率を４とすると、チャネル長×チャネル幅＝２００μｍ²で約６０ｆＦのチャネル容量となる。したがって、充分な容量を作るため、駆動用ＴＦＴ５００５のチャネル長×チャネル幅は２００μｍ²以上であることが望ましい。

また、駆動用ＴＦＴ５００５のチャネル長×チャネル幅が大きい程、素子自体のバラツキも低減されるので、なるべく大きくなることを目標とすると良い。

駆動用ＴＦＴ５００５を飽和領域で駆動させる場合は、チャネル幅に比べチャネル長を大きくし、Ｖｇｓがしきい値の影響を受けにくい値にすると良い。この時、チャネル長／チャネル幅が５以上であることが望ましい。チャネル長を大きくすることで駆動用ＴＦＴの飽和領域特性もよりフラットになる。しかし、Ｖ_GSを大きくしすぎると消費電力が大きくなる事や、駆動用ＴＦＴの耐圧が問題となるため、|Ｖ_GS|を４Ｖ以上１４Ｖ以下の間になるようにチャネル長とチャネル幅を調整すると良い。

駆動用ＴＦＴ５００５のチャネル長を長くするため、半導体層５０１４のように縦方向にまっすぐさせると良い。開口率を落とさず、駆動用ＴＦＴ５００５のチャネル長を長くでき、チャネル幅もある程度大きくすることが出来る。

開口率が高いと、ＥＬ素子に対する電流密度が低くなり長寿命化に繋がり、開口部もシンプルな形になっているため、シュリンクの影響も受けにくくなる。

スイッチング用ＴＦＴ５００４は図ではダブルゲートになっているが、シングルゲートでも良いし、３本以上のマルチゲートでも良い。

図２(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層とした例である。図２(Ａ)中、α‐α’間の断面を示したものが図２(Ｂ)である。駆動用ＴＦＴ５１０５のように半導体層を縦方向に蛇行させても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５１０５のチャネル長をより長くすることが出来る。

図３(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層とした例である。図３(Ａ)中、α‐α’間の断面を示したものが図３(Ｂ)である。駆動用ＴＦＴ５２０５のように半導体層をＵ字型にしても良い。半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５２０５のチャネル長をより長くし、チャネル幅もある程度大きくすることが出来る。

図４(Ａ)は図１(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層とした例である。図４(Ａ)中、α‐α’間の断面を示したものが図４(Ｂ)である。駆動用ＴＦＴ５３０５のように半導体層をミアンダ形状としても良い。
ここで、ミアンダとは、「meander：曲がりくねって流れる」という意味を有し、ミアンダ形状とは、半導体層の形状が曲がりくねっている様子を指す。半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５３０５のチャネル長をより長くし、チャネル幅もある程度大きくすることが出来る。

［実施例３］
ここでは図５を用い、３トランジスタ型の画素の構成・レイアウトについて説明する。

ＳＥＳ駆動をする場合の消去用トランジスタ５５０６を追加し、ゲート電極に消去用の信号を入力する第２のゲート信号線５５０３が接続され、ソース電極と電流供給線５５０４が接続され、ドレイン電極とスイッチング用ＴＦＴ５５０５のドレイン電極・駆動用ＴＦＴ５５０７のゲート電極が接続されている。

３トランジスタ型の場合、スイッチング用ＴＦＴ５５０５と消去用ＴＦＴ５５０６の２つのＴＦＴを、第１のゲート信号線５５０２と第２のゲート信号線５５０３の間に、横に並べ直線状に配置する。スイッチング用ＴＦＴ５５０５のドレイン領域と消去用ＴＦＴ５５０６のドレイン領域を重ねても良い。この時、スイッチング用ＴＦＴ５５０５のソース領域のある一点とドレイン領域のある一点と消去用ＴＦＴ５５０６のソース領域のある一点とドレイン領域のある一点が１つの直線上に並ぶように配置する。

上記のように配置することで開口率を上げ、開口部もシンプルな形状にすることが出来る。

図６(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層とした例である。図６(Ａ)中、α‐α’間の断面を示したものが図６(Ｂ)である。駆動用ＴＦＴ５６０７のように半導体層を縦方向に蛇行させても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５６０７のチャネル長をより長くすることが出来る。

図７(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層とした例である。図７(Ａ)中、α‐α’間の断面を示したものが図７(Ｂ)である。駆動用ＴＦＴ５７０７のように半導体層をＵ字型にしても良い。半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５７０７のチャネル長をより長くし、チャネル幅もある程度大きくすることが出来る。

図８(Ａ)は図５(Ａ)における半導体層に代えて、パターニング形状の異なる半導体層とした例である。図８(Ａ)中、α‐α’間の断面を示したものが図８(Ｂ)である。駆動用ＴＦＴ５８０７のように半導体層をミアンダ形状にしても良い。
半導体層をこのような形状とすることで、開口率を落とさず、駆動用ＴＦＴ５８０７のチャネル長をより長くし、チャネル幅もある程度大きくすることが出来る。

図１０（Ａ）は図５（Ａ）における半導体層に代えて、パターニング形状の異なる半導体層とした例である。図１０（Ａ）中、α‐α’間の断面を示したものが図１０（Ｂ）である。駆動ＴＦＴの半導体層の大きさを５９０７のようにし、保持容量が駆動ＴＦＴのゲート容量だけでは充分でない場合は保持容量部５９１０を形成しても良い。保持容量５９１０を隔壁５９２０の下に形成することで、開口率を落とさず、充分な保持容量を得ることができる。

さらに、実施例２および本実施例にて示した構成の画素においては、駆動用ＴＦＴを飽和領域で動作させることによって、駆動用ＴＦＴのソース・ドレイン間電圧に関係なく、駆動用ＴＦＴのゲート・ソース間電圧のみによって、ＥＬ素子に供給する電流値を制御することが出来る。この場合、駆動用ＴＦＴは定電流源として機能することが出来るため、発光装置の画素部周辺に一体形成、もしくは外付けで供給される駆動回路に電流源回路を追加する必要がないため、装置の省スペース化にも貢献出来る。

［実施例４］
図９(Ａ)に示すように、携帯電話等の電子機器の表示部として発光装置が使用される場合は、モジュール９０１という形で内蔵される。ここで、モジュール９０１とは、発光装置と、発光装置を駆動するための信号処理用ＬＳＩ、メモリ等を実装した基板とを接続した形態を指す。

モジュール９０１をブロック図として、図９(Ｂ)に示す。モジュール９０１は、電源部９１１、信号制御部９１２、ＦＰＣ９１３、発光装置９１４を有する。
電源部９１１は、外部バッテリーより供給される電源より、ソース信号線駆動回路、ゲート信号線駆動回路、発光素子等に、それぞれ所望の複数の電圧値の電源を生成し、供給する。信号制御部９１２には、映像信号、同期信号が入力され、発光装置９０１にて処理が出来るように、各種信号の変換を行う他、ソース信号線駆動回路、ゲート信号線駆動回路を駆動するためのクロック信号等を生成する。

本実施例にて示したモジュール９０１は、発光装置９１４と、電源部９１１および信号制御部９１２とは独立して作成されているが、これらを基板上に一体形成して作製しても良い。

続いて、図１１に、図９にて示したモジュール９０１に含まれる発光装置９１４の詳細な構成について示す。

発光装置は、基板１００１上に画素部１００３、ソース信号線駆動回路１００４、ゲート信号線駆動回路１００５、１００６、ＦＰＣ１００７等によって構成される。対向基板１００２は、ガラス等の透明材料でも良いし、金属材料でも良い。基板１００１と対向基板１００２との間は、充填材等によって密閉され、さらにＥＬ素子の水分による劣化等を防止するための乾燥剤等が封入される場合もある。

図１１(Ｂ)に、上面図を示す。基板中央部には、画素部１００３が配置され、その周辺部には、ソース信号線駆動回路１００４、ゲート信号線駆動回路１００５、１００６が配置されている。ソース信号線駆動回路１００４の周辺には、電流供給線１０１１、対向電極コンタクト１０１３等が配置されている。ＥＬ素子の対向電極は、画素部全面に形成されており、前記対向電極コンタクト１０１３によってＦＰＣ１００７を通じ、対向電位が与えられる。ソース信号線駆動回路１００４、ゲート信号線駆動回路１００５、１００６を駆動するための信号、および電源の供給は、ＦＰＣ１００７を通じて、外部より行われる。

また、基板１００１と対向基板１００２とを貼り合わせるためのシール材１０１４は、図１１(Ｂ)に示すように、ソース信号線駆動回路１００４、ゲート信号線駆動回路１００５、１００６の一部に重なるように形成されていても良い。このようにすると、発光装置の狭額縁化が期待出来る。

［実施例５］
本実施例では、本発明を用いて発光装置を作製した例について、図１９を用いて説明する。

図１９は、ＴＦＴが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図１９(Ｂ)は、図１９(Ａ)のＡ−Ａ’における断面図、図１９(Ｃ)は図１９(Ａ)のＢ−Ｂ’における断面図である。

基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとを囲むようにして、シール材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとの上にシーリング材４００８が設けられている。よって画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、基板４００１とシール材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。シール材４００９は、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとの一部と重なり合うように設けられていても良い。

また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、複数のＴＦＴを有している。図１９(Ｂ)では代表的に、下地膜４０１０上に形成された、ソース信号線駆動回路４００３に含まれるＴＦＴ(但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦＴを図示する)４２０１及び画素部４００２に含まれるＴＦＴ４２０２を図示した。

ＴＦＴ４２０１及び４２０２上には層間絶縁膜(平坦化膜)４３０１が形成され、その上にＴＦＴ４２０２のドレインと電気的に接続する画素電極(陽極)４２０３が形成される。画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることが出来る。また、前記透明導電膜にガリウムを添加したものを用いても良い。

そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料または無機発光材料を用いることが出来る。また、有機発光材料には低分子系(モノマー系)材料と高分子系(ポリマー系)材料があるがどちらを用いても良い。

有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。

有機発光層４２０４の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極４２０５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用いることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられている。

以上のようにして、画素電極(陽極)４２０３、有機発光層４２０４及び陰極４２０５からなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４３０２上に保護膜４３０３が形成されている。保護膜４３０３は、発光素子４３０３に酸素や水分等が入り込むのを防ぐのに効果的である。

４００５ａは電源線に接続された引き回し配線であり、ＴＦＴ４２０２の第１の電極に接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１に電気的に接続される。

シーリング材４００８としては、ガラス材、金属材(代表的にはステンレス材)、セラミックス材、プラスチック材(プラスチックフィルムも含む)を用いることが出来る。プラスチック材としては、ＦＲＰ(Fiberglass‐Reinforced‐Plastics)板、ＰＶＦ(ポリビニルフルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることが出来る。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることも出来る。

但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。

また、充填材４１０３としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ(ポリビニルクロライド)、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ(ポリビニルブチラル)またはＥＶＡ(エチレンビニルアセテート)を用いることが出来る。
本実施例では充填材として窒素を用いた。

また充填材４１０３を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８によって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制出来る。

図１９(Ｃ)に示すように、画素電極４２０３が形成されると同時に、引き回し配線４００５ａ上に接するように導電性膜４２０３ａが形成される。

また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気的に接続される。

［実施例６］
本実施例においては、実施例２、３にて示した構成の発光装置の作製工程について、図２２を用いて説明する。なお、説明に際しては画素部のみについて説明するが、駆動回路部においては、作製工程はこの限りではなく、ここでは説明を省略する。

まず、図２２(Ａ)に示すように、バリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス等のガラスからなる基板上に、酸化珪素膜、窒化珪素膜、もしくは酸化窒化珪素膜でなる下地膜(図示せず)を形成する。その後、非晶質構造を有する半導体膜をレーザ結晶化法や公知の熱結晶化法を用いて結晶化した結晶質半導体膜を所望の形状にパターニングし、島状半導体層２２０１、２２０２を得る(図２２(Ａ))。

続いて、島状半導体層２２０１、２２０２を覆うゲート絶縁膜(図示せず)を形成する。その後、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ等から選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いて、ゲート電極を形成するための導電膜を形成する。その後、所望の形状にパターニングし、ゲート電極２２０３、２２０４(２２０３はゲート信号線を兼ねる)を得る(図２２(Ｂ))。

続いて、基板表面の平坦化を兼ねる絶縁膜(図示せず)を形成し、その上に画素電極２２０５を形成する。画素電極２２０５については、表示面が図の表側にあたる場合には反射電極とし、表示面が図の裏側にあたる場合には、光透過性のある透明電極とする。前者の反射電極の材料としては、ＭｇＡｇ等があり、後者の透明導電膜としては、ＩＴＯ等が代表的である。画素電極２２０５もまた、前記材料でなる膜を形成した後、パターニングにより所望の形状を得る。

その後、半導体層２２０１、２２０２、ゲート電極２２０４に達するコンタクトホール２２０６を開口し、配線２２０７〜２２０９(うち、２２０７はソース信号線、２２０８は電流供給線となる)を形成する。ここで、配線２２０９と、画素電極２２０６とは、互いに重なり合うようにして接点を取っている(図２２(Ｃ))。

続いて、隣接する画素の間に隔壁(図示せず)を形成し、発光エリア２２１０となる部分をエッチングにより開口する(図２２(Ｄ))。その後、開口部分にＥＬ層を形成して完成する。

［実施例７］
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることが出来る。

本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２１に示す。

図２１(Ａ)はＥＬディスプレイであり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の発光装置は表示部３００３に用いることが出来る。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。なお、発光素子表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図２１(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本発明の発光装置は表示部３１０２に用いることが出来る。

図２１(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス３２０６等を含む。本発明の発光装置は表示部３２０３に用いることが出来る。

図２１(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明の発光装置は表示部３３０２に用いることが出来る。

図２１(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であり、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(ＤＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示するが、本発明の発光装置はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることが出来る。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

図２１(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５０１、表示部３５０２、アーム部３５０３を含む。本発明の発光装置は表示部３５０２に用いることが出来る。

図２１(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７、音声入力部３６０８、操作キー３６０９等を含む。本発明の発光装置は表示部３６０２に用いることが出来る。

図２１(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アンテナ３７０８等を含む。本発明の発光装置は表示部３７０３に用いることが出来る。なお、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることが出来る。

なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。

また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜６に示したいずれの構成の発光装置を用いても良い。

本発明を用いて作製される画素部のレイアウト例を示す図。 本発明を用いて作製される画素部のレイアウト例を示す図。 本発明を用いて作製される画素部のレイアウト例を示す図。 本発明を用いて作製される画素部のレイアウト例を示す図。 本発明を用いて作製される画素部のレイアウト例を示す図。 本発明を用いて作製される画素部のレイアウト例を示す図。 本発明を用いて作製される画素部のレイアウト例を示す図。 本発明を用いて作製される画素部のレイアウト例を示す図。 発光装置と周辺回路とがモジュール化されて電子機器に用いられている例を示す図。 本発明を用いて作製される画素部のレイアウト例を示す図。 発光装置の概略を示す図。 従来方法によってレイアウトされた２トランジスタ型画素の例を示す図。 実測したＴＦＴのチャネル容量を示す図。 実測したＴＦＴのＩ_DSバラツキを示す図。 ＥＬ素子の動作点を説明する図。 駆動用ＴＦＴの動作範囲が線形領域である場合と飽和領域である場合とにおける、ＥＬ素子の劣化と輝度への影響を説明する図。 ＴＦＴの動作時における、チャネル周辺での電荷の振る舞いについて説明する図。 ＴＦＴの各部における容量の要素について説明する図。 発光装置の上面図および断面図。 ２トランジスタ型画素のマトリクスを示す図。 本発明が適用可能な電子機器の例を示す図。 画素部の作製工程を簡略に説明する図。

Claims (8)

1. スイッチングトランジスタと、駆動トランジスタと、隣接する２つの画素電極の間に配置された隔壁と、前記隔壁の下に配置された電流供給線、を有し、
   前記駆動トランジスタは、前記電流供給線の下方に配置されており、
   前記駆動トランジスタのゲートは、前記スイッチングトランジスタのソース側又はドレイン側の一方と電気的に接続されており、
   前記駆動トランジスタのソース側又はドレイン側の一方は、前記電流供給線と電気的に接続されており、
   前記駆動トランジスタのソース側又はドレイン側の他方は、前記隣接する２つの画素電極の一方に電気的に接続されており、
   前記駆動トランジスタのチャネル長はチャネル幅よりも長いことを特徴とする発光装置。
2. 消去用トランジスタと、スイッチングトランジスタと、駆動トランジスタと、隣接する２つの画素電極の間に配置された隔壁と、前記隔壁の下に配置された電流供給線と、を有し、
   前記駆動トランジスタは、前記電流供給線の下方に配置されており、
   前記駆動トランジスタのゲートは、前記スイッチングトランジスタのソース側又はドレイン側の一方と、前記消去用トランジスタのソース側又はドレイン側の一方と、電気的に接続されており、
   前記駆動トランジスタのソース側又はドレイン側の一方は、前記電流供給線と、前記消去用トランジスタのソース側又はドレイン側の他方と、電気的に接続されており、
   前記駆動トランジスタのソース側又はドレイン側の他方は、前記隣接する２つの画素電極の一方に電気的に接続されており、
   前記駆動トランジスタのチャネル長はチャネル幅よりも長いことを特徴とする発光装置。
3. 請求項２において、
   前記隔壁は前記２つの画素電極の端部を覆っており、前記画素電極が前記隔壁に覆われていない部分の形状における角部は丸みをおびていることを特徴とする発光装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記駆動トランジスタの前記チャネル長がＬ、前記チャネル幅がＷであるとき、Ｌ＞５Ｗであることを特徴とする発光装置。
5. 請求項１乃至請求項４のいずれか一項において、
   前記駆動トランジスタの前記チャネル長がＬ、前記チャネル幅がＷであるとき、Ｌ×Ｗ＞２００μｍ^２であることを特徴とする発光装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記駆動トランジスタのゲート・ソース間電圧がＶ_ＧＳ、ソース・ドレイン間電圧がＶ_ＤＳ、しきい値電圧がＶ_ｔｈであるとき、
   ｜Ｖ_ＤＳ｜＜｜Ｖ_ＧＳ｜−｜Ｖ_ｔｈ｜となるように駆動されることを特徴とする発光装置。
7. 請求項１乃至請求項５のいずれか一項において、
   前記駆動トランジスタのゲート・ソース間電圧がＶ_ＧＳ、ソース・ドレイン間電圧がＶ_ＤＳ、しきい値電圧がＶ_ｔｈであるとき、
   ｜Ｖ_ＤＳ｜≧｜Ｖ_ＧＳ｜−｜Ｖ_ｔｈ｜となるように駆動されることを特徴とする発光装置。
8. 請求項１乃至請求項７のいずれか一項に記載の発光装置を用いたことを特徴とする電子機器。
   
   
   
   
   
   
   

Images