JPH09102615A - アクティブマトリクス表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 アクティブマトリクス表示装置のＯＦＦ電流
を低減させる。 【解決手段】 アクティブマトリクス表示装置におい
て、１個の画素電極に対して概略Ｍ字型の半導体領域１
００と、該Ｍ字型半導体領域１００を横断するゲイト信
号線１２８と容量線１３０を設けた少なくとも５個の薄
膜トランジスタ１２１〜１２５よりなる回路をスイッチ
ング素子とする。そして、ゲイト信号線１２８には選択
信号を与えることにより、薄膜トランジスタ１２１〜１
２３をスイッチング動作させて、画素への書き込みをお
こなう一方、容量線１３０により薄膜トランジスタ１２
４、１２５のゲイト電極に適切な電位を与えて、容量し
て機能させて、画素からの放電量を軽減させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置、プ
ラズマ表示装置、ＥＬ表示装置等のアクティブマトリク
ス表示装置に関するものである。

【０００２】

【従来の技術】図２（Ａ）にアクティブマトリクス表示
装置の従来例の概略図を示す。図中の破線で囲まれた領
域１０４が表示領域であり、その中に薄膜トランジスタ
１０１がマトリクス状に配置されている。薄膜トランジ
スタ１０１のソース電極には、画像（データ）信号線１
０６が接続されて、薄膜トランジスタ１０１のゲイト電
極には、ゲイト（選択）信号線１０５が接続されてい
る。ゲイト信号線１０５、画像信号線１０６は相互に概
略垂直となるように複数本配置されている。

【０００３】補助容量１０２は、画素セル１０３の容量
を補強するためのコンデンサであり、画像データの保持
用として用いられる。前記薄膜トランジスタ１０１は画
素セル１０３に印加する電圧の画像データをスイッチン
グするのに用いられる。

【０００４】一般に薄膜トランジスタでは、ゲイトに逆
バイアスを印加すると、ソース／ドレイン間に電流が流
れない状態（ＯＦＦ状態）とはならずに、リーク電流
（ＯＦＦ電流という）が流れるという現象が知られてい
た。このようなリーク電流により、画素セルの電位が変
動するということが問題となった。

【０００５】Ｎチャネル形薄膜トランジスタの場合、ゲ
イトを負にバイアスした時には半導体薄膜の表面に誘起
されるＰ型層と、ソース領域及びドレイン領域のＮ型層
との間に形成されるＰＮ接合が発生するが、半導体薄膜
中には多くのトラップが存在するため、このＰＮ接合は
不完全であり接合リーク電流が流れやすい。ゲイト電極
を負にバイアスするほどＯＦＦ電流が増加するのは、半
導体薄膜の表面に形成されるＰ型層のキャリア濃度が増
加してＰＮ接合のエネルギー障壁の幅が狭くなるため、
電界の集中が起こり、接合リーク電流が増加することに
よるものである。

【０００６】このようにして生じるＯＦＦ電流は、ソー
ス／ドレイン電圧に大きく依存する。例えば、薄膜トラ
ンジスタのソース／ドレイン間に印加される電圧が大き
くなるにしたがって、ＯＦＦ電流が飛躍的に増大するこ
とが知られている。すなわち、ソース／ドレイン間に５
Ｖの電圧を加えた場合と１０Ｖの電圧を加えた場合とで
は、後者のＯＦＦ電流は前者の２倍ではなく、１０倍に
も１００倍にもなる場合がある。また、このような非線
型性はゲイト電圧にも依存する。一般にゲイト電極の逆
バイアスの値が大きい場合（Ｎチャネル型では、大きな
マイナス電圧）には、両者の差が著しい。

【０００７】この問題を解決するためには、例えば、特
公平５−４４１９５と特公平５−４４１９６に記述され
ているように、薄膜トランジスタを直列に接続する方法
（マルチゲイト法）が提案されている。これは、個々の
薄膜トランジスタのソース／ドレインに印加される電圧
を減少させることによって、個々の薄膜トランジスタの
ＯＦＦ電流を低減せしめることを意図している。例え
ば、図２（Ｂ）のように２個の薄膜トランジスタ１１１
と１１２を直列に接続した場合、個々の薄膜トランジス
タのソース／ドレインに印加される電圧は半分になる。
ソース／ドレインに印加される電圧が半分になれば、前
述の議論からＯＦＦ電流は１／１０にも１／１００にも
なる。なお、図２（Ｂ）において、１１３は補助容量、
１１４は画素セル、１１５はゲイト信号線である。

【０００８】

【発明が解決しようとする課題】しかしながら、液晶デ
ィスプレーの画像表示に要求される特性が厳しくなる
と、上記のマルチゲイト法でも必要なだけＯＦＦ電流を
下げることが難しくなった。すなわち、ゲイト電極の数
（薄膜トランジスタの数）を３個、４個、５個と増やし
たとしても、各薄膜トランジスタのソース／ドレインに
印加される電圧は１／３、１／４、１／５というように
わずかづつしか減らないからである。また、そのために
回路が複雑かつ専有面積が大きくなるという問題もあっ
た。

【０００９】本発明は、上記のような問題を鑑みてなさ
れたものであり、画素電極に接続する薄膜トランジスタ
のソース／ドレインに印加される電圧を、通常の場合の
１／１０以下、好ましくは１／１００以下とすることに
よって、ＯＦＦ電流を低減させる構造を有する画素回路
を提供することである。

【００１０】

【課題を解決するための手段】本明細書で開示する発明
の一つは、マトリクス状に配置された画像信号線、ゲイ
ト信号線と、前記画像信号線およびゲイト信号線で囲ま
れた領域に配置された画素電極と、を有するアクティブ
マトリクス表示装置において、前記画素電極に隣接して
同一導電型のｎ個（ｎは零を除く自然数）の薄膜トラン
ジスタが直列に接続されて配置されており、前記直列接
続されたｎ個の薄膜トランジスタにおいて、ｎ＝１番目
の薄膜トランジスタのソースまたはドレイン領域は前記
画像信号線に接続され、ｎ番目の薄膜トランジスタのド
レインまたはソース領域は前記画素電極に接続され、ｍ
個（ｎ＞ｍ、ｍは自然数）の薄膜トランジスタのゲイト
電極の電位は、チャネル形成領域がソース及びドレイン
領域と同一導電型となる電位に固定され、前記ｍ個の薄
膜トランジスタと異なる（ｎ−ｍ）個の薄膜トランジス
タのゲイト電極は共通にゲイト信号線に接続され、チャ
ネル形成領域と隣接する２つの領域の少なくとも１つの
領域は、ソース又はドレイン領域よりも導電型を付与す
る不純物の濃度が低い低濃度不純物領域であることを特
徴とするアクティブマトリクス表示装置。

【００１１】上記構成において、ｎ、ｍはそれぞれ０を
除く自然数である。所定の効果を得るためには、ｎ＝５
以上であることが好ましい。

【００１２】上記構成の具体的な構成例を図２（Ｃ）に
示す。図２（Ｃ）に示す構成においては、１２１〜１２
５で示されるｎ＝５個の薄膜トランジスタが配置されて
いる。図２（Ｃ）に示す場合の構成では、ｎ＝５、ｍ＝
２となる。

【００１３】そして、ｎ＝１個目の薄膜トランジスタ１
２１のソース領域が画像信号線１２９に接続されてい
る。また、ｎ番目（５番目）の薄膜トランジスタ１２３
のドレイン領域が画素セル１２７の一方の電極（画素電
極）と補助容量１２６に接続されている。

【００１４】また、ｎ−ｍ（ｎ＞ｍ）個の薄膜トランジ
スタ１２１、１２２、１２３のゲイト電極が共通のゲイ
ト信号線１２８に接続され、かつ本発明は、ＬＤＤ構
造、更にオフセット構造を有するようにしている。他
方、ｍ個の薄膜トランジスタ１２４、１２５のゲイト電
極は共通の容量線１３０に接続されており、容量線１３
０を適当な電位に保つ構成となっている。

【００１５】本明細書で開示する発明の基本的な思想
は、図２（Ｃ）に示すように、薄膜トランジスタ１２
１、１２２、１２３、１２４、１２５を直列に接続し、
このうち、薄膜トランジスタ１２１〜１２３のゲイトを
ゲイト信号線１２８に接続し、他の薄膜トランジスタ１
２４、１２５のゲイトを容量線１３０に接続することで
ある。そして、画素の電位を保持する時間においては、
容量線を適当な電位に保つことにより、薄膜トランジス
タ１２４、１２５のチャネルとゲイト電極の間に容量を
形成する。

【００１６】すると、薄膜トランジスタ１２２、１２３
のソース／ドレイン間に現れる電圧が低下し、よって、
これらの薄膜トランジスタのＯＦＦ電流を低減させるこ
とができる。図では補助容量１２６も示したが、これは
必ずしも必要ではない。むしろ、書き込みの際の負担を
増大させるものであるので、画素セル１２７の容量と薄
膜トランジスタ１２４、１２５に生成する容量の比率が
最適なものであれば無いほうが好ましい場合もある。

【００１７】

【発明の実施の形態】図２（Ｃ）に従って、具体的な動
作について述べる。ゲイト信号線１２８に選択信号が送
られたときに、薄膜トランジスタ１２１〜１２３はいず
れもＯＮとなる。また、この際には薄膜トランジスタ１
２４、１２５もＯＮとなるべく、容量線１３０に信号が
印加される必要がある。この結果、画像信号線１２９の
信号に応じて、画素セル１２７が充電されるが、同時
に、薄膜トランジスタ１２４、１２５にも充電される。
十分に充電がなされた（平衡）段階では、薄膜トランジ
スタ１２２、１２３のソース／ドレイン間の電圧はほぼ
等しい状態となる。

【００１８】この状態で選択信号が切られると、薄膜ト
ランジスタ１２１〜１２３はいずれもＯＦＦとなる。し
かし、この段階では、薄膜トランジスタ１２４、１２５
は依然としてＯＮ状態である。その後、画像信号線１２
９には他の画素の信号が印加されており、薄膜トランジ
スタ１２１は有限のＯＦＦ電流があるので、薄膜トラン
ジスタ１２４に充電された電荷が放出され、電圧が低下
することとなる。しかし、この速度は、図２（Ａ）で示
した通常のアクティブマトリクス回路の容量１０２の電
圧降下と同じ程度の速度で進行する。

【００１９】一方、薄膜トランジスタ１２２に関して
は、当初、ソース／ドレイン間の電圧がほぼ０であった
ために、ＯＦＦ電流は極めて僅かであったが、その後、
薄膜トランジスタ１２４の電圧が降下するため、徐々に
ソース／ドレイン間の電圧が増加し、したがって、ＯＦ
Ｆ電流も増加することとなる。また、薄膜トランジスタ
１２３に関しても、同様に徐々にＯＦＦ電流が増加する
が、その速度は薄膜トランジスタ１２２にも増して小さ
いことは言うまでもない。以上のことから、これらの薄
膜トランジスタのＯＦＦ電流の増加による画素セル１２
７の電圧降下が図２（Ａ）に示す通常のアクティブマト
リクス回路におけるものよりも十分に緩やかであること
は言うまでもない。

【００２０】また、本発明において、薄膜トランジスタ
１２１〜１２５のチャネルにＬＤＤ領域及びオフセット
領域を形成したため、それらの領域はドレイン抵抗・ソ
ース抵抗となるため、ドレイン接合の電界強度を緩和さ
せ、さらにＯＦＦ電流を減少させることができる。この
ような回路は図１（Ａ）に示されるような概略Ｍ字型の
半導体領域１００にゲイト信号線１２８と容量線１３０
を重ねたような回路配置を取ることにより、集積度を高
めることができる。図１（Ｂ）〜（Ｄ）はその際の可能
な組合せであり、いずれを採用しても同様な効果が得ら
れる。

【００２１】図１（Ｂ）は最もオーソドックスな形状で
あり、半導体領域１００とゲイト信号線１２８、容量線
１３０とが交差することにより薄膜トランジスタ１２１
〜１２５がその交点（ゲイト信号線との交点３つ、容量
線との交点２つ、全部で５つ）に形成される。半導体領
域のうち、ゲイト信号線、容量線で分離された（挟まれ
た）領域（図１（Ｂ）においては４つある）、および半
導体領域の両端の領域には、Ｎ型もしくはＰ型の不純物
が導入され、薄膜トランジスタのソース／ドレインとな
る。特に、ゲイト信号線をゲイト電極とする薄膜トラン
ジスタのソース／ドレインに低濃度不純物領域、所謂Ｌ
ＤＤを形成することにより、ＯＦＦ電流をより低下する
ことが可能になる。なお、画像信号線、画素電極は半導
体領域の両端のいずれかに接続するように形成されれば
よい。

【００２２】図１（Ｃ）のように、点ａ、ｂを容量線１
３０が覆わない場合も可能である。なぜなら、薄膜トラ
ンジスタ１２４、１２５は容量としてのみ機能すれば十
分だからである。また、図１（Ｄ）のように半導体領域
１００に対して、ゲイト信号線１２８と４ヶ所で交差さ
せ、また容量線１３０と２ヶ所で交差させて、６個の直
列接続された薄膜トランジスタ１３１〜１３６を構成す
ることも可能である。この場合の等価回路図は図２
（Ｄ）に示す回路に相当し、図２（Ｃ）の薄膜トランジ
スタ１２２を２つの直列した薄膜トランジスタ１３２、
１３３で置き換えたものに相当し、図２（Ｃ）の回路と
比較するとＯＦＦ電流を低減できる。

【００２３】

【実施例】

〔実施例１〕 本実施例はゲイト電極を陽極酸化するこ
とにより、オフセットゲイト及びＬＤＤを構成して、Ｏ
ＦＦ電流をより低減することを特色とする。なお、ゲイ
ト電極を陽極酸化する技術は特開平５−２６７６６７に
開示されている。図１に本実施例の回路を上面図を示
し、図３に作製工程断面図を示す。図３においては、左
側には図１（Ａ）の点鎖線Ｘ−Ｙによる断面図を示し、
右側には同図の点鎖線Ｘ’−Ｙ’による断面図を示す。
但し、点鎖線Ｘ−Ｙ、Ｘ’−Ｙ’は図３では隣接して描
かれているが、実際には、同一直線上に無いことに注意
が必要である。

【００２４】まず、基板３０１（コーニング７０５９、
１００ｍｍ×１００ｍｍ）上に、下地膜として酸化珪素
膜３０２を１０００〜５０００Åの厚さに、例えば、３
０００Åに成膜した。この酸化珪素膜３０２はＴＥＯＳ
をプラズマＣＶＤ法によって分解・堆積して成膜する。
或いは、スパッタ法により成膜してもよい。

【００２５】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファスシリコン膜を３００〜１５００Å
の厚さに、例えば、５００Å堆積して、これを５５０〜
６００℃の雰囲気に８〜２４時間静置して、結晶化させ
る。その際には、ニッケルをアモルファスシリコン膜に
微量添加すると、結晶化が促進される。特開平６−２４
４１０４号等に、ニッケル等の触媒金属元素を添加する
ことによって結晶化を促進せしめ、結晶化温度・結晶化
時間を低下・短縮する技術が開示されている。なお、結
晶化工程は、レーザー照射等の光アニール、熱アニール
と光アニールを組み合わせて行うようにしてもよい。

【００２６】そして、結晶化されたシリコン膜をエッチ
ングして、図１（Ａ）に示す概略Ｍ字型の島状領域１０
０を形成する。さらに、島状領域１００上に、プラズマ
ＣＶＤ法又はスパッタ法により、厚さ７００〜１５００
Å、例えば、１２００Åの酸化珪素膜３０３を形成す
る。（図１（Ａ）、図３（Ａ））

【００２７】その後、１ｗｔ％のＳｉ、もしくは０．１
〜０．３ｗｔ％のＳｃを含有するアルミニウム膜を厚さ
１０００Å〜３μｍ、例えば、５０００Åのスパッタ法
によって形成する。次に、陽極酸化法により、３％の酒
石酸を含むエチレングリコール溶液中において、アルミ
ニウム膜を陽極にして、１０〜３０Ｖの電圧を印加し
て、数１００Å程度、ここでは２００Åの膜厚の緻密な
酸化アルミニウムから成る陽極酸化層３０４を形成す
る。この陽極酸化層３０４はフォトレジストを良好に密
着させるためのものである。

【００２８】次に、フォトレジストのマスク３０５を形
成して、このマスク３０４を用いて、アルミニウム膜を
エッチングし、ゲイト電極３０６〜３０９を形成する。
図１（Ｂ）において、ゲイト電極３０６、３０７はゲイ
ト信号線１２８に対応し、ゲイト電極３０８、３０９は
容量線１３０に対応する。（図３（Ａ））

【００２９】この際に、図９に示すように基板８０６上
のアクティブマトリクス領域８０５の周囲にアルミニウ
ム膜領域８０２を残存し、ゲイト信号線１２８や容量線
１３（図９ではアルミニウム配線８０１に相当する。）
がアルミニウム膜領域８０２に全て接続されるようにエ
ッチングするとよい。ただし、この際には周辺回路、す
なわちゲイトドライバ８０３及び、ソースドライバ８０
４のゲイト電極等のアルミニウム配線はアルミニウム膜
領域８０２は、アルミニウム膜領域８０２から絶縁され
ているように設計すると、周辺回路のアルミニウム配線
を陽極酸化しないで済むため、集積度を向上させること
ができる。

【００３０】図３（Ｂ）に示すように、フォトレジスタ
ストのマスク３０５を付けたまま、ゲイト電極３０６、
３０７、即ちゲイト信号線１２８のみを陽極酸化して、
多孔質陽極酸化物３１０を形成する。この工程では、３
〜２０％のクエン酸もしくはシュウ酸、燐酸、クロム酸
硫酸等の酸性水溶液中で、ゲイト電極３０６、３０７の
みに、即ち、図１（Ｂ）に示すゲイト信号線１２８のみ
に、１０〜３０Ｖの電圧を印加すればよい。本実施例で
は、シュウ酸溶液（３０℃）中で１０Ｖの電圧を２０〜
４０分印加する。また、多孔質陽極酸化物３１０の厚さ
は陽極酸化時間により、制御でき、多孔質陽極酸化物３
１０の厚さで、ＬＤＤ領域の長さが決定される。

【００３１】この際に、陽極酸化層３０４を予め形成す
ることは、多孔質陽極酸化物をゲイト電極３０６、３０
７の側面のみに形成するのに極めて有効になる。これは
陽極酸化層３０４によってフォトレジスタストのマスク
３０５が密着されるので、フォトレジストのマスク３０
５から電流がリークすることを防止することができるた
めである。

【００３２】図３（Ｃ）に示すように、フォトレジスト
のマスク３０５を除去した後に、再び電解溶液中で、ゲ
イト電極３０６〜３０９に、即ち図１（Ｂ）に示すゲイ
ト信号線１２８、容量線１３０に電流を通じて陽極酸化
して、陽極酸化物３１１、３１２を厚さ５００〜２５０
０Åに形成する。この際に、電解溶液にはＬ−酒石酸を
エチレングリコールに５％の濃度に希釈し、アンモニア
を用いてｐＨを７．０±０．２に調整したものを使用す
る。その溶液中に基板を浸し、定電流源の＋側を基板上
のゲイト電極に接続し、−側には白金の電極を接続して
２０ｍＡの定電流状態で電圧を印加し、１５０Ｖに達す
るまで酸化を継続した。さらに、１５０Ｖの定電圧状態
で、電流が０．１ｍＡ以下になるまで酸化を継続した。

【００３３】この結果、ゲイト信号線１２８（ゲイト電
極３０６、３０７）および容量線１３０（ゲイト電極３
０８、３０９）の上面及び側面に、厚さ２０００Åの緻
密な結晶構造を有する陽極酸化物３１１、３１２が得ら
れる。陽極酸化物３１１、３１２の膜厚はオフセットの
長さにより決定すればよく、これらの膜厚は印加電圧に
比例する。

【００３４】次に、図３（Ｄ）に示すように、ゲイト電
極３０６〜３０９の周囲の陽極酸化物３１１、３１２を
マスクにして、酸化珪素膜３０３をエッチングして、ゲ
イト絶縁膜３１３、３１４を形成する。この場合、珪素
と酸化珪素の選択比の充分大きなエッチングガス又はエ
ッチング溶液を使用することが必要である。

【００３５】図３（Ｅ）に示すように、多孔質陽極酸化
物３１０を除去して、イオンドーピング法によって、島
状領域１００に、ゲイト電極部（ゲイト電極３０６〜３
０９とその周囲の陽極酸化物３１０〜３１２）、ゲイト
絶縁膜３１３をマスクにして自己整合的に不純物（ここ
では燐）を注入し、Ｎ型不純物領域３１７〜３２４を形
成する。ここで、ドーピングガスとしてはフォスフィン
（ＰＨ₃ ）を用いた。この場合のドーズ量は５×１０¹⁴
〜５×１０¹⁵原子／ｃｍ² 、加速電圧は６０〜９０ｋ
Ｖ、例えば、ドーズ量を１×１０¹⁵原子／ｃｍ² 、加速
電圧は８０ｋＶとした。この結果、ゲイト絶縁膜３１３
は半透過なマスクとして機能して、高濃度不純物領域
（ソース／ドレイン）３１７〜３２０、及び低濃度不純
物領域３２１〜３２４がそれぞれ形成される。

【００３６】さらに、ＫｒＦエキシマーレーザー（波長
２４８）ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ド
ーピングされた高濃度不純物領域３１７〜３２０、低濃
度不純物領域３２１〜３２４を活性化する。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ² 、好まし
くは２５０〜３００ｍＪ／ｃｍ² が適当であった。この
工程は熱アニールによっておこなってもよい。特に触媒
元素（ニッケル）を含有しており、通常の場合に比較し
て低温の熱アニールで活性化できる（特開平６−２６７
９８９）。

【００３７】次に、図３（Ｅ）に示すように、層間絶縁
膜３２５として、プラズマＣＶＤ法によって酸化珪素膜
を厚さ５０００Åに成膜した。このとき、原料ガスにＴ
ＥＯＳと酸素を用いた。そして、層間絶縁膜３２５をエ
ッチングして、高濃度不純物領域３１７に、即ち図２
（Ｃ）の薄膜トランジスタ１２１のソースにコンタクト
ホールを形成して、アルミニウム膜をスパッタ法によっ
て形成し、エッチングしてソース電極・配線３２６を形
成した。ソース電極・配線３２６は画像信号線１２９の
延長である。

【００３８】図３（Ｆ）に示すように、パッシベーショ
ン膜３２７を形成する。ここでは、ＮＨ₃ ／ＳｉＨ₄ ／
Ｈ₂ 混合ガスを用いたプラズマＣＶＤ法によって窒化珪
素膜を２０００〜８０００Å、例えば、４０００Åの膜
厚に成膜して、パッシベーション膜３２７とする。そし
て、パッシベーション膜３２７、層間絶縁膜３２５をエ
ッチングして、高濃度不純物領域３２０に、即ち、図２
（Ｃ）の薄膜トランジスタ１２３のドレインに対するコ
ンタクトホールを形成した。そして、インディウム錫酸
化物（ＩＴＯ）被膜をスパッタ法によって成膜し、これ
をエッチングして画素電極３２８を形成した。画素電極
３２８は画素セル１２７の電極の一方である。

【００３９】以上の工程により、Ｎチャネル型薄膜トラ
ンジスタ１２１〜１２５を有するスイッチング回路が形
成された。本実施例のスイッチング回路は図２（Ｃ）に
示されるものから、補助容量１２６を除いたものに相当
する。なお、薄膜トランジスタ１２２は図３（Ｆ）には
図示されていない。

【００４０】本実施例において、薄膜トランジスタ１２
１、１２２、１２３は多孔質の陽極アルミニウム膜３１
１の厚さだけ低濃度不純物領域がゲイト電極３０６、３
０７から遠い、いわゆるオフセットゲイト構造を有し、
かつチャネル形成領域とソース／ドレイン間に低濃度不
純物領域３２１〜３２４を形成して、ＬＤＤ構造を有す
るようにしたため、ＯＦＦ電流を低減することができる
ので、画素マトリックスに配置される素子として、好適
である。なお、薄膜トランジスタ１２４、１２５は容量
としてのみ機能すれば十分なため、ＬＤＤ構造としない
でもよい。

【００４１】〔実施例２〕 本実施例は、実施例１のＬ
ＤＤ構造の作製方法の変形例であり、図１に本実施例の
回路を上方より見た図面を、図４に作製工程断面図を示
す。図４においては、図３と同様に、左側には図１
（Ａ）の点鎖線Ｘ−Ｙによる断面図を示し、他方、右側
には図１（Ａ）の点鎖線Ｘ’−Ｙ’による断面図を示
す。図４では隣接して描かれているが、Ｘ−ＹとＸ’−
Ｙ’は同一直線上に無いことに注意が必要である。

【００４２】まず、図４（Ａ）に示すように、基板４０
１（コーニング７０５９、１００ｍｍ×１００ｍｍ）上
に、下地膜４０２として酸化珪素膜を１０００〜５００
０Åの厚さに、例えば、３０００Åに成膜する。この酸
化珪素膜はＴＥＯＳをプラズマＣＶＤ法によって分解・
堆積して成膜する。或いは、スパッタ法によって成膜し
てもよい。

【００４３】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファスシリコン膜を３００〜１５００Å
の厚さに、例えば、５００Å堆積し、これを５５０〜６
００℃の雰囲気に８〜２４時間静置して、結晶化させ
る。その際には、ニッケルをアモルファスシリコン膜に
微量添加すると、結晶化を促進できる。なお、結晶化工
程は、レーザー照射等の光アニール、熱アニールと光ア
ニールを組み合わせて行うようにしてもよい。

【００４４】そして、結晶化されたシリコン膜をエッチ
ングして、図１（Ａ）に示す概略Ｍ字型の島状領域１０
０を形成する。さらに、島状領域１００上に、プラズマ
ＣＶＤ法又はスパッタ法により、厚さ７００〜１５００
Å、例えば、１２００Åの酸化珪素膜４０３を形成す
る。

【００４５】その後、１ｗｔ％のＳｉ、もしくは０．１
〜０．３ｗｔ％のＳｃを含有するアルミニウム膜を厚さ
１０００Å〜３μｍ、例えば、５０００Åのスパッタ法
によって形成する。次に、陽極酸化法により、３％の酒
石酸を含むエチレングリコール溶液中において、アルミ
ニウム膜を陽極にして、１０〜３０Ｖの電圧を印加し
て、数１００Å程度、ここでは、２００Åの膜厚の緻密
な酸化アルミニウムから成る陽極酸化層４０４を形成す
る。この陽極酸化層４０４はフォトレジストを良好に密
着させるためのものである。

【００４６】次に、フォトレジストのマスク４０５を形
成して、このマスク４０５を用いて、アルミニウム膜を
エッチングし、ゲイト電極４０６〜４０９を形成する。
図１（Ｂ）において、ゲイト電極４０６、４０７はゲイ
ト信号線１２８に対応し、ゲイト電極４０８、４０９は
容量線１３０に対応する。（図４（Ａ））

【００４７】図４（Ｂ）に示すように、フォトレジスタ
ストのマスク４０５を付けたまま、ゲイト電極４０６、
４０７を陽極酸化して、多孔質陽極酸化物４１０を形成
する。シュウ酸溶液（３０℃）中で、図１（Ｂ）に示す
ゲイト信号線１２８のみに１０Ｖの電圧を２０〜４０分
印加する。多孔質陽極酸化物４１０の厚さは陽極酸化時
間により制御でき、多孔質陽極酸化物４１０の厚さで、
ＬＤＤ領域の長さが決定される。この際に、陽極酸化層
３０４によりフォトレジスタストのマスク３０５が密着
されているため、フォトレジストのマスク４０５から電
流がリークすることを防止することができるので、多孔
質陽極酸化物をゲイト電極４０６、４０７の側面のみに
形成することができる。

【００４８】次に、図４（Ｃ）に示すように、フォトレ
ジストのマスク４０５を使用して、酸化珪素膜４０３を
エッチングして、ゲイト絶縁膜４１１、４１２を形成す
る。

【００４９】図４（Ｄ）に示すように、フォトレジスト
のマスク４０５、多孔質陽極酸化物４１０、緻密な陽極
酸化層４０４を順次に除去した後に、イオンドーピング
法によって、ゲイト電極４０６〜４０９、ゲイト絶縁膜
４１１をマスクにして、島状領域１００に不純物（ここ
では燐）を注入し、Ｎ型の不純物領域４１３〜３２０を
自己整合的に形成する。ここで、ドーピングガスとして
はフォスフィン（ＰＨ₃ ）を用いた。この場合のドーズ
量は５×１０¹⁴〜５×１０¹⁵原子／ｃｍ² 、加速電圧は
６０〜９０ｋＶ、例えば、ドーズ量を１×１０¹⁵原子／
ｃｍ² 、加速電圧は８０ｋＶとする。この結果、ゲイト
絶縁膜４１１は半透過なマスクとして機能して、高濃度
不純物領域（ソース／ドレイン）４１３〜４１６、及び
低濃度不純物領域４１７〜４２０がそれぞれ形成され
る。

【００５０】さらに、ＫｒＦエキシマーレーザー（波長
２４８）ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ド
ーピングされた高濃度不純物領域４１３〜４１６、低濃
度不純物領域４１７〜４２０を活性化する。レーザーの
エネルギー密度は２００〜４００ｍＪ／ｃｍ² 、好まし
くは２５０〜３００ｍＪ／ｃｍ² が適当であった。この
工程は熱アニールによっておこなってもよい。特に触媒
元素（ニッケル）を含有しており、通常の場合に比較し
て低温の熱アニールで活性化できる（特開平６−２６７
９８９）。

【００５１】次に、図４（Ｅ）に示すように、層間絶縁
膜４２１として、プラズマＣＶＤ法によって酸化珪素膜
を厚さ５０００Åに成膜した。このとき、原料ガスにＴ
ＥＯＳと酸素を用いた。そして、層間絶縁膜４２１をエ
ッチングして、高濃度不純物領域４１３に、即ち図２
（Ｃ）に示す薄膜トランジスタ１２１のソースに対する
コンタクトホールを形成して、アルミニウム膜をスパッ
タ法によって形成し、エッチングしてソース電極・配線
４２２を形成した。ソース電極・配線４２２は画像信号
線１２９の延長である。

【００５２】図４（Ｆ）に示すように、パッシベーショ
ン膜４２３を形成する。ここでは、ＮＨ₃ ／ＳｉＨ₄ ／
Ｈ₂ 混合ガスを用いたプラズマＣＶＤ法によって窒化珪
素膜を２０００〜８０００Å、例えば、４０００Åの膜
厚に成膜して、パッシベーション膜４２３とした。そし
て、パッシベーション膜４２３、層間絶縁膜４２１をエ
ッチングして、高濃度不純物領域４１６に、即ち図２
（Ｃ）の薄膜トランジスタ１２３のドレインに対するコ
ンタクトホールを形成する。そして、インディウム錫酸
化物（ＩＴＯ）被膜をスパッタ法によって成膜し、これ
をエッチングして画素電極４２４を形成した。画素電極
４２４は画素セル１２７の電極の一方に相当する。

【００５３】以上の工程を経て、図２（Ｃ）に示すＮチ
ャネル型薄膜トランジスタ１２１〜１２５を有するスイ
ッチング回路が形成される。なお、薄膜トランジスタ１
２２は図４（Ｆ）では図示されていない。本実施例のス
イッチング回路は図２（Ｃ）に示されるものから、補助
容量１２６を除いたものに相当する。

【００５４】本実施例では、薄膜トランジスタ１２１〜
１２３において、チャネル形成領域とソース／ドレイン
間に低濃度不純物領域４１７〜４２０を形成して、ＬＤ
Ｄ構造としたため、ＯＦＦ電流を低減することができる
ので、薄膜トランジスタ１２１〜１２３は画素マトリッ
クスに配置される素子として好適である。なお、薄膜ト
ランジスタ１２４、１２５は容量としてのみ機能すれば
十分なため、ＬＤＤ構造としないでもよい。

【００５５】〔実施例３〕 図５には、本発明を用いて
回路を形成する工程を示した。具体的なプロセスについ
ては、公知技術、もしくは実施例１、２に示される技術
を用いればよいので、ここでは詳述しない。なお、図６
は図５（Ｃ）における容量線２０７に沿った断面図であ
り、図７は図５（Ｃ）の回路の等価回路図である。

【００５６】まず、実施例１、２（もしくは図１
（Ａ））に記述されるような概略Ｍ字型の半導体領域
（活性層）２０１、２０２を形成した。その後、図６に
示すゲイト絶縁膜２４０を形成し、さらに、ゲイト信号
線２０３〜２０５、容量線２０６〜２０８を形成した。
ここで、ゲイト信号線２０３〜２０５、容量線２０６〜
２０８および活性層２０１、２０２の位置関係について
は実施例１と同様とした。また、その周囲に図６に示す
ように陽極酸化物２４１を形成する。（図５（Ａ））

【００５７】そして、活性層２０１、２０２にドーピン
グをおこなった後、図６に示す層間絶縁物２４２を形成
し、さらに、各活性層２０１、２０２の一端にコンタク
トホール２１０、２１１を形成し、画像信号線２０９を
形成した。（図５（Ｂ））

【００５８】図６に示すようにパッシベーション膜２４
３を形成した後に、図５（Ｃ）に示すように、ゲイト信
号線２０３〜２０５と画像信号線２０９によって囲まれ
た領域に画素電極２１２、２１３、２１４を形成した。
このようにして、アクティブマトリクス回路の薄膜トラ
ンジスタから成るスイッチング素子が形成される。な
お、図７において、画素電極２１３、２１４に直列接続
された薄膜トランジスタ２２１〜２２５、２２６〜２３
０はそれぞれ、活性層２０１、２０１に形成される薄膜
トランジスタに相当する。

【００５９】本実施例では、図５（Ｃ）に示されるよう
に、容量線２０６は当該行の画素電極２１３とは重なら
ず、１行上の画素電極２１２と重なるように配置した。
このため、容量線２０７と画素電極２１２との間にも図
２（Ｃ）の補助容量１２６に相当する容量２１５が形成
できた。他の行についても同様である。

【００６０】このように、ゲイト信号線を当該行の１行
上（もしくは下）の画素電極と重ねる配置を取ることに
よって、図７に示すような回路が構成されたが、容量２
１５は容量線上に形成されるものであり、実質的に開口
率を低下させずに、容量を付加することができ、回路の
集積度を向上させる上で有効であった。

【００６１】容量２１５をより大きくするには、この重
なり部分の層間絶縁物２４２をエッチングすればよい。
かくすることにより、電極２０７と２１３間距離が縮ま
り容量２１５を増大できる。その目的のためには、容量
線２０７の表面が陽極酸化物２４１で被覆されている
と、陽極酸化物２４１を誘電体して機能させることがで
きる。従って図６に示すように、陽極酸化物２４１の表
面の層間絶縁膜２４２を全て除去することができるの
で、容量２１５をより大きくする点で好ましい。

【００６２】このように容量２１５のために当該部分に
エッチングを施すことは工程を増加させることとはなら
ない。すなわち、層間絶縁物２４１をエッチングして、
コンタクトホール２１０、２１１もしくは画素電極２１
３のコンタクトホールを形成する際に、同時に容量線２
０７の上にも孔を形成すればよい。図６に示されたもの
は後者の例である。適切なエッチング条件においては、
アルミニウムの陽極酸化物２４１等は全くエッチングさ
れない（例えば、酸化珪素をエッチングするドライエッ
チング条件）ので、コンタクトホールの開孔が終了する
まで、エッチングを継続できる。

【００６３】なお、図５（Ｄ）〜（Ｆ）に示すように、
半導体領域２１６に、上記の実施例と同様に容量線２１
７、ゲイト信号線２１８を配して、更に半導体領域２１
６の一辺を全て覆うように画像信号線２１９を形成する
ことで、開口率をより向上させることもできる。図５
（Ｆ）の状態では、図７に示す薄膜トランジスタ２２
１、２２４の一部と画素信号線２１９が重なることにな
る。

【００６４】また図８（Ａ）に示すように、島状の半導
体領域７０１の屈曲をより多く、複雑にさせて、図８
（Ｂ）に示すように、島状の半導体領域７０１上にゲイ
ト信号線７０２、容量線７０３を重ねることによりより
多くのトランジスタを形成することができる。その結
果、よりＯＦＦ電流を低減させることが可能となる。

【００６５】〔実施例４〕 本実施例は、図５（Ａ）〜
（Ｃ）にその作製工程を示す実施例３の変形例である。
図１０に本実施例の概要を示す。図１１に図１０に示す
構成の等価回路を示し、図１１において、図１０と同一
の符号は同一の部材を示す。図１０に示す構成は、ゲイ
ト信号線方向に隣合う２つの画素に配置される薄膜トラ
ンジスタ群において、容量線を共通にしたことを特徴と
するものである。

【００６６】図１０に示すように、隣合う画素電極９０
５と９０６の間にゲイト信号線９０２と９０４とが配置
され、更に、ゲイト信号線９０２と９０４との間に容量
線９０３が配置されている。Ｍ字型の島状の半導体領域
９０７と９０８の一端はそれぞれ画素電極９０５と９０
６に接続されている。

【００６７】Ｍ字型の島状の半導体領域９０７と９０８
は結晶性珪素膜で構成され、薄膜トランジスタの活性層
を構成する。半導体領域９０７と９０８において、ゲイ
ト信号線９０２と９０４が横断している３ヶ所の領域に
は、図１１に示す薄膜トランジスタ９１１〜９１３、９
１６〜９１８が形成され、これらの薄膜トランジスタを
実施例１、２に示すようにオフセット領域、ＬＤＤ領域
を形成すればよい。他方、容量線９０３が横断している
２ヶ所の領域には，図１１に示す薄膜トランジスタ９１
４、９１５、９１９、９２０がそれぞれ形成され、これ
らの薄膜トランジスタは容量として機能する。

【００６８】本実施例において、一対の画素電極９０
５、９０６に対して１本の容量線９０３を共通に利用し
ているため、容量線９０３の数を半分にすることができ
るので、画素の開口率を高めることができる。なお、図
１０には、最小限の構成しか示されていないが、実際の
液晶ディスプレイにおいては、図１０に示すような構成
が数百×数百という数で繰り返し組み合わされた構成が
採用される。

【００６９】〔実施例５〕 本実施例は、図１０に示す
構成をさらに変形した構成に関する。図１２に本実施例
の概略の構成を示す平面図を示し、図１２において図１
０と同一の符号は同一の部材を示す。また、図１２の構
成の等価回路は図１１に相当する。図１２に示す構成が
特徴とするのは、２つの画素における共通の容量線９０
３の利用仕方であり、このことは図１０に示す構成と比
較すれば明らかである。

【００７０】本実施例の構成の等価回路を図１１に示
す。即ち、図１２に示す構成の等価回路は図１０に示す
ものと同じである。本実施例に示すような構成を採用す
ることによって、開口率を高くすることができる。

【００７１】〔実施例６〕 本実施例は図１０に示す構
成をさらに変形した構成に関する。図１３に本実施例の
概略の構成を示し、図１３において図１０と同一の符号
は同一の部材を示し、本実施例の等価回路は図１１に示
される。本実施例の構成を採用した場合は、高い開口率
を得ることができる。

【００７２】

【発明の効果】以上、本発明に示したように、複数の薄
膜トランジスタのゲイトをゲイト信号線や容量線に接続
することにより、液晶セルの電圧降下を抑制することが
できる。一般に薄膜トランジスタの劣化はソース／ドレ
イン間の電圧に依存するが、本発明においては、特に図
２（Ｃ）の薄膜トランジスタ１２２、１２３のソース／
ドレイン間の電圧は全ての駆動過程において低く保た
れ、また、これらの薄膜トランジスタ１２２、１２３、
１２４にＬＤＤを形成しているたため、本発明を利用す
ることにより、劣化を防止することもできる。

【００７３】本発明は、より高度な画像表示が要求され
る用途において効果的である。すなわち、２５６階調以
上の極めて微妙な濃淡を表現する場合には液晶セルの放
電は１フレームの間に１％以下に抑えられることが必要
である。従来の方式は図２（Ａ）、（Ｂ）のいずれもこ
の目的には適したものではなかった。

【００７４】また、本発明は特に行数の多いマトリクス
の表示等の目的に適した結晶性シリコン半導体の薄膜ト
ランジスタを用いたアクティブマトリクス表示装置にも
適している。一般に、行数の多いマトリクスでは、１行
あたりの選択時間が短いのでアモルファスシリコン半導
体の薄膜トランジスタは用いるのに適当でない。

【００７５】しかしながら、結晶性シリコン半導体を用
いた薄膜トランジスタはＯＦＦ電流が多いことが問題と
なっている。このため、ＯＦＦ電流を低減できる本発明
はこの分野でも大きな貢献が可能である。もちろん、ア
モルファスシリコン半導体を用いた薄膜トランジスタに
おいても効果を有することは言うまでもない。

【００７６】実施例においては、薄膜トランジスタの構
造としてはトップゲイト型のものを中心に説明したが、
ボトムゲイト型その他の構造のものであっても本発明の
効果が不変であることは言うまでもない。本発明は最小
の変更で最大の効果を得ることができる。特にトップゲ
イト型の薄膜トランジスタにおいては、薄い半導体領域
（活性層）を複雑な形状とする一方、ゲイト電極等は極
めて単純な形状とし、よって、上層配線の断線を防止す
ることができる。逆にゲイト電極を複雑な形状とした場
合には、開口率を低下させる一因となる。このように本
発明は工業上、有益な発明である。

【図面の簡単な説明】

【図１】 本発明の半導体領域、ゲイト信号線、容量線
の配置例を示す。

【図２】 従来および本発明のアクティブマトリクス回
路の概略を示す。

【図３】 実施例１におけるスイッチング素子の製造工
程（断面）を示す。

【図４】 実施例２におけるスイッチング素子の製造工
程（断面）を示す。

【図５】 実施例３におけるスイッチング素子の製造工
程（上面）を示す。

【図６】 実施例３におけるスイッチング素子の断面図
を示す。

【図７】 実施例３におけるスイッチング素子の回路図
を示す。

【図８】 実施例３の半導体領域、ゲイト信号線、容量
線の配置例を示す。

【図９】 実施例３のゲイト信号線、容量線等と周辺回
路の配置例を示す。

【図１０】 実施例４の画素領域を上面から見た概略の
状態を示す。

【図１１】 図１０に示した構成の等価回路を示す。

【図１２】実施例５の画素領域を上面から見た概略の状
態を示す。

【図１３】実施例６の画素領域を上面から見た概略の状
態を示す。

【符号の説明】

１００・・・・・・・半導体領域 １２１〜１２５・・・薄膜トランジスタ １２６・・・・・・・補助容量 １２７・・・・・・・画素セル １２８・・・・・・・ゲイト信号線 １２９・・・・・・・画像信号線 １３０・・・・・・・容量線 ２０１、２０２・・・活性層 ２０３〜２０５・・・ゲイト信号線 ２０６〜２０９・・・容量線 ２０９・・・・・・・画像信号線 ２１０、２１１・・・コンタクトホール ２１２〜２１４・・・画素電極 ２１５・・・・・・・容量 ２２１〜２３０・・・薄膜トランジスタ ２４０・・・・・・・ゲイト絶縁膜 ２４１・・・・・・・陽極酸化物 ２４２・・・・・・・層間絶縁膜 ２４３・・・・・・・パッシベーション膜 ９０１・・・・・・・画像信号線 ９０２、９０４・・・ゲイト信号線 ９０３・・・・・・・容量線 ９０５、９０６・・・画素電極 ９０７、９０８・・・活性層

Claims (7)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配置された画像信号線、
   ゲイト信号線と、 前記画像信号線およびゲイト信号線で囲まれた領域に配
   置された画素電極と、を有するアクティブマトリクス表
   示装置において、 前記画素電極に隣接して同一導電型のｎ個（ｎは自然
   数）の薄膜トランジスタが直列に接続されて配置され、 前記複数の薄膜トランジスタのｎ＝１番目の薄膜トラン
   ジスタのソースまたはドレイン領域は前記画像信号線に
   接続され、 前記複数の薄膜トランジスタのｎ番目の薄膜トランジス
   タのドレインまたはソース領域は前記画素電極に接続さ
   れ、 ｎ個の薄膜トランジスタのうち、ｍ個（ｎ＞ｍ、ｍは自
   然数）の薄膜トランジスタのゲイト電極の電位は、チャ
   ネル形成領域がソース及びドレイン領域と同一導電型と
   なる電位に固定され、 前記ｍ個の薄膜トランジスタと異なる（ｎ−ｍ）個の薄
   膜トランジスタのゲイト電極は共通にゲイト信号線に接
   続され、チャネル形成領域と隣接する２つの領域の少な
   くとも１つの領域は、ソース又はドレイン領域よりも導
   電型を付与する不純物の濃度が低い低濃度不純物領域で
   あることを特徴とするアクティブマトリクス表示装置。
2. 【請求項２】 請求項１において、前記ゲイト信号線に
   接続された（ｎ−ｍ）個の薄膜トランジスタにおいて、
   前記チャネル形成領域と前記低濃度不純物領域との間に
   オフセットゲイト領域を有することを特徴とするアクテ
   ィブマトリクス表示装置。
3. 【請求項３】 複数の画像信号線と、 前記画像信号線に概略垂直に配置された複数のゲイト信
   号線と、 前記ゲイト信号線の間に１本づつ平行に配置された容量
   線と、 前記ゲイト信号線と画像信号線に囲まれた領域に設けら
   れた画素電極と、 前記画素電極の各々に接続して設けられたスイッチング
   素子と、を有するアクティブマトリクス表示装置におい
   て、 前記スイッチング素子の各々は概略Ｍ字型をした半導体
   被膜を１つ有し、 該半導体被膜は、前記ゲイト信号線と少なくとも３か所
   の重なる領域と、 前記容量線と少なくとも２か所の重なる領域と、 導電性を付与する不純物を含有し、前記ゲイト信号線及
   び前記容量線に重ならない第１の不純物領域と、 前記ゲイト信号線と重なる領域と前記第１の不純物領域
   との間に配置され、前記第１の不純物領域よりも不純物
   濃度の低い第２の不純物領域と、を有することを特徴と
   するアクティブマトリクス表示装置。
4. 【請求項４】 請求項３において、前記半導体被膜にお
   いて、前記ゲイト信号線と重なる領域と前記第２の不純
   物領域との間に、オフセットゲイト領域を有することを
   特徴とするアクティブマトリクス表示装置。
5. 【請求項５】 複数の画像信号線と、 前記画像信号線に概略垂直に配置された複数のゲイト信
   号線と、 前記ゲイト信号線の間に１本づつ平行に配置された容量
   線と、 前記ゲイト信号線と画像信号線に囲まれた領域に設けら
   れた画素電極と、 前記画素電極の各々に接続して設けられたスイッチング
   素子と、を有するアクティブマトリクス表示装置におい
   て、 前記スイッチング素子の各々は概略Ｍ字型をした半導体
   被膜を１つ有し、 前記半導体被膜において、前記画像信号線とコンタクト
   を有する領域と、前記画素電極とコンタクトを有する領
   域と、前記容量線と前記ゲイト信号線とによって４つ以
   上に分離された領域とはそれぞれ、Ｎ型又はＰ型の導電
   性を付与する不純物を含有し、 前記容量線と前記ゲイト信号線とによって４つ以上に分
   離された領域には、前記ゲイト信号線と重なる領域に接
   して、Ｎ型又はＰ型の導電型を付与する不純物の濃度が
   低い低濃度不純物領域を有することを特徴とするアクテ
   ィブマトリクス表示装置。
6. 【請求項６】 請求項５において、前記スイッチング素
   子は、前記低濃度不純物領域の端面が前記ゲイト信号線
   の端面から前記ゲイト信号線の幅方向に沿って外側にず
   れているオフセットゲイト構造を有することを特徴とす
   るアクティブマトリクス表示装置。
7. 【請求項７】 請求項３または請求項５において、前記
   容量線は当該行の画素とは重ならず、当該行に隣接する
   行の画素と重なることをことを特徴とするアクティブマ
   トリクス表示装置。