JP3485667B2

JP3485667B2 - アクティブマトリクス表示装置

Info

Publication number: JP3485667B2
Application number: JP03156395A
Authority: JP
Inventors: 舜平山崎; 潤小山; 保彦竹村
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1995-01-28
Filing date: 1995-01-28
Publication date: 2004-01-13
Anticipated expiration: 2019-01-13
Also published as: JPH08204207A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリクス
表示装置の表示画面の画質向上をはかる回路および素子
に関する。特に本発明は、スイッチング素子として薄膜
トランジスタ（ＴＦＴ）を有する回路を用い、該ＴＦＴ
の活性層はアモルファスシリコンの結晶化を促進する触
媒元素を用いて結晶化をおこなったシリコン半導体によ
って構成されているものに関する。

【０００２】

【従来の技術】アクティブマトリクス型表示装置とは、
各画素にスイッチング素子を設け、画像信号線より供給
される信号を該スイッチング素子によって画素に供給す
る仕組みを有する表示装置であり、単純マトリクス型表
示装置よりも大容量の表示を鮮明におこなうことができ
る。従来、スイッチング素子としてはアモルファスシリ
コン半導体を用いたＴＦＴが使用されていた。しかしな
がら、結晶性シリコン半導体を用いたＴＦＴは、従来の
アモルファスシリコン半導体を用いたものに比較して、
動作速度が１０倍以上も大きいので、大容量表示に適し
ており、最近では、この面で開発が進められている。し
かしながら、結晶性シリコン半導体には幾つかの問題が
あった。

【０００３】第１の問題はシリコンの結晶化の問題であ
った。結晶性シリコンはアモルファスシリコンを結晶化
せしめることにより得られる。従来は２つの方法が知ら
れていた。１つはレーザー等の強光を照射して瞬間的に
結晶化せしめる方法で、光アニールと称される。この方
法の問題点は安定した大エネルギーのレーザー発振器が
得られないため、再現性、量産性に乏しいということで
ある。

【０００４】他の方法は熱アニール法もしくは固相成長
法と呼ばれるもので、通常、６００℃以上の温度で熱ア
ニールをおこなうことにより、アモルファスシリコンを
固相成長させて、結晶化せしめるものである。この方法
においては、結晶化に要する時間はアニール温度に依存
し、１０００℃程度の高温では１時間以内に結晶化を完
了することができる。しかしながら、このような高温に
使用できる基板は石英以外にはなく、基板コストが大き
くなった。また、得られるシリコン膜の結晶性も好まし
いものではなかった。

【０００５】これに対し、多くの硼珪酸ガラスの使用で
きる６００℃程度のアニールでは、結晶性の良好なシリ
コン膜が得られたが、結晶化に要する時間が２４時間以
上にもなり、量産性の点で問題があった。第２の問題は
結晶性シリコンを用いたＴＦＴでは、ゲート電極に逆バ
イアス電圧を印加した際のリーク電流（ＯＦＦ電流）が
大きいということである。これは、結晶粒界に起因する
と見られており、結晶性シリコンを用いてアクティブマ
トリクス型表示装置を作製する上で最大の問題となって
いた。

【０００６】Ｎチャネル形ＴＦＴの場合、Ｖ_GSを負にバ
イアスした時のＯＦＦ電流は、半導体薄膜の表面に誘起
されるＰ型層と、ソース領域及びドレイン領域のＮ型層
との間に形成されるＰＮ接合を流れる電流により規定さ
れる。そして、半導体薄膜中（特に粒界）には多くのト
ラップが存在するため、このＰＮ接合は不完全であり接
合リーク電流が流れやすい。ゲート電極を負にバイアス
するほどＯＦＦ電流が増加するのは半導体薄膜の表面に
形成されるＰ型層のキャリア濃度が増加してＰＮ接合の
エネルギー障壁の幅が狭くなるため、電界の集中が起こ
り、接合リーク電流が増加することによるものである。

【０００７】このようにして生じるＯＦＦ電流は、ソー
ス／ドレイン電圧に大きく依存する。例えば、ＴＦＴの
ソース／ドレイン間に印加される電圧が大きくなるにし
たがって、ＯＦＦ電流が飛躍的に増大することが知られ
ている。すなわち、ソース／ドレイン間に５Ｖの電圧を
加えた場合と１０Ｖの電圧を加えた場合とでは、後者の
ＯＦＦ電流は前者の２倍ではなく、１０倍にも１００倍
にもなる場合がある。また、このような非線型性はゲー
ト電圧にも依存する。一般にゲート電極の逆バイアスの
値が大きい場合（Ｎチャネル型では、大きなマイナス電
圧）には、両者の差が著しい。

【０００８】

【発明が解決しようとする課題】上記の第１の問題に関
しては、本発明人らは、ニッケル、白金、鉄、コバル
ト、パラジウム等を微量添加することによりアモルファ
スシリコンの結晶化を促進できることを見出した（特開
平６−２４４１０４）。これらの添加すべき元素を触媒
元素と言うが、この結果、典型的には５５０℃で４時
間、あるいはより低温・短時間の熱アニールで結晶化を
成就することが可能となった。加えて、従来の熱アニー
ル法では、アモルファスシリコンは１０００Å以上の厚
いものでないとほとんど結晶化しなかったのだが、触媒
元素を用いると、１０００Å以下、典型的には３００〜
８００Åの厚さでも十分な結晶化が起こることがわかっ
た。

【０００９】また、本発明人の研究の結果、これらの触
媒元素を使用して結晶化せしめたシリコンを用いてＴＦ
Ｔを作製する場合には、結晶化工程の観点から、また、
特性・信頼性の観点から、触媒元素のシリコン中への残
留濃度は１×１０¹⁵〜１×１０¹⁹原子／ｃｍ³とするこ
とが好ましいことが明らかになった。

【００１０】このように、第１の問題は解決されたので
あるが、第２の問題は未解決のままであった。逆に触媒
元素を用いて結晶化せしめたシリコン膜は結晶成長が針
状に進行する（従来の熱アニール法では粒状に成長す
る）ことと、結晶の長径が数μｍ以上（従来の熱アニー
ル法では１μｍ以下）と大きいことのため、ＴＦＴ特性
が結晶粒界の影響を大きく受け、ＯＦＦ電流のバラツキ
が大きいことが新たな問題として浮かび上がった。典型
的には、ＯＦＦ電流が１０００ｐＡから１ｐＡというよ
うに３桁も変動した。

【００１１】図７（Ａ）にアクティブマトリクス表示装
置の従来例の概略図を示す。図中の破線で囲まれた領域
（２０４）が表示領域であり、その中にＴＦＴ（２０
１）がマトリクス状に配置されている。前記ＴＦＴ（２
０１）のソース電極に接続している配線が画像（デー
タ）信号線（２０６）であり、前記ＴＦＴ（２０１）の
ゲート電極に接続している行選択信号線（２０５）であ
る。この回路の駆動の原理は図７（Ｂ）に示すように、
第Ｎ行、第（Ｎ＋１）行、第（Ｎ＋２）行の各行選択信
号線に少しずつタイミングをずらしたパルスが入力され
ることによって、行の選択がおこなわれる。

【００１２】図７（Ａ）の回路では、スイッチング素子
はＴＦＴ（２０１）であり、行選択信号線（２０５）の
信号にしたがって、データのスイッチングをおこない、
液晶セル（２０３）を駆動する。補助容量（２０２）
は、液晶セルの容量を補強するためのコンデンサで画像
データの保持用として用いられる。マトリクス全面にわ
たって均一な表示をおこなうには、すべてのＴＦＴの特
性がそろっていることが必要である。なかでも、ＯＦＦ
電流は１０ｐＡ以下、好ましくは１ｐＡ以下であること
が要求される。もし、ＴＦＴのうち、ＯＦＦ電流が１０
００ｐＡもあるものは十分な電荷が保持できず、映像信
号を瞬時に失ってしまう。

【００１３】このような不良ＴＦＴが全画素中数個であ
れば、問題とは言えないが、数％にも及ぶ場合には非常
に表示が見づらくなる。特に、前記したような触媒元素
を用いて得られた結晶性シリコンを用いたＴＦＴでは表
示不良が顕著であった。

【００１４】

【課題を解決するための手段】本発明は、上記のような
問題を鑑みてなされたものである。すなわち、本発明
は、アクティブマトリクス回路に関し、１個の画素電極
に対して少なくとも３個のＴＦＴを直列に接続し、前記
直列接続したＴＦＴの両端を除く少なくとも１個のＴＦ
Ｔを行選択信号線とは独立の信号を供給する信号線（以
下、これをゲート信号線という）によって制御する一
方、他のＴＦＴを行選択信号線によって制御することを
特徴とする回路をスイッチング素子として用いる。

【００１５】ここで、ゲート信号線の信号が行選択信号
線の信号と独立であるとは、行選択信号線の信号と同一
でないということであり、行選択信号線の信号と何らか
の同期を取った信号は構わない。一般的には行選択信号
線の信号を供給する回路（行選択信号回路）とは別の回
路から供給される信号であればよく、該回路は行選択信
号回路から発せられる信号もしくは、行選択信号回路に
入力される信号を加工したものであってもよい。

【００１６】以上に加えて、本発明においては、ＴＦＴ
の活性層は結晶性シリコンによって構成され、１×１０
¹⁵〜１×１０¹⁹原子／ｃｍ³のシリコンの結晶化を促進
する触媒元素が含有されていること、もしくは、ＴＦＴ
の活性層は触媒元素を用いて結晶化されたことを特徴と
する。

【００１７】ここで、直列接続されたＴＦＴのうち、一
端は画像信号線に接続し、もう一端は画素電極に接続し
てもよい。さらに、上記のＴＦＴのうち画素電極に接続
されるＴＦＴのチャネルの両端にＬＤＤ領域やオフセッ
ト領域を設けてもよい。本発明の基本的な思想は、ＴＦ
Ｔを３つ、もしくはそれ以上接続し、うち、中央のＴＦ
Ｔの少なくとも１つは、そのゲート電極を行選択信号線
とは別のゲート信号線に接続し、該信号線の信号によっ
て駆動することを特徴とする。

【００１８】図１（Ａ）の例では、直列に接続されたＴ
ＦＴ（１０３）、（１０４）、（１０５）のうち、ＴＦ
Ｔ（１０３）はソースを画像信号線（１０１）に接続
し、また、ＴＦＴ（１０４）のドレインを画素電極（１
０６）に接続する。ＴＦＴ（１０３）、（１０４）のゲ
ート電極は行選択信号線（１０２）で制御する。そし
て、中央のＴＦＴ（１０５）のゲート電極はゲート信号
線（１０７）に接続し、行選択信号線（１０２）と接続
されたＴＦＴ（１０３）、（１０４）とは別に駆動す
る。なお、画素セル（１０６）と並列に補助容量（１０
８）を付加してもよい。

【００１９】図１（Ａ）に示す回路図で示される実際の
回路の例を図１（Ｄ）に示す。この回路の作製方法に関
しては、図４を用いて実施例で説明されるので、ここで
は、概略だけを述べる。回路は１つのシリコン半導体被
膜（活性層）上に３つのＴＦＴ（１０３）、（１０
４）、（１０５）（それぞれ、点線で概念的な領域を示
す）が形成されており、個々のＴＦＴのゲート電極（４
０５）、（４０７）、（４０６）がそれを横断して設け
られる。そして、半導体領域のうち、左端の領域（４１
１）（＝ＴＦＴ（１０３）のソース）には画像信号線
が、また、右端の領域（４１４）（＝ＴＦＴ（１０４）
のドレイン）には画素電極が、それぞれ接続される。

【００２０】また、図１（Ａ）の回路図で示される回路
は、図１（Ｄ）に示すような構成でもよいが、図３に示
すような構成とすると、専有面積を低減できる。以下、
図３の説明をする。まず、概略Ｕ字型もしくはコの字型
もしくは馬蹄型をした結晶性シリコン半導体被膜（３０
１）を形成する。該半導体被膜は触媒元素を用いて結晶
化せしめ、典型的には、１×１０¹⁵〜１×１０¹⁹原子／
ｃｍ³の触媒元素を含有している。（図３（Ａ））

【００２１】この半導体被膜に対して行選択信号線（３
０２）およびゲート信号線（３０３）を図３（Ｂ）のよ
うに配置させる。すなわち、半導体被膜（３０１）は行
選択信号線（３０２）と２か所の交点と、ゲート信号線
（３０３）と１か所の交点を有する。ゲート信号線（３
０３）は行選択信号線（３０２）と平行に形成される。

【００２２】一方、図１（Ａ）のＴＦＴ（１０３）、
（１０４）に該当するのは、行選択信号線（３０２）と
半導体被膜（３０１）によって形成された２か所の交点
部分である。行選択信号線（３０２）とゲート信号線
（３０３）をマスクとして半導体被膜（３０１）にＮ型
（もしくはＰ型）のドーピングをおこなえば、ＴＦＴ
（１０３）のソースに相当する領域（３０４）とＴＦＴ
（１０４）のドレインに相当する領域（３０７）が形成
され、これらは、それぞれ、画像信号線と画素電極に接
続される。

【００２３】また、ＴＦＴ（１０３）のドレインに相当
する領域（３０５）とＴＦＴ（１０４）のソースに相当
する領域（３０６）も形成される。すなわち、半導体領
域には、画像信号線とコンタクトを有する領域と、画素
電極とコンタクトを有する領域と、行選択信号線とゲー
ト信号線とによって分離された２つのＮ型（もしくはＰ
型）導電型を示す領域とが形成される。なお、図３
（Ｃ）に示すようにゲート信号線（３０３）と半導体被
膜（３０１）とが完全に重ならず、一部半導体被膜のは
みだした領域（３０８）が形成されても何ら問題はな
い。必要なことは領域（３０５）と（３０６）がゲート
信号線（３０３）と行選択信号線（３０２）によって完
全に分離されていることである。

【００２４】以上のように主として半導体被膜（活性
層）の形状を工夫することにより、回路の集積度を向上
させることができる。もし、図１（Ｃ）に示すような５
つのＴＦＴを有するスイッチング素子を形成するなら
ば、半導体被膜を概略Ｎ字型もしくはＳ字型として、こ
れに行選択信号線やゲート信号線を重ねればよい。

【００２５】

【作用】具体的な動作について図２を用いて説明する。
図２（Ａ）は図７（Ａ）と同様に、本発明を用いたアク
ティブマトリクス回路の全体を示し、符号は図１と同じ
である。行選択信号線は従来の回路（図７）と同様にシ
フトレジスタＹによって信号が供給されるが、本発明に
よって付加したゲート信号線は別のシフトレジスタＺ
（もしくは同等な回路）によって、信号が供給される。

【００２６】各信号線に印加される信号は図２（Ｂ）に
示される。すなわち、従来の場合と同様に第Ｎ行、第
（Ｎ＋１）行、第（Ｎ＋２）行の各行選択信号線にはパ
ルスが時期をずらして入力される。一方、第Ｎ行、第
（Ｎ＋１）行、第（Ｎ＋２）行の各ゲート信号線にも、
信号が印加されるが、これらのパルスはある程度の重な
りを有したり、また、各行の行選択信号線のパルスと同
期したものとすると都合がよい。ただし、ＴＦＴ（１０
３）、（１０４）に比較して、ＴＦＴ（１０５）のゲー
ト容量が大きな場合には、図２（Ｂ）に示すように、パ
ルス幅を行選択信号線のパルスよりも大きくするとよ
い。

【００２７】図２（Ｂ）を用いて動作例を説明する。も
ちろん、これ以外の動作も可能である。第（Ｎ＋２）行
に注目すると、最初にゲート信号線（１０７）にパルス
が印加され、中央のＴＦＴ（１０５）はＯＮ状態とな
る。このとき、画像信号線１０１には他行の映像データ
が印加されている。しかしながら、行選択信号線は負電
位に保たれており、ＴＦＴ（１０５）の両隣のＴＦＴ
（１０３）、（１０４）はＯＦＦ状態であり、このとき
のデータは画素セル（１０６）には取り込まれない。
（図２（Ｂ）、ａの期間）

【００２８】この状態がしばらく続いた後、第（Ｎ＋
２）行の行選択信号線の電位が正に転換し、このとき初
めて、画素セル（１０６）の放電と画像信号線（１０
１）のデータの充電がおこなわれる。ここでは、正の電
圧に充電される。このときには、ＴＦＴ（１０３）〜
（１０４）の全てがＯＮ状態となっている。（図２
（Ｂ）、ｂの期間）

【００２９】続いて、行選択信号線の電位が負に転換
し、ＴＦＴ（１０３）、（１０４）はＯＦＦとなる。た
だし、ゲート信号線（１０７）の電位は依然として正で
あるので、ＴＦＴ（１０５）はＯＮ状態である。そし
て、このときのＴＦＴは主として静電容量として機能す
るため、ＴＦＴ（１０５）のソース／ドレインの電位は
画素セル（１０６）の電位とほぼ同じである。（図２
（Ｂ）、ｃの期間）

【００３０】次に、ゲート信号線（１０７）の電位が負
に転換すると、ＴＦＴ（１０５）に形成されていた静電
容量が急激に小さくなる。すると、ＴＦＴ（１０５）に
蓄積されていた電荷（これはＴＦＴ（１０３）、（１０
４）がＯＦＦ状態であるので、他へ流出することは難し
い）を保持するために、ＴＦＴ（１０５）のソース／ド
レインの電圧が高くなる（絶対値が大きくなる）。すな
わち、ＴＦＴ（１０５）を中心として非常に電圧の高い
領域が形成され、この領域が存在するために画像信号線
の電位が負になったとしても、ＴＦＴ（１０５）の電位
が低下することが優先され、画素セル（１０６）から電
荷が流出して、電位が降下することは抑制される。

【００３１】逆に、電位差の関係からＴＦＴ（１０５）
から画素セル（１０６）に向かって電流が流れる。もっ
とも、ＴＦＴ（１０５）に蓄積されている電荷と画素セ
ルの静電容量の比率から、ＴＦＴ（１０５）に蓄積され
ている電荷の全てが画素セルに流入したとしても画素セ
ルの電位変動はほとんど生じない。以上の作用により、
ＯＦＦ電流を低減できる。（図２（Ｂ）、ｄおよびｅの
期間）以下、同様な動作が繰り返される。

【００３２】このように本発明はＯＦＦ電流を平均的に
低減できる効果も有するものであるが、加えて、ＯＦＦ
電流の大きなスイッチング素子（不良スイッチング素
子）の発生確率を激減させることもできる。例えば、図
１（Ａ）において、ＴＦＴ（１０３）もしくは（１０
４）のいずれか一方が非常にＯＦＦ電流の大きなもので
あったとしても、他方が正常なものであることにより、
全体として、ＯＦＦ電流抑制の効果を示すためである。
すなわち、ＴＦＴ（１０３）と（１０４）が２つともＯ
ＦＦ電流の大きな不良である確率は非常に小さい。この
結果、スイッチング素子のＯＦＦ電流はＴＦＴの９９％
を１ｐＡ以下、９９．９９％を１０ｐＡ以下とすること
ができ、画像に障害を生じる１００ｐＡ以上のスイッチ
ング素子の発生確率は１ｐｐｍ以下とすることができ
た。

【００３３】なお、ＴＦＴ（１０３）、（１０４）のチ
ャネルにＬＤＤ領域またはオフセット領域を入れると、
それらの領域はドレイン抵抗・ソース抵抗となるため、
ドレイン接合の電界強度を緩和させ、さらにＯＦＦ電流
を減少させることができることは言うまでもない。特に
画素電極側のＴＦＴのチャネルの両端にＬＤＤ（低濃度
不純物）領域やオフセット領域を形成すると有効であ
る。

【００３４】図１（Ａ）の例では、中央のＴＦＴはその
両端のＴＦＴと同じ導電型（この場合はＮチャネル型）
であったが、図１（Ｂ）のように、逆導電型（すなわ
ち、Ｐチャネル型）としてもよい。ただし、その場合に
は中央のＴＦＴ（１１５）のゲート電極に印加する信号
は、図１（Ａ）の場合と逆になる。（図１（Ｂ））

【００３５】また、より多くのＴＦＴを接続して、図１
（Ｃ）に示すような回路を構成してもよい。この場合に
はＯＦＦ電流低減の効果がさらに大きくなる。もっと
も、図１（Ｃ）の場合には全部でＴＦＴを５つ使用して
いるが、ＴＦＴを７個、９個と使用してもＯＦＦ電流低
減の効果はそれほど増大しない。回路構成等を考慮する
とＴＦＴを５つ以下とすることが好ましい。

【００３６】

【実施例】

〔実施例１〕本実施例は図１（Ａ）で示した回路の作製
工程に関するものである。本実施例では、ゲート電極を
陽極酸化することにより、オフセットゲートを構成し、
より一層、ＯＦＦ電流を低減することを特色とする。な
お、ゲート電極を陽極酸化する技術は特開平５−２６７
６６７に開示されている。

【００３７】図４の（Ａ）〜（Ｄ）に本実施例の工程を
示す。まず、基板（４０１）（コーニング７０５９、１
００ｍｍ×１００ｍｍ）上に、下地膜として酸化珪素膜
（４０２）を１０００〜５０００Å、例えば、３０００
Åに成膜した。この酸化珪素膜の成膜には、ＴＥＯＳを
プラズマＣＶＤ法によって分解・堆積して成膜した。こ
の工程はスパッタ法によっておこなってもよい。

【００３８】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファスシリコン膜を３００〜１５００
Å、例えば、５００Å堆積し、熱アニール法により結晶
化せしめた。その際には、特開平６−１４４２０４に開
示された技術にしたがって、触媒元素としてニッケルを
微量添加して結晶化をおこなった。ニッケルの添加方法
としては、薄い酸化珪素膜を形成したアモルファスシリ
コン膜上に１ｐｐｍの酢酸ニッケル水溶液を塗布・乾燥
させた。その後、これを５５０℃の雰囲気に４時間放置
した。

【００３９】なお、上記の熱アニール工程後に、レーザ
ー照射等の光アニールを追加して、さらに結晶性を向上
させてもよい。そして、このように結晶化させたシリコ
ン膜をエッチングして、島状領域（４０３）を形成し
た。さらに、この上にゲート絶縁膜（４０４）を形成し
た。ここでは、プラズマＣＶＤ法によって厚さ７００〜
１５００Å、例えば、１２００Åの酸化珪素膜を形成し
た。この工程はスパッタ法によっておこなってもよい。

【００４０】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃを含む）膜をスパッタ
法によって形成して、これをエッチングしてゲート電極
（４０５）、（４０６）、（４０７）を形成した。（図
４（Ａ））

【００４１】そして、ゲート電極に電解溶液中で電流を
通じて陽極酸化し、厚さ５００〜２５００Å、例えば、
２０００Åの陽極酸化物を形成した。用いた電解溶液
は、Ｌ−酒石酸をエチレングリコールに５％の濃度に希
釈し、アンモニアを用いてｐＨを７．０±０．２に調整
したものである。その溶液中に基板を浸し、定電流源の
＋側を基板上のゲイト電極に接続し、−側には白金の電
極を接続して２０ｍＡの定電流状態で電圧を印加し、１
５０Ｖに達するまで酸化を継続した。さらに、１５０Ｖ
の定電圧状態で、電流が０．１ｍＡ以下になるまで酸化
を継続した。この結果、厚さ２０００Åの酸化アルミニ
ウム被膜（４０８）、（４０９）、（４１０）が得られ
た。

【００４２】その後、イオンドーピング法によって、島
状領域（４０３）に、ゲート電極部（すなわち、ゲート
電極とその周囲の陽極酸化物被膜）をマスクとして自己
整合的に不純物（ここでは燐）を注入し、Ｎ型不純物領
域を形成した。ここで、ドーピングガスとしてはフォス
フィン（ＰＨ₃ ）を用いた。この場合のドーズ量は１×
１０¹⁴〜５×１０¹⁵原子／ｃｍ²、加速電圧は６０〜９
０ｋＶ、例えば、ドーズ量を１×１０¹⁵原子／ｃｍ²、
加速電圧は８０ｋＶとした。この結果、Ｎ型不純物領域
（４１１）〜（４１４）が形成された。この段階で素子
を上面から見た様子は図１（Ｄ）に示される。（図４
（Ｂ））

【００４３】さらに、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドー
ピングされた不純物領域（４１１）〜（４１４）の活性
化をおこなった。レーザーのエネルギー密度は２００〜
４００ｍＪ／ｃｍ² 、好ましくは２５０〜３００ｍＪ／
ｃｍ² が適当であった。この工程は熱アニールによって
おこなってもよい。特に触媒元素（ニッケル）を含有し
ており、通常の場合に比較して低温の熱アニールで活性
化できる（特開平６−２６７９８９）。このようにして
Ｎ型不純物領域が形成されたのであるが、本実施例で
は、陽極酸化物の厚さ分だけ不純物領域がゲート電極か
ら遠い、いわゆるオフセットゲートとなっていることが
わかる。

【００４４】次に、層間絶縁膜として、プラズマＣＶＤ
法によって酸化珪素膜（４１５）を厚さ５０００Åに成
膜した。このとき、原料ガスにＴＥＯＳと酸素を用い
た。そして、層間絶縁膜（４１５）、ゲート絶縁膜（４
０４）のエッチングをおこない、Ｎ型不純物領域（４１
１）にコンタクトホールを形成した。その後、アルミニ
ウム膜をスパッタ法によって形成し、エッチングしてソ
ース電極・配線（４１６）を形成した。これは画像信号
線の延長である。（図４（Ｃ））

【００４５】その後、パッシベーション膜（４１７）を
形成した。ここでは、ＮＨ₃／ＳｉＨ₄／Ｈ₂混合ガス
を用いたプラズマＣＶＤ法によって窒化珪素膜を２００
０〜８０００Å、例えば、４０００Åの膜厚に成膜し
て、パッシベーション膜とした。そして、パッシベーシ
ョン膜（４１７）、層間絶縁膜（４１５）、ゲート絶縁
膜（４０４）のエッチングをおこない、Ｎ型不純物領域
（４１４）に画素電極のコンタクトホールを形成した。
そして、インディウム錫酸化物（ＩＴＯ）被膜をスパッ
タ法によって成膜し、これをエッチングして画素電極
（４１８）を形成した。

【００４６】このようにして、３つの直列したＴＦＴ
（４２１）、（４２０）、（４２２）が形成できた。こ
のうち、ゲート電極（４０６）は、ゲート信号線より信
号を供給し、また、ゲート電極（４０５）、（４０７）
は行選択信号線より信号を供給して用いる。（図４
（Ｄ））

【００４７】なお、図４（Ｅ）のように、パッシベーシ
ョン膜（４１７）および層間絶縁物（４１８）、ゲート
絶縁膜（４０４）をエッチングして、Ｎ型不純物領域
（４１４）に画素電極のコンタクトホールを形成する際
に、同時にゲート電極（４０６）上にもコンタクトホー
ルを形成してもよい。陽極酸化物（酸化アルミニウム）
は酸化珪素をエッチングするフッ酸系のエッチャントで
はエッチング速度が極めて小さいので、実質的に陽極酸
化物（４０９）でエッチングは停止する。

【００４８】そして、このようにして形成されたホール
を覆って、画素電極（４１８）を形成すると、画素電極
（４１８）は陽極酸化物被膜（４０９）を挟んで、ゲー
ト電極（４０６）と対向し、容量（４１９）を形成でき
る。この容量は、図１（Ａ）における補助容量（１０
８）に相当するもので、画素電極の不透明部分を増加さ
せることなく（すなわち、開口率を低下させずに）、容
量を付加することができる。（図４（Ｅ））

【００４９】〔実施例２〕図５に本実施例の工程を示
す。まず、基板（５０１）上に、下地酸化珪素膜（５０
２）（厚さ２０００Å）を堆積し、実施例１と同様に触
媒元素としてニッケルを使用して、５５０℃、４時間の
熱アニールによって結晶化させた結晶性シリコン膜によ
って島状領域（５０３）を形成した。さらに、この上に
ゲート絶縁膜（５０４）を形成した。

【００５０】その後、厚さ、５０００Åのアルミニウム
膜をスパッタ法によって形成した。さらに、後の多孔質
陽極酸化物被膜形成工程におけるフォトレジストとの密
着性の改善のために、アルミニウム膜表面に厚さ１００
〜４００Åの薄い陽極酸化膜を形成してもよい。その
後、スピンコーティング法によって厚さ１μｍ程度のフ
ォトレジストを形成した。そして、公知のフォトリソグ
ラフィー法によって、ゲート電極（５０５）、（５０
６）、（５０７）をエッチングにより形成した。ゲート
電極上には、フォトレジストのマスク（５０８）、（５
０９）、（５１０）を残存させた。（図５（Ａ））

【００５１】次に、基板を１０％シュウ酸水溶液に浸
し、定電流源の＋側を基板上のゲイト電極（５０５）、
（５０７）に接続し、−側には白金の電極を接続して陽
極酸化をおこなった。この技術は特開平６−３３８６１
２に開示されている。すなわち、５〜５０Ｖ、例えば、
８Ｖの定電圧で、１０〜５００分、例えば、２００分陽
極酸化をおこなうことによって、厚さ５０００Åの多孔
質の陽極酸化物（５１１）、（５１２）をゲート電極
（５０５）、（５０７）の側面に形成した。得られた陽
極酸化物は多孔質であった。ゲート電極の上面には、マ
スク材（５０８）、（５１０）が存在するために陽極酸
化はほとんど進行しなかった。また、ゲート電極（５０
６）には電流を通じなかったので、陽極酸化物は形成さ
れなかった。（図５（Ｂ））

【００５２】その後、マスク材を除去してゲイト電極上
面を露出させた。そして、実施例１と同様にＬ−酒石酸
をエチレングリコールに５％の濃度に希釈し、アンモニ
アを用いてｐＨを７．０±０．２に調整した電解溶液中
でゲート電極（５０５）、（５０６）、（５０７）に電
流を通じて陽極酸化し、厚さ５００〜２５００Å、例え
ば、２０００Åの陽極酸化物を形成した。この結果、厚
さ２０００Åの緻密な酸化アルミニウム被膜（５１
３）、（５１４）、（５１５）が得られた。

【００５３】その後、イオンドーピング法によって、島
状シリコン領域（５０３）に、ゲイト電極部をマスクと
して自己整合的に不純物（ここでは硼素）を注入し、Ｐ
型不純物領域を形成した。ここで、ドーピングガスとし
てはジボラン（Ｂ₂Ｈ₆）を用いた。この場合のドーズ
量は１×１０¹⁴〜５×１０¹⁵原子／ｃｍ²、加速電圧は
４０〜９０ｋＶ、例えば、ドーズ量を１×１０¹⁵ｃ
ｍ^-2、加速電圧は６５ｋＶとした。この結果、Ｐ型不純
物領域（５１６）〜（５１９）が形成された。（図５
（Ｃ））

【００５４】さらに、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドー
ピングされた不純物領域（５１６）〜（５１９）の活性
化をおこなった。実施例１においても記述したが、この
工程は熱アニールによるものでもよい。次に、層間絶縁
膜として、プラズマＣＶＤ法によって酸化珪素膜（５２
０）を厚さ３０００Åに成膜した。さらに、層間絶縁膜
（５２０）、ゲイト絶縁膜（５０４）のエッチングをお
こない、Ｐ型不純物領域（５１６）にコンタクトホール
を形成した。その後、アルミニウム膜をスパッタ法によ
って形成し、エッチングして画像信号線（５２１）を形
成した。（図５（Ｄ））

【００５５】その後、パッシベーション膜（５２２）を
形成し、パッシベション膜（５２２）、層間絶縁膜（５
２０）、ゲイト絶縁膜（５０４）のエッチングをおこな
い、陽極酸化物被膜（５１４）上に開孔部を、また、Ｐ
型不純物領域（５１９）に画素電極のコンタクトホール
を形成した。そして、スパッタ法によってＩＴＯを成膜
したのち、これをエッチングして画素電極（５２３）を
形成した。画素電極（５２３）は、図４（Ｅ）と同様に
陽極酸化物被膜（５１４）を誘電体としてゲート電極
（５０６）と対向し、補助容量（５２４）を形成してい
る。（図５（Ｅ））

【００５６】以上のような工程により、Ｐチャネル型薄
膜トランジスタ（５２６）、（５２７）、（５２５）お
よび補助容量（５２４）を有するアクティブマトリクス
回路のスイッチング素子が形成された。本実施例では、
トランジスタの導電型は逆であるが、図１（Ａ）に示さ
れる回路と同じである。本実施例ではＯＦＦ電流を抑制
する必要のある薄膜トランジスタ（５２６）、（５２
７）に関しては、実施例２の場合によりもオフセット幅
を広くした。一方、ＭＯＳ容量ではオフセットの存在は
不要であるので、オフセットを小さくした。

【００５７】〔実施例３〕図６には、本発明を用いて
回路を形成する様子を示した。具体的なプロセスについ
ては、公知技術（もしくは実施例１、２に示される技
術）を用いればよいので、ここでは詳述しない。まず、
実施例１に示される手段によって、触媒元素を用いてア
モルファスシリコン膜を結晶化せしめ、これをエッチン
グして、概略Ｕ字型（もしくはコの字型あるいは馬蹄
型）の半導体領域（活性層）（６０１）〜（６０４）を
形成した。ここで、活性層（６０１）を基準とした場
合、活性層（６０２）は当列次行、活性層（６０３）は
次列当行、活性層（６０４）は次列次行を意味する。
（図６（Ａ））

【００５８】その後、ゲート絶縁膜（図示せず）を形成
し、さらに、同一被膜をエッチングすることにより、行
選択信号線（６０５）、（６０６）および、ゲート信号
線（６０７）、（６０８）を形成した。ここで、行選択
信号線およびゲート信号線と活性層の位置関係について
は図３と同様とした。（図６（Ｂ））そして、活性層にドーピングをおこなった後、各活性層
の左端にコンタクトホール（例えば、（６１１）に示さ
れる）を形成し、さらに、画像信号線（６０９）、（６
１０）を形成した。（図６（Ｃ））

【００５９】その後、行選択信号線と画像択信号線によ
って囲まれた領域に画素電極（６１２）、（６１３）を
形成した。このようにして、ゲート信号線（６０７）と
活性層（６０１）においてＴＦＴ（６１４）が形成され
たのであるが、このとき、ゲート信号線（６０７）は当
該行の画素電極（６１３）とは重ならず、１行上の画素
電極（６１２）と重なるように配置した。すなわち、画
素電極（６１３）にしてみれば、１行下のゲート信号線
（６０８）が画素電極（６１３）と重なって、容量（６
１５）を形成した。ゲート信号線（６０７）、（６０
８）には行選択信号線と同期したパルス信号が供給され
るが、ほとんどの時間は一定の電圧に保持される（図２
（Ｂ）参照）ので、ゲート信号線と画素電極の間には静
電容量が形成される。（図６（Ｄ））

【００６０】このように、ゲート信号線を当該行の１行
上（もしくは下）の画素電極と重ねる配置を取ることに
よって、図６（Ｅ）に示すような回路が構成されたが、
容量（６１５）は図１（Ａ）の容量（１０８）に相当す
るものであり、実質的に開口率を低下させずに、容量を
付加することができ、回路の集積度を向上させる上で有
効であった。ちなみに、図６（Ｆ）には、同じ間隔で行
選択信号線、画像信号線で囲まれた領域に形成された従
来の単位画素（図７（Ａ）参照）を示したが、補助容量
（２０５）によって、遮られる領域は本実施例（図６
（Ｄ））と同じであり、本実施例では、半導体領域（６
０１）が、ほとんど行選択信号線（６０５）、（６０
７）で覆われた構造となっているため、開口率を減少さ
せることはない。逆に従来のもの（図６（Ｆ））では、
行選択信号線から分かれたゲート電極によって、開口率
の低下が認められる。

【００６１】

【発明の効果】以上、本発明に示したように、複数のＴ
ＦＴを適切に接続することにより、液晶セルの電圧降下
を抑制することができた。本発明は、より高度な画像表
示が要求される用途において効果的である。すなわち、
２５６階調以上の極めて微妙な濃淡を表現する場合には
液晶セルの放電は１フレームの間に１％以下に抑えられ
ることが必要である。従来の方式はいずれもこの目的に
は適したものではなかった。

【００６２】なお、以上の説明では、液晶ディスプレー
を中心に説明したが、本発明のアクティブマトリクス回
路は、何も液晶ディスプレーに限定されることはなく、
エレクトロルミネッセンス（ＥＬ）を利用したディスプ
レーやプラズマ発光を利用したディスプレー（プラズマ
ディスプレー＝ＰＤＰ）においても、電圧の保持が必要
とされるので、これらにも利用できることは明白であ
る。このように本発明は工業上有益である。

【図面の簡単な説明】

【図１】本発明によるアクティブマトリクス回路のス
イッチング素子の例を示す。

【図２】本発明のアクティブマトリクス回路のスイッ
チング素子の回路図・動作例を示す。

【図３】本発明のアクティブマトリクス回路のスイッ
チング素子の半導体領域およびゲートの配置例を示す。

【図４】実施例１におけるアクティブマトリクス回路
のスイッチング素子の製造工程を示す。

【図５】実施例２におけるアクティブマトリクス回路
のスイッチング素子の製造工程を示す。

【図６】実施例３におけるアクティブマトリクス回路
のスイッチング素子の製造工程を示す。

【図７】従来のアクティブマトリクス回路のスイッチ
ング素子の回路図・動作例を示す。

【符号の説明】

１０１・・・・画像信号線１０２・・・・行選択信号線１０３〜１０５・・・・薄膜トランジスタ（Ｎチャネル
型）１０６・・・・画素セル１０７・・・・ゲート信号線１０８・・・・補助容量１１１・・・・画像信号線１１２・・・・行選択信号線１１３、１１４・・・・薄膜トランジスタ（Ｎチャネル
型）１１５・・・・薄膜トランジスタ（Ｐチャネル
型）１１６・・・・画素セル１１７・・・・ゲート信号線１１８・・・・補助容量１２１・・・・画像信号線１２２・・・・行選択信号線１２３〜１２７・・・・薄膜トランジスタ（Ｎチャネル
型）１２８・・・・画素セル１２９・・・・ゲート信号線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平６−216386（ＪＰ，Ａ) 特開平２−223913（ＪＰ，Ａ) 特開昭63−151083（ＪＰ，Ａ) 特開昭59−119322（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/133 G02F 1/1368 G09F 9/30 H01L 27/12

Claims

(57)【特許請求の範囲】

【請求項１】画素電極と画像信号線と行選択信号線とを
有するアクティブマトリクス表示装置において、１個の前記画素電極に対して少なくとも３個の薄膜トラ
ンジスタが直列に接続され、前記直列接続された薄膜トランジスタのうち両端の一方
は前記画素電極に、他方は前記画像信号線に接続され、
前記画像信号線および前記画素電極に接続された少なく
とも２個の薄膜トランジスタが、前記行選択信号線によ
って制御され、前記直列接続された薄膜トランジスタのうち前記画像信
号線および前記画素電極に接続されたものを除く少なく
とも１個の薄膜トランジスタが、前記行選択信号線とは
独立な信号を供給するゲート信号線によって制御され、前記ゲート信号線により制御される薄膜トランジスタを
ＯＮした後、前記行選択信号線により制御される薄膜ト
ランジスタをＯＮし、かつ前記行選択信号線により制御
される薄膜トランジスタをＯＦＦした後、前記ゲート信
号線により制御される薄膜トランジスタをＯＦＦするこ
とを特徴とするアクティブマトリクス表示装置。
【請求項２】請求項１において、前記画素電極に接続さ
れた薄膜トランジスタのチャネル部分の両端には、ＬＤ
Ｄ領域が設けられていることを特徴とするアクティブマ
トリクス表示装置。
【請求項３】請求項１において、前記画素電極に接続さ
れた薄膜トランジスタのチャネル部分の両端には、オフ
セット領域が設けられていることを特徴とするアクティ
ブマトリクス表示装置。
【請求項４】請求項１乃至３のいずれか一において、前
記薄膜トランジスタの活性層は結晶化を促進する元素に
よって結晶化され、前記元素を１×１０¹⁵〜１×１０¹⁹
原子／ｃｍ³の濃度で含有していることを特徴とするア
クティブマトリクス表示装置。
【請求項５】請求項１乃至４のいずれか一において、前
記少なくとも３個の薄膜トランジスタの活性層は１つの
半導体被膜でなり、前記半導体被膜の形状はＵ字型、コ
の字型または馬蹄型であり、前記半導体被膜は前記行選
択信号線と少なくとも２か所で重なるとともに、前記ゲ
ート信号線と少なくとも１か所で重なることを特徴とす
るアクティブマトリクス表示装置。
【請求項６】請求項１乃至５のいずれか一において、前
記ゲート信号線は前記行選択信号線と平行に、かつ前記
行選択信号線の間に配置されていることを特徴とするア
クティブマトリクス表示装置。
【請求項７】請求項１乃至６のいずれか一において、前
記ゲート信号線は当該行の画素電極とは重ならず、当該
行に隣接する行の画素電極と重なることを特徴とするア
クティブマトリクス表示装置。
【請求項８】請求項１乃至７のいずれか一において、前
記行選択信号線はアルミニウムを主成分とする材料でな
り、前記行選択信号線の側面および上面が陽極酸化物で
被覆されていることを特徴とするアクティブマトリクス
表示装置。
【請求項９】請求項１乃至８のいずれか一に記載のアク
ティブマトリクス表示装置は、液晶表示装置であること
を特徴とするアクティブマトリクス表示装置。
【請求項１０】請求項１乃至８のいずれか一に記載のア
クティブマトリクス表示装置は、エレクトロルミネッセ
ンス表示装置であることを特徴とするアクティブマトリ
クス表示装置。