JPH08110530A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JPH08110530A JPH08110530A JP27036794A JP27036794A JPH08110530A JP H08110530 A JPH08110530 A JP H08110530A JP 27036794 A JP27036794 A JP 27036794A JP 27036794 A JP27036794 A JP 27036794A JP H08110530 A JPH08110530 A JP H08110530A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- film transistors
- active matrix
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】ポリシリコン薄膜トランジスタを使用したアク
ティブマトリクス液晶表示装置において、薄膜トランジ
スタのオフ電流の影響を少なくし、画質の向上をはか
る。 【構成】 一つの画素電極に複数の直列接続した薄膜ト
ランジスタを配置し、それぞれの薄膜トランジスタのゲ
ート端子に異なる信号を印加し、直列接続した薄膜トラ
ンジスタがすべてオンしたときに画素に信号を書き込
む。
ティブマトリクス液晶表示装置において、薄膜トランジ
スタのオフ電流の影響を少なくし、画質の向上をはか
る。 【構成】 一つの画素電極に複数の直列接続した薄膜ト
ランジスタを配置し、それぞれの薄膜トランジスタのゲ
ート端子に異なる信号を印加し、直列接続した薄膜トラ
ンジスタがすべてオンしたときに画素に信号を書き込
む。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
型表示装置の表示画面の画質向上をはかるアクティブマ
トリクス表示装置に関する。
型表示装置の表示画面の画質向上をはかるアクティブマ
トリクス表示装置に関する。
【０００２】
【従来の技術】図２にアクティブマトリクス表示装置の
従来例の概略図を示す。図中の破線で囲まれた領域（２
０４）が表示領域であり、その中に薄膜トランジスタ
（２０１）がマトリクス状に配置されている。前記薄膜
トランジスタ（２０１）のソース電極に接続している配
線が画像（データ）信号線（２０６）であり、前記薄膜
トランジスタ（２０１）のゲイト電極に接続している配
線がゲイト（選択）信号線（２０５）である。
従来例の概略図を示す。図中の破線で囲まれた領域（２
０４）が表示領域であり、その中に薄膜トランジスタ
（２０１）がマトリクス状に配置されている。前記薄膜
トランジスタ（２０１）のソース電極に接続している配
線が画像（データ）信号線（２０６）であり、前記薄膜
トランジスタ（２０１）のゲイト電極に接続している配
線がゲイト（選択）信号線（２０５）である。
【０００３】ここで、駆動素子について着目すると、前
記薄膜トランジスタ（２０１）はデータのスイッチング
を行い、画素セル（２０３）を駆動する。容量（２０
２）は、コンデンサで画像データの保持用として用いら
れる。前記薄膜トランジスタ（２０１）は画素に印加す
る電圧の画像データをスイッチングするのに用いられ
る。薄膜トランジスタのゲイト電圧をＶGS、ドレイン電
流をＩD とすると、図３に示すようなＶGS−ＩD の関係
になる。即ちゲート電圧ＶGSが前記薄膜トランジスタの
ＯＦＦの領域で、ＩD が大きくなる。これをＯＦＦ電流
という。
記薄膜トランジスタ（２０１）はデータのスイッチング
を行い、画素セル（２０３）を駆動する。容量（２０
２）は、コンデンサで画像データの保持用として用いら
れる。前記薄膜トランジスタ（２０１）は画素に印加す
る電圧の画像データをスイッチングするのに用いられ
る。薄膜トランジスタのゲイト電圧をＶGS、ドレイン電
流をＩD とすると、図３に示すようなＶGS−ＩD の関係
になる。即ちゲート電圧ＶGSが前記薄膜トランジスタの
ＯＦＦの領域で、ＩD が大きくなる。これをＯＦＦ電流
という。
【０００４】Ｎチャネル型薄膜トランジスタの場合、Ｖ
GSを負にバイアスした時のＯＦＦ電流は、半導体薄膜の
表面に誘起されるＰ型層と、ソース領域及びドレイン領
域のＮ型層との間に形成されるＰＮ接合を流れる電流に
より規定される。そして、半導体薄膜中には多くのトラ
ップが存在するため、このＰＮ接合は不完全であり接合
リーク電流が流れやすい。ゲイト電極を負にバイアスす
るほどＯＦＦ電流が増加するのは半導体薄膜の表面に形
成されるＰ型層のキャリア濃度が増加してＰＮ接合のエ
ネルギー障壁の幅が狭くなるため、電界の集中が起こ
り、接合リーク電流が増加することによるものである。
GSを負にバイアスした時のＯＦＦ電流は、半導体薄膜の
表面に誘起されるＰ型層と、ソース領域及びドレイン領
域のＮ型層との間に形成されるＰＮ接合を流れる電流に
より規定される。そして、半導体薄膜中には多くのトラ
ップが存在するため、このＰＮ接合は不完全であり接合
リーク電流が流れやすい。ゲイト電極を負にバイアスす
るほどＯＦＦ電流が増加するのは半導体薄膜の表面に形
成されるＰ型層のキャリア濃度が増加してＰＮ接合のエ
ネルギー障壁の幅が狭くなるため、電界の集中が起こ
り、接合リーク電流が増加することによるものである。
【０００５】このようにして生じるＯＦＦ電流は、ソー
ス／ドレイン電圧に大きく依存する。例えば、薄膜トラ
ンジスタのソース／ドレイン間に印加される電圧が大き
くなるにしたがって、ＯＦＦ電流が飛躍的に増大するこ
とが知られている。すなわち、ソース／ドレイン間に５
Ｖの電圧を加えた場合と１０Ｖの電圧を加えた場合とで
は、後者のＯＦＦ電流は前者の２倍ではなく、１０倍に
も１００倍にもなる場合がある。また、このような非線
形性はゲート電圧にも依存する。一般にゲイト電極の逆
バイアスの値が大きい場合（Ｎチャネル型では、大きな
マイナス電圧）には、両者の差が著しくなる。
ス／ドレイン電圧に大きく依存する。例えば、薄膜トラ
ンジスタのソース／ドレイン間に印加される電圧が大き
くなるにしたがって、ＯＦＦ電流が飛躍的に増大するこ
とが知られている。すなわち、ソース／ドレイン間に５
Ｖの電圧を加えた場合と１０Ｖの電圧を加えた場合とで
は、後者のＯＦＦ電流は前者の２倍ではなく、１０倍に
も１００倍にもなる場合がある。また、このような非線
形性はゲート電圧にも依存する。一般にゲイト電極の逆
バイアスの値が大きい場合（Ｎチャネル型では、大きな
マイナス電圧）には、両者の差が著しくなる。
【０００６】従来のＸシフトレジスタの回路図を図４
（Ａ）に示す。前記Ｘシフトレジスタは、アクティブマ
トリクス型表示装置の画素電極を駆動する薄膜トランジ
スタのゲイト電極のＯＮ／ＯＦＦのタイミングを作成す
る回路である。図４（Ａ）からも明らかなようにフリッ
プフロップで構成されるシフトレジスタの出力信号は図
４（Ｂ）のようになり、前記出力信号を隣接する信号同
士のＡＮＤをとることにより、アクティブマトリクス型
表示装置の各行の薄膜トランジスタごとに順番にＯＮ状
態になる信号図４（Ｃ）のようになる。
（Ａ）に示す。前記Ｘシフトレジスタは、アクティブマ
トリクス型表示装置の画素電極を駆動する薄膜トランジ
スタのゲイト電極のＯＮ／ＯＦＦのタイミングを作成す
る回路である。図４（Ａ）からも明らかなようにフリッ
プフロップで構成されるシフトレジスタの出力信号は図
４（Ｂ）のようになり、前記出力信号を隣接する信号同
士のＡＮＤをとることにより、アクティブマトリクス型
表示装置の各行の薄膜トランジスタごとに順番にＯＮ状
態になる信号図４（Ｃ）のようになる。
【０００７】
【発明が解決しようとする課題】本発明の主旨は、ＯＦ
Ｆ電流を低減させる構造を有する薄膜トランジスタを提
供することである。この時、薄膜トランジスタに要求さ
れる特性は、ＯＮ状態にした時、補助容量を充電するた
めに十分な電流を流すことが可能であることと、ＯＦＦ
状態にした時、極力電流が流れないことである。図３に
示すようにＶGSが薄膜トランジスタのＯＦＦになる領域
において、ドレイン電流が増加することは、ＯＦＦ電流
がゲイト電圧依存性があることを表し、薄膜トランジス
タの特性として好ましくない。ＯＦＦ電流を減少させる
ことは、薄膜トランジスタの特性向上に寄与し、アクテ
ィブマトリクス型表示装置の性能向上につながる。その
理由は画素を駆動するだけの電荷を容量が蓄えている
が、ＯＦＦ電流が大きいと容量が放電し、蓄えられてい
る電荷が変化し画素で表示すべき画像データが壊れてし
まうことになるからである。
Ｆ電流を低減させる構造を有する薄膜トランジスタを提
供することである。この時、薄膜トランジスタに要求さ
れる特性は、ＯＮ状態にした時、補助容量を充電するた
めに十分な電流を流すことが可能であることと、ＯＦＦ
状態にした時、極力電流が流れないことである。図３に
示すようにＶGSが薄膜トランジスタのＯＦＦになる領域
において、ドレイン電流が増加することは、ＯＦＦ電流
がゲイト電圧依存性があることを表し、薄膜トランジス
タの特性として好ましくない。ＯＦＦ電流を減少させる
ことは、薄膜トランジスタの特性向上に寄与し、アクテ
ィブマトリクス型表示装置の性能向上につながる。その
理由は画素を駆動するだけの電荷を容量が蓄えている
が、ＯＦＦ電流が大きいと容量が放電し、蓄えられてい
る電荷が変化し画素で表示すべき画像データが壊れてし
まうことになるからである。
【０００８】
【課題を解決するための手段】本発明の基本的な思想
は、図１（Ａ）に示すように、直列に接続された薄膜ト
ランジスタ（１０１）、（１０２）を設けることによっ
て、特に画素電極の薄膜トランジスタ（１０２）のソー
ス／ドレイン間に現れる電圧を低下させ、よって薄膜ト
ランジスタ（１０２）のＯＦＦ電流を低減させることで
ある。
は、図１（Ａ）に示すように、直列に接続された薄膜ト
ランジスタ（１０１）、（１０２）を設けることによっ
て、特に画素電極の薄膜トランジスタ（１０２）のソー
ス／ドレイン間に現れる電圧を低下させ、よって薄膜ト
ランジスタ（１０２）のＯＦＦ電流を低減させることで
ある。
【０００９】これは物性的に次のように説明される。薄
膜トランジスタがＯＮ状態では、半導体薄膜の表面には
チャネルが形成されるため、ソースからドレインに向け
てほぼ均一な電位勾配が生じているためにどのようにチ
ャネルを分割してもドレイン電流は変化しない。一方薄
膜トランジスタがＯＦＦの状態では、前述の通りドレイ
ン近傍のＰＮ接合にほとんどの電界が集中しているた
め、薄膜トランジスタを分割することにより個々のＰＮ
接合に加わる電界集中を弱めることができ、接合リーク
電流すなわちＯＦＦ電流を減少させることができる。
膜トランジスタがＯＮ状態では、半導体薄膜の表面には
チャネルが形成されるため、ソースからドレインに向け
てほぼ均一な電位勾配が生じているためにどのようにチ
ャネルを分割してもドレイン電流は変化しない。一方薄
膜トランジスタがＯＦＦの状態では、前述の通りドレイ
ン近傍のＰＮ接合にほとんどの電界が集中しているた
め、薄膜トランジスタを分割することにより個々のＰＮ
接合に加わる電界集中を弱めることができ、接合リーク
電流すなわちＯＦＦ電流を減少させることができる。
【００１０】具体的な動作について述べると、本発明で
使用するＸシフトレジスタは図５（Ａ）に示すように、
従来のシフトレジスタ図４（Ａ）と比較してＡＮＤ回路
を削除したものである。図５（Ｂ）に示すように、時間
Ｔ1 では出力Ｇ1 が‘Ｈ’レベル、出力Ｇ2 が‘Ｌ’レ
ベルになり、ゲイト信号線（１０５）と（１０６）に選
択信号が送られた時に、薄膜トランジスタ（１０１）は
ＯＮ状態になり、薄膜トランジスタ（１０２）はＯＦＦ
状態になる。時間Ｔ2 では出力Ｇ1 が‘Ｈ’レベル、出
力Ｇ2 が‘Ｈ’レベルになり、ゲイト信号線（１０５）
と（１０６）に選択信号が送られた時に、薄膜トランジ
スタ（１０１）と（１０２）はＯＮ状態になり、画像信
号線（１０７）の信号に応じて、容量（１０３）、画像
セル（１０４）が充電される。十分に充電がなされた
（平衡）段階では、薄膜トランジスタ（１０１）と（１
０２）のソース／ドレイン間の電圧はほぼ等しい状態と
なる。
使用するＸシフトレジスタは図５（Ａ）に示すように、
従来のシフトレジスタ図４（Ａ）と比較してＡＮＤ回路
を削除したものである。図５（Ｂ）に示すように、時間
Ｔ1 では出力Ｇ1 が‘Ｈ’レベル、出力Ｇ2 が‘Ｌ’レ
ベルになり、ゲイト信号線（１０５）と（１０６）に選
択信号が送られた時に、薄膜トランジスタ（１０１）は
ＯＮ状態になり、薄膜トランジスタ（１０２）はＯＦＦ
状態になる。時間Ｔ2 では出力Ｇ1 が‘Ｈ’レベル、出
力Ｇ2 が‘Ｈ’レベルになり、ゲイト信号線（１０５）
と（１０６）に選択信号が送られた時に、薄膜トランジ
スタ（１０１）と（１０２）はＯＮ状態になり、画像信
号線（１０７）の信号に応じて、容量（１０３）、画像
セル（１０４）が充電される。十分に充電がなされた
（平衡）段階では、薄膜トランジスタ（１０１）と（１
０２）のソース／ドレイン間の電圧はほぼ等しい状態と
なる。
【００１１】時間Ｔ3 では、出力Ｇ1 が‘Ｌ’レベル、
出力Ｇ2 が‘Ｈ’レベルになり、ゲイト信号線（１０
５）と（１０６）に選択信号が送られた時に、薄膜トラ
ンジスタ（１０１）はＯＦＦ状態になり、薄膜トランジ
スタ（１０２）はＯＮ状態になる。この時、画素セル
（１０４）へは、画像信号線（１０７）の信号は印加さ
れない。そして、薄膜トランジスタ（１０１）は有限の
ＯＦＦ電流があり、薄膜トランジスタ（１０２）はＯＮ
状態であるので、容量（１０３）に充電された電荷がオ
フ電流の分だけ放出され、電圧が低下する。しかし、時
間Ｔ4 では、出力Ｇ1 とＧ2 が‘Ｌ’レベルになり、ゲ
イト信号線（１０５）と（１０６）に選択信号が送られ
た時に、薄膜トランジスタ（１０１）と（１０２）はＯ
ＦＦ状態になる。そして、薄膜トランジスタ（１０１）
と（１０２）は有限のＯＦＦ電流があり、容量（１０
３）に充電された電荷が放出され、電圧が低下すること
になる。時間Ｔ3 とＴ4 で個々の薄膜トランジスタを流
れるＯＦＦ電流を比較すると、Ｔ3 の場合は１個の薄膜
トランジスタ（１０１）がＯＦＦ状態で接続しているこ
とと同様であるため、２個の薄膜トランジスタがＯＦＦ
状態で接続しているＴ4の場合の方が小さいＯＦＦ電流
が流れることになる。表示装置の動作としては、Ｔ3 の
状態よりもＴ4 の状態の時間の方がずっと大きいため、
オフ電流は薄膜トランジスタが１つの場合よりも大幅に
改善される。
出力Ｇ2 が‘Ｈ’レベルになり、ゲイト信号線（１０
５）と（１０６）に選択信号が送られた時に、薄膜トラ
ンジスタ（１０１）はＯＦＦ状態になり、薄膜トランジ
スタ（１０２）はＯＮ状態になる。この時、画素セル
（１０４）へは、画像信号線（１０７）の信号は印加さ
れない。そして、薄膜トランジスタ（１０１）は有限の
ＯＦＦ電流があり、薄膜トランジスタ（１０２）はＯＮ
状態であるので、容量（１０３）に充電された電荷がオ
フ電流の分だけ放出され、電圧が低下する。しかし、時
間Ｔ4 では、出力Ｇ1 とＧ2 が‘Ｌ’レベルになり、ゲ
イト信号線（１０５）と（１０６）に選択信号が送られ
た時に、薄膜トランジスタ（１０１）と（１０２）はＯ
ＦＦ状態になる。そして、薄膜トランジスタ（１０１）
と（１０２）は有限のＯＦＦ電流があり、容量（１０
３）に充電された電荷が放出され、電圧が低下すること
になる。時間Ｔ3 とＴ4 で個々の薄膜トランジスタを流
れるＯＦＦ電流を比較すると、Ｔ3 の場合は１個の薄膜
トランジスタ（１０１）がＯＦＦ状態で接続しているこ
とと同様であるため、２個の薄膜トランジスタがＯＦＦ
状態で接続しているＴ4の場合の方が小さいＯＦＦ電流
が流れることになる。表示装置の動作としては、Ｔ3 の
状態よりもＴ4 の状態の時間の方がずっと大きいため、
オフ電流は薄膜トランジスタが１つの場合よりも大幅に
改善される。
【００１２】さらに本発明に使用される薄膜トランジス
タは、チャネルにＬＤＤ領域またはオフセット領域を持
つと効果が上がる。それは、ＬＤＤ領域またはオフセッ
ト領域が抵抗成分となり、電位降下を引き起こし電界を
弱め、ＯＦＦ電流の低減の一助になるからである。
タは、チャネルにＬＤＤ領域またはオフセット領域を持
つと効果が上がる。それは、ＬＤＤ領域またはオフセッ
ト領域が抵抗成分となり、電位降下を引き起こし電界を
弱め、ＯＦＦ電流の低減の一助になるからである。
【００１３】
［実施例１］ 図１（Ａ）は１個の画素セル（１０４）
の一方の電極に薄膜トランジスタを２個接続したアクテ
ィブマトリクス型表示方式の例を示す。薄膜トランジス
タはすべてＮチャネル型とするが、Ｐチャネル型でも同
様である。むしろ、低温形成の結晶性シリコン半導体を
用いた薄膜トランジスタにおいては、Ｐチャネル型の方
が、ＯＦＦ電流が小さく、劣化しにくいという特徴があ
る。２個の薄膜トランジスタ（１０１）と（１０２）は
それぞれ隣合った異なるゲイト信号線に接続される。ま
た、薄膜トランジスタ（１０１）のソースは画像信号線
に接続されている。
の一方の電極に薄膜トランジスタを２個接続したアクテ
ィブマトリクス型表示方式の例を示す。薄膜トランジス
タはすべてＮチャネル型とするが、Ｐチャネル型でも同
様である。むしろ、低温形成の結晶性シリコン半導体を
用いた薄膜トランジスタにおいては、Ｐチャネル型の方
が、ＯＦＦ電流が小さく、劣化しにくいという特徴があ
る。２個の薄膜トランジスタ（１０１）と（１０２）は
それぞれ隣合った異なるゲイト信号線に接続される。ま
た、薄膜トランジスタ（１０１）のソースは画像信号線
に接続されている。
【００１４】画素セル（１０４）と容量（１０３）は薄
膜トランジスタ（１０２）のドレインに接続する。そし
て、画素セル（１０４）と容量（１０３）の他の電極は
設置準位に接続すればよい。なお、画素セル（１０４）
の容量が十分であれば、容量（１０３）はなくてもよ
い。
膜トランジスタ（１０２）のドレインに接続する。そし
て、画素セル（１０４）と容量（１０３）の他の電極は
設置準位に接続すればよい。なお、画素セル（１０４）
の容量が十分であれば、容量（１０３）はなくてもよ
い。
【００１５】図１（Ａ）の動作について説明する。まず
２個の薄膜トランジスタ（１０１）と（１０２）のゲイ
ト電極に‘Ｈ’レベルの電圧が印加され、前記薄膜トラ
ンジスタがＯＮ状態になる。そして、前記薄膜トランジ
スタ（１０１）のソースには画像信号に応じた電流が流
れ、前記薄膜トランジスタ（１０１）のドレインに接続
している薄膜トランジスタ（１０２）のソースからドレ
インに電流が流れ、容量（１０３）および画素セル（１
０４）を充電する。
２個の薄膜トランジスタ（１０１）と（１０２）のゲイ
ト電極に‘Ｈ’レベルの電圧が印加され、前記薄膜トラ
ンジスタがＯＮ状態になる。そして、前記薄膜トランジ
スタ（１０１）のソースには画像信号に応じた電流が流
れ、前記薄膜トランジスタ（１０１）のドレインに接続
している薄膜トランジスタ（１０２）のソースからドレ
インに電流が流れ、容量（１０３）および画素セル（１
０４）を充電する。
【００１６】次に、薄膜トランジスタ（１０１）のゲイ
ト電極に‘Ｌ’レベルの電圧が印加され、薄膜トランジ
スタ（１０２）のゲイト電極に‘Ｈ’レベルの電圧が印
加されると、薄膜トランジスタ（１０１）がＯＦＦ状態
になり薄膜トランジスタ（１０１）のソース電極の電圧
が降下し、容量（１０３）に蓄えられていた電荷に対し
てＯＦＦ電流が流れ、放電を開始する。さらに、薄膜ト
ランジスタ（１０１）と（１０２）のゲイト電極に
‘Ｌ’レベルの電圧が印加されると、薄膜トランジスタ
（１０１）と（１０２）がＯＦＦ状態になる。そして、
個々の薄膜トランジスタ（１０１）と（１０２）のソー
ス／ドレイン電極に印加される電圧は半分になるため、
薄膜トランジスタ（１０１）のみがＯＦＦ状態の場合と
比較してＯＦＦ電流が小さくなる。よって、薄膜トラン
ジスタ（１０１）のみがＯＦＦ状態の場合より、容量
（１０３）と画素セル（１０４）の放電量は小さくな
る。
ト電極に‘Ｌ’レベルの電圧が印加され、薄膜トランジ
スタ（１０２）のゲイト電極に‘Ｈ’レベルの電圧が印
加されると、薄膜トランジスタ（１０１）がＯＦＦ状態
になり薄膜トランジスタ（１０１）のソース電極の電圧
が降下し、容量（１０３）に蓄えられていた電荷に対し
てＯＦＦ電流が流れ、放電を開始する。さらに、薄膜ト
ランジスタ（１０１）と（１０２）のゲイト電極に
‘Ｌ’レベルの電圧が印加されると、薄膜トランジスタ
（１０１）と（１０２）がＯＦＦ状態になる。そして、
個々の薄膜トランジスタ（１０１）と（１０２）のソー
ス／ドレイン電極に印加される電圧は半分になるため、
薄膜トランジスタ（１０１）のみがＯＦＦ状態の場合と
比較してＯＦＦ電流が小さくなる。よって、薄膜トラン
ジスタ（１０１）のみがＯＦＦ状態の場合より、容量
（１０３）と画素セル（１０４）の放電量は小さくな
る。
【００１７】［実施例２］ 図１（Ｂ）は１個の画素セ
ル（１１５）の一方の電極に薄膜トランジスタを３個接
続したアクティブマトリクス型表示方式の例を示す。薄
膜トランジスタはすべてＮチャネル型とするが、Ｐチャ
ネル型でも同様である。むしろ、低温形成の結晶性シリ
コン半導体を用いた薄膜トランジスタにおいては、Ｐチ
ャネル型の方が、ＯＦＦ電流が小さく、劣化しにくいと
いう特徴がある。２個の薄膜トランジスタ（１１１）と
（１１２）はそれぞれ異なるゲイト信号線に接続され
る。１個の薄膜トランジスタ（１１３）は薄膜トランジ
スタ（１１２）と並列に接続される。また、薄膜トラン
ジスタ（１１１）のソースは画像信号線に接続されてい
る。
ル（１１５）の一方の電極に薄膜トランジスタを３個接
続したアクティブマトリクス型表示方式の例を示す。薄
膜トランジスタはすべてＮチャネル型とするが、Ｐチャ
ネル型でも同様である。むしろ、低温形成の結晶性シリ
コン半導体を用いた薄膜トランジスタにおいては、Ｐチ
ャネル型の方が、ＯＦＦ電流が小さく、劣化しにくいと
いう特徴がある。２個の薄膜トランジスタ（１１１）と
（１１２）はそれぞれ異なるゲイト信号線に接続され
る。１個の薄膜トランジスタ（１１３）は薄膜トランジ
スタ（１１２）と並列に接続される。また、薄膜トラン
ジスタ（１１１）のソースは画像信号線に接続されてい
る。
【００１８】画素セル（１１５）と容量（１１４）は薄
膜トランジスタ（１１２）のドレインに接続する。そし
て、画素セル（１１５）と容量（１１４）の他の電極は
設置準位に接続すればよい。なお、画素セル（１１５）
の容量が十分であれば、容量（１１４）はなくてもよ
い。
膜トランジスタ（１１２）のドレインに接続する。そし
て、画素セル（１１５）と容量（１１４）の他の電極は
設置準位に接続すればよい。なお、画素セル（１１５）
の容量が十分であれば、容量（１１４）はなくてもよ
い。
【００１９】図１（Ｂ）の動作について説明する。まず
３個の薄膜トランジスタ（１１１）と（１１２）と（１
１３）のゲイト電極に‘Ｈ’レベルの電圧が印加され、
前記薄膜トランジスタがＯＮ状態になる。そして、前記
薄膜トランジスタ（１１１）のソースには画像信号に応
じた電流が流れ、前記薄膜トランジスタ（１１１）のド
レインに接続している薄膜トランジスタ（１１２）と
（１１３）のソースからドレインに電流が流れ、容量
（１１４）および画素セル（１１５）を充電する。
３個の薄膜トランジスタ（１１１）と（１１２）と（１
１３）のゲイト電極に‘Ｈ’レベルの電圧が印加され、
前記薄膜トランジスタがＯＮ状態になる。そして、前記
薄膜トランジスタ（１１１）のソースには画像信号に応
じた電流が流れ、前記薄膜トランジスタ（１１１）のド
レインに接続している薄膜トランジスタ（１１２）と
（１１３）のソースからドレインに電流が流れ、容量
（１１４）および画素セル（１１５）を充電する。
【００２０】次に、薄膜トランジスタ（１１１）のゲイ
ト電極に‘Ｌ’レベルの電圧が印加され、薄膜トランジ
スタ（１１２）と（１１３）のゲイト電極に‘Ｈ’レベ
ルの電圧が印加されると、薄膜トランジスタ（１１１）
がＯＦＦ状態になり薄膜トランジスタ（１１１）のソー
ス電極の電圧が降下し、容量（１１４）に蓄えられてい
た電荷に対してＯＦＦ電流が流れ、放電を開始する。さ
らに、薄膜トランジスタ（１１１）と（１１２）と（１
１３）のゲイト電極に‘Ｌ’レベルの電圧が印加される
と、薄膜トランジスタ（１１１）と（１１２）と（１１
３）がＯＦＦ状態になる。そして、個々の薄膜トランジ
スタ（１１１）と（１１２）のソース／ドレイン電極に
印加される電圧は半分になるため、薄膜トランジスタ
（１１１）のみがＯＦＦ状態の場合と比較してＯＦＦ電
流が小さくなる。よって、薄膜トランジスタ（１１１）
のみがＯＦＦ状態の場合より、容量（１１４）と画素セ
ル（１１５）の放電量は小さくなる。
ト電極に‘Ｌ’レベルの電圧が印加され、薄膜トランジ
スタ（１１２）と（１１３）のゲイト電極に‘Ｈ’レベ
ルの電圧が印加されると、薄膜トランジスタ（１１１）
がＯＦＦ状態になり薄膜トランジスタ（１１１）のソー
ス電極の電圧が降下し、容量（１１４）に蓄えられてい
た電荷に対してＯＦＦ電流が流れ、放電を開始する。さ
らに、薄膜トランジスタ（１１１）と（１１２）と（１
１３）のゲイト電極に‘Ｌ’レベルの電圧が印加される
と、薄膜トランジスタ（１１１）と（１１２）と（１１
３）がＯＦＦ状態になる。そして、個々の薄膜トランジ
スタ（１１１）と（１１２）のソース／ドレイン電極に
印加される電圧は半分になるため、薄膜トランジスタ
（１１１）のみがＯＦＦ状態の場合と比較してＯＦＦ電
流が小さくなる。よって、薄膜トランジスタ（１１１）
のみがＯＦＦ状態の場合より、容量（１１４）と画素セ
ル（１１５）の放電量は小さくなる。
【００２１】この場合、薄膜トランジスタ（１１３）は
薄膜トランジスタ（１１２）の冗長化には貢献している
が、並列に接続しているためＯＦＦ電流については効果
はない。表示部分の高信頼性をはかる意味では、薄膜ト
ランジスタ（１１１）に並列に接続するか、薄膜トラン
ジスタ（１１１）と（１１２）の各々に並列に接続する
ことも有効である。
薄膜トランジスタ（１１２）の冗長化には貢献している
が、並列に接続しているためＯＦＦ電流については効果
はない。表示部分の高信頼性をはかる意味では、薄膜ト
ランジスタ（１１１）に並列に接続するか、薄膜トラン
ジスタ（１１１）と（１１２）の各々に並列に接続する
ことも有効である。
【００２２】［実施例３］ 図１（Ｃ）は１個の画素セ
ル（１２５）の一方の電極に薄膜トランジスタを３個接
続したアクティブマトリクス型表示方式の例を示す。薄
膜トランジスタはすべてＮチャネル型とするが、Ｐチャ
ネル型でも同様である。むしろ、低温形成の結晶性シリ
コン半導体を用いた薄膜トランジスタにおいては、Ｐチ
ャネル型の方が、ＯＦＦ電流が小さく、劣化しにくいと
いう特徴がある。２個の薄膜トランジスタ（１２１）と
（１２２）はそれぞれ異なるゲイト信号線に接続され
る。また、薄膜トランジスタ（１１１）のソースは画像
信号線に接続されている。前記２個の薄膜トランジスタ
の間に常時ＯＮ状態の薄膜トランジスタ（１２３）を接
続する。薄膜トランジスタ（１２３）を常時ＯＮ状態と
するためには、画像信号等によって影響がほとんどない
ような十分高い正の電位を与えることが望ましい。
ル（１２５）の一方の電極に薄膜トランジスタを３個接
続したアクティブマトリクス型表示方式の例を示す。薄
膜トランジスタはすべてＮチャネル型とするが、Ｐチャ
ネル型でも同様である。むしろ、低温形成の結晶性シリ
コン半導体を用いた薄膜トランジスタにおいては、Ｐチ
ャネル型の方が、ＯＦＦ電流が小さく、劣化しにくいと
いう特徴がある。２個の薄膜トランジスタ（１２１）と
（１２２）はそれぞれ異なるゲイト信号線に接続され
る。また、薄膜トランジスタ（１１１）のソースは画像
信号線に接続されている。前記２個の薄膜トランジスタ
の間に常時ＯＮ状態の薄膜トランジスタ（１２３）を接
続する。薄膜トランジスタ（１２３）を常時ＯＮ状態と
するためには、画像信号等によって影響がほとんどない
ような十分高い正の電位を与えることが望ましい。
【００２３】画素セル（１２５）と容量（１２４）は薄
膜トランジスタ（１２２）のドレインに接続する。そし
て、画素セル（１２５）と容量（１２４）の他の電極は
設置準位に接続すればよい。なお、画素セル（１２５）
の容量が十分であれば、容量（１２４）はなくてもよ
い。
膜トランジスタ（１２２）のドレインに接続する。そし
て、画素セル（１２５）と容量（１２４）の他の電極は
設置準位に接続すればよい。なお、画素セル（１２５）
の容量が十分であれば、容量（１２４）はなくてもよ
い。
【００２４】図１（Ｃ）の動作について説明する。まず
２個の薄膜トランジスタ（１２１）と（１２２）のゲイ
ト電極に‘Ｈ’レベルの電圧が印加され、前記薄膜トラ
ンジスタがＯＮ状態になる。そして、前記薄膜トランジ
スタ（１２１）のソースには画像信号に応じた電流が流
れ、前記薄膜トランジスタ（１２１）のドレインに接続
している常時ＯＮ状態の薄膜トランジスタ（１２３）は
容量として機能し、充電を開始する。前記薄膜トランジ
スタ（１２３）は常時ＯＮ状態であるため、前記薄膜ト
ランジスタ（１２１）のドレインに接続している薄膜ト
ランジスタ（１２２）と（１２３）のソースからドレイ
ンに電流が流れ、容量（１２４）および画素セル（１２
５）を充電する。
２個の薄膜トランジスタ（１２１）と（１２２）のゲイ
ト電極に‘Ｈ’レベルの電圧が印加され、前記薄膜トラ
ンジスタがＯＮ状態になる。そして、前記薄膜トランジ
スタ（１２１）のソースには画像信号に応じた電流が流
れ、前記薄膜トランジスタ（１２１）のドレインに接続
している常時ＯＮ状態の薄膜トランジスタ（１２３）は
容量として機能し、充電を開始する。前記薄膜トランジ
スタ（１２３）は常時ＯＮ状態であるため、前記薄膜ト
ランジスタ（１２１）のドレインに接続している薄膜ト
ランジスタ（１２２）と（１２３）のソースからドレイ
ンに電流が流れ、容量（１２４）および画素セル（１２
５）を充電する。
【００２５】次に、薄膜トランジスタ（１２１）のゲイ
ト電極に‘Ｌ’レベルの電圧が印加され、薄膜トランジ
スタ（１２２）のゲイト電極に‘Ｈ’レベルの電圧が印
加されると、薄膜トランジスタ（１２１）がＯＦＦ状態
になり薄膜トランジスタ（１２１）のソース電極の電圧
が降下し、常時ＯＮ状態の薄膜トランジスタ（１２３）
に蓄えられていた電荷に対してＯＦＦ電流が流れ、放電
を開始する。それから容量（１２４）に蓄えられていた
電荷に対してＯＦＦ電流が流れ、放電を開始する。さら
に、薄膜トランジスタ（１２１）と（１２２）のゲイト
電極に‘Ｌ’レベルの電圧が印加されると、薄膜トラン
ジスタ（１２１）と（１２２）がＯＦＦ状態になる。そ
して、個々の薄膜トランジスタ（１２１）と（１２２）
のソース／ドレイン電極に印加される電圧は半分になる
ため、薄膜トランジスタ（１２１）のみがＯＦＦ状態の
場合と比較してＯＦＦ電流が小さくなる。よって、薄膜
トランジスタ（１２１）のみがＯＦＦ状態の場合より、
容量（１２４）と画素セル（１２５）の放電量は小さく
なる。
ト電極に‘Ｌ’レベルの電圧が印加され、薄膜トランジ
スタ（１２２）のゲイト電極に‘Ｈ’レベルの電圧が印
加されると、薄膜トランジスタ（１２１）がＯＦＦ状態
になり薄膜トランジスタ（１２１）のソース電極の電圧
が降下し、常時ＯＮ状態の薄膜トランジスタ（１２３）
に蓄えられていた電荷に対してＯＦＦ電流が流れ、放電
を開始する。それから容量（１２４）に蓄えられていた
電荷に対してＯＦＦ電流が流れ、放電を開始する。さら
に、薄膜トランジスタ（１２１）と（１２２）のゲイト
電極に‘Ｌ’レベルの電圧が印加されると、薄膜トラン
ジスタ（１２１）と（１２２）がＯＦＦ状態になる。そ
して、個々の薄膜トランジスタ（１２１）と（１２２）
のソース／ドレイン電極に印加される電圧は半分になる
ため、薄膜トランジスタ（１２１）のみがＯＦＦ状態の
場合と比較してＯＦＦ電流が小さくなる。よって、薄膜
トランジスタ（１２１）のみがＯＦＦ状態の場合より、
容量（１２４）と画素セル（１２５）の放電量は小さく
なる。
【００２６】［実施例４］ 図１（Ｄ）は１個の画素セ
ル（１３５）の一方の電極に薄膜トランジスタを２個接
続したアクティブマトリクス型表示方式の例を示す。薄
膜トランジスタはすべてＮチャネル型とするが、Ｐチャ
ネル型でも同様である。むしろ、低温形成の結晶性シリ
コン半導体を用いた薄膜トランジスタにおいては、Ｐチ
ャネル型の方が、ＯＦＦ電流が小さく、劣化しにくいと
いう特徴がある。２個の薄膜トランジスタ（１３１）と
（１３２）はそれぞれ異なるゲイト信号線に接続され
る。また、薄膜トランジスタ（１３１）のソースは画像
信号線に接続されている。
ル（１３５）の一方の電極に薄膜トランジスタを２個接
続したアクティブマトリクス型表示方式の例を示す。薄
膜トランジスタはすべてＮチャネル型とするが、Ｐチャ
ネル型でも同様である。むしろ、低温形成の結晶性シリ
コン半導体を用いた薄膜トランジスタにおいては、Ｐチ
ャネル型の方が、ＯＦＦ電流が小さく、劣化しにくいと
いう特徴がある。２個の薄膜トランジスタ（１３１）と
（１３２）はそれぞれ異なるゲイト信号線に接続され
る。また、薄膜トランジスタ（１３１）のソースは画像
信号線に接続されている。
【００２７】画素セル（１３５）と容量（１３４）は薄
膜トランジスタ（１３２）のドレインに接続する。そし
て、画素セル（１３５）と容量（１３４）の他の電極は
設置準位に接続すればよい。なお、画素セル（１３５）
の容量が十分であれば、容量（１３４）はなくてもよ
い。
膜トランジスタ（１３２）のドレインに接続する。そし
て、画素セル（１３５）と容量（１３４）の他の電極は
設置準位に接続すればよい。なお、画素セル（１３５）
の容量が十分であれば、容量（１３４）はなくてもよ
い。
【００２８】図１（Ｄ）の動作について説明する。まず
２個の薄膜トランジスタ（１３１）と（１３２）のゲイ
ト電極に‘Ｈ’レベルの電圧が印加され、前記薄膜トラ
ンジスタがＯＮ状態になる。そして、前記薄膜トランジ
スタ（１３１）のソースには画像信号に応じた電流が流
れ、前記薄膜トランジスタ（１３１）のドレインに接続
しているＭＯＳ容量（１３３）は充電を開始する。前記
薄膜トランジスタ（１３１）のドレインに接続している
薄膜トランジスタ（１３２）のソースからドレインに電
流が流れ、容量（１３４）および画素セル（１３５）を
充電する。
２個の薄膜トランジスタ（１３１）と（１３２）のゲイ
ト電極に‘Ｈ’レベルの電圧が印加され、前記薄膜トラ
ンジスタがＯＮ状態になる。そして、前記薄膜トランジ
スタ（１３１）のソースには画像信号に応じた電流が流
れ、前記薄膜トランジスタ（１３１）のドレインに接続
しているＭＯＳ容量（１３３）は充電を開始する。前記
薄膜トランジスタ（１３１）のドレインに接続している
薄膜トランジスタ（１３２）のソースからドレインに電
流が流れ、容量（１３４）および画素セル（１３５）を
充電する。
【００２９】次に、薄膜トランジスタ（１３１）のゲイ
ト電極に‘Ｌ’レベルの電圧が印加され、薄膜トランジ
スタ（１３２）のゲイト電極に‘Ｈ’レベルの電圧が印
加されると、薄膜トランジスタ（１３１）がＯＦＦ状態
になり薄膜トランジスタ（１３１）のソース電極の電圧
が降下し、ＭＯＳ容量（１３３）に蓄えられていた電荷
に対してＯＦＦ電流が流れ、放電を開始する。それから
容量（１３４）に蓄えられていた電荷に対してＯＦＦ電
流が流れ、放電を開始する。さらに、薄膜トランジスタ
（１３１）と（１３２）のゲイト電極に‘Ｌ’レベルの
電圧が印加されると、薄膜トランジスタ（１３１）と
（１３２）がＯＦＦ状態になる。そして、個々の薄膜ト
ランジスタ（１３１）と（１３２）のソース／ドレイン
電極に印加される電圧は半分になるため、薄膜トランジ
スタ（１３１）のみがＯＦＦ状態の場合と比較してＯＦ
Ｆ電流が小さくなる。よって、薄膜トランジスタ（１３
１）のみがＯＦＦ状態の場合より、容量（１３４）と画
素セル（１３５）の放電量は小さくなる。
ト電極に‘Ｌ’レベルの電圧が印加され、薄膜トランジ
スタ（１３２）のゲイト電極に‘Ｈ’レベルの電圧が印
加されると、薄膜トランジスタ（１３１）がＯＦＦ状態
になり薄膜トランジスタ（１３１）のソース電極の電圧
が降下し、ＭＯＳ容量（１３３）に蓄えられていた電荷
に対してＯＦＦ電流が流れ、放電を開始する。それから
容量（１３４）に蓄えられていた電荷に対してＯＦＦ電
流が流れ、放電を開始する。さらに、薄膜トランジスタ
（１３１）と（１３２）のゲイト電極に‘Ｌ’レベルの
電圧が印加されると、薄膜トランジスタ（１３１）と
（１３２）がＯＦＦ状態になる。そして、個々の薄膜ト
ランジスタ（１３１）と（１３２）のソース／ドレイン
電極に印加される電圧は半分になるため、薄膜トランジ
スタ（１３１）のみがＯＦＦ状態の場合と比較してＯＦ
Ｆ電流が小さくなる。よって、薄膜トランジスタ（１３
１）のみがＯＦＦ状態の場合より、容量（１３４）と画
素セル（１３５）の放電量は小さくなる。
【００３０】［実施例５］ 本実施例は実施例１〜４で
示した回路の作製工程に関するものである。本実施例で
は、ゲイト電極を陽極酸化することにより、オフセット
ゲイトを構成し、ＯＦＦ電流を低減することを特色とす
る。図６の（Ａ）〜（Ｄ）に本実施例の工程を示す。ま
ず、基板（６０１）（コーニング７０５９、１００ｍｍ
×１００ｍｍ）上に、下地膜として酸化珪素膜（６０
２）を１０００〜５０００Å、例えば、３０００Åに成
膜した。この酸化珪素膜の成膜には、ＴＥＯＳをプラズ
マＣＶＤ法によって分解・堆積して成膜した。この工程
はスパッタ法によって行ってもよい。
示した回路の作製工程に関するものである。本実施例で
は、ゲイト電極を陽極酸化することにより、オフセット
ゲイトを構成し、ＯＦＦ電流を低減することを特色とす
る。図６の（Ａ）〜（Ｄ）に本実施例の工程を示す。ま
ず、基板（６０１）（コーニング７０５９、１００ｍｍ
×１００ｍｍ）上に、下地膜として酸化珪素膜（６０
２）を１０００〜５０００Å、例えば、３０００Åに成
膜した。この酸化珪素膜の成膜には、ＴＥＯＳをプラズ
マＣＶＤ法によって分解・堆積して成膜した。この工程
はスパッタ法によって行ってもよい。
【００３１】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によってアモルファスシリコン膜を３００〜１５００
Å、例えば、５００Å堆積し、これを５５０〜６００℃
の雰囲気に８〜２４時間放置して、結晶化せしめた。そ
の際には、ニッケルを微量添加して結晶化を促進せしめ
てもよい。また、この工程は、レーザ照射によって行っ
てもよい。そして、このように結晶化させたシリコン膜
をエッチングして、島状領域（６０３）を形成した。さ
らに、この上にゲイト絶縁膜（６０４）を形成した。こ
こでは、プラズマＣＶＤ法によって厚さ７００〜１５０
０Å、例えば、１２００Åの酸化珪素膜を形成した。こ
の工程はスパッタ法によって行ってもよい。
によってアモルファスシリコン膜を３００〜１５００
Å、例えば、５００Å堆積し、これを５５０〜６００℃
の雰囲気に８〜２４時間放置して、結晶化せしめた。そ
の際には、ニッケルを微量添加して結晶化を促進せしめ
てもよい。また、この工程は、レーザ照射によって行っ
てもよい。そして、このように結晶化させたシリコン膜
をエッチングして、島状領域（６０３）を形成した。さ
らに、この上にゲイト絶縁膜（６０４）を形成した。こ
こでは、プラズマＣＶＤ法によって厚さ７００〜１５０
０Å、例えば、１２００Åの酸化珪素膜を形成した。こ
の工程はスパッタ法によって行ってもよい。
【００３２】その後、厚さ１０００Å〜３μｍ、例え
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃを含む）膜をスパッタ
法によって形成して、これをエッチングしてゲイト電極
（６０５）、（６０６）を形成した。（図６（Ａ））
ば、５０００Åのアルミニウム（１ｗｔ％のＳｉ、もし
くは０．１〜０．３ｗｔ％のＳｃを含む）膜をスパッタ
法によって形成して、これをエッチングしてゲイト電極
（６０５）、（６０６）を形成した。（図６（Ａ））
【００３３】そして、ゲイト電極に電解溶液中で電流を
通じて陽極酸化し、厚さ５００〜２５００Å、例えば、
２０００Åの陽極酸化物を形成した。用いた電解溶液
は、Ｌ−酒石酸をエチレングリコールに５％の濃度に希
釈し、アンモニアを用いてｐＨを７．０±０．２に調整
したものである。その溶液中に基板を浸し、定電流源の
＋側を基板上のゲイト電極に接続し、−側には白金の電
極を接続して２０ｍＡの定電流状態で電圧を印加し、１
５０Ｖに達するまで酸化を継続した。さらに、１５０Ｖ
の定電圧状態で、電流が０．１ｍＡ以下になるまで酸化
を継続した。この結果、厚さ２０００Åの酸化アルミニ
ウム被膜（６０７）、（６０８）が得られた。
通じて陽極酸化し、厚さ５００〜２５００Å、例えば、
２０００Åの陽極酸化物を形成した。用いた電解溶液
は、Ｌ−酒石酸をエチレングリコールに５％の濃度に希
釈し、アンモニアを用いてｐＨを７．０±０．２に調整
したものである。その溶液中に基板を浸し、定電流源の
＋側を基板上のゲイト電極に接続し、−側には白金の電
極を接続して２０ｍＡの定電流状態で電圧を印加し、１
５０Ｖに達するまで酸化を継続した。さらに、１５０Ｖ
の定電圧状態で、電流が０．１ｍＡ以下になるまで酸化
を継続した。この結果、厚さ２０００Åの酸化アルミニ
ウム被膜（６０７）、（６０８）が得られた。
【００３４】その後、イオンドーピング法によって、島
状領域（６０３）に、ゲイト電極部（すなわち、ゲイト
電極とその周囲の陽極酸化物被膜）をマスクとして自己
整合的に不純物（ここでは燐）を注入し、Ｎ型不純物領
域を形成した。ここで、ドーピングガスとしてはフォス
フィン（ＰＨ3 ）を用いた。この場合のドーズ量は１×
１０14〜５×１０15原子／ｃｍ2 、加速電圧は６０〜９
０ｋＶ、例えば、ドーズ量を１×１０15原子／ｃｍ2 、
加速電圧は８０ｋＶとした。この結果、Ｎ型不純物領域
（６０９）〜（６１１）が形成された。（図６（Ｂ））
状領域（６０３）に、ゲイト電極部（すなわち、ゲイト
電極とその周囲の陽極酸化物被膜）をマスクとして自己
整合的に不純物（ここでは燐）を注入し、Ｎ型不純物領
域を形成した。ここで、ドーピングガスとしてはフォス
フィン（ＰＨ3 ）を用いた。この場合のドーズ量は１×
１０14〜５×１０15原子／ｃｍ2 、加速電圧は６０〜９
０ｋＶ、例えば、ドーズ量を１×１０15原子／ｃｍ2 、
加速電圧は８０ｋＶとした。この結果、Ｎ型不純物領域
（６０９）〜（６１１）が形成された。（図６（Ｂ））
【００３５】さらに、ＫｒＦエキシマレーザ（波長２４
８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピン
グされた不純物領域（６０９）〜（６１１）の活性化を
行った。レーザのエネルギー密度は２００〜４００ｍＪ
／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適
当であった。この工程は熱アニールによって行ってもよ
い。このようにしてＮ型不純物領域が形成されたのであ
るが、本実施例では、陽極酸化物の厚さ分だけ不純物領
域がゲイト電極から遠い、いわゆるオフセットゲイトと
なっていることがわかる。
８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドーピン
グされた不純物領域（６０９）〜（６１１）の活性化を
行った。レーザのエネルギー密度は２００〜４００ｍＪ
／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適
当であった。この工程は熱アニールによって行ってもよ
い。このようにしてＮ型不純物領域が形成されたのであ
るが、本実施例では、陽極酸化物の厚さ分だけ不純物領
域がゲイト電極から遠い、いわゆるオフセットゲイトと
なっていることがわかる。
【００３６】次に、層間絶縁膜として、プラズマＣＶＤ
法によって酸化珪素膜（６１２）を厚さ５０００Åに成
膜した。このとき、原料ガスにＴＥＯＳと酸素を用い
た。そして、層間絶縁膜（６１２）、ゲイト絶縁膜（６
０４）のエッチングを行い、Ｎ型不純物領域（６０９）
にコンタクトホールを形成した。その後、アルミニウム
膜をスパッタ法によって形成し、エッチングしてソース
電極・配線（６１３）を形成した。これは画像信号線の
延長である。
法によって酸化珪素膜（６１２）を厚さ５０００Åに成
膜した。このとき、原料ガスにＴＥＯＳと酸素を用い
た。そして、層間絶縁膜（６１２）、ゲイト絶縁膜（６
０４）のエッチングを行い、Ｎ型不純物領域（６０９）
にコンタクトホールを形成した。その後、アルミニウム
膜をスパッタ法によって形成し、エッチングしてソース
電極・配線（６１３）を形成した。これは画像信号線の
延長である。
【００３７】その後、パッシベーション膜（６１４）を
形成した。ここでは、ＮＨ3 ／ＳｉＨ4 ／Ｈ2 混合ガス
を用いたプラズマＣＶＤ法によって窒化珪素膜を２００
０〜８０００Å、例えば、４０００Åの膜厚に成膜し
て、パッシベーション膜とした。そして、パッシベーシ
ョン膜（６１４）、層間絶縁膜（６１２）、ゲイト絶縁
膜（６０４）のエッチングを行い、Ｎ型不純物被膜（６
１１）に画素電極のコンタクトホールを形成した。そし
て、インディウム錫酸化物（ＩＴＯ）被膜をスパッタ法
によって成膜し、これをエッチングして画素電極（６１
５）を形成した。（図６（Ｃ））
形成した。ここでは、ＮＨ3 ／ＳｉＨ4 ／Ｈ2 混合ガス
を用いたプラズマＣＶＤ法によって窒化珪素膜を２００
０〜８０００Å、例えば、４０００Åの膜厚に成膜し
て、パッシベーション膜とした。そして、パッシベーシ
ョン膜（６１４）、層間絶縁膜（６１２）、ゲイト絶縁
膜（６０４）のエッチングを行い、Ｎ型不純物被膜（６
１１）に画素電極のコンタクトホールを形成した。そし
て、インディウム錫酸化物（ＩＴＯ）被膜をスパッタ法
によって成膜し、これをエッチングして画素電極（６１
５）を形成した。（図６（Ｃ））
【００３８】以上のような工程により、Ｎチャネル型薄
膜トランジスタ（６１６）、（６１７）を有するアクテ
ィブマトリクス回路素子が形成された。本実施例では図
１（Ａ）に示される回路と同じである。
膜トランジスタ（６１６）、（６１７）を有するアクテ
ィブマトリクス回路素子が形成された。本実施例では図
１（Ａ）に示される回路と同じである。
【００３９】
【発明の効果】以上、本発明に示したように、複数の薄
膜トランジスタを接続することにより、画素電極を駆動
する薄膜トランジスタのＯＦＦ電流を低減することがで
きた。一般に薄膜トランジスタの劣化はソース／ドレイ
ン間の電圧に依存するので、本発明を利用することによ
り、劣化を防止することもできる。
膜トランジスタを接続することにより、画素電極を駆動
する薄膜トランジスタのＯＦＦ電流を低減することがで
きた。一般に薄膜トランジスタの劣化はソース／ドレイ
ン間の電圧に依存するので、本発明を利用することによ
り、劣化を防止することもできる。
【図１】 本発明によるアクティブマトリクス回路素子
例を示す。
例を示す。
【図２】 従来のアクティブマトリクス回路の概略を示
す。
す。
【図３】 薄膜トランジスタのＶGS−ＩD 特性を示す。
【図４】 従来のＸシフトレジスタの回路構成と信号タ
イミングを示す。
イミングを示す。
【図５】 本発明によるＸシフトレジスタの回路構成と
信号タイミングを示す。
信号タイミングを示す。
【図６】 実施例におけるアクティブマトリクス回路素
子の製造工程を示す。
子の製造工程を示す。
１０１、１０２ ・・・薄膜トランジスタ １０３ ・・・容量 １０４ ・・・画素セル １０５、１０６ ・・・ゲイト信号線 １０７ ・・・画像信号線 １１１、１１２、１１３・・・薄膜トランジスタ １１４ ・・・容量 １１５ ・・・画素セル １１６、１１７ ・・・ゲイト信号線 １１８ ・・・画像信号線 １２１、１２３ ・・・薄膜トランジスタ １２２ ・・・薄膜トランジスタ（常時
ＯＮ） １２４ ・・・容量 １２５ ・・・画素セル １２６、１２７ ・・・ゲイト信号線 １２８ ・・・画像信号線 １３１、１３２ ・・・薄膜トランジスタ １３３ ・・・ＭＯＳ容量 １３４ ・・・容量 １３５ ・・・画素セル １３６、１３７ ・・・ゲイト信号線 １３８ ・・・画像信号線 ２０１ ・・・薄膜トランジスタ ２０２ ・・・容量 ２０３ ・・・画素セル ２０５ ・・・ゲイト信号線 ２０６ ・・・画像信号線
ＯＮ） １２４ ・・・容量 １２５ ・・・画素セル １２６、１２７ ・・・ゲイト信号線 １２８ ・・・画像信号線 １３１、１３２ ・・・薄膜トランジスタ １３３ ・・・ＭＯＳ容量 １３４ ・・・容量 １３５ ・・・画素セル １３６、１３７ ・・・ゲイト信号線 １３８ ・・・画像信号線 ２０１ ・・・薄膜トランジスタ ２０２ ・・・容量 ２０３ ・・・画素セル ２０５ ・・・ゲイト信号線 ２０６ ・・・画像信号線
Claims (15)
- 【請求項１】 アクティブマトリクス型表示装置におい
て、ガラス基板上にマトリクス状に配置された画素電極
を有し、前記画素電極には薄膜トランジスタが接続さ
れ、１個の画素電極に対して複数の直列接続した駆動用
薄膜トランジスタを接続し、前記各駆動用薄膜トランジ
スタのゲイト電極に印加する走査線の各信号は各々タイ
ミングの異なる波形で、前記走査線の各信号で駆動され
る前記各駆動用薄膜トランジスタのＯＮ状態のＡＮＤを
とることによって画素電極を駆動することを特徴とする
アクティブマトリクス型表示装置。 - 【請求項２】 請求項１において、各駆動用薄膜トラン
ジスタに印加する各信号は、１個の画素電極に直列に接
続される駆動用薄膜トランジスタの数で均等に分割した
時間分ずれていることを特徴とするアクティブマトリク
ス型表示装置。 - 【請求項３】 請求項１において、画素電極に接続する
薄膜トランジスタのチャネルの両端にＬＤＤ領域を設け
たことを特徴とするアクティブマトリクス型表示装置。 - 【請求項４】 請求項１において、画素電極に接続する
薄膜トランジスタのチャネルの両端にオフセット領域を
設けたことを特徴とするアクティブマトリクス型表示装
置。 - 【請求項５】 請求項１において、直列接続した薄膜ト
ランジスタのドレインとソースの接続点を交流接地点と
の間に少なくとも１個の容量素子を形成したことを特徴
とするアクティブマトリクス型表示装置。 - 【請求項６】 アクティブマトリクス型表示装置におい
て、ガラス基板上にマトリクス状に配置された画素電極
を有し、前記画素電極には薄膜トランジスタが接続さ
れ、１個の画素電極に対して複数の直列接続した駆動用
薄膜トランジスタを接続し、そのうち少なくとも１個の
前記駆動用薄膜トランジスタに少なくとも１個の薄膜ト
ランジスタを並列に接続し、なおかつそれ以外の前記各
駆動用薄膜トランジスタのゲイト電極に印加する走査線
の各信号は各々タイミングの異なる波形で、前記走査線
の各信号で駆動される前記各駆動用薄膜トランジスタの
ＯＮ状態のＡＮＤをとることによって画素電極を駆動す
ることを特徴とするアクティブマトリクス型表示装置。 - 【請求項７】 請求項６において、各駆動用薄膜トラン
ジスタに印加する各信号は、１個の画素電極に直列に接
続される駆動用薄膜トランジスタの数で均等に分割した
時間分ずれていることを特徴とするアクティブマトリク
ス型表示装置。 - 【請求項８】 請求項６において、画素電極に接続する
薄膜トランジスタのチャネルの両端にＬＤＤ領域を設け
たことを特徴とするアクティブマトリクス型表示装置。 - 【請求項９】 請求項６において、画素電極に接続する
薄膜トランジスタのチャネルの両端にオフセット領域を
設けたことを特徴とするアクティブマトリクス型表示装
置。 - 【請求項１０】 請求項６において、直列接続した薄膜
トランジスタのドレインとソースの接続点を交流接地点
との間に少なくとも１個の容量素子を形成したことを特
徴とするアクティブマトリクス型表示装置。 - 【請求項１１】 アクティブマトリクス型表示装置にお
いて、ガラス基板上にマトリクス状に配置された画素電
極を有し、前記画素電極には薄膜トランジスタが接続さ
れ、１個の画素電極に対して複数の駆動用薄膜トランジ
スタを接続し、そのうち少なくとも１個の前記駆動用薄
膜トランジスタを常時ＯＮ状態にし、なおかつそれ以外
の前記各駆動用薄膜トランジスタのゲイト電極に印加す
る走査線の各信号は各々タイミングの異なる波形で、前
記走査線の各信号で駆動される前記各駆動用薄膜トラン
ジスタのＯＮ状態のＡＮＤをとることによって画素電極
を駆動することを特徴とするアクティブマトリクス型表
示装置。 - 【請求項１２】 請求項１１において、各駆動用薄膜ト
ランジスタに印加する各信号は、１個の画素電極に直列
に接続される駆動用薄膜トランジスタの数で均等に分割
した時間分ずれていることを特徴とするアクティブマト
リクス型表示装置。 - 【請求項１３】 請求項１１において、画素電極に接続
する薄膜トランジスタのチャネルの両端にＬＤＤ領域を
設けたことを特徴とするアクティブマトリクス型表示装
置。 - 【請求項１４】 請求項１１において、画素電極に接続
する薄膜トランジスタのチャネルの両端にオフセット領
域を設けたことを特徴とするアクティブマトリクス型表
示装置。 - 【請求項１５】 請求項１１において、直列接続した薄
膜トランジスタのドレインとソースの接続点を交流接地
点との間に少なくとも１個の容量素子を形成したことを
特徴とするアクティブマトリクス型表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27036794A JP3471928B2 (ja) | 1994-10-07 | 1994-10-07 | アクティブマトリクス表示装置の駆動方法 |
| US08/538,016 US5903249A (en) | 1994-10-07 | 1995-10-02 | Method for driving active matrix display device |
| TW084110440A TW290675B (ja) | 1994-10-07 | 1995-10-04 | |
| KR1019950034680A KR100305414B1 (ko) | 1994-10-07 | 1995-10-06 | 액티브매트릭스디스플레이장치구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27036794A JP3471928B2 (ja) | 1994-10-07 | 1994-10-07 | アクティブマトリクス表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08110530A true JPH08110530A (ja) | 1996-04-30 |
| JP3471928B2 JP3471928B2 (ja) | 2003-12-02 |
Family
ID=17485283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27036794A Expired - Fee Related JP3471928B2 (ja) | 1994-10-07 | 1994-10-07 | アクティブマトリクス表示装置の駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5903249A (ja) |
| JP (1) | JP3471928B2 (ja) |
| KR (1) | KR100305414B1 (ja) |
| TW (1) | TW290675B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1006589A2 (en) * | 1998-12-03 | 2000-06-07 | Semiconductor Energy Laboratory Co., Ltd. | MOS thin film transistor and method of fabricating same |
| US6531713B1 (en) | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US6839135B2 (en) | 2000-04-11 | 2005-01-04 | Agilent Technologies, Inc. | Optical device |
| US6909117B2 (en) | 2000-09-22 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| JP2014228863A (ja) * | 2013-05-22 | 2014-12-08 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 有機電界発光表示装置の画素 |
| US9047836B2 (en) | 2009-12-24 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US9217903B2 (en) | 2009-12-24 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3556679B2 (ja) * | 1992-05-29 | 2004-08-18 | 株式会社半導体エネルギー研究所 | 電気光学装置 |
| US6911962B1 (en) | 1996-03-26 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of active matrix display device |
| KR100425855B1 (ko) | 1996-06-21 | 2004-07-19 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및그제조방법 |
| EP1465257A1 (en) * | 1996-09-26 | 2004-10-06 | Seiko Epson Corporation | Display apparatus |
| KR100262403B1 (ko) * | 1997-06-25 | 2000-08-01 | 김영환 | 액정표시소자의 주사라인 구동회로 |
| JP3308880B2 (ja) * | 1997-11-07 | 2002-07-29 | キヤノン株式会社 | 液晶表示装置と投写型液晶表示装置 |
| JP3042493B2 (ja) * | 1998-05-13 | 2000-05-15 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
| KR100336884B1 (ko) * | 1998-06-30 | 2003-06-09 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자 |
| US6414665B2 (en) * | 1998-11-04 | 2002-07-02 | International Business Machines Corporation | Multiplexing pixel circuits |
| US6476787B1 (en) * | 1998-11-04 | 2002-11-05 | International Business Machines Corporation | Multiplexing pixel circuits |
| US6909114B1 (en) | 1998-11-17 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having LDD regions |
| US6501098B2 (en) | 1998-11-25 | 2002-12-31 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device |
| US6365917B1 (en) * | 1998-11-25 | 2002-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6469317B1 (en) | 1998-12-18 | 2002-10-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6524895B2 (en) | 1998-12-25 | 2003-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| WO2000055681A2 (en) * | 1999-03-15 | 2000-09-21 | Sarnoff Corporation | Liquid crystal display pixel with decreased transistor voltage |
| US8853696B1 (en) | 1999-06-04 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and electronic device |
| JP3461757B2 (ja) * | 1999-06-15 | 2003-10-27 | シャープ株式会社 | 液晶表示装置 |
| US6777254B1 (en) | 1999-07-06 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6868154B1 (en) * | 1999-08-02 | 2005-03-15 | Robert O. Stuart | System and method for providing a service to a customer via a communication link |
| US7525165B2 (en) * | 2000-04-17 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| TW503565B (en) * | 2000-06-22 | 2002-09-21 | Semiconductor Energy Lab | Display device |
| US7071911B2 (en) * | 2000-12-21 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method thereof and electric equipment using the light emitting device |
| KR100479770B1 (ko) | 2002-08-29 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템 |
| KR100506006B1 (ko) * | 2002-12-04 | 2005-08-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 |
| US7129922B2 (en) * | 2003-04-30 | 2006-10-31 | Hannstar Display Corporation | Liquid crystal display panel and liquid crystal display thereof |
| KR100913303B1 (ko) * | 2003-05-06 | 2009-08-26 | 삼성전자주식회사 | 액정표시장치 |
| JP2006162639A (ja) * | 2004-12-02 | 2006-06-22 | Hitachi Displays Ltd | 液晶表示装置およびプロジェクタ |
| KR101112555B1 (ko) * | 2005-05-04 | 2012-03-13 | 삼성전자주식회사 | 표시 장치 및 그 구동 방법 |
| TWI449009B (zh) * | 2005-12-02 | 2014-08-11 | Semiconductor Energy Lab | 顯示裝置和使用該顯示裝置的電子裝置 |
| TWI336804B (en) * | 2006-08-25 | 2011-02-01 | Au Optronics Corp | Liquid crystal display and operation method thereof |
| TWI330746B (en) * | 2006-08-25 | 2010-09-21 | Au Optronics Corp | Liquid crystal display and operation method thereof |
| TWI341505B (en) * | 2006-11-27 | 2011-05-01 | Chimei Innolux Corp | Liquid crystal panel and driving method thereof |
| EP2102848B1 (en) * | 2006-12-01 | 2017-10-11 | SES-imagotag | Low power active matrix display |
| JP5584982B2 (ja) * | 2009-02-09 | 2014-09-10 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| TWI366174B (en) * | 2007-03-03 | 2012-06-11 | Au Optronics Corp | Pixel control device and display apparatus utilizing said pixel control device |
| JP5359141B2 (ja) * | 2008-02-06 | 2013-12-04 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法、電子機器 |
| TWI334124B (en) * | 2008-08-28 | 2010-12-01 | Au Optronics Corp | Display drive circuit for flat panel display and driving method for gate lines |
| JP5439913B2 (ja) * | 2009-04-01 | 2014-03-12 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
| TWI525377B (zh) * | 2010-01-24 | 2016-03-11 | 半導體能源研究所股份有限公司 | 顯示裝置 |
| US8633889B2 (en) | 2010-04-15 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof, and electronic appliance |
| TWI534773B (zh) | 2010-04-23 | 2016-05-21 | 半導體能源研究所股份有限公司 | 顯示裝置的驅動方法 |
| GB2481008A (en) * | 2010-06-07 | 2011-12-14 | Sharp Kk | Active storage pixel memory |
| TWI596595B (zh) * | 2016-06-02 | 2017-08-21 | 凌巨科技股份有限公司 | 顯示裝置及其顯示面板的驅動方法 |
| CN109755258B (zh) * | 2017-11-08 | 2021-02-19 | 元太科技工业股份有限公司 | 画素阵列基板与显示装置 |
| CN108681177B (zh) * | 2018-06-21 | 2023-09-01 | 上海天马微电子有限公司 | 阵列基板、电子纸显示面板及其驱动方法与显示装置 |
| CN112706609A (zh) | 2021-01-22 | 2021-04-27 | 国网安徽省电力有限公司淮北供电公司 | 一种电力灾害故障应急检修装置 |
| CN113643669B (zh) * | 2021-08-03 | 2022-09-27 | 武汉华星光电技术有限公司 | Goa电路及显示面板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2524714B1 (fr) * | 1982-04-01 | 1986-05-02 | Suwa Seikosha Kk | Transistor a couche mince |
| US4775861A (en) * | 1984-11-02 | 1988-10-04 | Nec Corporation | Driving circuit of a liquid crystal display panel which equivalently reduces picture defects |
| CA1294075C (en) * | 1986-05-13 | 1992-01-07 | Toshiaki Hayashida | Driving circuit for image display apparatus |
| EP0275140B1 (en) * | 1987-01-09 | 1995-07-19 | Hitachi, Ltd. | Method and circuit for scanning capacitive loads |
| EP0296663B1 (en) * | 1987-06-18 | 1994-03-30 | Koninklijke Philips Electronics N.V. | Display device |
| JPS6437585A (en) * | 1987-08-04 | 1989-02-08 | Nippon Telegraph & Telephone | Active matrix type display device |
| US4870396A (en) * | 1987-08-27 | 1989-09-26 | Hughes Aircraft Company | AC activated liquid crystal display cell employing dual switching devices |
| JPH02141725A (ja) * | 1988-11-24 | 1990-05-31 | Hitachi Ltd | アクティブマトリクス方式液晶表示装置 |
| JPH03244285A (ja) * | 1990-02-22 | 1991-10-31 | Asahi Optical Co Ltd | 表示素子駆動装置 |
| JP2999271B2 (ja) * | 1990-12-10 | 2000-01-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JPH05273522A (ja) * | 1992-01-08 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 表示デバイスおよびそれを用いた表示装置 |
| JP2798540B2 (ja) * | 1992-01-21 | 1998-09-17 | シャープ株式会社 | アクティブマトリクス基板とその駆動方法 |
| GB9223697D0 (en) * | 1992-11-12 | 1992-12-23 | Philips Electronics Uk Ltd | Active matrix display devices |
| RU2066074C1 (ru) * | 1992-12-30 | 1996-08-27 | Малое научно-производственное предприятие "ЭЛО" | Активная отображающая матрица для жидкокристаллических экранов |
| JP2626451B2 (ja) * | 1993-03-23 | 1997-07-02 | 日本電気株式会社 | 液晶表示装置の駆動方法 |
| JP3135748B2 (ja) * | 1993-06-21 | 2001-02-19 | 株式会社東芝 | 表示データ駆動用集積回路 |
-
1994
- 1994-10-07 JP JP27036794A patent/JP3471928B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-02 US US08/538,016 patent/US5903249A/en not_active Expired - Lifetime
- 1995-10-04 TW TW084110440A patent/TW290675B/zh not_active IP Right Cessation
- 1995-10-06 KR KR1019950034680A patent/KR100305414B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1006589A2 (en) * | 1998-12-03 | 2000-06-07 | Semiconductor Energy Laboratory Co., Ltd. | MOS thin film transistor and method of fabricating same |
| EP1006589A3 (en) * | 1998-12-03 | 2000-09-27 | Semiconductor Energy Laboratory Co., Ltd. | MOS thin film transistor and method of fabricating same |
| US6531713B1 (en) | 1999-03-19 | 2003-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US6777255B2 (en) | 1999-03-19 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US7462866B2 (en) | 1999-03-19 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and manufacturing method thereof |
| US6839135B2 (en) | 2000-04-11 | 2005-01-04 | Agilent Technologies, Inc. | Optical device |
| US6909117B2 (en) | 2000-09-22 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device and manufacturing method thereof |
| US9047836B2 (en) | 2009-12-24 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US9217903B2 (en) | 2009-12-24 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2014228863A (ja) * | 2013-05-22 | 2014-12-08 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 有機電界発光表示装置の画素 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5903249A (en) | 1999-05-11 |
| TW290675B (ja) | 1996-11-11 |
| KR100305414B1 (ko) | 2001-11-22 |
| JP3471928B2 (ja) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3471928B2 (ja) | アクティブマトリクス表示装置の駆動方法 | |
| US5929464A (en) | Active matrix electro-optical device | |
| KR100390113B1 (ko) | 액티브 매트릭스 ｅｌ표시장치 | |
| US5889291A (en) | Semiconductor integrated circuit | |
| KR100277617B1 (ko) | 표시장치 | |
| JP3556307B2 (ja) | アクティブマトリクス表示装置 | |
| US6611300B1 (en) | Semiconductor element and liquid crystal display device using the same | |
| JP3783786B2 (ja) | アクティブマトリクス表示装置 | |
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JP3161668B2 (ja) | アクティブマトリクス表示装置 | |
| JP3297666B2 (ja) | アクティブマトリクス表示装置 | |
| JP3510876B2 (ja) | アクティブマトリクス表示装置 | |
| JP3375814B2 (ja) | アクティブマトリクス表示装置 | |
| JP3485667B2 (ja) | アクティブマトリクス表示装置 | |
| JP3501895B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH10240164A (ja) | 駆動回路一体型表示装置 | |
| JP3375947B2 (ja) | アクティブマトリクス装置 | |
| JP3535301B2 (ja) | アクティブマトリクス表示装置 | |
| JP3917209B2 (ja) | アクティブマトリクス表示装置 | |
| JP3961403B2 (ja) | アクティブマトリクス表示装置 | |
| JPH03287235A (ja) | アクティブマトリックス型液晶表示素子 | |
| KR100466054B1 (ko) | 액티브매트릭스표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |