CN113643669B - Goa电路及显示面板 - Google Patents

Goa电路及显示面板 Download PDF

Info

Publication number
CN113643669B
CN113643669B CN202110884502.5A CN202110884502A CN113643669B CN 113643669 B CN113643669 B CN 113643669B CN 202110884502 A CN202110884502 A CN 202110884502A CN 113643669 B CN113643669 B CN 113643669B
Authority
CN
China
Prior art keywords
node
thin film
film transistor
potential
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110884502.5A
Other languages
English (en)
Other versions
CN113643669A (zh
Inventor
潘优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110884502.5A priority Critical patent/CN113643669B/zh
Priority to PCT/CN2021/113145 priority patent/WO2023010614A1/zh
Publication of CN113643669A publication Critical patent/CN113643669A/zh
Application granted granted Critical
Publication of CN113643669B publication Critical patent/CN113643669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本申请实施例提供一种GOA电路及显示面板，GOA电路包括级联的多级GOA单元，第N级GOA单元中包括正反向扫描控制模块、输出模块、电位调节模块、节点控制模块和稳压模块。稳压模块接入第一节点、第三节点、第二节点，用于当第二节点为第二电位时，第一节点和第三节点不导通，以及当第二节点为第三电位时，第一节点和第三节点导通并为第二电位，第二电位和第三电位为相反的电位。通过设置具有稳压作用的稳压模块，以使第一节点、第二节点和第三节点在中停阶段的输出正常，进而改善GOA电路中存在的TP中停阶段漏电的问题。

Description

GOA电路及显示面板
技术领域
本申请涉及显示技术领域，特别涉及一种GOA电路及显示面板。
背景技术
Gate Driver On Array，简称GOA，也就是利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式的一项技术。TP中停是指包含ITP(In Cell Touch Panel，内嵌式触摸屏)功能的GOA电路需要在显示(display)期间实现暂停扫描的功能。
相关技术中的GOA电路中，在TP中停阶段时存在漏电的问题。
发明内容
本申请实施例提供一种GOA电路及显示面板，可以改善GOA电路中存在的TP中停阶段漏电的问题。
本申请实施例提供一种GOA电路，包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中包括：
正反向扫描控制模块，所述正反向扫描控制模块接入正向扫描信号以及反向扫描信号，并电性连接第N-2级GOA单元的输出端、第N+2级GOA单元的输出端以及第一节点，用于根据第N-2级GOA单元的输出端的电位、第N+2级GOA单元的输出端的电位、正向扫描信号及反向扫描信号调节第一节点的电位至第一电位；
输出模块，所述输出模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接第三节点，源极电性接入第N条时钟信号，漏极电性连接输出端；
电位调节模块，所述电位调节模块接入第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号、恒压高电位以及恒压低电位，并电性连接第一节点及输出端，用于在第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位调节至恒压电位；
节点控制模块，所述节点控制模块接入恒压电位，并电性连接第一节点和第二节点；
稳压模块，所述稳压模块接入第一节点、第三节点、第二节点，用于当第二节点为第二电位时，第一节点和第三节点不导通，以及当第二节点为第三电位时，第一节点和第三节点导通并为第二电位，所述第二电位与所述第三电位为相反的电位。
可选的，所述正反向扫描控制模块用于根据第N-2级GOA单元的输出端的电位、第N+2级GOA单元的输出端的电位、正向扫描信号及反向扫描信号上拉第一节点的电位至第一电位；
所述电位调节模块用于在第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位下拉至恒压低电位；
所述节点控制模块接入恒压低电位；
所述稳压模块用于当第二节点为低电位时，第一节点和第三节点不导通，以及当第二节点为高电位时，第一节点和第三节点导通并为低电位。
可选的，所述稳压模块包括第七薄膜晶体管和第十一薄膜晶体管，所述第七薄膜晶体管的源极电性连接第一节点，栅极连接所述第一节点，漏极连接第三节点；所述第十一薄膜晶体管的源极电性连接第三节点，栅极连接所述第二节点，漏极连接第一节点。
可选的，在GOA电路进入显示期间暂停扫描阶段时，第七薄膜晶体管和第十一薄膜晶体管处于关闭状态，当第一节点电位降低时，第三节点保持原高电位。
可选的，所述正反向扫描控制模块包括第一薄膜晶体管及第二薄膜晶体管，所述第一薄膜晶体管的栅极电性连接第N-2级GOA单元的输出端，源极接入正向扫描信号，漏极电性连接第一节点；所述第二薄膜晶体管的栅极电性连接第N+2级GOA单元的输出端，源极接入反向扫描信号，漏极电性连接第一节点。
可选的，在第一薄膜晶体管开启时，当第一节点电位降低时，第三节点和正向扫描信号相连且为高电平。
可选的，所述电位调节模块包括第三薄膜晶体管、第四薄膜晶体管、第八薄膜晶体管、第五薄膜晶体管以及第十薄膜晶体管；所述第三薄膜晶体管的栅极接入正向扫描信号，源极接入第N+2条时钟信号，漏极电性连接第四薄膜晶体管的漏极；所述第四薄膜晶体管的栅极接入反向扫描信号，源极接入第N-2条时钟信号；所述第八薄膜晶体管的栅极电性连接第三薄膜晶体管的漏极，源极接入恒压高电位，漏极电性连接第二节点；所述第五薄膜晶体管的栅极电性连接第二节点，源极电性连接第一节点，漏极接入恒压低电位；所述第十薄膜晶体管的栅极电性连接第二节点，源极电性连接输出端，漏极接入恒压低电位。
可选的，所述节点控制模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接第一节点，源极电性连接第二节点，漏极接入恒压低电位。
可选的，所述GOA电路还包括：
第一电容，所述第一电容的一端接入恒压低电位，另一端电性连接第一节点；和/或
第二电容，所述第二电容的一端电性连接第二节点，另一端接入恒压低电位。
可选的，在所述GOA电路工作在显示期间扫描阶段时，所述GOA电路用于：
当第N-2级GOA单元的输出端的电位为高电位时，所述第一薄膜晶体管开启，第一节点、第三节点转变为高电位，所述第九薄膜晶体管开启，输出端与第N条时钟信号电连接，若第N条时钟信号为高电位，则输出端输出高电位；
若第N+2条时钟信号为高电位，则第四节点为高电位，所述第八薄膜晶体管开启，第二节点为高电位，所述第五薄膜晶体管开启，第一节点转为低电位，所述第十一薄膜晶体管开启，第一节点与第三节点连接，第三节点转为低电位，所述第九薄膜晶体管关闭，同时所述第十薄膜晶体管开启，输出端与恒压低电位电连接。
可选的，所述正反向扫描控制模块用于根据第N-2级GOA单元的输出端的电位、第N+2级GOA单元的输出端的电位、正向扫描信号及反向扫描信号下拉第一节点的电位至第一电位；
所述电位调节模块用于在第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位上拉至恒压高电位；
所述节点控制模块接入恒压高电位；
所述稳压模块用于当第二节点为高电位时，第一节点和第三节点不导通，以及当第二节点为低电位时，第一节点和第三节点导通并为高电位。
本申请实施例还提供一种GOA电路，包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中包括：
第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接第三节点，源极电性接入第N条时钟信号，漏极电性连接输出端；
第七薄膜晶体管，所述第七薄膜晶体管的源极电性连接第一节点，栅极连接所述第一节点，漏极连接第三节点；
第十一薄膜晶体管，所述第十一薄膜晶体管的源极电性连接第三节点，栅极连接所述第二节点，漏极连接第一节点；
在GOA电路进入中停期间时，第七薄膜晶体管和第十一薄膜晶体管处于关闭状态，第一节点电位降低，第三节点保持原高电位。
可选的，所述GOA电路还包括：
第一薄膜晶体管，所述第一薄膜晶体管的栅极电性连接第N-2级GOA单元的输出端，源极接入正向扫描信号，漏极电性连接第一节点；
第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接第N+2级GOA单元的输出端，源极接入反向扫描信号，漏极电性连接第一节点。
可选的，在第一薄膜晶体管开启阶段，当第一节点电位降低时，第三节点和正向扫描信号相连且为高电平。
可选的，所述GOA电路还包括：
第三薄膜晶体管，所述第三薄膜晶体管的栅极接入正向扫描信号，源极接入第N+2条时钟信号；
第四薄膜晶体管，所述第四薄膜晶体管的栅极接入反向扫描信号，源极接入第N-2条时钟信号，漏极电性连接第三薄膜晶体管的漏极；
第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接第三薄膜晶体管的漏极，源极接入恒压高电位，漏极电性连接第二节点；
第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接第二节点，源极电性连接第一节点，漏极接入恒压低电位；以及
第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接第二节点，源极电性连接输出端，漏极接入恒压低电位。
可选的，所述GOA电路还包括第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接第一节点，源极电性连接第二节点，漏极接入恒压低电位。
可选的，所述GOA电路还包括：
第一电容，所述第一电容的一端接入恒压低电位，另一端电性连接第一节点；和/或
第二电容，所述第二电容的一端电性连接第二节点，另一端接入恒压低电位。
可选的，在所述GOA电路工作在显示期间扫描阶段时，所述GOA电路用于：
当第N-2级GOA单元的输出端的电位为高电位时，所述第一薄膜晶体管开启，第一节点、第三节点转变为高电位，所述第九薄膜晶体管开启，输出端与第N条时钟信号电连接，若第N条时钟信号为高电位，则输出端输出高电位；
若第N+2条时钟信号为高电位，则第四节点为高电位，所述第八薄膜晶体管开启，第二节点为高电位，所述第五薄膜晶体管开启，第一节点转为低电位，所述第十一薄膜晶体管开启，第一节点与第三节点连接，第三节点转为低电位，所述第九薄膜晶体管关闭，同时所述第十薄膜晶体管开启，输出端与恒压低电位电连接。
本申请实施例还提供一种显示面板，包括如上述任一项所述的GOA电路。
本申请实施例的GOA电路包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中包括正反向扫描控制模块、输出模块、电位调节模块、节点控制模块和稳压模块。稳压模块接入第一节点、第三节点、第二节点，用于当第二节点为第二电位时，第一节点和第三节点不导通，以及当第二节点为第三电位时，第一节点和第三节点导通并为第二电位，第二电位和第三电位为相反的电位。通过设置具有稳压作用的稳压模块，以使第一节点、第二节点和第三节点在中停阶段的输出正常，进而改善GOA电路中存在的TP中停阶段漏电的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中GOA电路的结构示意图。
图2为本申请实施例提供的GOA电路的第一种结构示意图。
图3为图2所示的GOA电路级传功能时的时序图。
图4为本申请实施例提供的GOA电路的第二种结构示意图。
图5为本申请实施例提供的GOA电路的第三种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
Gate Driver On Array，简称GOA，也就是利用现有薄膜晶体管液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式的一项技术。TP中停是指包含ITP功能的GOA电路需要在显示(display)期间实现暂停扫描的功能。在传统的内嵌式(In-Cell)触摸屏技术中，对AA(Active Area，主动区/工作区)区的若干行像素进行显示(display)扫描后，停止显示扫描，开始对AA区部分触摸(touch)电极进行扫描，之后再进行display扫描与touch扫描的交替，反复多次进行此过程(次数依具体产品而定)，从而完成一帧画面的显示和全屏幕触摸电极扫描。然而，相关技术中的GOA电路中，在TP中停时存在漏电的问题。
示例性的，请参阅图1，图1为现有技术中GOA电路的结构示意图。现有的GOA电路工作在非中停级阶段，第N-2级GOA单元的扫描信号Gate(N-2)为高电位，第一薄膜晶体管T1开启，第一节点Q(N)、第三节点Qa(N)转变为高电位，第九薄膜晶体管T9开启，Gate(N)与第N条时钟信号CK(N)电连接，CK(N)为高电位时Gate(N)输出高电位，本级Gate打开。第N+2条时钟信号CK(N+2)为高电位时，第四节点A为高电位，第八薄膜晶体管T8开启，第二节点P(N)为高电位，第五薄膜晶体管T5开启，第一节点Q(N)、第三节点Qa(N)转为低电位，第九薄膜晶体管T9关闭，同时第十薄膜晶体管T10开启，Gate(N)与VGL电连接，此级级传结束。假设GOA第Gate(N-2)级输出后进入TP中停阶段。同上，Gate(N-2)开启一个CK pulse(时钟信号脉冲)宽度，此时间内第一节点Q(N)、第三节点Qa(N)与正向扫描信号U2D相连，转为高电位，Gate(N-2)关闭后，第一节点Q(N)、第三节点Qa(N)维持高电位，直至TP中停结束，第N条时钟信号CK(N)开启，Gate(N)输出，CK(N+2)开启，第二节点P(N)为高电位，第五薄膜晶体管T5开启，第一节点Q(N)、第三节点Qa(N)与VGL连接，第九薄膜晶体管T9关闭，同时第十薄膜晶体管T10开启，Gate(N)输出低电位，本级级传结束。
双85工作指在85℃温度、85％湿度环境内进行工作，是一种面板常见的可靠性寿命测试方式。双85工作时，第五薄膜晶体管T5长期处于较严重的PBTS状态(positiveVoltage bias and temperature stress，正偏压与温度应力)，Vgs＝VGH-VGL，长期工作下，第五薄膜晶体管T5 Vth负漂或Ioff增加(指的是薄膜晶体管TFT的Vgs-Ids曲线，Vth指阈值电压，Ioff指关态电流，因为长期工作在BTS(bias and temperature stress，偏压和温度应力)状态，薄膜晶体管TFT器件的特性会恶化，常见的失效机制就是Vth负漂及Ioff增加)。进入TP中停期间，第一节点Q(N)电位需维持在VGH准位，第二节点P(N)电位维持VGL，此时T5 Vgs＝0，若T5受stress导致Vgs＝0V时Ioff高于10E-8A，第一节点Q(N)存在第五薄膜晶体管T5的漏电路径，所以第一节点Q(N)的VGH准位被拉低，第三节点Qa(N)与第一节点Q(N)相连接，第三节点Qa(N)的VGH(高电位)被拉低，第九薄膜晶体管T9开启不佳，Gate(N)输出不足，下一级GOA的第一薄膜晶体管T1开启不佳，Q(N+2)点电位无法增加至高电位，下一级第九薄膜晶体管T9无法正常开启，导致电路在TP中停期间发生GOA电路级传失效，也即发生在TP中停时存在漏电的问题。
为解决上述问题，本申请实施例提供一种GOA电路和显示面板。以下将结合附图对GOA电路和显示面板进行说明。
本申请实施例提供一种GOA电路，包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中包括：
正反向扫描控制模块，正反向扫描控制模块接入正向扫描信号以及反向扫描信号，并电性连接第N-2级GOA单元的输出端、第N+2级GOA单元的输出端以及第一节点，用于根据第N-2级GOA单元的输出端的电位、第N+2级GOA单元的输出端的电位、正向扫描信号及反向扫描信号调节第一节点的电位至第一电位；
输出模块，输出模块包括第九薄膜晶体管；第九薄膜晶体管的栅极电性连接第三节点，源极电性接入第N条时钟信号，漏极电性连接输出端；
电位调节模块，电位调节模块接入第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号、恒压高电位以及恒压低电位，并电性连接第一节点及输出端，用于在第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位调节至恒压电位；
节点控制模块，节点控制模块接入恒压电位，并电性连接第一节点和第二节点；
稳压模块，稳压模块接入第一节点、第三节点、第二节点，用于当第二节点为第二电位时，第一节点和第三节点不导通，以及当第二节点为第三电位时，第一节点和第三节点导通并为第二电位，第二电位和第三电位为相反的电位。
通过设置具有稳压作用的稳压模块，且第二节点为第二电位时，第一节点和第三节点不导通，以及第二节点为第三电位时，第一节点和第三节点导通并为第二电位，以使第一节点、第二节点和第三节点在中停阶段的输出正常，进而改善GOA电路中存在的TP中停漏电的问题。
示例性的，请参阅图2，图2为本申请实施例提供的GOA电路的第一种结构示意图。本申请实施例提供一种GOA电路，GOA电路包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中包括正反向扫描控制模块100、输出模块200、电位调节模块300、节点控制模块400以及稳压模块500。
正反向扫描控制模块100接入正向扫描信号U2D以及反向扫描信号D2U，并电性连接第N-2级GOA单元的输出端Gate(N-2)、第N+2级GOA单元的输出端Gate(N+2)以及第一节点Q(N)，正反向扫描控制模块100用于根据第N-2级GOA单元的输出端Gate(N-2)的电位、第N+2级GOA单元的输出端Gate(N+2)的电位、正向扫描信号U2D及反向扫描信号D2U上拉第一节点Q(N)的电位。
输出模块200包括第九薄膜晶体管T9；第九薄膜晶体管T9的栅极电性连接第三节点Qa(N)，源极电性接入第N条时钟信号CK(N)，漏极电性连接输出端Gate(N)。
电位调节模块300接入第N+2条时钟信号CK(N+2)、第N-2条时钟信号CK(N-2)、正向扫描信号U2D、反向扫描信号D2U、恒压高电位VGH以及恒压低电位VGL，并电性连接第一节点Q(N)及输出端Gate(N)。电位调节模块300用于在第N+2条时钟信号CK(N+2)、第N-2条时钟信号CK(N-2)、正向扫描信号U2D、反向扫描信号D2U的控制下，将第一节点Q(N)的电位下拉至恒压低电位VGL，此时电位调节模块300可以理解为下拉模块。
节点控制模块400接入恒压低电位VGL，并电性连接第一节点Q(N)和第二节点P(N)。
稳压模块500接入第一节点Q(N)、第三节点Qa(N)、第二节点P(N)，用于当第二节点P(N)为低电位时，第一节点Q(N)和第三节点Qa(N)不导通，以及当第二节点P(N)为高电位时，第一节点Q(N)和第三节点Qa(N)导通并为低电位。
通过设置具有稳压作用的稳压模块500，且第二节点P(N)为低电位时，第一节点Q(N)和第三节点Qa(N)不导通，以及第二节点P(N)为高电位时，第一节点Q(N)和第三节点Qa(N)导通并为低电位，以使第一节点Q(N)、第二节点P(N)和第三节点Qa(N)在中停阶段的输出正常，进而改善GOA电路中存在的TP中停阶段漏电的问题。
为了更清楚的说明本申请实施例的GOA电路，以下将对GOA电路的各组成模块进行介绍。
示例性的，请继续参阅图2，正反向扫描控制模块100可以包括第一薄膜晶体管T1及第二薄膜晶体管T2，第一薄膜晶体管T1的栅极电性连接第N-2级GOA单元的输出端Gate(N-2)，源极接入正向扫描信号U2D，漏极电性连接第一节点Q(N)。第二薄膜晶体管T2的栅极电性连接第N+2级GOA单元的输出端Gate(N+2)，源极接入反向扫描信号D2U，漏极电性连接第一节点Q(N)。
电位调节模块300包括第三薄膜晶体管T3、第四薄膜晶体管T4、第八薄膜晶体管T8、第五薄膜晶体管T5以及第十薄膜晶体管T10。第三薄膜晶体管T3的栅极接入正向扫描信号U2D，源极接入第N+2条时钟信号CK(N+2)，漏极电性连接第四薄膜晶体管T4的漏极。第四薄膜晶体管T4的栅极接入反向扫描信号D2U，源极接入第N-2条时钟信号CK(N-2)。第八薄膜晶体管T8的栅极电性连接第三薄膜晶体管T3的漏极，源极接入恒压高电位VGH，漏极电性连接第二节点P(N)。第五薄膜晶体管T5的栅极电性连接第二节点P(N)，源极电性连接第一节点Q(N)，漏极接入恒压低电位VGL。第十薄膜晶体管T10的栅极电性连接第二节点P(N)，源极电性连接输出Gate(N)，漏极接入恒压低电位VGL。
节点控制模块400包括第六薄膜晶体管T6，第六薄膜晶体管T6的栅极电性连接第一节点Q(N)，源极电性连接第二节点P(N)，漏极接入恒压低电位VGL。
稳压模块500包括第七薄膜晶体管T7和第十一薄膜晶体管T11，第七薄膜晶体管T7的源极电性连接第一节点Q(N)，栅极连接第一节点Q(N)，漏极连接第三节点Qa(N)。第十一薄膜晶体管T11的源极电性连接第三节点Qa(N)，栅极连接第二节点P(N)，漏极连接第一节点Q(N)。在GOA电路进入显示期间暂停扫描阶段也即TP中停阶段时，第七薄膜晶体T7和第十一薄膜晶体管T11处于关闭状态，当第一节点Q(N)电位降低时，第三节点Qa(N)保持原高电位。在第一薄膜晶体管T1开启时，第一节点Q(N)电位降低时、第三节点Qa(N)和正向扫描信号U2D相连且为高电平。
GOA电路还包括第一电容C1和/或第二电容C2。第一电容C1的一端接入恒压低电位VGL，另一端电性连接第一节点Q(N)。第二电容C2的一端电性连接第二节点P(N)，另一端接入恒压低电位VGL。
需要说明的是，对于第一级GOA单元、第二级GOA单元、倒数第二级GOA单元和最后一级GOA单元，上述四个GOA单元的电路结构均与上述第N级GOA单元的电路结构相同。上述四个GOA单元与第N级GOA单元的区别在于：第一级GOA单元和第二级GOA单元中的第一薄膜晶体管T1的栅极均接入电路起始信号STV，其余均与其他级GOA单元相同。倒数第二级GOA单元和最后一级GOA单元中的第二薄膜晶体管T2的栅极均接入电路起始信号STV，其余均与其他级GOA单元相同。
需要说明的是，由于常规的GOA电路中不存在稳压保护作用的第十一薄膜晶体管T11，所以在常规的GOA电路中存在TP中停阶段漏电路径。
为解决上述问题，本申请实施例的GOA电路可以抗双85工作失效。示例性的，请结合图2并参阅图3，图3为图2所示的GOA电路级传功能时的时序图。GOA电路工作在非中停级时，第N-2级GOA单元的扫描信号Gate(N-2)为高电位，第一薄膜晶体管T1开启，第一节点Q(N)、第三节点Qa(N)转变为高电位，第九薄膜晶体管T9开启，输出端Gate(N)与第N条时钟信号CK(N)电连接，CK(N)为高电位时Gate(N)输出高电位，本级Gate打开，CK(N+2)为高电位时，第四节点A(N)为高电位，第八薄膜晶体管T8开启，第二节点P(N)为高电位，第五薄膜晶体管T5开启，第一节点Q(N)转为低电位，第十一薄膜晶体管T11开启，第三节点Qa(N)与第一节点Q(N)连接，第三节点Qa(N)转为低电位，第九薄膜晶体管T9关闭，同时第十薄膜晶体管T10开启，Gate(N)与VGL电连接，此级级传结束。假设GOA第Gate(N-2)级输出后进入TP中停阶段。同上，Gate(N-2)开启一个CK pulse宽度，此时间内第一节点Q(N)与第三节点Qa(N)与正向扫描信号U2D相连，转为高电位，Gate(N-2)关闭后，第一节点Q(N)与第三节点Qa(N)维持高电位，直至TP中停结束，CK(N)开启，Gate(N)输出，CK(N+2)开启，第二节点P(N)为高电位，第五薄膜晶体管T5开启，第一节点Q(N)与第三节点Qa(N)与VGL连接，第九薄膜晶体管T9关闭，同时第十薄膜晶体管T10开启，Gate(N)输出低电位，本级级传结束。
需要说明的是，本申请实施例的GOA电路，将第七薄膜晶体管T7的栅极改接第一节点Q(N)，增加第十一薄膜晶体管T11且使其栅极接第二节点P(N)，漏极接第三节点Qa(N)，源极接第一节点Q(N)。长期工作下，第五薄膜晶体管T5 Vth负漂或Ioff增加，进入TP中停期间，由于第五薄膜晶体管T5漏电导致第一节点Q(N)电位降低，第三节点Qa(N)仍为高电位，但此时第七薄膜晶体管T7处于关闭状态，第十一薄膜晶体管T11也处于关闭状态，第三节点Qa(N)电位不会降低，因此不会影响第九薄膜晶体管T9的开启，GOA输出正常。Gate(N)输出完成后，CK(N+2)处于高电位，Gate(N+2)处于高电位，第八薄膜晶体管T8开启，第二节点P(N)变为高电位，第一节点Q(N)被第五薄膜晶体管T5及第二薄膜晶体管T2拉入低电位，此时第十一薄膜晶体管T11开启，第三节点Qa(N)与第一节点Q(N)连接，第九薄膜晶体管T9关闭。
本申请实施例还提供一种GOA电路，可参阅图4，图4为本申请实施例提供的GOA电路的第二种结构示意图。GOA电路包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中可以包括第九薄膜晶体管T9、第七薄膜晶体管T7和第十一薄膜晶体管T11。第九薄膜晶体管T9的栅极电性连接第三节点点Qa(N)，源极电性接入第N条时钟信号，漏极电性连接输出端Gate(N)。第七薄膜晶体管T7的源极电性连接第一节点Q(N)，栅极连接第一节点Q(N)，漏极连接第三节点Qa(N)。第十一薄膜晶体管T11的源极电性连接第三节点Qa(N)，栅极连接第二节点P(N)，漏极连接第一节点Q(N)。在GOA电路进入显示期间暂停扫描阶段也即TP中停期间时，第七薄膜晶体管T7和第十一薄膜晶体管T11处于关闭状态，第一节点Q(N)电位降低，第三节点Qa(N)保持原高电位。
GOA电路还包括第一薄膜晶体管T1和第二薄膜晶体管T2，第一薄膜晶体管T1的栅极电性连接第N-2级GOA单元的输出端Gate(N-2)，源极接入正向扫描信号U2D，漏极电性连接第一节点Q(N)。第二薄膜晶体管T2的栅极电性连接第N+2级GOA单元的输出端Gate(N+2)，源极接入反向扫描信号D2U，漏极电性连接第一节点Q(N)。在第一薄膜晶体管T1开启阶段，当第一节点Q(N)电位降低时，第三节点Qa(N)和正向扫描信号U2D相连且为高电平。
GOA电路还包括第三薄膜晶体管T3、第四薄膜晶体管T4、第八薄膜晶体管T8、第五薄膜晶体管T5、第十薄膜晶体管T10。第三薄膜晶体管T3的栅极接入正向扫描信号U2D，源极接入第N+2条时钟信号CK(N+2)。第四薄膜晶体管T4的栅极接入反向扫描信号D2U，源极接入第N-2条时钟信号CK(N-2)，漏极电性连接第三薄膜晶体管T3的漏极。第八薄膜晶体管T8的栅极电性连接第三薄膜晶体管T3的漏极，源极接入恒压高电位VGH，漏极电性连接第二节点P(N)。第五薄膜晶体管T5的栅极电性连接第二节点P(N)，源极电性连接第一节点Q(N)，漏极接入恒压低电位VGL。第十薄膜晶体管T10的栅极电性连接第二节点P(N)，源极电性连接输出Gate(N)，漏极接入恒压低电位VGL。
GOA电路还包括第六薄膜晶体管T6，第六薄膜晶体管T6的栅极电性连接第一节点Q(N)，源极电性连接第二节点P(N)，漏极接入恒压低电位VGL。
GOA电路还包括第一电容C1和/或第二电容C2。第一电容C1的一端接入恒压低电位VGL，另一端电性连接第一节点Q(N)。第二电容C2的一端电性连接第二节点P(N)，另一端接入恒压低电位VGL。
需要说明的是，本申请实施例提供的GOA电路的其他结构可参阅图2和图3以及上述说明，在此不再赘述。
需要说明的是，上述的GOA电路中，薄膜晶体管可以均采用NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体/NMOS晶体管)，薄膜晶体管(或称MOS晶体管)分为N沟道和P沟道两种，因此MOS晶体管有P型MOS管和N型MOS管之分。当然，也可以采用PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体/PMOS晶体管)。
示例性的，请参阅图5，图5为本申请实施例提供的GOA电路的第三种结构示意图。本申请实施例还提供一种GOA电路，包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中包括：
正反向扫描控制模块100，正反向扫描控制模块100接入正向扫描信号U2D以及反向扫描信号D2U，并电性连接第N-2级GOA单元的输出端Gate(N-2)、第N+2级GOA单元的输出端Gate(N+2)以及第一节点Q(N)，用于根据第N-2级GOA单元的输出端Gate(N-2)的电位、第N+2级GOA单元的输出端Gate(N+2)的电位、正向扫描信号U2D及反向扫描信号D2U下拉第一节点Q(N)的电位。
输出模块200，输出模块200包括第九薄膜晶体管T9；第九薄膜晶体管T9的栅极电性连接第三节点Qa(N)，源极电性接入第N条时钟信号CK(N)，漏极电性连接输出端Gate(N)。
电位调节模块300接入第N+2条时钟信号CK(N+2)、第N-2条时钟信号CK(N-2)、正向扫描信号U2D、反向扫描信号D2U、恒压高电位VGH以及恒压低电位VGL，并电性连接第一节点Q(N)及输出端Gate(N)，用于在第N+2条时钟信号CK(N+2)、第N-2条时钟信号CK(N-2)、正向扫描信号U2D、反向扫描信号D2U的控制下，将第一节点Q(N)的电位上拉至恒压高电位VGH。此时，电位调节模块300可以理解为上拉模块。
节点控制模块400，节点控制模块400接入恒压高电位VGH，并电性连接第一节点Q(N)和第二节点P(N)。
稳压模块500，稳压模块500接入第一节点Q(N)、第三节点Qa(N)、第二节点P(N)，用于当第二节点P(N)为高电位时，第一节点Q(N)和第三节点Qa(N)不导通，以及当第二节点P(N)为低电位时，第一节点Q(N)和第三节点Qa(N)导通并为高电位。
其中，对于各个模块的说明可以结合图2和图3并参照上述说明，区别在于NMOS管的栅极Gate是高电位时导通，而PMOS管的栅极Gate是低电位时导通，因此这里不再赘述。
通过设置具有稳压作用的稳压模块500，且第二节点P(N)为高电位时，第一节点Q(N)和第三节点Qa(N)不导通，以及第二节点P(N)为低电位时，第一节点Q(N)和第三节点Qa(N)导通并为高电位，以使第一节点Q(N)、第二节点P(N)和第三节点Qa(N)在中停阶段的输出正常，进而改善GOA电路中存在的TP中停阶段漏电的问题。
本申请实施例还提供一种显示面板，显示面板包括GOA电路，GOA电路用于驱动显示面板的工作。关于GOA电路可以参照图2至图5以及上述说明，在此不再赘述。通过设置具有稳压作用的稳压模块500，且第二节点P(N)为第二电位时，第一节点Q(N)和第三节点Qa(N)不导通，以及第二节点P(N)为第三电位时，第一节点Q(N)和第三节点Qa(N)导通并为第二电位，第二电位和第三电位为相反的电位，以使第一节点Q(N)、第二节点P(N)和第三节点Qa(N)在中停阶段的输出正常，进而改善GOA电路中存在的TP中停阶段漏电的问题。
以上对本申请实施例提供的GOA电路及显示面板进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (18)

1.一种GOA电路，其特征在于，包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中包括：
正反向扫描控制模块，所述正反向扫描控制模块接入正向扫描信号以及反向扫描信号，并电性连接第N-2级GOA单元的输出端、第N+2级GOA单元的输出端以及第一节点，用于根据第N-2级GOA单元的输出端的电位、第N+2级GOA单元的输出端的电位、正向扫描信号及反向扫描信号调节第一节点的电位至第一电位；
输出模块，所述输出模块包括第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接第三节点，源极电性接入第N条时钟信号，漏极电性连接输出端；
电位调节模块，所述电位调节模块接入第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号、恒压高电位以及恒压低电位，并电性连接第一节点及输出端，用于在第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位调节至恒压电位；
节点控制模块，所述节点控制模块接入恒压电位，并电性连接第一节点和第二节点；
稳压模块，包括第七薄膜晶体管和第十一薄膜晶体管，所述第七薄膜晶体管的源极电性连接第一节点，栅极连接所述第一节点，漏极连接第三节点；所述第十一薄膜晶体管的源极电性连接第三节点，栅极连接所述第二节点，漏极连接第一节点，所述稳压模块用于当第二节点为第二电位时，第一节点和第三节点不导通，以及当第二节点为第三电位时，第一节点和第三节点导通并为第二电位，所述第二电位与所述第三电位为相反的电位。
2.根据权利要求1所述的GOA电路，其特征在于，所述正反向扫描控制模块用于根据第N-2级GOA单元的输出端的电位、第N+2级GOA单元的输出端的电位、正向扫描信号及反向扫描信号上拉第一节点的电位至第一电位；
所述电位调节模块用于在第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位下拉至恒压低电位；
所述节点控制模块接入恒压低电位；
所述稳压模块用于当第二节点为低电位时，第一节点和第三节点不导通，以及当第二节点为高电位时，第一节点和第三节点导通并为低电位。
3.根据权利要求2所述的GOA电路，其特征在于，在GOA电路进入显示期间暂停扫描阶段时，第七薄膜晶体管和第十一薄膜晶体管处于关闭状态，当第一节点电位降低时，第三节点保持原高电位。
4.根据权利要求2所述的GOA电路，其特征在于，所述正反向扫描控制模块包括第一薄膜晶体管及第二薄膜晶体管，所述第一薄膜晶体管的栅极电性连接第N-2级GOA单元的输出端，源极接入正向扫描信号，漏极电性连接第一节点；所述第二薄膜晶体管的栅极电性连接第N+2级GOA单元的输出端，源极接入反向扫描信号，漏极电性连接第一节点。
5.根据权利要求4所述的GOA电路，其特征在于，在第一薄膜晶体管开启时，当第一节点电位降低时，第三节点和正向扫描信号相连且为高电平。
6.根据权利要求5所述的GOA电路，其特征在于，所述电位调节模块包括第三薄膜晶体管、第四薄膜晶体管、第八薄膜晶体管、第五薄膜晶体管以及第十薄膜晶体管；所述第三薄膜晶体管的栅极接入正向扫描信号，源极接入第N+2条时钟信号，漏极电性连接第四薄膜晶体管的漏极；所述第四薄膜晶体管的栅极接入反向扫描信号，源极接入第N-2条时钟信号；所述第八薄膜晶体管的栅极电性连接第三薄膜晶体管的漏极，源极接入恒压高电位，漏极电性连接第二节点；所述第五薄膜晶体管的栅极电性连接第二节点，源极电性连接第一节点，漏极接入恒压低电位；所述第十薄膜晶体管的栅极电性连接第二节点，源极电性连接输出端，漏极接入恒压低电位。
7.根据权利要求6所述的GOA电路，其特征在于，所述节点控制模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接第一节点，源极电性连接第二节点，漏极接入恒压低电位。
8.根据权利要求2-7中任一项所述的GOA电路，其特征在于，所述GOA电路还包括：
第一电容，所述第一电容的一端接入恒压低电位，另一端电性连接第一节点；和/或
第二电容，所述第二电容的一端电性连接第二节点，另一端接入恒压低电位。
9.根据权利要求7所述的GOA电路，其特征在于，在所述GOA电路工作在显示期间扫描阶段时，所述GOA电路用于：
当第N-2级GOA单元的输出端的电位为高电位时，所述第一薄膜晶体管开启，第一节点、第三节点转变为高电位，所述第九薄膜晶体管开启，输出端与第N条时钟信号电连接，若第N条时钟信号为高电位，则输出端输出高电位；
若第N+2条时钟信号为高电位，则第四节点为高电位，所述第八薄膜晶体管开启，第二节点为高电位，所述第五薄膜晶体管开启，第一节点转为低电位，所述第十一薄膜晶体管开启，第一节点与第三节点连接，第三节点转为低电位，所述第九薄膜晶体管关闭，同时所述第十薄膜晶体管开启，输出端与恒压低电位电连接。
10.根据权利要求1所述的GOA电路，其特征在于，所述正反向扫描控制模块用于根据第N-2级GOA单元的输出端的电位、第N+2级GOA单元的输出端的电位、正向扫描信号及反向扫描信号下拉第一节点的电位至第一电位；
所述电位调节模块用于在第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位上拉至恒压高电位；
所述节点控制模块接入恒压高电位；
所述稳压模块用于当第二节点为高电位时，第一节点和第三节点不导通，以及当第二节点为低电位时，第一节点和第三节点导通并为高电位。
11.一种GOA电路，其特征在于，包括级联的多级GOA单元，设N为正整数，除第一级、第二级、倒数第二级及最后一级GOA单元外，第N级GOA单元中包括：
第九薄膜晶体管，所述第九薄膜晶体管的栅极电性连接第三节点，源极电性接入第N条时钟信号，漏极电性连接输出端；
电位调节模块，所述电位调节模块接入第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号、恒压高电位以及恒压低电位，并电性连接第一节点及输出端，用于在第N+2条时钟信号、第N-2条时钟信号、正向扫描信号、反向扫描信号的控制下，将第一节点的电位调节至恒压电位，所述电位调节模块内设置有第二节点；
第七薄膜晶体管，所述第七薄膜晶体管的源极电性连接第一节点，栅极连接所述第一节点，漏极连接第三节点；
第十一薄膜晶体管，所述第十一薄膜晶体管的源极电性连接第三节点，栅极连接第二节点，漏极连接第一节点；
在GOA电路进入中停期间时，第七薄膜晶体管和第十一薄膜晶体管处于关闭状态，第一节点电位降低，第三节点保持原高电位。
12.根据权利要求11所述的GOA电路，其特征在于，所述GOA电路还包括：
第一薄膜晶体管，所述第一薄膜晶体管的栅极电性连接第N-2级GOA单元的输出端，源极接入正向扫描信号，漏极电性连接第一节点；
第二薄膜晶体管，所述第二薄膜晶体管的栅极电性连接第N+2级GOA单元的输出端，源极接入反向扫描信号，漏极电性连接第一节点。
13.根据权利要求12所述的GOA电路，其特征在于，在第一薄膜晶体管开启阶段，当第一节点电位降低时，第三节点和正向扫描信号相连且为高电平。
14.根据权利要求13所述的GOA电路，其特征在于，所述电位调节模块包括：
第三薄膜晶体管，所述第三薄膜晶体管的栅极接入正向扫描信号，源极接入第N+2条时钟信号；
第四薄膜晶体管，所述第四薄膜晶体管的栅极接入反向扫描信号，源极接入第N-2条时钟信号，漏极电性连接第三薄膜晶体管的漏极；
第八薄膜晶体管，所述第八薄膜晶体管的栅极电性连接第三薄膜晶体管的漏极，源极接入恒压高电位，漏极电性连接第二节点；
第五薄膜晶体管，所述第五薄膜晶体管的栅极电性连接第二节点，源极电性连接第一节点，漏极接入恒压低电位；以及
第十薄膜晶体管，所述第十薄膜晶体管的栅极电性连接第二节点，源极电性连接输出端，漏极接入恒压低电位。
15.根据权利要求14所述的GOA电路，其特征在于，所述GOA电路还包括第六薄膜晶体管，所述第六薄膜晶体管的栅极电性连接第一节点，源极电性连接第二节点，漏极接入恒压低电位。
16.根据权利要求11-15中任一项所述的GOA电路，其特征在于，所述GOA电路还包括：
第一电容，所述第一电容的一端接入恒压低电位，另一端电性连接第一节点；和/或
第二电容，所述第二电容的一端电性连接第二节点，另一端接入恒压低电位。
17.根据权利要求15所述的GOA电路，其特征在于，在所述GOA电路工作在显示期间扫描阶段时，所述GOA电路用于：
当第N-2级GOA单元的输出端的电位为高电位时，所述第一薄膜晶体管开启，第一节点、第三节点转变为高电位，所述第九薄膜晶体管开启，输出端与第N条时钟信号电连接，若第N条时钟信号为高电位，则输出端输出高电位；
若第N+2条时钟信号为高电位，则第四节点为高电位，所述第八薄膜晶体管开启，第二节点为高电位，所述第五薄膜晶体管开启，第一节点转为低电位，所述第十一薄膜晶体管开启，第一节点与第三节点连接，第三节点转为低电位，所述第九薄膜晶体管关闭，同时所述第十薄膜晶体管开启，输出端与恒压低电位电连接。
18.一种显示面板，其特征在于，包括如权利要求1-17任一项所述的GOA电路。
CN202110884502.5A 2021-08-03 2021-08-03 Goa电路及显示面板 Active CN113643669B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110884502.5A CN113643669B (zh) 2021-08-03 2021-08-03 Goa电路及显示面板
PCT/CN2021/113145 WO2023010614A1 (zh) 2021-08-03 2021-08-18 Goa电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110884502.5A CN113643669B (zh) 2021-08-03 2021-08-03 Goa电路及显示面板

Publications (2)

Publication Number Publication Date
CN113643669A CN113643669A (zh) 2021-11-12
CN113643669B true CN113643669B (zh) 2022-09-27

Family

ID=78419458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110884502.5A Active CN113643669B (zh) 2021-08-03 2021-08-03 Goa电路及显示面板

Country Status (2)

Country Link
CN (1) CN113643669B (zh)
WO (1) WO2023010614A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464133A (zh) * 2022-02-25 2022-05-10 合肥京东方卓印科技有限公司 移位寄存器及其控制方法、栅极驱动电路和显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
KR101192760B1 (ko) * 2005-06-28 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터 및 이의 구동방법
KR101097347B1 (ko) * 2010-03-11 2011-12-21 삼성모바일디스플레이주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
KR101928018B1 (ko) * 2012-07-19 2018-12-12 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
US9576535B2 (en) * 2013-01-17 2017-02-21 Samsung Display Co., Ltd. Pixel and organic light emitting display using the same
CN103474038B (zh) * 2013-08-09 2016-11-16 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、移位寄存器与显示装置
US9626928B2 (en) * 2014-12-31 2017-04-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device comprising gate driver on array circuit
CN105469766B (zh) * 2016-01-04 2019-04-30 武汉华星光电技术有限公司 Goa电路
CN105427793B (zh) * 2016-01-06 2018-03-20 京东方科技集团股份有限公司 电压控制电路、方法、栅极驱动电路和显示装置
CN105609072B (zh) * 2016-01-07 2018-03-27 武汉华星光电技术有限公司 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN107068074B (zh) * 2016-12-27 2019-04-30 武汉华星光电技术有限公司 Goa电路
CN108010498A (zh) * 2017-11-28 2018-05-08 武汉华星光电技术有限公司 一种goa电路及液晶面板、显示装置
CN108091308B (zh) * 2017-12-08 2019-03-22 武汉华星光电技术有限公司 一种goa电路
CN110688024B (zh) * 2018-07-04 2023-05-26 鸿富锦精密工业（深圳）有限公司 移位寄存器及具有移位寄存器的触控显示装置
CN112102768B (zh) * 2020-10-15 2023-05-30 武汉华星光电技术有限公司 Goa电路及显示面板

Also Published As

Publication number Publication date
WO2023010614A1 (zh) 2023-02-09
CN113643669A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
CN109166600B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US11481067B2 (en) Shift register unit
USRE49782E1 (en) Shift register and driving method thereof gate driving circuit and display apparatus
US9336897B2 (en) Shift register circuit
CN107527587B (zh) 移位寄存器单元、栅极驱动电路及驱动方法、显示装置
US7492853B2 (en) Shift register and image display apparatus containing the same
CN111312322A (zh) 一种移位寄存器单元、栅极驱动电路以及显示面板
WO2013152604A1 (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN104821146B (zh) 栅极驱动电路及其单元和一种显示装置
CN113257168B (zh) 栅极驱动电路及显示面板
US11342037B2 (en) Shift register unit, driving method, light emitting control gate driving circuit, and display apparatus
US20210335176A1 (en) Shift register circuit, method for driving the same, and display device
US11017711B2 (en) Gate driving circuit, driving method, and display device
WO2020253323A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108766358B (zh) 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN105446402A (zh) 可控电压源、移位寄存器及其单元和一种显示器
CN111540327B (zh) Goa电路及显示面板
CN107112051B (zh) 单位移位寄存器电路、移位寄存器电路、单位移位寄存器电路的控制方法及显示装置
CN113257205A (zh) 一种栅极驱动电路及显示面板
CN113643669B (zh) Goa电路及显示面板
CN114613335A (zh) 栅极驱动电路及显示面板
CN107564450B (zh) 栅极驱动电路和显示装置
CN113643641A (zh) 栅极驱动电路及显示面板
US12002434B2 (en) Gate driver on array circuit and display panel
CN114648937B (zh) 栅极驱动电路及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant