JP3135748B2 - 表示データ駆動用集積回路 - Google Patents
表示データ駆動用集積回路Info
- Publication number
- JP3135748B2 JP3135748B2 JP05148973A JP14897393A JP3135748B2 JP 3135748 B2 JP3135748 B2 JP 3135748B2 JP 05148973 A JP05148973 A JP 05148973A JP 14897393 A JP14897393 A JP 14897393A JP 3135748 B2 JP3135748 B2 JP 3135748B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- circuit
- operation control
- signal input
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
Description
【０００１】
【産業上の利用分野】本発明は、マトリクス型表示装置
を表示駆動するための表示データ駆動用集積回路（Ｉ
Ｃ）に係り、特に表示駆動信号出力用の駆動バッファ回
路群の動作タイミング関係を制御するための制御回路に
関する。
を表示駆動するための表示データ駆動用集積回路（Ｉ
Ｃ）に係り、特に表示駆動信号出力用の駆動バッファ回
路群の動作タイミング関係を制御するための制御回路に
関する。
【０００２】
【従来の技術】液晶表示装置、ＥＬ（エレクトロ・ルミ
ネッセンス）表示装置、蛍光表示装置、ＤＣプラズマ表
示装置などのマトリクス型表示装置をダイナミック方式
で表示駆動するための表示データ駆動用ＩＣは、基本的
に、シリアルに入力する表示データ信号をシリアル／パ
ラレル変換し、このパラレル表示データを表示駆動信号
出力用の駆動バッファ回路群および出力端子群を介して
外部へ出力する。
ネッセンス）表示装置、蛍光表示装置、ＤＣプラズマ表
示装置などのマトリクス型表示装置をダイナミック方式
で表示駆動するための表示データ駆動用ＩＣは、基本的
に、シリアルに入力する表示データ信号をシリアル／パ
ラレル変換し、このパラレル表示データを表示駆動信号
出力用の駆動バッファ回路群および出力端子群を介して
外部へ出力する。
【０００３】図７は、従来の表示データ駆動用ＩＣにお
ける表示駆動信号出力用の駆動バッファ回路部の一例を
示している。７１１〜７１ｎは複数個（例えば６４ビッ
ト分あるいは６４チャネル分）のバッファ回路、７２１
〜７２ｎは上記駆動バッファ回路７１１〜７１ｎに対応
して設けられた出力端子、７３は動作制御信号ＩＮが入
力する１個の動作制御信号入力端子、７４１および７４
２は上記制御端子７３の入力信号を波形整形して１本の
動作制御信号線７５に供給するインバータ回路である。
ける表示駆動信号出力用の駆動バッファ回路部の一例を
示している。７１１〜７１ｎは複数個（例えば６４ビッ
ト分あるいは６４チャネル分）のバッファ回路、７２１
〜７２ｎは上記駆動バッファ回路７１１〜７１ｎに対応
して設けられた出力端子、７３は動作制御信号ＩＮが入
力する１個の動作制御信号入力端子、７４１および７４
２は上記制御端子７３の入力信号を波形整形して１本の
動作制御信号線７５に供給するインバータ回路である。
【０００４】上記駆動バッファ回路７１１〜７１ｎは、
シリアル／パラレル変換回路７６から６４ビットのパラ
レル表示データの各ビット信号がそれぞれ対応して入力
すると共に前記１本の動作制御信号線７５から動作制御
信号が共通に入力する。
シリアル／パラレル変換回路７６から６４ビットのパラ
レル表示データの各ビット信号がそれぞれ対応して入力
すると共に前記１本の動作制御信号線７５から動作制御
信号が共通に入力する。
【０００５】図８は、図７の駆動バッファ回路部の動作
例を示している。駆動バッファ回路７１１〜７１ｎは、
動作制御信号が活性化されると、パラレル表示データの
各ビット信号をバッファ増幅し、出力信号ＯＵＴ１〜Ｏ
ＵＴｎを出力端子７２１〜７２ｎに出力する。この出力
信号ＯＵＴ１〜ＯＵＴｎは、ダイナミック駆動信号とし
てマトリクス方式の液晶表示装置（図示せず）へ供給さ
れる。
例を示している。駆動バッファ回路７１１〜７１ｎは、
動作制御信号が活性化されると、パラレル表示データの
各ビット信号をバッファ増幅し、出力信号ＯＵＴ１〜Ｏ
ＵＴｎを出力端子７２１〜７２ｎに出力する。この出力
信号ＯＵＴ１〜ＯＵＴｎは、ダイナミック駆動信号とし
てマトリクス方式の液晶表示装置（図示せず）へ供給さ
れる。
【０００６】しかし、図７の駆動バッファ回路部は、図
８に示したタイミング波形図から分かるように、６４ビ
ット分の駆動バッファ回路７１１〜７１ｎは、１本の制
御信号線７５から共通に入力する動作制御信号に基づい
て同時に動作する。
８に示したタイミング波形図から分かるように、６４ビ
ット分の駆動バッファ回路７１１〜７１ｎは、１本の制
御信号線７５から共通に入力する動作制御信号に基づい
て同時に動作する。
【０００７】従って、６４ビット分の駆動バッファ回路
７１１〜７１ｎの各データ入力がそれぞれ切り換わった
（反転した）場合には、駆動バッファ回路７１１〜７１
ｎの同時動作により全体として大きなスイッチング電流
が流れ、スイッチングノイズが大きくなる。
７１１〜７１ｎの各データ入力がそれぞれ切り換わった
（反転した）場合には、駆動バッファ回路７１１〜７１
ｎの同時動作により全体として大きなスイッチング電流
が流れ、スイッチングノイズが大きくなる。
【０００８】このスイッチングノイズは、表示データ駆
動用ＩＣ内の他の回路や、上記表示データ駆動用ＩＣと
同じ電源線に接続されている他のＩＣの入力回路などの
誤動作を誘発する。また、表示データ駆動用ＩＣがＣＭ
ＯＳ型ＩＣとして形成される場合には、上記スイッチン
グノイズがトリガーとなってラッチアップ現象を誘発す
る。
動用ＩＣ内の他の回路や、上記表示データ駆動用ＩＣと
同じ電源線に接続されている他のＩＣの入力回路などの
誤動作を誘発する。また、表示データ駆動用ＩＣがＣＭ
ＯＳ型ＩＣとして形成される場合には、上記スイッチン
グノイズがトリガーとなってラッチアップ現象を誘発す
る。
【０００９】また、ワードプロセッサ、ラップトップ型
あるいはノートブック型のパーソナルコンピュータ、液
晶表示付きゲーム機などの電子機器に上記表示データ駆
動用ＩＣが搭載される場合、これらの電子機器の仕様の
一部である電磁妨害（ＥＭＩ；Electromagnetic Interf
erence）を引き起こすおそれがある。
あるいはノートブック型のパーソナルコンピュータ、液
晶表示付きゲーム機などの電子機器に上記表示データ駆
動用ＩＣが搭載される場合、これらの電子機器の仕様の
一部である電磁妨害（ＥＭＩ；Electromagnetic Interf
erence）を引き起こすおそれがある。
【００１０】一方、昨今の液晶表示装置は大画面化に伴
って多チャネル化が進んでおり、前記駆動バッファ回路
の使用数は２８０程度にも達する状況にある。しかも、
前記駆動バッファ回路がロジックレベルの信号を高電圧
の駆動電圧にレベル変換して出力する機能を有する場
合、従来の液晶駆動電圧の振幅の絶対値は２０〜３０Ｖ
程度であったものが、昨今の液晶駆動電圧の振幅の絶対
値は４０〜６０Ｖ程度にも達する状況にある。
って多チャネル化が進んでおり、前記駆動バッファ回路
の使用数は２８０程度にも達する状況にある。しかも、
前記駆動バッファ回路がロジックレベルの信号を高電圧
の駆動電圧にレベル変換して出力する機能を有する場
合、従来の液晶駆動電圧の振幅の絶対値は２０〜３０Ｖ
程度であったものが、昨今の液晶駆動電圧の振幅の絶対
値は４０〜６０Ｖ程度にも達する状況にある。
【００１１】従って、このような状況では、前記したよ
うなスイッチングノイズがさらに大きくなる傾向があ
り、それにより引き起こされる問題が一層深刻化してい
る。図９は、上記したような問題点を軽減するように構
成された別の従来例に係る表示データ駆動用ＩＣにおけ
る表示駆動信号出力用の駆動バッファ回路部の一例を示
している。
うなスイッチングノイズがさらに大きくなる傾向があ
り、それにより引き起こされる問題が一層深刻化してい
る。図９は、上記したような問題点を軽減するように構
成された別の従来例に係る表示データ駆動用ＩＣにおけ
る表示駆動信号出力用の駆動バッファ回路部の一例を示
している。
【００１２】図１０は、図９の回路の動作例を示してい
る。図９の駆動バッファ回路部は、図７を参照して前述
した駆動バッファ回路部と比べて、動作制御信号入力端
子７３からの入力信号ＩＮをインバータ回路７４１、７
４２により波形整形して第１の制御信号線７５１に供給
し、さらに、この第１の制御信号線７５１上の信号をイ
ンバータ回路７４３、７４４により波形整形して第２の
制御信号線７５２に供給し、駆動バッファ回路７１１〜
７１ｎのうちで奇数番目（奇数チャネル）の駆動バッフ
ァ回路には第１の制御信号線７５１から動作制御信号が
共通に入力し、偶数番目（偶数チャネル）の駆動バッフ
ァ回路には第２の制御信号線７５２から動作制御信号が
共通に入力する点が異なる。
る。図９の駆動バッファ回路部は、図７を参照して前述
した駆動バッファ回路部と比べて、動作制御信号入力端
子７３からの入力信号ＩＮをインバータ回路７４１、７
４２により波形整形して第１の制御信号線７５１に供給
し、さらに、この第１の制御信号線７５１上の信号をイ
ンバータ回路７４３、７４４により波形整形して第２の
制御信号線７５２に供給し、駆動バッファ回路７１１〜
７１ｎのうちで奇数番目（奇数チャネル）の駆動バッフ
ァ回路には第１の制御信号線７５１から動作制御信号が
共通に入力し、偶数番目（偶数チャネル）の駆動バッフ
ァ回路には第２の制御信号線７５２から動作制御信号が
共通に入力する点が異なる。
【００１３】従って、駆動バッファ回路７１１〜７１ｎ
は、２種類の位相を持った動作制御信号により、半分づ
つが少し異なるタイミングで動作するので、駆動バッフ
ァ回路７１１〜７１ｎの各データ入力がそれぞれ切り換
わった（反転した）場合でも、駆動バッファ回路７１１
〜７１ｎの全体としてのスイッチング電流を抑制し、ス
イッチングノイズを抑制することが可能となる。
は、２種類の位相を持った動作制御信号により、半分づ
つが少し異なるタイミングで動作するので、駆動バッフ
ァ回路７１１〜７１ｎの各データ入力がそれぞれ切り換
わった（反転した）場合でも、駆動バッファ回路７１１
〜７１ｎの全体としてのスイッチング電流を抑制し、ス
イッチングノイズを抑制することが可能となる。
【００１４】しかし、図９の駆動バッファ回路部は、２
種類の位相を持った動作制御信号により動作が制御され
るので、出力信号群が２種類の位相を持つようになり、
これにより表示駆動されるマトリクス方式の液晶表示装
置の表示品位が低下する。
種類の位相を持った動作制御信号により動作が制御され
るので、出力信号群が２種類の位相を持つようになり、
これにより表示駆動されるマトリクス方式の液晶表示装
置の表示品位が低下する。
【００１５】特に、昨今の液晶表示付き電子機器で主流
となっている多階調の液晶表示装置を図９の駆動バッフ
ァ回路により表示駆動する場合、駆動信号群の位相差に
より液晶印加電圧の絶対値が変化し、所望の階調表示が
得られなくなる。
となっている多階調の液晶表示装置を図９の駆動バッフ
ァ回路により表示駆動する場合、駆動信号群の位相差に
より液晶印加電圧の絶対値が変化し、所望の階調表示が
得られなくなる。
【００１６】
【発明が解決しようとする課題】上記したように従来の
表示データ駆動用ＩＣは、複数チャネルの駆動バッファ
回路の同時動作により全体として大きなスイッチング電
流が流れ、スイッチングノイズが大きくなるという問題
があり、複数チャネルの駆動バッファ回路のスイッチン
グ電流を抑制するためにその動作制御信号に位相差を持
たせると、多階調表示装置を駆動する場合に所望の階調
表示が得られなくなるという問題があった。
表示データ駆動用ＩＣは、複数チャネルの駆動バッファ
回路の同時動作により全体として大きなスイッチング電
流が流れ、スイッチングノイズが大きくなるという問題
があり、複数チャネルの駆動バッファ回路のスイッチン
グ電流を抑制するためにその動作制御信号に位相差を持
たせると、多階調表示装置を駆動する場合に所望の階調
表示が得られなくなるという問題があった。
【００１７】本発明は上記の問題点を解決すべくなされ
たもので、複数チャネルの駆動バッファ回路のスイッチ
ング電流を抑制し得ると共に多階調表示装置を表示駆動
する場合に階調表示の品位を向上させ得る表示データ駆
動用ＩＣを提供することを目的とする。
たもので、複数チャネルの駆動バッファ回路のスイッチ
ング電流を抑制し得ると共に多階調表示装置を表示駆動
する場合に階調表示の品位を向上させ得る表示データ駆
動用ＩＣを提供することを目的とする。
【００１８】
【課題を解決するための手段】本発明は、マトリクス型
表示装置を表示駆動するための表示データ駆動用集積回
路において、パラレル表示データの各ビット信号が入力
し、動作制御信号を受けて上記各ビット信号のバッファ
増幅、あるいは、電圧レベル変換を行って出力する複数
チャネルの駆動バッファ回路と、複数チャネルの駆動バ
ッファ回路を複数組に分けたグループ別の駆動バッファ
回路に共通に前記動作制御信号を供給するための複数本
の制御信号供給線と、前記駆動バッファ回路の動作を制
御するための動作制御信号が入力する動作制御信号入力
端子と、この動作制御信号入力端子に接続された制御信
号入力線と、タイミング調整制御信号が入力するタイミ
ング調整制御端子と、上記タイミング調整制御信号に応
じて、前記制御信号入力線上の動作制御信号を前記複数
本の制御信号供給線にそれぞれ同一のタイミングである
いは異なるタイミングで分配する動作制御信号分配回路
とを具備することを特徴とする。
表示装置を表示駆動するための表示データ駆動用集積回
路において、パラレル表示データの各ビット信号が入力
し、動作制御信号を受けて上記各ビット信号のバッファ
増幅、あるいは、電圧レベル変換を行って出力する複数
チャネルの駆動バッファ回路と、複数チャネルの駆動バ
ッファ回路を複数組に分けたグループ別の駆動バッファ
回路に共通に前記動作制御信号を供給するための複数本
の制御信号供給線と、前記駆動バッファ回路の動作を制
御するための動作制御信号が入力する動作制御信号入力
端子と、この動作制御信号入力端子に接続された制御信
号入力線と、タイミング調整制御信号が入力するタイミ
ング調整制御端子と、上記タイミング調整制御信号に応
じて、前記制御信号入力線上の動作制御信号を前記複数
本の制御信号供給線にそれぞれ同一のタイミングである
いは異なるタイミングで分配する動作制御信号分配回路
とを具備することを特徴とする。
【００１９】
【作用】複数チャネルの駆動バッファ回路を複数組に分
けたグループ別の駆動バッファ回路に共通に動作制御信
号を供給するための複数本の制御信号供給線に対して、
動作制御信号入力端子から入力する動作制御信号を、タ
イミング調整制御信号に応じて同一のタイミングで、あ
るいは異なるタイミングで分配する動作制御信号分配回
路を備えているので、動作制御信号分配回路による分配
の際のタイミングの設定の仕方を選択することができ、
複数チャネルの駆動バッファ回路のスイッチング電流を
抑制すると共に多諧調表示装置を駆動する場合に諧調表
示の品位を向上させることが可能になる。
けたグループ別の駆動バッファ回路に共通に動作制御信
号を供給するための複数本の制御信号供給線に対して、
動作制御信号入力端子から入力する動作制御信号を、タ
イミング調整制御信号に応じて同一のタイミングで、あ
るいは異なるタイミングで分配する動作制御信号分配回
路を備えているので、動作制御信号分配回路による分配
の際のタイミングの設定の仕方を選択することができ、
複数チャネルの駆動バッファ回路のスイッチング電流を
抑制すると共に多諧調表示装置を駆動する場合に諧調表
示の品位を向上させることが可能になる。
【００２０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例として、マト
リクス方式の液晶表示装置をダイナミック方式で表示駆
動する表示データ駆動用ＩＣの一部を示している。
に説明する。図１は、本発明の第１実施例として、マト
リクス方式の液晶表示装置をダイナミック方式で表示駆
動する表示データ駆動用ＩＣの一部を示している。
【００２１】図１において、シリアル入力端子１１から
シリアルに入力する表示データＤｉｎがシフトレジスタ
１２の初段に入力する。このシフトレジスタ１２は、ク
ロック入力端子１３から入力するシフトクロックＣＫに
同期して表示データＤｉｎ入力をシフトすることによ
り、例えば６４ビット分のパラレル表示データに変換す
る。
シリアルに入力する表示データＤｉｎがシフトレジスタ
１２の初段に入力する。このシフトレジスタ１２は、ク
ロック入力端子１３から入力するシフトクロックＣＫに
同期して表示データＤｉｎ入力をシフトすることによ
り、例えば６４ビット分のパラレル表示データに変換す
る。
【００２２】複数ビット（本例では６４ビット）分のト
ランスペアレントタイプのラッチ回路１４は、上記シフ
トレジスタ１２からパラレルデータの各ビット信号を同
時に取り込むためのものであり、ラッチ信号入力端子１
５から入力するラッチ信号ＬＡＴが共通に入力する。
ランスペアレントタイプのラッチ回路１４は、上記シフ
トレジスタ１２からパラレルデータの各ビット信号を同
時に取り込むためのものであり、ラッチ信号入力端子１
５から入力するラッチ信号ＬＡＴが共通に入力する。
【００２３】上記６４ビット分のラッチ回路１４は、６
４個のゲート回路１６１〜１６ｎに入力し、この各ゲー
ト回路１６１〜１６ｎは、ゲート制御端子１７から入力
するゲート制御信号ＩＮが動作制御信号分配回路１８を
経て与えられ、前記６４ビット分のラッチ回路１４の出
力の通過を制御する。
４個のゲート回路１６１〜１６ｎに入力し、この各ゲー
ト回路１６１〜１６ｎは、ゲート制御端子１７から入力
するゲート制御信号ＩＮが動作制御信号分配回路１８を
経て与えられ、前記６４ビット分のラッチ回路１４の出
力の通過を制御する。
【００２４】上記６４個のゲート回路１６１〜１６ｎの
出力は６４個の排他的オア回路１９１〜１９ｎに入力
し、この各排他的オア回路１９１〜１９ｎは、極性切換
端子２０から入力する極性切換信号Ｐ／Ｃが与えられ、
極性切換信号Ｐ／Ｃの論理レベルに応じて前記６４個の
ゲート回路１６１〜１６ｎの出力の論理レベルをそのま
まあるいは反転させて出力する。
出力は６４個の排他的オア回路１９１〜１９ｎに入力
し、この各排他的オア回路１９１〜１９ｎは、極性切換
端子２０から入力する極性切換信号Ｐ／Ｃが与えられ、
極性切換信号Ｐ／Ｃの論理レベルに応じて前記６４個の
ゲート回路１６１〜１６ｎの出力の論理レベルをそのま
まあるいは反転させて出力する。
【００２５】上記６４個の排他的オア回路１９１〜１９
ｎの出力は６４個の電圧変換回路２２１〜２２ｎに入力
し、この各電圧変換回路２２１〜２２ｎは、上記６４個
の排他的オア回路１９１〜１９ｎの出力を所要の高電圧
レベルに変換すると共にプッシュプル駆動回路（図示せ
ず）により出力し、６４ビット分の出力信号ＯＵＴ１〜
ＯＵＴｎを６４ビット分の出力端子２３１〜２３ｎを介
してダイナミック駆動信号としてマトリクス方式の液晶
表示装置（図示せず）へ供給する。
ｎの出力は６４個の電圧変換回路２２１〜２２ｎに入力
し、この各電圧変換回路２２１〜２２ｎは、上記６４個
の排他的オア回路１９１〜１９ｎの出力を所要の高電圧
レベルに変換すると共にプッシュプル駆動回路（図示せ
ず）により出力し、６４ビット分の出力信号ＯＵＴ１〜
ＯＵＴｎを６４ビット分の出力端子２３１〜２３ｎを介
してダイナミック駆動信号としてマトリクス方式の液晶
表示装置（図示せず）へ供給する。
【００２６】上記構成において、６４個のゲート回路１
６１〜１６ｎ、６４個の排他的オア回路１９１〜１９
ｎ、６４個の電圧変換回路２２１〜２２ｎは、各１個で
１個の駆動バッファ回路を構成しており、全体として６
４チャネル分の駆動バッファ回路２４１〜２４ｎを構成
している。
６１〜１６ｎ、６４個の排他的オア回路１９１〜１９
ｎ、６４個の電圧変換回路２２１〜２２ｎは、各１個で
１個の駆動バッファ回路を構成しており、全体として６
４チャネル分の駆動バッファ回路２４１〜２４ｎを構成
している。
【００２７】次に、図１のＩＣにおける駆動バッファ回
路およびその制御回路部について詳細に説明する。図２
は、図１中の駆動バッファ回路部およびその制御回路部
を取り出して一例を示している。
路およびその制御回路部について詳細に説明する。図２
は、図１中の駆動バッファ回路部およびその制御回路部
を取り出して一例を示している。
【００２８】駆動バッファ回路部は、６４チャネル分の
駆動バッファ回路２４１〜２４ｎからなり、パラレル表
示データの各ビット信号が入力し、動作制御信号を受け
て上記各ビット信号のバッファ増幅、あるいは、電圧レ
ベル変換を行って出力するものである。
駆動バッファ回路２４１〜２４ｎからなり、パラレル表
示データの各ビット信号が入力し、動作制御信号を受け
て上記各ビット信号のバッファ増幅、あるいは、電圧レ
ベル変換を行って出力するものである。
【００２９】この駆動バッファ回路部は、２組にグルー
プ分けされており、駆動バッファ回路２４１〜２４ｎ
（のゲート回路１６１〜１６ｎ）に対して各グループ別
に共通に動作制御信号を供給するための第１の制御信号
供給線２５１および第２の制御信号供給線２５２が設け
られている。本例では、駆動バッファ回路２４１〜２４
ｎのうちで奇数番目（奇数チャネル）の駆動バッファ回
路には、第１の制御信号供給線２５１から動作制御信号
が共通に入力し、偶数番目（偶数チャネル）の駆動バッ
ファ回路には第２の制御信号供給線２５２から動作制御
信号が共通に入力するように接続されている。
プ分けされており、駆動バッファ回路２４１〜２４ｎ
（のゲート回路１６１〜１６ｎ）に対して各グループ別
に共通に動作制御信号を供給するための第１の制御信号
供給線２５１および第２の制御信号供給線２５２が設け
られている。本例では、駆動バッファ回路２４１〜２４
ｎのうちで奇数番目（奇数チャネル）の駆動バッファ回
路には、第１の制御信号供給線２５１から動作制御信号
が共通に入力し、偶数番目（偶数チャネル）の駆動バッ
ファ回路には第２の制御信号供給線２５２から動作制御
信号が共通に入力するように接続されている。
【００３０】制御回路部は、上記駆動バッファ回路２４
１〜２４ｎの動作を制御するための動作制御信号が入力
する１個の動作制御信号入力端子（図１中のゲート制御
信号／ＣＬが入力するゲート制御端子１７に相当する）
に接続された制御信号入力線２５０と、この制御信号入
力線２５０上の動作制御信号を前記複数本の制御信号供
給線２５１、２５２にそれぞれ所定のタイミング関係を
有するように分配する動作制御信号分配回路１８とを有
する。
１〜２４ｎの動作を制御するための動作制御信号が入力
する１個の動作制御信号入力端子（図１中のゲート制御
信号／ＣＬが入力するゲート制御端子１７に相当する）
に接続された制御信号入力線２５０と、この制御信号入
力線２５０上の動作制御信号を前記複数本の制御信号供
給線２５１、２５２にそれぞれ所定のタイミング関係を
有するように分配する動作制御信号分配回路１８とを有
する。
【００３１】この動作制御信号分配回路１８は、前記制
御信号入力線２５０から入力する動作制御信号を遅延さ
せ、前記複数本の制御信号供給線２５１、２５２のうち
の少なくとも一本に出力する遅延回路２７と、前記制御
信号入力線２５０と上記遅延回路２７との接続経路ある
いは上記遅延回路２７と前記制御信号供給線２５１、２
５２との接続経路を選択するために形成された切換回路
２９と、この切換回路２９を切換制御するための切換制
御信号が入力する切換制御信号入力端子２８とを具備す
る。
御信号入力線２５０から入力する動作制御信号を遅延さ
せ、前記複数本の制御信号供給線２５１、２５２のうち
の少なくとも一本に出力する遅延回路２７と、前記制御
信号入力線２５０と上記遅延回路２７との接続経路ある
いは上記遅延回路２７と前記制御信号供給線２５１、２
５２との接続経路を選択するために形成された切換回路
２９と、この切換回路２９を切換制御するための切換制
御信号が入力する切換制御信号入力端子２８とを具備す
る。
【００３２】本例では、上記動作制御信号分配回路１８
は、制御信号入力線２５０から入力する動作制御信号を
波形整形して第１の制御信号供給線２５１に供給する２
段接続されたインバータ回路２６と、このインバータ回
路２６の出力信号が入力し、これを所定時間遅延させる
遅延回路２７（例えば２段接続されたインバータ回路３
０からなる）と、タイミング調整制御信号が入力するタ
イミング調整制御端子２８と、この端子２８から入力す
る信号により切り換え制御され、前記第１の制御信号供
給線２５１上の動作制御信号または前記遅延回路２７の
出力信号を選択して前記第２の制御信号供給線２５２に
供給する切換回路２９とを有する。
は、制御信号入力線２５０から入力する動作制御信号を
波形整形して第１の制御信号供給線２５１に供給する２
段接続されたインバータ回路２６と、このインバータ回
路２６の出力信号が入力し、これを所定時間遅延させる
遅延回路２７（例えば２段接続されたインバータ回路３
０からなる）と、タイミング調整制御信号が入力するタ
イミング調整制御端子２８と、この端子２８から入力す
る信号により切り換え制御され、前記第１の制御信号供
給線２５１上の動作制御信号または前記遅延回路２７の
出力信号を選択して前記第２の制御信号供給線２５２に
供給する切換回路２９とを有する。
【００３３】上記切換回路２９は、第１の制御信号供給
線２５１と第２の制御信号供給線２５２との間に接続さ
れている遅延回路２７を使用するかバイパスさせるかを
制御するものであり、例えばＭＯＳトランジスタを用い
たスイッチ素子およびスイッチ制御回路により構成する
ことができる。
線２５１と第２の制御信号供給線２５２との間に接続さ
れている遅延回路２７を使用するかバイパスさせるかを
制御するものであり、例えばＭＯＳトランジスタを用い
たスイッチ素子およびスイッチ制御回路により構成する
ことができる。
【００３４】図３（ａ）および（ｂ）は、図２の回路の
動作例を示している。いま、図２中の制御回路部におい
て、切換回路２９が第１の制御信号供給線２５１上の動
作制御信号を選択して第２の制御信号供給線２５２に供
給するように制御されているものとする。この状態で
は、第１の制御信号供給線２５１から動作制御信号が共
通に入力する奇数チャネルの駆動バッファ回路および第
２の制御信号供給線２５２から動作制御信号が共通に入
力する偶数チャネルの駆動バッファ回路が同時に動作
し、駆動バッファ回路２４１〜２４ｎは、図３（ａ）に
示すようなタイミング関係を有する出力信号ＯＵＴ１〜
ＯＵＴｎを出力する。
動作例を示している。いま、図２中の制御回路部におい
て、切換回路２９が第１の制御信号供給線２５１上の動
作制御信号を選択して第２の制御信号供給線２５２に供
給するように制御されているものとする。この状態で
は、第１の制御信号供給線２５１から動作制御信号が共
通に入力する奇数チャネルの駆動バッファ回路および第
２の制御信号供給線２５２から動作制御信号が共通に入
力する偶数チャネルの駆動バッファ回路が同時に動作
し、駆動バッファ回路２４１〜２４ｎは、図３（ａ）に
示すようなタイミング関係を有する出力信号ＯＵＴ１〜
ＯＵＴｎを出力する。
【００３５】これに対して、切換回路２９が遅延回路２
７の出力信号を選択して第２の制御信号供給線２５２に
供給するように制御されると、この状態では、駆動バッ
ファ回路２４１〜２４ｎは、２種類の位相を持った動作
制御信号により、半分づつが少し異なるタイミングで動
作し、図３（ｂ）に示すようなタイミング関係を有する
出力信号ＯＵＴ１〜ＯＵＴｎを出力する。
７の出力信号を選択して第２の制御信号供給線２５２に
供給するように制御されると、この状態では、駆動バッ
ファ回路２４１〜２４ｎは、２種類の位相を持った動作
制御信号により、半分づつが少し異なるタイミングで動
作し、図３（ｂ）に示すようなタイミング関係を有する
出力信号ＯＵＴ１〜ＯＵＴｎを出力する。
【００３６】つまり、図２中の制御回路部によれば、複
数チャネルの駆動バッファ回路の動作タイミングのパタ
ーンを２種類の中から選択することができる。図４は、
図２中の制御回路部の変形例を示す論理回路図であり、
説明の簡単化のために１２個の駆動バッファ回路２４１
〜２４１２を示している。
数チャネルの駆動バッファ回路の動作タイミングのパタ
ーンを２種類の中から選択することができる。図４は、
図２中の制御回路部の変形例を示す論理回路図であり、
説明の簡単化のために１２個の駆動バッファ回路２４１
〜２４１２を示している。
【００３７】図４中の駆動バッファ回路２４１〜２４１
２は６組にグループ分けされており、各グループ別に共
通に動作制御信号を供給するための６本の制御信号供給
線（第１〜第６の制御信号供給線）２５１〜２５６が設
けられている。本例では、駆動バッファ回路２４１〜２
４ｎのうちで第ｎ（ｎ＝１、２、３、４、５、６）番目
と第（１２−ｎ＋１）番目の駆動バッファ回路に第ｎの
制御信号供給線２５ｎから動作制御信号が共通に入力す
るように接続されている。
２は６組にグループ分けされており、各グループ別に共
通に動作制御信号を供給するための６本の制御信号供給
線（第１〜第６の制御信号供給線）２５１〜２５６が設
けられている。本例では、駆動バッファ回路２４１〜２
４ｎのうちで第ｎ（ｎ＝１、２、３、４、５、６）番目
と第（１２−ｎ＋１）番目の駆動バッファ回路に第ｎの
制御信号供給線２５ｎから動作制御信号が共通に入力す
るように接続されている。
【００３８】制御回路部は、上記駆動バッファ回路２４
１〜２４１２の動作を制御するための動作制御信号ＩＮ
が入力する１個の動作制御信号入力端子１７と、この入
力端子１７に接続された制御信号入力線２５０と、この
制御信号入力線２５０上の動作制御信号を前記６本の制
御信号供給線２５１〜２５６に互いのタイミングをずら
して分配する動作制御信号分配回路１８ａとを有する。
１〜２４１２の動作を制御するための動作制御信号ＩＮ
が入力する１個の動作制御信号入力端子１７と、この入
力端子１７に接続された制御信号入力線２５０と、この
制御信号入力線２５０上の動作制御信号を前記６本の制
御信号供給線２５１〜２５６に互いのタイミングをずら
して分配する動作制御信号分配回路１８ａとを有する。
【００３９】この動作制御信号分配回路１８ａは、前記
制御信号入力線２５０上の信号を第１の制御信号供給線
２５１および第１２の制御信号供給線２５１２に導く配
線３１と、前記制御信号入力線２５０上の信号を受けて
遅延させる第１の遅延回路（２段接続されたインバータ
回路からなる）２７１と、前記制御信号線２５０上の信
号を受けて上記第１の遅延回路２７１より長い時間遅延
させる第２の遅延回路（４段接続されたインバータ回路
からなる）２７２と、前記制御信号入力線２５０上の信
号を受けて上記第２の遅延回路２７２より長い時間遅延
させる第３の遅延回路（６段接続されたインバータ回路
からなる）２７３と、前記制御信号入力線２５０上の信
号を受けて上記第３の遅延回路２７３より長い時間遅延
させる第４の遅延回路（８段接続されたインバータ回路
からなる）２７４と、前記制御信号入力線２５０上の信
号を受けて上記第４の遅延回路２７４より長い時間遅延
させる第５の遅延回路（１０段接続されたインバータ回
路からなる）２７５と、タイミング調整制御信号が入力
するタイミング調整制御端子２８と、この端子２８から
入力する信号によりそれぞれ切り換え制御される第１〜
第３の切換回路２９１〜２９３とを有する。
制御信号入力線２５０上の信号を第１の制御信号供給線
２５１および第１２の制御信号供給線２５１２に導く配
線３１と、前記制御信号入力線２５０上の信号を受けて
遅延させる第１の遅延回路（２段接続されたインバータ
回路からなる）２７１と、前記制御信号線２５０上の信
号を受けて上記第１の遅延回路２７１より長い時間遅延
させる第２の遅延回路（４段接続されたインバータ回路
からなる）２７２と、前記制御信号入力線２５０上の信
号を受けて上記第２の遅延回路２７２より長い時間遅延
させる第３の遅延回路（６段接続されたインバータ回路
からなる）２７３と、前記制御信号入力線２５０上の信
号を受けて上記第３の遅延回路２７３より長い時間遅延
させる第４の遅延回路（８段接続されたインバータ回路
からなる）２７４と、前記制御信号入力線２５０上の信
号を受けて上記第４の遅延回路２７４より長い時間遅延
させる第５の遅延回路（１０段接続されたインバータ回
路からなる）２７５と、タイミング調整制御信号が入力
するタイミング調整制御端子２８と、この端子２８から
入力する信号によりそれぞれ切り換え制御される第１〜
第３の切換回路２９１〜２９３とを有する。
【００４０】上記第１の遅延回路２７１の出力信号は第
２の制御信号供給線２５２および第１１の制御信号供給
線２５１１に供給され、前記第２の遅延回路２７２の出
力信号は第３の制御信号供給線２５３および第１０の制
御信号供給線２５１０に供給される。そして、前記第１
の切換回路２９１は、前記第３（または第１０）の制御
信号供給線２５３上の動作制御信号または前記第３の遅
延回路２７３の出力信号を選択して第４の制御信号供給
線２５４および第９の制御信号供給線２５９に供給す
る。
２の制御信号供給線２５２および第１１の制御信号供給
線２５１１に供給され、前記第２の遅延回路２７２の出
力信号は第３の制御信号供給線２５３および第１０の制
御信号供給線２５１０に供給される。そして、前記第１
の切換回路２９１は、前記第３（または第１０）の制御
信号供給線２５３上の動作制御信号または前記第３の遅
延回路２７３の出力信号を選択して第４の制御信号供給
線２５４および第９の制御信号供給線２５９に供給す
る。
【００４１】また、前記第２の切換回路２９２は、前記
第２（または第１１）の制御信号供給線２５２上の動作
制御信号または前記第４の遅延回路２７４の出力信号を
選択して第５の制御信号供給線２５５および第８の制御
信号供給線２５８に供給する。また、前記第３の切換回
路２９３は、前記第１（または第１２）の制御信号供給
線２５１上の動作制御信号または前記第５の遅延回路２
７５の出力信号を選択して第６の制御信号供給線２５６
および第７の制御信号供給線２５７に供給する。
第２（または第１１）の制御信号供給線２５２上の動作
制御信号または前記第４の遅延回路２７４の出力信号を
選択して第５の制御信号供給線２５５および第８の制御
信号供給線２５８に供給する。また、前記第３の切換回
路２９３は、前記第１（または第１２）の制御信号供給
線２５１上の動作制御信号または前記第５の遅延回路２
７５の出力信号を選択して第６の制御信号供給線２５６
および第７の制御信号供給線２５７に供給する。
【００４２】図５および図６は、図４の回路の相異なる
動作例を示している。いま、図４中の制御回路部におい
て、第１の切換回路２９１が第３の遅延回路の２７３出
力信号を選択し、第２の切換回路２９２が第４の遅延回
路２７４の出力信号を選択し、第３の切換回路２９３が
第５の遅延回路２７５の出力信号を選択しているものと
する。
動作例を示している。いま、図４中の制御回路部におい
て、第１の切換回路２９１が第３の遅延回路の２７３出
力信号を選択し、第２の切換回路２９２が第４の遅延回
路２７４の出力信号を選択し、第３の切換回路２９３が
第５の遅延回路２７５の出力信号を選択しているものと
する。
【００４３】この状態では、動作制御信号分配回路１８
ａは、第１〜第６の制御信号供給線２５１〜２５６上の
各動作制御信号の位相が順次遅れ、第７〜第１２の制御
信号供給線２５７〜２５１２上の各動作制御信号の位相
が順次進むように、タイミング調整を行うことが可能に
なる。これにより、駆動バッファ回路２４１〜２４１２
は、図５に示すようなタイミング関係を有する出力信号
ＯＵＴ１〜ＯＵＴ１２を出力する。
ａは、第１〜第６の制御信号供給線２５１〜２５６上の
各動作制御信号の位相が順次遅れ、第７〜第１２の制御
信号供給線２５７〜２５１２上の各動作制御信号の位相
が順次進むように、タイミング調整を行うことが可能に
なる。これにより、駆動バッファ回路２４１〜２４１２
は、図５に示すようなタイミング関係を有する出力信号
ＯＵＴ１〜ＯＵＴ１２を出力する。
【００４４】これに対して、図４の回路において、第１
の切換回路２９１が第３の制御信号供給線２５３上の動
作制御信号を選択し、第２の切換回路２９２が第２の制
御信号供給線２５２上の動作制御信号を選択し、第３の
切換回路２９３が第１の制御信号供給線２５１上の動作
制御信号を選択しているものとする。
の切換回路２９１が第３の制御信号供給線２５３上の動
作制御信号を選択し、第２の切換回路２９２が第２の制
御信号供給線２５２上の動作制御信号を選択し、第３の
切換回路２９３が第１の制御信号供給線２５１上の動作
制御信号を選択しているものとする。
【００４５】この状態では、動作制御信号分配回路１８
ａは、第１〜第３の制御信号供給線２５１〜２５３上の
各動作制御信号の位相が順次遅れ、第４〜第６の制御信
号供給線２５４〜２５６上の各動作制御信号の位相が順
次進み、第７〜第９の制御信号供給線２５７〜２５９上
の各動作制御信号の位相が順次遅れ、第１０〜第１２の
制御信号供給線２５１０〜２５１２上の各動作制御信号
の位相が順次進むように、タイミング調整を行うことが
可能になる。これにより、駆動バッファ回路２４１〜２
４１２は、図６に示すようなタイミング関係を有する出
力信号ＯＵＴ１〜ＯＵＴ１２を出力する。
ａは、第１〜第３の制御信号供給線２５１〜２５３上の
各動作制御信号の位相が順次遅れ、第４〜第６の制御信
号供給線２５４〜２５６上の各動作制御信号の位相が順
次進み、第７〜第９の制御信号供給線２５７〜２５９上
の各動作制御信号の位相が順次遅れ、第１０〜第１２の
制御信号供給線２５１０〜２５１２上の各動作制御信号
の位相が順次進むように、タイミング調整を行うことが
可能になる。これにより、駆動バッファ回路２４１〜２
４１２は、図６に示すようなタイミング関係を有する出
力信号ＯＵＴ１〜ＯＵＴ１２を出力する。
【００４６】つまり、図４中の制御回路部によれば、複
数チャネルの駆動バッファ回路の動作タイミングのパタ
ーンを２種類の中から選択することができる。なお、表
示データ駆動用ＩＣにおける駆動バッファ回路部のチャ
ネル数は、８０〜２８０チャネルのように多い場合があ
る。この場合には、前記遅延回路２７１〜２７５の数を
増やすことにより遅延時間をさらに多段階に増やした
り、駆動バッファ回路２４１〜２４ｎを３組以上にグル
ープ分けしたり、これらを組み合わせたりすることによ
り、多チャネルの駆動バッファ回路の動作タイミングを
様々に設定することが可能になる。
数チャネルの駆動バッファ回路の動作タイミングのパタ
ーンを２種類の中から選択することができる。なお、表
示データ駆動用ＩＣにおける駆動バッファ回路部のチャ
ネル数は、８０〜２８０チャネルのように多い場合があ
る。この場合には、前記遅延回路２７１〜２７５の数を
増やすことにより遅延時間をさらに多段階に増やした
り、駆動バッファ回路２４１〜２４ｎを３組以上にグル
ープ分けしたり、これらを組み合わせたりすることによ
り、多チャネルの駆動バッファ回路の動作タイミングを
様々に設定することが可能になる。
【００４７】また、前記タイミング調整制御端子２８や
切換回路２９１〜２９３の数を増やし、複数のタイミン
グ調整制御入力により複数の切換回路の切換えパターン
を選択設定することにより、多チャネルの駆動バッファ
回路の動作タイミングのパターンを３種類以上の中から
選択設定することが可能になる。
切換回路２９１〜２９３の数を増やし、複数のタイミン
グ調整制御入力により複数の切換回路の切換えパターン
を選択設定することにより、多チャネルの駆動バッファ
回路の動作タイミングのパターンを３種類以上の中から
選択設定することが可能になる。
【００４８】上記実施例の表示データ駆動用ＩＣによれ
ば、複数チャネルの駆動バッファ回路２４１〜２４ｎを
複数組に分けたグループ別に共通に動作制御信号を供給
するための複数本の制御信号供給線に対して、動作制御
信号入力端子１７から入力する動作制御信号をそれぞれ
所定のタイミング関係を有するように分配する動作制御
信号分配回路１８を備えている。
ば、複数チャネルの駆動バッファ回路２４１〜２４ｎを
複数組に分けたグループ別に共通に動作制御信号を供給
するための複数本の制御信号供給線に対して、動作制御
信号入力端子１７から入力する動作制御信号をそれぞれ
所定のタイミング関係を有するように分配する動作制御
信号分配回路１８を備えている。
【００４９】従って、動作制御信号分配回路１８による
分配やタイミング関係の設定の仕方を選択することが可
能になるので、複数チャネルの駆動バッファ回路２４１
〜２４ｎのスイッチング電流を抑制すると共に多階調表
示装置を表示駆動する場合に階調表示の品位を向上させ
るように動作制御信号分配回路１８を使用することが可
能になる。
分配やタイミング関係の設定の仕方を選択することが可
能になるので、複数チャネルの駆動バッファ回路２４１
〜２４ｎのスイッチング電流を抑制すると共に多階調表
示装置を表示駆動する場合に階調表示の品位を向上させ
るように動作制御信号分配回路１８を使用することが可
能になる。
【００５０】即ち、上記実施例の表示データ駆動用ＩＣ
により実際に表示装置を表示駆動させた状態で、動作制
御信号分配回路１８による分配やタイミング関係の設定
の仕方を変化させ、スイッチング電流や表示品位などを
調べ、表示装置毎に最適な設定を行うことが可能にな
る。このように表示駆動タイミングのパターン選択に関
する自由度の高い設定が可能であるという特徴は、表示
パネルサイズ、表示パネル材質、表示動作速度、動作電
圧、表示方式（白黒、階調、階調数）などが異なる複数
機種の表示装置に対して１種類の表示データ駆動用ＩＣ
を使用することが可能になり、表示データ駆動用ＩＣの
標準化による量産が可能になり、表示データ駆動用ＩＣ
の大幅なコスト低減が可能になる。
により実際に表示装置を表示駆動させた状態で、動作制
御信号分配回路１８による分配やタイミング関係の設定
の仕方を変化させ、スイッチング電流や表示品位などを
調べ、表示装置毎に最適な設定を行うことが可能にな
る。このように表示駆動タイミングのパターン選択に関
する自由度の高い設定が可能であるという特徴は、表示
パネルサイズ、表示パネル材質、表示動作速度、動作電
圧、表示方式（白黒、階調、階調数）などが異なる複数
機種の表示装置に対して１種類の表示データ駆動用ＩＣ
を使用することが可能になり、表示データ駆動用ＩＣの
標準化による量産が可能になり、表示データ駆動用ＩＣ
の大幅なコスト低減が可能になる。
【００５１】また、図２、図４中の制御回路部の応用例
として、タイミング調整制御端子２８およびこれに接続
されている切換制御信号線２８１を省略し、制御信号入
力線と遅延回路との接続経路あるいは遅延回路と制御信
号供給線との接続経路を選択するために配線（図示せ
ず）を形成するようにしてもよい。この場合、例えば遅
延回路出力配線と制御信号供給線とを例えば金属配線
（例えばアルミニウム配線）により形成するものとすれ
ば、動作制御信号分配回路１８による分配やタイミング
関係を所望通り設定するように上記金属配線相互間の所
定の接続（短絡）箇所に配線を形成すればよい。この配
線は、マスター・スライス方式によるアルミ配線のオプ
ションにより選択設定することが可能であり、表示デー
タ駆動用ＩＣの量産化に適している。
として、タイミング調整制御端子２８およびこれに接続
されている切換制御信号線２８１を省略し、制御信号入
力線と遅延回路との接続経路あるいは遅延回路と制御信
号供給線との接続経路を選択するために配線（図示せ
ず）を形成するようにしてもよい。この場合、例えば遅
延回路出力配線と制御信号供給線とを例えば金属配線
（例えばアルミニウム配線）により形成するものとすれ
ば、動作制御信号分配回路１８による分配やタイミング
関係を所望通り設定するように上記金属配線相互間の所
定の接続（短絡）箇所に配線を形成すればよい。この配
線は、マスター・スライス方式によるアルミ配線のオプ
ションにより選択設定することが可能であり、表示デー
タ駆動用ＩＣの量産化に適している。
【００５２】なお、本発明は、カラー方式の例えば液晶
表示装置を表示駆動する表示データ駆動用ＩＣにも適用
可能である。この場合には、前記実施例の複数チャネル
の駆動バッファ回路２４１〜２４ｎに入力するパラレル
表示データの各ビット信号が、例えば４ビット、つま
り、Ｒ（赤）成分、Ｇ（緑）成分、Ｂ（青）成分、輝度
に対応する４ビット単位で与えられる。そして、上記
Ｒ、Ｇ、Ｂ、輝度の各信号がそれぞれ例えば１６階調を
有する場合には、この階調に応じて例えばパルス幅変調
されて与えられる。
表示装置を表示駆動する表示データ駆動用ＩＣにも適用
可能である。この場合には、前記実施例の複数チャネル
の駆動バッファ回路２４１〜２４ｎに入力するパラレル
表示データの各ビット信号が、例えば４ビット、つま
り、Ｒ（赤）成分、Ｇ（緑）成分、Ｂ（青）成分、輝度
に対応する４ビット単位で与えられる。そして、上記
Ｒ、Ｇ、Ｂ、輝度の各信号がそれぞれ例えば１６階調を
有する場合には、この階調に応じて例えばパルス幅変調
されて与えられる。
【００５３】
【発明の効果】上述したように本発明の表示データ駆動
用ＩＣによれば、複数チャネルの駆動バッファ回路のス
イッチング電流を抑制し得ると共に多階調表示装置を表
示駆動する場合に階調表示の品位を向上させることがで
きる。
用ＩＣによれば、複数チャネルの駆動バッファ回路のス
イッチング電流を抑制し得ると共に多階調表示装置を表
示駆動する場合に階調表示の品位を向上させることがで
きる。
【図１】本発明の第１実施例に係る表示データ駆動用Ｉ
Ｃを示す論理回路図。
Ｃを示す論理回路図。
【図２】図１中の駆動バッファ回路部およびその制御回
路部を取り出して一例を示す回路図。
路部を取り出して一例を示す回路図。
【図３】図２の回路の動作例を示すタイミング波形図。
【図４】図２中の制御回路部の変形例を示す論理回路
図。
図。
【図５】図４の回路の一動作例を示す論理回路図。
【図６】図４の回路の他の動作例を示す論理回路図。
【図７】従来の表示データ駆動用ＩＣの駆動バッファ回
路部の一例を示す論理回路図。
路部の一例を示す論理回路図。
【図８】図７の駆動バッファ回路部の動作例を示すタイ
ミング波形図。
ミング波形図。
【図９】従来の表示データ駆動用ＩＣの駆動バッファ回
路部の他の例を示す論理回路図。
路部の他の例を示す論理回路図。
【図１０】図９の駆動バッファ回路部の動作例を示すタ
イミング波形図。
イミング波形図。
１１…シリアル入力端子、１２…シフトレジスタ、１３
…クロック入力端子、１４…ラッチ回路、１５…ストロ
ーブ入力端子、１６１〜１６ｎ…ゲート回路、１７…ゲ
ート制御端子（動作制御信号入力端子）、１８、１８ａ
…動作制御信号分配回路、１９１〜１９ｎ…排他的オア
回路、２０…極性切換端子、２１…バッファ回路、１６
１〜１６ｎ…ゲート回路、２２１〜２２ｎ…電圧変換回
路、２３１〜２３ｎ…出力端子、２４１〜２４ｎ…駆動
バッファ回路、２５１、２５２…制御信号供給線、２
６、３０…インバータ回路、２７、２７１〜２７５…遅
延回路、２８…タイミング調整制御端子、２９、２９１
〜２９３…切換回路。
…クロック入力端子、１４…ラッチ回路、１５…ストロ
ーブ入力端子、１６１〜１６ｎ…ゲート回路、１７…ゲ
ート制御端子（動作制御信号入力端子）、１８、１８ａ
…動作制御信号分配回路、１９１〜１９ｎ…排他的オア
回路、２０…極性切換端子、２１…バッファ回路、１６
１〜１６ｎ…ゲート回路、２２１〜２２ｎ…電圧変換回
路、２３１〜２３ｎ…出力端子、２４１〜２４ｎ…駆動
バッファ回路、２５１、２５２…制御信号供給線、２
６、３０…インバータ回路、２７、２７１〜２７５…遅
延回路、２８…タイミング調整制御端子、２９、２９１
〜２９３…切換回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/20
Claims (4)
- 【請求項１】 パラレル表示データの各ビット信号が入
力し、動作制御信号を受けて上記各ビット信号のバッフ
ァ増幅、あるいは、電圧レベル変換を行って出力する複
数チャネルの駆動バッファ回路と、 複数チャネルの駆動バッファ回路を複数組に分けたグル
ープ別の駆動バッファ回路に共通に前記動作制御信号を
供給するための複数本の制御信号供給線と、 前記駆動バッファ回路の動作を制御するための動作制御
信号が入力する動作制御信号入力端子と、 この動作制御信号入力端子に接続された制御信号入力線
と、タイミング調整制御信号が入力するタイミング調整制御
端子と、 上記タイミング調整制御信号に応じて、前記制御信号入
力線上の動作制御信号を前記複数本の制御信号供給線に
それぞれ同一のタイミングであるいは異なるタイミング
で分配する 動作制御信号分配回路とを具備することを特
徴とする表示データ駆動用集積回路。 - 【請求項２】 請求項１記載の表示データ駆動用集積回
路において、 前記動作制御信号分配回路は、 前記制御信号入力線から入力する動作制御信号を遅延さ
せ、前記複数本の制御信号供給線のうちの少なくとも一
本に出力する遅延回路と、前記タイミング調整制御信号に応じて、 前記制御信号入
力線と上記遅延回路との接続経路あるいは上記遅延回路
と前記制御信号供給線との接続経路を選択する切換回路
とを具備することを特徴とする表示データ駆動用集積回
路。 - 【請求項３】 請求項１記載の表示データ駆動用集積回
路において、 前記動作制御信号分配回路は、 異なる遅延時間を有し、前記制御信号入力線から入力す
る動作制御信号を遅延して出力する遅延回路と、前記タイミング調整制御信号に応じて、 上記遅延回路と
前記制御信号供給線との接続経路を選択する切換回路と
を具備することを特徴とする表示データ駆動用集積回
路。 - 【請求項４】 パラレル表示データの各ビット信号が入
力し、動作制御信号を受けて上記各ビット信号のバッフ
ァ増幅、あるいは、電圧レベル変換を行って出力する複
数チャネルの駆動バッファ回路と、 複数チャネルの駆動バッファ回路を複数組に分けたグル
ープ別の駆動バッファ回路に共通に前記動作制御信号を
供給するための複数本の制御信号供給線と、 前記駆動バッファ回路の動作を制御するための動作制御
信号が入力する動作制御信号入力端子と 、この動作制御信号入力端子に接続された制御信号入力線
と、 前記制御信号入力線上の動作制御信号を前記複数本の制
御信号供給線にそれぞれ同一のタイミングであるいは異
なるタイミングで分配する動作制御信号分配回路とを有
し、 前記動作制御信号分配回路は、 前記制御信号入力線から入力する動作制御信号を遅延さ
せ、前記複数本の制御信号供給線のうちの少なくとも一
本に出力する遅延回路と、 前記制御信号入力線と上記遅延回路との接続経路あるい
は上記遅延回路と前記制御信号供給線との接続経路を選
択するために形成された配線とを具備することを特徴と
する表示データ駆動用集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05148973A JP3135748B2 (ja) | 1993-06-21 | 1993-06-21 | 表示データ駆動用集積回路 |
| KR1019940013864A KR0134742B1 (ko) | 1993-06-21 | 1994-06-20 | 표시 데이타 구동용 집적 회로 |
| US08/262,875 US5489867A (en) | 1993-06-21 | 1994-06-21 | Display data driving integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05148973A JP3135748B2 (ja) | 1993-06-21 | 1993-06-21 | 表示データ駆動用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0713509A JPH0713509A (ja) | 1995-01-17 |
| JP3135748B2 true JP3135748B2 (ja) | 2001-02-19 |
Family
ID=15464823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05148973A Expired - Fee Related JP3135748B2 (ja) | 1993-06-21 | 1993-06-21 | 表示データ駆動用集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5489867A (ja) |
| JP (1) | JP3135748B2 (ja) |
| KR (1) | KR0134742B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390559B2 (en) | 2008-12-25 | 2013-03-05 | Panasonic Corporation | Display driving apparatus, display module package, display panel module, and television set |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3471928B2 (ja) * | 1994-10-07 | 2003-12-02 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置の駆動方法 |
| JPH09134147A (ja) * | 1995-11-10 | 1997-05-20 | Canon Inc | マルチ電子ビーム源及びそれを用いた表示装置 |
| US5831459A (en) * | 1995-11-13 | 1998-11-03 | International Business Machines Corporation | Method and system for adjusting a clock signal within electronic circuitry |
| JPH09181581A (ja) * | 1995-12-26 | 1997-07-11 | Ando Electric Co Ltd | 遅延回路 |
| KR100224718B1 (ko) * | 1996-10-30 | 1999-10-15 | 윤종용 | 동기식 메모리장치의 내부 클락 발생기 |
| US5994946A (en) * | 1996-10-31 | 1999-11-30 | Metaflow Technologies, Inc. | Alternating inverters for capacitive coupling reduction in transmission lines |
| KR100235592B1 (ko) * | 1997-01-22 | 1999-12-15 | 구본준 | 평행전계형 액정표시장치 |
| KR100242110B1 (ko) * | 1997-04-30 | 2000-02-01 | 구본준 | 도트인버전 구동방식의 액정표시장치와 그 구동회로 |
| US6037810A (en) | 1997-08-26 | 2000-03-14 | Advanced Mirco Devices, Inc. | Electronic system having a multistage low noise output buffer system |
| KR100475316B1 (ko) * | 1997-09-04 | 2005-03-10 | 실리콘 이미지, 인크.(델라웨어주 법인) | 피크 주파수들에서의 감소된 전자기 간섭을 위한 다수의동기화된 신호들의 제어 가능 딜레이들 |
| JP3993297B2 (ja) * | 1998-04-01 | 2007-10-17 | 三菱電機株式会社 | 制御回路 |
| US6054884A (en) * | 1998-01-23 | 2000-04-25 | Pmc - Sierra Ltd. | Process-insensitive controllable CMOS delay line |
| JPH11296140A (ja) * | 1998-04-15 | 1999-10-29 | Mitsubishi Electric Corp | プラズマディスプレイパネルの駆動装置及び駆動方法 |
| JP3823577B2 (ja) * | 1999-01-13 | 2006-09-20 | 株式会社日立製作所 | 液晶表示装置 |
| JP3469116B2 (ja) * | 1999-01-28 | 2003-11-25 | シャープ株式会社 | 表示用駆動装置およびそれを用いた液晶モジュール |
| KR100661826B1 (ko) * | 1999-12-31 | 2006-12-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP2002014651A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 表示装置 |
| KR100348275B1 (ko) * | 2000-07-28 | 2002-08-09 | 엘지전자 주식회사 | 유기 ｅｌ 구동 제어회로 |
| JP3927865B2 (ja) * | 2001-06-29 | 2007-06-13 | キヤノン株式会社 | 電子源の駆動装置及び駆動方法、並びに画像形成装置の駆動方法 |
| JP2003233358A (ja) * | 2002-02-12 | 2003-08-22 | Hitachi Ltd | 液晶ドライバ及び液晶ディスプレイ装置 |
| KR100488147B1 (ko) * | 2002-05-22 | 2005-05-06 | 엘지전자 주식회사 | 평판 디스플레이 드라이브 칩 및 그의 테스트 방법 |
| KR100989344B1 (ko) * | 2003-09-02 | 2010-10-25 | 삼성전자주식회사 | 데이터 구동 방법 및 그 장치와, 이를 갖는 표시 장치 |
| JP2005266163A (ja) * | 2004-03-17 | 2005-09-29 | Seiko Epson Corp | 液晶表示装置 |
| JP2005300701A (ja) * | 2004-04-08 | 2005-10-27 | Sony Corp | 表示装置及びその駆動方法 |
| JP2005352437A (ja) * | 2004-05-12 | 2005-12-22 | Sharp Corp | 液晶表示装置、カラーマネージメント回路、及び表示制御方法 |
| JP2005338421A (ja) * | 2004-05-27 | 2005-12-08 | Renesas Technology Corp | 液晶表示駆動装置および液晶表示システム |
| KR20050123487A (ko) * | 2004-06-25 | 2005-12-29 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 이의 구동방법 |
| US7499208B2 (en) | 2004-08-27 | 2009-03-03 | Udc, Llc | Current mode display driver circuit realization feature |
| AU2005203198A1 (en) * | 2004-08-27 | 2006-03-16 | Idc, Llc | Staggered column drive circuit systems and methods |
| JP4675162B2 (ja) * | 2005-05-31 | 2011-04-20 | ローム株式会社 | 表示装置の駆動方法、駆動回路およびそれを搭載した表示装置 |
| JP5142483B2 (ja) * | 2006-05-30 | 2013-02-13 | 株式会社東芝 | 半導体装置及び表示装置 |
| JP4974623B2 (ja) * | 2006-09-14 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 平面表示装置の駆動回路およびデータドライバ |
| WO2008129731A1 (ja) * | 2007-03-30 | 2008-10-30 | Sharp Kabushiki Kaisha | 液晶表示駆動回路、液晶表示駆動方法および液晶表示装置 |
| JP4539709B2 (ja) * | 2007-11-07 | 2010-09-08 | エプソンイメージングデバイス株式会社 | 表示装置 |
| KR100927411B1 (ko) | 2008-02-14 | 2009-11-19 | 주식회사 하이닉스반도체 | 데이터 마스크 기능을 갖는 반도체 메모리 장치 |
| JP5260141B2 (ja) * | 2008-05-22 | 2013-08-14 | パナソニック株式会社 | 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット |
| JP5203993B2 (ja) | 2009-02-02 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | ドライバ、表示装置及びアンプ回路駆動方法 |
| US20100259523A1 (en) * | 2009-04-09 | 2010-10-14 | Himax Technologies Limited | Source driver |
| JP2009244908A (ja) * | 2009-07-28 | 2009-10-22 | Tdk Corp | 画像表示装置およびその駆動方法 |
| KR101341912B1 (ko) | 2009-09-25 | 2013-12-13 | 엘지디스플레이 주식회사 | 표시장치용 구동회로 |
| KR101341910B1 (ko) * | 2009-09-25 | 2013-12-13 | 엘지디스플레이 주식회사 | 표시장치용 구동회로 및 이의 구동방법 |
| KR101111530B1 (ko) * | 2009-12-22 | 2012-02-14 | 주식회사 실리콘웍스 | 전자 종이 표시 장치의 출력 드라이버 |
| JP2011221262A (ja) * | 2010-04-09 | 2011-11-04 | Rohm Co Ltd | 発光素子制御回路装置およびその制御方法 |
| JP5457286B2 (ja) * | 2010-06-23 | 2014-04-02 | シャープ株式会社 | 駆動回路、液晶表示装置、および電子情報機器 |
| US8729944B2 (en) * | 2011-12-21 | 2014-05-20 | Advanced Micro Devices, Inc. | Clock generator with integrated phase offset programmability |
| JP6284294B2 (ja) * | 2012-05-31 | 2018-02-28 | イー インク コーポレイション | 画像表示媒体の駆動装置、画像表示装置、及び駆動プログラム |
| US9508305B2 (en) * | 2012-09-19 | 2016-11-29 | Sharp Kabushiki Kaisha | Display panel driving device and display device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2718557B2 (ja) * | 1989-12-20 | 1998-02-25 | 三田工業株式会社 | 出力制御回路 |
| JPH04282610A (ja) * | 1991-03-12 | 1992-10-07 | Matsushita Electric Ind Co Ltd | アクティブマトリクス表示装置 |
-
1993
- 1993-06-21 JP JP05148973A patent/JP3135748B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-20 KR KR1019940013864A patent/KR0134742B1/ko not_active IP Right Cessation
- 1994-06-21 US US08/262,875 patent/US5489867A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8390559B2 (en) | 2008-12-25 | 2013-03-05 | Panasonic Corporation | Display driving apparatus, display module package, display panel module, and television set |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002232A (ko) | 1995-01-04 |
| US5489867A (en) | 1996-02-06 |
| KR0134742B1 (ko) | 1998-04-30 |
| JPH0713509A (ja) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3135748B2 (ja) | 表示データ駆動用集積回路 | |
| US7151520B2 (en) | Liquid crystal driver circuits | |
| US7227522B2 (en) | Method of driving a liquid crystal display and driver circuit for driving a liquid crystal display | |
| KR101032945B1 (ko) | 시프트 레지스터 및 이를 포함하는 표시 장치 | |
| US20030137526A1 (en) | Display driving apparatus and display apparatus using same | |
| US20060028426A1 (en) | LCD apparatus for improved inversion drive | |
| US10621943B2 (en) | Display device driver having pixel drive voltage delay selection | |
| WO1998012695A1 (en) | Lcd driver ic with pixel inversion operation | |
| JP2009271530A (ja) | ソースドライバー及びそれを含むディスプレイ装置 | |
| JP2003177722A (ja) | 表示装置 | |
| US7342576B2 (en) | Driving circuit of liquid crystal display | |
| CN114694603B (zh) | 显示装置及其驱动方法 | |
| US8368671B2 (en) | Display device driving circuit with independently adjustable power supply voltage for buffers | |
| US8355032B2 (en) | Displaying apparatus, displaying panel driver and displaying panel driving method | |
| JP4126617B2 (ja) | チップ実装フィルム及びそれを利用した液晶表示装置 | |
| US8049746B2 (en) | Display driving apparatus, display module package, display panel module, and television set | |
| KR20130085000A (ko) | 패널용 구동 회로 | |
| JP2002108287A (ja) | 液晶駆動用半導体集積回路装置 | |
| KR100438659B1 (ko) | 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법 | |
| CN112927657A (zh) | 显示驱动器以及显示装置 | |
| JP2004029316A (ja) | 液晶表示装置およびその駆動回路 | |
| US11527193B2 (en) | Display driving apparatus | |
| JP2003131625A (ja) | 表示装置の駆動装置及びそれを用いた表示装置モジュール | |
| TWI279761B (en) | Driving circuit for liquid crystal device | |
| CN114648943B (zh) | 电平转换电路、显示基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111201 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121201 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |