KR0134742B1 - 표시 데이타 구동용 집적 회로 - Google Patents

표시 데이타 구동용 집적 회로

Info

Publication number
KR0134742B1
KR0134742B1 KR1019940013864A KR19940013864A KR0134742B1 KR 0134742 B1 KR0134742 B1 KR 0134742B1 KR 1019940013864 A KR1019940013864 A KR 1019940013864A KR 19940013864 A KR19940013864 A KR 19940013864A KR 0134742 B1 KR0134742 B1 KR 0134742B1
Authority
KR
South Korea
Prior art keywords
control signal
circuit
operation control
display data
switching
Prior art date
Application number
KR1019940013864A
Other languages
English (en)
Other versions
KR950002232A (ko
Inventor
유따가 다마노이
Original Assignee
사또 후미오
가부시끼가이샤 도시바
다께다이 마사다까
도시바 마이크로일렉트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바, 다께다이 마사다까, 도시바 마이크로일렉트로닉스 가부시끼가이샤 filed Critical 사또 후미오
Publication of KR950002232A publication Critical patent/KR950002232A/ko
Application granted granted Critical
Publication of KR0134742B1 publication Critical patent/KR0134742B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

매트릭스 방식 표시 장치를 표시 구동하기 위한 표시 데이터 구동용 IC에 있어서, 복수 채널의 구동 버퍼회로의 스위칭 전류를 억제함과 동시에 다계조 표시 장치를 표시 구동하는 경우에 계조 표시의 품위를 향상시킨다.
페러렐 표시 데이터의 각 비트 신호가 입력되고, 동작 제어 신호를 받아 각 비트 신호의 버퍼 증폭 또는 전압 레벨 변환을 행하여 출력하는 복수 채널의 구동 버퍼 회로(241 내지 24n)과, 상기 구동 버퍼 회로를 복수조로 나눈 그룹별로 공통으로 동작제어 신호를 공급하기 위한 복수 개의 제어신호 공급선 (251 내지 25n)과, 구동 버퍼 회로의 동작을 제어하기 위한 동작 제어 신호가 입력하는 1개의 동작 제어 신호 입력 단자(17)과, 상기 동작 제어 신호 입력을 복수 개의 제어 신호 공급선에 각각 소정의 타이밍 관계를 갖도록 분배하는 동작 제어 신호 분배 회로(18a)를 구비하는 것을 특징으로 한다.

Description

표시 데이터 구동용 집적 회로
제1도는 본 발명의 제1실시예에 관한 표시 데이터 구동용 IC를 도시하는 논리 회로도.
제2도는 제1도 중의 구동 버퍼 회로부 및 그 제어 회로부를 취출해서 한 예를 도시하는 회로도.
제3도는 제2도 회로의 동작예를 도시하는 타이밍 파형도.
제4도는 제2도 중의 제어 회로부의 변형예를 도시하는 논리 회로도.
제5도는 제4도 회로의 한 동작예를 도시하는 논리 회로도.
제6도는 제4도 회로의 다른 동작예를 도시하는 논리 회로도.
제7도는 종래의 표시 데이터 구동용 IC의 구동 버퍼 회로부의 한 예를 도시하는 논리 회로도.
제8도는 제7도의 구동 버퍼 회로부의 동작예를 도시하는 타이밍 파형도.
제9도는 종래의 표시 데이터 구동용 IC의 구동 버퍼 회로부의 다른 예를 도시하는 논리 회로도.
제10도는 제9도의 구동 버퍼 회로부의 동작예를 도시하는 타이밍 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 시리얼 입력 단자 12 : 시프트 레지스터
13 : 클럭 입력 단자 14 : 래치 회로
15 : 스트로브 입력 단자 161 내지 16n : 게이트 회로
17 : 게이트 제어 단자(동작 제어 신호 입력 단자)
18, 18a : 동작 제어 신호 분배 회로
191 내지 19n : 배타적 OR 회로
20 : 극성 전환 단자 21 : 버퍼 회로
161 내지 16n : 게이트 회로 221 내지 22n : 전압 변환 회로
231 내지 23n : 출력 단자 241 내지 24n : 구동 버퍼 회로
251, 252 : 제어 신호 공급선 26, 30 : 인버터 회로
27, 271 내지 275 : 지연 회로 28 : 타이밍 조정 제어 단자
29, 291 내지 293 : 전환 회로
본 발명은 매트릭스형 표시 장치를 표시 구동하기 위한 표시 데이터 구동용 집적 회로(IC)에 관한 것으로, 특히 표시 구동 신호 출력용 구동 버퍼 회로군의 동작 타이밍 관계를 제어하기 위한 제어 회로에 관한 것이다.
액정 표시 장치 EL(일렉트로루미네센스) 표시 장치, 형광 표시 장치, DC 플라즈마 표시 장치 등의 매트릭스형 표시 장치를 다이나믹 방식으로 표시 구동하기 위한 표시 데이터 구동용 IC는 기본적으로 시리얼로 입력하는 표시 데이터 신호를 시리얼/패러렐 변환하고, 이 패러렐 표시 데이터를 표시 구동 신호 출력용 구동 버퍼 회로군 및 출력 단자군을 통해 외부로 출력한다.
제7도는 종래의 표시 데이터 구동용 IC에서의 표시 구동 신호 출력용 구동 버퍼 회로부의 한 예를 도시하고 있다.
참조 번호(711 내지 71n)은 복수 개(예를 들면 64비트 분 또는 64채널 분)의 버퍼 회로이고, 참조 번호(721 내지 72n)은 상기 구동 버퍼 회로(711 내지 71n)에 대응해서 설치된 출력 단자이며, 참조 번호(73)은 동작 제어 신호 IN이 입력되는 하나의 동작제어 신호 입력 단자이고, 참조번호(741 및 742)는 상기 제어 단자(73)의 입력 신호를 파형 정형해서 하나의 동작 제어 신호선(75)에 공급하는 인버터 회로이다.
상기 구동 버퍼 회로(711 내지 71n)은 시리얼/패러렐 변환 회로(76)으로 부터 64비트의 패러렐 표시 데이터의 각 비트 신호가 각각 대응해서 입력됨과 동시에 상기 하나의 동작 제어 신호선(75)로 부터 동작제어 신호가 공통으로 입력된다.
제8도는 제7도의 구동 버퍼 회로부의 동작예를 도시하고 있다.
구동 버퍼 회로(711 내지 71n)은 동작 제어 신호가 활성화되면 패러렐 표시 데이터의 각 비트 신호를 버퍼 증폭해서 출력 신호 OUT1 내지 OUTn을 출력 단자(721 내지 72n)으로 출력한다.
상기 출력 신호 OUT1 내지 OUTn은 다이나믹 구동 신호로서 매트릭스 방식의 액정 표시 장치(도시하지 않음)에 공급된다.
그러나, 제7도의 구동 버퍼 회로부는 제8도에 도시한 타이밍 파형도에서 알 수 있듯이 64비트 분의 구동 버퍼 회로(711 내지 71n)은 1개의 제어 신호선(75)에서 공통으로 입력되는 동작 제어 신호에 기초해서 동시에 동작한다.
따라서, 64비트 분의 구동 버퍼 회로(711 내지 71n)의 각 데이터 입력이 각각 전환된(반전된) 경우에는 구동 버퍼 회로(711 내지 71n)의 동시 동작에 의해 전체로서 큰 스위칭 전류가 흐르고, 스위칭 노이즈가 커진다.
상기 스위칭 노이즈는 표시 데이터 구동용 IC내의 다른 회로나 상기 표시 데이터 구동용 IC와 같은 전원선에 접속되어 있는 다른 IC의 입력 회로 등의 오동작을 유발한다. 또, 표시 데이터 구동용 IC가 CMOS형 IC로서 형성되는 경우에는 상기 스위칭 노이즈가 트리거로 되어 래치 업 현상을 유발한다.
또, 워드 프로세서, 랩탑형 또는 노트북형의 퍼스널컴퓨터, 액정 표시 게임기 등의 전자 기기에 상기 표시 데이터 구동용 IC가 탑재되는 경우, 이들 전자 기기 사양의 일부인 전자 방해(EMI : Electromagnetic Interference)를 일으킬 우려가 있다.
한편, 요즘의 액정 표시 장치는 대형 화면화에 따라 다 채널화가 진행되고 있어 상기 구동 버퍼 회로의 사용 수는 280 정도나 달하는 상황에 있다. 게다가 상기 구동 버퍼 회로가 로직 레벨 신호를 고전압의 구동전압으로 레벨 변환에서 출력하는 기능을 가진 경우에 종래의 액정 구동 전압 진폭의 절대값은 20 내지 30V 정도였으나, 요즘의 액정 구동 전압 진폭의 절대값은 40 내지 60V 정도나 달하는 상황에 있다.
따라서, 이와 같은 상황에서 상기한 바와 같은 스위칭 노이즈가 더욱 커지는 경향이 있고, 그에 따라 일어나는 문제가 한층 심각화되고 있다.
제9도는 상기한 바와 같은 문제점을 경감시키도록 구성된 별도의 종래예에 관한 표시 데이터 구동용 IC에 있어서의 표시 구동 신호 출력용 구동 버퍼 회로부의 한 예를 도시하고 있다.
제10도는 제9도의 회로의 동작예를 도시하고 있다.
제9도의 구동 버퍼 회로부는 제7도를 참조해서 상기한 구동 버퍼 회로부와 비교해서 동작 제어 신호 입력 단자(73)으로 부터의 입력 신호 IN을 인버터 회로(741, 742)로 파형 정형해서 제1의 제어 신호선(751)에 공급하고, 상기 제1의 제어 신호선(751) 상의 신호를 인버터 회로(743, 744)로 파형 정형해서 제2의 제어 신호선(752)에 공급하며, 구동 버퍼 회로(711 내지 71n) 중에서 홀수번째(홀수 채널)의 구동 버퍼 회로에는 제1의 제어 신호선(751)에서 동작 제어 신호가 공통으로 입력되고, 짝수번 째(짝수 채널)의 구동 버퍼 회로에는 제2의 제어 신호선(752)에서 동작 제어 신호가 공통으로 입력되는 점이 다르다.
따라서, 구동 버퍼 회로(711 내지 71n)은 2종류의 위상을 가진 동작 제어 신호에 의해 반씩 약간 다른 타이밍으로 동작하므로 구동 버퍼 회로(711 내지 71n)의 각 데이터 입력이 각각 전환된(반전된) 경우라도 구동 버퍼 회로(711 내지 71n)의 전체로서의 스위칭 전류를 억제하고, 스위칭 노이즈를 억제하는 것이 가능해 진다.
그러나, 제9도의 구동 버퍼 회로부는 2종류의 위상을 가진 동작 제어 신호에 의해 동작이 제어되므로 출력 신호군이 2종류의 위상을 갖게 되고, 이로써 표시 구동되는 매트릭스 방식의 액정 표시 장치의 표시 품위가 저하한다.
특히, 요즘 액정 표시 전자 기기에서 주류를 이루고 있는 다계조 액정 표시 장치를 제9도의 구동 버퍼회로로 표시 구동하는 경우에 구동 신호군의 위상차에 의해 액정 인가 전압의 절대값이 변화하여 원하는 계조 표시를 얻을 수 없게 된다.
상기한 바와 같이 종래의 표시 데이터 구동용 IC는 복수 채널의 구동 버퍼 회로의 동시 동작에 의해 전체로서 큰 스위칭 전류가 흐르고, 스위칭 노이즈가 커진다는 문제가 있어 복수 채널의 구동 버퍼 회로의 스위칭 전류가 억제하기 위해 그 동작 제어 신호에 위상차를 갖게 하면 다계조 표시 장치를 구동하는 경우에 원하는 계조 표시를 얻을 수 없게 된다는 문제가 있었다.
본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 복수 채널의 구동 버퍼 회로의 스위칭 전류를 억제할 수 있음과 동시에 다계조 표시 장치를 표시 구동하는 경우에 게조 표시의 품위를 향상시킬 수 있는 표시 데이터 구동용 IC를 제공하는 것을 목적으로 한다.
본 발명은 매트릭스형 표시 장치를 표시 구동하기 위한 표시 데이터 구동용 집적 회로에 있어서, 패러럴 표시 데이터의 각 비트 신호가 입력되고, 동작 제어 신호를 받아 상기 각 비트 신호의 버퍼 증폭 또는 전압레벨 변환을 행하여 출력하는 복수 채널의 구동 버퍼 회로와, 복수 채널의 구동 버퍼 회로를 복수 조로 나눈 그룹별로 공통으로 상기 동작 제어 신호를 공급하기 위한 복수 개의 제어 신호 공급선과, 상기 구동 버퍼 회로의 동작을 제어하기 위한 동작 제어 신호가 입력하는 하나의 동작 제어 신호 입력 단자와, 상기 동작 제어 신호 입력단자의 동작 제어 신호 입력을 전송하는 제어 신호 입력선과, 상기 제어 신호 입력선 상의 동작 제어 신호를 상기 복수 개의 신호 공급선에 각각 소정의 타이밍 관계를 갖도록 분배하는 동작 제어 신호 분배 회로를 구비하는 것을 특징으로 한다.
복수 채널의 구동 버퍼 회로를 복수 조로 나눈 그룹별로 공통으로 동작 제어 신호를 공급하기 위한 복수개의 제어 신호 공급선에 대해 동작 제어 신호 입력 단자에서 입력하는 동작 제어 신호를 소정의 타이밍관계를 갖도록 분배하는 데이터 분배 회로를 구비하고 있으므로, 데이터 분배 회로에 의한 분배나 타이밍 관계의 설정 방법을 선택함으로써 복수 채널의 구동 버퍼 회로의 스위칭 전류를 억제함과 동시에 다계조 표시장치를 표시 구동하는 경우에 계조 표시의 품위를 향상시키는 것이 가능해 진다.
이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명하겠다.
제1도는 본 발명의 제1실시예로서 매트릭스 방식의 액정 표시 장치를 다이나믹 방식으로 표시 구동하는 표시 데이터 구동용 IC의 일부를 도시하고 있다.
제1도에서 시리얼 입력 단자(11)에서 시리얼로 입력하는 표시 데이터 Din이 시프트 레지스터(12)의 첫째 단에 입력된다. 상기 시프트 레지스터(12)는 클럭 입력 단자(13)에서 입력되는 시프트 클럭 CK에 동기해서 표시 데이터 Din 입력을 시프트함으로써 예를 들면 64비트 분의 패러렐 표시 데이터로 변환한다.
복수 비트(본 예에서는 64비트) 분의 트랜스패어런트 타입의 래치 회로(14)는 상기 시프트 레지스터(12)에서 패러렐 데이터의 각 비트 신호를 동시에 취입하기 위한 것으로, 래치 신호 입력 단자(15)에서 입력하는 래치 신호 LAT가 공통으로 입력된다.
상기 64비트 분의 래치 회로(14)는 64개의 게이트 회로(161 내지 16n)에 입력하고, 상기 각 게이트 회로(161 내지 16n)은 게이트 제어 단자(17)에서 입력하는 게이트 제어 신호 IN이 동작 제어 신호 분배 회로(18)을 거쳐 부여되며, 상기 64비트 분의 래치 회로(14) 출력의 통과를 제어한다.
상기 64개의 게이트 회로(191 내지 19n)의 출력은 64개의 배타적 OR 회로(191 내지 19n)에 입력하고, 상기 각 배타적 OR 회로(191 내지 19n)은 극성 전환 단자(20)에서 입력되는 극성 전환 신호 P/C가 부여되며, 극성 전환 신호 P/C의 논리 레벨에 따라 상기 64개의 게이트 회로(161 내지 16n) 출력의 논리 레벨을 그대로 또는 반전시켜서 출력한다.
상기 64개의 배타적 OR 회로(191 내지 19n)의 출력은 64개의 전압 변환 회로(221 내지 22n)에 입력하고, 각기 각 전압 변환 회로(221 내지 22n)은 상기 64개의 배타적 OR 회로(191 내지 19n)의 출력을 소요의 고전압 레벨로 변환시킴과 동시에 푸시풀 구동 회로(도시하지 않음)로 출력하며, 64비트 분의 출력 신호 OUT1 내지 OUTn을 64비트 분의 출력 단자(231 내지 23n)을 통해 다이나믹 구동 신호로서 매트릭스 방식의 액정 표시 장치(도시하지 않음)에 공급한다.
상기 구성에서 64개의 게이트 회로(161 내지 16n), 64개의 배타적 OR 회로(191 내지 19n), 64개의 전압 변환 회로(221 내지 22n)는 각 1개로 1개의 구동 버퍼 회로를 구성하고 있고, 전체로서 64채널 분의 구동 버퍼 회로(241 내지 24n)을 구성하고 있다.
다음으로 제1도의 IC에서의 게이트 및 그 제어 회로부에 관해서 상세히 설명하겠다.
제2도는 제1도 중의 구동 버퍼 회로부 및 그 제어 회로부를 취출해서 한 예를 도시하고 있다.
구동 버퍼 회로부는 64채널 분의 구동 버퍼 회로(241 내지 24n)으로 구성되고, 패러렐 표시 데이터의 각 비트 신호가 입력되며, 동작 제어 신호를 받아 상기 각 비트 신호의 버퍼 증폭 또는 전압 레벨 변환을 행하여 출력하는 것이다.
상기 구동 버퍼 회로부는 2조의 그룹으로 나뉘어 있고, 구동 버퍼 회로[241 내지 24n의 게이트 회로(161 내지 16n)]에 대해 각 그룹별로 공통으로 동작 제어 신호를 공급하기 위한 제1의 제어 신호 공급선(251) 및 제2의 제어 신호 공급선(252)가 설치되어 있다. 본 예에서는 구동 버퍼회로(241 내지 24n) 중에서 홀수번째(홀수 채널)의 구동 버퍼 회로에는 제1의 제어 신호 공급선(251)에서 동작 제어 신호가 공통으로 입력되고, 짝수 번째(짝수 채널)의 구동 버퍼 회로에는 제2의 제어 신호 공급선(252)에서 동작 제어 신호가 공통으로 입력되도록 접속되어 있다.
제어 회로부는 상기 구동 버퍼 회로부(241 내지 24n)의 동작을 제어하기 위한 동작 제어 신호가 입력하는 하나의 동작 제어 신호 입력 단자[제1도 중의 게이트 제어 신호/CL이 입력하는 게이트 제어 단자(17)에 상당한다]에 접속된 제어 신호 입력선(250)과, 상기 제어 신호 입력선(250) 상의 동작 제어 신호를 상기 복수 개의 제어 신호 공급선(251, 252)에 각각 소정의 타이밍 관계를 갖도록 분배하는 동작 제어 신호 분배 회로(18)를 갖는다.
상기 동작 제어 신호 분배 회로(18)는 상기 제어 신호 입력선(250)에서 입력되는 동작 제어 신호를 지연 시켜 상기 복수 개의 제어 신호 공급선(251, 252) 중의 적어도 하나에 출력하는 지연 회로(27)과, 상기 제어 신호 입력선(250)과 상기 지연 회로(27)의 접속 경로 또는 상기 지연 회로(27)과 상기 제어 신호 공급선(251, 252)의 접속 경로 또는 상기 지연 회로(29)와 이 전환 회로(29)를 전환 제어하기 위한 전환 제어 신호가 입력하는 전환 제어 신호 입력 단자(28)을 구비한다.
본 예에서는 상기 동작 제어 신호 분배 회로(18)은 제어 신호 입력선(250)에서 입력되는 동작 제어 신호를 파형 정형해서 제1의 제어 신호 공급선(251)에 공급하는 2단 접속된 인버터 회로(26)과, 상기 버퍼 회로(26)의 출력 신호가 입력되고, 이것을 소정 시간 지연시키는 지연 회로[27 : 예를 들면 2단 접속된 인버터 회로(30)으로 구성됨]와, 타이밍 조정 제어 신호가 입력되는 타이밍 조정 제어 단자(28)과, 이 단자(28)에서 입력하는 신호에 의해 전환 제어되고 상기 제1의 제어 신호 공급선(251) 상의 동작 제어 신호 또는 상기 지연 회로(27)의 출력 신호를 선택해서 상기 제2의 제어 신호 공급선(252)에 공급하는 전환 회로(29)를 갖는다.
상기 전환 회로(29)는 제1의 제어 신호 공급선(251)과 제2의 제어 신호 공급선(252) 사이에 접속되어 있는 지연 회로(27)를 사용하는지 바이패스시키는 지를 제어하는 것으로, 예를 들면 MOS 트랜지스터를 이용한 스위치 소자 및 스위치 제어 회로로 구성할 수 있다.
제3(a)도 및 제3(b)도는 제2도 회로의 동작예를 도시하고 있다.
현재, 제2도 중의 제어 회로부에서 전화 회로(29)가 제2의 제어 신호 공급선(251) 상의 동작 제어 신호를 선택해서 제2의 제어 신호 공급선(252)에 공급하도록 제어되어 있는 것으로 한다. 이 상태에서는 제1의 제어 신호 공급선(251)에서 동작 제어 신호가 공통으로 입력되는 홀수 채널의 구동 버퍼 회로 및 제2의 제어 신호 공급선(252)에서 동작 제어 신호가 공통으로 입력되는 짝수 채널의 구동 버퍼 회로가 동시에 동작하고 구동 버퍼 회로(241 내지 24n)은 제3(a)도에 도시하는 바와 같은 타이밍 관계를 가진 출력 신호 OUT1 내지 OUTn을 출력한다.
이에 대해 전환 신호 회로(29)가 지연 회로(27)의 출력 신호를 선택해서 제2의 제어 신호 공급선(252)에 공급하도록 제어되면 이 상태에서는 구동 버퍼 회로(241 내지 24n)은 2종류의 위상을 가진 동작 제어 신호에 의해 반씩 약간 다른 타이밍으로 동작하여 제3(b)도에 도시하는 바와 같은 타이밍 관계를 가진 출력 신호 OUT1 내지 OUTn을 출력한다.
결국, 제2도 중의 제어 회로부에 따르면 복수 출력의 구동 버퍼 회로의 동작 타이밍 패턴을 2종류 중에 선택할 수 있다.
제4도는 제2도 중의 제어 회로부의 변형예를 도시하는 논리 회로도로서, 설명을 간단히 하기 위해 12개의 구동 버퍼 회로(241 내지 24)를 도시하고 있다.
제4도 중의 구동 버퍼 회로(241 내지 2412)는 6조의 그룹으로 나뉘어져 있고, 각 그룹별로 공통으로 동작 제어 신호를 공급하기 위한 6개의 제어 신호 공급선(제1내지 제6의 제어 신호 공급선 : 251 내지 226)이 설치되어 있다. 본 예에서는 구동 버퍼 회로(241 내지 24n) 중에서 제n(n=1, 2, 3, 4, 5, 6,) 번째와 제(12-n+1)번째의 구동 버퍼 회로에 제n의 제어 신호 공급선(25n)에서 동작 제어 신호가 공통으로 입력되도록 접속되어 있다.
제어 회로부는 상기 구동 버퍼 회로(241 내지 24)의 동작을 제어하기 위한 동작 제어 신호 IN이 입력되는 하나의 동작 제어 신호 입력 단자(17)과, 이 입력단자(17)에 접속된 제어 신호 입력선(250)과, 이 제어 신호 입력선(250) 상의 동작 제어 신호를 상기 6개의 제어 신호 공급선(251 내지 256)에 서로 타이밍을 미루어 분배하는 동작 제어 신호 분배 회로(18a)를 갖는다.
상기 동작 제어 신호 분배 회로(18a)는 상기 제어 신호 입력선(250) 상의 신호를 제1의 제어 신호 공급선(251) 및 제12의 제어 신호 공급선(2512)로 유도하는 배선(31)과, 상기 제어 신호 입력선(250) 상의 신호를 받아 지연시키는 제1의 지연 회로(2단 접속된 인버터 회로로 구성됨 : 271)과, 상기 제어 신호선(250)상의 신호를 받아 상기 제1의 지연 회로(271)에서 장시간 지연시키는 제2의 지연 회로(4단 접속된 인버터 회로로 구성됨 : 272)와, 상기 제어 신호 입력선(250) 상의 신호를 받아 상기 제2의 지연회로(272)에서 장시간 지연시키는 제3의 지연 회로(6단 접속된 인버터 회로로 구성됨 : 273)과, 상기 제어 신호 입력선(250) 상의 신호를 받아 상기 제3의 지연 회로(273)에서 장시간 지연시키는 제4의 지연 회로(8단 접속된 인버터 회로로 구성됨 : 274)와, 상기 제어 신호 입력선(250) 상의 신호를 받아 상기 제4의 지연회로(274)에서 장시간 지연시키는 제5의 지연 회로(10단 접속된 인버터 회로로 구성됨 : 275)와, 타이밍 조정 제어 신호가 입력되는 타이밍 조정 제어 단자(28)과, 이 단자(28)에서 입력되는 신호에 의해 각각 전환 제어되는 제1 내지 제3의 전환 회로(291 내지 293)를 갖는다.
상기 제1의 지연 회로(271)의 출력 신호는 제2의 제어 신호 공급선(252) 및 제11의 제어 신호 공급선(2511)에 공급되어 상기 제2의 지연 회로(272)의 출력 신호는 제3의 제어 신호 공급선(253) 및 제10의 제어 신호 공급선(2510)에 공급된다. 그리고, 상기 제1의 전환 회로(291)은 상기 제3(또는 제10)의 제어 신호 공급선(253) 상의 동작 제어 신호 또는 제3의 지연 회로(273)의 출력 신호를 선택해서 제4의 제어 신호 공급선(254) 및 제9의 제어 신호 공급선(259)에 공급한다.
또, 상기 제2의 전환 회로(292)는 상기 제2(또는 제11)의 제어 신호 공급선(252) 상의 동작 제어 신호 또는 상기 제4의 제어 회로(274)의 출력 신호를 선택해서 제5의 제어 신호 공급선(255) 및 제8의 제어 신호 공급선(258)에 공급된다. 또, 상기 제3의 전환 회로(293)은 상기 제1(또는 제12)의 제어 신호 공급선(251) 상의 동작 제어 신호 또는 상기 제5의 지연 회로(275)의 출력 신호를 선택해서 제6의 제어 신호 공급선(256) 및 제7의 제어 신호 공급선(259)에 공급한다.
제5도 및 제6도는 제4도 회로의 다른 동작예를 도시하고 있다.
현재, 제4도 중의 제어 회로부에서 제1의 전환 회로(291)이 제3의 지연 회로(273)의 출력 신호를 선택하고, 제2의 전환 회로(292)가 제4의 지연 회로(274)의 출력 신호를 선택하며, 제3의 전환 회로(293)이 제5의 지연 회로(275)의 출력 신호를 선택하는 것으로 한다.
이 상태에서는 동작 제어 신호 분배 회로(18a)는 제1 내지 제6의 제어 신호 공급선(251 내지 256) 상의 각 동작 제어 신호의 위상이 순차 지연되고, 제7 내지 제12의 제어 신호 공급선(257 내지 2512) 상의 각 동작 제어 신호의 위상이 순차 진행되도록 타이밍 조정을 행하는 것이 가능해 진다. 이로써, 구동 버퍼 회로(241 내지 2412)는 제5도에 도시하는 바와 같은 타이밍 관계를 가진 출력 신호 OUT1 내지 OUT12를 출력한다.
이에 대해 제4도의 회로에서 제1의 전환 회로(291)이 제3의 제어 신호 공급선(253) 상의 동작 제어 신호를 선택하고, 제2의 전환 회로(292)가 제2의 제어 신호 공급선(252) 상의 동작 제어 신호를 선택하며, 제3의 전환 회로(293)이 제1의 제어 신호 공급선(251) 상의 동작 제어 신호 를 선택하는 것으로 한다.
이 상태에서는 동작 제어 신호 분배 회로(18a)는 제1 내지 제3의 제어 신호 공급선(251 내지 253) 상의 각 동작 제어 신호의 위상이 순차 지연되고, 제4 내지 제6의 제어 신호 공급선(254 내지 256) 상의 각 동작 제어 신호의 위상이 순차 진행되며, 제7 내지 제9의 제어 신호 공급선(257 내지 259) 상의 각 동작 제어 신호의 위상이 순차 지연되고, 제10 내지 제12의 제어 신호 공급선(2510 내지 2512) 상의 각 동작 제어 신호의 위상이 순차 진행되도록 타이밍 조정을 행하는 것이 가능해 진다. 이로써, 구동 버퍼 회로(241 내지 2412)는 제6도에 도시하는 바와 같은 타이밍 관계를 가진 출력 신호 OUT1 내지 OUT12를 출력한다.
결국, 제4도 중의 제어 회로부에 따르면, 복수 채널의 구동 버퍼 회로의 동작 타이밍 패턴을 2종류 중에서 선택할 수 있다.
또한, 표시 데이터 구동용 IC에서의 구동용 버퍼 회로부의 채널 수는 80 내지 280 채널과 같이 많은 경우가 있다. 이 경우에는 상기 지연 회로(271 내지 275)의 수를 증가시킴으로써 지연 시간을 더욱 다단계로 증가시키거나, 구동 버퍼 회로(241 내지 24n)을 3조 이상의 그룹으로 나누거나, 이들을 조합시키거나 함으로서 다 채널의 구동 버퍼 회로의 동작 타이밍을 여러 가지고 설정할 수 있게 된다.
또, 상기 타이밍 조정 제어 단자(28)이나 전환 회로(291 내지 293)의 수를 증가시켜 복수의 타이밍 조정 제어 입력에 의해 복수의 전환 회로의 전환 패턴을 선택 설정하므로써 다 채널의 구동 버퍼 회로의 동작 타이밍 패턴을 3종류 이상 중에서 선택 설정할 수 있게 된다.
상기 실시예의 표시 데이터 구동용 IC에 따르면, 복수 채널의 구동 버퍼 회로(241 내지 24n)을 복수 조로 나눈 그룹별로 공통으로 동작 제어 신호를 공급하기 위한 복수 개의 제어 신호 공급선에 대해 동작 제어 신호 입력단자(17)에서 입력하는 동작 제어 신호를 각각 소정의 타이밍 관계를 갖도록 분배하는 동작 제어 신호 분배 회로(18)을 구비하고 있다.
따라서, 동작 제어 신호 분배 회로(18)에 의한 분배나 타이밍 관계의 설정 방법을 선택하는 것이 가능해지므로 복수 채널의 구동 버퍼 회로(241 내지 24n)의 스위칭 전류를 억제함과 동시에 다계조 표시 장치를 표시 구동하는 경우에 계조 표시의 품위를 향상시키도록 동작 제어 신호 분배 회로(18)을 사용하는 것이 가능해 진다.
즉, 상기 실시예의 표시 데이터 구동용 IC에 의해 실제로 표시 장치를 표시 구동시킨 상태에서 동작 제어 신호 분배 회로(18)에 의한 분배나 타이밍 관계의 설정 방법을 변환시켜 스위칭 전류나 표시 품위 등을 조사하고, 표시 장치 마다 가장 적합한 설정을 행하는 것이 가능해 진다.
이와 같이 표시 구동 타이밍의 패턴 선택에 관한 자유도가 높은 설정이 가능하다는 특징은 표시 패널 사이즈, 표시 패널 재질, 표시 동작 속도, 동작 전압, 표시 방식(흑백, 계조, 계조 수) 등이 다른 복수 기종의 표시 장치에 대해 1종류의 표시 데이터 구동용 IC를 사용하는 것이 가능해 지거나, 표시 데이터 구동용 IC의 표준화에 의한 양상이 가능해 지거나, 또는 데이터 구동용 IC의 대폭적인 비용 절감이 가능해 진다.
또, 제2도, 제4도 중의 회로부의 용융예로서 타이밍 조정 제어단자(28) 및 이에 접속되어 있는 전환 제어 신호선(281)을 생략하고, 제어 신호 입력선과 지연 회로의 접속 경로 또는 지연 회로와 제어 신호 공급선의 접속 경로를 선택하기 위해 배선(도시하지 않음)을 형성하도록 해도 된다. 이 경우, 예를 들면 지연 회로 출력 배선과 제어 신호 공급선을 예를 들면 금속 배선(예를 들면 알루미늄으로 배선)으로 형성하면 동작 제어 신호 분배 회로(18)에 의한 분배나 타이밍 관계를 원하는 대로 설정하도록 상기 금속 배선 상호 간의 소정의 접속(단락)장소에 배선을 형성하면 된다. 이 배선은 마스터 슬라이드 방식에 의한 알루미늄 배선의 옵션으로 선택 설정하는 것이 가능하고, 표시 데이터 구동용 IC의 양산화에 적합하다.
또한, 본 발명은 컬러 방식의 예를 들면 액정 표시 장치를 표시 구동하는 표시 데이터 구동용 IC에도 적용 가능하다. 이 경우에는 상기 실시예의 복수 채널의 구동 버퍼 회로(241 내지 24n)에 입력하는 패러렐 표시 데이터의 각 비트 신호가 예를 들면 4비트, 결국 R(적) 성분, G(녹) 성분, B(청) 성분, 휘도에 대응하는 4비트 단위로 부여된다. 그리고, 상기 R, G, B 휘도의 각 신호가 각각 예를 들면 16계조를 가진 경우에는 이 계조에 따라 예를 들면 펄스 폭 변조되어 부여된다.
또한, 본원 청구 범위의 각 구성 요건에 병기한 도면 참조 부호는 본원 발명의 이해를 용이하게 하기 위한 것으로 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.
상기한 바와 같은 본 발명의 표시 데이터 구동용 IC에 따르면 복수 채널의 구동 버퍼 회로의 스위칭 전류를 억제할 수 있음과 동시에 다계조 표시 장치를 표시 구동하는 경우에 계조 표시의 품위를 향상시킬 수 있다.

Claims (8)

  1. 표시 데이터 구동 집적회로에 있어서, 패러렐 표시 데이터의 각 비트 신호가 입력되고, 동작 제어 신호의 수신시각 비트 신호를 증폭하거나 전압 레벨 변환을 실행하여 최종 신호를 출력하는 복수의 채널 구동 버퍼 회로; 상기 복수의 출력 구동 버퍼 회로가 복수의 그룹으로 나누어져 있는 그룹별 구동 버퍼 회로에 상기 동작 제어 신호를 공급하기 위한 복수의 제어 신호 공급선; 상기 버퍼 회로의 동작을 제어하기 위한 상기 동작 제어 신호가 입력되는 동작 제어 신호 입력 단자; 상기 동작 제어 신호 입력 단자가 접속된 동작 제어 신호 입력선; 및 상기 버퍼 회로의 상기 그룹으로 부터 선택된 하나의 그룹 내에 있는 상기 버퍼 회로에의 상기 동작 제어 신호 공급의 타이밍을 변경하여 상기 선택된 그룹의 상기 버퍼 회로의 출력 신호의 위상 모드를 변경하기 위한 모드 제어 회로를 포함하는 것을 특징으로 하는 표시 데이터 구동 집적회로.
  2. 제1항에 있어서, 상기 위상 모드 제어 회로는; 상기 동작 제어 신호 입력선으로 부터 공급된 상기 동작 제어 신호를 지연시키고 상기 지연된 신호를 상기 복수의 제어 신호 공급선 중 적어도 하나의 제어 신호 공급선에 공급하기 위한 지연 회로; 상기 동작 제어 신호 입력선과, 상기 지연 회로 사이의 접속 경로 또는 상기 동작 제어 신호 입력선과 상기 복수의 제어 신호 공급선 중 적어도 하나의 제어 신호 공급선 사이의 접속 경로를 선택하도록 형성된 전환 회로; 및 상기 전환 회로를 제어하기 위한 전환 제어 신호가 공급되는 전환 제어 신호 입력 단자를 포함하는 것을 특징으로 하는 표시 데이터 구동 집적 회로.
  3. 제1항에 있어서, 상기 위상 모드 제어 회로는; 상기 동작 제어 신호 입력선으로 부터 공급된 상기 동작 제어 신호를 지연시키고 상기 지연된 신호를 상기 복수의 제어 신호 공급선 중 적어도 하나의 제어 신호 공급선에 공급하기 위한 지연 회로; 및 상기 동작 제어 신호 입력선과 상기 지연 회로 사이의 접속 경로 또는 상기 지연 회로와 상기 복수의 제어 신호 공급선 중 적어도 하나의 제어 신호 공급선 사이의 접속 경로를 선택하도록 형성된 배선을 포함하는 것을 특징으로 하는 표시 데이터 구동 집적 회로.
  4. 제1항에 있어서, 상기 위상 모드 제어 회로는, 상기 선택된 그룹의 상기 버퍼 회로에 상기 동작 제어 신호를 공급하는 타이밍을 변경하여 상기 선택된 그룹의 상기 버퍼 회로의 상기 출력 신호의 상기 위상 모드를 변경한는 것을 특징으로 하는 표시 데이터 구동 집적 회로.
  5. 제4항에 있어서, 상기 위상 모드 제어 회로는, 상기 동작 제어 신호를 수신 및 지연시키기 위한 지연 회로; 및 상기 동작 제어 신호 입력선 상의 상기 동작 제어 신호 또는 상기 지연 회로의 출력 신호가 전환 제어 신호에 따라서 상기 선택된 그룹의 상기 버퍼 회로에 공급되게 하는 전환 회로를 포함하는 것을 특징으로 하는 표시 데이터 구동 집적 회로.
  6. 제5항에 있어서, 상기 위상 모드 제어 회로는 상기 전환 제어 신호가 공급되는 전환 제어 신호 입력 단자를 더 포함하는 것을 특징으로 하는 표시 데이터 구동 집적 회로.
  7. 제1항에 있어서, 상기 위상 모드 제어 회로는: 서로 다른 지연 시간을 가지고 상기 동작 제어 신호를 수신 및 지연시키기 위한 복수 회로; 및 상기 지연 회로의 출력 신호가 전환 제어 신호에 따라서 상기 지연 회로와 상기 선택된 그룹의 상기 버퍼 회로 사이의 대응 관계 또는 그 외 관계로 상기 선택된 그룹의 상기 버퍼 회로에 공급되게 하는 전환 회로를 포함하는 것을 특징으로 하는 표시 데이터 구동 직접 회로.
  8. 제7항에 있어서, 상기 위상 모드 제어 회로는, 상기 전환 제어 신호가 공급되는 전환 제어 신호 입력 단자를 더 포함하는 것을 특징으로 하는 표시 데이터 구동 직접 회로.
KR1019940013864A 1993-06-21 1994-06-20 표시 데이타 구동용 집적 회로 KR0134742B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-148973 1993-06-21
JP05148973A JP3135748B2 (ja) 1993-06-21 1993-06-21 表示データ駆動用集積回路

Publications (2)

Publication Number Publication Date
KR950002232A KR950002232A (ko) 1995-01-04
KR0134742B1 true KR0134742B1 (ko) 1998-04-30

Family

ID=15464823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940013864A KR0134742B1 (ko) 1993-06-21 1994-06-20 표시 데이타 구동용 집적 회로

Country Status (3)

Country Link
US (1) US5489867A (ko)
JP (1) JP3135748B2 (ko)
KR (1) KR0134742B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488147B1 (ko) * 2002-05-22 2005-05-06 엘지전자 주식회사 평판 디스플레이 드라이브 칩 및 그의 테스트 방법

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471928B2 (ja) * 1994-10-07 2003-12-02 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置の駆動方法
JPH09134147A (ja) * 1995-11-10 1997-05-20 Canon Inc マルチ電子ビーム源及びそれを用いた表示装置
US5831459A (en) * 1995-11-13 1998-11-03 International Business Machines Corporation Method and system for adjusting a clock signal within electronic circuitry
JPH09181581A (ja) * 1995-12-26 1997-07-11 Ando Electric Co Ltd 遅延回路
KR100224718B1 (ko) * 1996-10-30 1999-10-15 윤종용 동기식 메모리장치의 내부 클락 발생기
US5994946A (en) * 1996-10-31 1999-11-30 Metaflow Technologies, Inc. Alternating inverters for capacitive coupling reduction in transmission lines
KR100235592B1 (ko) * 1997-01-22 1999-12-15 구본준 평행전계형 액정표시장치
KR100242110B1 (ko) * 1997-04-30 2000-02-01 구본준 도트인버전 구동방식의 액정표시장치와 그 구동회로
US6037810A (en) 1997-08-26 2000-03-14 Advanced Mirco Devices, Inc. Electronic system having a multistage low noise output buffer system
US6144242A (en) * 1997-09-04 2000-11-07 Silicon Image, Inc. Controllable delays in multiple synchronized signals for reduced electromagnetic interference at peak frequencies
JP3993297B2 (ja) * 1998-04-01 2007-10-17 三菱電機株式会社 制御回路
US6054884A (en) * 1998-01-23 2000-04-25 Pmc - Sierra Ltd. Process-insensitive controllable CMOS delay line
JPH11296140A (ja) * 1998-04-15 1999-10-29 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動装置及び駆動方法
JP3823577B2 (ja) * 1999-01-13 2006-09-20 株式会社日立製作所 液晶表示装置
JP3469116B2 (ja) * 1999-01-28 2003-11-25 シャープ株式会社 表示用駆動装置およびそれを用いた液晶モジュール
KR100661826B1 (ko) * 1999-12-31 2006-12-27 엘지.필립스 엘시디 주식회사 액정표시장치
JP2002014651A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 表示装置
KR100348275B1 (ko) * 2000-07-28 2002-08-09 엘지전자 주식회사 유기 ｅｌ 구동 제어회로
JP3927865B2 (ja) * 2001-06-29 2007-06-13 キヤノン株式会社 電子源の駆動装置及び駆動方法、並びに画像形成装置の駆動方法
JP2003233358A (ja) * 2002-02-12 2003-08-22 Hitachi Ltd 液晶ドライバ及び液晶ディスプレイ装置
KR100989344B1 (ko) * 2003-09-02 2010-10-25 삼성전자주식회사 데이터 구동 방법 및 그 장치와, 이를 갖는 표시 장치
JP2005266163A (ja) * 2004-03-17 2005-09-29 Seiko Epson Corp 液晶表示装置
JP2005300701A (ja) * 2004-04-08 2005-10-27 Sony Corp 表示装置及びその駆動方法
JP2005352437A (ja) * 2004-05-12 2005-12-22 Sharp Corp 液晶表示装置、カラーマネージメント回路、及び表示制御方法
JP2005338421A (ja) * 2004-05-27 2005-12-08 Renesas Technology Corp 液晶表示駆動装置および液晶表示システム
KR20050123487A (ko) * 2004-06-25 2005-12-29 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 구동방법
US7499208B2 (en) 2004-08-27 2009-03-03 Udc, Llc Current mode display driver circuit realization feature
AU2005203198A1 (en) * 2004-08-27 2006-03-16 Idc, Llc Staggered column drive circuit systems and methods
JP4675162B2 (ja) * 2005-05-31 2011-04-20 ローム株式会社 表示装置の駆動方法、駆動回路およびそれを搭載した表示装置
JP5142483B2 (ja) * 2006-05-30 2013-02-13 株式会社東芝 半導体装置及び表示装置
JP4974623B2 (ja) * 2006-09-14 2012-07-11 ルネサスエレクトロニクス株式会社 平面表示装置の駆動回路およびデータドライバ
WO2008129731A1 (ja) * 2007-03-30 2008-10-30 Sharp Kabushiki Kaisha 液晶表示駆動回路、液晶表示駆動方法および液晶表示装置
JP4539709B2 (ja) * 2007-11-07 2010-09-08 エプソンイメージングデバイス株式会社 表示装置
KR100927411B1 (ko) 2008-02-14 2009-11-19 주식회사 하이닉스반도체 데이터 마스크 기능을 갖는 반도체 메모리 장치
JP5260141B2 (ja) * 2008-05-22 2013-08-14 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
JP5167373B2 (ja) 2008-12-25 2013-03-21 パナソニック株式会社 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット
JP5203993B2 (ja) 2009-02-02 2013-06-05 ルネサスエレクトロニクス株式会社 ドライバ、表示装置及びアンプ回路駆動方法
US20100259523A1 (en) * 2009-04-09 2010-10-14 Himax Technologies Limited Source driver
JP2009244908A (ja) * 2009-07-28 2009-10-22 Tdk Corp 画像表示装置およびその駆動方法
KR101341910B1 (ko) * 2009-09-25 2013-12-13 엘지디스플레이 주식회사 표시장치용 구동회로 및 이의 구동방법
KR101341912B1 (ko) * 2009-09-25 2013-12-13 엘지디스플레이 주식회사 표시장치용 구동회로
KR101111530B1 (ko) * 2009-12-22 2012-02-14 주식회사 실리콘웍스 전자 종이 표시 장치의 출력 드라이버
JP2011221262A (ja) * 2010-04-09 2011-11-04 Rohm Co Ltd 発光素子制御回路装置およびその制御方法
JP5457286B2 (ja) * 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器
US8729944B2 (en) * 2011-12-21 2014-05-20 Advanced Micro Devices, Inc. Clock generator with integrated phase offset programmability
JP6284294B2 (ja) * 2012-05-31 2018-02-28 イー インク コーポレイション 画像表示媒体の駆動装置、画像表示装置、及び駆動プログラム
JP6021927B2 (ja) * 2012-09-19 2016-11-09 シャープ株式会社 表示パネル駆動装置および表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2718557B2 (ja) * 1989-12-20 1998-02-25 三田工業株式会社 出力制御回路
JPH04282610A (ja) * 1991-03-12 1992-10-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488147B1 (ko) * 2002-05-22 2005-05-06 엘지전자 주식회사 평판 디스플레이 드라이브 칩 및 그의 테스트 방법

Also Published As

Publication number Publication date
KR950002232A (ko) 1995-01-04
JPH0713509A (ja) 1995-01-17
US5489867A (en) 1996-02-06
JP3135748B2 (ja) 2001-02-19

Similar Documents

Publication Publication Date Title
KR0134742B1 (ko) 표시 데이타 구동용 집적 회로
KR100642560B1 (ko) 개선된 반전 구동을 위한 ｌｃｄ 장치
US5754156A (en) LCD driver IC with pixel inversion operation
US9685125B2 (en) Apparatus and method of driving data of liquid crystal display device
US7936328B2 (en) Display panel including amplifier with offset canceling by reversing polarity of amplifier offset
US20030146909A1 (en) Liquid crystal driver circuits
US8310430B2 (en) Display device and display driver with output switching control
US20050200591A1 (en) Image display apparatus
JP2010176083A (ja) ドライバ及び表示装置
KR101075546B1 (ko) 디스플레이 디바이스의 구동 회로
KR100764961B1 (ko) 액정 표시 장치 및 그 드라이버
US20060284863A1 (en) Display driving circuit
KR20090022052A (ko) 액정 표시 장치의 데이터 구동 장치 및 방법
US8305328B2 (en) Multimode source driver and display device having the same
KR20050123487A (ko) 액정표시장치 및 이의 구동방법
KR20130085000A (ko) 패널용 구동 회로
CN112927657A (zh) 显示驱动器以及显示装置
EP1640963A1 (en) Flat display unit
KR100556455B1 (ko) 티에프티-엘시디(tft－lcd)의게이트구동회로
KR20030069012A (ko) 엘씨디 선구동을 위한 칼럼 구동 집적 회로 및 칼럼 구동방법
CN114648943B (zh) 电平转换电路、显示基板及显示面板
US20220028324A1 (en) Display driving apparatus
KR20230095721A (ko) 게이트 드라이버와 이를 포함한 전계 발광 표시장치
US20230063249A1 (en) Display driver and display device
KR20010076851A (ko) 엘시디 소스 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021231

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee