JP3993297B2 - 制御回路 - Google Patents
制御回路 Download PDFInfo
- Publication number
- JP3993297B2 JP3993297B2 JP08852598A JP8852598A JP3993297B2 JP 3993297 B2 JP3993297 B2 JP 3993297B2 JP 08852598 A JP08852598 A JP 08852598A JP 8852598 A JP8852598 A JP 8852598A JP 3993297 B2 JP3993297 B2 JP 3993297B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- delay
- control circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 28
- 238000000034 method Methods 0.000 description 11
- 230000005855 radiation Effects 0.000 description 9
- 239000000872 buffer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005670 electromagnetic radiation Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000009434 installation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/18—Timing circuits for raster scan displays
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Digital Computer Display Output (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【発明の属する技術分野】
本発明は多数の高速デジタルデータを処理する液晶表示のようなディスプレイ部分に信号を供給する駆動回路を制御する制御回路に関する。さらに詳しくは、制御回路のノイズおよび不要電磁輻射に対する対策の施された制御回路に関する。
【0002】
【従来の技術】
従来の高速でデジタルデータを処理する液晶表示のようなディスプレイ部分に信号を供給する駆動回路を制御する制御回路は、デジタル信号が切り替わるところで、不要電磁輻射を生じさせ、他の機器に障害を及ぼしてしまう。従来の対策としてはGND強化、回路の平衡化、フィルタの設置または金属筐体での遮へいなどが行われてきた。ここでいう回路の平衡化とは、配線を交差させないように工夫したり、高速線の下層にはリターンとなるGNDを強化するといったように配置することをいう。
【0003】
【発明が解決しようとする課題】
デジタルエレクトロニクステクノロジーの進歩に伴いデータ処理の高速化が進み、デジタル信号のスイッチング速度が上がるために、スイッチング時の電気的変化が電磁波として輻射され、周辺の電機機器に障害を与えてしまう。従来、今までの回路レベルでの対策としてGND強化、フィルタの設置、配線の工夫などが行われてきたが、発生源となる液晶表示に関するタイミングコントローラの対策は充分とはいえない。
【0004】
また、デジタル信号の伝播経路上でのノイズおよび不要輻射に対する対策として、配線基板上にコンデンサや、インダクタで構成されているフィルタを設けることがある。しかし、あるフィルタ定数ではフィルタによる信号の遅延が大きくなり、セットアップ時間とホールド時間が確保できなくなる状況がでてくる。よって、フィルタの選択に関しても制約があるという問題がある。
【0005】
このような不要電磁輻射を低減する技術として、特開平3−232317号公報、特開平4−219016号公報、特開平8−186480号公報および特開昭60−171531号公報などが提案されている。
【0006】
特開平3−232317号公報には、各出力バッファに入力される信号の位相をずらし同時に動作する出力バッファの数を減らすための遅延回路を設ける技術が開示されている。しかしながら、各信号に遅延を設けることによってゲート数が増加してしまうことが懸念される。また、特開平4−219016号公報には、複数のフリップフロップにそれぞれ入力されるクロックパルスに位相差を与えることにより、出力データの変化のタイミングを互いにずらす技術が開示されている。しかしながら、出力タイミングをずらす間隔を選択できず、使用する信号周波数によっては位相変化量と同期または干渉することによってノイズレベルが大きくなることがあり、1つの位相差を設けたのでは、周波数が変わったときに低ノイズ化、低EMI化できない。また、特開平8−186480号公報には、多層クロック生成回路を設けて、同一周波数で位相が均一にずれている数種類のクロック信号で各出力バッファを動作せしめる技術が開示されている。しかしながら、多層クロック生成回路を用いるばあい、多層クロック生成回路自体から電磁波が輻射されることがあり、また、多層クロック生成回路自体を構成するゲート数が多くなる。また、特開昭60−171531号公報には、駆動回路側に各ビデオ信号の位相をずらす手段を備える技術が開示されている。しかしながら、出力タイミングをずらす間隔を一定に保つばあい、映像信号のように恒に信号が変化するばあいは、前記したように周波数によってはデータ信号と位相差をずらしたことで、生じるノイズが同期してノイズが大きくなるばあいがある。
【0007】
本発明は、かかる問題点を解消し、データ処理の高速化にともなう電磁波輻射を減らし、ノイズを低減する制御回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の請求項1にかかわる制御回路は、ディスプレイ部分に信号を供給する駆動回路を制御する制御回路であって、複数のデジタル信号を複数段階の異なる位相で出力するとともに、各段階毎の位相差が異なる間隔を含む位相差で出力し、当該位相差を時間的にランダムに変化させるように当該位相を選択素子によって設定できる機能を有するものである。
【0011】
本発明の請求項2にかかわる制御回路は、前記制御回路においてクロック信号を数段階に位相差を設け、遅延させたクロックでデータ信号を処理することによって前項記載のデジタル信号に位相差をもたせる機能を有するものである。
【0012】
本発明では、ノイズおよび不要電磁波輻射に対して前記ICでのデータ処理過程においてデジタル信号の位相を変化させ信号線に流れる電流に位相差をつけて、信号線からの放射を減らし、また、同時スイッチングによる電源やGNDからのノイズを低減させる。
【0013】
前記デジタル信号遅延過程においてデータ群を赤(R)緑(G)青(B)に分けることによってデータの切り替わりの信号本数を均等に振り分けることができる。データの切り替わりタイミングを分散でき、同時スイッチングを低減できる。また、前記デジタル信号遅延過程において、基板上で(OR)(ER)(OG)(EG)(OB)(EB)というバス配線であるばあい偶数画素データ、奇数画素データ成分で位相差を設定することによって同基板上の同時スイッチングの低減ができる。
【0014】
前記デジタル信号の位相変化機能を用いてクロック出力位相を変化させ、フィルタによって確保できなくなるデジタル信号のセットアップ時間とホールド時間を確保できるようにする。
【0015】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【0016】
実施の形態1
たとえば、液晶表示のように高速でデジタルデータ処理を行なうことによって表示が行なわれるディスプレイ部分に信号を供給する駆動回路を制御する制御回路について説明する。本発明の実施の形態1にかかわる制御回路においてはデータ信号に対して、選択素子としてディレイ素子を挿入してデータタイミングを変更する。信号線に流れる電流に位相差をつけて各データ信号にかかわるスイッチングのタイミングをずらして分散することにより信号線からの放射を減らしている。また、ICの同時スイッチングによる電源・GNDからの放射を減らす役割をする。選択素子とは信号のタイミングを遅らせるものをいい、その例としてディレイ素子があげられるが、その他にバッファを連結したもの、インバータを連結したものなどを用いることもできる。本発明の実施の形態における制御回路は、図4に示すディレイ素子1およびマルチプレクサ4からなるクロック遅延回路とラッチまたはフリップフロップとによって構成される。
【0017】
たとえば図1、図2および図3は、データとクロックのタイミングを示す説明図であり、図4は、図1に示すようなタイミングで出力させるときの具体的な回路の一例を示す説明図である。図1、図2および図3において、たとえば設定によって図1は位相差なし、図2は位相差小、図3は位相差大に変更できる。図4において、1はディレイ素子であり、2はラッチであり、4はマルチプレクサであり、5aおよび5bはデータ設定端子であり、CLK1〜CLK3はそれぞれクロックラインを示し、DATAAi(0−5)、DATABi(0−5)およびDATACi(0−5)はそれぞれデータラインを示しており、図で右方が出力側である。これらの符号は図5以下の図においても共通に用いる。便宜上ディレイ素子以外では信号波形に遅延が起こらないと考える。
【0018】
図4に示されるように、ディレイ素子で数種類のタイミングで遅らせたクロックを作製し、遅らせたクロックでデータにラッチをかけることによってデータタイミングを変化させている。このとき、複数のデジタル信号は異なる位相で出力するとともに、等間隔で数段階に位相差が設けられる。図4の回路例においては、ディレイ素子によって2nsの位相差をもたせることができるものとすると、図4の回路によってデータ信号は、異なる位相で出力し、2nsまたは4nsの間隔で3段階に位相差を設けることができる。
【0019】
図4に示したように、データ信号線にディレイ素子を通していたばあいよりもかなりのディレイ素子数が削減できる。図5は、図1、図2および図3に示した従来型の信号をうるためのデータタイミング遅延参考回路を示す説明図である。従来型の図5に示すような回路を用いたとするとデータ数が18ならばディレイ素子は54個必要になる。しかし、例としてあげた本発明の回路を用いるとディレイ素子は4個でよい。しかも、ラッチ素子は従来から使用しているゲートを用いているため、ゲート数の増減には関係がない。
【0020】
図4に示したマルチプレクサ(multiplexer)においては(a,b)=(0,0)のときAに入力される信号が出力され、(a,b)=(1,0)のときBに入力される信号が出力され、(a,b)=(0,1)のときCに入力される信号がそれぞれ出力されるものとする。このマルチプレクサに入力する信号を制御回路の外部で設定することができ、放射ノイズの最適条件の位相差に設定できるようになる。このように、マルチプレクサによって同期をとる位相が変化したクロックを選択することによって位相差の設定を可能にした。これによって、制御回路そのものの機能を変えたりして周波数が異なったときなど、放射されるノイズの最適条件を簡単に設定できる。このように、デジタル信号に位相差をもたせる機能は、クロック、ディレイ素子、マルチプレクサ、ラッチまたはフリップフロップによってえられ、本実施の形態にかかわる制御回路はこの機能を有している。
【0021】
図4はデータタイミング遅延参考回路の一例を示す説明図であり、また、図6はクロック遅延回路を示す説明図である。図4に示すようにデジタル信号に数段階の位相差をもたせることができる。たとえばクロックの遅延を3段階に分けるとき、図4のクロック遅延回路部または図6に示す回路例のように1段階の遅延信号ができるたびにディレイ素子などの遅延回路が有無の分岐を作ることによって確実に4段階に遅延できる。このように4段階に遅延できることによって、使用環境、ゲート機能による遅延時間のばらつき影響が小さくなる。図7は図5の回路を用いたばあいのクロック遅延例を示す説明図である。
【0022】
デジタル信号に数段階の位相差をもたせることによって新規周波数成分が生じてくるばあいがおこる。たとえば、制御回路の出力でデジタル信号がHIGHからLOWに切り替わるとき貫通電流が流れてしまう。図7は前記貫通電流の波形を示す説明図であり、図8は貫通電流の波形を示す説明図であり、貫通電流の波形が図8に示すようになり、新規周波数成分をもった電気的変化が生じることに起因し、ノイズの新規周波数成分が生じる。この新規な高周波成分は、信号を異なる間隔の位相差で出力させることによって抑制することができる。図9は異なる間隔の位相差を設ける一例を示す説明図である。図9に示したように異なる間隔の位相差を設けることによって前記ノイズの新規周波数成分生成を抑える。また、このとき、▲1▼図4または図10に記載のディレイ素子やバッファ、インバータの種類、数、組み合わせを変えることによって遅延値を変えることができる。または、▲2▼図4に示すディレイゲートがすべて同じとすると、ディレイ素子(b)部を短絡し、マルチプレクサ▲1▼▲2▼に(a,b)=(0,1)のとき、異なる間隔の位相差の信号を出力することができる。さらに、▲3▼図4のマルチプレクサ▲1▼▲2▼の(a,b)に独立に設定端子を入力することによって、異なる位相差の信号を出すことができる。
【0023】
たとえば、図4のマルチプレクサ▲1▼には(a,b)=(1,0)、マルチプレクサ▲2▼には(a,b)=(0,1)を入力することによってDATABは1ディレイ素子分、DATACは3ディレイ素子分、位相が変化することになる。すなわち、このように位相差を異なる間隔で出力させる機能は、図4の回路図の遅延部の選択素子を変えることによってえられ、この機能が本発明の実施の形態の制御回路に設けられることになる。
【0024】
よって、DATAAとDATABの位相間隔は1ディレイ素子分、DATABとDATACの位相間隔は2ディレイ素子分となり、異なる位相差を設けることができる。
【0025】
また、図10は、前記新規周波数成分生成を抑えるための回路を示す説明図であり、図10において6は循環レジスタであり、14はマルチプレクサであり、その他の符号は共通である。例として図9に示すような回路によっていくつもの位相差をもたせるようにできるようにしてシフトレジスタによってマルチプレクサ2に取り込まれる設定信号を時間的に変化させることによって、絶えず位相差間隔を変化できるようにする。例としてあげた図10のマルチプレクサ2はそれぞれa、b、cにHIGHが入力されると出力がそれぞれA、B、Cに入力される信号が出力されるものである。図11は、位相差の変化をランダムにする方法の一例を示す説明図であり、図10のシフトレジスタのかわりに、カウンタや、ランダムパルス発生回路を用いて、周期的にまたはランダムに前記セレクタのabcにHIGHを入力する回路を設けることによって図11のように位相差の変化をランダムにすることができる。このように、位相差を時間的に変化させる機能は、マルチプレクサに入力する選択信号発生回路(このばあい、循環レジスタ)によってえられ、この機能が本発明の実施の形態の制御回路に設けられる。以上説明した点以外は、本実施の形態にかかわる制御回路は従来と同様である。また、以下の実施の形態では、実施の形態1と異なる点のみ説明する。
【0026】
実施の形態2
図12は、ホールド時間(hdT)のマージンがとれていないばあいを示す説明図であり、図13は、クロックを反転し、セットアップ時間(stT)とホールド時間のマージンを確保したことを示す説明図である。コンダクタおよびインダクタで構成されているノイズフィルタによってデジタルデータ信号の遅延が大きくなるばあい、図12のようにセットアップ時間とホールド時間が確保できなくなる状況において、クロック信号を前記遅延回路または図13のように反転させることによって見た目上クロックを1/2波長分遅延または進行させ、セットアップ時間とホールド時間を確保することができる。
【0027】
また、前記クロック信号の反転によってもセットアップ時間とホールド時間を確保できないときは、クロック信号を遅延素子で遅らせ、セットアップ時間とホールド時間を確保する。このばあいもそれぞれ遅延させたクロックでデータ信号を処理することによってクロック信号を数段階に位相差を設けることができる。
【0028】
クロック信号の遅延させる量は設定によって決定できるようにすれば、現状のセットアップ時間とホールド時間に基づいてクロック信号のタイミングを調節することによって、セットアップ時間とホールド時間のマージンを確保する。
【0029】
【発明の効果】
請求項1にかかわる制御回路は、信号線に流れる電流に位相差をつけて信号線からの放射を減らす効果をうる。またICの同時スイッチングによる電源・GNDからの放射を減らす効果を奏する。また、設定によって設ける位相差を変化できることによって任意の動作周波数に対しても位相差を設けることによって、生じる新規周波数成分のノイズを抑えるために、より良い位相差を設計後の試作・ノイズ評価段階で決定できるようになる。
【0030】
また、異なる間隔で位相差をつけることによって信号波形の新規発生周波数成分を分散させることができ、ノイズ、不要輻射の帯域を分散できる効果を奏する。
【0031】
請求項2にかかわる制御回路は、異なる間隔で位相差をつけることによって信号波形の新規発生周波数成分を分散させることができ、ノイズ、不要輻射の帯域を分散できる効果を奏する。
【0032】
請求項3にかかわる制御回路は、ゲート数を大幅に削減でき、回路構成も単純にすることができる効果をうる。
【0033】
本発明の実施の形態はプラズマディスプレイ装置(PDP)など、他のデジタル信号を取り扱う制御回路でも適用でき、同じ効果をうる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態にかかわる波形タイミングを示す説明図である。
【図2】 本発明の一実施の形態にかかわる波形タイミングを示す説明図である。
【図3】 本発明の一実施の形態にかかわる波形タイミングを示す説明図である。
【図4】 本発明の図1の信号を得るためのデータタイミング遅延参考回路を示す説明図である。
【図5】 本発明の一実施の形態にかかわる従来型の図1の信号を得るためのデータタイミング遅延参考回路を示す説明図である。
【図6】 本発明の他の実施の形態にかかわるクロック遅延回路を示す説明図である。
【図7】 本発明の他の実施の形態にかかわる遅延クロック波形を示す説明図である。
【図8】 本発明の他の実施の形態にかかわる貫通電流によって生じる入力電力ノイズ波形を示す説明図である。
【図9】 本発明の他の実施の形態にかかわる異なる間隔の位相差をもつ波形タイミングを示す説明図である。
【図10】 本発明の他の実施の形態にかかわる信号の位相差間隔を時間によって変化できる回路の例を示す説明図である。
【図11】 本発明の他の実施の形態にかかわる信号の位相差間隔が時間的に変化している信号波形図を示す説明図である。
【図12】 本発明の他の実施の形態にかかわるホールド時間(hdT)のマージンが取れていないばあいの例を示す説明図である。
【図13】 図12に示すばあいからクロックを反転し、セットアップ時間(stT)とホールド時間(hdT)のマージンを確保した例を示す説明図である。
【符号の説明】
1 ディレイ素子、2 ラッチ、4 マルチプレクサ、5a,5b データ設定端子。
Claims (2)
- ディスプレイ部分に信号を供給する駆動回路を制御する制御回路であって、複数のデジタル信号を複数段階の異なる位相で出力するとともに、各段階毎の位相差が異なる間隔を含む位相差で出力し、当該位相差を時間的にランダムに変化させるように当該位相を選択素子によって設定できる機能を有する制御回路。
- 前記制御回路においてクロック信号を数段階に位相差を設け、遅延させたクロックでデータ信号を処理することによって前記デジタル信号に位相差をもたせる機能を有する請求項1記載の制御回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08852598A JP3993297B2 (ja) | 1998-04-01 | 1998-04-01 | 制御回路 |
US09/168,565 US6320572B1 (en) | 1998-01-04 | 1998-10-09 | Control circuit for liquid crystal display |
KR1019980049834A KR100327782B1 (ko) | 1998-04-01 | 1998-11-19 | 액정표시용제어회로 |
TW087120054A TW449970B (en) | 1998-04-01 | 1998-12-03 | Control circuit for liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08852598A JP3993297B2 (ja) | 1998-04-01 | 1998-04-01 | 制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11288339A JPH11288339A (ja) | 1999-10-19 |
JP3993297B2 true JP3993297B2 (ja) | 2007-10-17 |
Family
ID=13945265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08852598A Expired - Lifetime JP3993297B2 (ja) | 1998-01-04 | 1998-04-01 | 制御回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6320572B1 (ja) |
JP (1) | JP3993297B2 (ja) |
KR (1) | KR100327782B1 (ja) |
TW (1) | TW449970B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10096275B2 (en) | 2015-08-05 | 2018-10-09 | Nlt Technologies, Ltd. | Display apparatus and method of processing an image signal input to a display panel |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4156075B2 (ja) | 1998-04-23 | 2008-09-24 | 株式会社半導体エネルギー研究所 | 画像表示装置 |
JP3544470B2 (ja) * | 1998-04-28 | 2004-07-21 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置 |
KR100734927B1 (ko) * | 1999-12-27 | 2007-07-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JP2002014651A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 表示装置 |
JP3804447B2 (ja) | 2000-12-20 | 2006-08-02 | セイコーエプソン株式会社 | 画像読み取り装置 |
JP4695770B2 (ja) * | 2001-03-28 | 2011-06-08 | パナソニック株式会社 | プラズマディスプレイ装置 |
US7626161B2 (en) * | 2003-02-22 | 2009-12-01 | Labowsky Michael J | Ion mobility separation devices |
KR100498489B1 (ko) * | 2003-02-22 | 2005-07-01 | 삼성전자주식회사 | 면적을 감소시키는 구조를 가지는 lcd의 소스 구동 회로 |
US7564454B1 (en) * | 2004-12-06 | 2009-07-21 | National Semiconductor Corporation | Methods and displays having a self-calibrating delay line |
KR101197057B1 (ko) * | 2005-12-12 | 2012-11-06 | 삼성디스플레이 주식회사 | 표시 장치 |
JP5142483B2 (ja) * | 2006-05-30 | 2013-02-13 | 株式会社東芝 | 半導体装置及び表示装置 |
JP4941470B2 (ja) * | 2006-09-28 | 2012-05-30 | 富士通株式会社 | 半導体集積装置及び半導体集積装置の消費電力平準化方法 |
KR100829778B1 (ko) | 2007-03-14 | 2008-05-16 | 삼성전자주식회사 | 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법 |
KR101422081B1 (ko) * | 2007-08-28 | 2014-07-23 | 삼성전자주식회사 | 소스 드라이버, 그것을 포함함 디스플레이 장치, 그것을포함한 디스플레이 시스템 및 그것의 출력 방법 |
TWI345693B (en) * | 2007-11-06 | 2011-07-21 | Novatek Microelectronics Corp | Circuit device and related method for mitigating emi |
KR100897173B1 (ko) * | 2007-12-06 | 2009-05-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
JP5534968B2 (ja) * | 2010-06-15 | 2014-07-02 | シャープ株式会社 | 液晶表示装置および電子情報機器 |
JP5457286B2 (ja) * | 2010-06-23 | 2014-04-02 | シャープ株式会社 | 駆動回路、液晶表示装置、および電子情報機器 |
JP5449464B2 (ja) * | 2012-06-27 | 2014-03-19 | シャープ株式会社 | タッチパネルコントローラ、タッチパネル装置および電子情報機器 |
JP6135169B2 (ja) * | 2013-02-14 | 2017-05-31 | 株式会社リコー | インターフェース回路 |
JP6263862B2 (ja) * | 2013-04-26 | 2018-01-24 | 株式会社Jvcケンウッド | 液晶表示装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4563676A (en) * | 1983-01-25 | 1986-01-07 | Tandy Corporation | Computer |
JPS60171531A (ja) * | 1984-02-17 | 1985-09-05 | Ricoh Co Ltd | デ−タ処理装置のインタ−フエ−ス回路 |
US4623925A (en) * | 1984-10-31 | 1986-11-18 | Rca Corporation | Television receiver having character generator with non-line locked clock oscillator |
JP2655650B2 (ja) * | 1987-08-18 | 1997-09-24 | 三菱電機株式会社 | 時間軸補正装置 |
US4821297A (en) * | 1987-11-19 | 1989-04-11 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital phase locked loop clock recovery scheme |
JPH0250739U (ja) * | 1988-10-03 | 1990-04-10 | ||
JPH02278283A (ja) * | 1989-04-20 | 1990-11-14 | Fujitsu Ltd | 表示装置の表示電流供給方式 |
JP2718557B2 (ja) * | 1989-12-20 | 1998-02-25 | 三田工業株式会社 | 出力制御回路 |
JPH04366886A (ja) * | 1991-06-13 | 1992-12-18 | Nec Corp | 表示装置 |
JPH05274258A (ja) * | 1992-03-26 | 1993-10-22 | Hitachi Ltd | データ処理装置間の信号伝達方法 |
JPH0644149A (ja) * | 1992-04-20 | 1994-02-18 | Nec Corp | 同時切替制限器 |
JP3135748B2 (ja) * | 1993-06-21 | 2001-02-19 | 株式会社東芝 | 表示データ駆動用集積回路 |
JP2889113B2 (ja) * | 1994-04-26 | 1999-05-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム |
US5949397A (en) * | 1994-08-16 | 1999-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Peripheral driver circuit of Liquid crystal electro-optical device |
US6011533A (en) * | 1995-08-30 | 2000-01-04 | Seiko Epson Corporation | Image display device, image display method and display drive device, together with electronic equipment using the same |
KR100186556B1 (ko) * | 1996-05-15 | 1999-05-01 | 구자홍 | 액정표시장치 |
KR100393669B1 (ko) | 1996-08-20 | 2003-10-17 | 삼성전자주식회사 | 액정 표시 장치의 듀얼 클럭 소스 구동회로 |
-
1998
- 1998-04-01 JP JP08852598A patent/JP3993297B2/ja not_active Expired - Lifetime
- 1998-10-09 US US09/168,565 patent/US6320572B1/en not_active Expired - Lifetime
- 1998-11-19 KR KR1019980049834A patent/KR100327782B1/ko not_active IP Right Cessation
- 1998-12-03 TW TW087120054A patent/TW449970B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10096275B2 (en) | 2015-08-05 | 2018-10-09 | Nlt Technologies, Ltd. | Display apparatus and method of processing an image signal input to a display panel |
Also Published As
Publication number | Publication date |
---|---|
US6320572B1 (en) | 2001-11-20 |
TW449970B (en) | 2001-08-11 |
KR19990081786A (ko) | 1999-11-15 |
JPH11288339A (ja) | 1999-10-19 |
KR100327782B1 (ko) | 2002-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3993297B2 (ja) | 制御回路 | |
KR100475316B1 (ko) | 피크 주파수들에서의 감소된 전자기 간섭을 위한 다수의동기화된 신호들의 제어 가능 딜레이들 | |
JP4339317B2 (ja) | クロック乗換装置、及び試験装置 | |
EP0608972B1 (en) | Digital clock waveform generators | |
JP2889113B2 (ja) | 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム | |
US4961013A (en) | Apparatus for generation of scan control signals for initialization and diagnosis of circuitry in a computer | |
US7295048B2 (en) | Method and apparatus for generating spread spectrum clock signals having harmonic emission suppressions | |
US6407606B1 (en) | Clock generating apparatus | |
US5861764A (en) | Clock skew reduction using spider clock trace routing | |
US5281874A (en) | Compensated digital delay semiconductor device with selectable output taps and method therefor | |
JP4188457B2 (ja) | 液晶表示装置 | |
US7265590B2 (en) | Semiconductor apparatus for monitoring critical path delay characteristics of a target circuit | |
JP3502576B2 (ja) | クロック発生回路 | |
US20030038664A1 (en) | Semiconductor integrated circuit | |
US6040723A (en) | Interface circuit with high speed data transmission | |
JPH11249622A (ja) | 液晶表示装置および複数ポートのデータ出力部を有する集積回路 | |
KR20080022407A (ko) | 방사 emi 노이즈를 저감하는 pcb | |
JPH07249976A (ja) | 同時変化出力によるノイズの低減回路 | |
JPH11174406A (ja) | 集積回路およびそれを用いた液晶表示装置 | |
KR100268107B1 (ko) | 데이터 지연 조정 회로가 형성되어 있는 액정 표시 장치 | |
JPH10126228A (ja) | デジタル波形整形回路 | |
JP2010114823A (ja) | 画像処理装置 | |
JP2002287847A (ja) | 電磁界干渉発生防止装置 | |
KR20020034597A (ko) | 박막 트랜지스터 액정 표시 장치 | |
JPH0997123A (ja) | クロック信号分配装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |