TW449970B - Control circuit for liquid crystal display - Google Patents

Control circuit for liquid crystal display Download PDF

Info

Publication number
TW449970B
TW449970B TW087120054A TW87120054A TW449970B TW 449970 B TW449970 B TW 449970B TW 087120054 A TW087120054 A TW 087120054A TW 87120054 A TW87120054 A TW 87120054A TW 449970 B TW449970 B TW 449970B
Authority
TW
Taiwan
Prior art keywords
control circuit
phase difference
signal
circuit
delay
Prior art date
Application number
TW087120054A
Other languages
English (en)
Inventor
Tsutomu Takabayashi
Masaru Nishimura
Hirofumi Shinohara
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW449970B publication Critical patent/TW449970B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Digital Computer Display Output (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

449970 案號 87120054
五、發明說明（0) 發明背景 本發明係有關於-種控制電路，控制將信號供至處理多 數高速數位資料（digital data)的液晶顯示的顯示 - (display)部份的驅動電路，尤詳而言之，係有關於針對 控制電路的雜訊（noise)及不必要電磁輕射而提出對策的 控制電路。 習知將信號供至處理高速數位資料的液晶顯示的顯示部 份的驅動電路控制用控制電路由於切換數位信號，故會羞 生不必要電磁輻射，對其他機器造咸障礙。習知對策採行 接地電阻低減化，電路平衡化，濾波器設置，或以金屬框 ，遮蔽等辦法。此處所謂電路平衡化係指配線不交又’於 高速線下層設有接地電阻低的接地配線以作為雜訊回路而 配置者。 隨著數位電子技術進步，資料處理亦高速化，由於數位 信號的切換（switching)速度提高，故切換時的電氣變化 會電磁波輻射，為周邊電機機器帶來障礙。自昔迄今固然 採行接地電阻低減化，濾波器設置、配線配置等作為電路 位準（1 eve 1)的對策，惟’有關於成為發生源的液晶顯示 的時序控制器（t i m i n g c ο n t r ο 1 1 e r)對策則不充份。 又’在針對數位信號的傳播路徑上的雜訊及不必要輻射 所採對策方面’於配線基板上設有由電容器與電感器構成 的濾'波器。惟’在某一濾波常數下，會有濾波信號延遲變 大’無法確保就緒（set up)時間與持留（h〇ld)時間的情形 發生。因而有即使在濾波器選擇方面亦有限制的問題。
87120054,ptc 第4頁 2000. 08.16. 004 物970
4 7 Ο 一 案號 ,87120054 五 '發明說明（2) 發明概要 本發明申請 至顯示部份之 複數數位信號 本發明申請 複數數位信號 本發明申請 輸出複數數位 本發明申請 電路中，在數 遲時脈處理資 功能。 專利範 驅動電 ’可藉 專利範 ，並隔 專利範 信號並 專利範 個階段 料信號 曰 修正 圍弟1項之控制雷％ 一' 路之控制電路，：右係控制供給信號 選擇元件設定此；相位輪出 圍第2項之控制電&、 1 別電路U不同相位輸出 :同間隔’於數階段，設有相位差出。 圍第3項之控制電路設有以不同相位 隨時間變化相位差的功能。 圍第4項之控制電路具有於前述控制 ，對時脈信號設有相位差，藉由以延 ，保持相位差於前項所載數位信號的 本發明在針對雜訊及不必要 料過程中，變化數位信號的相 相也i ’以減少來自信號線的 來_電源與G N D的雜訊。 電磁波輻射以前述IC處理資 位’賦于流至信號線的電流 放射，減低同時切換所產生 於前述數位信號延遲過程中，藉由將資料群分成紅 (^)、綠（G )、藍（b )，可將資料切換的信號數均分。可將 資料切換時序相互錯開，減低同時切換。又，於前述數位 信號延遲過程中，若分別以R、G或B為紅、綠、藍，以0為 偶數畫素，以E為奇數晝素來表示，即可藉由以偶數晝素 資料、奇數晝素資料成份對基板上（OR)、（ER) ' (OG)、 (EG)、（OB)、組合中的每一晝素的匯流排（bus)配線 設定相位差’減低同一基板上的同時切換。
87120054.ptc
第 6 頁 2000. 08.16. 〇〇6 449970
449970 -------Μ. 871?ππί；/|_车月日_to._I_ 五、發明說明⑷ — DATAA KO-5)，DATAB i(0-5)及 DATAC i(0~5)分別標示資. 料線’圖右方為輪出侧。此等符號亦通用於圖5以下諸 圖。為方便計，姑認為延遲元件以外不造成信號波形延-遲。 如圖4所示’以延遲元件製作數種依時序延遲的時脈， 藉由以延遲時脈對資料閂鎖，使資料時序發生變化。此 時’複數數位信號以不同相位輸出，並於數個階段等間隔 設有相位差。於圖4之電路實例中，若可藉由延遲元件保 持2 n s相位差’資料信號即可藉圖4之電路，以不同相位輸 出’在3階段中，以2 n s或4 n s間隔設有相位差。 如圖4所示’相較於延遲元件通過資料信號線情形，可 大幅削減延遲元件數。圖5係一說明圖，顯示用來獲得圖 1、2及3所示信號的習知型資料時序延遲參考電路。使用 圖5所示習知型電路下，若資料數為18，延遲元件即需54 個。惟，舉例來說，若使用本發明電路，延遲元件卻可為 4個。甚而，由於閂鎖元件使用一向使用的閘極，故閘極 數增減沒有關係。 於圖4所示多工器中，分別地，（a，b) = (〇, 〇)時，將輸入 A的信號輸出，（a，b) = (i，〇)時，將輸入B的信號輸出，（a， b ) = ( 0，1 )時，將輸入^的信號輸出。輸入此多工器的信號 可設定於控制電路外部，可設定放射雜訊的最適條件的相 位差。如此即可藉由選擇賴多工器同步的相位變化的時 脈，設定相位差。因此，可在控制電路改變其功能，頻率 不同等時候’簡單設定放射雜訊的最適條件。如此，使數
87120054.ptc 第8頁 2000. 08.16.008 修正 可藉由時脈、延遲元件、多工 ，本實施形態之控制電路具有此 i號 87120054 五、發明說明（5) 位“说具有相位差之功能 器、閂鎖器或正反器獲得 種功能。 圖4係顯示=資料時序延遲參考電路實例之說明圖， 又，圖6係顯不時脈延遲電路之說明圖。如圖4所示，可使 數位信號具有數階段相位差。例如，時脈延遲分成3階段 時’可如圖4之時脈延遲電路部或圖6所示電路實例，於1 階段延遲信號出現當兒，藉由延遲元件等延遲電路有無分 歧，確實延遲4階段。藉由可如此延遲4階段，縮小使用環 境、閘極功能所造成延遲時間誤差的影響。圖7係一說明 圖，顯示使用圖5之電路之時脈延遲實例。 藉由使數位信號具有數階段相位差來產生新頻率分量。 例如’貫通電流在數位信號藉控制電路之輸出自H丨GH切換 成LOW時流動。圖8係顯示貫通電流波形之說明圖，貫通電 流波形如圖8所示’由於產生具有新頻率分量的電氣變 化’故產生雜訊之新頻率分量。此新高頻分量可藉由以不 同間隔的相位差輸出信號加以抑制。圖9係一說明圖，顯 示一設有不同間隔之相位差之實例。如圖9所示，藉由設 有不同.間隔的相位差，抑制前述雜訊之新頻率分量產生。 又’此時，①可藉由圖4或圖10所示延遲元件，緩衝器與 反相器的種類、數目與組合改變，改變延遲值。或者， ②若圖4所示延遲閛極（delay gate)完全相同，延遲元件 (b )部即短路，於多工器中（a，b) = ( 0 , 1)時，可輸出不同間 隔的相位差的信號。進一步，③藉由獨立自設定端子輸入
4499 7 Ο
449970
_案號 87120054_ 五、發明說明（7) 形態僅就其與實施形態i不同諸點以說明。 實施形態2 ° - 圖12係一說明圖，顯示持留時間（hdT)保留有裕度情· 形。圖13係-說明圖’顯示反轉時脈，確保 (stT)與持留時間的裕度情形。在藉由以電容器與電感器 構成的雜讯濾波器擴大數位信號的延遲情形下，如圖*1 2所 不，於無法確保就緒時間與持留時間的狀況中，藉由如前 述延遲電路或如圖13所示反轉時脈時號，將所觀察的主時 脈1遲1/2波長份，或使其前進，即可確保就 留時間。 τ ±=即使反轉前述時脈信號仍無法綠保就緒時間與持留 =時，以延遲元件延遲時脈信號來確保就緒時間與持留 m匕情形下’亦可藉由以分別延遲的時脈處理資料 #被’使時脈信號具有數階.段相位差。 若可藉由設定時脈信號的延遲量來決定，即藉由依 夺間與持留，時間調節時脈信號的時序，確保就緒 曰^間與持留時間的裕度。 的範圍第1項之控制電路可奏得賦予流至信號線 =位差而減少來自信號線的故射的效果。並可奏得 f vIC”日寺切換所造*來自，源、.Gnd的放•的效果。 可藉由設定使所設相位差變化，⑨即使是任意動 车 藉由設 差，透過較佳相位差設計後 ^又心雜崎估階段予以決定，俾抑制新頻 產
87120054.ptc
449970 , _案號87120054_年月曰 修正_ 五、發明說明（8) 申請專利範圍第2項之控制電路，可藉由賦予不同間隔-之相位差，分散信號波形的新產生頻率分量，而奏得可分 散雜訊不必要輻射帶域的效果。 申請專利範圍第3項之控制電路，可藉由賦予不同間隔 之相位差，分散信號波形的新產生頻率分量，而奏得可分 散雜訊、不必要賴射帶域的效果。 申請專利範圍第4項之控制電路具有可大幅削減閘極 數，並使電路構成單純化的效果。 本發明實施形態亦適用於電漿顯示裝置（P1 a s m a d i s ρ 1 a y) ( P D P)等，處理其他數位信號之控制電路，其效 果相同。
87120054.ptc 第12頁 2000, 08. 16. 012 449 9 7 ο Λ_L· 曰 修正 圖式簡單綱^^~^U2〇〇5< 圖1係顯承 圖2係|員糸發明一實施形態之波形時序之說明圖。 圖3係_乐，明一實施形態之波形時序之說明圖。 圖4係_吊發明一實施形態之波形時序之說明圖。 延遲參考電略來獲得本發明於第1圖中的信號的資料時序 圖5係顯示之說明圖。 信號之數位_用來獲得本發明一實施形態中習知型態第1圖 圖6係顯示序延遲參考電路之說明圖。 圖。 ’、本备明其他實施形態中時脈延遲電路之說明 圖7係顯卞太 圖。 ^ 發明其他實施形態中延遲時脈波形之說明 圖8係_千士 電力雜鈕、/'本發明其他實施形態中貫通電流所產生輸入 FI Q '皮形之說明圖。 差波形之、:'本發明其他實施形態中具有不同間隔之相位 〈時序說明圖。 圖1 0係__ 、 差間隔可—說明圖，顯示本發明其他實施形態之信號相位 隨時間變化的電路實例。 圖 1 1 係—·»·« no 罢眩除5兒明圖’顯示本發明其他實施形態之信號相位 差=h k時間變化的信號波形圖。 圖1 2係—Λ ν 留時門^ ''說明圖’顯示本發明其他實施形態之不保留持 dT)之裕度（margin)之例子。 圖1 3 Ί争 就绪時間么明圖’顯示自第12圖所示者反轉時脈’確保 UStT)與持留時間（hdT)之裕度之例子。
圖14係龜-π I τ _不習知液晶顯示器的全體構成圖。 圖1 5係顯—』 ___^不圖1 4所示之時序控制部之内部構成圖
87120054.ptc 第13頁
87120054.ptc 第14頁 2000. 08.16.014

Claims (1)

  1. “99 7 Ο t 號 8712f)nR/<
    1讀專利範圍
    β 電路者種其係控制供給信號至顯示部份之驅動 可藉選擇元件設定^相有〃 β不同相位輪出複數數位信號， 2.如申請專利；圍第Γ之功能。 位輪出複數數位信Ϊ第1/之控'電路 位差。 現並隔不同間隔， ，其中，以不同相 於數個階段設有相 Ί立输出複數數位作缺 Ai. ^ S 述控制電路中，友赵袖員之&制電路，其中，具有於則 由延遲時脈信號ίί:ί!，.使時脈信號具有相位差，藉 能。 使别述數位信號具有相位差的功 中，旦I明專利氣圍第1、2、3、4或5項之控制電路’其 於铲^斤y於前述控制電路中藉由在數個階段設定相位差 於輸出時脈信號而配置的功能。 如申印專利範圍第！項之控制電路，其中，具有以不 W立輸出複數數位信號且相位差隨時間變化的功能。 8.如申請專利範圍第丨項之控制電路，苴中，具有以不 同相位輸出複數數位信號並設定相位差的功能。 •.如申凊專利範圍第了項之控制電路，其中，具有於前 述控制電路中’在數個階段’使時脈信號具有相位差，藉 由延遲時脈處理’使前述數位信號具有相位差的功能。
    第15頁 4 499 7 0
    87120054.pic 第16頁
TW087120054A 1998-04-01 1998-12-03 Control circuit for liquid crystal display TW449970B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08852598A JP3993297B2 (ja) 1998-04-01 1998-04-01 制御回路

Publications (1)

Publication Number Publication Date
TW449970B true TW449970B (en) 2001-08-11

Family

ID=13945265

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120054A TW449970B (en) 1998-04-01 1998-12-03 Control circuit for liquid crystal display

Country Status (4)

Country Link
US (1) US6320572B1 (zh)
JP (1) JP3993297B2 (zh)
KR (1) KR100327782B1 (zh)
TW (1) TW449970B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4156075B2 (ja) * 1998-04-23 2008-09-24 株式会社半導体エネルギー研究所 画像表示装置
JP3544470B2 (ja) * 1998-04-28 2004-07-21 株式会社アドバンスト・ディスプレイ 液晶表示装置
KR100734927B1 (ko) * 1999-12-27 2007-07-03 엘지.필립스 엘시디 주식회사 액정표시장치
JP2002014651A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 表示装置
JP3804447B2 (ja) 2000-12-20 2006-08-02 セイコーエプソン株式会社 画像読み取り装置
JP4695770B2 (ja) * 2001-03-28 2011-06-08 パナソニック株式会社 プラズマディスプレイ装置
EP1627415A4 (en) * 2003-02-22 2007-09-19 Michael J Labowsky ION MOBILITY SEPARATION DEVICE
KR100498489B1 (ko) * 2003-02-22 2005-07-01 삼성전자주식회사 면적을 감소시키는 구조를 가지는 ｌｃｄ의 소스 구동 회로
US7564454B1 (en) * 2004-12-06 2009-07-21 National Semiconductor Corporation Methods and displays having a self-calibrating delay line
KR101197057B1 (ko) * 2005-12-12 2012-11-06 삼성디스플레이 주식회사 표시 장치
JP5142483B2 (ja) * 2006-05-30 2013-02-13 株式会社東芝 半導体装置及び表示装置
WO2008038391A1 (fr) * 2006-09-28 2008-04-03 Fujitsu Limited Appareil intégré semi-conducteur et procédé de nivellement de la consommation de puissance d'un appareil intégré semi-conducteur
KR100829778B1 (ko) 2007-03-14 2008-05-16 삼성전자주식회사 드라이버, 이를 포함하는 디스플레이 장치 및 데이터가동시에 전송될 때 발생되는 노이즈를 감소시키기 위한 방법
KR101422081B1 (ko) * 2007-08-28 2014-07-23 삼성전자주식회사 소스 드라이버, 그것을 포함함 디스플레이 장치, 그것을포함한 디스플레이 시스템 및 그것의 출력 방법
TWI345693B (en) * 2007-11-06 2011-07-21 Novatek Microelectronics Corp Circuit device and related method for mitigating emi
KR100897173B1 (ko) * 2007-12-06 2009-05-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP5534968B2 (ja) * 2010-06-15 2014-07-02 シャープ株式会社 液晶表示装置および電子情報機器
JP5457286B2 (ja) 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器
JP5449464B2 (ja) * 2012-06-27 2014-03-19 シャープ株式会社 タッチパネルコントローラ、タッチパネル装置および電子情報機器
JP6135169B2 (ja) * 2013-02-14 2017-05-31 株式会社リコー インターフェース回路
JP6263862B2 (ja) * 2013-04-26 2018-01-24 株式会社Ｊｖｃケンウッド 液晶表示装置
JP2017032974A (ja) 2015-08-05 2017-02-09 Ｎｌｔテクノロジー株式会社 表示装置及びプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563676A (en) * 1983-01-25 1986-01-07 Tandy Corporation Computer
JPS60171531A (ja) * 1984-02-17 1985-09-05 Ricoh Co Ltd デ−タ処理装置のインタ−フエ−ス回路
US4623925A (en) * 1984-10-31 1986-11-18 Rca Corporation Television receiver having character generator with non-line locked clock oscillator
JP2655650B2 (ja) * 1987-08-18 1997-09-24 三菱電機株式会社 時間軸補正装置
US4821297A (en) * 1987-11-19 1989-04-11 American Telephone And Telegraph Company, At&T Bell Laboratories Digital phase locked loop clock recovery scheme
JPH0250739U (zh) * 1988-10-03 1990-04-10
JPH02278283A (ja) * 1989-04-20 1990-11-14 Fujitsu Ltd 表示装置の表示電流供給方式
JP2718557B2 (ja) * 1989-12-20 1998-02-25 三田工業株式会社 出力制御回路
JPH04366886A (ja) * 1991-06-13 1992-12-18 Nec Corp 表示装置
JPH05274258A (ja) * 1992-03-26 1993-10-22 Hitachi Ltd データ処理装置間の信号伝達方法
JPH0644149A (ja) * 1992-04-20 1994-02-18 Nec Corp 同時切替制限器
JP3135748B2 (ja) * 1993-06-21 2001-02-19 株式会社東芝 表示データ駆動用集積回路
JP2889113B2 (ja) * 1994-04-26 1999-05-10 インターナショナル・ビジネス・マシーンズ・コーポレイション 遅延発生装置、デ−タ処理システム及びデ−タ伝送システム
US5949397A (en) * 1994-08-16 1999-09-07 Semiconductor Energy Laboratory Co., Ltd. Peripheral driver circuit of Liquid crystal electro-optical device
KR100264506B1 (ko) * 1995-08-30 2000-09-01 야스카와 히데아키 화상 표시 장치와 화상 표시 방법과 표시 구동 장치와 이를 이용한 전자기기
KR100186556B1 (ko) * 1996-05-15 1999-05-01 구자홍 액정표시장치
KR100393669B1 (ko) 1996-08-20 2003-10-17 삼성전자주식회사 액정 표시 장치의 듀얼 클럭 소스 구동회로

Also Published As

Publication number Publication date
US6320572B1 (en) 2001-11-20
KR19990081786A (ko) 1999-11-15
JP3993297B2 (ja) 2007-10-17
JPH11288339A (ja) 1999-10-19
KR100327782B1 (ko) 2002-09-26

Similar Documents

Publication Publication Date Title
TW449970B (en) Control circuit for liquid crystal display
US10389303B2 (en) Integrated circuit comprising fractional clock multiplication circuitry
KR101521706B1 (ko) 게이트 구동 회로, 어레이 기판 및 디스플레이 장치
KR100290434B1 (ko) 가변지연회로및그것을이용한클럭신호공급유니트
JP3361925B2 (ja) 集積回路
US7616038B2 (en) Clock modulation circuit for correcting duty ratio and spread spectrum clock generator including the same
US8023553B2 (en) Circuits for generating delayed high frequency clock signals used in spread-spectrum clocking
CN109427307B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN113948030B (zh) 一种显示信号产生装置、驱动装置、显示装置
EP0771075A2 (en) Phase locked loop having voltage controlled oscillator utilizing combinational logic
JP3986103B2 (ja) 半導体集積回路
JP3732556B2 (ja) クロック供給回路
JPH08148982A (ja) 半導体集積回路
JP2006527569A (ja) 高分解能ｐｗｍ発生器又はディジタル制御発振器
JP2001312328A (ja) クロック信号生成回路
US20030038664A1 (en) Semiconductor integrated circuit
JP4145790B2 (ja) データ通信バスを持つ電子装置
JPH10242835A (ja) 出力回路、半導体集積回路、及び電子回路装置
JP4037116B2 (ja) 遅延調整回路装置、これを用いた半導体集積回路装置および遅延調整方法
JP2690083B2 (ja) 半導体集積回路装置
JP2014174692A (ja) 半導体装置
JPS6282716A (ja) 信号遅延用ｃｍｏｓ集積回路
JP2598417B2 (ja) ディジタル情報処理装置
JPH0918299A (ja) パルス幅補正回路
JPH03191407A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent