KR20090022052A - 액정 표시 장치의 데이터 구동 장치 및 방법 - Google Patents

Abstract

본 발명은 데이터 드라이버의 피크 전류를 감소시키기 위하여, 소스 출력 이네이블 신호를 서로 위상으로 지연시켜서 데이터 드라이버의 데이터 출력 타이밍을 분산시킨다. 이에 따라, 데이터 드라이버의 피크 전류가 분산되면서 감소하게 되므로 피크 전류로 인한 EMI 노이즈 및 소비 전력을 감소시키고, 액정 표시 장치를 안정적으로 구동할 수 있다.

Description

액정 표시 장치의 데이터 구동 장치 및 방법{APPARATUS AND METHOD FOR DRIVING DATA OF LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치에 관한 것으로, 특히 데이터 드라이버의 출력 피크 전류를 감소시킴으로써 전자기적 간섭 노이즈를 최소화할 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법에 관한 것이다.

액정 표시 장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정은 굴절율, 유전율 등이 분자 장축 방향과 단축 방향에 따라 서로 다른 이방성 성질을 갖고 분자 배열과 광학적 성질을 쉽게 조절할 수 있다. 이를 이용한 액정 표시 장치는 전계의 크기에 따라 액정 분자들의 배열 방향을 가변시켜 광 투과율을 조절함으로써 영상을 표시한다.

액정 표시 장치는 다수의 화소들이 매트릭스 형태로 배열된 액정 패널과, 액정 패널의 게이트 라인을 구동하는 게이트 드라이버와, 액정 패널의 데이터 라인을 구동하는 데이터 드라이버 등을 포함한다.

액정 패널의 각 화소는 데이터 신호에 따라 광투과율을 조절하는 적, 녹, 청 서브화소의 조합으로 원하는 색을 구현한다. 각 서브화소는 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터, 박막 트랜지스터와 접속된 액정 커패시터를 구비한다. 액정 커패시터는 박막 트랜지스터를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광투과율을 조절한다.

게이트 드라이버는 액정 패널의 게이트 라인들을 순차적으로 구동한다.

데이터 드라이버는 게이트 라인들 각각이 구동될 때마다 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 액정 패널의 데이터 라인들로 공급한다. 이때, 데이터 드라이버는 도 1에 도시된 바와 같이 소스 출력 이네이블(Source Output Enable; 이하 SOE) 신호에 응답하여 한 수평 라인에 해당하는 데이터 신호들(Vout)을 동시 출력한다. 데이터 신호들(Vout)의 동시 출력으로 인하여, 데이터 드라이버의 출력 타이밍에서 출력 전류(Iout)가 급격히 상승하는 피크 전류가 발생한다.

데이터 드라이버의 높은 피크 전류로 인하여 종래의 액정 표시 장치에서는 전자기적 간섭(Electromagnetic Interference; 이하 EMI) 노이즈가 발생하는 문제점이 있다. 액정 표시 장치가 대형화되면서 데이터 드라이버의 출력 채널 및 로드가 증가하고, 이에 따라 데이터 드라이버의 피크 전류가 더욱 증가하여 EMI 노이즈가 더욱 증가되는 문제점이 있다. 또한, 데이터 드라이버의 높은 피크 전류는 소비 전력을 증가시키고, 액정 패널에도 영향을 주어 게이트 라인 및 게이트 드라이버를 오동작시키는 원인이 되기도 한다.

따라서, 본 발명의 해결하고자 하는 과제는 데이터 드라이버의 피크 전류를 분산시켜서 EMI 노이즈 및 소비 전력을 감소시키고, 액정 표시 장치를 안정적으로 구동할 수 있는 액정 표시 장치의 데이터 구동 장치 및 방법을 제공하는 것이다.

이를 위하여, 본 발명에 따른 액정 표시 장치의 데이터 구동 장치는 기준 소스 출력 이네이블 신호를 공급하는 타이밍 컨트롤러와; 상기 기준 소스 출력 이네이블 신호의 위상을 서로 다르게 지연시켜서 출력하는 다수의 위상 지연기와; 액정 패널의 데이터 라인들을 다수의 데이터 블록으로 분할 구동하는 다수의 데이터 IC를 포함하고, 상기 다수의 위상 지연기로부터 서로 다른 위상으로 출력된 다수의 소스 출력 이네이블 신호 각각에 응답하여 상기 다수의 데이터 IC의 데이터 출력 타이밍을 분산시키는 데이터 드라이버를 구비한다. 여기서, 다수의 위상 지연기는 상기 타이밍 컨트롤러와 상기 데이터 드라이버 사이에 접속된 인쇄 회로 기판 상에 실장되거나, 상기 다수의 데이터 IC 각각에 내장된다.

본 발명의 다른 특징에 따른 액정 표시 장치의 데이터 구동 장치는 기준 소스 출력 이네이블 신호를 서로 분리된 제1 및 제2 신호 라인으로 공급하는 타이밍 컨트롤러와; 상기 제1 신호 라인과 접속되고, 액정 패널의 제1 부분의 데이터 라인들을 분할 구동하는 다수의 데이터 IC들을 포함하는 제1 데이터 드라이버와; 상기 제2 신호 라인과 접속되고, 상기 액정 패널의 제2 부분의 데이터 라인들을 분할 구동하는 다수의 데이터 IC들을 포함하는 제2 데이터 드라이버와; 상기 제1 데이터 드라이버의 데이터 IC들에 각각 내장되어 상기 제1 신호 라인으로부터의 상기 기준 소스 출력 이네이블 신호를 서로 다른 위상으로 지연시키는 제1 그룹의 위상 지연기들과; 상기 제2 데이터 드라이버의 데이터 IC들에 각각 내장되어 상기 제2 신호 라인으로부터의 상기 기준 소스 출력 이네이블 신호를 서로 다른 위상으로 지연시키는 제2 그룹의 위상 지연기들을 포함한다.

상기 다수의 위상 지연기는 상기 다수의 데이터 IC 각각에 구비된 옵션핀의 옵션값에 응답하여 상기 기준 소스 출력 이네이블 신호를 서로 다른 위상으로 지연시킨다.

상기 다수의 위상 지연기에서 각각 출력되는 다수 소스 출력 이네이블 신호의 위상차는 균등하게 설정된다.

상기 다수의 소스 출력 이네이블 신호의 위상 지연시간은 상기 다수의 데이터 IC가 상기 타이밍 컨트롤러로부터 멀어질 수록 순차적으로 증가하거나, 감소한다.

상기 다수의 위상 지연기 각각은 상기 타이밍 컨트롤러에서 공급되는 소스 쉬프트 클럭을 카운팅하여 위상이 서로 다른 다수의 클럭을 출력하는 카운터와; 상기 옵션값에 응답하여 카운터로부터의 다수의 클럭 중 하나의 클럭을 선택하여 출력하는 제1 멀티플렉서와; 상기 제1 멀티플렉서로부터의 클럭에 응답하여 상기 기준 소스 출력 이네이블 신호를 순차적으로 쉬프트시켜서 위상이 서로 다른 다수의 소스 출력 이네이블 신호를 출력하는 쉬프트 레지스터와; 상기 옵션값에 응답하여 상기 쉬프트 레지스터로부터의 다수의 소스 출력 이네이블 신호 중 하나를 선택하 여 출력하는 제1 멀티플렉서를 구비한다.

본 발명의 다른 특징에 따른 액정 표시 장치의 데이터 구동 방법은 기준 소스 출력 이네이블 신호를 생성하는 단계와; 상기 기준 소스 출력 이네이블 신호의 위상을 지연시켜서 서로 다른 위상을 갖는 다수의 다수의 소스 출력 이네이블 신호를 생성하는 단계와; 상기 다수의 소스 출력 이네이블 신호에 응답하여 다수의 데이터 라인으로 출력되는 데이터의 출력 타이밍을 분산시키는 단계를 포함한다.

본 발명에 따른 액정 표시 장치의 데이터 구동 장치 및 방법은 SOE 신호의 위상을 지연시켜서 데이터 신호의 출력 타이밍을 분산시킴으로써 데이터 드라이버의 피크 전류가 분산되면서 감소되게 한다. 이에 따라, 데이터 드라이버의 피크 전류로 인한 EMI와 소비 전력을 감소시킬 수 있고, 게이트 라인 및 게이트 드라이버의 오동작을 방지할 수 있다.

상기 특징 외에 본 발명의 다른 특징 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

도 2는 본 발명의 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이고, 도 3은 도 2에 도시된 데이터 구동 장치의 구동 파형도이다.

도 2에 도시된 액정 표시 장치의 데이터 구동 장치는 SOE 신호를 포함한 제어 신호들과 영상 데이터를 공급하는 타이밍 컨트롤러(2)와, 타이밍 컨트롤러(2)의 제어로 액정 패널의 데이터 라인들(DL)로 구동하는 다수의 데이터 집적 회로(Integrated Circuit; 이하 IC)(D-IC1~D-ICn)를 포함하는 데이터 드라이버(4)와, 타이밍 컨트롤러(2)로부터의 SOE 신호의 위상을 서로 다르게 지연시켜서 상기 다수의 데이터 IC(D-IC1~D-ICn)의 데이터 출력 타이밍이 분산되게 제어하는 다수의 위상 지연기(D1~Dn)을 포함하는 위상 지연 회로(6)를 구비한다. 도 3은 도 2에 도시된 데이터 드라이버(4)의 출력 전압(Vout_1~Vout_n) 및 출력 전류(Iout), 다수의 위상 지연기(D1~Dn)에서 서로 다르게 위상 지연되어 출력된 SOE1 내지 SOEn을 나타낸다.

타이밍 컨트롤러(2)는 외부로부터의 영상 데이터를 정렬하여 데이터 드라이버(4)로 공급한다. 또한, 타이밍 컨트롤러(2)는 외부로부터의 동기 신호, 예를 들면 데이터의 유효 구간을 알리는 데이터 이네이블 신호, 데이터의 전송 주파수를 결정하는 도트 클럭을 이용하여 데이터 드라이버(4)를 제어하는 다수의 데이터 제어 신호를 생성하여 공급하고, 이때 외부로부터의 수평 동기 신호와 수직 동기 신호를 더 이용하기도 한다. 다수의 데이터 제어 신호는 데이터 드라이버(4)의 데이터 출력기간을 제어하는 SOE 신호, 데이터 샘플링의 시작을 지시하는 소스 스타트 펄스, 데이터의 샘플링 타이밍을 제어하는 소스 쉬프트 클럭(Source Shift Clork; 이하 SSC), 데이터 전압의 극성을 제어하는 극성 제어 신호 등을 포함한다.

위상 지연 회로(6)에 포함된 다수의 위상 지연기(D1~Dn)은 타이밍 컨트롤러(2)로부터의 SOE 신호를 서로 다른 위상으로 지연시켜서, 도 3와 같이 위상이 서로 다른 SOE1 내지 SOEn 신호를 각각 출력한다. 다수의 위상 지연기(D1~Dn) 각각 은 옵션 신호(OP)에 따라 타이밍 컨트롤러(2)로부터의 SSC을 서로 다른 계수로 카운트하고, 서로 다른 카운트 계수 만큼 SOE 신호의 위상을 지연시켜서 SOE1 내지 SOEn 신호를 각각 출력한다. 위상 지연기(D1~Dn) 각각의 상세 회로는 후술하기로 한다.

데이터 드라이버(4)의 다수의 데이터 IC(D-IC1~D-ICn)는 한 수평기간에서 타이밍 컨트롤러(2)로부터의 소스 스타트 펄스를 SSC에 따라 쉬프트시키면서 순차적인 샘플링 신호를 생성하고, 생성된 샘플링 신호에 응답하여 타이밍 컨트롤러(2)로부터의 데이터를 순차적으로 래치한다. 그리고, 다수의 데이터 IC(D-IC1~D-ICn) 각각은 한 수평기간에서 순차적으로 래치된 한 수평 라인분의 데이터를 다음 수평기간의 SOE1 내지 SOEn 신호 각각의 라이징 타임에서 병렬 래치하여 아날로그 데이터 신호로 변환한다. 그리고, 다수의 데이터 IC(D-IC1~D-ICn) 각각은 서로 다르게 위상 지연된 SOE1 내지 SOEn 신호 각각의 폴링 타임에 응답하여 서로 다른 데이터 출력 타이밍에서 아날로그 데이터 신호를 액정 패널의 해당 데이터 라인들(DL)로 출력한다. 이에 따라, 다수의 데이터 IC(D-IC1~D-ICn)의 데이터의 출력 타이밍이 분산됨으로써, 즉 다수의 데이터 IC(D-IC1~D-ICn)에서 출력되는 데이터 전압(Vout_1~Vout_n)의 라이징 또는 폴링 타이밍이 도 3과 같이 분산됨으로써 출력 전류(Iout)의 피크치도 분산되면서 감소한다. 따라서, 본 발명은 출력 전류(Iout)의 피크치로 인한 EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.

한편, SOE1 내지 SOEn 신호의 위상 지연 시간은, 다수의 데이터 IC(D-IC1~D- ICn)에서 출력되는 데이터 전압(Vout_1~Vout_n)의 출력 타이밍 차이로 인한 데이터 충전량 편차가 나타나지 않도록, 데이터 라인들(DL)의 데이터 충전 시간을 충분히 확보할 수 있는 범위, 예를 들면 0 보다 크고 500ns 보다 작은 범위내에서 결정되는 것이 바람직하다. 또한, SOE1 내지 SOEn 신호의 위상차는 균일한 것이 바람직하다.

위상 지연 회로(6)는 타이밍 컨트롤러(2)와 데이터 드라이버(4)를 중계하는 인쇄 회로 기판(Printed Circuit Board; 이하 PCB)(미도시)에 실장되거나, 다수의 데이터 IC(D-IC1~D-ICn) 각각에 내장될 수 있다.

도 4는 본 발명의 다른 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다.

도 4에 도시된 데이터 구동 장치는 타이밍 컨트롤러(10)로부터의 SOE 신호를 공급하는 제1 SOE 신호 라인(11)과 공통 접속된 다수의 데이터 IC(D-IC1~D-IC4)를 포함하는 제1 데이터 드라이버(32)와, 타이밍 컨트롤러(10)로부터의 SOE 신호를 공급하는 제2 SOE 신호 라인(13)과 공통 접속된 다수의 데이터 IC(D-IC5~D-IC8)을 포함하는 제2 데이터 드라이버(34)를 구비하고, 다수의 데이터 IC(D-IC1~D-IC8) 각각은 SOE 신호의 위상을 서로 다르게 지연시키는 위상 지연기(D1~D8)를 각각 포함한다. 도 4에서는 타이밍 컨트롤러(10)와 제1 및 제2 데이터 드라이버(32, 34) 사이에 접속된 SOE 신호 라인(11, 13)만 도시하고 다른 신호 라인들은 생략한다.

타이밍 컨트롤러(10)는 외부로부터 입력된 데이터를 정렬하고 제1 데이터 드라이버(32)로 공급될 제1 데이터와, 제2 데이터 드라이버(34)로 공급될 제2 데이터 로 분리하여 출력한다. 또한, 타이밍 컨트롤러(10)는 SOE 신호를 포함한 제1 및 제2 데이터 제어 신호를 제1 및 제2 데이터 드라이버(32, 34)로 분리하여 공급한다. 제1 데이터 제어 신호는 제2 데이터 제어 신호와 동일하다.

제1 데이터 드라이버(32)의 데이터 IC들(D-IC1~D-IC4)는 타이밍 컨트롤러(10)로부터의 제1 데이터를 순차적으로 래치하고, 이와 동시에 제2 데이터 드라이버(34)의 데이터 IC들(D-IC5~D-IC8)도 타이밍 컨트롤러(10)로부터의 제2 데이터를 순차적으로 래치한다. 그리고, 데이터 IC들(D-IC1~D-IC8)은 내장된 위상 지연기(D1~D8)에 의해 위상 지연 시간이 서로 다른 SOE에 응답하여, 래치된 데이터를 아날로그 데이터로 변환하고, 변환된 아날로그 데이터를 서로 다른 출력 타이밍에서 해당 데이터 라인들로 공급한다.

데이터 IC들(D-IC1~D-IC8)에 내장된 위상 지연기(D1~D8) 각각은 옵션값(S1S2S3)에 응답하여 SOE 신호의 위상을 서로 다르게 지연시킨다. 위상 지연시간을 결정하는 옵션값(S1S2S3)은 데이터 IC들(D-IC1~D-IC8) 각각에 구비된 3개의 옵션핀(S1, S2, S3)이 접속된 전원(VCC, GND)에 따라 "000" 내지 "111" 중 어느 하나로 결정된다. 예를 들면, 도 4와 같이 D-IC1, D-IC2, ...D-IC8의 순서로 옵션값(S1S2S3)이 증가하는 경우 SOE 신호의 위상 지연시간도 D-IC1, D-IC2, ...D-IC8의 순서로 증가한다. 이와 달리, D-IC4, D-IC5, D-IC3, D-IC6, D-IC2, D-IC7, D-IC1, D-IC8의 순서로, 즉 제1 데이터 드라이버(32)의 데이터 IC와, 제2 데이터 드라이버(34)의 데이터 IC가 교번되는 순서로 옵션값(S1S2S3), 즉 SOE 신호의 위상 지연 시간이 증가할 수 있다. 후자의 경우 데이터 IC 별로 설정된 SOE 신호의 위 상 지연시간을 예를 들면 다음 표 1과 같고, 데이터 충전 편차를 방지하기 위하여 데이터 IC들 사이의 위상차는 균등하게 설정되는 것이 바람직하다.

D-IC	옵션값(S1S2S3)	지연시간1	지연시간2
D-IC4	000	10ns	20ns
D-IC5	001	20ns	40ns
D-IC3	010	30ns	60ns
D-IC6	011	40ns	80ns
D-IC2	100	50ns	100ns
D-IC7	101	60ns	120ns
D-IC1	110	70ns	140ns
D-IC8	111	80ns	160ns

이에 따라, 본 발명은 SOE의 서로 다른 위상 지연시간에 응답하여 데이터 IC(D-IC1~D-IC8)의 데이터 출력 타이밍이 분산되므로 출력 전류(Iout)의 피크치가 분산되면서 감소한다. 따라서, 본 발명은 출력 전류(Iout)의 피크치로 인한 EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.

도 5는 도 4에 도시된 다수의 위상 지연기(D1~D8) 중 하나의 위상 지연기의 내부 구성을 도시한 블록도이고, 도 6은 도 5에 도시된 2진 카운터(12)의 상세 회로를, 도 7은 도 5에 도시된 쉬프트 레지스터(16)의 상세 회로를 도시한 것이다.

도 5에 도시된 위상 지연기는 SSC를 카운팅하여 서로 다른 위상을 갖는 4개의 클럭(CLK1~CLK4)을 출력하는 2진 카운터(12)와, 2진 카운터(12)에서 출력된 4개의 클럭(CLK1~CLK4) 중 어느 하나를 선택하여 출력하는 제1 멀티플렉서(Multiflexer; 이하 MUX)(14)와, 제1 MUX(14)로부터의 클럭(CLK)에 응답하여 SOE 신호를 쉬프트시켜서 순차적으로 위상 지연된 SOE1 내지 SOE8 신호를 출력하는 쉬프트 레지스터(16)와, 쉬프트 레지스터(16)에서 출력된 SOE1 내지 SOE8 신호 중 하나를 선택하여 출력하는 제2 MUX(18)를 구비한다.

2진 카운터(12)는 SSC를 카운팅하여 위상이 서로 다른 제1 내지 제4 클럭, 즉 4상 클럭(CLK1~CLK4)을 출력한다. 이를 위하여, 2진 카운터(12)는 도 6에 도시된 바와 같이 제1 내지 제4 JK 플립필롭(FF1~FF4)를 구비한다. 제1 내지 제4 JK 플립플롭(FF1~FF4)의 클럭단자에는 SSC가 공통으로 입력되고, JK 입력단자에는 이네이블 신호와 이전단 플립플롭의 출력(Q)을 논리곱 연산하는 앤드 게이트(15)의 출력이 순차적으로 공급된다. 이에 따라, 제1 내지 제4 JK 플립플롭(FF1~FF4)은 SSC를 카운팅하여 SSC의 주기(T)마다 하이 상태가 쉬프트되는 제1 내지 제4 클럭(CLK1~CLK4)을 각각 출력한다. 이에 따라, 제1 내지 제4 클럭(CLK1~CLK4) 각각은 SSC 주기의 4배에 해당하는 주기(4T)와, 1/4의 듀티비를 갖으며, SSC 주기(T) 만큼씩 위상이 쉬프트 형태로 제1 내지 제4 JK 플립플롭(FF1~FF4) 각각에서 출력된다.

제1 MUX(14)는 옵션값(S1S2S3) 중 상위 2비트의 옵션값(S1S2)에 응답하여 2진 카운터(12)로부터의 제1 내지 제4 클럭(CLK1~CLK4) 중 하나를 선택하여 쉬프트 레지스터(16)로 출력한다.

쉬프트 레지스터(16)는 제1 MUX(14)로부터 출력된 클럭(CLK)에 응답하여 SOE 신호를 순차적으로 쉬프트시켜서 순차적으로 위상 지연된 SOE1 내지 SOE8을 출력한다. 이를 위하여, 쉬프트 레지스터(16)는 도 7에 도시된 바와 같이 SOE 신호의 입력 라인에 종속적으로 접속된 제1 내지 제8 JK 플립필롭(FF1~FF8)를 구비한다. 제1 내지 제4 JK 플립플롭(FF1~FF8)의 클럭단자에는 제1 MUX(14)에서 선택되어 출력된 제1 내지 제4 클럭(CLK1~CLK4) 중 어느 하나의 클럭(CLK)이 공통으로 입력된다. 제1 JK 플립플롭(FF1)는 J 입력단자에 SOE 신호를, K 입력단자에 인버터에 의해 반전된 SOE 신호를 입력하고, 제2 내지 제8 JK 플립플롭(FF1~FF8) 각각의 J,K 입력단자는 이전단 플립플롭의 Q, QB 출력단자와 각각 접속된다. 이에 따라, 제1 내지 제8 JK 플립플롭(FF1~FF8)은 SOE 신호가 클럭(CLK)의 하이 기간 만큼씩 순차적으로 지연된 SOE1 내지 SOE8 신호를 순차적으로 출력한다.

제2 MUX(18)는 옵션값(S1S2S3)에 응답하여 쉬프트 레지스터(16)에서 출력되는 SOE1 내지 SOE8 신호 중 어느 하나를 선택하여 출력한다.

이 결과, 본 발명의 다수의 데이터 IC(D-IC1~D-IC8)는 서로 다른 위상으로 지연된 SOE1 내지 SOEn 각각에 응답하여 데이터를 출력하므로, 데이터 출력 타이밍의 분산으로 출력 전류의 피크치를 분산시켜서 감소시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1의 종래 액정 표시 장치의 데이터 구동 파형도이다.

도 2는 본 발명의 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다.

도 3은 도 2에 도시된 데이터 구동 장치의 구동 파형도이다.

도 4는 본 발명의 다른 실시 예에 따른 액정 표시 장치의 데이터 구동 장치를 개략적으로 도시한 블록도이다.

도 5는 도 4에 도시된 한 위상 지연기의 내부 구성을 도시한 블록도이다.

도 6은 도 5에 도시된 2진 카운터의 상세 회로도이다.

도 7은 도 5에 도시된 쉬프트 레지스터의 상세 회로도이다.

<도면의 주요 부분에 대한 부호의 간단한 설명>

2, 10 : 타이밍 컨트롤러 11 : 제1 SOE 신호 라인

12 : 2진 카운터 13 : 제2 SOE 신호 라인

14 : 제1 MUX 16 : 쉬프트 레지스터

18 ; 제2 MUX 32 : 제1 데이터 드라이버

34 : 제2 데이터 드라이버

Claims (8)

1. 기준 소스 출력 이네이블 신호를 공급하는 타이밍 컨트롤러와;

   상기 기준 소스 출력 이네이블 신호의 위상을 서로 다르게 지연시켜서 출력하는 다수의 위상 지연기와;

   액정 패널의 데이터 라인들을 다수의 데이터 블록으로 분할 구동하는 다수의 데이터 IC를 포함하고, 상기 다수의 위상 지연기로부터 서로 다른 위상으로 출력된 다수의 소스 출력 이네이블 신호 각각에 응답하여 상기 다수의 데이터 IC의 데이터 출력 타이밍을 분산시키는 데이터 드라이버를 구비하는 액정 표시 장치의 데이터 구동 장치.
2. 청구항 1에 있어서,

   다수의 위상 지연기는

   상기 타이밍 컨트롤러와 상기 데이터 드라이버 사이에 접속된 인쇄 회로 기판 상에 실장되거나, 상기 다수의 데이터 IC 각각에 내장되는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
3. 기준 소스 출력 이네이블 신호를 서로 분리된 제1 및 제2 신호 라인으로 공급하는 타이밍 컨트롤러와;

   상기 제1 신호 라인과 접속되고, 액정 패널의 제1 부분의 데이터 라인들을 분할 구동하는 다수의 데이터 IC들을 포함하는 제1 데이터 드라이버와;

   상기 제2 신호 라인과 접속되고, 상기 액정 패널의 제2 부분의 데이터 라인들을 분할 구동하는 다수의 데이터 IC들을 포함하는 제2 데이터 드라이버와;

   상기 제1 데이터 드라이버의 데이터 IC들에 각각 내장되어 상기 제1 신호 라인으로부터의 상기 기준 소스 출력 이네이블 신호를 서로 다른 위상으로 지연시키는 제1 그룹의 위상 지연기들과;

   상기 제2 데이터 드라이버의 데이터 IC들에 각각 내장되어 상기 제2 신호 라인으로부터의 상기 기준 소스 출력 이네이블 신호를 서로 다른 위상으로 지연시키는 제2 그룹의 위상 지연기들을 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
4. 청구항 1 및 3 중 어느 한 청구항에 있어서,

   상기 다수의 위상 지연기는 상기 다수의 데이터 IC 각각에 구비된 옵션핀의 옵션값에 응답하여 상기 기준 소스 출력 이네이블 신호를 서로 다른 위상으로 지연시키는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
5. 청구항 4에 있어서,

   상기 다수의 위상 지연기에서 각각 출력되는 다수 소스 출력 이네이블 신호의 위상차는 균등한 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
6. 청구항 4에 있어서,

   상기 다수의 소스 출력 이네이블 신호의 위상 지연시간은 상기 다수의 데이터 IC가 상기 타이밍 컨트롤러로부터 멀어질 수록 순차적으로 증가하거나, 감소하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
7. 청구항 4에 있어서,

   상기 다수의 위상 지연기 각각은

   상기 타이밍 컨트롤러에서 공급되는 소스 쉬프트 클럭을 카운팅하여 위상이 서로 다른 다수의 클럭을 출력하는 카운터와;

   상기 옵션값에 응답하여 카운터로부터의 다수의 클럭 중 하나의 클럭을 선택하여 출력하는 제1 멀티플렉서와;

   상기 제1 멀티플렉서로부터의 클럭에 응답하여 상기 기준 소스 출력 이네이블 신호를 순차적으로 쉬프트시켜서 위상이 서로 다른 다수의 소스 출력 이네이블 신호를 출력하는 쉬프트 레지스터와;

   상기 옵션값에 응답하여 상기 쉬프트 레지스터로부터의 다수의 소스 출력 이네이블 신호 중 하나를 선택하여 출력하는 제1 멀티플렉서를 구비하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 장치.
8. 기준 소스 출력 이네이블 신호를 생성하는 단계와;

   상기 기준 소스 출력 이네이블 신호의 위상을 지연시켜서 서로 다른 위상을 갖는 다수의 다수의 소스 출력 이네이블 신호를 생성하는 단계와;

   상기 다수의 소스 출력 이네이블 신호에 응답하여 다수의 데이터 라인으로 출력되는 데이터의 출력 타이밍을 분산시키는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 데이터 구동 방법.

Images