KR100880221B1 - 액정 표시장치의 구동장치와 그 구동방법 - Google Patents

액정 표시장치의 구동장치와 그 구동방법 Download PDF

Info

Publication number
KR100880221B1
KR100880221B1 KR1020070087187A KR20070087187A KR100880221B1 KR 100880221 B1 KR100880221 B1 KR 100880221B1 KR 1020070087187 A KR1020070087187 A KR 1020070087187A KR 20070087187 A KR20070087187 A KR 20070087187A KR 100880221 B1 KR100880221 B1 KR 100880221B1
Authority
KR
South Korea
Prior art keywords
soe
signal
data
delay
liquid crystal
Prior art date
Application number
KR1020070087187A
Other languages
English (en)
Inventor
박만규
김창곤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070087187A priority Critical patent/KR100880221B1/ko
Application granted granted Critical
Publication of KR100880221B1 publication Critical patent/KR100880221B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 표시장치에 관한 것으로, 특히 데이터 집적회로의 출력 피크 전류 및 전자기적 간섭 노이즈를 최소화할 수 있는 액정 표시장치의 구동장치와 그 구동방법에 관한 것이다.
이를 위해, 본 발명에 따른 액정 표시장치의 구동장치는 SOE(Source Output Enable) 신호를 공급하는 타이밍 컨트롤러; 액정패널의 데이터 라인들을 구동하는 다수의 데이터 집적회로; 및 상기 타이밍 컨트롤러로부터의 상기 SOE 신호를 프래임 단위 또는 수평 라인 단위로 서로 다른 시간차를 갖도록 지연시킴과 아울러, 상기 각 데이터 집적회로를 통해 출력되는 데이터 신호의 평균 충전 기간이 동일하게 유지되도록 지연시켜서 출력하는 SOE 지연부를 구비한 것을 특징으로 한다.
데이터 집적회로, SOE 지연부, Source Output Enable 신호

Description

액정 표시장치의 구동장치와 그 구동방법{Driving apparatus for liquid crystal display device and method for driving the same}
본 발명은 액정 표시장치에 관한 것으로, 특히 데이터 집적회로의 출력 피크 전류 및 전자기적 간섭 노이즈를 최소화할 수 있는 액정 표시장치의 구동장치와 그 구동방법에 관한 것이다.
액정 표시장치는 액정의 전기적 및 광학적 특성을 이용하여 영상을 표시한다. 액정은 굴절율, 유전율 등이 분자 장축 방향과 단축 방향에 따라 서로 다른 이방성 성질을 갖고 분자 배열과 광학적 성질을 쉽게 조절할 수 있다. 이를 이용한 액정 표시장치는 전계의 크기에 따라 액정 분자들의 배열 방향을 가변시켜 광 투과율을 조절함으로써 영상을 표시한다.
액정 표시장치는 다수의 화소들이 매트릭스 형태로 배열된 액정패널, 액정패널의 게이트 라인을 구동하는 게이트 드라이버, 액정패널의 데이터 라인을 구동하는 데이터 드라이버 등을 구비한다.
액정패널의 각 화소는 데이터 신호에 따라 광 투과율을 조절하는 적, 녹, 청 서브화소의 조합으로 원하는 색을 구현한다. 각 서브화소는 게이트 라인 및 데이 터 라인과 접속된 박막 트랜지스터, 박막 트랜지스터와 접속된 액정 커패시터를 구비한다. 액정 커패시터는 박막 트랜지스터를 통해 화소 전극에 공급된 데이터 신호와, 공통 전극에 공급된 공통 전압과의 차전압을 충전하고 충전된 전압에 따라 액정을 구동하여 광 투과율을 조절한다.
게이트 드라이버는 액정 패널의 게이트 라인들을 순차적으로 구동한다.
데이터 드라이버는 게이트 라인들 각각이 구동될 때마다 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 액정 패널의 데이터 라인들로 공급한다. 이때, 데이터 드라이버는 도 1에 도시된 바와 같이 소스 출력 이네이블(SOE; Source Output Enable) 신호에 응답하여 한 수평 라인에 해당하는 데이터 신호들(Vout)을 동시 출력한다. 이때, 데이터 신호들(Vout)의 동시 출력시 데이터 드라이버의 출력 타이밍에서는 출력 전류(Iout)가 급격히 상승하는 피크 전류가 발생하게 된다.
데이터 드라이버의 높은 피크 전류으로 인하여 종래의 액정표시장치에서는 전자기적 간섭(EMI; Electromagnetic Interference) 노이즈가 발생하는 문제점이 있다. 액정 표시장치가 대형화되면서 데이터 드라이버의 출력 채널 및 로드가 증가하고, 이에 따라 데이터 드라이버의 피크 전류가 더욱 증가하여 브로드 밴드(BB; Broad Band) 형태의 EMI가 더욱 증가되는 문제점이 있다. 또한, 데이터 드라이버의 높은 피크 전류는 소비 전력을 증가시키고, 액정패널에도 영향을 주어 게이트 라인 및 게이트 드라이버를 오동작시키는 원인이 되기도 한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 데이터 드라이버의 피크 전류를 분산시켜서 EMI 노이즈 및 소비 전력을 감소시키고, 액정 표시장치를 안정적으로 구동할 수 있는 액정 표시장치의 구동장치와 그 구동방법을 제공하는데 그 목적이 있다.
본 발명의 실시 예에 따른 액정 표시장치의 구동장치는 SOE(Source Output Enable) 신호를 공급하는 타이밍 컨트롤러; 액정패널의 데이터 라인들을 구동하는 다수의 데이터 집적회로; 및 상기 타이밍 컨트롤러로부터의 상기 SOE 신호를 프래임 단위 또는 수평 라인 단위로 서로 다른 시간차를 갖도록 지연시킴과 아울러, 상기 각 데이터 집적회로를 통해 출력되는 데이터 신호의 평균 충전 기간이 동일하게 유지되도록 지연시켜서 출력하는 SOE 지연부를 구비한 것을 특징으로 한다.
또한, 본 발명의 실시 예에 따른 액정 표시장치의 구동방법은 SOE 신호를 생성하는 단계; 상기 SOE 신호를 프래임 단위 또는 수평 라인 단위로 서로 다른 시간차를 갖도록 지연시킴과 아울러, 액정패널에 출력되는 데이터 신호의 평균 충전 기간이 동일하게 유지되도록 지연시켜서 출력하는 단계를 포함한 것을 특징으로 한다.
본 발명에 따른 액정 표시장치의 구동장치와 그 구동방법은 다음과 같은 효과가 있다.
즉, 본 발명에 따른 액정 표시장치는 SOE 신호의 지연을 이용하여 데이터 신호의 출력 타이밍을 분산시켜서 데이터 집적회로의 피크 전류가 분산되어 감소되게 한다. 이에 따라, 데이터 집적회로의 피크 전류로 인한 EMI와 소비 전력을 감소시킬 수 있고, 게이트 라인 및 게이트 집적회로의 오동작을 방지할 수 있다.
또한, 본 발명에 따른 액정 표시장치는 각 데이터 라인들에 출력되는 데이터 신호의 평균 데이터 충전 기간을 모두 동일하게 출력함으로써 데이터 충전 기간 편차 문제를 해결하여 화질을 향상시킬 수 있다.
상기와 같은 특징을 갖는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치와 그 구동방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 나타낸 구성도이다.
도 2에 도시된 액정 표시장치는 다수의 게이트 및 데이터 라인을 구비하여 액티브 영역(2)이 형성된 액정패널(4), 다수의 데이터 라인을 구동하는 다수의 데이터 집적회로(D1 내지 D5)가 실장된 다수의 데이터 회로필름(6), 다수의 게이트 라인을 구동하는 다수의 게이트 집적회로(G1 내지 G3)가 실장된 다수의 게이트 회로필름(14), 및 다수의 게이트 집적회로(G1 내지 G3)와 다수의 데이터 집적회로(D1 내지 D5)를 제어하는 타이밍 컨트롤러(12)를 구비한다.
또한, 본 발명에 따른 액정 표시장치는 타이밍 컨트롤러(12)로부터 출력된 소스 출력 인에이블(SOE; Source Output Enable) 신호를 서로 다른 지연시간을 갖도록 지연시켜서 다수의 데이터 집적회로(D1 내지 D5) 각각에 공급하는 적어도 하나의 SOE 지연부를 더 구비한다. 여기서, SOE 지연부는 데이터 집적회로(D1 내지 D5)의 내부에 형성될 수 있으며, 데이터 집적회로(D1 내지 D5) 각각에 대응되도록 데이터 PCB(Printed Circuit Board, 8)에 구비될 수도 있다. SOE 지연부의 구성 및 동작에 대해서는 첨부된 도면을 참조하여 추후 보다 구체적으로 설명하기로 한다.
본 발명의 액정 표시장치는 액정패널(4)과 다수의 데이터 및 게이트 집적회로(G1 내지 G3, D1 내지 D5)를 포함한 액정 표시장치의 구동에 필요한 구동전압를 공급하는 전원부를 더 구비할 수 있다.
데이터 집적회로(D1 내지 D5)는 데이터 회로필름(6)에 각각 실장되어 액정패널(4)과 데이터 PCB(8) 사이에 접속되고, 게이트 집적회로(G1 내지 G3)는 게이트 회로필름(14)에 각각 실장되어 액정패널(4)과 접속된다.
게이트 및 데이터 회로필름(6,14)은 TCP(Tape Carrier Package) 필름 또는 COF 필름 등이 사용될 수 있다. 게이트 및 데이터 회로필름(6,14)은 TAB(Tape Automated Bonding) 방식에 의해 데이터 PCB(8)와 액정패널(4) 간에 부착된다.
데이터 집적회로(D1 내지 D5)는 데이터 PCB(8)와 데이터 회로필름(6)을 통해 타이밍 컨트롤러(12)와 접속되고, 게이트 집적회로(G1 내지 G3)는 게이트 회로필름(14), 액정패널(4), 데이터 회로필름(6) 및 데이터 PCB(8)를 경유하여 타이밍 컨트롤러(12)와 접속된다. 여기서, 게이트 및 데이터 집적회로(G1 내지 G3, D1 내지 D5)의 수는 도 2에 도시된 것으로 한정되지 않는다.
액정패널(4)은 다수의 게이트 라인과 다수의 데이터 라인에 의해 정의되는 각 화소영역에 형성된 박막 트랜지스터(TFT; Thin Film Transistor), TFT와 접속된 액정 커패시터를 구비한다. 액정 커패시터는 TFT와 접속된 화소전극, 화소전극과 액정을 사이에 두고 대면하는 공통전극으로 구성된다. TFT는 게이트 라인으로부터의 출력펄스에 응답하여 데이터 라인으로부터의 데이터 신호를 화소전극에 공급한다. 액정 커패시터는 화소전극에 공급된 데이터 신호와 공통전극에 공급된 공통전압의 차전압을 충전하고, 그 차전압에 따라 액정 분자들의 배열을 가변시켜 광투과율을 조절함으로써 계조를 구현한다. 그리고, 액정 커패시터에는 스토리지 커패시터가 병렬로 접속되어 액정 커패시터에 충전된 전압이 다음 데이터 신호가 공급될 때까지 유지되게 한다. 스토리지 커패시터는 화소전극이 이전 게이트 라인과 절연막을 사이에 두고 중첩되어 형성된다. 이와 달리, 스토리지 커패시터는 화소전극이 스토리지 라인과 절연막을 사이에 두고 중첩되어 형성되기도 한다.
게이트 집적회로(G1 내지 G3)는 타이밍 컨트롤러(12)로부터의 게이트 제어신호 예를 들어, 게이트 스타트 신호(GSP; Gate Start Pulse), 게이트 쉬프트 클럭(GSC; Gate Shift Clock), 게이트 출력 인에이블(GOE; Gate Output Enable) 신호 등을 이용하여 각 게이트 라인들에 스캔펄스를 공급한다. 다시 말하여, 게이트 집적회로(G1 내지 G3)는 타이밍 컨트롤러(12)로부터의 GSP를 GSC에 따라 쉬프트 시켜서 게이트 라인들에 순차적으로 게이트 하이전압의 스캔펄스를 공급한다. 그리고 게이트 라인들에 스캔펄스가 공급되지 않는 기간에는 게이트 로우전압을 공급한다. 여기서, 게이트 집적회로(G1 내지 G3)는 스캔펄스의 펄스폭을 GOE 신호에 따라 제어한다.
데이터 집적회로(D1 내지 D5)는 타이밍 컨트롤러(12)로부터의 데이터 제어신 호 예를 들어, 소스 스타트 신호(SSP; Source Start Pulse), 소스 쉬프트 클럭(SSC; Source Shift Clock), SOE 신호 등을 이용하여 데이터 라인에 아날로그 데이터 신호를 공급한다. 다시 말하여, 데이터 집적회로(D1 내지 D5) 각각은 SSC에 따라 입력되는 디지털 데이터 신호를 래치한 후, 타이밍 컨트롤러(12) 또는 SOE 지연부를 통해 입력된 SOE 신호에 응답하여 수평 라인 단위로 출력한다. 이때, 각 데이터 집적회로(D1 내지 D5)는 수평 라인 단위의 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 출력한다.
구체적으로, 데이터 집적회로(D1 내지 D5) 각각은 수평 라인 단위의 디지털 데이터 신호를 도시되지 않은 감마 전압부로부터의 감마전압을 이용하여 아날로그 데이터 신호로 변환하고 이를 데이터 라인들로 출력한다. 이때, 데이터 집적회로(D1 내지 D5) 각각은 아날로그 데이터 신호의 출력시 피크 전류를 감소시키기 위하여, 데이터 라인들을 다수의 블록 예를 들어, 각 데이터 집적회로(D1 내지 D5) 단위의 블록으로 분할한다. 그리고, 데이터 집적회로(D1 내지 D5) 각각은 SOE 지연부로부터 지연된 SOE 신호의 라이징 타임에서 한 수평라인에 해당하는 디지털 데이터 신호를 래치하여 아날로그 데이터 신호들로 변환한다. 이후, SOE 신호의 폴링 타임에서 아날로그 데이터 신호들을 데이터 라인들로 출력한다. 즉, SOE 지연부로부터의 SOE 신호에 따라 각 블록으로 출력되는 아날로그 데이터 신호의 출력 타이밍이 시간차를 갖게 되어 데이터 출력 타이밍이 분산될 수 있다. 이때, 데이터 출력의 분산으로 데이터 집적회로(D1 내지 D5)의 피크 전류가 분산되면서 감소할 수 있다. 여기서, 데이터 집적회로(D1 내지 D5)는 디지털 데이터 신호를 아날 로그 데이터 신호로 변환할 때 타이밍 컨트롤러(12)로부터의 POL(Polarity) 신호에 응답하여 아날로그 데이터 신호의 극성을 결정하게 된다. 그리고, 데이터 집적회로(D1 내지 D5)는 SOE 신호에 응답하여 아날로그 데이터 신호가 각 데이터 라인들에 공급되는 기간을 결정하게 된다.
타이밍 컨트롤러(12)는 데이터 PCB(8)에 실장되거나 메인 PCB(10)에 실장되어 FPC를 통해 데이터 PCB(8)와 접속되기도 한다. 이러한, 타이밍 컨트롤러(12)는 외부로부터의 영상 데이터를 액정패널(4)의 구동에 알맞도록 정렬하고, 게이트 제어신호(GCS)와 데이터 제어신호(DCS)를 생성하여 게이트 집적회로(G1 내지 G3)와 데이터 집적회로(D1 내지 D5)를 제어한다.
한편, 도시되지 않은 전원부는 타이밍 컨트롤러(12)와 함께 메인 PCB(Printed Circuit Board, 10)에 실장되어 FPC를 통해 데이터 PCB(8)와 접속되기도 한다. 이러한 전원부는 외부로부터의 입력전압(Vin)을 디지털 구동전압(VDD) 또는 아날로그 구동전압(VDA)으로 변환하여 출력하기도 한다. 다시 말하여, 전원부는 입력전압(Vin)을 이용하여 액정 표시장치의 구동에 필요한 다수의 구동전압들 예를 들어, 게이트 로우전압(VGL), 게이트 하이전압(VGH) 및 아날로그 구동전압(VDA) 등을 발생하여 게이트 및 데이터 집적회로(G1 내지 G3, D1 내지 D5)와 타이밍 컨트롤러(12) 등에 공급한다. 여기서, 디지털 구동전압(VDD)은 입력전압(Vin)이 그대로 이용되기도 한다.
도 3은 본 발명의 제 1 실시 예에 따른 SOE 지연부 및 데이터 집적회로를 나타낸 구성도이다. 그리고, 도 4는 도 3에 도시된 SOE 지연부 및 데이터 집적회로 로부터의 출력 파형을 나타낸 파형도이다.
도 3에 도시된 SOE 지연부(Dt1 내지 Dt4)는 데이터 집적회로(D1 내지 D5) 각각에 대응되도록 데이터 PCB(8)에 구성될 수 있다. 여기서, SOE 지연부(Dt1 내지 Dt4)가 제 2 내지 제 5 데이터 집적회로(D2 내지 D5)의 외부에 각각 형성된 것을 나타내었지만, 각 SOE 지연부(Dt1 내지 Dt4)는 데이터 집적회로(D1 내지 D5)에 내장되어 형성될 수도 있다.
SOE 지연부(Dt1 내지 Dt4)는 타이밍 컨트롤러(12)로부터 출력된 SOE 신호의 지연 시간을 서로 다르게 설정하기 위해 직렬 또는 병렬로 연결된 RC 회로로 구성될 수 있다. 또한, SOE 지연부(Dt1 내지 Dt4)는 적어도 하나의 D-플립플롭(D-F/F) 또는 인버터 등으로 구성될 수도 있으며, 적어도 하나의 게이트 회로로 구성될 수도 있다.
이와 같이 구성된 SOE 지연부(Dt1 내지 Dt4) 각각은 도 4에 도시된 바와 같이, 타이밍 컨트롤러(12)로부터 입력되는 SOE 신호를 Δt 만큼씩 각각 지연시켜서 데이터 집적회로(D1 내지 D5) 각각에 공급한다. 이에 따라, 제 1 데이터 집적회로(D1)는 타이밍 컨트롤러(12)로부터 입력되는 SOE 신호의 라이징 타임에서 한 수평라인에 해당하는 디지털 데이터 신호를 래치하여 아날로그 데이터 신호(Vout)들로 변환한다. 그리고, SOE 신호의 폴링 타임에서 아날로그 데이터 신호(Vout)들을 데이터 라인들로 출력한다.
제 2 데이터 집적회로(D2)는 제 1 SOE 지연부(Dt1)로부터 Δt 만큼 지연되어 입력된 SOE1 신호의 라이징 타임에서 한 수평라인에 해당하는 디지털 데이터 신호 를 래치하여 아날로그 데이터 신호(Vout1)들로 변환한다. 그리고, SOE1 신호의 폴링 타임에서 아날로그 데이터 신호(Vout1)들을 데이터 라인들로 출력한다.
제 3 데이터 집적회로(D3)는 제 1 SOE 지연부(Dt1) 및 제 2 SOE 지연부(Dt2)로부터 Δt2 만큼 지연되어 입력된 SOE2 신호의 라이징 타임에서 한 수평라인에 해당하는 디지털 데이터 신호를 래치하여 아날로그 데이터 신호(Vout2)들로 변환한다. 그리고, SOE2 신호의 폴링 타임에서 아날로그 데이터 신호(Vout2)들을 데이터 라인들로 출력한다.
이와 같이, 본 발명의 제 1 실시 예에 따른 데이터 집적회로(D1 내지 D5)는 각 SOE 지연부(Dt1 내지 Dt4)로부터 지연된 SOE 신호에 따라 각 데이터 라인에 공급되는 아날로그 데이터 신호들(Vout1 내지 Voutn)을 지연시킴으로써 출력 타이밍을 분산할 수 있다. 따라서, 데이터 집적회로(D1 내지 D5)의 출력 전류 피크치도 분산되면서 감소되고, EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.
하지만, 본 발명의 제 1 실시 예에 따른 액정 표시장치의 구동장치는 다수의 데이터 집적회로(D1 내지 D5)에서 출력되는 아날로그 데이터 전압(Vout 내지 Vout5)의 출력 시간차로 인한 데이터 충전량 편차가 나타나는 문제가 발생한다. 다시 말하여, 타이밍 컨트롤러(12)에서 가장 멀리 위치하는 제 5 데이터 집적회로(D5)로 갈수록 SOE 신호의 지연 시간이 길어지기 때문에 데이터 충전시간이 감소하고, 제 1 내지 제 5 데이터 집적회로(D1 내지 D5)에 따라 데이터 충전 기간 편차가 발생하게 된다.
도 5는 본 발명의 제 2 실시 예에 따른 SOE 지연부 및 데이터 집적회로를 나타낸 구성도이다. 그리고, 도 6은 도 5에 도시된 SOE 지연부를 나타낸 구성도이다.
도 5에 도시된 SOE 지연부(DT1 내지 DT5)는 데이터 집적회로(D1 내지 D5) 각각에 대응되도록 데이터 PCB(8)에 구성될 수 있다. 여기서는 SOE 지연부(DT1 내지 DT5)가 제 1 내지 제 5 데이터 집적회로(D1 내지 D5)의 외부에 각각 형성된 것을 나타내었다. 하지만, 본 발명의 각 SOE 지연부(DT1 내지 DT5)는 데이터 집적회로(D1 내지 D5)에 내장되도록 형성될 수 있다.
각 SOE 지연부(DT1 내지 DT5)는 타이밍 컨트롤러(12)로부터 입력되는 SOE 신호의 출력 타이밍을 GSP 또는 POL신호에 따라 매 프래임 단위 또는 수평 라인 단위로 다르게 지연시키면서도 각 데이터 집적회로(D1 내지 D5)를 통한 평균 데이터 충전 기간은 동일하게 유지하도록 한다. 구체적으로, 각각의 SOE 지연부(DT1 내지 DT5)가 타이밍 컨트롤러(12)로부터 SOE 신호와 GSP를 입력받는 경우, GSP에 따라 매 프래임 단위로 미리 설정된 각각의 지연시간에 따라 SOE 신호를 반복해서 지연시킨다. 그리고, SOE 지연부(DT1 내지 DT5) 각각이 타이밍 컨트롤러(12)로부터 SOE 신호와 POL 신호를 입력받는 경우, POL 신호에 따라 매 수평 단위로 미리 설정된 각각의 지연시간에 따라 SOE 신호를 반복해서 지연시키게 된다.
이를 위해, SOE 지연부(DT1 내지 DT5)는 도 6에 도시된 바와 같이, 타이밍 컨트롤러(12)로부터 출력된 SOE 신호의 지연시간을 서로 다르게 설정하기 위한 적어도 하나의 지연회로(DCC), 서로 다른 지연시간을 갖는 SOE 신호 중 하나의 SOE 신호를 선택하기 위한 선택신호를 생성하는 신호 분주회로(DB) 및 신호 분주회로(DB)로부터의 선택신호에 따라 지연된 SOE 신호를 선택하여 출력하는 스위칭 회로(SB)를 구비한다.
지연회로(DCC)는 제 1 및 제 5 SOE 지연부(DT1,DT5) 즉, 첫번째와 마지막 SOE 지연부(DT1,DTn)의 경우 각 스위칭회로(SB) 입력단자 중 하나에만 구비될 수 있다. 하지만. 제 2 내지 4 SOE 지연부(DT2 내지 ST4) 즉, 첫번째와 마지막 SOE 지연부(DT1,DTn)를 제외한 경우 각 스위칭 회로(SB)의 두 입력단자에 각각 구비되어야 한다. 여기서, 지연회로(DCC)는 SOE 신호의 지연시간(ΔT)을 서로 다르게 미리 설정하기 위한 회로로써 직렬 또는 병렬로 연결된 복수의 RC 회로로 구성될 수 있다. 또한, 지연회로(DCC)는 적어도 하나의 D-플립플롭(D-F/F) 또는 인버터 등으로 구성될 수도 있으며, 적어도 하나의 게이트 회로로 구성될 수도 있다.
신호 분주회로(DB)는 적어도 하나의 D-플립플롭(DFF)이 직렬로 연결된 구조이다. 이와 같이, D-플립플롭(DFF) 두개가 직렬로 연결된 경우 4 분주 회로가 된다. 따라서, 도 6의 신호 분주회로(DB)는 GSP가 입력되는 경우 2 분주 즉, 2 프래임 기간 동안 하이 레벨의 선택신호를 출력하고, 다시 2 분주 즉, 2 프래임 기간 동안 로우 레벨의 선택신호를 반복해서 출력하게 된다. 만일, D-플립플롭(DFF)이 세개가 직렬로 연결된 경우는 6 분주 회로로써 3 프래임 기간 동안 하이 레벨의 선택신호를 출력한 후, 3 프래임 기간 동안 로우 레벨의 선택신호를 출력할 수도 있다.
또한, 신호 분주회로(DB)에 POL 신호가 입력되는 경우 2 수평 기간 즉, 2 수 평 라인 단위로 하이 레벨의 선택신호를 출력하고, 다시 2 수평 기간 동안 로우 레벨의 선택신호를 출력하게 된다. 만일, D-플립플롭(DFF)이 세개가 직렬로 연결된 경우는 6 분주 회로로써 3 수평 기간 동안 하이 레벨의 선택신호를 출력한 후, 3 수평 기간 동안 로우 레벨의 선택신호를 출력할 수도 있다. 이하에서는 4 분주 회로(DB)를 이용하고 4 분주 회로(DB)에 GSP 가 입력되는 경우만을 설명하기로 한다.
스위칭 회로(SB)는 적어도 하나의 NMOS 스위칭 소자와 적어도 하나의 PMOS 스위칭 소자 및 레벨 쉬프터를 구비한다. 여기서, NMOS 스위칭 소자와 PMOS 스위칭 소자 각각은 신호 분주회로(DB)로부터 하이 또는 로우 레벨로 입력되는 선택신호에 각각 턴-온 또는 턴-오프 되어 각 지연회로(DCC)로부터의 지연된 SOE 신호를 레벨 쉬프터에 공급한다. 그러면, 레벨 쉬프터는 지연된 SOE 신호의 전압 레벨을 각 데이터 집적회로(D1 내지 D5)에 필요한 전압 레벨로 변환하여 데이터 집적회로(D1 내지 D5)에 공급한다. 예를 들어, 제 1 SOE 지연부(DT1)의 스위칭 회로(SB)는 2 프래임 기간동안 하이 레벨로 입력되는 선택신호에 따라 먼저, NMOS 스위칭 소자가 턴-온 되어 2 프래임 기간 동안 타이밍 컨트롤러(12)로부터의 SOE 신호를 출력하게 된다. 이때, PMOS 스위칭 소자는 턴-오프 된다. 그리고, 다시 2 프래임 기간 동안 로우 레벨로 입력되는 선택신호에 따라 PMOS 스위칭 소자가 턴-온되어 지연회로(DCC)로부터 지연된 SOE 신호를 출력하게 된다. 이때, NMOS 스위칭 소자는 턴-오프 된다. 여기서, NMOS 및 PMOS 스위칭 소자는 NMOS 및 PMOS 트랜지스터가 사용될 수 있다.
제 5 SOE 지연부(DT5) 또한 타이밍 컨트롤러(12)로부터 출력된 SOE 신호의 지연 시간을 서로 다르게 설정하기 위한 적어도 하나의 지연회로(DCC), 선택신호를 생성하기 위한 신호 분주회로(DB) 및 신호 분주회로(DB)로부터의 선택신호에 따라 지연된 SOE 신호를 선택하여 출력하는 스위칭 회로(SB)를 구비할 수 있다.
제 5 SOE 지연부(DT5)는 제 1 SOE 지연부(DT1)와 서로 반대되는 지연 타이밍을 갖도록 두개의 SOE 신호를 출력하게 된다. 따라서, 도 6과 같이 별도의 분주회로(DB)를 구비하지 않고 스위칭 회로(SB)의 NMOS 스위칭 소자와 PMOS 스위칭 소자를 제 1 SOE 지연부(DT1)와 서로 반대되도록 연결함으로써 간단히 구성될 수도 있다.
마찬가지로, 제 2 SOE 지연부(DT2)는 타이밍 컨트롤러(12)로부터 출력된 SOE 신호의 지연 시간을 서로 다르게 설정하기 위한 적어도 하나의 지연회로(DCC), 선택신호를 생성하기 위한 신호 분주회로(DB) 및 신호 분주회로(DB)로부터의 선택신호에 따라 지연된 SOE 신호를 선택하여 출력하는 스위칭 회로(SB)를 구비할 수 있다. 여기서, 각각의 지연회로(DCC)는 스위칭 회로(SB)의 두 입력 단자에 각각 다른 타이밍으로 SOE 신호를 지연시키도록 구성되는 것이 바람직하다.
아울러, 제 4 SOE 지연부(DT4) 또한 적어도 하나의 지연회로(DCC), 신호 분주회로(DB) 및 스위칭 회로(SB)를 구비할 수도 있다. 하지만, 제 2 SOE 지연부(DT2)와 서로 반대되는 지연 타이밍을 갖도록 두개의 SOE 신호를 출력하기 때문에 별도의 신호 분주회로(DB)를 구비하지 않고, 스위칭 회로(SB)의 NMOS 스위칭 소자와 PMOS 스위칭 소자를 제 2 SOE 지연부(DT2)와 서로 반대되도록 연결함으로써 간단히 구성될 수도 있다.
이와 같이 구성된 제 1 내지 제 5 SOE 지연부(DT1 내지 DT5)의 SOE 신호 지연 타이밍 ΔT는 다음의 표 1에 도시된 바와 같이 설정될 수 있다.
Figure 112007063029887-pat00001
즉, 제 1 내지 제 5 SOE 지연부(DT1 내지 DT5) 각각에 구비된 적어도 하나의 지연회로(DCC)는 표 1에 도시된 바와 같이 서로 다른 지연 타이밍으로 SOE 신호를 각각 출력하도록 형성할 수 있다. 따라서, 제 1 내지 제 5 SOE 지연부(DT1 내지 DT5)는 표 1과 같이, 2 프래임 단위로 반복되도록 SOE 신호의 지연 타이밍을 다르게 출력하여 데이터 집적회로(D1 내지 D5) 각각에 공급한다. 또한, 표 1과 같은 SOE 신호의 지연 타이밍으로 인해 데이터 집적회로(D1 내지 D5)는 각 데이터 라인들에 출력되는 데이터 신호의 평균 데이터 충전 기간을 모두 동일하게 출력할 수 있다.
이상 상술한 바와 같이, 본 발명의 제 2 실시 예에 따른 데이터 집적회로(D1 내지 D5)는 각 SOE 지연부(DT1 내지 DT5)로부터 서로 다른 시간차를 갖고 지연되는 SOE 신호를 공급받는다. 그리고, 서로 다른 타이밍의 SOE 신호에 따라 아날로그 데이터 신호들을 서로 다른 시간차를 갖도록 지연시켜서 출력함으로써 출력 타이밍 분산할 수 있다. 따라서, 데이터 집적회로(D1 내지 D5)의 출력 전류 피크치도 분산되면서 감소되고, EMI 노이즈와 소비전력을 감소시키고 액정패널의 오동작을 방지할 수 있다.
이와 아울러, 본 발명의 제 2 실시 예에 따른 각각의 데이터 집적회로(D1 내지 D5)는 각 데이터 라인들에 출력되는 아날로그 데이터 신호의 평균 데이터 충전 기간을 모두 동일하게 출력할 수 있다. 따라서, 본 발명의 제 2 실시예에 따른 액정 표시장치는 제 1 실시 예에 나타낸 충전 기간 편차 문제를 해결하여 화질을 향상시킬 수 있다.
도 7은 본 발명의 제 3 실시 예에 따른 SOE 지연부 및 데이터 집적회로를 나타낸 구성도이다.
도 7과 같이, 대화면의 액정 표시장치를 구성하는 경우, 다수의 SOE 지연부(DT1 내지 DT10) 및 다수의 데이터 집적회로(D1 내지 D10)는 다수의 데이터 PCB(8)에 각각 나뉘어 형성될 수 있다. 여기서, 제 1 내지 제 5 SOE 지연부(DT1 내지 DT5)와 제 1 내지 제 5 데이터 집적회로(D1 내지 D5)는 하나의 데이터 PCB에 형성되며, 제 6 내지 제 10 SOE 지연부(DT6 내지 DT10)와 제 6 내지 제 10 데이터 집적회로(D6 내지 D10)는 또 다른 하나의 데이터 PCB에 형성된 것을 나타낸다. 또한, 각 SOE 지연부(DT1 내지 DT10)는 제 1 내지 제 10 데이터 집적회로(D1 내지 D10)의 외부에 형성된 것을 나타내었지만, 각 SOE 지연부(DT1 내지 DT10)는 데이터 집적회로(D1 내지 D10)에 각각 내장될 수도 있다.
여기서, 각 SOE 지연부(DT1 내지 DT10)의 구성 및 동작은 도 6에 도시된 구성 및 동작과 동일할 수 있다. 따라서, 각 SOE 지연부(DT1 내지 DT10)에 대한 구성 및 동작 설명은 도 6 및 그 설명으로 대신하기로 한다.
다만, 각 SOE 지연부(DT1 내지 DT10)로부터의 SOE 신호의 지연시간은 표 2에 도시된 바와 같이 설정될 수 있다.
Figure 112007063029887-pat00002
이와 같이, 각 SOE 지연부(DT1 내지 DT10)는 타이밍 컨트롤러(12)로부터 입력되는 SOE 신호의 지연 시간차를 GSP 또는 POL 신호에 따라 매 프래임 단위 또는 수평 기간 단위로 다르게 지연시키면서도 각 데이터 집적회로(D1 내지 D10)를 통한 평균 데이터 충전 기간은 모두 동일하게 유지하도록 한다.
이상 상술한 바와 같이, 본 발명은 데이터 집적회로(D1 내지 D10)의 데이터 신호 출력시 피크 전류를 감소시키기 위하여, 데이터 라인들을 다수의 블록으로 분할하고 각 데이터 블록으로 출력되는 데이터 신호의 출력 타이밍이 시간차를 갖도록 지연하여 데이터 출력을 분산시킨다. 데이터 출력의 분산으로 데이터 집적회로(D1 내지 D10)의 피크 전류가 분산되면서 감소한다.
이와 아울러, 본 발명에 따른 각각의 데이터 집적회로(D1 내지 D10)는 각 데이터 라인들에 출력되는 데이터 신호의 평균 데이터 충전 기간을 모두 동일하게 출력함으로써 데이터 충전 기간 편차 문제를 해결하여 화질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
도 1의 종래 액정 표시 장치의 데이터 구동 파형도.
도 2는 본 발명의 실시 예에 따른 액정 표시장치의 구동장치를 나타낸 구성도.
도 3은 본 발명의 제 1 실시 예에 따른 SOE 지연부 및 데이터 집적회로를 나타낸 구성도.
도 4는 도 3에 도시된 SOE 지연부 및 데이터 집적회로로부터의 출력 파형을 나타낸 파형도.
도 5는 본 발명의 제 2 실시 예에 따른 SOE 지연부 및 데이터 집적회로를 나타낸 구성도.
도 6은 도 5에 도시된 SOE 지연부를 나타낸 구성도.
도 7은 본 발명의 제 3 실시 예에 따른 SOE 지연부 및 데이터 집적회로를 나타낸 구성도.
＊도면의 주요 부분에 대한 부호의 간단한 설명＊
2 : 액티브 영역 4 : 액정패널
6 : 데이터 회로필름 8 : 데이터 PCB
10 : 메인 PCB 12 : 타이밍 컨트롤러
14 : 게이트 회로필름
D1 내지 D10 : 제 1 내지 제 10 데이터 집적회로
DT1 내지 DT10 : 제 1 내지 제 10 SOE 지연부

Claims (9)

  1. SOE(Source Output Enable) 신호를 생성하여 외부로부터 입력된 영상 데이터와 함께 출력하는 타이밍 컨트롤러;
    상기 SOE 신호를 프래임 단위 또는 수평 라인 단위로 서로 다른 시간차를 갖도록 지연시킴과 아울러 액정패널의 각 데이터 라인에 공급되는 데이터 신호의 평균 충전 기간이 매 프래임 단위로 동일하게 유지되도록 지연시켜서 출력하는 SOE 지연부; 및
    상기 영상 데이터를 순차적으로 입력받아 아날로그의 상기 데이터 신호로 변환하고 상기 순차적으로 변환된 데이터 신호를 상기 지연된 SOE 신호에 따라 순차적으로 상기 각 데이터 라인에 공급하는 데이터 집적회로를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치.
  2. 제 1 항에 있어서,
    상기 SOE 지연부는
    상기 타이밍 컨트롤러로부터의 상기 SOE 신호와 GSP(Gate Start Pulse)에 따라 적어도 한 프래임 단위로 서로 다른 지연시간을 갖도록 상기 SOE 신호를 지연시킨 것을 특징으로 하는 액정 표시장치의 구동장치.
  3. 제 2 항에 있어서,
    상기 SOE 지연부는
    상기 타이밍 컨트롤러로부터의 상기 SOE 신호와 POL(Polarity) 신호에 따라 적어도 한 수평기간 단위로 서로 다른 지연시간을 갖도록 상기 SOE 신호를 지연시킨 것을 특징으로 하는 액정 표시장치의 구동장치.
  4. 제 3 항에 있어서,
    상기 SOE 지연부는
    상기 SOE 신호를 지연시켜서 지연시간이 서로 다른 SOE 신호를 출력하는 적어도 하나의 지연회로,
    상기 각 지연회로로부터 지연된 각 SOE 신호 중 적어도 하나의 SOE 신호를 선택하기 위한 선택신호를 생성하는 신호 분주회로, 및
    상기 선택신호에 따라 상기 지연된 SOE 신호를 선택하여 출력하는 스위칭 회로를 구비한 것을 특징으로 하는 액정 표시장치의 구동장치.
  5. 제 4 항에 있어서,
    상기 SOE 지연부는
    상기 데이터 집적회로에 내장된 것을 특징으로 하는 액정 표시장치의 구동장치.
  6. SOE(Source Output Enable) 신호를 생성하는 단계;
    외부로부터의 영상 데이터를 액정패널의 구동에 알맞게 정렬하여 출력하는 단계;
    상기 SOE 신호를 프래임 단위 또는 수평 라인 단위로 서로 다른 시간차를 갖도록 지연시킴과 아울러 상기 액정패널의 각 데이터 라인에 공급되는 데이터 신호의 평균 충전 기간이 매 프래임 단위로 동일하게 유지되도록 지연시켜서 출력하는 단계; 및
    상기 영상 데이터를 순차적으로 아날로그의 상기 데이터 신호로 변환하고 상기 순차적으로 변환된 데이터 신호를 상기 지연된 SOE 신호에 따라 순차적으로 상기 각 데이터 라인에 공급하는 단계를 포함한 것을 특징으로 하는 액정 표시장치의 구동방법.
  7. 제 6 항에 있어서,
    상기 SOE 신호 지연단계는
    타이밍 컨트롤러로부터 입력된 GSP(Gate Start Pulse)에 응답하여 적어도 한 프래임 단위로 서로 다른 지연시간을 갖도록 상기 SOE 신호를 지연시킨 것을 특징으로 하는 액정 표시장치의 구동방법.
  8. 제 7 항에 있어서,
    상기 SOE 신호 지연단계는
    상기 타이밍 컨트롤러로부터 입력된 POL(Polarity) 신호에 응답하여 적어도 한 수평기간 단위로 서로 다른 지연시간을 갖도록 상기 SOE 신호를 지연시킨 것을 특징으로 하는 액정 표시장치의 구동방법.
  9. 제 8 항에 있어서,
    상기 SOE 신호 지연단계는
    상기 SOE 신호를 지연시켜서 지연시간이 서로 다른 SOE 신호를 생성하는 단계,
    상기 지연된 각 SOE 신호 중 적어도 하나의 SOE 신호를 선택하기 위한 선택신호를 생성하는 단계, 및
    상기 선택신호에 따라 상기 지연된 SOE 신호를 선택하여 출력하는 단계를 포 함한 것을 특징으로 하는 액정 표시장치의 구동방법.
KR1020070087187A 2007-08-29 2007-08-29 액정 표시장치의 구동장치와 그 구동방법 KR100880221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087187A KR100880221B1 (ko) 2007-08-29 2007-08-29 액정 표시장치의 구동장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087187A KR100880221B1 (ko) 2007-08-29 2007-08-29 액정 표시장치의 구동장치와 그 구동방법

Publications (1)

Publication Number Publication Date
KR100880221B1 true KR100880221B1 (ko) 2009-01-28

Family

ID=40483085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087187A KR100880221B1 (ko) 2007-08-29 2007-08-29 액정 표시장치의 구동장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR100880221B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110061123A (ko) * 2009-12-01 2011-06-09 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20110096765A (ko) * 2010-02-23 2011-08-31 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
KR20140132174A (ko) * 2013-05-07 2014-11-17 삼성디스플레이 주식회사 표시 장치
CN109285525A (zh) * 2018-12-11 2019-01-29 惠科股份有限公司 电压信号产生电路、方法及显示装置
KR20190018119A (ko) * 2017-08-11 2019-02-21 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
KR20190064186A (ko) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049348A (ko) * 2002-12-03 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR20050031166A (ko) * 2003-09-29 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040049348A (ko) * 2002-12-03 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치의 데이터 구동 장치 및 방법
KR20050031166A (ko) * 2003-09-29 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110061123A (ko) * 2009-12-01 2011-06-09 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101641691B1 (ko) 2009-12-01 2016-07-22 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101726621B1 (ko) * 2010-02-23 2017-04-13 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
KR20110096765A (ko) * 2010-02-23 2011-08-31 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
KR102084172B1 (ko) 2013-05-07 2020-03-04 삼성디스플레이 주식회사 표시 장치
KR20140132174A (ko) * 2013-05-07 2014-11-17 삼성디스플레이 주식회사 표시 장치
KR20190018119A (ko) * 2017-08-11 2019-02-21 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
US10475487B2 (en) 2017-08-11 2019-11-12 Samsung Display Co., Ltd. Data driver and display apparatus having the same
KR102399178B1 (ko) 2017-08-11 2022-05-19 삼성디스플레이 주식회사 데이터 드라이버 및 이를 갖는 표시장치
KR20190064186A (ko) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 디스플레이 장치
KR102410433B1 (ko) 2017-11-30 2022-06-20 엘지디스플레이 주식회사 디스플레이 장치
CN109285525A (zh) * 2018-12-11 2019-01-29 惠科股份有限公司 电压信号产生电路、方法及显示装置
CN109285525B (zh) * 2018-12-11 2020-12-22 惠科股份有限公司 电压信号产生电路、方法及显示装置

Similar Documents

Publication Publication Date Title
US9685125B2 (en) Apparatus and method of driving data of liquid crystal display device
US8816728B2 (en) Gate driving circuit and display apparatus having the same
KR102034061B1 (ko) 액정 표시 장치
KR101281926B1 (ko) 액정표시장치
KR100613325B1 (ko) 구동 장치 및 표시 모듈
EP3276607A2 (en) Method of driving display panel and display apparatus for performing the same
US20090167659A1 (en) Liquid crystal display and driving method thereof
KR100880221B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
US20140203855A1 (en) Gate line driver capable of controlling slew rate thereof
KR20080107778A (ko) 액정표시장치 및 그의 구동방법
KR100880222B1 (ko) 액정 표시장치의 구동장치와 그 구동방법
JP2007256916A (ja) 液晶表示装置及びその駆動方法
US6756959B2 (en) Display driving apparatus and display apparatus module
KR20110061121A (ko) 액정표시장치용 전원회로 및 이를 포함하는 액정표시장치
KR102091197B1 (ko) 발광다이오드 어레이 구동장치 및 이를 이용한 액정표시장치
KR102203522B1 (ko) 구동 전압 생성 장치, 이를 포함하는 표시 장치 및 구동 전압 생성 방법
KR20070116408A (ko) 액정 표시 장치 및 그의 구동 방법
KR20030061552A (ko) 데이터 전송 장치 및 방법
CN112259037A (zh) 一种计算设备及其帧频切换方式
KR100717193B1 (ko) 액정 표시 장치
WO2011013690A1 (ja) 駆動制御方法、駆動制御装置、及び表示装置
US10199002B2 (en) Electrooptical device, electronic apparatus, and method for driving electrooptical device
KR102247133B1 (ko) 표시장치
KR20080050039A (ko) 전압발생회로 및 이를 갖는 표시장치
KR101469472B1 (ko) Ｌｅｄ 구동회로와 이를 이용한 백 라이트 유닛 및 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 12