KR101641691B1 - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR101641691B1
KR101641691B1 KR1020090117665A KR20090117665A KR101641691B1 KR 101641691 B1 KR101641691 B1 KR 101641691B1 KR 1020090117665 A KR1020090117665 A KR 1020090117665A KR 20090117665 A KR20090117665 A KR 20090117665A KR 101641691 B1 KR101641691 B1 KR 101641691B1
Authority
KR
South Korea
Prior art keywords
delay time
data
liquid crystal
signal
gate
Prior art date
Application number
KR1020090117665A
Other languages
English (en)
Other versions
KR20110061123A (ko
Inventor
박만규
홍진철
손민식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090117665A priority Critical patent/KR101641691B1/ko
Publication of KR20110061123A publication Critical patent/KR20110061123A/ko
Application granted granted Critical
Publication of KR101641691B1 publication Critical patent/KR101641691B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 영상을 표시하는 액정패널과; 상기 액정패널에 게이트 신호를 공급하는 게이트 구동부와; 각각이 상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 다수의 데이터 신호를 블록 별로 지연하여 상기 액정패널에 공급하는 다수의 데이터 구동집적회로를 포함하는 데이터 구동부와; 상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍제어부를 포함하는 액정표시장치를 제공한다
소스출력 인에이블 신호, 지연회로, 전자기간섭 노이즈

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 액정표시장치에 관한 것으로, 특히 데이터 구동집적회로(driving integrated circuit: D-IC) 내에 다수의 지연시간 및 다수의 지연형태 중 하나를 선택할 수 있는 지연회로(delay circuit)를 구성함으로써, 주파수 또는 화소구조에 따라 다양한 충전시간을 갖는 액정표시장치에서의 전자기간섭(electromagnetic interface: EMI) 노이즈 및 화질불량이 효과적으로 개선된 액정표시장치 및 그 액정표시장치의 구동방법에 관한 것이다.
일반적으로 액정표시장치(liquid crystal display: LCD)는 각각 전극이 형성되어 있는 두 기판을 두 전극이 서로 마주보도록 배치하고, 상기 두 전극 사이에 액정을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써, 이에 따라 달라지는 빛의 투과율에 의해 영상을 표현하는 장치이다.
이러한 액정표시장치는 합착된 두 기판과 그 사이의 액정층으로 이루어지는 액정패널과, 액정패널 하부에 배치되어 빛을 공급하는 백라이트 유니트와, 액정패널 외곽에 배치되어 액정패널을 구동하기 위한 다수의 신호 및 전원을 공급하는 구동부로 이루어진다.
도 1은 종래의 액정표시장치를 도시한 도면이다.
도 1에 도시한 바와 같이, 액정표시장치(10)는, 영상을 표시하는 액정패널(20)과, 액정패널(20)에 게이트 신호 및 데이터 신호를 각각 공급하는 게이트 구동부(30) 및 데이터 구동부(40)와, 외부에서 영상신호, 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY) 및 클럭신호(CLK)를 공급받아 RGB신호, 게이트 제어신호 및 데이터 제어신호를 생성하여 게이트 구동부(30) 및 데이터 구동부(40)에 공급하는 타이밍제어부(50)를 포함한다.
액정패널(20)에는 서로 교차하여 화소영역(P)을 정의하는 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(T), 박막트랜지스터에 연결되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)가 연결된다.
게이트 구동부(30)의 게이트 신호에 따라 액정패널(20)의 다수의 게이트 배선(GL1 내지 GLm)에 연결된 박막트랜지스터(T)가 순차적으로 턴-온(turn-on) 되고, 데이터 구동부(40)의 데이터 신호가 액정 커패시터(Clc)에 인가된다.
여기서, 타이밍제어부(50)가 생성하는 데이터 제어신호는 소스출력 인에이블(source output enable: SOE) 신호를 포함하고, 데이터 구동부(40)는 소스출력 인에이블 신호에 동기(synchronization)하여 액정패널(20)의 일 수평열에 해당하는 데이터 신호를 동시에 출력한다.
그런데, 소스 출력 인에이블 신호에 따라 일 수평열에 대응되는 다수의 화소영역의 데이터 신호가 동시에 출력되므로, 데이터 구동부(40)로부터 출력되는 전류가 급격히 상승하는 피크(peak) 전류가 발생하고, 이러한 피크 전류는 전자기간섭(EMI) 노이즈(noise)를 유발하는 문제가 있다.
특히, 액정표시장치의 대형화에 따라 데이터 구동부(40)의 출력 채널 및 로드가 증가하고, 이에 따라 데이터 구동부(40)의 피크 전류가 더욱 증가하는 경향이 있어서, 이러한 EMI 노이즈는 대형 액정표시장치에서 더욱 문제가 된다.
또한, 이러한 피크 전류는 액정표시장치의 소비전력을 증가시키고, 액정패널(20) 및 게이트 구동부(30)의 비정상 동작의 원인이 되기도 한다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 액정표시장치의 데이터 구동집적회로 내에 다수의 지연시간 및 다수의 지연형태 중 하나를 선택할 수 있는 지연회로를 구성하여 액정표시장치의 주파수 또는 화소구조 차이에 의한 충전시간에 따라 소스출력 인에이블(SOE) 신호의 다양한 분산형태(split type)를 제공함으로써, 액정표시장치의 전자기간섭(electromagnetic interface) 노이즈를 저감하고 동시에 블록 딤(block dim)과 같은 화질불량을 개선하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여 본 발명은, 영상을 표시하는 액정패널과; 상기 액정패널에 게이트 신호를 공급하는 게이트 구동부와; 각각이 상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 다수의 데이터 신호를 블록 별로 지연하여 상기 액정패널에 공급하는 다수의 데이터 구동집적회로를 포함하는 데이터 구동부와; 상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍제어부를 포함하는 액정표시장치를 제공한다.
여기서, 상기 데이터 제어신호는 소스출력 인에이블 신호를 포함하고, 상기 다수의 데이터 신호는 상기 소스출력 인에이블 신호에 동기하여 출력될 수 있다.
그리고, 상기 다수의 데이터 구동집적회로 각각은, 제1총지연시간을 기준으로 하고 서로 상이한 형태의 제1 내지 제3지연시간 그래프를 각각 출력하는 제1 내지 제3지연형태부와; 상기 제1 내지 제3지연시간 그래프 중 하나를 선택하는 제1먹스와; 상기 제1총지연시간과 상이한 제2총지연시간을 기준으로 하고 서로 상이한 형태의 제4 내지 제6지연시간 그래프를 각각 출력하는 제4 내지 제6지연형태부와; 상기 제4 내지 제6지연시간 그래프 중 하나를 선택하는 제2먹스를 포함할 수 있다.
또는, 상기 다수의 데이터 구동집적회로 각각은, 제1클럭신호를 분주하여 상기 제1클럭신호와 상이한 제2클럭신호를 출력하는 분주회로와; 상기 제1 및 제2클럭신호 중 하나를 선택하여 출력하는 제1먹스와; 상기 제1먹스로부터 출력되는 상 기 제1 및 제2클럭신호 중 하나에 따라, 상기 제1클럭신호에 대응되는 제1총지연시간을 기준으로 하는 서로 상이한 형태의 제1 내지 제3지연시간 그래프, 또는, 제1총지연시간과 상이하고 상기 제2클럭신호에 대응되는 제2총지연시간을 기준으로 하는 서로 상이한 형태의 제4 내지 제6지연시간 그래프를 각각 출력하는 제1 내지 제3지연형태부와; 상기 제1 내지 제3지연시간 그래프 중 하나, 또는, 상기 제4 내지 제6지연시간 그래프 중 하나를 선택하는 제2먹스를 포함할 수 있다.
그리고, 상기 제1 및 제4지연시간 그래프 각각은, 상기 다수의 데이터 구동집적회로 각각의 양단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 다수의 데이터 구동집적회로 각각의 중앙부의 채널로부터 출력되는 상기 데이터 신호의 지연시간이 긴 좌우 대칭형태이고, 상기 제2 및 제5지연시간 그래프 각각은, 상기 다수의 데이터 구동집적회로 각각의 좌단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 다수의 데이터 구동집적회로 각각의 우단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간이 긴 증가형태이고, 상기 제3 및 제6지연시간 그래프 각각은, 상기 다수의 데이터 구동집적회로 각각의 좌단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 다수의 데이터 구동집적회로 각각의 우단부의 채널부터 출력되는 상기 데이터 신호의 지연시간이 짧은 감소형태일 수 있다.
여기서, 상기 제1 및 제2총지연시간은 각각 50ns 및 100ns일 수 있다.
또한, 상기 다수의 데이터 구동집적회로는 제1 내지 제6데이터 구동집적회로를 포함하고, 상기 제1 내지 제6데이터 구동집적회로는 각각 제1 내지 제6지연시간 그래프에 따라 상기 다수의 데이터 신호를 지연하여 출력하고, 상기 제1 및 제6지연시간 그래프는 제1총지연시간을 기준으로 하고, 상기 제2 및 제5지연시간 그래프는 상기 제1총지연시간보다 짧은 제2총지연시간을 기준으로 하고, 상기 제3 및 제4지연시간 그래프는 상기 제2총지연시간 보다 짧은 제3총지연시간을 기준으로 할 수 있다.
또한, 상기 제1 내지 제3지연시간 그래프 각각은, 상기 제1 내지 제6 데이터 구동집적회로 각각의 좌단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 제1 내지 제6 데이터 구동집적회로 각각의 우단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간이 긴 증가형태이고, 상기 제4 내지 제6지연시간 그래프 각각은, 상기 제1 내지 제6데이터 구동집적회로 각각의 좌단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 제1 내지 제6데이터 구동집적회로 각각의 우단부의 채널부터 출력되는 상기 데이터 신호의 지연시간이 짧은 감소형태일 수 있다. 인 액정표시장치.
한편, 본 발명은, 타이밍제어부가 게이트 구동부로 게이트 제어신호를 공급하고, 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 단계와; 상기 게이트 구동부가 상기 게이트 제어신호를 이용하여 액정패널로 게이트 신호를 공급하는 단계와; 데이터 구동부의 다수의 데이터 구동집적회로 각각이, 상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 다수의 데이터 신호를 블록 별로 지연하여 상기 액정패널에 공급하는 단계와; 상기 액정패널이 상기 게이트 신호 및 상기 다수의 데이터 신호를 이용하여 영상을 표시하는 단계를 포함하는 액정표시장치의 구동방법을 제공한다.
여기서, 상기 다수의 데이터 구동집적회로 각각이 상기 다수의 데이터 신호를 상기 액정패널에 공급하는 단계는, 제1 및 제2먹스 중 하나를 선택하는 단계와; 상기 제1먹스에 의하여 제1총지연시간을 기준으로 하고 서로 상이한 형태의 제1 내지 제3지연시간 그래프 중 하나를 선택하거나, 상기 제2먹스에 의하여 상기 제1총지연시간과 상이한 제2총지연시간을 기준으로 하고 서로 상이한 형태의 제4 내지 제6지연시간 그래프 중 하나를 선택하는 단계를 포함할 수 있다.
또는, 제1클럭신호를 분주하여 상기 제1클럭신호와 상이한 제2클럭신호를 생성하는 단계와; 제1먹스가 상기 제1 및 제2클럭신호 중 하나를 선택하여 출력하는 단계와; 상기 제1먹스로부터 출력되는 상기 제1 및 제2클럭신호 중 하나에 따라, 제2먹스가, 상기 제1클럭신호에 대응되는 제1총지연시간을 기준으로 하는 서로 상이한 형태의 제1 내지 제3지연시간 그래프 중 하나를 선택하거나, 상기 제1총지연시간과 상이하고 상기 제2클럭신호에 대응되는 제2총지연시간을 기준으로 하는 서로 상이한 형태의 제4 내지 제6지연시간 그래프 중 하나를 선택하는 단계를 포함할 수 있다.
위에 상술한 바와 같이, 본 발명에 따른 액정표시장치에서는, 소스출력 인에이블 신호를 지연함에 있어서 다수의 지연시간 및 다수의 지연형태 중 하나를 선택할 수 있는 데이터 구동집적회로를 제공함으로써, 주파수 및 화소구조에 따라 다양 한 충전시간을 갖는 액정표시장치에서의 전자기간섭 노이즈를 저감하고 동시에 블록 딤과 같은 화질불량을 방지하는 장점이 있다.
또한, 소스출력 인에이블 신호를 순차적으로 지연 출력함으로써, 액정표시장치의 소비전력을 저감하는 장점이 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명의 제1실시예에 따른 액정표시장치를 도시한 도면이다.
도 2에 도시한 바와 같이, 액정표시장치(110)는, 영상을 표시하는 액정패널(120)과, 액정패널(120)에 게이트 신호 및 데이터 신호를 각각 공급하는 게이트 구동부(130) 및 데이터 구동부(140)와, 게이트 구동부(130)에 연결되어 게이트 제어신호를 공급하는 게이트 인쇄회로기판(152)과, 데이터 구동부(140)에 연결되어 RGB신호 및 데이터 제어신호를 공급하는 데이터 인쇄회로기판(154)을 포함한다.
도시하지는 않았지만, 외부에서 영상신호, 데이터인에이블신호(DE), 수평동기신호(HSY), 수직동기신호(VSY) 및 클럭신호(CLK)를 공급받아 게이트 제어신호, RGB신호 및 데이터 제어신호를 생성하여 게이트 구동부(130) 및 데이터 구동부(140)에 공급하는 타이밍제어부가 게이트 인쇄회로기판(152) 또는 데이터 인쇄회로기판(154)에 형성될 수 있다.
게이트 구동부(130)는 다수의 게이트 구동집적회로(driving integrated circuit: D-IC)(132)를 포함하고, 데이터 구동부(140)는 다수의 데이터 구동집적회 로(142)를 포함한다.
한편, 다른 실시예에서는 게이트 인쇄회로기판(152)이 생략되고, 데이터 인쇄회로기판(154)이 게이트 제어신호를 생성하여 액정패널(120)에 형성되는 배선(line on glass: LOG)을 통하여 게이트 구동부(130)에 공급할 수도 있고, 또 다른 실시예에서는, 게이트 구동부(130) 및 게이트 인쇄회로기판(152)이 생략되고, 액정패널(120)에 쉬프트 레지스터(shift register)와 같은 게이트 구동부가 형성되어 게이트 신호를 생성할 수도 있다.
액정패널(120)에는 서로 교차하여 화소영역(P)을 정의하는 다수의 게이트 배선(GL1 내지 GLm) 및 다수의 데이터 배선(DL1 내지 DLn)이 형성되고, 각 화소영역(P)에는 게이트 배선 및 데이터 배선에 연결되는 박막트랜지스터(T), 박막트랜지스터에 연결되는 스토리지 커패시터(Cst) 및 액정 커패시터(Clc)가 연결된다.
게이트 구동부(130)의 게이트 신호에 따라 액정패널(120)의 다수의 게이트 배선(GL1 내지 GLm)에 연결된 박막트랜지스터(T)가 순차적으로 턴-온(turn-on) 되고, 데이터 구동부(140)의 데이터 신호가 액정 커패시터(Clc)에 인가된다.
여기서, 타이밍제어부가 생성하는 데이터 제어신호는 소스출력 인에이블(source output enable: SOE) 신호를 포함하고, 데이터 구동부(140)의 각 데이터 구동집적회로(142)는 소스출력 인에이블 신호에 따라 데이터 신호를 동시에 출력하는 대신에, 다수의 채널을 다수의 블록으로 구분하고 소스출력 인에이블 신호를 기준으로 블록 별로 타이밍을 달리하여 액정패널(120)의 일 수평열에 해당하는 데이터 신호를 순차적으로 출력하는데, 이를 도면을 참조하여 설명한다.
도 3a는 본 발명의 제1실시예에 따른 액정표시장치의 데이터 구동집적회로를 도시한 도면이고, 도 3b는 도 3a의 데이터 구동집적회로의 일 예에 대한 도면이다.
도 3a에 도시한 바와 같이, 출력채널로서 제1 내지 제p채널을 갖는 데이터 구동집적회로(142)는 데이터 신호 생성부(미도시)와 지연회로(144)를 포함한다.
지연회로(144)는 타이밍 제어부로부터 공급되는 소스출력 인에이블 신호(SOE)와 클럭신호(CLK)를 이용하여 상이한 타이밍에 소스출력 인에이블(SOE) 신호를 출력시키도록 하는 제1 내지 제q지연신호(DLY1 내지 DLYq)를 생성한다.
이때, 데이터 구동집적회로(142)의 제1 내지 제p채널은 제1 내지 제(2q)블록(146)으로 구분되며, 지연회로(144)에서 생성된 제1 내지 제q지연신호(DLY1 내지 DLYq)는 제1 내지 제(2q)블록(146)의 양끝에서 중앙으로 대칭적이며 순차적으로 공급된다. (p, q는 자연수)
즉, 제1지연신호(DLY1)는 제1 및 제(2q)블록에 공급되고, 제2지연신호(DLY1)는 제2 및 제(2q-1)블록에 공급되고, 제q지연신호(DLYq)는 제q 및 제(q+1)블록에 공급된다.
따라서, 데이터 신호는 각 블록으로부터 동시에 출력되고, 제1 내지 제(2q)블록(146)의 양끝에서 중앙으로 갈수록 점점 더 늦게 출력된다.
이러한 데이터 구동집적회로(142)의 구체적 일 예를 도시한 도 3b에 도시한 바와 같이, 데이터 구동집적회로(142)의 데이터 신호 생성부(미도시)의 끝단은 다수의 연산 증폭기(OP Amp)(148)로 구성되고, 데이터 구동집적회로(142)의 지연회로(도 3a의 144)는 스위칭신호 생성부(144a) 및 다수의 스위치(144b)로 구성될 수 있다.
다수의 스위치(144b)는 다수의 연산 증폭기(148)의 출력단에 연결되며, 스위칭신호 생성부(144a)는 제1 내지 제q스위칭신호(SW1 내지 SWq)를 생성하여 다수의 스위치(144b)에 공급한다.
구체적으로, 제1스위칭신호(SW1)는 제1 및 제(2q)블록의 연산 증폭기(148)에 연결된 스위치(144b)에 공급되고, 제2스위칭신호(SW2)는 제1 및 제(2q-1)블록의 연산 증폭기(148)에 연결된 스위치(144b)에 공급되고, 제q스위칭신호(SWq)는 제q 및 제(q+1)블록에 연결된 스위치(144b)에 공급된다.
따라서, 데이터 구동집적회로(142)의 양단에서 중앙으로 갈수록 블록 별로 점점 더 지연된 데이터 신호가 출력된다.
도 4는 도 3a의 데이터 구동집적회로에 사용되는 소스출력 인에이블 신호 및 스위칭신호의 파형도이고, 도 5는 도 3a의 데이터 구동집적회로로부터 출력되는 다수의 데이터 신호의 지연시간 그래프를 도시한 도면이다.
도 4에 도시한 바와 같이, 소스출력 인에이블 신호는 액정패널(도 2의 120)의 일 수평열에 해당하는 일 수평시간(horizontal time)을 주기로 하이레벨 전압(high) 구간을 가지는 신호로서, 소스출력 인에이블 신호(SOE)가 하이레벨 전압(high)으로부터 로우레벨 전압(low)으로 변화하면 데이터 신호가 출력될 수 있다.
그리고, 제1 내지 제q스위칭신호(SW1 내지 SWq)는 각각 일 수평시간을 주기로 오프전압(off)을 가지는 신호로서, 단위 지연시간만큼 순차적으로 지연되는 신 호이다.
따라서, 데이터 구동집적회로(142)에서는, 소스출력 인에이블 신호(SOE)가 로우레벨 전압(low)이 되고 나서, 제1 내지 제q스위칭신호(SW1 내지 SWq)에 따라 다수의 스위치(144b)가 순차적으로 연결되어 데이터 신호가 순차적으로 출력된다.
도 5에 도시한 바와 같이, 데이터 구동집적회로(142)의 제1 내지 제p채널로부터 출력되는 데이터 신호는 단위지연시간(UTd) ~ 총지연시간(Td) 사이의 값을 지연시간으로 갖는다.
즉, 제1 및 제(2q)블록의 채널로부터는 데이터 신호가 단위지연시간(UTd)만큼 지연되어 출력되고, 제2 및 제(2q-1)블록의 채널로부터는 데이터 신호가 단위지연시간(UTd)의 2배(2UTd)만큼 지연되어 출력되고, 제3 및 제(2q-2)블록의 채널로부터는 데이터 신호가 단위지연시간의 3배(3UTd)만큼 지연되어 출력되고, 제q 및 제(q+1)블록의 채널부터는 데이터 신호가 단위지연시간(UTd)의 q배인 총지연시간(Td = q * UTd)만큼 지연되어 출력된다.
(여기서, 도 5의 그래프는 정확하게 그린다면 계단형태의 그래프가 되어야 하겠지만, 채널 수가 매우 많은 것을 고려하여 단순한 직선으로 표시한 것이다.)
예를 들어, 하나의 데이터 구동집적회로(142)가 960개의 채널을 포함하고(p = 960), 960개의 채널을 각각이 48개의 채널을 포함하는 20개의 블록(q = 10)으로 구성할 수 있으며, 단위지연시간(UTd)은 약 9ns(nano second) ~ 약 10ns의 범위이고, 총지연시간(Td)은 약 90ns ~ 약 100ns의 범위일 수 있다.
이와 같이, 본 발명의 제1실시예에 따른 액정표시장치(110)에서는, 하나의 데이터 구동집적회로(142)로부터 출력되는 다수의 데이터 신호를 다수의 블록으로 구분하고, 표시되는 영상의 화질이 저하되지 않는 범위에서 블록 별로 상이한 지연시간을 갖도록 출력함으로써, 전자기간섭 노이즈 및 소비전력을 저감할 수 있다.
그런데, 본 발명의 제1실시예와 같은 데이터 구동집적회로는 고정된 총지연시간 및 고정된 지연형태를 가지므로, 상이한 주파수 및 충전시간으로 구동되는 다양한 액정표시장치에 모두 최적으로 적용되기 힘든 점이 있다.
즉, 액정표시장치는 모델에 따라 60Hz, 120Hz, 240Hz 등 다양한 주파수로 구동될 수 있으며, 주파수가 증가할수록 화소에 인가되는 데이터 신호의 충전시간은 짧아진다.
또한, 동일한 해상도를 갖더라도 화소구조에 따라 화소에 인가되는 데이터 신호의 충전시간은 달라질 수 있다.
예를 들어, 표준 화소구조의 액정표시장치에서는 수평방향을 따라 순차적으로 배치되는 적, 녹, 청색 서브픽셀(sub-pixel) 각각에 데이터 배선이 연결되는 반면, 듀얼 레이트 구동(dual rate driving: DRD) 화소구조의 액정표시장치에서는 수평방향을 따라 순차적으로 배치되는 적, 녹, 청색 서브픽셀 중 인접한 두 서브픽셀에 하나의 데이터 배선이 연결되고, 트리플 레이트 구동(triple rate driving: TRD) 화소구조의 액정표시장치에서는 수직방향을 따라 순차적으로 배치되는 적, 녹, 청색 서브픽셀에 하나의 데이터 배선이 연결된다.
따라서, 듀얼 레이트 구동 화소구조의 데이터 배선의 수는 표준 화소구조의 데이터 배선의 수의 1/2이고, 트리플 레이트 구동 화소구조의 데이터 배선의 수는 표준 화소구조의 데이터 배선의 수의 1/3인데, 데이터 배선의 수가 감소하는 대신 게이트 배선의 수가 그에 비례하여 증가하므로, 화소에 인가되는 데이터 신호의 충전시간은 데이터 배선의 수가 감소함에 따라 감소한다.
표 1은 액정표시장치에 있어서 주파수 및 화소구조에 따른 1 수평시간 및 충전시간을 설명하기 위한 표이며, 표 2는 액정표시장치에 있어서 주파수 및 화소구조와 소스출력 인에이블 신호의 총지연시간에 따른 액정표시장치의 특성을 설명하기 위한 표이다.
[표 1]
Figure 112009074099226-pat00001
[표 2]
Figure 112009074099226-pat00002
표 1에 기재된 바와 같이, 액정표시장치의 구동 주파수가 120Hz에서 240Hz로 2배 증가하면, 데이터 신호를 1 수평열에 기입하는 시간인 1 수평시간과, 1 수평시간 중 데이터 신호의 실질적인 인가시간인 충전시간은 약 7.4μs에서 약 3.7μs로, 약 6.4μs에서 약 2.7μs로 각각 약 1/2로 감소한다.
그리고, 액정표시장치의 화소구조가 표준인 경우에서 TRD인 경우로 변경되어 데이터 배선의 개수가 1/3로 감소하면, 1 수평시간과 충전시간은 약 21.0μs에서 약 7.0μs로, 약 20.0μs에서 약 6.0μs로 각각 약 1/3로 감소한다.
이 경우에 소스출력 인에이블 신호의 총지연시간에 따른 각 액정표시장치의 특성 측정결과인 표 2를 보면, 총지연시간(Td)이 약 100ns인 경우, 주파수가 120Hz인 액정표시장치에서는 전자기간섭 노이즈 특성이 양호하고 블록 딤이 관찰되지 않지만, 주파수 240Hz인 액정표시장치에서는 전자기간섭 노이즈 특성은 양호한 반면 블록 딤이 관찰된다.
또한, 총지연시간(Td)이 약 100ns인 경우, 표준 화소구조의 액정표시장치에서는 전자기간섭 노이즈 특성이 양호하고 블록 딤이 관찰되지 않지만, TRD 화소구조의 액정표시장치에서는 전자기간섭 노이즈 특성은 양호한 반면 블록 딤이 관찰된다.
그리고, 총지연시간(Td)이 약 50ns인 경우, 주파수가 120Hz인 액정표시장치에서는 전자기간섭 노이즈 특성이 양호하고 블록 딤이 관찰되지 않지만, 주파수 240Hz인 액정표시장치에서는 블록 딤이 관찰되지 않는 반면 전자기간섭 노이즈 특 성이 악화된다.
또한, 총지연시간(Td)이 약 50ns인 경우, 표준 화소구조 및 TRD 화소구조의 액정표시장치 모두에서 블록 딤이 관찰되지 않는 반면 전자기간섭 노이즈 특성이 악화된다.
즉, 총지연시간(Td)이 길어서 전자기간섭 노이즈 특성이 양호한 경우라 하더라도 충전시간이 짧아짐에 따라 충분히 충전되지 못한 화소에 의한 블록 딤이 관찰되고, 총지연시간(Td)이 짧아서 충분한 충전시간을 확보할 수 있는 경우에는 동시에 출력되는 데이터 신호의 개수가 증가하여 전자기간섭 노이즈 특성이 악화된다.
이것은 다양한 주파수 및 화소구조에 의하여 다양한 충전시간을 갖는 여러 액정표시장치에 하나의 총지연시간으로 고정된 한 종류의 데이터 구동집적회로를 적용하기 어렵다는 것을 의미한다.
따라서, 본 발명의 제2실시예에서는, 액정표시장치의 충전시간에 따라 소스출력 인에이블 신호의 총지연시간 및 지연형태를 선택적으로 변경할 수 있는 데이터 구동집적회로를 제안한다.
도 6은 본 발명의 제2실시예에 따른 액정표시장치의 데이터 구동집적회로를 도시한 도면이다.
도 6에 도시한 바와 같이, 출력채널로서 제1 내지 제p채널을 갖는 데이터 구동집적회로(242)는, 데이터 신호 생성부(미도시)와 제1 및 제2지연회로(260, 270)를 포함한다.
제1지연회로(260)는 타이밍제어부로부터 공급되는 제1클럭신호(CLK1)에 대응 되는 제1총지연시간(Td1)을 기준으로 하는 제1 내지 제3지연시간 그래프를 각각 출력하는 제1 내지 제3지연형태부(262, 264, 266)와, 제1 내지 제3지연시간 그래프 중 하나를 선택하는 제1먹스(268)를 포함한다.
그리고, 제2지연회로(270)는 제1클럭신호(CLK1)와 상이한 제2클럭신호(CLK2)에 대응되는 제2총지연시간(Td2)을 기준으로 하는 제4 내지 제6지연시간 그래프를 각각 출력하는 제4 내지 제6지연형태부(272, 274, 276)와, 제4 내지 제6지연시간 그래프 중 하나를 선택하는 제2먹스(278)를 포함한다.
여기서, 제2총지연시간(Td2)은 제1총지연시간(Td1)보다 긴 값으로, 제2총지연시간(Td2)이 제1총지연시간(Td1)의 2배일 수 있으며, 예를 들어 제1 및 제2총지연시간(Td1, Td2)은 각각 약 50ns, 약 100ns 일 수 있다.
또한, 데이터 구동집적회로(242)의 제1 내지 제p채널은 제1 내지 제(2q)블록(246)으로 구분되며, 제1 및 제2지연회로(260, 270)에서 출력되는 제1 내지 제6지연시간 그래프 중 하나는 제1 내지 제(2q)블록(246)에 공급된다. (p, q는 자연수)
즉, 데이터 구동집적회로(242)는, 사용자의 선택에 따라 제1먹스(268) 또는 제2먹스(278) 중 하나를 선택하고, 제1먹스(268)에 의하여 선택되는 제1 내지 제3지연시간 그래프 중 하나에 따라 데이터 신호를 지연시키거나, 제2먹스(278)에 의하여 선택되는 제4 내지 제6지연시간 그래프 중 하나에 따라 데이터 신호를 지연시켜서, 제1 내지 제(2q)블록을 통하여 출력한다.
여기서, 제1 내지 제3지연시간 그래프는 각각 제4 내지 제6지연시간 그래프와 총지연시간을 제외하고 동일한 형태일 수 있는데, 이를 도면을 참조하여 설명한다.
도 7a 내지 7c는 각각 본 발명의 제2실시예에 따른 액정표시장치의 데이터 구동집적회로의 제1 내지 제3지연시간 그래프를 도시한 도면이고, 도 8a 내지 8c는 각각 본 발명의 제2실시예에 따른 액정표시장치의 데이터 구동집적회로의 제4 내지 제6지연시간 그래프를 도시한 도면이다.
도 7a 내지 7c에 도시한 바와 같이, 제1 내지 제3지연시간 그래프 각각에서는 제1 내지 제p채널로부터 출력되는 다수의 데이터 신호의 지연시간이 단위지연시간(UTd) ~ 제1총지연시간(Td1) 사이의 값을 갖는다.
그리고, 제1지연시간 그래프는 양단부의 채널로부터 출력되는 데이터 신호의 지연시간이 짧고 중앙부의 채널로부터 출력되는 데이터 신호의 지연시간이 긴 좌우 대칭형태를 가지고, 제2지연시간 그래프는 좌단부의 채널로부터 출력되는 데이터 신호의 지연시간이 짧고 우단부의 채널로부터 출력되는 데이터 신호의 지연시간이 긴 증가형태를 가지고, 제3지연시간 그래프는 좌단부의 채널로부터 출력되는 데이터 신호의 지연시간이 길고 우단부의 채널부터 출력되는 데이터 신호의 지연시간이 짧은 감소형태를 갖는다.
한편, 도 8a 내지 8c에 도시한 바와 같이, 제4 내지 제6지연시간 그래프 각각에서는 제1 내지 제p채널로부터 출력되는 다수의 데이터 신호의 지연시간이 단위지연시간(UTd) ~ 제2총지연시간(Td2) 사이의 값을 갖는다.
여기서, 제2총지연시간(Td2)은 제1총지연시간(Td1)보다 긴 값으로, 제2총지연시간(Td2)이 제1총지연시간(Td1)의 2배일 수 있으며, 예를 들어 제1 및 제2총지연시간(Td1, Td2)은 각각 약 50ns, 약 100ns 일 수 있다.
그리고, 제4지연시간 그래프는 양단부의 채널로부터 출력되는 데이터 신호의 지연시간이 짧고 중앙부의 채널로부터 출력되는 데이터 신호의 지연시간이 긴 좌우 대칭형태를 가지고, 제5지연시간 그래프는 좌단부의 채널로부터 출력되는 데이터 신호의 지연시간이 짧고 우단부의 채널로부터 출력되는 데이터 신호의 지연시간이 긴 증가형태를 가지고, 제6지연시간 그래프는 좌단부의 채널로부터 출력되는 데이터 신호의 지연시간이 길고 우단부의 채널부터 출력되는 데이터 신호의 지연시간이 짧은 감소형태를 갖는다.
이와 같이, 본 발명의 제2실시예에 따른 액정표시장치 용 데이터 구동집적회로는 제1 내지 제6지연시간 그래프 중 선택된 하나에 따라 지연된 데이터 신호를 출력하므로, 주파수 및 화소구조에 따른 다양한 충전시간을 갖는 액정표시장치에 모두 적용할 있다.
즉, 사용자는 액정표시장치의 충전시간에 적합한 지연시간 그래프를 제1 내지 제6지연시간 그래프 중에서 선택하고, 데이터 구동집적회로가 해당 지연시간 그래프에 따라 데이터 신호를 출력하도록 제어함으로써 전자기간섭 노이즈 특성을 개선하고 블록 딤과 같은 화질 불량을 방지할 수 있다.
이때, 데이터 구동집적회로에서 출력되는 지연시간 그래프는 하드웨어적으로 선택하거나 소프트웨어적으로 선택할 수 있다.
그리고, 액정표시장치에 포함되는 다수의 데이터 구동집적회로가 각각 상이한 지연시간 그래프에 따라 데이터 신호를 출력하도록 할 수도 있으며, 이 경우 액정표시장치 전체의 지연시간 그래프는 더욱 다양해 질 수 있다.
한편, 도 6의 데이터 구동집적회로는 서로 상이한 제1 및 제2클럭신호(CLK1, CLK2)를 이용하므로 비동기식으로 볼 수 있는데, 다른 실시예에서는 이를 동기식으로 구성할 수 있다.
도 9는 본 발명의 제3실시예에 따른 액정표시장치의 데이터 구동집적회로를 도시한 도면으로, 하나의 클럭신호를 이용하는 동기식 지연회로에 대한 도면이다.
도 9에 도시한 바와 같이, 출력채널로서 제1 내지 제p채널을 갖는 데이터 구동집적회로(342)는, 데이터 신호 생성부(미도시), 분주회로(355), 제1먹스(357) 및 지연회로(360)를 포함한다.
분주회로(355)는 타이밍제어부로부터 공급되는 제1클럭신호(CLK1)을 분주하여 제1클럭신호(CLK1)와 상이한 제2클럭신호(CLK2)를 출력하는데, 예를 들어 제1클럭신호(CLK1)의 주파수를 저감하여 더 낮은 주파수를 갖는 제2클럭신호(CLK2)를 출력할 수 있다.
제1먹스(357)는 타이밍제어부 및 분주회로(355)로부터 각각 제1 및 제2클럭신호(CLK1, CLK2)를 입력 받아 하나를 선택하여 지연회로(360)로 출력한다.
지연회로(360)는 제1 내지 제3지연형태부(362, 364, 366)와 제2먹스(368)를 포함한다.
제1먹스(357)로부터 제1클럭신호(CLK1)가 출력된 경우, 제1 내지 제3지연형태부(362, 364, 366)는 각각 제1클럭신호(CLK1)에 대응되는 제1총지연시간(Td1)을 기준으로 하는 제1 내지 제3지연시간 그래프를 출력하고, 제1먹스(357)로부터 제2클럭신호(CLK2)가 출력된 경우, 제1 내지 제3지연형태부(362, 364, 366)는 각각 제2클럭신호(CLK2)에 대응되는 제2 총지연시간(Td2)을 기준으로 하는 제4 내지 제6지연시간 그래프를 출력한다.
여기서, 제2총지연시간(Td2)은 제1총지연시간(Td1)보다 긴 값으로, 제2총지연시간(Td2)이 제1총지연시간(Td1)의 2배일 수 있으며, 예를 들어 제1 및 제2총지연시간(Td1, Td2)은 각각 약 50ns, 약 100ns 일 수 있다.
그리고, 제1먹스(357)로부터 제1클럭신호(CLK1)가 출력된 경우 제2먹스(368)는 제1 내지 제3지연시간 그래프 중 하나를 선택하여 출력하고, 제1먹스(357)로부터 제2클럭신호(CLK2)가 출력된 경우 경우 제2먹스(368)는 제4 내지 제6지연시간 그래프 중 하나를 선택하여 출력한다.
여기서, 데이터 구동집적회로(342)의 제1 내지 제p채널은 제1 내지 제(2q)블록(346)으로 구분되며, 지연회로(360)에서 출력되는 제1 내지 제6지연시간 그래프 중 하나는 제1 내지 제(2q)블록(246)에 공급된다. (p, q는 자연수)
즉, 데이터 구동집적회로(342)에서는, 사용자의 선택에 따라 제1먹스(357)가 제1 및 제2총지연시간(Td1, Td2) 중 하나를 선택하고, 제2먹스(368)가 제1 내지 제3지연시간 그래프 중 하나 또는 제4 내지 제6지연시간 그래프 중 하나를 선택함으 로써, 최종적으로 선택된 제1 내지 제6지연시간 그래프 중 하나에 따라 데이터 신호가 지연되어 제1 내지 제(2q)블록을 통하여 출력된다.
본 발명의 제3실시예에 따른 액정표시장치의 데이터 구동집적회로의 제1 내지 제6지연시간 그래프는 도 7a 내지 도 7c와 도 8a 내지 도 8c에 도시된 그래프 일 수 있다.
이와 같이, 본 발명의 제3실시예에 따른 액정표시장치 용 데이터 구동집적회로는 제1 내지 제6지연시간 그래프 중 선택된 하나에 따라 지연된 데이터 신호를 출력하므로, 주파수 및 화소구조에 따른 다양한 충전시간을 갖는 액정표시장치에 모두 적용할 있다.
즉, 사용자는 액정표시장치의 충전시간에 적합한 지연시간 그래프를 제1 내지 제6지연시간 그래프 중에서 선택하고, 데이터 구동집적회로가 해당 지연시간 그래프에 따라 데이터 신호를 출력하도록 제어함으로써 전자기간섭 노이즈 특성을 개선하고 블록 딤과 같은 화질 불량을 방지할 수 있다.
이때, 데이터 구동집적회로에서 출력되는 지연시간 그래프는 하드웨어적으로 선택하거나 소프트웨어적으로 선택할 수 있다.
그리고, 액정표시장치에 포함되는 다수의 데이터 구동집적회로가 각각 상이한 지연시간 그래프에 따라 데이터 신호를 출력하도록 할 수도 있으며, 이 경우 액정표시장치 전체의 지연시간 그래프는 더욱 다양해 질 수 있다.
한편, 다른 실시예에서는 다수의 데이터 구동집적회로가 서로 상이한 지연시 간 그래프에 따라 데이터 선호를 지연하여 출력할 수 있으며, 이 경우 지연시간 그래프는 3 이상의 총지연시간 중 선택된 하나를 기준으로 하여 생성될 수 있는데, 이를 도면을 참조하여 설명한다.
도 10은 본 발명의 제4실시예에 따른 액정표시장치용 데이터 구동집적회로의 지연시간 그래프를 도시한 도면으로, 액정표시장치가 포함하는 모든 데이터 구동집적회로로부터 출력되는 다수의 데이터 신호의 지연시간을 도시한다.
도 10에 도시한 바와 같이, 본 발명의 제4실시예에 따른 액정표시장치는 제1 내지 제6데이터 구동집적회로(D-IC)를 포함하고, 제1 내지 제6데이터 구동집적회로 각각은 제1 내지 제3총지연시간(Td1, Td2, Td3)을 기준으로 하는 지연시간 그래프에 따라 데이터 신호를 지연하여 출력한다.
구체적으로, 제1데이터 구동집적회로는 제2총지연시간(Td2)을 기준으로 하고 좌단부에서 우단부로 갈수록 지연시간이 증가하는 도 8b의 제5지연시간 그래프에 따라 데이터 신호를 지연하여 출력하고, 제6데이터 구동집적회로는 제2총지연시간(Td2)을 기준으로 하고 좌단부에서 우단부로 갈수록 지연시간이 감소하는 도 8c의 제6지연시간 그래프에 따라 데이터 신호를 지연하여 출력한다.
그리고, 제2데이터 구동집적회로는 제1총지연시간(Td1)을 기준으로 하고 좌단부에서 우단부로 갈수록 지연시간이 증가하는 도 7b의 제2지연시간 그래프에 따라 데이터 신호를 지연하여 출력하고, 제5데이터 구동집적회로는 제1총지연시간(Td1)을 기준으로 하고 좌단부에서 우단부로 갈수록 지연시간이 감소하는 도 7c의 제3지연시간 그래프에 따라 데이터 신호를 지연하여 출력한다.
또한, 제3데이터 구동집적회로는, 제3총지연시간(Td3)을 기준으로 하고 좌단부에서 우단부로 갈수록 지연시간이 증가하는 제7지연시간 그래프(미도시)에 따라 데이터 신호를 지연하여 출력하고, 제4데이터 구동집적회로는 제3총지연시간(Td3)을 기준으로 하고 좌단부에서 우단부로 갈수록 지연시간이 감소하는 제8지연시간 그래프(미도시)에 따라 데이터 신호를 지연하여 출력한다.
여기서, 제1총지연시간(Td1)은 제2총지연시간(Td2)보다 짧고, 제3총지연시간(Td3)보다 길다. (Td2 > Td1 > Td3)
그리고, 제1 및 제6데이터 구동집적회로로부터 데이터 신호가 출력 완료된 후 제2 및 제5데이터 구동집적회로로부터 데이터 신호가 출력되고, 제2 및 제5데이터 구동집적회로로부터 데이터 신호가 출력 완료된 후 제3 및 제4데이터 구동집적회로로부터 데이터 신호가 출력될 수 있도록, 제2 및 제5데이터 구동집적회로는 제2총지연시간(Td2)에 해당하는 초기 지연시간을 가지고, 제3 및 제4데이터 구동집적회로는 제1 및 제2총지연시간의 합(Td1 + Td2)에 해당하는 초기 지연시간을 갖는다.
물론, 제1 내지 제6데이터 구동집적회로 각각은, 다수의 출력채널을 제1 내지 제p블록으로 구분하고, 각 블록에 속하는 출력채널로 출력되는 데이터 신호는 동일한 타이밍에 출력함으로써, 해당 지연시간 그래프에 따라 블록 별로 데이터 신호를 지연하여 출력한다.
이와 같이, 본 발명의 제4실시예에 따른 액정표시장치의 제1 내지 제6데이터 구동집적회로는 각각, 제 내지 제3총지연시간(Td1, Td2, Td3) 중 하나를 갖는 제5, 제6, 제2, 제3, 제7 및 제8지연시간 그래프에 따라 데이터 신호를 출력하므로, 액정표시장치의 제1 내지 제6데이터 구동집적회로로부터 출력되는 다수의 데이터 신호 중 2 블록에 해당하는 데이터 신호들만 동일한 타이밍에 출력되고 나머지 데이터 신호는 모두 상이한 타이밍에 출력된다.
따라서, 전자기간섭 노이즈 특성을 더 개선할 수 있다.
또한, 제1 및 제2총지연시간(Td1, Td2)보다 짧은 제3총지연시간(Td3)을 이용하므로, 액정표시장치의 제1 내지 제6데이터 구동집적회로로부터 출력되는 다수의 데이터 신호의 출력 타이밍의 최대 차이를 제1 내지 제3총지연시간의 합(Td1 + Td2 + Td3)으로 제한할 수 있다.
따라서, 블록 딤과 같은 화질 불량을 방지할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래의 액정표시장치를 도시한 도면.
도 2는 본 발명의 제1실시예에 따른 액정표시장치를 도시한 도면.
도 3a는 본 발명의 제1실시예에 따른 액정표시장치의 데이터 구동집적회로를 도시한 도면.
도 3b는 도 3a의 데이터 구동집적회로의 일 예에 대한 도면.
도 4는 도 3a의 데이터 구동집적회로에 사용되는 소스출력 인에이블 신호 및 스위칭신호의 파형도.
도 5는 도 3a의 데이터 구동집적회로로부터 출력되는 다수의 데이터 신호의 지연시간 그래프를 도시한 도면.
도 6은 본 발명의 제2실시예에 따른 액정표시장치의 데이터 구동집적회로를 도시한 도면.
도 7a 내지 7c는 각각 본 발명의 제2실시예에 따른 액정표시장치의 데이터 구동집적회로의 제1 내지 제3지연시간 그래프를 도시한 도면.
도 8a 내지 8c는 각각 본 발명의 제2실시예에 따른 액정표시장치의 데이터 구동집적회로의 제4 내지 제6지연시간 그래프를 도시한 도면.
도 9는 본 발명의 제3실시예에 따른 액정표시장치의 데이터 구동집적회로를 도시한 도면.
도 10은 본 발명의 제4실시예에 따른 액정표시장치용 데이터 구동집적회로의 지연시간 그래프를 도시한 도면.

Claims (11)

  1. 영상을 표시하는 액정패널과;
    상기 액정패널에 게이트 신호를 공급하는 게이트 구동부와;
    다수의 데이터 신호를 상기 액정패널에 공급하는 다수의 데이터 구동집적회로를 포함하는 데이터 구동부와;
    상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍제어부
    를 포함하고,
    상기 다수의 데이터 구동집적회로 각각은,
    블록 별로 구분되는 다수의 채널을 포함하고,
    상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 상기 다수의 데이터 신호를 상기 블록 별로 상이하게 지연하여 상기 다수의 채널을 통하여 출력하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 데이터 제어신호는 소스출력 인에이블 신호를 포함하고, 상기 다수의 데이터 신호는 상기 소스출력 인에이블 신호에 동기하여 출력되는 액정표시장치.
  3. 영상을 표시하는 액정패널과;
    상기 액정패널에 게이트 신호를 공급하는 게이트 구동부와;
    각각이 상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 다수의 데이터 신호를 블록 별로 지연하여 상기 액정패널에 공급하는 다수의 데이터 구동집적회로를 포함하는 데이터 구동부와;
    상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍제어부
    를 포함하고,
    상기 다수의 데이터 구동집적회로 각각은,
    제1총지연시간을 기준으로 하고 서로 상이한 형태의 제1 내지 제3지연시간 그래프를 각각 출력하는 제1 내지 제3지연형태부와;
    상기 제1 내지 제3지연시간 그래프 중 하나를 선택하는 제1먹스와;
    상기 제1총지연시간과 상이한 제2총지연시간을 기준으로 하고 서로 상이한 형태의 제4 내지 제6지연시간 그래프를 각각 출력하는 제4 내지 제6지연형태부와;
    상기 제4 내지 제6지연시간 그래프 중 하나를 선택하는 제2먹스
    를 포함하는 액정표시장치.
  4. 영상을 표시하는 액정패널과;
    상기 액정패널에 게이트 신호를 공급하는 게이트 구동부와;
    각각이 상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 다수의 데이터 신호를 블록 별로 지연하여 상기 액정패널에 공급하는 다수의 데이터 구동집적회로를 포함하는 데이터 구동부와;
    상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍제어부
    를 포함하고,
    상기 다수의 데이터 구동집적회로 각각은,
    제1클럭신호를 분주하여 상기 제1클럭신호와 상이한 제2클럭신호를 출력하는 분주회로와;
    상기 제1 및 제2클럭신호 중 하나를 선택하여 출력하는 제1먹스와;
    상기 제1먹스로부터 출력되는 상기 제1 및 제2클럭신호 중 하나에 따라, 상기 제1클럭신호에 대응되는 제1총지연시간을 기준으로 하는 서로 상이한 형태의 제1 내지 제3지연시간 그래프, 또는, 제1총지연시간과 상이하고 상기 제2클럭신호에 대응되는 제2총지연시간을 기준으로 하는 서로 상이한 형태의 제4 내지 제6지연시간 그래프를 각각 출력하는 제1 내지 제3지연형태부와;
    상기 제1 내지 제3지연시간 그래프 중 하나, 또는, 상기 제4 내지 제6지연시간 그래프 중 하나를 선택하는 제2먹스
    를 포함하는 액정표시장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제1 및 제4지연시간 그래프 각각은, 상기 다수의 데이터 구동집적회로 각각의 양단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 다수의 데이터 구동집적회로 각각의 중앙부의 채널로부터 출력되는 상기 데이터 신호의 지연시간이 긴 좌우 대칭형태이고,
    상기 제2 및 제5지연시간 그래프 각각은, 상기 다수의 데이터 구동집적회로 각각의 좌단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 다수의 데이터 구동집적회로 각각의 우단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간이 긴 증가형태이고,
    상기 제3 및 제6지연시간 그래프 각각은, 상기 다수의 데이터 구동집적회로 각각의 좌단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 다수의 데이터 구동집적회로 각각의 우단부의 채널부터 출력되는 상기 데이터 신호의 지연시간이 짧은 감소형태인 액정표시장치.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 제1 및 제2총지연시간은 각각 50ns 및 100ns인 액정표시장치.
  7. 영상을 표시하는 액정패널과;
    상기 액정패널에 게이트 신호를 공급하는 게이트 구동부와;
    각각이 상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 다수의 데이터 신호를 블록 별로 지연하여 상기 액정패널에 공급하는 다수의 데이터 구동집적회로를 포함하는 데이터 구동부와;
    상기 게이트 구동부로 게이트 제어신호를 공급하고, 상기 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 타이밍제어부
    를 포함하고,
    상기 다수의 데이터 구동집적회로는 제1 내지 제6데이터 구동집적회로를 포함하고,
    상기 제1 내지 제6데이터 구동집적회로는 각각 제1 내지 제6지연시간 그래프에 따라 상기 다수의 데이터 신호를 지연하여 출력하고,
    상기 제1 및 제6지연시간 그래프는 제1총지연시간을 기준으로 하고,
    상기 제2 및 제5지연시간 그래프는 상기 제1총지연시간보다 짧은 제2총지연시간을 기준으로 하고,
    상기 제3 및 제4지연시간 그래프는 상기 제2총지연시간 보다 짧은 제3총지연시간을 기준으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제1 내지 제3지연시간 그래프 각각은, 상기 제1 내지 제6 데이터 구동집적회로 각각의 좌단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 제1 내지 제6 데이터 구동집적회로 각각의 우단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간이 긴 증가형태이고,
    상기 제4 내지 제6지연시간 그래프 각각은, 상기 제1 내지 제6데이터 구동집 적회로 각각의 좌단부의 채널로부터 출력되는 상기 데이터 신호의 지연시간보다 상기 제1 내지 제6데이터 구동집적회로 각각의 우단부의 채널부터 출력되는 상기 데이터 신호의 지연시간이 짧은 감소형태인 액정표시장치.
  9. 타이밍제어부가 게이트 구동부로 게이트 제어신호를 공급하고, 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 단계와;
    상기 게이트 구동부가 상기 게이트 제어신호를 이용하여 액정패널로 게이트 신호를 공급하는 단계와;
    데이터 구동부의 다수의 데이터 구동집적회로 각각이 다수의 데이터 신호를 상기 액정패널에 공급하는 단계와;
    상기 액정패널이 상기 게이트 신호 및 상기 다수의 데이터 신호를 이용하여 영상을 표시하는 단계
    를 포함하고,
    상기 다수의 데이터 구동집적회로 각각은,
    블록 별로 구분되는 다수의 채널을 포함하고,
    상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 상기 다수의 데이터 신호를 블록 별로 상이하게 지연하여 상기 다수의 채널을 통하여 출력하는 액정표시장치의 구동방법.
  10. 타이밍제어부가 게이트 구동부로 게이트 제어신호를 공급하고, 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 단계와;
    상기 게이트 구동부가 상기 게이트 제어신호를 이용하여 액정패널로 게이트 신호를 공급하는 단계와;
    데이터 구동부의 다수의 데이터 구동집적회로 각각이, 상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 다수의 데이터 신호를 블록 별로 지연하여 상기 액정패널에 공급하는 단계와;
    상기 액정패널이 상기 게이트 신호 및 상기 다수의 데이터 신호를 이용하여 영상을 표시하는 단계
    를 포함하고,
    상기 다수의 데이터 구동집적회로 각각이 상기 다수의 데이터 신호를 상기 액정패널에 공급하는 단계는,
    제1 및 제2먹스 중 하나를 선택하는 단계와;
    상기 제1먹스에 의하여 제1총지연시간을 기준으로 하고 서로 상이한 형태의 제1 내지 제3지연시간 그래프 중 하나를 선택하거나, 상기 제2먹스에 의하여 상기 제1총지연시간과 상이한 제2총지연시간을 기준으로 하고 서로 상이한 형태의 제4 내지 제6지연시간 그래프 중 하나를 선택하는 단계
    를 포함하는 액정표시장치의 구동방법.
  11. 타이밍제어부가 게이트 구동부로 게이트 제어신호를 공급하고, 데이터 구동부로 RGB신호 및 데이터 제어신호를 공급하는 단계와;
    상기 게이트 구동부가 상기 게이트 제어신호를 이용하여 액정패널로 게이트 신호를 공급하는 단계와;
    데이터 구동부의 다수의 데이터 구동집적회로 각각이, 상이한 총지연시간 및 상이한 지연형태를 갖는 다수의 지연시간 그래프 중 선택된 하나에 따라 다수의 데이터 신호를 블록 별로 지연하여 상기 액정패널에 공급하는 단계와;
    상기 액정패널이 상기 게이트 신호 및 상기 다수의 데이터 신호를 이용하여 영상을 표시하는 단계
    를 포함하고,
    상기 다수의 데이터 구동집적회로 각각이 상기 다수의 데이터 신호를 상기 액정패널에 공급하는 단계는,
    제1클럭신호를 분주하여 상기 제1클럭신호와 상이한 제2클럭신호를 생성하는 단계와;
    제1먹스가 상기 제1 및 제2클럭신호 중 하나를 선택하여 출력하는 단계와;
    상기 제1먹스로부터 출력되는 상기 제1 및 제2클럭신호 중 하나에 따라, 제2먹스가, 상기 제1클럭신호에 대응되는 제1총지연시간을 기준으로 하는 서로 상이한 형태의 제1 내지 제3지연시간 그래프 중 하나를 선택하거나, 상기 제1총지연시간과 상이하고 상기 제2클럭신호에 대응되는 제2총지연시간을 기준으로 하는 서로 상이한 형태의 제4 내지 제6지연시간 그래프 중 하나를 선택하는 단계
    를 포함하는 액정표시장치의 구동방법.
KR1020090117665A 2009-12-01 2009-12-01 액정표시장치 및 그 구동방법 KR101641691B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090117665A KR101641691B1 (ko) 2009-12-01 2009-12-01 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117665A KR101641691B1 (ko) 2009-12-01 2009-12-01 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20110061123A KR20110061123A (ko) 2011-06-09
KR101641691B1 true KR101641691B1 (ko) 2016-07-22

Family

ID=44395652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117665A KR101641691B1 (ko) 2009-12-01 2009-12-01 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR101641691B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538384B2 (en) 2020-11-10 2022-12-27 Samsung Display Co., Ltd. Data driving circuit and a display device including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102063345B1 (ko) * 2013-06-07 2020-01-07 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 구동방법
KR20230060781A (ko) * 2021-10-28 2023-05-08 엘지디스플레이 주식회사 표시 장치 및 그의 구동 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880222B1 (ko) 2007-09-03 2009-01-28 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR100880221B1 (ko) 2007-08-29 2009-01-28 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR100884998B1 (ko) * 2007-08-29 2009-02-20 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475459B1 (ko) * 2008-01-09 2014-12-23 삼성디스플레이 주식회사 타이밍 컨트롤러, 이를 이용한 데이터 처리방법 및 이를갖는 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880221B1 (ko) 2007-08-29 2009-01-28 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
KR100884998B1 (ko) * 2007-08-29 2009-02-20 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법
KR100880222B1 (ko) 2007-09-03 2009-01-28 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538384B2 (en) 2020-11-10 2022-12-27 Samsung Display Co., Ltd. Data driving circuit and a display device including the same
US11908365B2 (en) 2020-11-10 2024-02-20 Samsung Display Co., Ltd. Data driving circuit and a display device including the same

Also Published As

Publication number Publication date
KR20110061123A (ko) 2011-06-09

Similar Documents

Publication Publication Date Title
CN106887215B (zh) 液晶显示器件
JP5357932B2 (ja) 液晶表示装置
CN104751757B (zh) 能够以低速驱动的显示装置
US8451205B2 (en) Liquid crystal display device, liquid crystal display device drive method, and television receiver
US8427413B2 (en) Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver
JP4750780B2 (ja) 液晶表示装置
US8797370B2 (en) Liquid crystal display and local dimming control method thereof
US10629146B2 (en) Liquid crystal display device and driving method thereof
US8144104B2 (en) Electro-optical device
KR20130039077A (ko) 표시 장치
GB2469887A (en) Method of driving a liquid crystal display device
CN102456331A (zh) 液晶显示器
TW201021012A (en) Liquid crystal display
CN110867170B (zh) 显示面板的驱动方法、显示驱动装置和电子设备
CN100356439C (zh) 显示驱动器、电光学装置以及电光学装置的驱动方法
KR20080067095A (ko) 액정표시장치와 그 구동 방법
TW201227646A (en) Method and circuit for synchronizing input and output synchronizing signals, backlight driver in liquid crystal display device using the same, and method for driving the backlight driver
KR20140038820A (ko) 표시장치 및 그 구동 방법
TW200939190A (en) Driving device and related transformation device of output enable signals in an LCD device
KR101641691B1 (ko) 액정표시장치 및 그 구동방법
KR101577825B1 (ko) 액정표시장치
KR20160069024A (ko) 게이트 드라이브 ｉｃ와 이를 포함한 표시장치
KR20070095215A (ko) 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법
KR102168822B1 (ko) 표시장치
US8952868B2 (en) Method, apparatus and system on a chip for controlling a stereoscopic display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4