KR20070095215A - 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법 - Google Patents

주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법 Download PDF

Info

Publication number
KR20070095215A
KR20070095215A KR1020070026510A KR20070026510A KR20070095215A KR 20070095215 A KR20070095215 A KR 20070095215A KR 1020070026510 A KR1020070026510 A KR 1020070026510A KR 20070026510 A KR20070026510 A KR 20070026510A KR 20070095215 A KR20070095215 A KR 20070095215A
Authority
KR
South Korea
Prior art keywords
signal
start pulse
pulse signal
input
image
Prior art date
Application number
KR1020070026510A
Other languages
English (en)
Other versions
KR100862122B1 (ko
Inventor
히사시 고다니
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20070095215A publication Critical patent/KR20070095215A/ko
Application granted granted Critical
Publication of KR100862122B1 publication Critical patent/KR100862122B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명의 게이트 드라이버는, 각각 상이한 펄스 길이를 가지는 스타트 펄스 신호 중, 짧은 펄스 길이를 가지는 스타트 펄스 신호가 입력되었을 때는, 화소에, 화상 신호를 기입시키도록 동작하고, 긴 펄스 길이를 가지는 스타트 펄스 신호가 입력되었을 때는, 상기 화소에, 흑 신호를 기입시키도록 동작한다. 이에 의해, 액정 표시 장치에 있어서, 임펄스 구동을 행함과 함께, 캐스케이드 접속 및 기판레스 구동을 행할 수 있다.
액정 표시 장치, 게이트 드라이버, 스타트 펄스 신호, 임펄스 구동

Description

주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시 방법{SCANNING SIGNAL LINE DRIVING DEVICE, LIQUID CRYSTAL DISPLAY DEVICE, AND LIQUID CRYSTAL DISPLAY METHOD}
도 1은, 본 실시예에 따른 액정 표시 장치의 구성을 도시하는 도면.
도 2는, 게이트 드라이버의 구성예를 도시하는 회로도.
도 3은, 한쪽의 스타트 펄스 신호가 입력된 경우의 상기 게이트 드라이버에 구비되어 있는 각 회로의 동작 타이밍을 도시하는 타임 차트.
도 4는, 다른 쪽의 스타트 펄스 신호가 입력된 경우의 상기 게이트 드라이버에 구비되어 있는 각 회로의 동작 타이밍을 도시하는 타임 차트.
도 5는, 상기 게이트 드라이버에 의해 임펄스 구동을 행하는 경우의 상기 게이트 드라이버의 동작 타이밍을 도시하는 타임 차트.
도 6은, 종래의 액정 표시 장치의 구성을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1:화소
5:액정 패널
10:제어 회로
11:소스 드라이버
12:게이트 드라이버
13:화상 데이터
14:게이트 드라이버 제어 신호
20:액정 표시 장치
본 발명은, 동화상 표시가 뛰어난 주사 신호선 구동 장치, 해당 주사 신호선 구동 장치를 구비한 액정 표시 장치, 및 그 액정 표시 장치의 액정 표시 방법에 관한 것이다.
종래, 다양한 액티브 매트릭스형 액정 표시 장치가 개발되어, 워드 프로세서나 퍼스널 컴퓨터의 표시부, 혹은, 텔레비전 등에 응용되고 있다.
도 6은, 종래의 액티브 매트릭스형 액정 표시 장치의 일례인 액정 표시 장치(150)의 구성을 나타내고 있다.
액정 표시 장치(150)는, 도시와 같이, 액정 패널(105), 제어 회로(110), 복수의 소스 드라이버(111)(여기에서는，4개), 복수의 게이트 드라이버(112)(여기에서는，3개), 소스측 기판(120), 및 게이트측 기판(130)에 의해 구성되어 있다.
여기에서, 게이트 드라이버(112)에서는, 임의의 게이트 드라이버의 동작이 종료하면, 해당 게이트 드라이버로부터, 해당 게이트 드라이버의 다음 단의 게이트 드라이버에, 동작이 종료한 것을 알리는 동작 종료 신호가 보내지고, 이에 따라 상 기 다음 단의 게이트 드라이버가 동작을 개시하는, 캐스케이드 접속이 행해지고 있다.
또한, 도시로부터 분명한 바와 같이, 소스 드라이버 제어 신호 및 화상 데이터는, 제어 회로(110)로부터 소스측 기판(120)을 통해서 각 소스 드라이버(111)에 공급되어 있다. 마찬가지로, 게이트 드라이버 제어 신호는, 제어 회로(110)로부터 게이트측 기판(130)을 통해서 각 게이트 드라이버(112)에 공급되어 있다.
그런데, 근년, 시장으로부터의 액정 표시 장치에 대한 소형화 등의 요망이 점점 더 커지고 있고, 그 때문에, 소스측 기판 및 게이트측 기판을 폐지한 액정 표시 장치(이하, 기판레스 구동을 행하는 액정 표시 장치라고 기재)가 개발되어 있다. 공지 문헌 1(「일본 공개 특허 공보:특개평5-297394호 공보(1993년 11월 12일 공개)」)에는, 드라이버 내부에 입력된 신호를 다음 단의 드라이버에 출력하는 기능을 갖게 함으로써, 기판레스 구동을 행하는 액정 표시 장치가 개시되어 있다.
또한, 액정 표시 장치의 표시 품위에 대한 요망도 점점 더 커지고 있다.
액정 표시 장치의 액정 패널에 형성된 화소는, 화상을 표시하기 위한 화상 신호가 일단 기입되면, 그 다음에 새로운 화상 신호가 기입될 때까지, 이미 기입되어 있는 화상 신호를 계속해서 유지한다. 이 때문에, 인간의 시선이 동화상을 추적하는 까닭에 망막 상의 잔상이 발생하고, 표시 품위가 저하한다는 문제를 일으키고 있었다.
따라서, 상기 문제를 해결하기 위해서, 1프레임 내에서, 화상 신호 및 흑 신호(상기 화소를 암 표시로 하기 위한 화상 신호)의 기입을 행하고, 표시를 행한 후 에 일단 화면을 검게 함으로써 망막 상의 잔상을 소거하는 임펄스 구동이 제안되어 왔다. 그 임펄스 구동을 행하는 액정 표시 장치는 여러 가지 제안되어 있지만, 공지 문헌 2(「일본 공개 특허 공보:특개 2001-60078호 공보(2001년 3월 6일 공개)」)에는, 1프레임 내에서, 화상 신호의 기입을 행하는 게이트 드라이버와, 흑 신호의 기입을 행하는 게이트 드라이버를 동시에 구동시켜, 임펄스 구동을 행하는 액정 표시 장치가 개시되어 있다.
상세하게 설명하면, 우선, 공지 문헌 2의 소스 드라이버로부터는, 화상 신호와 흑 신호가 시 분할로 출력되고 있다. 또한, 공지 문헌 2의 게이트 드라이버에는, 게이트 드라이버마다 반 주기씩 위상을 어긋나게 한 구동 클록 신호가 공급되어 있다. 예를 들면, 제2 게이트 드라이버에 부여되는 구동 클록 신호의 위상은, 제1 게이트 드라이버에 부여되는 구동 클록 신호의 위상으로부터 반 주기 어긋나 있다. 이러한 구성으로 함으로써, 제1 게이트 드라이버로부터는, 화상 신호의 기입을 행하도록 주사 신호가 출력되고, 제2 게이트 드라이버로부터는, 흑 신호의 기입을 행하도록 주사 신호가 출력되어, 화상 신호가 기입되어 있는 주사선과, 흑 신호가 기입되어 있는 주사선을 동시에 구동함으로써, 임펄스 구동이 행해진다.
또한, 공지 문헌 2에서는, 화상 기입 기간을 설정함으로써 흑 기입 기간이 짧아진 경우, 흑 기입을 행하는 게이트 드라이버의 주사 신호를 복수 출력시켜 흑 기입 기간을 확보하는 수단도 개시되어 있다. 이 경우, 각 게이트 드라이버에 절환 단자를 설치하고, 식별 신호를 공급함으로써, 주사 신호가 1개 출력되는 경우와의 절환을 행하고 있다.
전술된 바와 같이, 공지 문헌 2에서는, 각 게이트 드라이버에 부여하는 구동 클록 신호의 위상을 어긋나게 함으로써 임펄스 구동을 행하고 있다. 이 때문에, 게이트 드라이버마다, 제어 신호(구동 클록 신호 및 스타트 펄스 신호)를 입력할 필요가 있다. 바꿔 말하면, 통상 구동과 임펄스 구동을 행하기 위한 제어계가 상이하다. 따라서, 공지 문헌 2의 구성에서는, 상기 캐스케이드 접속이나 상기 기판레스 구동을 행할 수 없다고 하는 문제가 발생한다.
본 발명은, 상기의 문제점을 감안하여 이루어진 것으로, 그 목적은, 복수의 게이트 드라이버에서 공통의 제어 신호에 의해 임펄스 구동을 행하는 게이트 드라이버, 즉, 임펄스 구동을 행할 수 있음과 함께, 캐스케이드 접속 및 기판레스 구동을 행할 수 있는 주사 신호선 구동 장치, 액정 표시 장치, 및 그 액정 표시 장치의 액정 표시 방법을 실현하는 것에 있다.
이하, 주사 신호선 구동 장치에 공급되는 각종 신호를 총칭해서 기재하는 경우에는, 제어 신호라고 기재한다.
상기 목적을 달성하기 위해, 본 발명에 따른 게이트 드라이버는, 입력된 스타트 펄스 신호를 입력된 구동 클록 신호의 타이밍에서 시프트시키는 시프트 레지스터를 구비하고, 그 시프트 레지스터로부터 출력된 신호에 기초하여, 온 상태로 됨으로써, 표시 장치에 형성된 화소에, 그 화소의 휘도를 변경하기 위한 화상 신호를 공급하는 스위칭 소자의 온 오프를 제어하는 주사 신호선 구동 장치로서, 상기 스타트 펄스 신호로서 제1 스타트 펄스 신호가 입력되었을 때, 상기 화소에, 화상을 표시하기 위한 화상 신호를 공급하도록 상기 스위칭 소자를 온으로 하고, 상기 스타트 펄스 신호로서 제2 스타트 펄스 신호가 입력되었을 때, 상기 화소에, 상기 화소를 암 표시로 하기 위한 화상 신호를 공급하도록 상기 스위칭 소자를 온으로 하고, 상기 제1 스타트 펄스 신호의 액티브 기간에는, 상기 구동 클록 신호의 상승 혹은 하강이 존재하고, 상기 제2 스타트 펄스 신호의 액티브 기간에는, 상기 구동 클록 신호의 상승 혹은 하강이 복수회 존재하는 것을 특징으로 한다.
본 발명에 따른 주사 신호선 구동 장치는, 각각 상이한 펄스 길이를 가지는, 복수의 스타트 펄스 신호가 각각 입력되었을 때, 스타트 펄스 신호마다, 상이한 동작을 행하는 것이 가능하도록 구성되어 있다. 상세하게는, 제1 스타트 펄스 신호가 입력되었을 때는, 표시 장치에 형성된 화소를 통상 표시(화상을 표시함)로 하도록, 한편, 제2 스타트 펄스 신호가 입력되었을 때는, 상기 화소를 암 표시로 하도록, 상기 화소에 설치된 스위칭 소자를 온으로 한다.
예를 들면, 상기 화소에 화상을 표시하기 위한 화상 신호와 상기 화소를 암 표시로 하기 위한 화상 신호가 시 분할로 공급되어 있는 것으로 한다. 상기 주사 신호선 구동 장치는, 상기 제1 스타트 펄스 신호가 입력되었을 때는, 상기 화소에 화상을 표시하기 위한 화상 신호가 공급되고 있는 기간에, 상기 스위칭 소자를 온으로 할 수 있다. 이에 의해, 전술된 바와 같이, 상기 주사 신호선 구동 장치는, 상기 제1 스타트 펄스 신호가 입력되었을 때는, 상기 화소를 통상 표시로 할 수 있다.
한편, 상기 제2 스타트 펄스 신호가 입력되었을 때는, 상기 화소를 암 표시하기 위한 화상 신호가 공급되고 있는 기간에, 상기 스위칭 소자를 온으로 할 수 있다. 이에 의해, 전술된 바와 같이, 상기 주사 신호선 구동 장치는, 상기 제2 스타트 펄스 신호가 입력되었을 때는, 상기 화소를 암 표시로 할 수 있다.
따라서, 상기 제1 스타트 펄스 신호 및 상기 제2 스타트 펄스 신호를 교대로 입력함으로써, 통상 표시와 암 표시를 교대로 반복하는, 임펄스 구동을 행할 수 있다. 즉, 상기 주사 신호선 구동 장치는, 스타트 펄스 신호의 펄스 길이의 차이만으로(상기 종래 기술에서 설명한 바와 같은, 주사 신호선 구동 장치마다 제어 신호를 입력할 필요가 없음), 임펄스 구동을 행할 수 있다. 또한, 상기 구성에서는, 상기 제1 스타트 펄스 신호만이 입력될 때는, 통상 표시만을 행할 수 있다. 즉, 임펄스 구동과 통상 구동(통상 표시만)으로, 공통의 제어 신호를 사용할 수 있다.
이에 의해, 복수의 주사 신호선 구동 장치로 공통의 제어 신호에 의해 임펄스 구동을 행하는 주사 신호선 구동 장치, 즉, 임펄스 구동을 행할 수 있음과 함께, 캐스케이드 접속 및 기판레스 구동을 행하는 주사 신호선 구동 장치를 실현할 수 있다고 하는 효과를 발휘한다.
또한, 전술된 바와 같이, 임펄스 구동과 통상 구동으로, 공통의 제어 신호를 사용할 수 있기 때문에, 임펄스 구동과 통상 구동을 용이하게 절환할 수 있다고 하는 효과도 발휘한다.
본 발명에 따른 액정 표시 장치는, 상기 목적을 달성하기 위해, 상기 주사 신호선 구동 장치와, 상기 제1 스타트 펄스 신호 또는 상기 제2 스타트 펄스 신호, 및 상기 블랭킹 기간을 나타내는 신호를 상기 주사 신호선 구동 장치에 출력하는 제어 회로를 구비하는 것을 특징으로 한다.
본 발명에 따른 액정 표시 장치는, 상기 구성을 구비하고 있다. 이 때문에, 상기 액정 표시 장치는, 스타트 펄스 신호의 펄스 길이의 차이만으로 임펄스 구동을 행할 수 있다. 또한, 임펄스 구동과 통상 구동(통상 표시만)으로, 공통의 제어 신호를 사용할 수 있다. 이에 의해, 임펄스 구동을 행할 수 있음과 함께, 캐스케이드 접속 및 기판레스 구동을 행하는 액정 표시 장치를 실현할 수 있다고 하는 효과를 발휘한다.
또한, 상기 액정 표시 장치가 구비하는 주사 신호선 구동 장치는, 전술된 바와 같이, 임펄스 구동과 통상 구동을 용이하게 절환할 수 있다. 따라서, 예를 들면, 텔레비전 등, 동화상 표시가 많은 경우에는 임펄스 구동을 행하고, 퍼스널 컴퓨터 등, 정지 화상 표시가 많은 경우에는, 통상 구동을 행하도록, 적절하게, 구동 형태를 용이하게 절환할 수 있다. 이에 의해, 상기 액정 표시 장치는, 전술한 효과에 부가해서, 용도에 따라서, 간소한 구성으로 표시 품위를 향상시킬 수 있다고 하는 효과도 발휘한다.
본 발명에 따른 액정 표시 장치의 표시를 행하는 액정 표시 방법은, 상기 목적을 달성하기 위해, 상기 액정 표시 장치의 액정 표시 방법으로서, 화상의 표시만을 행하는 통상 구동을 행할 때는, 상기 제어 회로로부터 상기 주사 신호선 구동 장치에, 상기 제1 스타트 펄스 신호만을 공급하고, 화상의 표시와 암 표시를 반복해서 행하는 임펄스 구동을 행할 때는, 상기 제어 회로로부터 상기 주사 신호선 구 동 장치에, 상기 제1 스타트 펄스 신호와 상기 제2 스타트 펄스 신호를 교대로 공급하는 것을 특징으로 한다.
상기의 방법에 따르면, 상기 액정 표시 장치는, 스타트 펄스 신호의 펄스 길이의 차이만으로 임펄스 구동을 행하는 것이 가능하다. 또한，임펄스 구동과 통상 구동(통상 표시만)으로, 공통의 제어 신호를 사용할 수 있다. 이에 따라，임펄스 구동을 행할 수 있음과 함께, 캐스케이드 접속 및 기판레스 구동을 행하는 액정 표시 장치의 액정 표시 방법을 실현할 수 있다고 하는 효과를 발휘한다.
본 발명의 다른 목적, 특징, 및 뛰어난 점은, 이하에 기재하는 기재에 의해 충분히 명확해질 것이다. 또한, 본 발명의 이점은, 첨부 도면을 참조한 다음의 설명으로 명백해질 것이다.
<실시예>
본 발명의 실시예에 대해서 도 1 내지 도 5를 이용하여 설명하면 이하와 같다.
도 1은, 본 실시예에 따른 액정 표시 장치(20)의 구성을 나타내고 있다. 도시와 같이, 액정 표시 장치(20)는, 액정 패널(5), 제어 회로(10), 복수의 소스 드라이버(11)(여기에서는，4개), 및 복수의 게이트 드라이버(주사 신호선 구동 장치)(12)(여기에서는，3개)에 의해 구성되어 있다.
액정 패널(5)에는, 복수의 데이터 신호선(S)(도면 중에서는, 데이터 신호선(S1 및 S2)만 나타내고 있음)과, 각 데이터 신호선(S)에 각각 교차하는 복수의 주사 신호선(G)(도면 중에서는, 주사 신호선(G1 및 G2)만 나타내고 있음)이 설치되 어 있다. 또한, 각 데이터 신호선(S) 및 각 주사 신호선(G)의 조합마다, 상세하게는, 인접하는 2개의 데이터 신호선(S)과, 인접하는 2개의 주사 신호선(G)으로 둘러싸인 부분에, 화소(1)가 형성되어 있다(도면 중에서는, 데이터 신호선(S1, S2)과 주사 신호선(G1, G2)으로 둘러싸인 부분에 배치되어 있는 화소(1a)만 나타내고 있음).
화소(1)에는, 게이트가 주사 신호선(G)에, 소스가 데이터 신호선(S)에, 드레인이 회소 전극에 접속된 복수의 TFT(스위칭 소자)(도시되지 않음)가 설치되어 있다. 또한, 상기 회소 전극은, 액정 용량을 통해 대향 전극에 접속되어 있다. 또한，이하, 「화상 신호(D)」란, 화소(1)에 화상을 표시하기 위한 화상 신호이며, 「흑 신호(B)」란, 화소(1)를 암 표시로 하기 위한 화상 신호이며, 화상 신호(D)와 흑 신호(B)를 총칭해서 기재하는 경우에는, 간단히 「화상 신호」라고 기재한다.
제어 회로(10)는, 소스 드라이버 제어 신호(구동 클록 신호 및 스타트 펄스 신호 등) 및 화상 데이터(13)를 소스 드라이버(11)에, 또한, 게이트 드라이버 제어 신호(구동 클록 신호(CLS), 스타트 펄스 신호(GSP), 및 화상 타이밍 신호(OE) 등)(14)를 게이트 드라이버(12)에 각각 공급하고 있다. 여기에서, 제어 회로(10)는, 스타트 펄스 신호(GSP)를 2종류 공급하고 있다.
상기 2종류의 스타트 펄스 신호(GSP)는, 각각 상이한 펄스 길이를 가지고 있다. 상세하게 설명하면, 상기 2종류의 스타트 펄스 신호(GSP) 중, 한 쪽의 스타트 펄스 신호(GSP)(이하, 스타트 펄스 신호(GSP1)라고 기재)(제1 스타트 펄스 신호)는, 자신의 H(하이)(액티브) 기간에, 구동 클록 신호(CLS)의 상승이 1회 존재하는 펄스 길이 및 위상을 가지고 있다.
한편, 다른 쪽의 스타트 펄스 신호(GSP)(이하, 스타트 펄스 신호(GSP2)라고 기재)(제2 스타트 펄스 신호)는, 자신의 H 기간에, 구동 클록 신호(CLS)의 상승이 복수(본 실시예에서는 2회) 존재하는 펄스 길이 및 위상을 가지고 있다. 또한, 스타트 펄스 신호(GSP2)는, 상기 신호에 한하지 않고, 스타트 펄스 신호(GSP2)의 H 기간에 구동 클록 신호(CLS)의 상승이 연속해서 복수 존재하는 신호이면 된다. 또한, 상기 2종류의 스타트 펄스 신호(GSP)의 액티브 기간이란, 바꿔 말하면, 게이트 드라이버(12)가 구비하는 시프트 레지스터(21)(후술)에 동작 개시를 인식시키는 레벨의 기간이다.
화상 타이밍 신호(OE)는, 소스 드라이버(11)로부터 화상 신호가 출력되는 타이밍을 나타내는 신호로서, 본 실시예에서는, 화상 타이밍 신호(OE)의 L(로우) 기간에, 액정 패널(5)의 각 데이터 신호선(S)에 흑 신호(B)가 기입된다. 또한, 화상 타이밍 신호(OE)의 L 기간은, 패널 구동의 수평 블랭킹 기간과 동일한 기간으로 되도록 펄스 폭이 설정되어 있다. 따라서, 화상 타이밍 신호(OE)의 L 기간은, 바꿔 말하면, 블랭킹 기간을 나타내는 신호이다.
소스 드라이버(11)는, 제어 회로(10)로부터 공급되는 소스 드라이버 제어 신호(13A)에 따라서, 제어 회로(10)로부터 공급되는 화상 데이터(13B)로부터 1수평 기간 분의 화상 데이터를 소정의 타이밍에서 샘플링해서 추출하고, 디지털/아날로그 변환을 행해서 화상 신호(D)를 생성한다. 또한, 소스 드라이버(11)에는, 제어 회로(10)로부터, 화상 데이터(13B)로서 흑 신호(B)가 공급되어 있다. 그리고, 소 스 드라이버 제어 신호(13A)에 따라서 각 데이터 신호선(S)에, 디지털/아날로그 변환을 행한 화상 신호(D) 및 흑 신호(B)를 출력한다. 본 실시예의 경우, 소스 드라이버(11)는, 전술된 바와 같이, 화상 타이밍 신호(OE)의 L 기간에 흑 신호(B)를 출력하고, 화상 타이밍 신호(OE)의 H 기간에, 화상 신호(D)를 출력한다.
게이트 드라이버(12)는, 제어 회로(10)로부터 공급되는 게이트 드라이버 제어 신호(14)에 따라서, 순차적으로, 각 주사 신호선(G)을 선택한다(각 주사 신호선(G)에 접속되어 있는 TFT를 온으로 하는 주사 신호(후술의 출력 신호(OG))를 공급함). 이에 의해, 선택된 주사 신호선(G)에 접속되어 있는 복수의 TFT가 도통하고, 그 TFT에 각각 접속되어 있는 액정 용량에, 소스 드라이버(11)로부터 출력된 화상 신호가 공급된다. 이러한 동작을 반복해서 행함으로써, 화상의 표시를 행할 수 있다. 또한, 화소(1)에 기입되는 것은, 화상 신호를 디지털/아날로그 변환한 아날로그 전압이지만, 본 실시예에서는 생략하고, 화소(1)에 화상 신호를 기입한다고 하는 표현을 행하고 있다.
본 실시예의 경우, 게이트 드라이버(12)에는, 상술한 바와 같은 2종류의 스타트 펄스 신호(GSP) 중 어느 한 쪽이 입력되고, 게이트 드라이버(12)는, 스타트 펄스 신호(GSP)마다, 각각 상이한 동작을 행한다. 이 결과, 임펄스 구동을 행하도록, 주사 신호선(G)을 선택할 수 있다. 이하, 상세하게 설명한다.
도 2는, 게이트 드라이버(12)의 구성예를 나타내고 있다. 또한，이하에서는, 게이트 드라이버(12)의 구성 및 동작의 설명을 행하지만, 여기에서는，게이트 드라이버(12)의 출력 신호(OG)(주사 신호)로서, 출력 신호(OG1 및 OG2)가 출력되는 경우를 예로서 설명한다.
게이트 드라이버(12)는, 도시와 같이, 시프트 레지스터(21), NOR 회로(22, 24, 26), NAND 회로(23), 인버터(25), 및 레벨 시프터(27)에 의해 구성되어 있다.
시프트 레지스터(21)는, 게이트 드라이버(12)의 출력수+1개의 D플립플롭 회로(이하, DFF라고 기재)에 의해 구성된다. 여기에서는，DFF0 내지 DFF4의 5개의 DFF에 의해 구성되어 있다.
DFF0의 입력 단자(D)에는, GND 레벨이 입력되고, DFF1의 입력 단자(D)에는, 제어 회로(10)로부터 공급되는 2종류의 스타트 펄스 신호(GSP) 중 어느 한 쪽이 입력된다. DFF2 내지 DFF4의 입력 단자(D)에는, 각각 전단의 DFF의 출력이 입력된다. 예를 들면, DFF2의 입력 단자(D)에는, 전단의 DFF1의 출력이 입력된다. 또한, 각 DFF의 리셋(R) 입력에는, 제어 회로(10)로부터 공급되는 리셋 신호(ACL)가 입력되고, 또한, 각 DFF의 클록(CK) 입력에는, 제어 회로(10)로부터 공급되는 구동 클록 신호(CLS)가 입력된다.
각 DFF는, 클록 입력에 입력되는 구동 클록 신호(CLS)의 상승으로, 입력 단자(D)에 입력된 값을 출력 단자(Q)에 출력한다. 따라서, DFF0의 출력에는, 항상 GND 레벨이 출력되고, DFF1의 출력에는, 스타트 펄스 신호(GSP) 레벨이 출력된다. DFF2 내지 DFF4의 출력에는, 전술된 바와 같이 각각 전단의 DFF의 출력이 출력되어, 시프트 레지스터의 동작이 행해진다.
DFF0의 출력 단자(Q)는, DFF2의 출력 단자(Q)와 함께 NOR 회로(22A)에 접속되고, DFF1의 출력 단자(Q)는, DFF3의 출력 단자(Q)와 함께 NOR 회로(22B)에 접속 되어 있다. DFF4의 출력 단자(Q)는, DFF2의 출력 단자(Q)와 함께 NOR 회로(22)(도시되지 않음)에 접속되어 있다. 즉, NOR 회로(22)에는, 하나 걸러서 배치되는 2개의 DFF의 출력 단자(Q)가 각각 접속된다.
DFF1의 출력 단자(Q)는, NAND 회로(23A)에 접속되고, DFF2의 출력 단자(Q)는, NAND 회로(23B)에 접속되고, DFF3의 출력 단자(Q)는, NAND 회로(23)(도시되지 않음)에 접속되어 있다. 각 NAND 회로(23)에는, 구동 클록 신호(CLS)가 입력된 인버터(25A)의 출력 단자가 각각 접속되어 있다.
NOR 회로(22A)의 출력 단자는, NOR 회로(24A)에 접속되고, NOR 회로(22B)의 출력 단자는, NOR 회로(24B)에 접속되어 있다. 각 NOR 회로(24)에는, 화상 타이밍 신호(OE)가 입력된 인버터(25B)의 출력 단자가 각각 접속되어 있다.
NOR 회로(24A)의 출력 단자는, NAND 회로(23A)의 출력 단자와 함께 NOR 회로(26A)에 접속되고, NOR 회로(24B)의 출력 단자는, NAND 회로(23B)의 출력 단자와 함께 NOR 회로(26B)에 접속되어 있다.
NOR 회로(26A)의 출력 단자는, 레벨 시프터(27A), 인버터(25C), 및 인버터(25D)를 통해서 게이트 드라이버(12)의 출력 단자(O1)(출력 신호(OG1)가 출력되는 단자)와 접속되어 있다. NOR 회로(26B)의 출력 단자는, 레벨 시프터(27B), 인버터(25E), 및 인버터(25F)를 통해서 게이트 드라이버(12)의 출력 단자(O2)(출력 신호(OG2)가 출력되는 단자)와 접속되어 있다.
다음으로, 전술한 바와 같은 구성을 가지는 게이트 드라이버(12)의 동작에 대해서 도 3 및 도 4를 이용하여 설명한다. 우선, 도 3을 이용하여, 스타트 펄스 신호(GSP1)가 게이트 드라이버(12)에 입력된 경우의 게이트 드라이버(12)의 동작에 대해서 설명한다.
도 3은, 이 경우의 게이트 드라이버(12)에 구비되어 있는 각 회로의 동작 타이밍을 나타내고 있다. 또한, 도면 중의 신호(OEB)는, 인버터(25B)의 출력 신호이며, 도면 중의 신호(SFT0) 내지 신호(SFT4)는, 각각 DFF0 내지 DFF4의 출력 신호이다. 또한, 도면 중의 신호(A1), 신호(B1), 신호(C1), 신호(D1)는, 각각 NOR 회로(22A)의 출력 신호, NOR 회로(24A)의 출력 신호, NAND 회로(23A)의 출력 신호, NOR 회로(26A)의 출력 신호이다. 또한, 도면 중의 신호(A2), 신호(B2), 신호(C2), 신호(D2)는, 각각 NOR 회로(22B)의 출력 신호, NOR 회로(24B)의 출력 신호, NAND 회로(23B)의 출력 신호, NOR 회로(26B)의 출력 신호이다.
도시와 같이, 스타트 펄스 신호(GSP1)가 입력되어, 구동 클록 신호(CLS1)의 상승 시에, 시프트 레지스터(21)가 동작을 개시하고, DFF1의 출력 신호(SFT1)만이 H 레벨로 된다. 이 때, DFF0의 출력 신호(SFT0)는, 이전의 구동 클록 신호(CLS)의 상승에 의해, 이미 L 레벨로 되어 있다. 또한，기타의 회로의 출력 신호는, 도시와 같은 상태로 되어 있다. 또한, 시프트 레지스터(21)에서는，DFF1부터 순서대로, 도시와 같은 신호의 시프트가 행해진다.
다음으로, 구동 클록 신호(CLS1)의 하강 시, NAND 회로(23A)의 출력 신호(C1)만이 변화되고, L 레벨로 된다(기타의 회로의 출력 신호는, 도시와 같이, 구동 클록 신호(CLS1)의 상승 시의 상태로부터 변화되지 않는다). 이 결과, NOR 회로(26A)의 출력 신호(D1)가 H 레벨로 된다. 또한，NOR 회로(26B)의 출력 신호(D2) 는 L 레벨이다.
다음으로, 구동 클록 신호(CLS2)의 상승 시, DFF1의 출력 신호(SFT1)가 L 레벨로 되고, DFF2의 출력 신호(SFT2)가 H 레벨로 된다. 이 때, NOR 회로(22A)의 출력 신호(A1)가 L 레벨, NAND 회로(23A)의 출력 신호(C1)가 H 레벨, NOR 회로(24A)의 출력 신호(B1)가 H 레벨로 된다. 이 결과, NOR 회로(26A)의 출력 신호(D1)가 L 레벨로 된다. 즉, NOR 회로(26A)의 출력 신호(D1)의 H 기간은, 구동 클록 신호(CLS1)의 L 기간으로 된다.
이 때, NOR 회로(26B)의 출력 신호(D2)는 여전히 L 레벨이지만, 구동 클록 신호(CLS2)의 하강부터 구동 클록 신호(CLS3)의 상승까지의 동안, 도시와 같이, NOR 회로(26B)의 출력 신호(D2)는 H 레벨로 된다. 즉, NOR 회로(26B)의 출력 신호(D2)의 H 기간은, 구동 클록 신호(CLS2)의 L 기간으로 된다.
게이트 드라이버(12)에서는，NOR 회로(26)의 출력 신호는, 레벨 시프터(27)에서 TFT의 동작 전압까지 레벨 시프트되고, 뒤이어 2개의 인버터(25)를 통해서 게이트 드라이버(12)의 출력 신호(OG)로서 출력된다. 즉, NOR 회로(26)의 출력 신호의 H 기간은, 게이트 드라이버(12)의 출력 신호의 H 기간으로 된다. 따라서, 여기에서는, 게이트 드라이버(12)의 출력 신호의 H 기간은, 구동 클록 신호(CLS)의 L 기간으로 된다.
즉, 본 실시예의 게이트 드라이버(12)는, 스타트 펄스 신호(GSP1)가 입력된 경우, 구동 클록 신호(CLS)의 L 기간과 동일한 기간(H)으로 되는 출력 신호(OG)를 순차적으로 출력한다(게이트 드라이버(12)의 출력 신호(OG1)의 H 기간은, 구동 클 록 신호(CLS1)의 L 기간으로 되고, 게이트 드라이버(12)의 출력 신호(OG2)의 H 기간은, 구동 클록 신호(CLS2)의 L 기간으로 됨). 구동 클록 신호(CLS)의 L 기간은, 소스 드라이버(11)로부터 화상 신호(D)가 출력되는 화상 타이밍 신호(OE)의 H 기간과 겹쳐 있기 때문에, 게이트 드라이버(12)에 스타트 펄스 신호(GSP1)를 입력함으로써, 액정 패널(5)의 화소(1)에 화상 신호(D)를 기입하는 것이 가능하다.
여기에서, 도시와 같이, 출력 신호(OG)의 H 기간에는, 1라인 전용의 화상 타이밍 신호(OE)가 겹쳐 있다. 예를 들면, 출력 신호(OG2)의 H 기간은, 출력 신호(OG1)에 의해 온으로 된 TFT에 접속되어 있는 화소용의 화상 신호가 소스 드라이버(11)로부터 출력되어 있는 기간에 겹쳐 있다. 이 때문에, 출력 신호(OG2)에 의해 온으로 된 TFT에 접속되어 있는 화소에는, 순식간에, 출력 신호(OG1)에 의해 온으로 된 TFT에 접속되어 있는 화소용의 화상 신호가 기입된다. 그러나, 도시와 같이, 곧, 출력 신호(OG2)에 의해 온으로 된 TFT에 접속되어 있는 화소용의 화상 신호(D)가 충분히 기입되기 때문에, 문제없다.
다음으로, 도 4를 이용하여, 스타트 펄스 신호(GSP2)가 게이트 드라이버(12)에 입력된 경우의 게이트 드라이버(12)의 동작에 대해서 설명한다.
도 4는, 이 경우의 게이트 드라이버(12)에 구비되어 있는 각 회로의 동작 타이밍을 나타내고 있다. 또한, 도면 중의 신호(OEB)는, 인버터(25B)의 출력 신호이며, 도면 중의 신호(SFT0) 내지 신호(SFT3)는, 각각 DFF0 내지 DFF3의 출력 신호이다. 또한, 도면 중의 신호(A1), 신호(B1), 신호(C1), 신호(D1)는, 각각 NOR 회로(22A)의 출력 신호, NOR 회로(24A)의 출력 신호, NAND 회로(23A)의 출력 신호, NOR 회로(26A)의 출력 신호이다. 또한, 도면 중의 신호(A2), 신호(B2), 신호(C2), 신호(D2)는, 각각 NOR 회로(22B)의 출력 신호, NOR 회로(24B)의 출력 신호, NAND 회로(23B)의 출력 신호, NOR 회로(26B)의 출력 신호이다.
도시와 같이, 스타트 펄스 신호(GSP2)가 입력되어, 구동 클록 신호(CLS11)의 상승 시에, 시프트 레지스터(21)가 동작을 개시하고, DFF1의 출력(SFT1)만이 H 레벨로 된다. 이 때, DFF0의 출력(SFT0)은, 이전의 구동 클록 신호(CLS)의 상승에 의해, 이미 L 레벨로 되어 있다. 또한，기타의 회로의 출력 신호는, 도시와 같은 상태로 되어 있다.
또한, 시프트 레지스터(21)에서는，DFF1부터 순서대로, 도시와 같은 신호의 시프트가 행해진다. 여기에서, 전술된 바와 같이, 스타트 펄스 신호(GTSP2)의 H 기간에는, 구동 클록 신호(CLS)의 상승이 2회 존재하기 때문에(여기에서는, 구동 클록 신호(CLS11) 및 구동 클록 신호(CLS12)의 각각의 상승을 포함하고 있음), 각 DFF의 출력 신호의 H 기간은, 구동 클록 신호(CLS)의 2주기분으로 된다. 따라서, 각 DFF의 출력 신호의 H 기간은, 전단의 DFF의 출력 신호의 H 기간과 구동 클록 신호(CLS)의 1주기분 겹친다.
다음으로, 구동 클록 신호(CLS11)의 하강 시, NAND 회로(23A)의 출력(C1)만이 변화되어, L 레벨로 된다(기타의 회로의 출력은, 도시와 같이, 구동 클록 신호(CLS11)의 상승 시의 상태를 유지하고 있음). 이 결과, NOR 회로(26A)의 출력(D1)이 H 레벨로 된다. 또한，NOR 회로(26B)의 출력(D2)는 L 레벨이다.
다음으로, 구동 클록 신호(CLS12)의 상승 시, DFF1의 출력 신호(SFT1)가 H 레벨인 상태에서, DFF2의 출력 신호(SFT2)가 H 레벨로 된다. 이 때, NOR 회로(22A)의 출력 신호(A1)가 L 레벨, NAND 회로(23A)의 출력 신호(C1)가 H 레벨, NOR 회로(24A)의 출력 신호(B1)가 H 레벨로 된다. 이 결과, NOR 회로(26A)의 출력 신호(D1)가 L 레벨로 된다. 전술한 스타트 펄스 신호(GSP1)가 게이트 드라이버(12)에 입력된 경우와 마찬가지로，NOR 회로(26A)의 출력 신호(D1)의 H 기간은, 구동 클록 신호(CLS1)의 L 기간으로 된다. 또한，NOR 회로(26B)의 출력 신호(D2)는 여전히 L 레벨이다.
이때, 도시와 같이, 구동 클록 신호(CLS11)의 L 기간에, 화상 타이밍 신호(OE)의 L 기간이 겹쳐 있다. 그러나, 스타트 펄스 신호(GSP1)가 게이트 드라이버(12)에 입력된 경우와 마찬가지이기 때문에(각 DFF 중, 출력 신호가 H 레벨로 되어 있는 DFF가 1개뿐이기 때문), 화상 타이밍 신호(OE)의 L 기간은, NOR 회로(26A)의 출력 신호(D1)(출력 신호(OG1)의 제1 신호)에 전혀 영향을 주지 않는다.
다음으로, 구동 클록 신호(CLS12)의 하강 이후, 전술된 바와 같이, 각 DFF중, 출력 신호의 H 기간이 상호 겹치는 DFF가 존재한다. 이에 의해, 화상 타이밍 신호(OE)의 L 기간이 유효로 되고, 도시와 같이, 화상 타이밍 신호(OE)의 L 기간과 동일한 기간(H)으로 되는 NOR 회로(26)의 출력 신호(D), 즉, 게이트 드라이버(12)의 출력 신호(OG)가 출력된다.
즉, 본 실시예의 게이트 드라이버(12)는, 스타트 펄스 신호(GSP2)가 입력된 경우, 화상 타이밍 신호(OE)의 L 기간과 동일한 기간(H)으로 되는 출력 신호(OG)를, 주사 신호선마다 2회씩(스타트 펄스 신호(GSP2)의 H 기간에, 구동 클록 신 호(CLS)의 상승이 2회 존재하기 때문에) 순차적으로 출력한다(출력 신호(OG1)의 제1 신호는 예외). 이에 의해, 액정 패널(5)의 화소(1)에 흑 신호(B)를 기입할 수 있다.
이상과 같이, 본 실시예의 게이트 드라이버(12)에는, 2종류의 스타트 펄스 신호(GSP)가 입력되고, 게이트 드라이버(12)는, 그 스타트 펄스 신호(GSP)마다, 각각 상이한 동작을 행할 수 있다. 상세하게는, 스타트 펄스 신호(GSP1)가 입력되었을 때는, 화소(1)에 화상 신호(D)를 기입시키도록(통상 표시로 하도록) 출력 신호(OG)를 출력한다. 한편, 스타트 펄스 신호(GSP2)가 입력되었을 때는, 화소(1)에 흑 신호(B)를 기입시키도록(암 표시로 하도록) 출력 신호(OG)를 출력한다. 따라서, 스타트 펄스 신호(GSP1) 및 스타트 펄스 신호(GSP2)가 교대로 입력되었을 때는, 통상 표시와 암 표시를 교대로 반복하는, 임펄스 구동을 행한다.
본 실시예에서는, 스타트 펄스 신호(GSP1)를 1회, 스타트 펄스 신호(GSP2)를 1회 교대로 임펄스 구동을 행하고 있지만, 예를 들면, 스타트 펄스 신호(GSP1)를 2회, 스타트 펄스 신호(GSP2)를 1회의 교대 입력으로 임펄스 구동을 행해도 된다.
전술된 바와 같이, 게이트 드라이버(12)는, 스타트 펄스 신호(GSP)의 펄스 길이의 차이만으로(상기 종래 기술에서 설명한 바와 같은, 게이트 드라이버마다 제어 신호를 입력할 필요가 없음), 임펄스 구동을 행할 수 있다. 또한, 게이트 드라이버(12)는, 스타트 펄스 신호(GSP1)만이 입력될 때는, 통상 표시만을 행하는 것이 가능하다. 즉, 임펄스 구동과 통상 구동(통상 표시만)으로, 공통의 게이트 드라이버 제어 신호(14)를 사용할 수 있다.
이에 의해, 각 게이트 드라이버(12) 사이에서, 임의의 게이트 드라이버의 동작이 종료하면, 그 게이트 드라이버로부터, 그 게이트 드라이버의 다음 단의 게이트 드라이버에, 동작이 종료한 것을 알리는 동작 종료 신호가 보내지고, 이에 따라 상기 다음 단의 게이트 드라이버가 동작을 개시하는 캐스케이드 접속을 행할 수 있다. 또한, 기판을 사용하지 않고, 드라이버 사이에서 게이트 드라이버 제어 신호(14)를 전송하는 기판레스 구동을 행할 수 있다. 따라서, 제어 회로(10)는, 도 1에 도시한 바와 같이 게이트 드라이버 제어 신호(14)를 초단의 게이트 드라이버(12)에 공급하는 것만으로 충분하다.
또한, 전술된 바와 같이, 게이트 드라이버(12)는, 임펄스 구동과 통상 구동으로, 공통의 게이트 드라이버 제어 신호를 사용할 수 있기 때문에, 임펄스 구동과 통상 구동을 용이하게 절환할 수 있다. 따라서, 예를 들면, 텔레비전 등, 동화상 표시가 많은 경우에는 임펄스 구동을 행하고, 퍼스널 컴퓨터 등, 정지 화상 표시가 많은 경우에는, 통상 구동을 행하도록, 적절하게, 구동 형태를 용이하게 절환할 수 있다. 이에 의해, 용도에 따라서, 간소한 구성으로 표시 품위를 향상시킬 수 있다.
또한, 전술된 바와 같이, 게이트 드라이버(12)는, 스타트 펄스 신호(GSP2)가 입력되었을 때, 화상 타이밍 신호(OE)의 L 기간과 동일한 기간(H)으로 되는 출력 신호(OG)를 순차적으로 출력하고, 이에 의해, 화소(1)에 흑 신호(B)를 기입시키고 있다. 따라서, 화상 타이밍 신호(OE)의 L 기간의 펄스 길이를 제어함으로써, 화소(1)에 흑 신호(B)를 기입시키기 위한 출력 신호(OG)의 펄스 길이(즉, 흑 기입 기 간)를 용이하게 제어할 수 있다.
또한, 전술된 바와 같이, 본 실시예에서는，스타트 펄스 신호(GSP2)의 H 기간에, 구동 클록 신호(CLS)의 상승이 2회 존재하기 때문에, 주사 신호선마다 2회씩, 화소(1)에 흑 신호(B)를 기입시키기 위한 출력 신호(OG)가 출력된다. 이 구성에서, 화소(1)에 흑 신호(B)를 충분히 기입시킬 수 없는 경우(즉, 흑 기입 기간이 충분하지 않은 경우)는, 스타트 펄스 신호(GSP2)를 변경하면 된다. 상세하게는, 스타트 펄스 신호(GSP2)의 H 기간에 존재하는, 구동 클록 신호(CLS)의 상승을 2회 이상의 복수회로 해 주면 된다. 또한, 이 경우의 게이트 드라이버(12)의 구성도 본 발명의 기술적 범위에 포함된다.
이에 의해, 화소(1)에 흑 신호(B)를 기입시키기 위한 출력 신호(OG)가, 주사 신호선마다 2회 이상의 복수회 출력되기 때문에, 화소(1)에 흑 신호(B)를 충분히 기입시키는 것이 가능하다. 또한, 이 흑 기입 기간의 확보는, 전술된 바와 같이, 스타트 펄스 신호(GSP2)를 변경하는 것만으로 행할 수 있다. 따라서, 상기 종래 기술에서 설명한, 각 게이트 드라이버에 절환 단자를 설치하고, 식별 신호를 공급함으로써, 흑 기입 기간을 확보하는 구성(공지 문헌 2에 기재)과 비교하여, 간소한 구성으로 흑 기입 기간을 확보할 수 있다.
다음으로, 게이트 드라이버(12)를 사용해서 임펄스 구동을 행하는 경우를 도 5를 이용하여 설명한다. 또한, 여기에서는, 설명을 위해, 게이트 드라이버(12)의 출력수를 간략화하고, 5출력의 게이트 드라이버(12)를 3개(도면 중의 제1 게이트 드라이버 내지 제3 게이트 드라이버) 캐스케이드 접속한 경우를 예로서 설명한다.
도 5는, 이 경우의 각 게이트 드라이버(12)의 동작 타이밍을 나타내고 있다.
도시와 같이, 제1 게이트 드라이버(12)에, 도 3에서 나타낸, H 기간에, 구동 클록 신호(CLS)의 상승이 1회 존재하는, 스타트 펄스 신호(GSP1)가 입력(도면 중의 GSP-1에의 입력)되면, 제1 게이트 드라이버(12)는, 화상 타이밍 신호(OE)의 L 기간을 무효로 한, 구동 클록 신호(CLS)의 L 기간과 동일한 기간(H)으로 되는 출력 신호(OG1 내지 OG5)(도면 중의 OG1_1 내지 OG5_1)를 순차적으로 출력하고, 액정 패널(5)의 화소(1)에 화상 신호(D)를 기입한다.
다음으로, 스타트 펄스 신호(GSP1)에 의한 제1 게이트 드라이버(12)의 동작이 종료하는 구동 클록 신호(CLS)의 1개 전의 구동 클록 신호(CLS)에서, 제1 게이트 드라이버(12)로부터 제2 게이트 드라이버(12)에, 캐스케이드 출력(동작 종료 신호)(스타트 펄스 신호(GSP1)의 전달)이 출력된다(도면 중의 GSP_2에의 입력). 이 때, 캐스케이드 출력은, H 기간에, 구동 클록 신호(CLS)의 상승이 1회 존재하는, 스타트 펄스 신호(GSP1)의 타이밍에서 출력된다.
이에 의해, 제2 게이트 드라이버(12)는 동작을 개시한다(스타트 펄스 신호(GSP1)가 입력되었으므로, 화소(1)에 화상 신호(D)를 기입하도록 동작함). 또한, 도시와 같이, 제2 게이트 드라이버(12)에서도, 제3 게이트 드라이버(12)에 캐스케이드 출력을 출력하고, 동작을 계속시킨다.
여기에서, 제1 게이트 드라이버(12)로부터 제2 게이트 드라이버(12)에 캐스케이드 출력이 출력되었을 때, 제1 게이트 드라이버(12)에는, 도 4에서 나타낸, H 기간에, 구동 클록 신호(CLS)의 상승이 2회 존재하는, 스타트 펄스 신호(GSP2)가 입력(도면 중의 GSP_1에의 입력) 되고, 이 입력에 기초하여, 제1 게이트 드라이버(12)는, 화상 타이밍 신호(OE)의 L 기간을 유효로 한, 화상 타이밍 신호(OE)의 L 기간과 동일한 기간(H)으로 되는 출력 신호(OG1 내지 OG5)(도면 중의 OG1_1 내지 OG5_1)를 순차적으로 출력하고, 액정 패널(5)의 화소(1)에 흑 신호(B)를 기입시킨다. 이러한 타이밍에서 동작을 행함으로써, 임펄스 구동이 행해진다.
스타트 펄스 신호(GSP2)에 의한 제1 게이트 드라이버(12)의 동작이 종료하기 직전에서, 전술된 바와 같이, 제2 게이트 드라이버(12)에 캐스케이드 출력이 출력되고(스타트 펄스 신호(GSP2)의 전달), 이에 의해, 제2 게이트 드라이버(12)가 동작을 개시한다(H 기간에, 구동 클록 신호(CLS)의 상승이 2회 존재하는, 스타트 펄스 신호(GSP2)가 입력되었으므로, 화소(1)에 흑 신호(B)를 기입하도록 동작함).
여기에서, 예를 들면, 도면 중의 T1의 기간, 화소(1)에 흑 신호(B)의 기입을 행하는 게이트 드라이버(12)(제1 게이트 드라이버(12))와, 화소(1)에 화상 신호(D)의 기입을 행하는 게이트 드라이버(12)(제2 게이트 드라이버(12))의 출력 신호(OG)의 H 기간이 겹쳐 있다. 따라서, 제2 게이트 드라이버(12)가 선택하고 있는 주사 신호선(G)에 접속되어 있는 화소(1)에는, 흑 신호(B)가 기입된다. 그러나, 흑 신호(B)가 기입된 후의 화상 신호(D)의 기입 기간이 길기 때문에 문제없다.
또한, 예를 들면, 도면 중의 T2의 기간, 제1 게이트 드라이버(12)에서는, 화소(1)에 흑 신호(B)의 기입을 행하지만, 전술된 바와 같이, 출력 신호(OG1)의 제1 신호는 화상 타이밍 신호(OE)의 L 기간이 무효로 되기 때문에, 구동 클록 신호(CLS)의 L 기간과 동일한 기간(H)으로 되는 출력 신호가 출력되어, 화소(1)에 화 상 신호(D)의 기입이 행해진다. 그러나, 출력 신호(OG1)의 제2 신호로 흑 신호(B)가 기입되기 때문에 인간의 눈에 인식되지 않는다.
액정 표시 장치(20)는, 이상과 같은 제어 회로(10) 및 게이트 드라이버(12)를 구비함으로써，임펄스 구동을 행할 수 있음과 함께, 캐스케이드 접속 및 기판레스 구동을 행할 수 있고, 또한, 용도에 따라서, 간소한 구성으로 표시 품위를 향상시킬 수 있다.
또한, 본 실시예에서는，2종류의 스타트 펄스 신호(GSP)는, 자신의 H 기간에, 구동 클록 신호(CLS)의 상승이 존재하는 펄스 길이 및 위상을 가지고 있지만, 이것에 한정되는 것은 아니다. 게이트 드라이버(12)의 회로 구성을 변화시키면, 예를 들면, 2종류의 스타트 펄스 신호(GSP)에, 자신의 H 기간에, 구동 클록 신호(CLS)의 하강이 존재하는 펄스 길이 및 위상을 갖게 할 수 있다. 또한，2종류의 스타트 펄스 신호(GSP)의 액티브 기간을, H 기간뿐만 아니라, L 기간으로 할 수도 있다.
또한, 본 실시예에서는, 스타트 펄스 신호(GSP1)의 H 기간에는, 구동 클록 신호(CLS)의 상승이 1회만 존재하고 있지만, 이것에 한정되는 것은 아니다. 게이트 드라이버(12)의 회로 구성을 변화시키면(보다 구체적으로는, 구동 클록 신호(CLS)의 카운트 수로 시프트 레지스터(21)의 회로 기능을 절환하는 구성을 부가하면 됨), 예를 들면, H 기간에, 구동 클록 신호(CLS)의 상승이 복수회 존재하는 스타트 펄스 신호(GSP1)로 할 수 있다.
즉, 게이트 드라이버(12)의 회로 구성은 도 2에서 도시한 구성에 한정되는 것은 아니다. 스타트 펄스 신호(GSP)의 펄스 길이의 차이만으로, 임펄스 구동을 행할 수 있는 구성이면 되고, 그 경우의 다양한 구성도 본 발명의 기술적 범위에 포함된다.
본 실시예에 따른 주사 신호선 구동 장치는, 상기 구성에 부가해서, 상기 제2 스타트 펄스 신호가 입력되었을 때, 상기 주사 신호선 구동 장치는, 상기 화소를 암 표시로 하기 위한 화상 신호가 상기 스위칭 소자에 공급되는 기간 내에 상기 스위칭 소자를 온시키고, 해당 온 기간을, 블랭킹 기간을 나타내는 신호의 소정 기간의 펄스 길이로 규정하는 것이 바람직하다.
상기의 구성에 따르면, 상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 기간은, 상기 블랭킹 기간을 나타내는 신호의 펄스 길이로 규정된다. 따라서, 상기 블랭킹 기간을 나타내는 신호의 펄스 길이를 제어함으로써, 상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 기간을 제어하는 것이 가능하다. 이에 의해, 전술한 효과에 부가해서, 상기 화소를 암 표시로 하는 기간을 용이하게 제어할 수 있다고 하는 효과를 발휘한다.
본 실시예에 따른 주사 신호선 구동 장치는, 상기 구성에 부가해서, 상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 횟수는, 상기 제2 스타트 펄스 신호의 액티브 기간에 존재하는, 상기 구동 클록 신호의 상승 혹은 하강의 횟수에 의해 규정되는 것이 바람직하다.
상기의 구성에 따르면, 상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 횟수는, 상기 제2 스타트 펄스 신호의 액티브 기간에 존재하는, 상기 구동 클록 신호의 상승 혹은 하강의 횟수에 의해 규정된다. 따라서, 상기 제2 스타트 펄스 신호의 펄스 길이를 제어함으로써, 상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 횟수를 제어할 수 있다. 이에 의해, 전술한 효과에 부가해서, 상기 화소를 암 표시로 하는 기간을 용이하게 제어할 수 있다고 하는 효과를 발휘한다. 이 구성은, 예를 들면, 전술한 블랭킹 기간을 나타내는 신호의 펄스 길이를 제어하는 것만으로는 상기 화소를 충분히 암 표시로 할 수 없는 경우에 이용하면 보다 효과적이다.
발명의 상세한 설명의 항에서 이루어진 구체적인 실시예는, 어디까지나, 본 발명의 기술 내용을 밝히는 것으로서, 그러한 구체예에만 한정해서 협의로 해석되어야 할 것이 아니라, 본 발명의 정신과 다음에 기재하는 특허 청구 사항의 범위 내에서, 여러 가지로 변경해서 실시할 수 있는 것이다.
이상, 본 발명에 따르면, 복수의 게이트 드라이버에서 공통의 제어 신호에 의해 임펄스 구동을 행하는 게이트 드라이버, 즉, 임펄스 구동을 행할 수 있음과 함께, 캐스케이드 접속 및 기판레스 구동을 행할 수 있는 주사 신호선 구동 장치, 액정 표시 장치, 및 그 액정 표시 장치의 액정 표시 방법을 실현할 수 있다.

Claims (9)

  1. 입력된 스타트 펄스 신호를 입력된 구동 클록 신호의 타이밍에서 시프트시키는 시프트 레지스터를 포함하고, 상기 시프트 레지스터로부터 출력된 신호에 기초하여, 온 상태로 됨으로써, 표시 장치에 형성된 화소에, 상기 화소의 휘도를 변경하기 위한 화상 신호를 공급하는 스위칭 소자의 온 오프를 제어하는 주사 신호선 구동 장치로서,
    상기 스타트 펄스 신호로서 제1 스타트 펄스 신호가 입력되었을 때, 상기 화소에, 화상을 표시하기 위한 화상 신호를 공급하도록 상기 스위칭 소자를 온으로 하고,
    상기 스타트 펄스 신호로서 제2 스타트 펄스 신호가 입력되었을 때, 상기 화소에, 상기 화소를 암 표시로 하기 위한 화상 신호를 공급하도록 상기 스위칭 소자를 온으로 하고,
    상기 제1 스타트 펄스 신호의 액티브 기간에는, 상기 구동 클록 신호의 상승 혹은 하강이 존재하고, 상기 제2 스타트 펄스 신호의 액티브 기간에는, 상기 구동 클록 신호의 상승 혹은 하강이 복수회 존재하는 주사 신호선 구동 장치.
  2. 제1항에 있어서,
    상기 제2 스타트 펄스 신호가 입력되었을 때, 상기 주사 신호선 구동 장치는, 상기 화소를 암 표시로 하기 위한 화상 신호가 상기 스위칭 소자에 공급되는 기간 내에 상기 스위칭 소자를 온시키고, 상기 온 기간을, 블랭킹 기간을 나타내는 신호의 펄스 길이로 규정하는 주사 신호선 구동 장치.
  3. 제1항에 있어서,
    상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 횟수는, 상기 제2 스타트 펄스 신호의 액티브 기간에 존재하는, 상기 구동 클록 신호의 상승 혹은 하강의 횟수에 의해 규정되는 주사 신호선 구동 장치.
  4. 제2항에 있어서,
    상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 횟수는, 상기 제2 스타트 펄스 신호의 액티브 기간에 존재하는, 상기 구동 클록 신호의 상승 혹은 하강의 횟수에 의해 규정되는 주사 신호선 구동 장치.
  5. 입력된 스타트 펄스 신호를 입력된 구동 클록 신호의 타이밍에서 시프트 시키는 시프트 레지스터를 포함하고,
    상기 시프트 레지스터로부터 출력된 신호에 기초해서 온 상태로 됨으로써, 표시 장치에 형성된 화소에, 상기 화소의 휘도를 변경하기 위한 화상 신호를 공급하는 스위칭 소자를, 상기 스타트 펄스 신호로서 제1 스타트 펄스 신호가 입력되었을 때, 상기 화소에 화상을 표시하기 위한 화상 신호를 공급하도록 제어함과 함께, 상기 스타트 펄스 신호로서 제2 스타트 펄스 신호가 입력되었을 때, 상기 화소에 상기 화소를 암 표시로 하기 위한 화상 신호를 공급하도록 제어하고,
    상기 제1 스타트 펄스 신호의 액티브 기간에는, 상기 구동 클록 신호의 상승 혹은 하강이 존재하고, 상기 제2 스타트 펄스 신호의 액티브 기간에는, 상기 구동 클록 신호의 상승 혹은 하강이 복수회 존재하는 주사 신호선 구동 장치와,
    상기 제1 스타트 펄스 신호 및 상기 제2 스타트 펄스 신호를 상기 주사 신호선 구동 장치에 출력하는 제어 회로를 포함하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 주사 신호선 구동 장치는, 상기 제2 스타트 펄스 신호가 입력되었을 때, 상기 화소를 암 표시로 하기 위한 화상 신호가 상기 스위칭 소자에 공급되는 기간 내에 상기 스위칭 소자를 온시키고, 상기 온 기간을, 블랭킹 기간을 나타내는 신호의 펄스 길이로 규정하고,
    상기 제어 회로는, 상기 제1 스타트 펄스 신호 또는 상기 제2 스타트 펄스 신호에 부가해서, 상기 블랭킹 기간을 나타내는 신호를 상기 주사 신호선 구동 장치에 출력하는 액정 표시 장치.
  7. 제5항에 있어서,
    상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 횟수는, 상기 제2 스타트 펄스 신호의 액티브 기간에 존재하는, 상기 구동 클록 신호의 상승 혹은 하강의 횟수에 의해 규정되는 액정 표시 장치.
  8. 제6항에 있어서,
    상기 제2 스타트 펄스 신호가 입력되었을 때의 상기 스위칭 소자의 온 횟수는, 상기 제2 스타트 펄스 신호의 액티브 기간에 존재하는, 상기 구동 클록 신호의 상승 혹은 하강의 횟수에 의해 규정되는 액정 표시 장치.
  9. 입력된 스타트 펄스 신호를 입력된 구동 클록 신호의 타이밍에서 시프트시키는 시프트 레지스터를 포함하고,
    상기 시프트 레지스터로부터 출력된 신호에 기초해서 온 상태로 됨으로써, 표시 장치에 형성된 화소에, 상기 화소의 휘도를 변경하기 위한 화상 신호를 공급하는 스위칭 소자를, 상기 스타트 펄스 신호로서 제1 스타트 펄스 신호가 입력되었을 때, 상기 화소에 화상을 표시하기 위한 화상 신호를 공급하도록 제어함과 함께, 상기 스타트 펄스 신호로서 제2 스타트 펄스 신호가 입력되었을 때, 상기 화소에 상기 화소를 암 표시로 하기 위한 화상 신호를 공급하도록 제어하고,
    상기 제1 스타트 펄스 신호의 액티브 기간에는, 상기 구동 클록 신호의 상승 혹은 하강이 존재하고, 상기 제2 스타트 펄스 신호의 액티브 기간에는, 상기 구동 클록 신호의 상승 혹은 하강이 복수회 존재하는 주사 신호선 구동 장치와,
    상기 제1 스타트 펄스 신호 및 상기 제2 스타트 펄스 신호를 상기 주사 신호선 구동 장치에 출력하는 제어 회로를 포함하는 액정 표시 장치의 표시를 행하는 액정 표시 방법으로서,
    화상의 표시만을 행하는 통상 구동을 행할 때는, 상기 제어 회로로부터 상기 주사 신호선 구동 장치에, 상기 제1 스타트 펄스 신호만을 공급하고,
    화상의 표시와 암 표시를 반복해서 행하는 임펄스 구동을 행할 때는, 상기 제어 회로로부터 상기 주사 신호선 구동 장치에, 상기 제1 스타트 펄스 신호 및 상기 제2 스타트 펄스 신호를 교대로 공급하는 액정 표시 장치의 액정 표시 방법.
KR1020070026510A 2006-03-20 2007-03-19 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법 KR100862122B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00077794 2006-03-20
JP2006077794A JP4633662B2 (ja) 2006-03-20 2006-03-20 走査信号線駆動装置、液晶表示装置、ならびに液晶表示方法

Publications (2)

Publication Number Publication Date
KR20070095215A true KR20070095215A (ko) 2007-09-28
KR100862122B1 KR100862122B1 (ko) 2008-10-09

Family

ID=38558152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070026510A KR100862122B1 (ko) 2006-03-20 2007-03-19 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법

Country Status (5)

Country Link
US (1) US20070229481A1 (ko)
JP (1) JP4633662B2 (ko)
KR (1) KR100862122B1 (ko)
CN (1) CN101042480B (ko)
TW (1) TWI372375B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783117B (zh) * 2009-01-20 2012-06-06 联咏科技股份有限公司 栅极驱动器及应用其的显示驱动器
KR101279123B1 (ko) * 2009-12-07 2013-06-26 엘지디스플레이 주식회사 액정표시장치
KR101850990B1 (ko) 2011-07-06 2018-04-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW232065B (ko) * 1992-04-16 1994-10-11 Sharp Kk
KR0169354B1 (ko) * 1995-01-11 1999-03-20 김광호 박막 트랜지스터 액정표시장치의 구동장치 및 방법
JP3270809B2 (ja) * 1996-03-29 2002-04-02 富士通株式会社 液晶表示装置および液晶表示装置の表示方法
US6115020A (en) * 1996-03-29 2000-09-05 Fujitsu Limited Liquid crystal display device and display method of the same
JPH1011033A (ja) * 1996-06-20 1998-01-16 Sony Corp 液晶表示装置及びその駆動方法
JP3556150B2 (ja) * 1999-06-15 2004-08-18 シャープ株式会社 液晶表示方法および液晶表示装置
KR100783700B1 (ko) * 2001-02-14 2007-12-07 삼성전자주식회사 임펄스 구동 방식을 갖는 액정 표시 장치와 이의 구동 장치
JP3959256B2 (ja) * 2001-11-02 2007-08-15 東芝松下ディスプレイテクノロジー株式会社 アクティブマトリックス表示パネルの駆動装置
JP2003280600A (ja) * 2002-03-20 2003-10-02 Hitachi Ltd 表示装置およびその駆動方法
US7006069B2 (en) * 2002-06-27 2006-02-28 Hitachi Displays, Ltd. Display device and driving method thereof
US20050174310A1 (en) * 2003-12-30 2005-08-11 Au Optronics Corporation Low power driving in a liquid crystal display
JP4360930B2 (ja) * 2004-02-17 2009-11-11 三菱電機株式会社 画像表示装置
TWI253049B (en) * 2004-06-24 2006-04-11 Hannstar Display Corp Display panel and driving method
JP2006058638A (ja) * 2004-08-20 2006-03-02 Toshiba Matsushita Display Technology Co Ltd ゲート線駆動回路

Also Published As

Publication number Publication date
US20070229481A1 (en) 2007-10-04
JP2007256391A (ja) 2007-10-04
TWI372375B (en) 2012-09-11
JP4633662B2 (ja) 2011-02-16
CN101042480A (zh) 2007-09-26
TW200739508A (en) 2007-10-16
CN101042480B (zh) 2011-09-21
KR100862122B1 (ko) 2008-10-09

Similar Documents

Publication Publication Date Title
KR101082909B1 (ko) 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치
CN100397444C (zh) 具备矩阵状配置的多个像素的图像显示装置
KR101493276B1 (ko) 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
US7215309B2 (en) Liquid crystal display device and method for driving the same
US7030871B2 (en) Active matrix display device
JP4593071B2 (ja) シフトレジスタおよびそれを備えた表示装置
JP5332485B2 (ja) 電気光学装置
TW201619940A (zh) 掃描驅動電路及應用其之顯示面板
KR20080007104A (ko) 화상표시장치
JPH1073843A (ja) アクティブマトリクス型液晶表示装置
JP2010128014A (ja) 液晶表示装置
CN110491327B (zh) 多工器驱动方法以及显示装置
KR100862122B1 (ko) 주사 신호선 구동 장치, 액정 표시 장치, 및 액정 표시방법
JP2009216853A (ja) 電気光学装置及び電子機器
JP2008151986A (ja) 電気光学装置、走査線駆動回路および電子機器
JP2010091968A (ja) 走査線駆動回路および電気光学装置
KR20150028402A (ko) 인셀 터치 액정표시장치
JP4470507B2 (ja) 表示装置
KR101051587B1 (ko) 표시장치
KR101598815B1 (ko) 액정표시장치용 구동회로 및 구동방법
JP3773206B2 (ja) 液晶表示装置及びその駆動方法並びに走査線駆動回路
KR20070050582A (ko) 액정표시장치 구동방법
JP2024075425A (ja) 表示装置
JP2005062397A (ja) 表示装置
KR100989349B1 (ko) 액정 표시 장치와 이의 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee