JP3773206B2 - 液晶表示装置及びその駆動方法並びに走査線駆動回路 - Google Patents

Description

本発明は、ノートブック型パーソナルコンピュータやポータブルＴＶ（テレビジョン）、携帯型情報端末等のディスプレイ装置として利用される液晶表示装置等の液晶表示装置及びその駆動方法、並びにその液晶表示装置に好適に用いられる走査線駆動回路に関する。

液晶表示装置は自らは発光しない非発光型のディスプレイ装置であり、その光源として専用のバックライトを用いる透過型のものと周囲光を利用する反射型のものとに大別される。

一方の透過型においてはフルカラー表示が既に達成されており、軽量・薄型・低消費電力動作等の利点を活かしてノートブック型パーソナルコンピュータやポータブルＴＶ等に幅広く応用されている。他方の反射型においてはバックライトが不要であることから透過型に比べて軽量・薄型・低消費電力動作等の点で一段と優れており、携帯型情報端末を始めとして携帯性が重視される機器に不可欠な液晶表示装置としてその応用が期待されている。

図２１に従来の液晶表示装置の構成を示す。

この液晶表示装置は表示用画素を選択するためのスイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transister）を用いたアクティブマトリクス型のものである。尚、ここでは反射型の構成を示しているが、透過型の構成の場合にはバックライト及びバックライト用電源がさらに付加される。

この液晶表示装置は、液晶パネル１８１と各画素に電位を与えるための信号線駆動回路１８２及び走査線駆動回路１８３を備えている。信号線駆動回路１８２はタイミング制御回路１８４及び出力バッファ回路１８６に接続され、走査線駆動回路１８３はタイミング制御回路１８４に接続されている。さらに、論理回路（ロジック）用、走査線駆動回路用及び信号線駆動回路用の電源回路１８５が設けられている。

この液晶パネル１８１には外部からデータ信号ＤＡＴＡ、同期信号ＳＹＮＣ、クロック信号ＣＬＫ等が入力され、毎秒６０枚〜１００枚程度の周期で画像が書き込まれる。

データ信号ＤＡＴＡとしてはデジタル信号とアナログ信号とがあり、前者はノートブック型パーソナルコンピュータ等のコンピュータ機器に使用され、後者はポータブルＴＶ等の映像機器に使用されるのが一般的である。デジタル信号の場合には表示色数やインターフェース形式によって信号線数が変わる。

クロック信号ＣＬＫは画素単位の転送タイミングを示す高速のクロック信号である。そして、データ信号がアナログ信号の場合にはクロック信号は同期信号を基にして液晶表示装置の内部で生成されるのが一般的である。

タイミング制御回路１８４においては、入力された同期信号及びクロック信号に基づいて各回路部に必要なタイミング信号が生成される。

電源回路１８５においては各回路部に必要な電源が生成される。さらに、駆動方式によっては液晶の階調表示に必要な基準電圧が生成される。

上記液晶パネル１８１は、基本的に、ガラス等からなる２枚の基板で液晶層を挟み込んだ構造を有しており、一方の基板上には画素アレイが形成されている。この画素アレイは、信号線駆動回路１８２及び走査線駆動回路１８３により駆動される。

液晶パネル１８１の表示は、各画素への電圧印加により液晶分子の配向状態を変化させ、入射光に対して旋光、干渉、散乱、吸収等の光学的変調を加えることによって行われる。一般には、ガラス基板の両側に偏光軸を直交させた一対の偏光板を貼り合わせ、ネマティック液晶を一対の基板間で９０゜捩れて配列させたＴＮ（Twisted Nematic）モードが広く用いられている。

図２２は、上記液晶表示装置における画素アレイ部と信号線駆動回路及び走査線駆動回路をより詳しく表した図である。

この液晶パネル１８１は多数の走査線（走査信号線又はゲートライン）ＳＬ１〜ＳＬｍ及び多数の信号線（データ信号線又はソースライン）ＤＬ１〜ＤＬｎが互いに交差するように設けられ、隣接する２本の走査線と隣接する２本の信号線とで区切られた領域に画素（画素電極）がマトリクス状に設けられている。

信号線駆動回路１８２には表示用信号ＤＡＴＡ、クロック信号ＣＬＯＣＫ１、スタート信号ＳＴＡＲＴ１が入力され、走査線駆動回路１８３にはクロック信号ＣＬＯＣＫ２、スタート信号ＳＴＡＲＴ２が入力されて画素アレイを駆動するようになっている。

図２３に各画素の構成を示す。

各画素にはスイッチング素子としての薄膜トランジスタＳＷと、液晶容量ＣＬ及び補助容量ＣＳが設けられている。ここで、補助容量ＣＳは液晶誘電率の異方性、画素ＴＦＴのリーク電流、画素ＴＦＴのゲート・ソース間の寄生容量等に起因する画素電位の変動等の影響を抑制するために設けられている。この補助容量ＣＳの一方の電極（画素電極）及び液晶容量ＣＬの一方の電極は、画素ＴＦＴ（ＳＷ）を介して信号線ＤＬｊに接続され、画素ＴＦＴ（ＳＷ）のゲートは走査線ＳＬｉに接続されている。液晶容量ＣＬの一方の電極に対向する他方の電極（対向共通電極）は液晶層を挟む他方の基板に形成され、補助容量ＣＳの他方の電極は全画素に共通の共通電極線又は隣接する走査線に接続されている。さらに、信号線ＤＬｊは上述の信号線駆動回路１８２に接続され、走査線ＳＬｉは走査線駆動回路１８３に接続されている。

上記走査線駆動回路１８３は、走査線を順次走査して各走査線に接続されている画素ＴＦＴのゲートに２０Ｖ〜３０Ｖ程度の電圧を必要期間だけ印加する機能を有している。

図２４に走査線駆動回路１８３の一般的な構成を示す。

この走査線駆動回路１８３は、順次走査を行うためにスタート信号ＳＰＧ及びクロック信号ＣＬＧ等が入力されるシフトレジスタ２１１、ロジックレベルから走査線を駆動するのに必要な電圧に変換するためのレベルシフタ２１２、走査線を駆動するための出力バッファ２１３等からなる。この図２４では、走査線駆動回路１８３からの出力を有効にするためのタイミング信号ＧＯＮを外部から入力しているが、例えばクロック信号ＣＬＧのロー期間を用いて走査線駆動回路１８３の内部で生成することもできる。

図２５はこの走査線駆動回路１８３に関するタイミングの一例である。

この図２５に示すように、タイミング制御回路からのスタート信号ＳＰＧ及びクロック信号ＣＬＧに基づいて、走査線ＳＬ１、ＳＬ２、・・・が順次走査される。

一方、上記信号線駆動回路１８２は、入力されるデータ信号によってアナログドライバとデジタルドライバとに大別され、種々の方式のものが用いられている。いずれの場合にも、信号線駆動回路の働きは入力されたデータ信号を１水平期間にわたって順次サンプリング・保持し、さらに、データ信号がデジタル信号の場合にはＤ／Ａ変換を行い、必要なタイミングで信号線にアナログ信号として出力する。そして、上記走査線駆動回路１８３により走査線がアクティブ状態になると画素ＴＦＴが導通状態になって、信号線上に出力された信号が画素に書き込まれる。画素に書き込まれた電荷は１フレーム期間保持されて表示状態が維持される。

図２６に、６ビットのデジタルドライバの回路構成例を示す。

この信号線駆動回路１８２は、順次サンプリングを行うためにスタート信号ＳＰ１及びクロック信号ＣＬＫ１等が入力されるシフトレジスタ２３１、データ信号ＤＡ０−ＤＡ５等を保持するためのデータレジスタ２３２及びラッチ２３３、デジタル信号をアナログ信号に変換するためのＤ／Ａコンバータ２３４及び基準電圧発生回路２３６、信号線にＤ／Ａコンバータの出力を書き込むための出力バッファ２３５等からなる。

ところで、液晶層に直流電圧を印加すると電気化学反応によって素子が劣化するので、長寿命で駆動を行うためには印加電圧の極性を周期的に反転させる交流駆動（以下、反転駆動と称する）を行う必要がある。

しかし、アクティブマトリクス型液晶表示装置において１フレーム毎に反転駆動するフレーム反転駆動方式を採用した場合、液晶誘電率の異方性、画素ＴＦＴのゲート・ソース間の寄生容量に起因する画素電位の変動、対向電極信号のセンター値のずれ等の種々の要因によって、液晶に印加される正負電圧に多少のアンバランスが生じることは避けられない。その結果、フレーム周波数の半分の周波数での微小な輝度変動を生じ、チラツキ（フリッカ）として視認されてしまう。これを防ぐために、１フレーム毎の反転に加えて隣接ライン間、又は隣接画素間で画素信号を逆極性にする反転駆動方式が一般に採用されている。

図２７はフレーム反転駆動方式、図２８はゲートライン（走査線）反転駆動方式、図２９はドット反転駆動方式における液晶パネル上の各画素信号の極性を示す。尚、図２７〜図２９においては、説明を簡単にするために８×６画素で構成されたモノクロ表示のマトリクス型液晶パネルの例について示している。

図２７のフレーム反転駆動方式ではフレーム単位（左の図と右の図）で極性が反転され、図２８のゲートライン反転駆動方式では隣接する走査線単位で逆極性のデータ信号（信号電圧）が印加されると共にフレーム単位で極性が反転され、図２９のドット反転駆動方式では隣接する画素単位で逆極性のデータ信号が印加されると共にフレーム単位で極性が反転される。

図２８及び図２９のようにライン単位又は画素単位で逆極性の画素信号を与えることにより、図２７のようなフレーム反転駆動方式に比べてチラツキの目立たない良好な表示画質が得られる。

ここで、ゲートライン反転駆動方式の場合には、データ信号の印加タイミングと同期して対向電極電位をシフトさせることにより、信号線駆動回路の出力電圧範囲を狭くすることができる。これは、対向電極電位をシフトさせることにより信号線駆動回路から出力されるデータ信号の振幅を小さくしても液晶層に印加される実効電圧を同等にすることができるからである。これにより、低耐圧のドライバＬＳＩが使用できるので、ゲートライン反転駆動方式は幅広く採用されている。一方、ドット反転駆動方式については、原理的にクロストークが生じにくい駆動方式であるため、大型で高精細の液晶表示装置において採用が進んでいる。

しかしながら、上述のゲートライン反転駆動方式やドット反転駆動方式の場合には、極性反転の周波数が液晶パネルの走査線数に比例して高くなるため、反転駆動に要する消費電力が大幅に増大してしまうという問題がある。

特に、反射型液晶表示装置の場合には、反転駆動に要する消費電力が全消費電力に占める比率が高いため、低消費電力であるという反射型液晶表示装置の特徴をさらに伸ばして一層の低消費電力化を図るためには、この反転駆動に要する消費電力を低減することが大きな課題である。

そこで、この問題を解決するために、例えば特開平８−３２０６７４号公報には、液晶表示装置の全画面にわたって飛び越し走査を行い、奇数ラインの飛び越し走査から偶数ラインの飛び越し走査に移行するときにデータ信号の極性を反転させることにより極性反転の周波数を低減して低消費電力化を図ることが提案されている。しかし、例えば、全画面を飛び越し走査して、行反転駆動（ゲートライン反転）の様な極性配置を得る場合、以下のようなチラツキの問題が生じる。この場合、まず、図３０（ａ）に示すように、行反転の状態から、奇数行の走査線が飛び越し走査されて奇数行の画素のみに負の電位が与えられ、図３０（ｂ）に示すように全画面の画素極性が負の状態に遷移する。次に、偶数行の走査線のみが飛び越し走査されて偶数行の画素のみに正の電位が与えられ、図３０（ｃ）に示すように行反転の状態に遷移する。続いて、奇数行の走査線が飛び越し走査されて奇数行の画素のみに正の電位が与えられ、図３０（ｄ）に示すように全画面の画素極性が正の状態に遷移する。その後、偶数行の走査線のみが飛び越し走査されて偶数行の画素のみに負の電位が与えられ、図３０（ａ）に示した行反転の状態に戻る。

ここで、図３０（ｂ）及び図３０（ｄ）の状態では隣接する行間での補償が行われず、チラツキが生じることになる。さらに、チラツキの無い図３０（ａ）及び図３０（ｃ）の状態から走査が進むにつれて徐々にチラツキがある図３０（ｂ）及び図３０（ｄ）の状態に移行していくため、単純なフレーム反転駆動の場合よりもむしろ大きなチラツキが観測されることが多い。

しかし、このような全画面にわたる飛び越し走査方法では、動画表示において、チラツキのみならず、画面上を縞模様が流れる等の不具合（以下「縞流れ」と呼ぶ）が起こることが多い。全画面に亘る飛び越し走査を行った時に生じるチラツキを解消する方法として、例えば特開平8-320674号公報では、隣接した列で極性を異ならせ結果としてドット反転駆動と同様の極性配置を得る方法が提案されている。この方法では、確かにチラツキは解消されるものの、前後のフレームの画像が奇数行、偶数行それぞれ同時に表示されることとなるので、動きの大きな動画像の場合、横方向に櫛状の輪郭が表示される等の著しい画質劣化を生じるという問題が生じる。また、縞流れは、列毎の極性反転を加えない場合（すなわち同一行の画素は全て同一極性とする場合）に比してかなり改良されるものの、依然として観察可能な程度に発生することがある。

本発明はこのような従来技術の課題を解決すべくなされたものであり、極性反転の周波数低減による低消費電力駆動とともに、チラツキ無しでしかも垂直方向の輝度傾斜や動画表示時の妨害が生じない高画質の表示とを両立させることができる液晶表示装置及びその駆動方法、並びにそれに好適に用いられる走査線駆動回路を提供することを目的とする。

本発明の液晶表示装置の駆動方法は、複数の走査線と、該複数の走査線と交差する複数の信号線と、該走査線及び該信号線に接続された複数の画素とを有する液晶表示装置に対して、各画素を構成する一方の電極に与えられる電圧の極性を、それに対向する他方の電極の電圧に対して交互に反転させる液晶表示装置の駆動方法であって、該複数の走査線は、該複数の走査線の一部の連続的に配列された複数の走査線からなる第１ブロックを包含し、該第１ブロックは、第１グループ走査線群と第２グループ走査線群とを包含し、該第１ブロックに属する全ての走査線を選択した後に、該第１ブロックに属さない全ての走査線を選択し、該第１ブロックにおいては、一方のグループに属する全ての走査線を選択した後に、他方のグループに属する全ての走査線を選択し、かつ、該第１グループ走査線群に属する走査線の選択期間に、第１極性の信号電圧を該複数の信号線に供給し、該第２グループ走査線群に属する走査線の選択期間に、該第１極性とは異なる第２極性の信号電圧を該複数の信号線に供給し、そのことによって上記目的が達成される。

前記複数の走査線は、該複数の走査線の一部の連続的に配列された複数の走査線からなる第２ブロックを更に包含し、該第２ブロックは、第１グループ走査線群と第２グループ走査線群とを包含し、前記第１ブロックに属する全ての走査線を選択した後に、該第２ブロックに属する全ての走査線を選択し、該第１ブロック及び該第２ブロックにおいては、それぞれ一方のグループに属する全ての走査線を選択した後に、他方のグループに属する全ての走査線を選択し、かつ、該第１グループ走査線群に属する走査線の選択期間に、第１極性の信号電圧を該複数の信号線に供給し、該第２グループ走査線群に属する走査線の選択期間に、該第１極性とは異なる第２極性の信号電圧を該複数の信号線に供給してもよい。

本発明の液晶表示装置は、複数の走査線と、該複数の走査線と交差する複数の信号線と、該複数の走査線と該複数の信号線とに接続された複数のスイッチング素子と、該複数のスイッチング素子にそれぞれ接続された複数の画素電極と、を有し、該複数の走査線の一部の連続的に配列された複数の走査線からなる第１ブロックを包含し、該第１ブロックは、第１グループ走査線群と第２グループ走査線群とを包含し、該第１ブロックに属する全ての走査線が選択された後に、該第１ブロックに属さない全ての走査線が選択され、該第１ブロックにおいては、一方のグループに属する全ての走査線が選択された後に、他方のグループに属する全ての走査線が選択され、かつ、該第１グループ走査線群に属する走査線の選択期間に、第１極性の信号電圧が該複数の信号線に供給され、該第２グループ走査線群に属する走査線の選択期間に、該第１極性とは異なる第２極性の信号電圧が該複数の信号線に供給され、さらに、各画素電極に与えられる電圧の極性が、それに対向する他方の電極の電圧に対して選択期間毎に交互に反転するように各信号線の信号電圧の極性が反転され、そのことによって上記目的が達成される。

前記複数の走査線は、該複数の走査線の一部の連続的に配列された複数の走査線からなる第２ブロックを更に包含し、該第２ブロックは、第１グループ走査線群と第２グループ走査線群とを包含し、前記第１ブロックに属する全ての走査線が選択された後に、該第２ブロックに属する全ての走査線が選択され、該第１ブロック及び該第２ブロックにおいては、それぞれ一方のグループに属する全ての走査線が選択された後に、他方のグループに属する全ての走査線が選択され、該第１グループ走査線群に属する走査線が選択されている期間に、第１極性の信号電圧が該複数の信号線に供給され、該第２グループ走査線群に属する走査線が選択されている期間に、該第１極性とは異なる第２極性の信号電圧が該複数の信号線に供給され、さらに、各画素電極に与えられる電圧の極性が、それに対向する他方の電極の電圧に対して選択期間毎に交互に反転するように各信号線の信号電圧の極性が反転されてもよい。

前記複数の走査線は、前記第２ブロックに隣接する第３ブロックを更に有し、前記第１ブロック、第２ブロック及び第３ブロックが順次走査されてもよい。

前記複数の走査線は、隣接するブロックにおいて前記第１グループ及び第２グループが走査される順序が逆であってもよい。

前記第１グループ走査線群に属する走査線は、前記第２グループ走査線群に属する走査線と隣接して配置されているのが好ましい。

前記複数の信号線は、隣接するものにおいて前記第１極性の信号電圧の極性が逆であってもよい。

前記複数の走査線は、各グループ内で順次走査又は飛び越し走査されてもよい。

本発明の液晶表示装置は、時系列的なデータ信号を受け取って、前記複数の走査線のそれぞれに対応する表示データ列を生成・記憶し、該複数の走査線のそれぞれが選択される期間に、それぞれの選択された走査線に対応する信号電圧を前記複数の信号線に供給する構成とすることができる。

本発明の液晶表示装置は、前記第１ブロックに属する全ての走査線が選択された後に前記第２ブロックに属する全ての走査線が選択され、かつ、各ブロックにおいて一方のグループの全ての走査線が選択された後に、他方のグループの全ての走査線が選択されるように走査順を制御するタイミング信号を生成する走査順制御回路と、前記複数の走査線のそれぞれに対応する表示データ列を時系列的に受け取り、該複数の走査線の走査順に応じて順番を組み替えるデータ信号組替え供給回路とを備えている構成とすることができる。

前記他方の電極に対して、前記信号電圧の極性に応じてシフトさせた電位を供給する対向電極駆動回路を備えているのが好ましい。

前記走査順制御回路が、１ブロック当たりの走査線の設定本数を１フレーム毎に切り替え可能とされ、又は１フレーム内で切り替え可能とされているのが好ましい。

前記データ信号組替え供給回路が、略２ブロック分のデータ信号を蓄積するメモリを備えていてもよい。

本発明の走査線駆動回路は本発明の液晶表示装置に用いられる走査線駆動回路であって、各々独立して動作する複数系列のシフトレジスタと、該シフトレジスタの各出力に対応し、かつ、該シフトレジスタの各系列に対応するものが交互に配置された出力バッファと、該シフトレジスタの各系列毎に該シフトレジスタへの出力を選択的に行わせる出力選択回路とを備え、そのことにより上記目的が達成される。

以下、本発明の作用について説明する。

本発明にあっては、第１グループ走査線群と第２グループ走査線群の各選択期間中に異なる極性の信号電圧が与えられるので、フレーム反転駆動方式に比べてチラツキが目立たない表示が得られる。第１グループ走査線群及び第２グループ走査線群は、それぞれ一方のグループに属する全ての走査線が選択された後に、他方のグループに属する全ての走査線が選択されるので、極性反転は片方のグループの選択期間からもう片方のグループの選択期間に代わるときのみとなり、反転駆動の周波数が低減される。さらに、第１及び第２グループ走査線群をそれぞれ包含する第１ブロックに属する全ての走査線が選択された後に、第２ブロックに属する全ての走査線が選択され、極性の反転がブロック内で完結するので、画素ＴＦＴのソース・ドレイン間のリークや寄生容量の影響による垂直方向の輝度傾斜が生じにくい。第１グループ走査線群と第２グループ走査線群とが同一極性になるタイミングがあっても１つのブロック内で起こるのみであり、しかも、１つのブロックの選択期間の終了時点で第１グループ走査線群と第２グループ走査線群とが逆極性に戻るので、これがチラツキとして観測されることはない。

上記第２ブロックに隣接する第３ブロック（さらに、第４ブロック、・・・・）を設けることによりブロックサイズを適切にして反転駆動周波数を低減することができる。さらに、各ブロックを順次走査することにより、動画表示において前後のフレームの画像による表示妨害を目立たなくすることができる。又は、各ブロックの走査を飛び越し走査としてもよい。

隣接するブロックにおいて、第１グループ及び第２グループが走査される順序を逆にしてもよい。これにより、各ブロックを順次走査する場合、前のブロックの第２グループの信号電圧と後のブロックの第１グループの信号電圧とが同じ極性になるので、後述する実施形態８の図１７及び実施形態９の図１８に示すように、反転駆動周波数がさらに低減される。

上記第１グループ走査線群に属する走査線を、第２グループ走査線群に属する走査線と隣接して配置すると、各グループ内で順次走査することによりブロック内で１本おきの飛び越し走査を行うことができる。或いは、各グループ内で１本おき、２本おき、・・・と飛び越し走査することによりブロック内で３本おき、５本おき、・・・の奇数本おきの飛び越し走査を行うことができる。これにより、１垂直期間毎に逆極性で、かつ、隣接する走査線間で逆極性のデータ信号（信号電圧）が供給されることになる。従って、後述する実施形態１において図７及び図８に示すように、液晶パネル上の画素信号の極性が１フレーム期間で見ればゲートライン反転駆動の場合と同様の配置となり、チラツキの目立たない表示が得られる。さらに、全走査線の本数をＭ本（偶数）、１ブロック当たりの走査線の本数をＮ本（偶数）とすれば、従来のゲートライン反転駆動方式における１フレーム当たりの極性反転回数がＭ／２回であるのに対して、本発明の場合には後述する実施形態１に示すようにＭ／Ｎ回となる。従って、反転駆動に伴う消費電力の増大を従来のゲートライン反転駆動方式の場合の２／Ｎに削減することができる。或いは、Ｎが奇数の場合には反転駆動周波数が従来のゲートライン反転駆動方式の場合の１／Ｎに低減され、反転駆動に伴う消費電力の増大も従来の１／Ｎに削減することができる。これまで、全走査線を複数のブロックに分割する構成について説明したが、１つのブロックを有しさえすれば、少なくともブロック内についには、極性反転の周波数低減による低消費電力駆動とともに、チラツキ無しでしかも垂直方向の輝度傾斜や動画表示時の妨害が生じない高画質の表示とを両立させることができる。

さらに、上記複数の信号線に与えるデータ信号（信号電圧）を、隣接するもの同士で第１極性（及び第２極性）を逆にすると、１垂直期間毎に逆極性で、かつ、隣接する画素間で逆極性のデータ信号（信号電圧）が供給されることになる。従って、後述する実施形態３において図１１及び図１２に示すように、液晶パネル上の画素信号の極性が１フレーム期間で見ればドット反転駆動の場合と同様の配置となり、クロストークが少なく、しかもチラツキの目立たない表示が得られる。さらに、全走査線の本数をＭ本（偶数）、１ブロック当たりの走査線の本数をＮ本（偶数）とすれば、従来のドット反転駆動方式における１フレーム当たりの極性反転回数がＭ／２回であるのに対して、本発明の場合には後述する実施形態１に示すようにＭ／Ｎ回となる。従って、反転駆動に伴う消費電力の増大を従来のドット反転駆動方式の場合の２／Ｎに削減することができる。或いは、Ｎが奇数の場合には反転駆動周波数が従来のドット反転駆動方式の場合の１／Ｎに低減され、反転駆動に伴う消費電力の増大も従来の１／Ｎに削減することができる。

上記複数の走査線は、各グループ内で順次走査してもよいが、飛び越し走査しても同様の効果が得られる。

本発明にあっては、上述のような反転駆動に応じた信号電圧を供給するために、時系列的なデータ信号を受け取って、前記複数の走査線のそれぞれに対応する表示データ列を生成・記憶し、複数の走査線のそれぞれが選択される期間に、それぞれの選択された走査線に対応する信号電圧を複数の信号線に供給する。

このような走査線の選択順に応じた信号電圧を供給するために、複数の走査線のそれぞれに対応する表示データ列を時系列的に受け取り、走査線の走査順に応じて順番を組み替えるデータ信号組替え供給回路を設けることができる。そして、走査順を制御するためには、これを実現するためのタイミング信号を生成する走査順制御回路を設けることができる。

さらに、対向電極駆動回路により、対向電極の電位をデータ信号の反転に同期してシフトさせることができる。これにより、データ信号の振幅を小さくしても液晶パネルに印加される実効電圧を同等にすることができるので、信号線駆動回路の出力電圧範囲を狭くすることができるため、耐圧の低い駆動回路でも使用可能である。

上記走査順制御回路において１ブロック当たりの走査線の本数を１フレーム毎に切り替え可能とすることにより、静止画表示の場合にはブロックサイズを大きくして反転駆動に伴う消費電力を大幅に削減すると共に、動画表示の場合にはブロックサイズを小さくし、又は従来と同様の順次走査を行うことにより動画表示品質を確保することができる。従って、画像表示内容に応じて消費電力の低減と高画質の維持とをバランス良く制御することができる。

或いは、走査順制御回路において１ブロック当たりの走査線の本数を１フレーム内で切り替え可能とすることにより、例えば動画がウィンドウ表示されているような場合、静止画表示の部分ではブロックサイズを大きくして反転駆動に伴う消費電力を大幅に削減すると共に、動画表示の部分ではブロックサイズを小さくし、又は従来と同様の順次走査を行うことにより動画表示品質を確保することができる。従って、画面内の表示内容に応じて消費電力の低減と高画質の維持とをより木目細かく制御することができる。

さらに、上記データ信号組替え供給回路に略２ブロック分のデータ信号を蓄積するメモリを備えることにより、各ブロック内において第１グループ走査線群及び第２グループ走査線群の一方に対応したデータ信号を読み出した後で他方に対応したデータ信号を読み出すことができる。従って、フレームメモリやグラフィックメモリを備えていないシステムにおいても、ＴＶ信号やＣＣＤカメラ出力信号のような時系列の画像信号に対して、各ブロック内で第１走査線群及び第２走査線群の走査を行うことができる。

本発明の走査線駆動回路にあっては、各々独立して動作する複数系列のシフトレジスタを備えており、シフトレジスタの各出力に対応する出力バッファがシフトレジスタの各系列に対応して交互に配置されている。さらに、シフトレジスタの各系列毎に出力バッファへの出力を選択的に行わせる出力選択回路を備えている。従って、各系列のシフトレジスタを逐次動作させることにより各ブロック内で第１グループ走査線群及び第２グループ走査線群を逐次選択し、これを各ブロックで繰り返すことにより、各ブロック内での走査及びブロック間での走査が可能となる。また、この走査線駆動回路は、従来の走査線駆動回路とほぼ同等の回路規模で実現可能である。

以上詳述したように、本発明による場合には、チラツキが目立たず、垂直方向の輝度傾斜や動画表示時における表示妨害の無い高画質の表示を維持すると共に、反転駆動に伴う消費電力を抑制して大幅な低消費電力駆動を実現することができる。特に、ノートブック型パーソナルコンピュータや携帯情報端末等の用途においては、機器内にフレームメモリを備えているため、データ信号組み替え供給回路を極めて安価に実現することができる。特に、請求項７に記載の本発明による場合には、従来のゲートライン反転駆動方式の場合と同様に、チラツキがより目立たない高画質の表示が得られる。一方、請求項８に記載の本発明による場合には、従来のドット反転駆動方式の場合と同様に、チラツキがより目立たない高画質の表示が得られ、さらに、クロストークを低減することができる。さらに、請求項４に記載の本発明による場合には、隣接するブロック間で隣接する走査線同士の影響を防ぐことができるので、より一層高画質の表示を得ることができる。

請求項１１に記載の本発明による場合には、走査順制御回路とデータ信号組替え供給回路とを備えているので、ブロック内での飛び越し走査及びブロック間の走査を容易に実現することができる。

請求項１２に記載の本発明による場合には、対向電極の電位をデータ信号の反転に同期してシフトさせることができるので、耐圧の低い信号線駆動回路を用いて液晶表示装置の低コスト化を図ることができる。

請求項１３に記載の本発明による場合には、１ブロック当たりの走査線の本数を１フレーム毎に切り替え可能であるので、静止画表示において反転駆動に伴う消費電力を大幅に削減すると共に、動画表示において動画表示品質を確保することができる。従って、画像表示内容に応じて消費電力の低減と高画質の維持とをバランス良く制御することができる。

或いは、１ブロック当たりの走査線の本数を１フレーム内で切り替え可能であるので、動画がウィンドウ表示されているような場合、静止画表示の部分では反転駆動に伴う消費電力を大幅に削減すると共に、動画表示の部分では動画表示品質を確保することができる。従って、画面内の表示内容に応じて消費電力の低減と高画質の維持とをより木目細かく制御することができる。

請求項１４に記載の本発明による場合には、データ信号組替え供給回路が略２ブロック分のデータ信号を蓄積するメモリを備えているので、フレームメモリやグラフィックメモリを備えていないシステムにおいても、ブロック内での飛び越し走査を行うことができる。

本発明の走査線駆動回路にあっては、複数系列のシフトレジスタをブロック内で逐次動作させ、これを各ブロックで繰り返すことにより、ブロック内での飛び越し走査及びブロック間での走査を実現することができる。さらに、この走査線駆動回路は、従来の走査線駆動回路とほぼ同等の回路規模で実現可能であり、装置が複雑になることはない。

以下に、本発明の実施の形態について、図面を参照しながら説明する。

（実施形態１）
図１は本実施形態のマトリクス型液晶表示装置の構成を示す概略図である。

この液晶表示装置は表示用画素を選択するためのスイッチング素子としてＴＦＴを用いた液晶パネル１、信号線駆動回路２、走査線駆動回路３、タイミング制御回路４、電源回路５、データ信号用バッファ６、走査順制御回路７、データ信号組替え供給回路８等を備え、外部からデータ信号、同期信号、クロック信号等の表示に関わる信号が入力されるようになっている。この外部から入力される信号については、従来の液晶表示装置と同様とすることができる。

この液晶表示装置において、図２１に示した従来の液晶表示装置と比較した場合の大きな相違点は、以下の通りである。

（１）ブロック内では第１及び第２グループ走査線群の一方のグループに属する全走査線を選択した後で、他方のグループに属する全走査線を選択して飛び越し走査を行い、かつ、ブロック間では第１ブロックに属する全走査線を選択した後で次のブロックに属する走査線を選択するように走査順を制御する走査順制御回路７を備えていること、
（２）時系列的なデータ信号を受け取って走査順に対応した順番に組替えて信号線駆動回路に供給するデータ信号組替え供給回路８を備えていること、
（３）走査線駆動回路が、ブロック内で第１グループ及び第２グループの走査を行い、かつ、ブロック間ではブロック内の全走査を行った後で次のブロックの走査を行う走査法に適した回路構成となっていること。

以上の構成により、ブロック内での飛び越し走査及びブロック間での走査を行うことができる。従って、第１グループ及び第２グループでデータ信号の極性を逆にすることで表示状態を良好にすると共に、液晶の反転駆動周波数を１ブロック当たりの走査線数に応じて低減することができる。

例えば、第１グループ走査線群に属する走査線と第２グループ走査線群に属する走査線とを隣接して交互に配置すると、１垂直期間毎に逆極性で、かつ、隣接する走査線間で逆極性のデータ信号（信号電圧）が供給されることになるので、ゲートライン反転駆動方式と同様の画素極性状態を得ることができる。

さらに、隣接する信号線で第１グループ走査線群の選択期間中に与えるデータ信号（第１極性）と第２グループ走査線群の選択期間中に与えるデータ信号（第２極性）とを逆にすると、ドット反転駆動方式と同様の画素極性状態を得ることができる。

ここで、全走査線の本数をＭ本、１ブロック当たりの走査線の本数をＮ本とすれば、従来のゲートライン反転駆動方式やドット反転駆動方式における１フレーム当たりの極性反転回数がＭ／２回であるのに対して、本実施形態による場合にはＭ／Ｎ回となるので、反転駆動に伴う消費電力を従来のゲートライン反転駆動方式の場合の２／Ｎに削減することができる。尚、ここでは説明を簡単にするためにＭ、Ｎを偶数としているが、Ｎが奇数の場合には反転駆動周波数が従来の１／Ｎに低減され、反転駆動に伴う消費電力の増大も従来の１／Ｎに削減することができる。

以下に、この液晶表示装置の構成について、さらに詳しく説明する。

この液晶表示装置において、外部から入力されるデータ信号は、例えば１８ビットのデジタル信号であり、ＲＧＢの各色が６ビットで構成される。この場合、信号線駆動回路２としては６ビットのデジタルドライバＬＳＩが用いられ、液晶パネル１には各色６４階調の表示が行われる。

入力された１８ビットのデータ信号（Ｒ０〜Ｒ５、Ｇ０〜Ｇ５、Ｂ０〜Ｂ５）は、データ信号用バッファ６を介してデータ信号組替え供給回路８に送られる。

データ信号組替え供給回路８に入力された１８ビットの表示データは、データ信号組替え供給回路８の内部メモリに一旦蓄えられた後、走査順序に対応して１水平期間単位で順番を組替えられ、信号線駆動回路２に供給される。

液晶パネル１の基本構成は、図２２及び図２３に示した従来の液晶表示装置と同様な構成であり、例えば６４０×４８０画素構成（各画素はＲＧＢの３ドット構成）の１０．４型ＶＧＡ（Video Graphics Array）とすることができる。

信号線駆動回路２は、例えば６ビットのデジタルドライバＬＳＩであり、図２６に示したような従来の液晶表示装置と同様なものを用いることができる。具体的には、シャープ株式会社製ＬＨ１６８９Ｆや日本電気株式会社製μＰＤ１６６２２等のドライバＬＳＩを使用することができる。

ゲート信号駆動回路３は、ブロック内での飛び越し走査と共にブロック間での走査とが可能なように構成される。

一般に、従来のゲートドライバＬＳＩの内部回路は、図２４に示したような１系列のシフトレジスタで構成されているので、これを用いてブロック内での飛び越し走査及びブロック間の走査を行うことが困難である。そこで、本実施形態においては図２に示すような走査線駆動回路３により、ブロック内での１本おきの飛び越し走査とブロック間での順次走査とを可能にしている。

この走査線駆動回路３は、２系列のシフトレジスタ２１と２２、出力選択用論理回路２３、レベルシフタ２４及び出力バッファ２５等から構成されている。シフトレジスタ２１、２２には走査順制御回路７からのクロック信号ＣＬＧ１、ＣＬＧ２とスタート信号ＳＰＧ１、ＳＰＧ２とが各々独立して入力され、各シフトレジスタ２１、２２の出力は出力選択用論理回路３３を介して交互にレベルシフタ２４及び出力バッファ２５に接続されている。出力選択用論理回路２３では、外部（ここでは走査順制御回路７）から入力される選択信号ＳＥＬによってシフトレジスタ２１及びシフトレジスタ２２のうちの一方の出力が選択され、タイミング信号ＧＯＮによりレベルシフタ２４に伝えられる。

このような回路構成によれば、入力信号ＣＬＧ１、ＣＬＧ２、ＳＰＧ１、ＳＰＧ２、ＳＥＬ及びＧＯＮを適宜設定することにより、ブロック内の飛び越し走査とブロック間の走査とを実現することができる。例えば、ブロック内では第１グループ走査線群に属する全走査信号ａ（ＳＬ１、ＳＬ３）が選択された後で第２グループ走査線群に属する全走査線ｂ（ＳＬ２、ＳＬ４）が選択されて１本おきの飛び越し走査が行われ、ブロック間ではブロック内の全走査線（ＳＬ１〜ＳＬ４）が選択されてから次のブロック内の全走査線（ＳＬ５〜ＳＬ８）が選択される。

図３に、走査線駆動回路３に関するタイミングの一例を示す。ここでは、１ブロック当たりの走査線数が４本で、ブロック内を１本おきの飛び越し走査、ブロック間を順次走査する場合のタイミング例を示している。

この図３に示すように、スタート信号ＳＰＧ１、ＳＰＧ２及びクロック信号ＣＬＧ１、ＣＬＧ２に基づいてシフトレジスタ２１、２２から信号Ａ１、Ａ２、・・・、Ｂ１、Ｂ２、・・・が生成され、これらの信号と選択信号ＳＥＬ及びタイミング信号ＧＯＮに基づいて走査線ＳＬ１、ＳＬ２、・・・がブロック内では１本おきに飛び越し走査され、かつ、各ブロックが順次走査される。

タイミング制御回路４では、従来の液晶表示装置と同様に、入力された同期信号Ｈｓｙｎｃ、Ｖｓｙｎｃ及びクロック信号ＣＬＫに基づいて各回路部に必要なタイミング信号が生成される。

電源回路部５では、各回路部に必要な電圧や液晶表示のための階調用基準電圧等が生成される。

データ信号用バッファ６は通常のバッファ回路であり、ここでは外部から入力されたデジタル信号の波形整形が行われる。

走査順制御回路７は本発明における特徴的な回路であり、上述したブロック内での飛び越し走査及びブロック間での走査を行うためのタイミング信号を生成するものである。

この走査順制御回路７で生成される信号としては、反転駆動のためのタイミング信号及び走査順制御のためのタイミング信号が挙げられ、各々信号線駆動回路２及び走査線駆動回路３に供給される。

図４に、走査順制御回路７の基本的な回路構成の一例を示す。

この走査順制御回路７は、時間的な遅れの調整を行うためのシフトレジスタ４１、走査線の本数をブロックサイズに達するまでカウントするカウンタ４２、ディレイ回路４３及びＤＦ．Ｆ等から構成される。

この図４の走査順制御回路７では入力されたタイミング信号ＳＰＧ、ＣＬＧ及び垂直同期信号Ｖｓｙｎｃから反転駆動のための制御信号ＰＯＬ及び走査順制御のためのタイミング信号ＣＬＧ１、ＣＬＧ２、ＳＰＧ１、ＳＰＧ２、ＳＥＬ、ＧＯＮが生成される。生成された制御信号ＰＯＬは信号線駆動回路２に送られ、タイミング信号ＣＬＧ１、ＣＬＧ２、ＳＰＧ１、ＳＰＧ２、ＳＥＬ、ＧＯＮは走査線駆動回路３に送られる。

図５に、走査順制御回路７に関するタイミングの一例を示す。ここでは、１ブロック当たりの走査線数が４本で、ブロック内を１本おきの飛び越し走査、ブロック間を順次走査する場合のタイミング例を示している。

この図５に示すように、タイミング制御回路４からのクロック信号ＣＬＧ及びスタート信号ＳＰＧに基づいてブロックサイズＮの半分の周期で１回のパルスを発生する信号Ｎ／２及びディレイ回路からの信号ＤＣＬＧが生成されると共にタイミング信号ＣＬＧ１、ＣＬＧ２、ＳＰＧ１、ＳＰＧ２、ＳＥＬ、ＧＯＮ、ＰＯＬが生成され、これらの信号に基づいて走査線ＳＬ１、ＳＬ２、・・・がブロック内での１本おきの飛び越し走査、かつ、ブロック間での順次走査により走査される。ここで、反転駆動制御信号ＰＯＬの周波数は従来の液晶表示装置の半分となっている。

データ信号組替え回路８は本発明における特徴的な回路であり、ブロック内での飛び越し走査及びブロック間での順次走査に対応してデータ信号の順序を組替えるものである。

時系列で送られてくるデータ信号の順序を組替えるためには、データ信号を一旦蓄えておくメモリが必要となる。通常は２ブロック分のメモリ容量が必要であり、１ブロック分は書き込み用として、残りの１ブロック分は読み出し用として交互に用いられる。ここで、１ブロック当たりの最大の走査線数をｐ本、１走査線当たりの画素数をｑ、１画素当たりのビット数をｒビットとすると、通常、２ｐｑｒビットのメモリ容量が必要となる。例えば、本実施形態の場合には、１ブロック当たりの最大走査線数をＮとすると、２×６４０×１８Ｎビットのメモリ容量となる。

図６にデータ信号組替え供給回路８の基本的な回路構成の一例を示す。

このデータ信号組替え供給回路８は、カウンタ６１、６２、６３、デコーダ６４、加算器６５、６６、マルチプレクサ６７、６８、７１、メモリ６９、７０及びＤＦ．Ｆ等を備えている。ここでは、タイミング制御回路４からのタイミング信号ＳＰＧ、ＣＬＧがカウンタ６１に入力されると共にタイミング信号ＤＣＬＫがカウンタ６２に入力される。このカウンタ６１により入力された水平同期信号がカウントされて１ブロックに１回のパルスを発生する信号ＢＬＫが生成されると共に、ＤＦ．Ｆを介して１ブロック毎に論理が反転する信号ＯＤＤ−ＢＬが生成される。そして、これらの信号を基にして、各々１ブロック分の容量を持つメモリ６９、７０が書き込み用又は読み出し用として制御される。

書き込み用メモリでは、順次走査アドレスを生成する加算器６５からのアドレス情報に従って、時系列で送られてくるデータ信号がＤＡＴＡｉｎが順次メモリに蓄えられる。一方、読み出し用メモリでは、飛び越し走査アドレスを生成する加算器６６からのアドレス情報に従って、一旦蓄積されたデータ信号がマルチプレクサ７１を介して読み出されてデータ信号ＤＡＴＡｏｕｔが信号線駆動回路２に送られる。

ここで、デコーダ６４はカウンタ６３からのアドレス情報を飛び越し走査のためのアドレスに変換するためのものであり、例えばＲＯＭ（Read Only Memory）を用いたテーブル変換を行うことにより容易に実現することができる。

尚、データ信号組み替え回路８の構成は図６に示したものに限定されず、例えば奇数ラインと偶数ラインとに各々ファーストイン・ファーストアウト（ＦＩＦＯ）メモリを割り当ててデータ信号を蓄積する方法等、その他にも様々な実現方法が考えられる。

さらに、ここまでは機能的な面からタイミング制御回路４、走査順制御回路７及びデータ信号組み替え回路８について説明を行ってきたが、ＬＳＩ化に当たってはこの中のいずれか２つ又は全部を１チップ化しても全く差し支えない。

次に、本実施形態の液晶表示装置の走査方法とその反転駆動方式について説明する。

図７及び図８はブロックサイズが各々４本及び６本の場合における走査線の走査順と液晶パネル上の各画素の極性を示す図である。尚、この図７及び図８では説明を簡単にするために、８×１２画素で構成されたモノクロ表示のマトリクス型液晶パネルの例について示している。

この図７及び図８において、１走査線上の画素の極性は全て同じであり、交互に配置された第１グループ走査線群ａに属する走査線と第２グループ走査線群ｂに属する走査線とでは極性が逆である。よって、従来のゲートライン反転駆動方式と同様の極性パターンが得られ、従来のゲート反転駆動方式と同様に、チラツキの目立たない表示を実現することができる。

図９は、図７に対応する走査線駆動回路出力ＳＬ１〜ＳＬ８と反転駆動出力信号ＰＯＬのタイミング、及び対向電極電位Ｖ−ＯＰＳＴを示す図である。この図９において、ブロック内では交互に第１グループ走査線群と第２グループ走査線群とが配置されて１本おきの飛び越し走査が行われ、ブロック間では順次走査が行われており、反転駆動周波数は従来のゲートライン反転駆動方式の場合の半分になっている。尚、ここでは対向電極電位Ｖ−ＯＰＳＴは一定である。
図７、図８及び図９から分かるように、反転駆動周波数はブロックサイズ４本の場合には従来のゲートライン反転駆動方式の場合の１／２となり、ブロックサイズ６本の場合には従来のゲートライン反転駆動方式の場合の１／３となる。

一般に、本発明の液晶表示装置においては、ブロックサイズＮ本の場合、反転駆動周波数が従来の液晶表示装置の２／Ｎとなる（Ｎが偶数の場合）。一方、反転駆動に伴う消費電力は反転駆動周波数に比例するので、本実施形態の液晶表示装置によれば反転駆動に伴う消費電力を従来の液晶表示装置の２／Ｎに減らすことができる。

ここで、従来提案されているような全画面の飛び越し走査を行う液晶表示装置では、１／２フレーム期間にわたって前後のフレームが重なって表示されることになり、動画表示において甚だしい画質劣化を起こすことになる。これに対して、本実施形態の液晶表示装置においては、飛び越し走査を行う領域がブロック内に限定されるため、前後のフレームが重なって表示される領域が１ブロックに限定され、動画表示時に大きな画質劣化を生じることはない。

但し、本実施形態の液晶表示装置において、ブロックサイズを大きくした場合には動画表示時の画質劣化が目立つようになるので、例えば静止画を多用する用途ではブロックサイズを大きく設定し、動画品質を優先する用途ではブロックサイズを小さく設定する等、使用目的に応じて最適なブロックサイズを選択するのが好ましい。

さらに、フレーム反転駆動方式や全画面の飛び越し走査を行う従来の液晶表示装置では、液晶パネルの広い領域を同一極性で駆動するため、画素ＴＦＴのリーク等の影響により垂直方向の輝度傾斜の問題が生じることがある。これに対して、本発明の液晶表示装置においては、１ブロック毎に両極性の駆動が行われるため、このような垂直方向の輝度傾斜の問題を防ぐことができる。

このように、本実施形態の液晶表示装置によれば、チラツキ無しでかつ垂直方向の輝度傾斜や動画表示時の妨害の無い高画質表示を行うと共に、従来のゲートライン反転駆動方式に比べて大幅な低消費電力化を実現することができる。

（実施形態２）
本実施形態２における基本的な回路構成は上記実施形態１と同様であるが、実施形態１では対向電極をＤＣ駆動するのに対して、実施形態２では対向電極駆動回路を形成して対向電極をＡＣ駆動する場合について説明する。

本実施形態２で使用される対向電極駆動回路としては、従来の液晶表示装置と同様のものを用いることができるが、ブロック境界での表示の不連続を避けるために時定数の小さいものを用いるのが好ましい。

この対向電極駆動回路を用いて、信号線の反転駆動のタイミングに同期して対向電極をＡＣ駆動することにより、ＡＣ電圧の振幅分だけ信号線駆動回路の出力電圧範囲を狭めることができる。

図１０は、実施形態１で説明した図７に対応する走査線駆動回路出力ＳＬ１〜ＳＬ８と反転駆動出力信号ＰＯＬのタイミング、及び対向電極電位Ｖ−ＯＰＳＴを示す図である。この図１０において、ブロック内では１本おきに飛び越し走査が行われ、ブロック間では順次走査が行われており、反転駆動周波数は実施形態１と同様に従来のゲートライン反転駆動方式の場合の半分になっている。液晶層に印加される実効電圧は実施形態１と同様であり、実施形態１と同様にチラツキの目立たない表示を実現することができる。

さらに、この実施形態２の場合には、対向電極をＡＣ駆動することにより、ＡＣ電圧の振幅分だけ信号線駆動回路の出力電圧範囲を狭めても、液晶層に印加される実効電圧を同等に保つことができるので、低耐圧のドライバＬＳＩを用いて信号線駆動回路の低コスト化を図ることができる。

また、実施形態１と同様に、ブロックサイズがＮ本であれば反転駆動周波数を２／Ｎに低減することができ、さらに、対向電極の駆動周波数についても従来のゲートライン反転駆動を行う液晶表示装置に比べて２／Ｎに低減することができるので、大幅な低消費電力化を実現することができる。

（実施形態３）
本実施形態３における基本的な回路構成は上記実施形態１と同様であるが、実施形態１では液晶パネル上の各画素の極性パターンがゲートライン反転駆動方式と同様であるのに対して、実施形態３では液晶パネル上の各画素の極性パターンがドット反転駆動方式と同様である場合について説明する。

本実施形態３では、同一走査線上において隣接する画素が逆極性となるように駆動されるので、信号線駆動回路としてドット反転駆動方式用のドライバＬＳＩを使用する。例えば、シャープ株式会社製のＬＨ１６８ＢＦ等を使用することができる。

図１１及び図１２はブロックサイズが各々４本及び６本の場合における走査線の走査順と液晶パネル上の各画素の極性を示す図である。尚、この図１１及び図１２では説明を簡単にするために、８×１２画素で構成されたモノクロ表示のマトリクス型液晶パネルの例について示している。

この図１１及び図１２において、隣接する信号線に与えられるデータ信号の極性は逆であり、かつ、交互に配置された第１グループ走査線群ａに属する走査線と第２グループ走査線群ｂに属する走査線とでは極性が逆である。よって、従来のドット反転駆動方式と同様の極性パターンが得られ、従来のドット反転駆動方式と同様に、チラツキの目立たない表示を実現することができる。

さらに、ブロック内では交互に第１グループ走査線群ａと第２グループ走査線群ｂとが配置されて１本おきの飛び越し走査が行われ、ブロック間では順次走査が行われており、反転駆動周波数はブロックサイズ４本の場合には従来のドット反転駆動方式の場合の１／２となり、ブロックサイズ６本の場合には従来のドット反転駆動方式の場合の１／３となる。

本実施形態の液晶表示装置は、隣接する画素が逆極性で駆動されるため、原理的にクロストークの少ない駆動が可能であり、特に、１５型以上の大型高精細パネルの駆動に適している。

さらに、本実施形態の液晶表示装置においては、ブロックサイズＮ本の場合、反転駆動周波数が従来の液晶表示装置の２／Ｎとなる（Ｎが偶数の場合）。一方、反転駆動に伴う消費電力は反転駆動周波数に比例するので、本実施形態の液晶表示装置によれば従来のドット反転駆動方式の液晶表示装置に比べて低消費電力化が可能となる。

このように、本実施形態の液晶表示装置によれば、チラツキの目立たない高画質表示を行うと共に、従来のドット反転駆動方式に比べて大幅な低消費電力化を実現することができる。

（実施形態４）
図１３は本実施形態のマトリクス型液晶表示装置の構成を示す概略図である。

この液晶表示装置は、上記実施形態１〜３と同様にブロック内飛び越し走査及びブロック間順次走査による反転駆動が行われるものである。

本実施形態４において、図１に示した実施形態１の液晶表示装置との大きな相違点は、フレームメモリ１３５とこれを制御するためのグラフィックコントローラ（ＧＤＣ）１３４、さらに、マイクロプロセッサ（ＭＰＵ）１３６及びメモリ１３７、１３８がマトリクス型液晶表示装置に一体化して組み込まれていることである。

ここで、メモリ１３７はＲＯＭ（Read Only Memory）、メモリ１３８はＲＡＭ（Random Access Memory）であり、マイクロプロセッサ１３６及びメモリ１３７、１３８は同一チップに集積化されていてもよい。

図１３の液晶表示装置においては、図１の液晶表示装置において必要であったデータ信号組替え供給回路８を、フレームメモリ１３５及びＧＤＣ１３４で兼用させることができる。例えば、フレームメモリ１３５からの表示用データ（ここでは１８ビット）を読み出す順番が、液晶パネル１の走査順に対応するように、ＧＤＣ１３４を動作させるためのプログラム修正を行うことができる。このＧＤＣを動作させるためのプログラムは、通常、ＲＯＭであるメモリ１３７に入っている。

ノートブック型パーソナルコンピュータや携帯情報端末等の用途に使用される液晶表示装置においては、フレームメモリとＧＤＣとが既に組み込まれているため、本実施形態の液晶表示装置の回路構成を容易かつ安価に実現することができる。

尚、ＧＤＣ１３４が上述するような機能を有していない場合には、新たに機能追加を行うことができる。この場合、ＧＤＣはアドレス生成機能を本来的に内蔵しているので、例えば図６に示したような論理回路の一部を付加することにより容易に所望の機能を得ることができる。

本実施形態の液晶表示装置においても、上記実施形態１〜３と同様に、チラツキの目立たない高画質表示と低消費電力駆動を両立することができる。

（実施形態５）
本実施形態５における基本的な回路構成は上記実施形態１や実施形態４と同様であるが、実施形態５ではブロックサイズＮの値を固定せずに可変とした場合について説明する。

このようにブロックサイズＮの値を可変とするためには、例えば、図１３の走査順制御回路７及びＧＤＣ１３４において、１ブロック当たりの走査線数を決定するための内部カウンタとして、カウンタ数を任意に設定できるプログラマブルカウンタを用いる。このプログラマブルカウンタは、例えば、標準ＴＴＬのＳＮ７４１６３のような回路を適用すれば簡単に実現することができる。

図１４は、本実施形態における走査順制御回路７の構成を一部抜粋した図である。

ここでは、走査順制御回路７の内部に設けられたプログラマブルカウンタ１４３のカウンタ数入力端子にＭＰＵ１３６の出力ポート１４２が接続され、コンピュータバスを介して走査順制御回路７内部のカウント数の設定が行われる。尚、この例では、出力ポート１４２にブロックサイズＮの半分の値Ｎ／２が設定されるような回路構成となっている。

このような回路構成とＭＰＵ１３６に簡単なプログラムを追加することにより、垂直帰線期間中にＭＰＵ１３６によって出力ポート１４２にブロックサイズが設定される。これにより、ブロックサイズＮの値をフレーム単位で切り替えることができる。

尚、液晶層に対する直流成分の電圧印加を避けるためには、ブロックサイズの設定を偶数フレーム単位で切り替えるのが好ましい。

これにより、静止画表示においてはブロックサイズＮの値を最大に設定して最大限の低消費電力化を計り、動画表示の場合にはブロックサイズＮの値を最小に設定して画質の劣化を抑制することができる。さらに、動画表示を特別に重視する場合には、従来と同様の順次走査を行うこともできる。

以上説明したように、本実施形態の液晶表示装置によれば、フレーム単位でブロックサイズＮの値を適宜切り替えることにより、ブロックサイズＮの値が固定されている場合に比べてより一層の低消費電力化と高画質表示を実現することができる。

（実施形態６）
本実施形態６における基本的な回路構成は上記実施形態１や実施形態４と同様であるが、実施形態６ではブロックサイズＮの値を１フレーム内で２種類に設定可能とした場合について説明する。

このようにブロックサイズＮの値を１フレーム内で２種類に設定可能とするためには、例えば、図１３の走査順制御回路７及びＧＤＣ１３４において、１ブロック当たりの走査線数を決定するための内部カウンタとして、２種類のカウンタ数を設定できるプログラマブルカウンタを用いる。このプログラマブルカウンタとしては、例えば、実施形態５に示したようなプログラマブルカウンタを用いて１フレーム内で２種類のカウント数を切り替えて設定できるようにすることもでき、又は異なる固定カウント数を有する２つのカウンタを切り替えて使用してもよい。

図１５は、前者の方法を用いた場合について、本実施形態における走査順制御回路７の構成を一部抜粋した図である。

ここでは、２種類のブロックサイズＮ１、Ｎ２のどちらを選択するかを制御するシーケンス制御回路は、カウンタ１５５及びレジスタ１５６によって構成されている。また、このためのシーケンスデータを蓄えているレジスタ１５６にＭＰＵ１３６の出力ポート１５２が接続され、コンピュータバスを介して必要なシーケンスデータが設定される。尚、この例では、マルチプレクサ１５７に接続された一方の出力ポート１５３にブロックサイズＮ１の半分の値Ｎ１／２が設定され、他方の出力ポート１５４にブロックサイズＮ２の半分の値Ｎ２／２が設定された回路構成となっている。

このような回路構成とＭＰＵ１３６に簡単なプログラムを追加することにより、垂直帰線期間中にＭＰＵ１３６によって出力ポート１５２にブロックサイズのシーケンスデータが設定される。これにより、ブロックサイズＮの値を１フレーム内で２種類与えることができる。

これにより、ある１画面の中で、静止画表示の箇所においてはブロックサイズＮの値を最大に設定して最大限の低消費電力化を計り、動画表示が行われる箇所においてはブロックサイズＮの値を最小に設定して画質の劣化を抑制することができる。

以上説明したように、本実施形態の液晶表示装置によれば、１フレーム内でブロックサイズＮの値を最適化することにより、ブロックサイズＮの値が固定されている場合に比べてより一層の低消費電力化と高画質表示を実現することができる。

尚、この実施形態では１フレーム内で設定可能なブロックサイズを２種類として説明したが、必ずしも２種類に限定されるものではなく、３種類以上であってもよい。

（実施形態７）
上記実施形態１〜６では交互に配置された第１グループ走査線群及び第２グループ走査線群に対して各グループ内では順次走査を行うことによりブロック内で１本おきの飛び越し走査を行う場合について説明したが、本実施形態７では各グループ内で１本おきの飛び越し走査を行うことによりブロック内で３本おきの飛び越し走査を行う場合について説明する。

図１６は、ブロック内で３本おきの飛び越し走査を行う場合について、走査線の走査順と液晶パネル上の各画素の極性を示す図である。ここでは、１ブロック当たりの走査線数が８本で、液晶パネル上の各画素の極性がゲートライン反転駆動方式と同様の極性パターンになる場合を示している。

この図１６において、１走査線上の画素の極性は全て同じであり、交互に配置された第１グループ走査線群ａに属する走査線と第２グループ走査線群ｂに属する走査線とでは極性が逆である。そして、ブロック内では交互に第１グループ走査線群ａと第２グループ走査線群ｂとが配置されて各グループ内で１本おきの飛び越し走査が行われ、ブロック間では順次走査が行われている。この場合でも、反転駆動周波数はブロックサイズＮ本の場合には従来のゲートライン反転駆動方式の場合の２／Ｎとなる。

このような走査を行う場合、走査線駆動回路としては４系列のシフトレジスタを有するものを用いる。そして、第１グループ走査線群ａを１本おきに２系列のシフトレジスタの一方ずつに対応させて交互に配置し、第２グループ走査線群ｂも１本おきに他の２系列のシフトレジスタの一方ずつに対応させて交互に配置する。これにより第１グループ走査線群ａを１本おきに飛び越し走査すると共に、第２グループ走査線群ｂを１本おきに飛び越し走査することができる。

本実施形態の液晶表示装置においても、上記実施形態１〜６と同様に、チラツキの目立たない高画質表示と低消費電力駆動を両立することができる。

尚、本実施形態において、ブロック内での飛び越し走査は、奇数本おきであれば５本以上の飛び越し走査であってもゲートライン反転駆動方式やドット反転駆動方式と同様の極性パターンを得ることができ、第１グループ走査線群と第２グループ走査線群とが交互に配置されていれば、各グループ内で順次走査を行っても飛び越し走査を行っても良い。

（実施形態８）
上記実施形態１〜７では１ブロック当たりの走査線数Ｎが偶数である場合について説明したが、本実施形態８では１ブロック当たりの走査線数Ｎが奇数である場合について説明する。

１ブロック当たりの走査線数Ｎが奇数の場合にゲートライン反転駆動やドット反転駆動と同様の駆動を行うためには、各ブロックの奇数本目の走査線上の画素の極性と偶数本目の走査線上の画素の極性とが、隣接するブロックで交互に入れ替わるように駆動する必要がある。このためには、隣接するブロックで第１グループ走査線群と第２グループ走査線群との選択順序が入れ替わるように駆動すればよい。

従って、１ブロック当たりの走査線数Ｎが奇数の場合には、走査順制御回路やデータ信号組み替え供給回路がやや複雑になるものの、基本的な回路構成は１ブロック当たりの走査線数Ｎが偶数の場合と同様である。

図１７は、１ブロック当たりの走査線数Ｎが３本の場合について、走査線の走査順と液晶パネル上の各画素の極性を示す図である。ここでは、液晶パネル上の各画素の極性がゲートライン反転駆動方式と同様の極性パターンになる場合を示している。

この図１７において、１走査線上の画素の極性は全て同じであり、交互に配置された第１グループ走査線群ａに属する走査線と第２グループ走査線群ｂに属する走査線とでは極性が逆である。そして、ブロックＡ内では第１グループ走査線群ａが先に選択されて１本おきの飛び越し走査が行われ、ブロックＢでも第１グループ走査線群ａが先に選択されて１本おきの飛び越し走査が行われ、ブロック間では順次走査が行われている。

図１７から分かるように、反転駆動周波数は従来のゲートライン反転駆動方式の場合の１／３となり、反転駆動に伴う消費電力も従来の１／３に低減できる。

一般に、１ブロック当たりの走査線数Ｎが奇数の場合、反転駆動周波数が従来の液晶表示装置の１／Ｎとなり、反転駆動に伴う消費電力も従来の液晶表示装置の１／Ｎに低減される。

本実施形態の液晶表示装置においても、上記実施形態１〜７と同様に、チラツキの目立たない高画質表示と低消費電力駆動を両立することができる。

（実施形態９）
本実施形態９では、隣接するブロックにおいて、ブロック内で第１グループ走査線群ａ及び第２グループ走査線群ｂが選択される順序を逆にする場合について説明する。

図１８は、本実施形態における走査線の走査順と液晶パネル上の各画素の極性を示す図である。ここでは、液晶パネル上の各画素の極性がゲートライン反転駆動方式と同様の極性パターンになる場合を示している。

この図１８において、１走査線上の画素の極性は全て同じであり、交互に配置された第１グループ走査線群ａに属する走査線と第２グループ走査線群ｂに属する走査線とでは極性が逆である。そして、第１ブロック及び第３ブロック内では第１グループ走査線群ａに属する走査線Ｇ１、Ｇ３が先に選択されて１本おきの飛び越し走査が行われ、第２ブロック及び第４ブロックでは第２グループ走査線群ｂに属する走査線Ｇ２、Ｇ４が先に選択されて１本おきの飛び越し走査が行われ、ブロック間では順次走査が行われている。

図１９は、本実施形態における走査線駆動回路からの出力Ｇ１〜Ｇ１６と信号線駆動回路からの出力のタイミングを示す図である。尚、この図において、Ｇ（ｉ）は走査線駆動回路からのｉ番目の出力、即ち、ｉ番目の走査線上のＴＦＴがオン状態となるタイミングを示している。

この図１９に示すように、第１、第３ブロックでは第１グループ走査線群ａを先に選択し、それと隣接する第２、第４ブロックでは第２グループ走査線群ｂを先に選択する。前の第１ブロックにおいて最後に選択される走査線と次のブロックにおいて最初に選択される走査線（例えばＧ４とＧ６、Ｇ７とＧ９、Ｇ１２とＧ１４）とでデータ信号が同じ極性になるので、反転駆動周波数をさらに低減することができる。

比較のために、図７に示した隣接するブロック内で第１グループ走査線群ａと第２グループ走査線群ｂとの選択順を同じにした液晶表示装置について、図２０に走査線駆動回路からの出力Ｇ１〜Ｇ１６と信号線駆動回路からの出力のタイミングを示す。

上記図１９及び図２０の比較から、図１９の場合には信号線駆動回路からの出力が各ブロック間で反転しておらず、信号線駆動回路の極性反転の周波数が図２０の場合に比べて１／２となることがわかる。

尚、本実施形態９においては各ブロックを４本ずつの走査線から構成したが、それ以外の本数でも同様の効果が得られる。

さらに、本発明の特徴は、走査線を各ブロック内で、共通電極に対して信号線駆動回路からの出力が互いに逆極性となる第１グループ走査線群と第２グループ走査線群とに分割し、一方のグループを全て走査した後で他方のグループを走査することにあるので、各グループ内での走査順は特に限定されない。例えば、上記実施形態のように順次走査を行ってもよく、Ｇ３、Ｇ１、Ｇ４、Ｇ２やＧ１、Ｇ３、Ｇ４、Ｇ２のように飛び越し走査やランダム走査を行ってもよい。

さらに、各ブロック間の走査順についても特に限定されず、順次走査を行ってもよく、飛び越し走査やランダム走査を行ってもよい。

上記実施形態１、３〜９では液晶パネル上の各画素の極性がゲートライン反転駆動方式と同様の極性パターンになる場合について説明したが、隣接する信号線で逆極性となるようにしてもよい。この場合でも、各信号線毎に見れば同一極性を有する一方のグループの出力が先に出力されることになるのでからである。これにより、ドット反転駆動方式と同様の極性パターンを得ることができる。

本発明において、各ブロックを構成する走査線の数は偶数であるか奇数であるかに関わらず、さらに、あるブロックの走査線数が他のブロックの走査線数と異なっていても良い。例えば、液晶表示装置の走査線数がブロックを構成する走査線数で割り切れない場合には、必然的に１つのブロックの走査線数が異なることになる。或いは、各ブロックの走査線数を敢えて異ならせてもよく、このような場合でも本発明の本質から外れることはない。

さらに、以上の実施形態では、１０．４型ＶＧＡ仕様の液晶表示装置を例にとって説明してきたが、本発明は上記実施形態に限定されるものではなく、反転駆動を必要とするマトリクス型液晶表示装置全般に幅広く適用することができる。即ち、反転駆動を必要とするマトリクス型の液晶表示装置であれば液晶パネルの画面寸法や画素数、液晶表示モード、モノクロ／カラー表示、透過型／反射型、直視型／投影型を問わずに幅広く本発明を適用可能である。

スイッチング素子としてはアモルファスシリコンＴＦＴや多結晶シリコンＴＦＴ等の他、単結晶シリコントランジスタを用いることができる。特に、多結晶シリコンＴＦＴや単結晶シリコントランジスタを用いたアクティブマトリクス型液晶表示装置の場合には、走査線駆動回路や信号線駆動回路と画素トランジスタとを同一基板上に一体的に形成することができるという利点がある。

さらに、本発明の基本的な構成要素である走査順制御回路やデータ信号組み替え供給回路等の具体的な回路構成についても、上記実施形態に限定されるものではなく、様々なヴァリエーションが可能である。

実施形態１の液晶表示装置の概略構成を示す図である。 実施形態１の液晶表示装置における走査線駆動回路の構成を示す図である。 図２の走査線駆動回路の動作のタイミングを示す図である。 実施形態１の液晶表示装置における走査順制御回路の構成を示す図である。 図２の走査順制御回路の動作のタイミングを示す図である。 実施形態１の液晶表示装置におけるデータ信号組み替え供給回路の構成を示す図である。 実施形態１の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 実施形態１の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 図７に対応する走査線の走査タイミングを示す図である。 実施形態２の液晶表示装置における走査線の走査タイミングを示す図である。 実施形態３の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 実施形態３の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 実施形態４の液晶表示装置の概略構成を示す図である。 実施形態５の液晶表示装置における走査順制御回路の一部の構成を抜粋した図である。 実施形態６の液晶表示装置における走査順制御回路の一部の構成を抜粋した図である。 実施形態７の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 実施形態８の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 実施形態９の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 実施形態９の液晶表示装置における走査線駆動回路の出力と信号線駆動回路の出力のタイミングを示す図である。 図７の液晶表示装置における走査線駆動回路の出力と信号線駆動回路の出力のタイミングを示す図である。 従来の液晶表示装置の概略構成を示す図である。 液晶表示装置の画素アレイ部と駆動回路の構成を示す図である。 液晶パネルの画素の構成を示す図である。 従来の液晶表示装置における走査線駆動回路の構成を示す図である。 従来の液晶表示装置における走査線の走査タイミングを示す図である。 デジタル方式の信号線駆動回路の構成を示す図である。 フレーム反転駆動方式の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 ゲートライン反転駆動方式の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 ドット反転駆動方式の液晶表示装置における走査線の走査順と液晶パネル上の画素極性を示す図である。 全画面を飛び越し走査する従来の駆動方法における問題点を説明するための図である。

符号の説明

１ 液晶パネル
２ 信号線駆動回路
３ 走査線駆動回路
４ タイミング制御回路
５ 電源回路
６ データ信号用バッファ
７ 走査順制御回路
８ データ信号組み替え供給回路
２１、２２ シフトレジスタ
２３ 出力選択用論理回路
２４ レベルシフタ
２５ 出力バッファ
４１ シフトレジスタ
４２、６１、６２、６３ カウンタ
４３ ディレイ回路
６４ デコーダ
６５、６６ 加算器
６７、６８、７１、１５７ マルチプレクサ
６９、７０ メモリ
１３４ ＧＤＣ
１３５ フレームメモリ
１３６ ＭＰＵ
１３７ ＲＯＭ
１３８ ＲＡＭ
１４２、１５２、１５３、１５４ 出力ポート
１４３ プログラマブルカウンタ
１５５ ２進カウンタ
１５６ レジスタ

Claims (8)

1. 複数の走査線と、
   該複数の走査線と交差する複数の信号線と、
   該複数の走査線と該複数の信号線とに接続された複数のスイッチング素子と、
   該複数のスイッチング素子にそれぞれ接続された複数の画素電極と
   を備えた液晶表示装置であって、
   該複数の走査線は、該複数の走査線の一部の連続的に配列された複数の走査線からなる第１ブロックを包含し、
   該複数の走査線は、該複数の走査線の一部の連続的に配列された複数の走査線からなる第２ブロックであって、該第１ブロックに隣接する第２ブロックを更に包含し、
   該第１ブロック及び該第２ブロックはそれぞれ、第１グループ走査線群と第２グループ走査線群とを包含し、
   該液晶表示装置は、
   該第１ブロックに属する全ての走査線が選択された後に、該第２ブロックに属する全ての走査線が選択され、かつ、該第１ブロック及び該第２ブロックにおいては、それぞれ一方のグループ走査線群に属する全ての走査線が選択された後に、他方のグループ走査線群に属する全ての走査線が選択されるように、走査順を制御するタイミング信号を生成するするとともに、１ブロック当たりの走査線の設定本数を１フレーム毎に切り替え可能とされている走査順制御回路と、
   該走査順制御回路の出力に基づいて、前記各走査線にそれぞれ所定電圧を印加する走査線駆動回路と、
   該複数の走査線のそれぞれに対応する表示データ列を時系列的に受け取り、該複数の走査線の走査順に応じて該表示データ列の順番を組み替えるデータ信号組替え供給回路と
   をさらに備え、
   該走査順制御回路は、該第１グループ走査線群に属する走査線が選択されている第１の選択期間に、第１極性の信号電圧が該複数の信号線に供給され、該第２グループ走査線群に属する走査線が選択されている第２の選択期間に、該第１極性とは異なる第２極性の信号電圧が該複数の信号線に供給され、該各画素電極に対向する他方の電極の電圧に対して該第１の選択期間の各画素電極に与えられる電圧の極性と該第２の選択期間の各画素電極に与えられる電圧の極性とが互いに反転するように、各信号線の信号電圧の極性の反転を制御する構成であり、
   前記走査線駆動回路が、各々独立して動作する複数系列のシフトレジスタと、該シフトレジスタの各出力に対応し、かつ、該シフトレジスタの各系列に対応するものが交互に配置された出力バッファと、該シフトレジスタの各系列毎に該シフトレジスタからの出力を選択的に行わせる出力選択回路とを備え、該各出力バッファからの出力が前記各走査線に供給されることを特徴とする液晶表示装置。
2. 前記複数の走査線は、前記第２ブロックに隣接する第３ブロックを更に有し、
   前記走査順制御回路は、前記第１ブロック、第２ブロック及び第３ブロックが順次走査されるように、走査順を制御する、請求項１に記載の液晶表示装置。
3. 前記走査順制御回路は、前記第１ブロック内で第１グループ走査線群及び第２グループ走査線群が選択される順序が、前記第２ブロック内で第１グループ走査線群及び第２グループ走査線群が選択される順序と逆となるように、走査順を制御する、請求項１または請求項２に記載の液晶表示装置。
4. 前記第１グループ走査線群に属する走査線は、前記第２グループ走査線群に属する走査線と隣接して配置されている、請求項１から請求項３のいずれかに記載の液晶表示装置。
5. 前記走査順制御回路は、前記複数の信号線が、隣接するものにおいて前記第１極性の信号電圧の極性が逆であるように、各信号線の信号電圧の極性の反転を制御する、請求項１から請求項４のいずれかに記載の液晶表示装置。
6. 前記走査順制御回路は、前記複数の走査線が各グループ走査線群内で順次走査又は飛び越し走査されるように、走査順を制御する、請求項１から請求項５のいずれかに記載の液晶表示装置。
7. 前記他方の電極に対して、前記信号電圧の極性に応じてシフトさせた電位を供給する対向電極駆動回路を更に備えている、請求項１から請求項６のいずれかに記載の液晶表示装置。
8. 前記データ信号組替え供給回路が、２ブロック分のデータ信号を蓄積するメモリを備えている、請求項１から請求項７のいずれかに記載の液晶表示装置。