JP4739343B2 - 表示装置、表示方法、表示モニターおよびテレビジョン受像機 - Google Patents

Description

本発明は、１画像を表示する１フレームを複数のサブフレームに時分割し、該複数のサブフレームの画像を１フレームの期間に表示することで１フレームの画像を表示する液晶表示装置に関するものである。

近年、ＣＲＴ(陰極線管)が用いられていた分野で、液晶表示モジュール、ＥＬ表示モジュールを備えたホールド型表示装置が用いられるようになってきている。

しかしながら、このようなホールド型表示装置は、画像が表示される点灯期間と画像が表示されない消灯期間とが、交互に繰り返されるＣＲＴ(陰極線管)等のインパルス型表示装置に比べて、動画品質が劣ると言われている。

これはつまり、一般的なホールド型表示装置では、１フレーム期間の全てが画像の点灯期間となるため、フレーム画像が更新されると、次のフレームに画像が更新されるまで物体がその位置に留まって表示され、これが、観察者の目には、動きボケとして見えてしまうためである。

従来から、このような動画品質の改善を目的の一つとして、１画像を表示するフレームを複数のサブフレームに時分割して駆動するサブフレーム表示の方法が種々提案されており、例えば特許文献１に開示されている。なお、従来から、有機ＬＥＤパネルを用いた画像表示装置においては、垂直走査を多重化することが行われている。

ところで、上記のようなホールド型の表示装置のうち、液晶表示装置には、一定方向の電界を長時間印加し続けると液晶の電気光学特性が劣化するという問題がある。このため、液晶表示装置においては、液晶の劣化を防止するために、交流駆動を行うのが一般的である。すなわち、各画素に印加する電圧の極性を交互に反転させる駆動方法を用いるのが一般的である。

交流駆動を行う場合の画素に対する電圧の印加方法としては、例えば、
（１）水平方向（走査信号線の延在方向）に隣接する画素に印加する電圧の極性を交互に異ならせ、さらに各画素に印加する電圧をフレーム毎に反転させる方法（ライン反転駆動）、
（２）垂直方向（データ信号線の延在方向）に隣接する画素に印加する電圧の極性を交互に異ならせ（走査信号線を１ライン走査するごとに当該ライン上の画素に印加する電圧の極性を異ならせ）、さらに各画素に印加する電圧をフレーム毎に反転させる方法、
（３）各画素に印加する電圧の極性を、水平方向および垂直方向に隣接する各画素に印加する電圧の極性と異ならせ、さらに各画素に印加する電圧をフレーム毎に反転させる方法（ドット反転駆動）、などが知られている。

図１５（ａ）は、ドット反転駆動を行う従来の液晶表示装置において各画素に印加される階調表示用電圧の極性を示した説明図であり、図１５（ｂ）は各画素に印加される階調表示用電圧と時間との関係を示すタイミングチャートである。

図１５（ａ）に示すように、ドット反転駆動では、水平方向に隣接する画素に印加される階調表示用電圧の極性が異なり、かつ垂直方向に隣接する画素に印加される階調表示用電圧の極性が異なっている。また、図１５（ｂ）に示すように、フレーム毎に各画素に印加される階調表示用電圧の極性が反転される。

ところが、交流駆動を行う場合には、各画素に印加する電圧（階調表示用電圧）の極性を切り替える際、データ信号線駆動回路は、逆極性の電荷の注入によって、データ信号線および画素容量の電荷を放電した後、所望する階調表示用電圧まで充電を行うことになる。したがって、駆動のための消費電力が増大するという問題がある。

そこで、このような問題を解決するための技術として、例えば特許文献２には、ソースドライバの奇数番目の出力部からの出力電圧を高電圧レベルと低電圧レベルとに交互に切り替え、偶数番目の出力部からの出力電圧を奇数番目と反対の順序で切り替えるソースドライバにおいて、奇数番目の各出力部にスイッチを介して接続される第１シェアラインと、偶数番目の各出力部にスイッチを介して接続される第２シェアラインとを設け、これら第１および第２シェアラインを一定の電圧レベルに充電しておき、ソースドライバから各出力部に出力する電圧を高電圧レベルと低電圧レベルとの間で切り替える前に、その出力部を第１または第２シェアラインに接続してパネルのキャパシタを一定にする技術が開示されている。

つまり、特許文献２の技術では、各出力部への出力電圧を高電圧レベルと低電圧レベルとの間で切り替える前に、各出力部を第１または第２シェアラインに供給されている一定電圧に充電する。したがって、ソースドライバは、一定電圧（第１または第２シェアラインの電圧）に充電されたデータラインを階調表示用電圧まで充電すればよいので、高電圧レベルが充電されている状態から低電圧レベルの階調表示用電圧を充電する場合あるいは低電圧レベルが充電されている状態から高電圧レベルの階調表示用電圧を充電する場合よりも消費電力が小さくなる。ただし、特許文献２の技術では、第１および第２シェアラインを一定の電圧に充電しておく必要がある。

また、特許文献３には、液晶パネルに駆動信号を出力する複数の出力端子を有し、隣接する出力端子毎に極性の反転した駆動信号を出力し、かつ１走査期間毎に同一出力端子から出力される駆動信号の極性を反転するようにした液晶駆動装置において、ブランキング期間に出力端子間を短絡させる技術が開示されている。

つまり、特許文献３のでは、ドット反転駆動を行うにあたって、各出力端子の極性を切り替える前のブランキング期間に各出力端子を短絡させて各出力端子を同電位にする。これにより、同電位となった出力端子の電位は極性反転後の電位に近くなるので、前の走査期間の電位から逆極性の電位まで変化させる場合よりも、消費電力を小さくできるようになっている。
特開２００５−１７３５７３号公報（公開日：２００５年６月３０日） 特開２００３−２２８３５３号公報（公開日：２００３年８月１５日） 特開平９−２１２１３７号公報（公開日：１９９７年８月１５日）

しかしながら、従来のサブフレーム表示装置において交流駆動を行う場合、階調表示用電圧の極性を反転させる頻度がフレームを時分割しない場合よりも多くなるので、駆動のための消費電力が増大するという問題がある。

また、表示装置への画像信号の入力と実際に画像が表示されるまでの間にタイムラグがあり、しかも、画像信号を格納するフレームメモリのコストが高くつくといった問題がある。

つまり、従来のサブフレーム表示では、入力される画像信号（入力画像信号）をフレームメモリに一旦格納し、格納した画像信号を読み出して各サブフレームの表示信号を作成するようになっている。

このような駆動方法では、ほぼ１フレーム期間に相当するタイムラグが、画像信号の入力と表示信号（複数のサブフレーム表示信号よりなる）の出力との間に発生する。このタイムラグは、例えば画像信号の垂直周波数（フレームレート）が６０Ｈｚである場合には、約１６ｍｓにもなる。

画像信号の入力と表示信号の出力との間に発生するタイムラグは、表示装置をテレビジョン受像機等に用いた場合には、表示画像と音声との間のズレにつながるため、音声ずれを無くすための回路等が必要になる。また、表示装置を、ＰＣやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合には、操作に対して大きなタイムラグが発生し操作快適性を低下させる。

また、上記従来の駆動方法では、第Ｎフレームの次のフレームである第Ｎ＋１フレームの画像信号の書き込みと並行して、既に書き込まれている第Ｎフレームの画像信号を（２度）読み出す必要がある。そのため、入力される画像信号を格納するフレームメモリのメモリ容量として、格納用と読み出し用とで、２画面分(２フレーム分)のメモリ容量が必要となる。

さらに、第１及び第２の各サブフレームの表示信号を両方とも、フレームメモリに格納した画像信号を読み出して生成するようになっているので、フレームメモリに対して、入力１画面の書き込みと、出力２画面の倍速読出しとを並行して行う必要があり、メモリバンド幅が大きくなる。具体的には、入力される画像信号の伝送周波数（ドットクロック周波数）＝Ｆ（Ｈｚ）、１画素当りのデータビット数＝Ｄとすると、入力１画面の書き込みと出力２画面の倍速読出しとを並行して行う場合に必要なメモリバンド゛幅は、ＦＤ＋（２Ｆ）Ｄ＊２＝５ＦＤ（ｂｐｓ）となる。

メモリバンド幅が増大すると、メモリアクセス用のクロック周波数を上昇させるか、メモリの端子数を増やす必要があり、いずれも消費電力を増大させ、また、コストアップにつながる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、フレームをサブフレームに時分割して駆動する表示装置であって交流駆動を行う表示装置において、画像信号の入力から画像表示までのタイムラグを小さくし、入力される画像信号を格納するフレームメモリのコストが低くするとともに、消費電力を低減することにある。

本発明の表示装置は、上記の課題を解決するために、複数の走査信号線と上記各走査信号線と交差する複数のデータ信号線と、上記走査信号線と上記データ信号線との組み合わせ毎に設けられた画素とを有し、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示させる表示装置であって、入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成手段と、上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各サブフレームにおいて走査信号線の延在方向に隣接する各画素およびデータ信号線の延在方向に隣接する各画素に出力する階調表示用電圧が逆極性となり、かつ、各画素に出力する階調表示用電圧の極性がサブフレーム毎または複数のサブフレーム毎またはフレーム毎に反転するように生成して上記各データ信号線に出力するデータ信号線駆動手段と、隣接する上記データ信号線間を導通状態と遮断状態とに切り替える短絡手段と、上記各画素に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御手段とを備え、上記タイミング制御手段は、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて全画素に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときに、上記短絡手段を所定期間だけ導通状態とさせてから、極性反転後の階調表示用電圧を各データ信号線に出力するように制御信号を生成することを特徴としている。

上記の構成によれば、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときに、上記短絡手段を所定期間だけ導通状態とさせてから、極性反転後の階調表示用電圧を各データ信号線に出力する。つまり、階調表示用電圧の極性が反転するときには、隣接するデータ信号線間を所定期間短絡させてから極性反転後の階調信号を出力する。

これにより、隣接する各データ信号線には逆極性の階調表示用電圧が充電されているので、短絡手段が導通することによって隣接するデータ信号線に充電されている電圧が中和（チャージシェア）されて各データ信号線は同電位になる。すなわち、次に印加する逆極性の階調表示用電圧に相当する電位に近づく。したがって、データ信号線駆動手段における消費電力を削減することができる。

また、上記の構成によれば、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、複数のサブフレームの画像表示動作を並行して行うようになっているので、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリに必要とされるメモリ容量を減らすことができる。

つまり、画像信号は、最終段のサブフレームの表示信号が作成されるまでは、メモリ（フレームメモリ等）に蓄積しておく必要があるため、第１サブフレームの画像表示動作後に第２サブフレームの画像表示動作を行うというように、各サブフレームの画像表示動作を順に行っていくと、上記メモリには、最終段である第ｎサブフレームの表示信号を作成するまで、１フレーム分の画像信号を全て蓄積しておくことが必要となる。

これに対し、上記構成のように、複数のサブフレームの画像表示動作を並行して行うことで、最終段のサブフレーム（第ｎサブフレーム）の表示信号を生成し終えた水平ライン（１本の走査信号線に接続された各画素）の画像信号については、その水平ラインに割り当てられていたメモリ領域に、入力されてくる別の水平ラインの画像信号を上書きしていくことができ、水平ライン間でメモリ領域の共用が可能となる。

このようにメモリ領域を共用させた場合、必要なメモリ量は、１フレームを時分割するサブフレーム数によって決まり、帰線期間の長さによって若干異なるが、サブフレーム数がＮの場合は、約（Ｎ−１）／Ｎフレーム分となる。したがって、サブフレーム数が２であれば、１フレームの画像信号を蓄積するためのメモリ量の約１／２となり、サブフレーム数が３であれば、１フレームの画像信号を蓄積するためのメモリ量の約２／３となる。

また、上記の構成によれば、複数のサブフレームの画像表示動作を並行して行うことで、各サブフレームにおいて表示画面の全水平ライン（全画素）に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくしている。すなわち、全水平ラインに対する画像信号の入力期間と各サブフレームにおいて全水平ラインに対する階調表示用電圧の書き込みが完了するまでの期間を等しくしている。この場合、第１サブフレームの表示信号を生成するときに、入力される画像信号をフレームメモリを介さずにそのまま用いることができる。したがって、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて階調表示用電圧が書き込まれるまでの遅延期間を短くできる。

これにより、画像信号の入力と実際に画像が表示されるまでのタイムラグは問題ならない程度に小さくなり、テレビジョン受像機等であっても、表示画像と音声とにズレが出るようなことがなく、音声を遅延させる回路等も不要になる。また、ＰＣやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。

なお、上記の構成において、入力される画像信号の１フレームを第１および第２サブフレームの２つのサブフレームに時分割するようにしてもよい。

この場合、データ信号線駆動手段からデータ信号線に供給される階調表示用電圧の極性は、走査信号線が２ライン走査されるごとに反転することになる。したがって、極性反転の頻度が少なくなるので、各サブフレームの画像表示期間を重複させない従来の構成よりも、消費電力をより効果的に削減できる。

また、上記データ信号線駆動手段は、上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各画素に出力する階調表示用電圧の極性がサブフレーム毎に反転するように生成し、上記タイミング制御手段は、異なるサブフレームの画像表示期間を重複させるときに、奇数番目の走査信号線と偶数番目の走査信号線とを交互に走査するように制御信号を生成する構成としてもよい。

上記の構成によれば、データ信号線に出力される階調表示用電圧の極性は、画像表示期間が重複するサブフレームの数と同じ走査回数毎に反転する。したがって、極性反転の頻度が少なくなるので、各サブフレームの画像表示期間を重複させない従来の構成よりも、消費電力をより効果的に削減できる。

また、上記データ信号線駆動手段は、上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各画素に出力する階調表示用電圧の極性がフレーム毎に反転するように生成し、上記タイミング制御手段は、異なるサブフレームの画像表示期間を重複させるときに、奇数番目の走査信号線あるいは偶数番目の走査信号線を複数回続けて走査するように制御信号を生成する構成としてもよい。

上記の構成によれば、データ信号線に出力される階調表示用電圧の極性が反転する頻度を少なくできるので、消費電力を低減できる。

また、上記タイミング制御手段は、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転しないときには、上記短絡手段を遮断状態としないように制御信号を生成する構成としてもよい。

上記の構成によれば、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転しないときには、データ信号線間を短絡させる期間を設けないので、走査信号線を１ライン走査する毎にデータ信号線を短絡させる場合よりも、画像表示期間（階調表示用電圧の充電期間）を長くできる。

また、上記タイミング制御手段は、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転しないときには、上記短絡手段を上記所定期間よりも短い期間だけ導通状態とさせてから、階調表示用電圧を各データ信号線に出力するように制御信号を生成する構成としてもよい。

上記の構成によれば、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転しないときのデータ信号線間の短絡期間を、極性が反転するときよりも短くできる。したがって、走査信号線を１ライン走査する毎に同じ期間だけデータ信号線を短絡させる場合よりも、画像表示期間を長くできる。

また、上記タイミング制御手段は、データ信号線駆動手段からデータ信号線に階調表示用電圧を出力するタイミングを制御するための制御信号であるラッチパルスを用いて、上記短絡手段の動作を制御する構成としてもよい。

上記の構成によれば、短絡手段の動作を制御するための制御信号を新たに設ける必要がないので、タイミング制御手段の構成を簡略化できる。

また、この場合、上記タイミング制御手段は、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときの上記ラッチパルスのアクティブ期間の長さを、極性が反転しないときよりも長く設定し、上記短絡手段は、上記ラッチパルスのアクティブ期間に隣接するデータ信号線間を導通させる構成としてもよい。

上記の構成によれば、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転しないときのデータ信号線間の短絡期間を、極性が反転するときよりも短くできる。したがって、走査信号線を１ライン走査する毎に同じ期間だけデータ信号線を短絡させる場合よりも、画像表示期間を長くできる。

また、上記タイミング制御手段は、各サブフレームの画像表示期間の長さが略均一になるように制御信号を生成する構成としてもよい。

上記の構成によれば、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときの画像表示期間の長さと反転しないときの画像表示期間の長さとが略均一に設定される。すなわち、データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転しないサブフレームにおいてデータ信号線間を短絡させる期間を設けないようにすることで長くなった画像表示期間の長さを、各サブフレームに割り振る。これにより、各サブフレームの画像表示期間の長さを、走査信号線を１ライン走査する毎にデータ信号線を短絡させる場合よりも長くできる。

また、上記タイミング制御手段は、データ信号線駆動手段から第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧が１走査信号線分ずつ時分割で出力され、これに合わせて走査信号線駆動手段から選択信号が出力されるように、制御信号を生成する構成としてもよい。

例えば走査信号線の数が１００本で、第１及び第２の２つのサブフレームに分割する場合を例示して説明すると、上記構成では、データ信号線駆動回路からは、まず、第１走査信号線に対応する各画素の第Ｎフレームの第１サブフレームの表示信号に応じた電圧値が各データ信号線に出力され、続いて、第５１走査信号線に対応する各画素の第Ｎ−１フレームの第２サブフレームの表示信号に応じた電圧値、第２走査信号線に対応する各画素の第Ｎフレームの第１サブフレームの表示信号に応じた電圧値というように、各サブフレームの表示信号が１走査信号線分ずつ時分割で出力されていく。

一方、走査信号線駆動回路からは、データ信号線駆動回路からの出力に応じて、第１走査信号線、第５１走査信号線、第２走査信号線、第５２走査信号線、…というように、走査信号線を垂直方向にグループ分けし、選択されるグループを順次（この場合は交互）切り替えながら、選択信号が出力される。

これにより、表示画面が分割され、画面毎に独立に表示可能な表示ジュールを用いることなく、画面分割されていない通常の表示モジュールを用いて、画面を擬似的に２分割したようにして、複数のサブフレームの画像表示動作を並行して行うことが可能となる。

また、上記タイミング制御手段は、各走査信号線に対する第Ｎフレームの画像信号が入力されてから各走査信号線に対して当該第Ｎフレームの第１サブフレームにて階調表示用電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くなるように、制御信号を生成する構成としてもよい。

上記の構成によれば、画像信号の入力と実際に画像が表示されるまでのタイムラグを問題にならない程度に小さくできる。その結果、テレビジョン受像機等であっても、表示画像と音声とにズレが出るようなことがなく、音声を遅延させる回路等も不要になる。また、ＰＣやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。なお、上記の遅延期間を、入力される画像信号の１フレームの期間の２０％よりも短くなるように制御信号を生成することがより好ましい。

また、入力される画像信号を格納するフレームメモリの書き込みと読み出しとを制御するメモリ制御手段をさらに含み、上記メモリ制御手段は、任意の画素において第ｎサブフレームの表示信号が生成されると、該画素の画像信号が格納されていた上記フレームメモリの領域に、入力されてくる別の画素の画像信号を書き込んでいく構成としてもよい。

上記の構成によれば、入力される画像信号を格納するフレームメモリとして、メモリ容量の小さいものを用いることができる。あるいは、メモリ容量に余裕が生じることにより、空いているメモリのアドレス空間を利用して別の機能（例えば動画応答性能の改善のためのオーバーシュート駆動など）を付加することもできる。

また、上記信号生成手段は、第１サブフレームの表示信号については、入力される画像信号を格納するフレームメモリを介することなく入力される画像信号から生成し、第２〜第ｎサブフレームの各表示信号については、上記フレームメモリに格納された画像信号を読み出すことで生成する構成としてもよい。

上記の構成によれば、フレームメモリに対するアクセス（書き込み・読み出し）回数を少なくできるので、フレームメモリのメモリバンド幅を減らすことができる。なお、伝送周波数の変換は、入力される画像信号をラインメモリ等に書き込み、必要な伝送周波数となるように読み出せばよい。

本発明の表示方法は、上記の課題を解決するために、複数の走査信号線と上記各走査信号線と交差する複数のデータ信号線と、上記走査信号線と上記データ信号線との組み合わせ毎に設けられた画素とを有する表示装置に、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示させる表示方法であって、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全走査信号線に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、データ信号線に出力される階調表示用電圧の極性が反転するときに、隣接するデータ信号線間を所定期間だけ短絡させてから、極性反転後の階調表示用電圧を各データ信号線に出力することを特徴としている。

上記の方法では、データ信号線に出力される階調表示用電圧の極性が反転するときに、隣接するデータ信号線間を所定期間だけ短絡させてから、極性反転後の階調表示用電圧を各データ信号線に出力する。

これにより、隣接する各データ信号線には逆極性の階調表示用電圧が充電されているので、隣接するデータ信号線間を短絡させることによって、各データ信号線に充電されている電圧が中和（チャージシェア）されて各データ信号線は同電位になる。すなわち、次に印加する逆極性の階調表示用電圧に相当する電位に近づく。したがって、各画素を階調表示用電圧に充電するための消費電力を削減することができる。

また、上記の方法によれば、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレームの画像表示期間とを一部重複させて、複数のサブフレームの画像表示動作を並行して行うようになっているので、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリに必要とされるメモリ容量を減らすことができる。

また、上記の方法では、複数のサブフレームの画像表示動作を並行して行うことで、各サブフレームにおいて表示画面の全水平ライン（全画素）に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくしている。この場合、第１サブフレームの表示信号を生成するときに、入力される画像信号をフレームメモリを介さずにそのまま用いることができる。したがって、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して当該第Ｎフレームの第１サブフレームにて階調表示用電圧が書き込まれるまでの遅延期間を短くできる。

これにより、画像信号の入力と実際に画像が表示されるまでのタイムラグは問題ならない程度に小さくなり、テレビジョン受像機等であっても、表示画像と音声とにズレが出るようなことがなく、音声を遅延させる回路等も不要になる。また、ＰＣやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の画像表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。

また、上記の方法において、入力される画像信号の１フレームを第１および第２サブフレームの２つのサブフレームに時分割するようにしてもよい。

この場合、データ信号線に供給される階調表示用電圧の極性は、走査信号線が２ライン走査されるごとに反転することになる。したがって、極性反転の頻度が少なくなるので、各サブフレームの画像表示期間を重複させない従来の構成よりも、消費電力をより効果的に削減できる。

また、上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各画素に出力する階調表示用電圧の極性がサブフレーム毎に反転するように生成し、異なるサブフレームの画像表示期間を重複させるときに、奇数番目の走査信号線と偶数番目の走査信号線とを交互に走査するようにしてもよい。

上記の方法によれば、データ信号線に出力される階調表示用電圧の極性は、画像表示期間が重複するサブフレームの数と同じ走査回数毎に反転する。したがって、極性反転の頻度が少なくなるので、各サブフレームの画像表示期間を重複させない従来の構成よりも、消費電力をより効果的に削減できる。

また、上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各画素に出力する階調表示用電圧の極性がフレーム毎に反転するように生成し、異なるサブフレームの画像表示期間を重複させるときに、奇数番目の走査信号線あるいは偶数番目の走査信号線を複数回続けて走査するようにしてもよい。

上記の方法によれば、データ信号線に出力される階調表示用電圧の極性が反転する頻度を少なくできるので、消費電力を低減できる。

また、本発明の表示装置と、外部から入力された画像信号を上記表示装置に伝達するための信号入力手段と組み合わせることで、表示モニターを構成できる。また、上記表示装置を、テレビジョン受像機に備えられる表示装置として用いることもできる。

本発明の一実施形態にかかる表示装置におけるソースドライバ部への入力信号とソースドライバ部からの出力信号との関係の一例を示した説明図である。 本発明の一実施形態にかかる表示装置の要部構成を示すブロック図である。 コントローラＬＳＩの概略構成を示すブロック図である。 本発明の一実施形態にかかる表示装置に設けられた制御装置が入力画像信号を処理して出力する出力表示信号と入力画像信号との関係を示す説明図である。 本発明の一実施形態にかかる表示装置において扱われる各画像信号の時間軸上の関係を示す説明図である。 本発明の一実施形態にかかる表示装置に備えられるソースドライバ部の一構成例を示すブロック図である。 本発明の一実施形態にかかる表示装置のソースドライバ部に備えられる切離しスイッチおよび短絡スイッチの一構成例を示す回路図である。 本発明の一実施形態にかかる表示装置における、データ信号線の電位波形の一例を示す波形図である。 本発明の一実施形態にかかる表示装置におけるソースドライバ部への入力信号とソースドライバ部からの出力信号との関係の一例を示した説明図である。 本発明の一実施形態にかかる表示装置において、ラッチパルスを用いて短絡期間の長さを制御する場合の、ソースドライバ部への入力信号とソースドライバ部からの出力信号との関係の一例を示した説明図である。 本発明の一実施形態にかかる表示装置において、ラッチパルスを用いて短絡期間の長さを制御する場合の、ソースドライバ部への入力信号とソースドライバ部からの出力信号との関係の一例を示した説明図である。 本発明の一実施形態にかかる表示装置における、入力画像信号と出力表示信号のタイミングと、フレームメモリへの書き込み、読み出しの状態を示す説明図である。 本発明の一実施形態にかかる表示装置における、各サブフレームの階調レベルの設定方法を示す説明図である。 本発明の一実施形態にかかる表示装置によって、動画ボケの抑制効果が得られる理由を示す説明図であり、ホールド駆動時において輝度の異なる２つの領域の境界線が移動する様子を、縦軸を時間、横軸を位置として表した図である。 本発明の一実施形態にかかる表示装置によって、動画ボケの抑制効果が得られる理由を示す説明図であり、インパルス駆動時において輝度の異なる２つの領域の境界線が移動する様子を表した図である。 ドット反転駆動を行う従来の液晶表示装置において各画素に印加される階調表示用電圧の極性を示した説明図である。 図１５（ａ）に示した従来の液晶表示装置において、各画素に印加される階調表示用電圧と時間との関係を示すタイミングチャートである。

本発明の一実施形態について説明する。本実施形態に係る表示装置１（以下、本表示装置）は、フレームを複数のサブフレームに時分割して駆動する表示装置である。また、本表示装置では、各サブフレームにおいて、水平方向（ゲート信号線の延在方向）および垂直方向（データ信号線の延在方向）に隣接する各画素に印加される階調表示用電圧の極性が互いに異なるようになっており、かつサブフレーム毎に各画素に印加される階調表示用電圧の極性が反転されるようになっている。また、本表示装置は、画像信号の入力から画像表示までのタイムラグが少なく、しかも、入力される画像信号を格納するフレームメモリのコストを抑えることができる表示装置である。

本表示装置は、例えば、テレビジョン受像機や、パーソナルコンピュータに接続される表示モニターとして、好適に使用できる。なお、テレビジョン受像機が受像するテレビジョン放送の一例としては、地上波テレビジョン放送、BS(Broadcasting Satellite)ディジタル放送やＣＳ(Communication Satellite) ディジタル放送などの人工衛星を用いた放送、あるいは、ケーブルテレビテレビジョン放送などが挙げられる。

図２は、本表示装置の要部構成を示すブロック図である。この図に示すように、本表示装置は、表示モジュール１９と制御装置（駆動制御装置）１０とを備えている。表示モジュール１９には、ＥＬ表示モジュールや液晶表示モジュール等、ホールド表示型の表示モジュールを用いることができるが、本表示装置では液晶表示モジュールを使用している。

表示モジュール１９は、マトリクス状に配された複数の画素を有する画素アレイ２０を備えている。各画素は、画素アレイ２０に設けられたデータ信号線ＳＬ１〜ＳＬｎとゲート信号線（走査信号線）ＧＬ１〜ＧＬｍとの交点に、アクティブ素子と共に配されている。各画素（正確には画素電極）には、アクティブ素子（図ではＴＦＴ）にて、対応するゲート信号線ＧＬが選択されている期間だけ、対応するデータ信号線ＳＬに印加されている電圧が書き込まれる。

画素アレイ２０の周囲には、データ信号線ＳＬ１〜ＳＬｎを駆動するソースドライバ部（データ信号線駆動回路）２１と、ゲート信号線ＧＬ１〜ＧＬｍを駆動するゲートドライバ部（走査信号線駆動回路）２３とが備えられている。

ゲートドライバ部２３は、各ゲート信号線ＧＬ１〜ＧＬｍへ、例えば、電圧信号など、選択期間か否かを示す信号を出力する。その際、ゲートドライバ部２３は、選択期間を示す信号を出力するゲート信号線ＧＬを、制御装置１０からの制御信号であるゲートクロック信号ＧＣＫやゲートスタートパルスＧＳＰなどのタイミング信号に基づいて変更する。これにより、各ゲート信号線ＧＬ１〜ＧＬｍは、予め定められたタイミングで選択駆動される。

そして、本表示装置のゲートドライバ部２３は、ゲートクロック信号ＧＣＫの入力タイミングで順次オンするのではなく、第１のゲート信号線ＧＬがアクティブレベルに変化したゲートクロックからｇ（ｇは２以上の整数）発後のゲートクロックにて次段のゲート信号線ＧＬをアクティブレベルに変化させるといったクロック飛ばしモードを有している。なお、クロック飛ばしモードについては後述する。

一方、ソースドライバ部２１は、データ信号線ＳＬ１〜ＳＬｎを駆動して、表示信号の示す電圧をデータ信号線ＳＬ１〜ＳＬｎに与える。ここでソースドライバ部２１は、制御装置１０より時分割で入力される各画素への表示信号を、所定のタイミングでサンプリングするなどして、それぞれ抽出する。そして、ソースドライバ部２１は、ゲートドライバ部２３が、選択中のゲート信号線ＧＬに対応する各画素へ、各データ信号線ＳＬ１〜ＳＬｎを介して、各々の表示信号に応じた出力信号を出力する。

なお、ソースドライバ部２１は、制御装置１０からの制御信号であるソースクロック信号ＳＣＫやソーススタートパルスＳＳＰ、ラッチパルスＬＳなどのタイミング信号に基づいて、上記サンプリングタイミングや出力信号の出力タイミングを決定する。

また、画素アレイ２０における各画素は、自らに対応するゲート信号線ＧＬが選択されている間に、自らに対応するデータ信号線ＳＬ１〜ＳＬｎに与えられた出力信号に応じて、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。

また、本表示装置の場合、これらソースドライバ部２１及びゲートドライバ部２３は、それぞれ複数のチップが縦続接続された構成である。

ソースドライバ部２１は、それぞれ１チップよりなる第１〜第４の４つのソースドライバが縦続接続された構成であり、全部でｎ本ある画素アレイ２０のデータ信号線ＳＬを、それぞれがｎ／４本ずつ駆動するようになっている。

制御装置１０からの表示信号とソーススタートパルスＳＳＰとは、第１ソースドライバに入力され、第２ソースドライバ、第３ソースドライバ、第４ソースドライバの順に送られる。また、制御装置１０からのソースクロック信号ＳＣＫとラッチパルスＬＳとは、第１〜第４の４つの信号線ドライバそれぞれに共通に入力されている。

また、ソースドライバ部２１は、各サブフレームにおいて、水平方向（ゲート信号線の延在方向）および垂直方向（データ信号線の延在方向）に隣接する各画素に印加する階調表示用電圧の極性を互いに異ならせ、かつサブフレーム毎に各画素に印加する階調表示用電圧の極性を反転させるように、各画素への階調表示用電圧を生成する。なお、各画素に印加する階調表示用電圧の極性反転のタイミングは、制御装置１０からの制御信号である極性反転信号ＲＥＶに基づいて制御される。また、ソースドライバ部２１では、各画素に印加する階調表示用電圧の極性を反転させる際、隣接するデータ信号線間を短絡させることで両データ信号線の電位を中和（チャージシェア）させてから、逆電位の階調表示用電圧をデータ信号線に出力するようになっている。なお、ソースドライバ部２１の構成については後述する。

ゲートドライバ部２３は、それぞれ１チップよりなる第１〜第３の３つのゲードライバが縦続接続された構成であり、全部でｍ本ある画素アレイ２０におけるゲート信号線ＧＬを、それぞれがｍ／３本ずつ駆動するようになっている。

制御装置１０からのゲートスタートパルスＧＳＰは、第１ゲートドライバに入力され、第２ゲートドライバ、第３ゲートドライバの順に送られる。また、制御装置１０からのゲートクロック信号ＧＣＫは、第１〜第３の３つのゲートドライバそれぞれに共通に入力されている。

一方、制御装置１０は、表示モジュール１９の表示動作を制御するもので、外部より入力される画像信号（入力画像信号）及び制御信号（入力制御信号）を用いて、表示モジュール１９を駆動するための表示信号と、上記したソースクロック信号ＳＣＫやソーススタートパルスＳＳＰ等の制御信号を出力するものである。

本表示装置では、フレームをサブフレームに時分割して表示するサブフレーム表示を採用しているので、制御装置１０は、表示モジュール１９に供給する表示信号を、複数のサブフレームの表示信号として生成する。本実施形態では、サブフレーム数を２とし、時間的に早い方のサブフレームを第１サブフレームとし、時間的に遅い方を第２サブフレームとする。

さらに、本表示装置の場合、第Ｎフレームの第１サブフレームの画像表示期間（充電期間）と、第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第２サブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して階調表示用電圧（画素電圧）を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくしている。また、各水平ラインに対する第Ｎフレームの画像信号が入力されてから各水平ラインに対して第Ｎフレームの第１サブフレームにて階調表示用電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くしている。本実施形態ではより好ましい構成として、入力される画像信号の１フレームの期間の２０％よりも短くするようになっており、制御装置１０は、表示モジュール１９においてこのような画像表示動作が行われるように、制御信号を生成して出力する。

なお、サブフレーム数が例えば４の場合は、各サブフレームの開始のタイミングにもよるが、第Ｎフレームの第１サブフレームの画像表示期間と、第Ｎフレームの第２サブフレーム、第３サブフレーム、第Ｎ−１フレームの第３サブフレーム、及び第４サブフレーム（最終段のサブフレーム）の各画像表示期間とが一部重複する。

また、このような制御装置１０に対して入力画像信号及び入力制御信号を伝送する画像信号源としては、例えば、本表示装置がテレビジョン受像機である場合は、テレビジョン放送を受信し、当該テレビジョン放送によって伝送された画像を示す画像信号を生成するチューナー（受像手段）を挙げることができる。また、本表示装置が表示モニターの場合、上記画像信号源として、例えば、パーソナルコンピュータなどが挙げられる。

次に、制御装置１０の構成及び動作についてより詳細に説明する。図２に示したように、本表示装置の制御装置１０は、フレームメモリ１１と、コントローラＬＳＩ１８とからなる。図３は、コントローラＬＳＩ１８の概略構成を示すブロック図である。この図に示すように、コントローラＬＳＩ１８には、ラインメモリ１６、メモリコントローラ１２、タイミングコントローラ１３、データセレクタ１４、及びサブフレーム別階調変換回路１５が搭載されている。

画像信号源より送られる画像信号（入力画像信号）は、コントローラＬＳＩ１８の入力段に設けられたラインメモリ１６に、１ライン（１水平ライン）ずつ書き込まれ、書き込まれた画像信号は、以降の時分割伝送処理のために、２倍の伝送周波数で読み出されて、メモリコントローラ１２とデータセレクタ１４とに伝送される。

メモリコントローラ１２は、フレームメモリ１１に対する書き込みと読み出しとを制御するものであり、ラインメモリ１６から読み出された画像信号を、１ライン分ずつフレームメモリ１１へ書き込むと共に、並行して時分割にフレームメモリ１１から画像信号を読み出し、読み出した画像信号をデータセレクタ１４に伝送する。

データセレクタ１４は、第１サブフレームに対応する画像信号を出力する場合はラインメモリ１６から伝送されてくる画像信号を選択し、第２サブフレームに対応する画像信号を出力する場合は、フレームメモリ１１から読み出された画像信号を選択する。

サブフレーム別階調変換回路１５は、入力される画像信号より、例えば動画ボケの改善を意図して複数のサブフレームの表示信号を生成し、表示モジュール１９へと出力するものである。

サブフレーム別階調変換回路１５は、ＬＵＴ(ルックアップテーブル)などを使用して、データセレクタ１４より伝送される画像信号に応じて画像信号の階調値を変換する処理を行うものである。ＬＵＴは、サブフレーム数に応じて搭載され、ここでは、第１サブフレーム用と第２サブフレーム用の２つが搭載されている。なお、これらサブフレーム別階調変換回路１５において各サブフレームの表示信号を生成する処理の詳細については後述する。

このような、ラインメモリ１６からの画像信号の読み出しや、メモリコントローラ１２によるフレームメモリ１１へのアクセス動作、データセレクタ１４、及びサブフレーム別階調変換回路１５における動作タイミング等は、タイミングコントローラ１３にて制御される。このタイミングコントローラ１３は、サブフレーム別階調変換回路１５にて生成された表示信号の出力を始め、表示モジュール１９に与える上述した各制御信号（クロック信号ＳＣＫやスタートパルスＳＳＰ、ラッチパルスＬＳ、ゲートクロック信号ＧＣＫ、ゲートスタートパルスＧＳＰ、極性反転信号ＲＥＶ、短絡制御信号ＳＣ）の出力を制御するものである。

図４に、制御装置１０に入力される画像信号と制御装置１０より出力される表示信号の時間軸上の関係を示す。ここでは、入力画像信号の１フレームが表示ライン数（水平ライン数）１０８０本、垂直帰線期間ライン数４５よりなる場合を例示している。

本表示装置では、第Ｎフレームの画像は、第１サブフレームの画像表示と第２サブフレームの画像表示とで表示されるが、図４に示すように、第Ｎフレームの第１サブフレームの表示は、その前半にて１つ前のフレームである第Ｎ−１フレームの第２サブフレームの後半表示と並行して行われており、第Ｎフレームの第１サブフレームの後半は、第Ｎフレームの第２サブフレームの前半表示と並行して行われている。

この場合、各サブフレームの垂直表示動作期間は入力画像信号の１フレームの垂直入力期間（１フレーム期間）と同じとなる。そして、ここでは、表示画面の全画素に対する初段のサブフレームの画像表示動作が、各画素に対する入力画像信号の入力から、可能な限り遅延のないように行われている。

図５は、第Ｎフレームの第１サブフレームの表示動作と第Ｎ−１フレームの第２サブフレームの表示動作とが並行して行われている状態にある、制御装置１０の各部と、表示モジュール１９におけるソースドライバ部２１及びゲートドライバ部２３の動作タイミングを示す説明図である。また、図６は、ソースドライバ部２１の一構成例を示すブロック図である。

コントローラＬＳＩ１８は、ソースドライバ部２１に対して表示信号、ソーススタートパルスＳＳＰ、ソースクロック信号ＳＣＫ、ラッチパルスＬＳ、極性反転信号ＲＥＶ、短絡制御信号ＳＣを出力する。ソースドライバ部２１に出力された表示信号は、入力ラッチ回路３１に入力されてラッチされる。一方、ソースクロック信号ＳＣＫに同期して、ソーススタートパルスＳＳＰがシフトレジスタ３２内を順次転送され、そのシフトレジスタ３２の各段から出力される制御信号に応答して、入力ラッチ回路３１から出力される表示信号がサンプリングメモリ３３に時分割に取込まれ、一旦記憶される。そして、ラッチパルスＬＳに応じたタイミングで、すなわちサンプリングメモリ３３に１ライン分の表示データが取込まれると、サンプリングメモリ３３に記憶された表示信号は一括してホールドメモリ３４に格納されるとともに、ラッチされる。この表示信号のラッチは次のラッチパルスＬＳが入力されるまで維持される。

そして、ホールドメモリ３４にラッチされた表示信号は、レベルシフタ３５において、表示モジュール１９に印加される最大駆動電圧レベルまでレベル変換された後、Ｄ／Ａ変換回路３６に入力され、ここで液晶駆動電源（図示せず）から出力される複数の基準電圧に基づいて基準電圧発生回路３７で生成された表示モジュール１９のデータ信号線ＳＬ１〜ＳＬｎに印加される階調表示電圧（例えば２５６階調表示の場合は２５６レベルの電圧値）の中から、表示信号に応じた１つの電圧値が選択される。また、Ｄ／Ａ変換回路３６は、水平方向（ゲート信号線の延在方向）に隣接する各データ信号線に印加する階調表示用電圧を互いに逆極性とする。

Ｄ／Ａ変換回路３６から出力された階調表示用電圧は、出力回路３８を介して各データ信号線ＳＬ１〜ＳＬｎに出力される。なお、出力回路３８と各データ信号線との間には、切離しスイッチ群３９および短絡スイッチ群４０が設けられている。

図７は、切離しスイッチ群３９および短絡スイッチ群４０の一構成例を示す回路図である。この図に示すように、切離しスイッチ群３９は、各データ信号線ＳＬ１〜ＳＬｎに対してそれぞれ直列に接続された切離しスイッチｓ１〜ｓｎからなる。

また、短絡スイッチ群４０は、隣接する２本のデータ信号線ごとに、当該２本のデータ信号線を接続するように備えられた短絡スイッチｓｗ１，ｓｗ２，・・・からなる。なお、短絡スイッチ群４０の構成はこれに限るものではなく、例えば、３本以上の任意のデータ信号線間を短絡させるように備えられていてもよく、全てのデータ信号線間を短絡させるように備えられていてもよい。

切離しスイッチおよび短絡スイッチの構成は特に限定されるものではないが、例えば、ＭＯＳトランジスタやトランスミッションゲート等のアナログスイッチを用いることができる。また、各切離しスイッチおよび各短絡スイッチは、コントローラＬＳＩ１８から出力される短絡制御信号ＳＣに基づいて導通状態と遮断状態とに切り替えられる。コントローラＬＳＩ１８のタイミングコントローラ１３は、各データ信号線に印加する階調表示用電圧の極性が反転するごとに、所定期間だけ、各切離しスイッチを遮断し、各短絡スイッチを導通させるように、短絡制御信号ＳＣを生成する。なお、上記の所定期間以外は、各切離しスイッチは導通しており、各短絡スイッチは遮断されている。

図５に示したように、コントローラＬＳＩ１８に第Ｎフレーム第１ライン（ゲート信号線）ＧＬ１の画像信号が入力されたとき、上記動作により、ソースドライバ部２１（第１〜第４の各ソースドライバ）の出力回路３８からは、第Ｎフレームの第１サブフレームの第１ラインＧＬ１に対応する画素の表示信号に応じた階調表示用電圧が出力される。本表示装置では、第Ｎフレーム第１ラインＧＬ１の画像信号の入力完了から数えて２発後のラッチパルスＬＳによって第１〜第４の各ソースドライバの出力回路３８から、第Ｎフレーム第１サブフレームの第１ラインＧＬ１に対応する画素の表示信号に応じた階調表示用電圧が出力される。

また、この直前に、コントローラＬＳＩ１８は、ゲートクロック信号ＧＣＫと共にゲートスタートパルスＧＳＰを出力する。これにより、第１ゲートドライバに接続される画素アレイ２０における第１ラインＧＬ１がアクティブとなり、この第１ラインＧＬ１に対応する各画素のＴＦＴがオンされる。

また、コントローラＬＳＩ１８は、第Ｎフレーム第１ラインＧＬ１の画像信号の入力完了から数えて２発後のラッチパルスＬＳがアクティブにするのと同時に、短絡制御信号ＳＣをアクティブにする。これにより、各切替えスイッチが遮断され、各短絡スイッチが導通し、隣接するデータ信号線間が短絡される。このとき、隣接する各データ信号線には逆電位の階調表示用電圧が充電されているので、短絡スイッチが導通することによって隣接するデータ信号線に充電されている電圧が中和（チャージシェア）されて各データ信号線は同電位になる。その後、短絡制御信号ＳＣがインアクティブになると、各切替えスイッチが導通し、各短絡スイッチが遮断され、出力回路３８から出力された階調表示用電圧が各データ信号線に供給される。

なお、短絡制御信号ＳＣをアクティブにする期間、すなわち隣接するデータ信号線間を短絡させる短絡期間の長さは、各データ信号線に充電されている電圧を適切に中和できる必要最小限の長さに設定することが好ましい。短絡期間を長くしすぎると、画素に階調表示用電圧を充電して表示を行う期間が短くなり、適切な画像表示を行えない場合があるからである。短絡期間は、通常、数μｓ以下に設定される。

図８は、短絡期間および画像表示期間におけるデータ信号線の電位を示す波形図であり、ソースドライバ部２１における出力端の電位をオシロスコープでモニタリングした結果である。この図に示す例では、極性反転時に短絡期間を設けることにより、極性反転時の電位波形に変曲点が出現している。なお、図８では、階調表示用電圧の極性を反転する毎に短絡期間を設けている。また、短絡期間の長さを約１μｓに設定している。また、画像表示期間の長さは水平解像度やリフレッシュレート等によって適宜設定される。本実施形態では、この画像表示期間に、２つのサブフレームの表示を行うことになる。

短絡期間が終了すると、出力回路３８から出力された階調表示用電圧が各データ信号線ＳＬに供給される。これにより、階調表示用電圧が各画素に印加されて液晶の透過率が更新され、１ライン目の画像表示走査が行われる。なお、上記したように、本表示装置では、各サブフレームにおいて、水平方向に隣接する画素には逆極性の階調表示用電圧を印加する。したがって、各サブフレームにおいて、隣接するデータ信号線には互いに逆極性の階調表示用電圧が出力される。

コントローラＬＳＩ１８による次のゲートクロック信号ＧＣＫの出力にて、第１ゲートドライバはインアクティブとなる。そして、このタイミングで、第２ゲートドライバに接続されている第５６４ライン（ゲート信号線ＧＬ５６４）がアクティブとなるとともに、各ソースドライバからは第Ｎ−１フレームの第２サブフレームの第５６４ライン（ＧＬ５６４）に対応する各画素の階調表示用電圧が出力される。

なお、上記したように、本表示装置では、各サブフレームにおいて、垂直方向に隣接する画素には逆極性の階調表示用電圧を印加する。また、各画素に印加する階調電圧の極性は、サブフレーム毎に反転されるようになっている。したがって、第Ｎフレームの第１サブフレームにおいて第１ライン（ＧＬ１）に印加される階調表示用電圧と、第Ｎ−１フレームの第２サブフレームにおいて第５６４ライン（ＧＬ５６４）に印加される階調表示用電圧とは同極性である。

このため、コントローラＬＳＩ１８は、第５６４ライン（ＧＬ５６４）の画像表示走査においては、短絡制御信号ＳＣをアクティブにしない。すなわち、第５６４ライン（ＧＬ５６４）の画像表示走査においては、隣接するデータ信号線間を短絡させて両データ信号線の電圧を中和させる短絡期間を設けない。

その後、コントローラＬＳＩ１８が、次のゲートクロック信号ＧＣＫを出力すると、第２ゲートドライバに接続されている第５６４ライン（ＧＬ５６４）がインアクティブとなり、このタイミングで、第１ゲートドライバの第２ライン（ＧＬ２）がアクティブとなる。そして、各ソースドライバには、第１ラインの場合と同様、短絡制御信号ＳＣが入力されて短絡期間が設けられ、短絡期間の終了後に、各ソースドライバから第Ｎフレームの第１サブフレームの第２ライン（ＧＬ２）に対応する各画素の階調表示用電圧が出力される。

以降、同様に、第５６５ライン、第３ライン、第５６６ライン、第４ライン…というように、順次対応するゲート信号線ＧＬが選択されて階調表示用電圧が書き込まれていくことで、第１および第２の２つのサブフレームを生成した入力フレーム周波数の２倍のフレーム周波数(倍速)の表示走査を行うことができる。例えば、入力フレーム周波数６０Ｈｚの場合には、フレーム周波数１２０Ｈｚの表示走査が行われる。

図１は、上記した例におけるソースドライバ部２１への入力信号とソースドライバ部２１からの出力信号との関係を示した説明図である。この図に示すように、本表示装置では、ゲート信号線を２ライン走査するごとに各データ信号線に対する階調表示用電圧の極性が反転され、極性が反転するごとに短絡期間が設けられる。すなわち、短絡期間は、ゲート信号線を２ライン走査するごとに設けられる。

以上のように、本表示装置では、入力される画像信号の１フレームを第１および第２サブフレームに時分割して画像を表示する。また、第Ｎフレームの第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第２サブフレームの画像表示期間とを一部重複させて、各サブフレームにおいて表示画面の全水平ラインに対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくする。また、各サブフレームにおいて、水平方向および垂直方向に隣接する各画素に充電する階調表示用電圧が逆極性になるように設定する。さらに、各画素に充電する階調表示用電圧の極性を、サブフレーム毎に反転させる。

この場合、ソースドライバ部２１から各データ信号線に供給される階調表示用電圧の極性は、ゲート信号線が２ライン走査されるごとに反転することになる。したがって、階調表示用電圧の極性が反転する頻度が少なくなるので、消費電力を低減できる。

なお、図５に示した例では、（１）第Ｎフレームの第１サブフレームにおける奇数番目のゲート信号線、（２）第Ｎ−１フレームの第２サブフレームにおける偶数番面のゲート信号線、（３）第Ｎフレームの第２サブフレームにおける偶数番目のゲート信号線、（４）第Ｎ−１フレームの第２サブフレームにおける奇数番面のゲート信号線、の順で走査が繰り返される。この場合には、上記（１）と（２）との間及び（３）と（４）との間では階調表示用電圧は同極性であり、（２）と（３）との間及び（４）と（１）との間で逆極性になる。つまり、ゲート信号線が２ライン走査されるごとに階調表示用電圧の極性が反転することになる。

また、（ａ）第Ｎフレームの第１サブフレームにおける奇数番目のゲート信号線、（ｂ）第Ｎ−１フレームの第２サブフレームにおける奇数番面のゲート信号線、（ｃ）第Ｎフレームの第２サブフレームにおける偶数番目のゲート信号線、（ｄ）第Ｎ−１フレームの第２サブフレームにおける偶数番面のゲート信号線、の順で走査を繰り返す場合には、上記（ａ）と（ｂ）との間及び（ｃ）と（ｄ）との間で階調表示用電圧は逆極性となり、（ｂ）と（ｃ）との間及び（ｄ）と（ａ）との間で同極性になる。つまり、この場合にも、ゲート信号線が２ライン走査されるごとに各データ信号線に供給する階調表示用電圧の極性が反転することになる。

また、本実施形態では、各画素に供給する階調表示用電圧の極性をサブフレーム毎に反転させているが、これに限らず、フレーム毎に反転させるようにしてもよい。この場合にも、ゲート信号線を２ライン走査する毎に各データ信号線に供給する階調表示用電圧の極性が反転することになる。つまり、ゲート信号線を２ライン走査する毎に各データ信号線に供給する階調表示用電圧の極性が反転するという現象は、サブフレーム毎に各画素の階調表示用電圧の極性を反転させる場合だけでなく、フレーム毎に各画素の階調表示用電圧の極性を反転させる場合にも同様に起こる。

また、本表示装置では、ゲート信号線が２ライン走査される毎、すなわち各データ信号線に供給される階調表示用電圧の極性を反転する毎に、隣接するデータ信号線間を短絡させる短絡期間を設けている。

これにより、隣接する各データ信号線には逆極性の階調表示用電圧が充電されているので、短絡スイッチが導通することによって隣接するデータ信号線に充電されている電圧が中和されて各データ信号線は同電位になる。すなわち、次に印加する階調表示用電圧に相当する電位に近づく。したがって、ソースドライバ部２１における消費電力を削減することができる。また、消費電力を低減することで、ソースドライバ部２１の発熱を抑制できる。

また、隣接するデータ信号線間を短絡させるための短絡スイッチは、ソースドライバ部２１における出力回路３８よりも表示モジュール側（下流側）に設けられる。このため、各データ信号線は出力回路３８よりも下流側で短絡するので、短絡に伴うソースドライバ部２１の発熱を抑制できる。

また、本表示装置では、ゲート信号線が２ライン走査される毎に短絡期間が設けられるので、走査中に短絡期間が設けられないゲート信号線に接続されている画素については、階調表示用電圧の充電期間（画像表示期間）が長く設定される。したがって、ゲート信号線を１ライン走査する毎に短絡期間を設ける場合よりも、充電期間を長くできる。

なお、上記の説明では、走査中に短絡期間が設けられない水平ライン（ゲート信号線に接続され画素）の充電期間と、短絡期間が設けられる水平ラインの充電期間とが異なっているが、これに限るものではなく、両者の充電期間を均一あるいは近づけるにしてもよい。図９は、この場合における、ソースドライバ部２１への入力信号とソースドライバ部２１からの出力信号との関係を示した説明図である。

この図に示すように、コントローラＬＳＩ１８が、ソースドライバ部２１に出力するラッチパルスＬＳのタイミング（間隔）を制御することにより、各サブフレームにおける充電期間の長さを調節することができる。つまり、短絡期間の長さの半分だけ、短絡期間を設けないサブフレームについてのラッチパルスＬＳの立ち上がりを遅らせることで、各サブフレームにおける充電期間の長さを均一にすることができる。

このように、各サブフレームについての充電期間の長さを均一にすることで、全てのサブフレームについての充電期間を、従来のようにゲート信号線を１ライン走査する毎に短絡期間を設ける場合よりも長くすることができる。

また、本実施形態では、コントローラＬＳＩ１８に備えられるタイミングコントローラ１３が短絡制御信号ＳＣを生成し、この短絡制御信号ＳＣに基づいて各切離しスイッチおよび各短絡スイッチの動作を制御しているが、これに限るものではない。例えば、コントローラＬＳＩ（タイミングコントローラ１３）から出力されるラッチパルスＬＳに基づいて、上記したような短絡制御信号ＳＣを生成する手段をソースドライバ部２１に設けてもよい。この場合には、コントローラＬＳＩ１８において短絡制御信号ＳＣを生成する必要がないので、コントローラＬＳＩの構成を簡略化できる。

あるいは、ラッチパルスＬＳを直接用いて各切離しスイッチおよび各短絡スイッチの動作を制御するようにしてもよい。この場合、例えば、ラッチパルスＬＳがアクティブ（ハイレベル）の時に各切離しスイッチが遮断され、各短絡スイッチが導通する構成にすればよい。図１０は、この場合における、ソースドライバ部２１への入力信号とソースドライバ部２１からの出力信号との関係を示した説明図である。

ラッチパルスＬＳは、短絡期間の制御だけでなくソースドライバ部２１からの階調表示用電圧の出力タイミングの制御にも用いられるので、短絡期間を設ける必要のないサブフレーム（データ信号線に供給する階調表示用電圧の極性が反転しないサブフレーム）についてもアクティブとなる期間を完全に省略することはできない。このため、図１０に示したように、ラッチパルスＬＳを用いて短絡期間の制御を行う場合、階調表示用電圧の極性が反転するときのラッチパルスＬＳのアクティブ期間を、隣接するデータ信号線の電位を中和するための長さ（例えば約１μｓ）とし、極性が反転しないときのラッチパルスＬＳのアクティブ期間をソースドライバ部２１からの階調表示用電圧の出力タイミングの制御に支障をきたさない程度に短くすればよい。

これにより、従来のようにゲート信号線を１ライン走査する毎に短絡期間を設ける場合よりも、階調表示用電圧の充電期間を長くできる。

また、この場合にも、図１１に示すように、ラッチパルスＬＳがアクティブになるタイミングを制御することで、各サブフレームについての充電期間の長さを均一にすることができる。

また、本実施形態では主に、１フレームを２つのサブフレームに時分割する場合の例について説明したが、これに限るものではなく、ｎ個（ｎは２以上の整数）のサブフレームに分割してもよい。

この場合、例えば、各画素に充電する階調表示用電圧の極性をサブフレーム毎に反転させる場合には、第１ゲート信号線ＧＬ１に第Ｎフレームの第１サブフレームの階調表示用電圧を印加した後、偶数番目のゲート信号線に第Ｎ−１フレームの第ｎサブフレームの階調表示用電圧を印加し、次に奇数番目のゲート信号線に第Ｎ−１フレームの第ｎ−１サブフレームの階調表示用電圧を印加するというように、奇数番目のゲート信号線と偶数番目のゲート信号線とを交互に走査するようにすることが好ましい。つまり、各画素に充電する階調表示用電圧の極性をサブフレーム毎に反転させ、異なるサブフレームについての画像表示期間を重複させる場合には、各データ信号線に供給される階調表示用電圧の極性がゲート信号線を複数回走査するごとに反転するように、奇数番目のゲート信号線と偶数番目のゲート信号線とを交互に走査するようにすることが好ましい。

これにより、各データ信号線に供給する階調表示用電圧の極性は、画像表示期間が重畳するサブフレームの数と同じ走査回数毎に反転することになる。したがって、データ信号線に出力される階調表示用電圧の極性が反転する頻度を少なくできるので、消費電力を低減できる。また、データ信号線に供給される階調表示用電圧の極性が反転する毎に短絡期間を設けるようにすることで、各サブフレームについての充電期間の合計を従来よりも長くすることができる。なお、各サブフレームについての充電期間を均一にすることで、全てのサブフレームの充電期間を従来よりも長くすることができる。

また、各画素に充電する階調表示用電圧の極性をフレーム毎に反転させる場合には、第１ゲート信号線ＧＬ１に第Ｎフレームの第１サブフレームの階調表示用電圧を印加した後、奇数番目のゲート信号線に第Ｎ−１フレームの第ｎサブフレームの階調表示用電圧を印加し、次も奇数番目のゲート信号線に第Ｎ−１フレームの第ｎ−１サブフレームの階調表示用電圧を印加するというように、奇数番目のゲート信号線（あるいは偶数番目のゲート信号線）を複数回続けて走査するようにすることが好ましい。つまり、各画素に充電する階調表示用電圧の極性をフレーム毎に反転させ、異なるサブフレームについての画像表示期間を重複させる場合には、各データ信号線に供給される階調表示用電圧の極性がゲート信号線を複数回走査するごとに反転するように、奇数番目のゲート信号線（あるいは偶数番目のゲート信号線）を複数回続けて走査するようにすることが好ましい。

具体的には、（１フレーム第１サブフレームの極性 １フレーム第２サブフレームの極性 ・・・、２フレーム第１サブフレームの極性 ２フレーム第２サブフレームの極性 ・・・、・・・）という表し方で表現すると、ｎ＝２の場合（＋＋、−−）、ｎ＝３の場合（＋＋＋、−−−）、ｎ＝４の場合（＋＋＋＋、−−−−）、という様に階調表示用電圧の極性をフレーム毎に反転させる。この場合、各画素に供給される階調表示用で電圧の極性は、２フレームに１回しか反転しない。

そして、例えばｎ＝４の場合、奇数番目のゲート信号線について第Ｎフレーム第１サブフレームの走査を行い、奇数番目のゲート信号線について第Ｎ−１フレーム第４サブフレームの走査を行い、奇数番目のゲート信号線について第Ｎ−１フレーム第３サブフレームの走査を行い、偶数番目のゲート信号線について第Ｎフレーム第１サブフレームの走査を行い、偶数番目のゲート信号線について第Ｎ−１フレーム第４サブフレームの走査を行い、・・・というように奇数番目のゲート信号線（あるいは偶数番目のゲート信号線）を複数回続けて走査することで、データ信号線に供給される階調表示用電圧の極性はゲート信号線が複数回走査されるごとに反転することになる。

したがって、データ信号線に出力される階調表示用電圧の極性が反転する頻度を少なくできるので、消費電力を低減できる。また、階調表示用電圧の極性が反転する毎に短絡期間を設けるようにすることで、各サブフレームについての充電期間の合計を従来よりも長くすることができる。なお、各サブフレームについての充電期間を均一にすることで、全てのサブフレームの充電期間を従来よりも長くすることができる。

また、各画素に供給する階調表示用電圧の極性を反転させるタイミングは、上記したようなサブフレーム毎あるいはフレーム毎に限らず、例えば、ｎ＝２の場合（＋−、−＋）、ｎ＝３の場合（＋＋−、−−＋）または（＋−−、−＋＋）、ｎ＝４の場合（＋−−−、−＋＋＋）または（＋＋−−、−−＋＋）または（＋＋＋−、−−−＋）というように、複数のサブフレーム毎に反転させるようにしてもよい。

この場合にも、各データ信号線に供給される階調表示用電圧の極性がゲート信号線を複数回走査するごとに反転するように、ゲート信号線の走査順序を設定することが好ましい。これにより、データ信号線に出力される階調表示用電圧の極性が反転する頻度を少なくし、消費電力を低減できる。また、データ信号線に供給される階調表示用電圧の極性が反転する毎に短絡期間を設けるようにすることで、各サブフレームについての充電期間の合計を従来よりも長くすることができる。なお、各サブフレームについての充電期間を均一にすることで、全てのサブフレームの充電期間を従来よりも長くすることができる。

また、ラッチパルスＬＳを用いて短絡期間を制御する場合には、階調表示用電圧の極性が反転するときのラッチパルスＬＳのアクティブ期間を短絡期間として必要な長さとし、極性が反転しないときのラッチパルスＬＳのアクティブ期間を、階調表示用電圧の出力タイミングに支障をきたさない程度に短くすればよい。

これにより、各サブフレームについての充電期間の合計を従来よりも長くすることができる。また、この場合にも、各サブフレームについての充電期間を均一にすることで、全てのサブフレームの充電期間を従来よりも長くすることができる。

また、本表示装置では、第Ｎフレーム（Ｎは２以上の整数）の第１サブフレームの画像表示期間と、少なくとも当該第Ｎフレームの第２サブフレームの画像表示期間及び第Ｎ−１フレームの第ｎサブフレーム（ｎは２以上の整数）の画像表示期間とを一部重複させているので、サブフレームの表示信号を作成するために画像信号を格納しておくフレームメモリ１１に必要とされるメモリ容量を減らすことができる。

つまり、画像信号は、最終段のサブフレームの表示信号が作成されるまでは、メモリ（フレームメモリ等）に蓄積しておく必要があるため、第１サブフレームの画像表示動作後に第２サブフレームの画像表示動作を行うというように、各サブフレームの画像表示動作を順に行っていくと、上記メモリには、最終段である第ｎサブフレームの表示信号を作成するまで、１フレーム分の画像信号を全て蓄積しておくことが必要となる。

これに対し、上記構成のように、複数のサブフレームの画像表示動作を並行して行うことで、最終段のサブフレーム（第ｎサブフレーム）の表示信号を生成し終えた水平ラインの画像信号については、その水平ラインに割り当てられていたメモリ領域に、入力されてくる別の水平ラインの画像信号を上書きしていくことができ、水平ライン間でメモリ領域の共用が可能となる。

図５を参照して具体的に説明すると、本表示装置の場合、ラインメモリ１６に入力されラインメモリ１６から倍速で読み出された第Ｎフレーム第１ラインの画像信号は、第１サブフレーム表示用にサブフレーム別階調変換回路１５を経て表示モジュール１９へ出力される一方、フレームメモリ１１へ書き込まれている。これは、第２サブフレーム表示のためであり、第Ｎフレーム第２サブフレーム第１ラインの表示がされるまでフレームメモリ１１内に保持しておく必要がある。

一方、上記第Ｎフレーム第１ラインの画像信号を書き込む前にフレームメモリ１１から読み出されているのは、第Ｎ−１フレーム第５６３ラインの画像信号であるが、これは第Ｎ−１フレームの第２サブフレーム用で読み出した後は必要のない画像信号データである。したがって、第Ｎフレーム第１ラインの画像信号はこの、第Ｎ−１フレーム第５６３ラインの画像信号が格納されていたアドレスに上書きしても構わない。同様に第Ｎフレーム第２ラインの画像信号は第Ｎ−１フレーム第５６４ラインの画像信号が格納されていたアドレスに上書きしても構わない。

図１２に、入力される画像信号（入力画像信号）と出力される表示信号（出力表示信号）のタイミングと、フレームメモリ１１への書き込み、読み出しの状態を示す。図面上部の斜め矢印は入力画像信号を示し、図面下部の斜め矢印は第１および第２サブフレームの出力表示信号を示す。また、中央の帯線の図面はフレームメモリ１１の使用領域を示し、例えば第Ｎ−１フレーム第５６３ラインの信号を保持していた領域には、第Ｎフレーム第１ライン、第Ｎフレーム第５６３ラインの信号が順次上書きされている様子がわかる。

入力画像信号からフレームメモリ１１へ伸びる破線矢印はフレームメモリ１１への書き込みを、フレームメモリ１１から第２サブフレームの出力表示信号へ伸びる鎖線矢印はフレームメモリ１１からの読み出しを、入力画像信号から第１サブフレームの出力表示信号へ伸びる細矢印はフレームメモリ１１を介さない信号の流れをそれぞれ示している。

本表示装置においては、第１と第２のサブフレーム期間長が均一になるように構成しているため、言い換えれば、全水平ラインに対する当該サブフレームの階調表示用電圧書込みから次のサブフレームの階調表示用電圧書込みまでの期間が第１と第２サブフレームで等しくなるように構成しているため、第１サブフレームの第１ライン表示開始から第２サブフレームの第１ライン表示開始までの遅延は（１０８０＋４５）／２＝５６２．５ラインとなる。この場合、図１２に示すように画像信号を保持するフレームメモリの領域として第１ラインから第５１８ラインまではそれぞれ、第５６３ラインから第１０８０ライン用の保持領域と共有でき、必要なフレームメモリ領域は５６２ライン分となる。つまり第１と第２のサブフレーム期間長を均等にした場合、必要なフレームメモリ容量は（入力表示期間ライン数＋入力帰線期間ライン数）／２程度≒０．５フレーム分となる。

メモリコントローラ１２では、このように、任意のラインにおいて最終段のサブフレームの表示信号が生成されると、該ラインの画像信号が格納されていたフレームメモリ１１の領域に、入力されてくる別のラインの画像信号を書き込んでいくように構成されている。

なお、このように、必要なメモリ容量はサブフレーム数によって決まり、帰線期間の長さによって若干異なるが、サブフレーム数がＮの場合、約（Ｎ−１）／Ｎフレーム分となり、サブフレーム数２の場合は１フレーム分の約１／２、サブフレーム数３の場合は１フレーム分の約２／３となる。

しかも、ここでは表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する入力画像信号の入力から、可能な限り遅延のないように行っているので、画像信号が入力してから、１フレーム期間待つことなく、該画像信号の画像表示が行われる。このため、画像信号の入力と実際に画像が表示されるまでのタイムラグも問題ならない程度に小さくなり、テレビジョン受像機等であっても、表示画像と音声とにズレが出るようなことがなく、音声を遅延させる回路等も不要になる。また、ＰＣやゲーム機など入力操作に対して即座に画面表示の更新を行う必要のある機器類の表示装置として使用する場合にも、操作に対してタイムラグによる影響の少ない画像表示が可能となる。

表示画面の全画素に対する初段のサブフレームの画像表示動作を、当該各画素に対する入力画像信号の入力から、該入力画像信号のフレーム期間の半分よりも、より好ましくは２０％よりも短い時間に行わせることで、タイムラグを問題ない程度にできる。

しかも、本表示装置では、第２サブフレームの表示信号はフレームメモリ１１に格納された画像信号を読み出すことで生成するものの、初段である第１サブフレームの表示信号は、入力画像信号をラインメモリ１６に一旦格納することでフレームメモリ１１を介することなく生成しているので、フレームメモリ１１に対するアクセス（書き込み・読み出し）回数を少なくでき、フレームメモリ１１のメモリバンド幅を減らすことができる。

つまり、従来のサブフレーム表示を行う表示装置では、第Ｎフレームの次のフレームである第Ｎ＋１フレームの画像信号の書き込みと並行して、既に書き込まれている第Ｎフレームの画像信号を（２度）読み出す必要があった。そのため、入力される画像信号を格納するフレームメモリのメモリ容量として、格納用と読み出し用とで、２画面分(２フレーム分)のメモリ容量が必要となる。

また、従来のサブフレーム表示を行う表示装置では、第１及び第２の各サブフレームの表示信号を両方とも、フレームメモリに格納した画像信号を読み出して生成するようになっていたので、フレームメモリに対して、入力１画面の書き込みと、出力２画面の倍速読出しとを並行して行う必要があり、メモリバンド幅が大きくなっていた。具体的には、入力される画像信号の伝送周波数（ドットクロック周波数）＝Ｆ（Ｈｚ）、１画素当りのデータビット数＝Ｄとすると、入力１画面の書き込みと出力２画面の倍速読出しとを並行して行う場合に必要なメモリバンド゛幅は、ＦＤ＋（２Ｆ）Ｄ＊２＝５ＦＤ（ｂｐｓ）であった。

これに対して、本表示装置では、フレームメモリ１１に対して、入力１画面の書き込みと、出力１画面の読出しを並行して行うだけでよいので、入力画像信号の伝送周波数（ドットクロック周波数）＝Ｆ（Ｈｚ）、１画素当りのデータビット数＝Ｄとすると、これに必要なメモリバンド゛幅は、ＦＤ＋ＦＤ＝２ＦＤ（ｂｐｓ）となり、従来の駆動方法(５ＦＤ)に比べて大幅に少なくすることができる。メモリバンド幅が増大すると、メモリアクセス用のクロック周波数を上昇させるか、メモリの端子数を増やす必要があるので、消費電力の増大およびコストアップを招来するが、本表示装置ではメモリバンド幅を小さくできるので、このような消費電力の増大やコストアップを防止できる。

また、本表示装置では、隣接するデータ信号線を短絡させるときには、切離しスイッチによってソースドライバ部２１の出力回路３８とデータ信号線とを遮断する。出力回路３８とデータ信号線とが導通した状態でデータ信号線間を短絡させると、Ｄ／Ａ変換回路３６の出力が短絡してしまい、過電流が生じたり出力が不安定になったりする場合がある。このため、本表示装置のようにソースドライバ部２１の出力回路３８とデータ信号線との間に切離しスイッチを設けておき、隣接するデータ信号線間を短絡させるときには、この切離しスイッチを遮断するようにすることが好ましい。

また、本表示装置は、複数種類（例えば６０Ｈｚと５０Ｈｚの２種類）の入力フレーム周波数に対応できるように構成してもよい。この場合、制御装置１０が、入力のフレーム周波数の変更（すなわち１フレーム期間長の変更）に応じて、各水平ラインに対する画像信号の入力から第１サブフレームの表示動作までの時間を変更することで、第１サブフレームと第２サブフレームの表示期間長を等しくするように制御すればよい。

このことにより、入力のフレーム周波数が変更されて１フレーム期間長が変更された場合においても１フレーム期間内における各サブフレーム期間の時間比率は変らないため、各サブフレーム毎の表示輝度の１フレーム期間での時間積分量は変化しない。このため各サブフレーム用の階調変換値をフレーム周波数によらず共通とする事ができ、階調変換手段のコストを抑えることができる。

なお、表示モジュールの応答性能によっては動画ボケの改善効果を向上させるために各サブフレームの期間長を均等としない場合も考えられ、この場合はコストアップを伴っても入力フレーム周波数に応じた階調変換値を用意することになり、本発明はサブフレーム期間を均等とする場合に限定されるものではない。

一方、ＴＶ受像機のチューナー部やＰＣなど本表示装置に対する外部入力装置によっては、入力１フレーム期間長がわずかにゆらぐ場合がある。例えば入力１フレーム総ライン数が標準の総ライン数Ｔに対して、Ｔ−３〜Ｔ＋３の間でランダムに変化するような場合がある。この程度の入力１フレーム期間の変化に対して、常に入力の１フレーム総ライン数に追従して各サブフレーム期間長を微調整する事は制御回路のコスト上昇を伴う。そこでこの程度の入力１フレーム期間の変化に対しては総ライン数の標準値Ｔを基準に各水平ラインに対する画像信号の入力から第２サブフレームの各水平ライン表示動作までの時間を設定し変更しない。

例えば、上記制御装置１０を、６０Ｈｚと５０Ｈｚの２種類の入力フレーム周波数に対応できる構成とする場合には、入力１フレーム総ライン数の基準値として６０Ｈｚ用のＴ１と５０Ｈｚ用のＴ２を備えておけばよい。

次に、このような駆動を可能にするゲートドライバ部２３について説明する。

上述したゲートドライバ部２３は、第１ゲート信号線ＧＬ１がアクティブレベルに変化したゲートクロックからｇ（ｇは２以上の整数であり、上ではｇ＝２）発後のゲートクロックにて次段の第２ゲート信号線ＧＬ２をアクティブレベルに変化させる、クロック飛ばしモードを有するものである。

したがって、該クロック飛ばしモードを用いることで、図５に示したような、第１ゲート信号線ＧＬ１がアクティブレベルに変化したゲートクロックから２発後のゲートクロックにて第２ゲート信号線ＧＬ２をアクティブレベルに変化させるといった駆動が可能となる。

また、上記ゲートドライバ部２３は、縦続接続された第１〜第３のゲートドライバより構成されているが、この場合、図５の第１ゲートドライバから第２ゲートドライバへのゲートスタートパルスＧＳＰの出力タイミングに示すように、第１ゲートドライバは、最終ゲート信号線ＧＬである第３６０ゲート信号線ＧＬ３６０をアクティブとした後、次のゲートクロックにて当該ゲート信号線ＧＬ３６０をインアクティブとし、インアクティブとなったさらに次のゲートクロックのタイミングで第２の第２ゲートドライバへゲートスタートパルスＧＳＰを出力するようになっている。

このようにすることで、第２ゲートドライバの初段のゲート信号線ＧＬ３６１からは、第１のゲート信号線ＧＬ３６０がインアクティブとなったゲートクロックの次のゲートクロックのタイミングでアクティブレベルに変化するようになり、このようなゲートドライバクロック飛ばしモードにおいても、接続された３つのゲートドライバはあたかも一つのゲートドライバであるかのように連続的にゲート信号線制御を行うことができる。

また、ゲートドライバ部２３を構成する各ゲートドライバでは、サブフレーム分割しない表示にも対応可能となるように、このようなクロック飛ばしモードと、第１ゲート信号線ＧＬ１がアクティブレベルに変化したゲートクロックの次のゲートクロックにて第２ゲート信号線ＧＬ２をアクティブレベルに変化させる通常モードとの切り替えを可能としておくことが好ましい。

また、ゲートドライバ部２３を構成する各ゲートドライバでは、ｇが変更可能に設けられていることが好ましい。つまり、ｇはサブフレーム数に応じて決まるものであり、サブフレーム数が２であればｇ＝２、サブフレーム数が３であればｇ＝３となる。したがって、このようにｇを切り替え可能な構成としておくことで、サブフレーム数の異なる表示にも対応可能となる。

このようなｇの変更は、スイッチでユーザが表示対象画像に応じて切り替えるようにしてもよいし、表示対象画像によってサブフレーム数が別途設定されている表示装置であれば、入力画像信号の種類を判別して、該入力画像信号がフレーム分割される際のサブフレーム数を特定し、特定結果に応じてｇを切り替えるようにしてもよい。

以降、制御装置１０に備えられる、サブフレーム別階調変換回路１５における画像信号より複数のサブフレーム表示信号を生成する処理について説明する。

サブフレーム別階調変換回路１５は、特に図示してはいないが、画像信号を第１サブフレームの表示信号に変換するための対応表である第１ＬＵＴ（look-up table）と、画像信号を第２サブフレームの表示信号に変換するための対応表である第２ＬＵＴとを備えている。

上記第１及び第２の各ＬＵＴに格納されている値は、以下のように設定されている。なお、ここでは、第２サブフレームの表示信号が第１サブフレームの表示信号よりも高い輝度を示すように設定した例を示すが、逆であってもよい。

すなわち、画像信号の階調が予め定められた閾値以下の階調（閾値の示す輝度と同じかより低い輝度）を示している場合、第１サブフレームの表示信号の値は、暗表示用に定められた範囲内の値に設定され、第２サブフレームの表示信号の値は、当該第１サブフレームの表示信号の値と画像信号の階調値とに応じた値に設定されている。なお、暗表示用の範囲は、暗表示用に予め定められた階調以下の階調であり、当該暗表示用に予め定められた階調が最低輝度を示している場合は、最低輝度を示す階調（黒）である。

これとは逆に、画像信号の階調が予め定められた閾値よりも明るい階調（閾値の示す輝度よりも高い輝度）を示している場合、第２サブフレームの表示信号の値は、明表示用に定められた範囲内の値に設定され、第１サブフレームの表示信号の値は、当該第２サブフレームの表示信号の値と上記画像信号の階調とに応じた値に設定されている。なお、明表示用の範囲は、明表示用に予め定められた階調以上の階調であり、当該明表示用に予め定められた階調が最高輝度を示している場合は、最高輝度を示す階調（白）である。

上記のようなサブフレーム別階調変換回路１５に入力される画像信号の階調に応じて、第１サブフレームと第２サブフレームの表示階調に変換する場合の一例を図１３に示す。

入力画像信号の階調レベルが大きい場合には、両方のサブフレームに入力画像信号の階調レベルを配分する。この時、入力階調レベルが最大の場合と最小の場合との輝度積分値の差を最大限に確保する。また、コントラスト比の低下を避けつつインパルス化を図るために、可能な限り、第２サブフレームに大きな出力階調レベルを配分し、第１サブフレームに小さな出力階調レベルを配分する。

この結果、あるフレームにおける、ある画素の画像信号が、上記閾値以下の階調を示している場合、すなわち、低輝度領域では、当該フレームにおける当該画素の輝度の高低は、主として、第２サブフレームの表示信号の値の大小によって制御される。

したがって、該画素の表示状態を、当該フレームのうち、少なくとも第１サブフレームの期間には、暗表示状態にすることができる。これにより、あるフレームにおける画像信号の階調が低輝度領域の階調を示しているときに、当該フレームにおける画素の発光状態を、ＣＲＴ（Cathode-Ray Tube）のようなインパルス型発光に近づけることができ、画素アレイ２０に動画表示する際の画質を向上できる。

なお、１フレームをｎ個のサブフレームに時分割する場合には、ｎ個のＬＵＴを備えておき、各サブフレームの表示信号がその前段のサブフレームよりも高い輝度を示し、連続するサブフレームの輝度が変化する場合にその差ができるだけ大きくなるように設定すればよい。あるいは、各サブフレームの表示信号がその後段のサブフレームよりも高い輝度を示し、連続するサブフレームの輝度が変化する場合にその差ができるだけ大きくなるように設定してもよい。

ここで、インパルス駆動によって動画ボケの抑制効果が得られる理由について、図１４（ａ）および図１４（ｂ）を参照して簡単に説明すると以下の通りである。

図１４（ａ）は、ホールド駆動時において輝度の異なる２つの領域の境界線が移動する様子を、縦軸を時間、横軸を位置として表した図である。同様に、図１４（ｂ）は、インパルス駆動時において輝度の異なる２つの領域の境界線が移動する様子を表した図である。尚、インパルス駆動を示す図１４（ｂ）の図において、サブフレームの分割数は２分割、その分割比は１：１の等分割とする。

このように境界線が移動する場合、観察者の視線は境界線の移動に伴って移動する、すなわち、図１４（ａ）において観察者の視線は矢印１０１・１０２で表される。そして、上記境界線付近において観察者に見える輝度分布は、視線の移動に沿って表示輝度を時間積分したものとなる。このため、図１４（ａ）において、矢印１０１よりも左側の領域では境界線よりも左側の領域と同輝度に知覚され、矢印１０２よりも右側の領域では境界線よりも右側の領域と同輝度に知覚される。一方で、矢印１０１と矢印１０２との間の領域では、輝度がなだらかに増加するように知覚されるため、この部分が画像ボケとして認識される。

同様に、図１４（ｂ）に示すインパルス駆動の場合、境界線付近において観察者に見える輝度分布では、矢印１０３と矢印１０４との間の領域で画像ボケが発生する．しかしながら、その傾斜は図１４（ａ）に示すホールド駆動の場合と比べて急峻となっており、画像ボケが軽減されていることが分かる。

この結果、あるフレームにおける、ある画素の画像信号が、上記閾値以下の階調を示している場合、すなわち、低輝度領域では、当該フレームにおける当該画素の輝度の高低は、主として、第２サブフレームの表示信号の値の大小によって制御される。したがって、該画素の表示状態を、当該フレームのうち、少なくとも第１サブフレームの期間には、暗表示状態にすることができる。これにより、あるフレームにおける画像信号の階調が低輝度領域の階調を示しているときに、当該フレームにおける画素の発光状態を、ＣＲＴ（Cathode-Ray Tube）のようなインパルス型発光に近づけることができ、画素アレイ２０に動画表示する際の画質を向上できる。

また、あるフレームにおける、画素への画像信号の階調が、上記閾値よりも高い階調を示している場合、すなわち、高輝度領域では、当該フレームにおける上記画素の輝度の高低は、主として、第１サブフレームの表示信号の値の大小によって制御される。したがって、第１及び第２のサブフレームの輝度を略等分に割り振る構成と比較して、画素の第１サブフレームにおける輝度と、第２サブフレームにおける輝度との差を大きく設定できる。この結果、あるフレームにおける画像信号の階調が高輝度領域の階調を示しているときにも、殆どの場合で、当該フレームにおける画素の発光状態をインパルス型発光に近づけることができ、画素アレイ２０に動画表示する際の画質を向上できる。

なお、本実施形態においては、インパルス駆動を行うことによる動画ボケの軽減を目的に時分割階調変換を行っているが、本発明においては階調の変換方法について特定されるものではなく、入力の１フレームを複数のサブフレームに時分割して表示駆動を行うようなあらゆる表示装置について適用できる。

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

産業上の利用の可能性

本発明は、例えばパーソナルコンピュータなどに用いられる表示モニター、テレビジョン受像機をはじめとする種々の表示装置に広く適用できる。

Claims (17)

1. 複数の走査信号線と上記各走査信号線と交差する複数のデータ信号線と、上記走査信号線と上記データ信号線との組み合わせ毎に設けられた画素とを有し、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して上記各画素に画像を表示させる表示装置であって、
   入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成手段と、
   上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各サブフレームにおいて走査信号線の延在方向に隣接する各画素およびデータ信号線の延在方向に隣接する各画素に出力する階調表示用電圧が逆極性となり、かつ、各画素に出力する階調表示用電圧の極性がサブフレーム毎または複数のサブフレーム毎またはフレーム毎に反転するように生成して上記各データ信号線に出力するデータ信号線駆動手段と、
   隣接する上記データ信号線間を導通状態と遮断状態とに切り替える短絡手段と、
   上記各画素に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御手段とを備え、
   上記タイミング制御手段は、
   各サブフレームの画像表示期間の先頭部分を含む一部と、当該サブフレームの１つ前のサブフレームの画像表示期間における後端部分を含む一部とを重複させ、かつ各サブフレームの画像表示期間における後端部分を含む一部と当該サブフレームの次のサブフレームの画像表示期間における先頭部分を含む一部とを重複させるとともに、各サブフレームにおいて全画素に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、
   データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときに、上記短絡手段を所定期間だけ導通状態とさせてから、極性反転後の階調表示用電圧を各データ信号線に出力するように制御信号を生成し、
   上記データ信号線駆動手段は、
   上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各画素に出力する階調表示用電圧の極性がサブフレーム毎に反転するように生成し、かつ、画像表示期間を重複させる各サブフレームの階調表示用電圧を、それら各サブフレームのうち最も後ろのサブフレームから前のサブフレームに向かう順で走査信号線を走査する毎に１サブフレーム分ずつ印加するように生成し、
   上記タイミング制御手段は、
   異なるサブフレームの画像表示期間を重複させるときに、奇数番目の走査信号線と偶数番目の走査信号線とを交互に走査するように制御信号を生成することを特徴とする表示装置。
2. 複数の走査信号線と上記各走査信号線と交差する複数のデータ信号線と、上記走査信号線と上記データ信号線との組み合わせ毎に設けられた画素とを有し、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して上記各画素に画像を表示させる表示装置であって、
   入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成手段と、
   上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各サブフレームにおいて走査信号線の延在方向に隣接する各画素およびデータ信号線の延在方向に隣接する各画素に出力する階調表示用電圧が逆極性となり、かつ、各画素に出力する階調表示用電圧の極性がサブフレーム毎または複数のサブフレーム毎またはフレーム毎に反転するように生成して上記各データ信号線に出力するデータ信号線駆動手段と、
   隣接する上記データ信号線間を導通状態と遮断状態とに切り替える短絡手段と、
   上記各画素に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御手段とを備え、
   上記タイミング制御手段は、
   各サブフレームの画像表示期間の先頭部分を含む一部と、当該サブフレームの１つ前のサブフレームの画像表示期間における後端部分を含む一部とを重複させ、かつ各サブフレームの画像表示期間における後端部分を含む一部と当該サブフレームの次のサブフレームの画像表示期間における先頭部分を含む一部とを重複させるとともに、各サブフレームにおいて全画素に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、
   データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときに、上記短絡手段を所定期間だけ導通状態とさせてから、極性反転後の階調表示用電圧を各データ信号線に出力するように制御信号を生成し、
   上記データ信号線駆動手段は、
   上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各画素に出力する階調表示用電圧の極性がフレーム毎に反転するように生成し、かつ、画像表示期間を重複させる各サブフレームの階調表示用電圧を、それら各サブフレームのうち最も後ろのサブフレームから前のサブフレームに向かう順で走査信号線を走査する毎に１サブフレーム分ずつ印加するように生成し、
   上記タイミング制御手段は、
   異なるサブフレームの画像表示期間を重複させるときに、奇数番目の走査信号線あるいは偶数番目の走査信号線を複数回続けて走査するように制御信号を生成することを特徴とする表示装置。
3. 複数の走査信号線と上記各走査信号線と交差する複数のデータ信号線と、上記走査信号線と上記データ信号線との組み合わせ毎に設けられた画素とを有し、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して上記各画素に画像を表示させる表示装置であって、
   入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成手段と、
   上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各サブフレームにおいて走査信号線の延在方向に隣接する各画素およびデータ信号線の延在方向に隣接する各画素に出力する階調表示用電圧が逆極性となり、かつ、各画素に出力する階調表示用電圧の極性がサブフレーム毎または複数のサブフレーム毎またはフレーム毎に反転するように生成して上記各データ信号線に出力するデータ信号線駆動手段と、
   隣接する上記データ信号線間を導通状態と遮断状態とに切り替える短絡手段と、
   上記各画素に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御手段とを備え、
   上記タイミング制御手段は、
   各サブフレームの画像表示期間の先頭部分を含む一部と、当該サブフレームの１つ前のサブフレームの画像表示期間における後端部分を含む一部とを重複させ、かつ各サブフレームの画像表示期間における後端部分を含む一部と当該サブフレームの次のサブフレームの画像表示期間における先頭部分を含む一部とを重複させるとともに、各サブフレームにおいて全画素に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、
   データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときに、上記短絡手段を所定期間だけ導通状態とさせてから、極性反転後の階調表示用電圧を各データ信号線に出力するように制御信号を生成し、
   上記タイミング制御手段は、
   データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転しないときには、上記短絡手段を上記所定期間よりも短い期間だけ導通状態とさせてから、階調表示用電圧を各データ信号線に出力するように制御信号を生成することを特徴とする表示装置。
4. 上記タイミング制御手段は、
   データ信号線駆動手段からデータ信号線に階調表示用電圧を出力するタイミングを制御するための制御信号であるラッチパルスを用いて、上記短絡手段の動作を制御することを特徴とする請求項１から３のいずれか１項に記載の表示装置。
5. 複数の走査信号線と上記各走査信号線と交差する複数のデータ信号線と、上記走査信号線と上記データ信号線との組み合わせ毎に設けられた画素とを有し、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して上記各画素に画像を表示させる表示装置であって、
   入力される画像信号より第１〜第ｎサブフレームの各表示信号を生成する信号生成手段と、
   上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各サブフレームにおいて走査信号線の延在方向に隣接する各画素およびデータ信号線の延在方向に隣接する各画素に出力する階調表示用電圧が逆極性となり、かつ、各画素に出力する階調表示用電圧の極性がサブフレーム毎または複数のサブフレーム毎またはフレーム毎に反転するように生成して上記各データ信号線に出力するデータ信号線駆動手段と、
   隣接する上記データ信号線間を導通状態と遮断状態とに切り替える短絡手段と、
   上記各画素に第１〜第ｎサブフレームの各表示信号を用いた画像表示を行わせるための制御信号を生成するタイミング制御手段とを備え、
   上記タイミング制御手段は、
   各サブフレームの画像表示期間の先頭部分を含む一部と、当該サブフレームの１つ前のサブフレームの画像表示期間における後端部分を含む一部とを重複させ、かつ各サブフレームの画像表示期間における後端部分を含む一部と当該サブフレームの次のサブフレームの画像表示期間における先頭部分を含む一部とを重複させるとともに、各サブフレームにおいて全画素に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、
   データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときに、上記短絡手段を所定期間だけ導通状態とさせてから、極性反転後の階調表示用電圧を各データ信号線に出力するように制御信号を生成し、
   上記タイミング制御手段は、
   データ信号線駆動手段からデータ信号線に階調表示用電圧を出力するタイミングを制御するための制御信号であるラッチパルスを用いて、上記短絡手段の動作を制御し、
   データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転するときの上記ラッチパルスのアクティブ期間の長さを、極性が反転しないときよりも長く設定し、
   上記短絡手段は、上記ラッチパルスのアクティブ期間に隣接するデータ信号線間を導通させることを特徴とする表示装置。
6. 入力される画像信号の１フレームを第１および第２サブフレームに時分割することを特徴とする請求項１から５のいずれか１項に記載の表示装置。
7. 上記タイミング制御手段は、
   データ信号線駆動手段からデータ信号線に出力される階調表示用電圧の極性が反転しないときには、上記短絡手段を遮断状態としないように制御信号を生成することを特徴とする請求項１から６のいずれか１項に記載の表示装置。
8. 上記タイミング制御手段は、
   各サブフレームの画像表示期間の長さが略均一になるように制御信号を生成することを特徴とする請求項１から７のいずれか１項に記載の表示装置。
9. 上記タイミング制御手段は、
   データ信号線駆動手段から第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧が１走査信号線分ずつ時分割で出力され、これに合わせて走査信号線駆動手段から選択信号が出力されるように、制御信号を生成することを特徴とする請求項１から８のいずれか１項に記載の表示装置。
10. 上記タイミング制御手段は、
    各走査信号線に対する第Ｎフレームの画像信号が入力されてから各走査信号線に対して当該第Ｎフレームの第１サブフレームにて階調表示用電圧が書き込まれるまでの遅延期間を、入力される画像信号の１フレームの期間の半分よりも短くなるように、制御信号を生成することを特徴とする請求項１から９のいずれか１項に記載の表示装置。
11. 入力される画像信号を格納するフレームメモリの書き込みと読み出しとを制御するメモリ制御手段をさらに含み、
    上記メモリ制御手段は、任意の画素において第ｎサブフレームの表示信号が生成されると、該画素の画像信号が格納されていた上記フレームメモリの領域に、入力されてくる別の画素の画像信号を書き込んでいくことを特徴とする請求項１から１０のいずれか１項に記載の表示装置。
12. 上記信号生成手段は、
    第１サブフレームの表示信号については、入力される画像信号を格納するフレームメモリを介することなく入力される画像信号から生成し、第２〜第ｎサブフレームの各表示信号については、上記フレームメモリに格納された画像信号を読み出すことで生成することを特徴とする請求項１から１１のいずれか１項に記載の表示装置。
13. 複数の走査信号線と上記各走査信号線と交差する複数のデータ信号線と、上記走査信号線と上記データ信号線との組み合わせ毎に設けられた画素とを有する表示装置に、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示させる表示方法であって、
    各サブフレームの画像表示期間の先頭部分を含む一部と、当該サブフレームの１つ前のサブフレームの画像表示期間における後端部分を含む一部とを重複させ、かつ各サブフレームの画像表示期間における後端部分を含む一部と当該サブフレームの次のサブフレームの画像表示期間における先頭部分を含む一部とを重複させるとともに、各サブフレームにおいて表示画面の全走査信号線に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、
    データ信号線に出力される階調表示用電圧の極性が反転するときに、隣接するデータ信号線間を所定期間だけ短絡させてから、極性反転後の階調表示用電圧を各データ信号線に出力し、
    上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各画素に出力する階調表示用電圧の極性がサブフレーム毎に反転するように生成し、かつ、画像表示期間を重複させる各サブフレームの階調表示用電圧を、それら各サブフレームのうち最も後ろのサブフレームから前のサブフレームに向かう順で走査信号線を走査する毎に１サブフレーム分ずつ印加するように生成し、
    異なるサブフレームの画像表示期間を重複させるときに、奇数番目の走査信号線と偶数番目の走査信号線とを交互に走査することを特徴とする表示方法。
14. 入力される画像信号の１フレームを第１および第２サブフレームに時分割することを特徴とする請求項１３に記載の表示方法。
15. 複数の走査信号線と上記各走査信号線と交差する複数のデータ信号線と、上記走査信号線と上記データ信号線との組み合わせ毎に設けられた画素とを有する表示装置に、入力される画像信号の１フレームを第１〜第ｎサブフレーム（ｎは２以上の整数）に時分割して画像を表示させる表示方法であって、
    各サブフレームの画像表示期間の先頭部分を含む一部と、当該サブフレームの１つ前のサブフレームの画像表示期間における後端部分を含む一部とを重複させ、かつ各サブフレームの画像表示期間における後端部分を含む一部と当該サブフレームの次のサブフレームの画像表示期間における先頭部分を含む一部とを重複させるとともに、各サブフレームにおいて表示画面の全走査信号線に対して階調表示用電圧を書き込む期間を入力される画像信号の１フレームの画像信号入力期間と等しくし、かつ、
    データ信号線に出力される階調表示用電圧の極性が反転するときに、隣接するデータ信号線間を所定期間だけ短絡させてから、極性反転後の階調表示用電圧を各データ信号線に出力し、
    上記第１〜第ｎサブフレームの各表示信号に応じた階調表示用電圧を、各画素に出力する階調表示用電圧の極性がフレーム毎に反転するように生成し、かつ、画像表示期間を重複させる各サブフレームの階調表示用電圧を、それら各サブフレームのうち最も後ろのサブフレームから前のサブフレームに向かう順で走査信号線を走査する毎に１サブフレーム分ずつ印加し、
    異なるサブフレームの画像表示期間を重複させるときに、奇数番目の走査信号線あるいは偶数番目の走査信号線を複数回続けて走査することを特徴とする表示方法。
16. 請求項１から１２のいずれか１項に記載の表示装置と、
    外部から入力された画像信号を上記表示装置に伝達するための信号入力手段とを備えていることを特徴とする表示モニター。
17. 請求項１から１２のいずれか１項に記載の表示装置を備えていることを特徴とするテレビジョン受像機。

Images