JP2004117758A - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2004117758A JP2004117758A JP2002280151A JP2002280151A JP2004117758A JP 2004117758 A JP2004117758 A JP 2004117758A JP 2002280151 A JP2002280151 A JP 2002280151A JP 2002280151 A JP2002280151 A JP 2002280151A JP 2004117758 A JP2004117758 A JP 2004117758A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- image
- pixel array
- signal
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】液晶表示装置のようなホールド型表示装置により、インパルス型の表示装置並みの高いコントラスト比でシャープな動画像を表示する。
【解決手段】表示装置（表示パネル）の画像表示領域に、その一端から他端に向けて複数の画素行が並設された２つの画素アレイを夫々の一端を隣接させて並設し、各々の画素アレイに設けられた複数の画素行を画素アレイの前記一端（前記画像表示領域の中央）から前記他端（前記画像表示領域の両端）に向けて順次選択する。２つの画素アレイには夫々映像信号駆動回路が設けられ、各々にて選択された画素行から順次画像信号を入力する。フレーム期間毎の画像データは画素アレイ毎に分けられ、夫々の映像信号駆動回路に転送される。フレーム期間毎に複数回繰り返される画像データ転送に対し、各画素アレイの画素行は複数回順次選択され、且つフレーム期間毎の画像信号が複数回入力される。
【選択図】 図１
【解決手段】表示装置（表示パネル）の画像表示領域に、その一端から他端に向けて複数の画素行が並設された２つの画素アレイを夫々の一端を隣接させて並設し、各々の画素アレイに設けられた複数の画素行を画素アレイの前記一端（前記画像表示領域の中央）から前記他端（前記画像表示領域の両端）に向けて順次選択する。２つの画素アレイには夫々映像信号駆動回路が設けられ、各々にて選択された画素行から順次画像信号を入力する。フレーム期間毎の画像データは画素アレイ毎に分けられ、夫々の映像信号駆動回路に転送される。フレーム期間毎に複数回繰り返される画像データ転送に対し、各画素アレイの画素行は複数回順次選択され、且つフレーム期間毎の画像信号が複数回入力される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、光源とこれから放射された光の透過量を制御して画像を表示する画素アレイとを備えた表示装置に係り、特に液晶表示装置の如く所定の期間毎に画素アレイに含まれる画素の光透過量を所望の値に保つ（ホールド型表示装置）において、この所定の期間内に、所望値にある画素の光透過量を一旦低下させてインパルス型の画像表示を行うに好適な表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
フレーム期間毎に入力される画像データに基づき、所定の期間（例えば、１フレーム期間に相当する長さの期間）内に複数の画素を透過する光を所望のレベルに保持（Ｈｏｌｄ）して画像を表示する表示装置として、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）が普及している。
【０００３】
一方、ブラウン管（Ｂｒａｕｎ Ｔｕｂｅ）に代表される陰極線管（Ｃａｔｈｏｄｅ−ｒａｙ Ｔｕｂｅ）は、上記画像データに応じて、これに備えられた複数の画素を上記所定期間内に順次瞬間的に（ｉｎｓｔａｎｔａｎｅｏｕｓｌｙ）発光させて画像を表示する。このため、夫々の画素から放射される光は上記所定期間内にて所望のレベルから概ね最小レベルへ減衰する。このような画素からの光放射量が変動する現象は、インパルス発光（Ｉｍｐｕｌｓｅ Ｅｍｉｓｓｉｏｎ）とも呼ばれ、陰極線管の如く動作する表示装置はインパルス型表示装置とも呼ばれる。これに対して、上述の液晶表示装置の如く動作する表示装置は、ホールド型表示装置（Ｈｏｌｄ−ｔｙｐｅ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）と呼ばれる。
【０００４】
このようなホールド型表示装置の動作を、アクティブ・マトリクス方式（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｓｃｈｅｍｅ）の液晶表示装置の一例にて説明する。この液晶表示装置は、複数の画素を二次元的又は行列（Ｍａｔｒｉｘ）状に配置された画素アレイ（ＰｉｘｅｌＡｒｒａｙ）を備え、夫々の画素には画素電極とこれに映像信号を供給するスイッチング素子（例えば、薄膜トランジスタ）が設けられる。映像信号は、例えば画面の縦方向（上下方向）に延びる複数のデータ線（Ｄａｔａ Ｌｉｎｅｓ、映像信号線とも呼ばれる）の一つからスイッチング素子を通して画素電極に供給される。スイッチング素子は、この複数のデータ線に交差して（例えば画面の横方向に）延びる複数のゲート線（Ｇａｔｅ Ｌｉｎｅｓ、走査信号線とも呼ばれる）の一つから所定の間隔で（例えば、フレーム期間毎に）走査信号を受けて、複数のデータ線の一つから画素電極に映像信号を供給する。従って、スイッチング素子は次の走査信号を受けるまで、画素電極を前の走査信号に応じてこれに供給した映像信号に基づく電位に保ち、この画素電極が設けられた画素の光透過量を所望の値に保つ。多くの液晶表示装置は光源又はこれを備えた光源ユニットを備え、これから放射される光を上記画素アレイにより調整し、そのユーザに画像を見せる。この光源ユニットのうち、画素アレイ（表示パネル、表示素子とも呼ばれる）の液晶表示装置のユーザ側に設けられるものはフロント・ライト・システム（Ｆｒｏｎｔ Ｌｉｇｈｔ Ｓｙｓｔｅｍ）とも呼ばれ、画素アレイの液晶表示装置ユーザからみて裏側に設けられるものはバック・ライト・システム（Ｂａｃｋ Ｌｉｇｈｔ Ｓｙｓｔｅｍ）とも呼ばれる。
【０００５】
液晶表示装置の１フレーム期間又はこれに応じた所定の期間内に複数の画素の光透過量を所望のレベルに保持する動作は、画素アレイを照射する上記光源又は光源ユニットからの光を画像表示に活かす上で好適である。しかし、表示すべき画像データが連続する複数のフレーム期間の間で変わる場合（例えば、動画像（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ）を表示する場合）、画面内にて表示される物体の輪郭が不明瞭になる所謂ぼやけ現象（Ｂｌｕｒｒｉｎｇ Ｐｈｅｎｏｍｅｎｏｎ）が生じる。このぼやけ現象は、動画ぼやけ（Ｍｏｔｉｏｎ Ｂｌｕｒ）として、液晶表示装置を利用したテレビジョン装置の動画質（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｑｕａｌｉｔｙ）を劣らせる。
【０００６】
液晶表示装置等のホールド型表示装置における上記ぼやけ現象は、連続する一対のフレーム期間（以下、第１のフレーム期間とこれに続く第２のフレーム期間として記す）に跨る画像表示動作にて次のように説明される。画面の縦方向に７６８個の画素（７６８本の画素行）が、画面の横方向に１０２４個の画素（１０２４本の画素列）が夫々並設されたＸＧＡ級の画素アレイを用い、第１のフレーム期間でその中央部を縦断する２０本の画素列を黒く、この左右に位置する他の画素列を白く表示して、画面上に縦方向に延びる１本の「黒線」を表示する。第２のフレーム期間では、黒く表示された画素列の側の５本を白く表示し、黒く表示された画素列の左側に並ぶ５本の画素列を黒く表示する。これにより、第１のフレーム期間から第２のフレーム期間に亘り、上記「黒線」が画素アレイ上を右から左へ移動する動画像が得られる。しかしながら、第１のフレーム期間で黒く表示された状態から第２のフレーム期間で白く表示される状態に移行する上記「黒線」の右側の画素列内の各画素の光透過率は、第２のフレーム期間にて白表示に相応しい値まで完全には上昇せず、また第１のフレーム期間で白く表示された状態から第２のフレーム期間で黒く表示される状態に移行する上記「黒線」の左側の画素列内の各画素の光透過率は、第２のフレーム期間にて黒表示に相応しい値まで完全には低下しない。これにより第１フレーム期間で２０本の画素列で表示された「黒線」は、第２フレーム期間にて１５本の黒い画素列とその左右に５本ずつ並ぶ灰色の画素列で表示され、その輪郭がぼやける。
【０００７】
このようにして生じる動画ぼやけは、第１のフレーム期間で画素に送られた映像信号（または、これに応じた量の電荷）の一部が、第２のフレーム期間にて画素に送られる映像信号（または、これに応じた量の電荷）に干渉する、いわば各画素における映像信号の履歴（Ｈｙｓｔｅｒｅｓｉｓ）に起因すると考えられる。また、液晶表示パネルを備えた表示装置においては、第１のフレーム期間から第２のフレーム期間に亘り画素毎に液晶層に印加される電界の変化に対して液晶分子の配向方位が充分に追従しないために動画ぼやけが生じるとも考えられる。
【０００８】
液晶表示装置における動画ぼやけを解消するための従来技術の一つとして、その画素アレイの新規な駆動方法が提案されている（例えば，特許文献１参照）。
【０００９】
また、液晶表示装置の動画ぼやけを解消する他の従来技術として、光源ユニットを備えた液晶表示装置の画素アレイと光源ユニットとの動作タイミングを調整しながら夫々を駆動させる新規な駆動方法（例えば、特許文献２）やこれに適した新規な駆動システム（例えば、特許文献３参照）も提案されている。
【００１０】
【特許文献１】
特開平１１−１０９９２１号公報、及びその対応米国特許公報第６３９６４６９号（図３）
【特許文献２】
特表平０８−５００９１５号公報、及びその対応米国特許公報第５９１２６５１号（図３）
【特許文献３】
特開２００２−６２５１８号公報（図５及び図６）
【００１１】
【発明が解決しようとする課題】
上記特許文献１（特開平１１−１０９９２１号公報）に開示される液晶表示装置の画素アレイは、画面（画像表示領域）の上下に二分割され、その分割された画素アレイには各々に設けられた画素群に映像信号を供給するデータ線駆動回路が個別に設けられる。この液晶表示装置は、上下に分割された画素アレイの各々のゲート線を１本ずつ、上下併せて２本毎に選択しながら夫々の画素アレイに設けたデータ線駆動回路から映像信号を供給する。このような液晶表示装置の駆動方法は、デュアルスキャン動作（Ｄｕａｌ Ｓｃａｎｎｉｎｇ Ｏｐｅｒａｔｉｏｎ）とも呼ばれる。このデュアルスキャン動作を１フレーム期間内に行いながら、２つの画素アレイの一方に表示画像に相当する信号（所謂映像信号）を、他方にブランキング画像（Ｂｌａｎｋｉｎｇ Ｉｍａｇｅ）を交互に入力する。ブランキング画像は、例えば画面（特許文献１の液晶表示装置では、分割された画素アレイの少なくとも一つ）の全域を黒又はこれに近い暗い色で概ね一様に表示して得られ、これにより映像信号に応じて画面に生じた輝度分布（これが画像を形成する）を均す動作はブランキング表示とも呼ばれる。
【００１２】
上記特許文献１に開示される液晶表示装置では、フレーム期間毎に、その表示画面の上下に分割された画素アレイの双方に、映像表示期間（映像表示ＯＮ期間）とブランキング表示期間（映像表示ＯＦＦ期間）とが宛がわれるため、１フレーム期間における映像の表示画面に保持される時間の比率が小さくなる。このようにフレーム期間毎にブランキング表示期間を設けることで、液晶表示装置の表示画面から光が間欠的に出射されるため、そのユーザはこれに表示される動画像をブラウン管なみの品質で享受できる。
【００１３】
一方、液晶表示装置は、これに備えられた画素アレイの個々の画素を発光させず、この画素アレイに入射する光の透過率（Ｔｒａｎｓｍｉｓｓｉｖｉｔｙ）を画素毎に変調して画像を表示する。液晶表示装置に限らず、その画素アレイ内の光透過率分布で画像を表示するホールド型の表示装置の中には、この画素アレイに光を照射する光源装置を備え、表示画像の輝度を高めるものが多い。特にテレビジョン装置に搭載される液晶表示装置では、光源装置が欠かせないと言っても過言ではない。
【００１４】
しかし、光源装置による画素アレイ（液晶表示パネル）への光照射は、特許文献１に記載されるブランキング表示を利用した動画像ぼやけ抑止効果を妨げる要因にもなる。液晶表示装置の場合、液晶層に含まれる液晶分子の全てをブランキング表示期間内に液晶層の光透過率を最小に抑える配向状態に到らせる難しさと、液晶分子の屈折率の異方性が原因とも考えられる黒色表示される画面（液晶層）からの光の漏れとが、動画像ぼやけの抑止を妨げる要因として考えられる。
【００１５】
光源装置を備えた表示装置に生じる上述の問題を解決すべく、フレーム期間毎に光源装置（光源）による画素アレイへの光照射を所定期間休止し又はその光の強度を弱めて、この表示装置のユーザに画面内の黒色表示領域をより黒く見せる技術は上記特許文献１のみならず、上記特許文献２（特表平５−５００９１５号公報）や上記特許文献３（特開２００２−６２５１８号公報）でも論じられている。
【００１６】
これらの特許文献に開示される技術に倣い光源装置を間欠的に駆動するとき、表示画像自体の輝度の低下が生じる。特にテレビジョン映像の表示においては、画面内の明るく表示される部分と暗く表示される部分との輝度の差で決まるコントラスト比がその画像品質を決める。従って、これらの従来技術を参照してもなお、動画像表示におけるぼやけ現象の抑止とコントラスト比の確保とを両立させるという課題が残る。
【００１７】
【課題を解決するための手段】
本発明による表示装置の一例は、以下の如く記述される。
【００１８】
（１）表示装置は、その画像表示領域に第１の画素アレイ及び第２の画素アレイが並設された表示パネル、この表示パネルの前記第１の画素アレイに画像信号を入力する第１の映像信号駆動回路及び前記第２の画素アレイに画像信号を入力する第２の映像信号駆動回路、及び前記第１の映像信号駆動回路に前記第１の画素アレイに対応した第１画像データを前記第２の映像信号駆動回路に前記第２の画素アレイに対応した第２画像データをフレーム期間毎に夫々転送し且つ第１の画素アレイと第２の画素アレイの動作タイミングを制御する表示制御部を備える。
【００１９】
（２）前記第１画素アレイには前記第２画素アレイに隣接するその一端から前記画像表示領域の一端に向けて複数の画素行が、前記第２画素アレイには前記第１画素アレイに隣接するその一端から画像表示領域の他端に向けて複数の画素行が、夫々並設される。画素行はラインとも呼ばれ、アクティブ・マトリクス駆動される表示装置では、この画素行に含まれる複数の画素に夫々備えられたスイッチング素子が１本の走査信号線で選択されて、これらの画素に画像信号が入力される。
【００２０】
（３）前記表示制御部は、前記フレーム期間毎に前記第１の画像データを前記第１の映像信号駆動回路に前記第２の画像データを前記第２の映像信号駆動回路に夫々複数回転送し、且つ第１画像データ及び第２画像データの転送毎に前記第１画素アレイ及び前記第２画素アレイの夫々に設けられた前記複数の画素行を前記第１画素アレイの一端及び前記第２画素アレイの一端から夫々順次選択する。例えば、表示パネルの画像表示領域で見たとき、前記画素行は、画像表示領域の中央部からその周縁（上端及び下端）に向けて順次選択される。
【００２１】
（４）前記第１の映像信号駆動回路は第１画像データの転送毎に前記第１画素アレイに並設された前記画素行の夫々に選択された順に画像信号を、前記第２の映像信号駆動回路は第２画像データの転送毎に前記第２画素アレイに並設された前記画素行の夫々に選択された順に画像信号を夫々入力する。換言すれば、表示パネルには画素アレイ毎に映像信号駆動回路が夫々設けられ、夫々の画素アレイには個別に画像信号が入力される。
【００２２】
以上に述べた本発明による表示装置は、例えば、以下の構造や機能を備える。
【００２３】
（５）前記表示制御部は、前記フレーム期間毎に前記第１画像データ及び前記第２画像データの転送毎に前記第１画素アレイの前記画素行及び前記第２画素アレイの前記画素行を順次選択した後に、第１画素アレイの画素行と第２画素アレイの画素行とを、夫々前記第１画素アレイの一端及び前記第２画素アレイの一端から少なくとも１回順次選択する。
【００２４】
前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路は、前記表示制御部が前記第１画素アレイの画素行と前記第２画素アレイの画素行とを少なくとも１回順次選択する期間に、ブランキング信号を該第１画素アレイ及び該第２画素アレイの夫々の画素行に選択された順に入力する。
【００２５】
このブランキング信号は、例えば、前記第１画素アレイ及び前記第２画素アレイの夫々の輝度を前記第１画像データ及び前記第２画像データに応じた前記画像信号の入力による輝度以下に減衰させる。
【００２６】
（６）前記表示制御部は、前記フレーム期間毎に前記表示パネルで表示すべき画像データを格納するメモリを備え、この画像データをフレーム期間毎に前記第１画像データ及び前記第２画像データに分けて前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路に夫々複数回転送する。
【００２７】
また、前記第１の映像信号駆動回路が前記第１画素アレイに画像信号を入力する複数の第１駆動回路群からなり、前記第２の映像信号駆動回路が前記第２画素アレイに画像信号を入力する複数の第２駆動回路群からなるとき、前記表示制御部は、前記第１画像データを前記第１駆動回路群毎に分けて、前記第２画像データを前記第２駆動回路群毎に分けて、該第１駆動回路群及び該第２駆動回路群の夫々に転送する。
【００２８】
（７）前記表示装置は、前記第１画素アレイの前記画素行の夫々を選択する第１走査信号駆動回路と前記第２画素アレイの前記画素行の夫々を選択する第２走査信号駆動回路とを備える。前記表示制御部は、前記第１走査信号駆動回路及び前記第２走査信号駆動回路の夫々に走査タイミング信号を入力し、これに呼応して、前記第１画素アレイの前記画素行のＮ本（Ｎは自然数）が前記第１画素アレイの一端から前記画像表示領域の一端に向けて選択され、且つ前記第２画素アレイの前記画素行のＮ本が前記第２画素アレイの一端から前記画像表示領域の他端に向けて選択される。
【００２９】
以上に述べた本発明による表示装置とこれに追加される種々の構造又は機能は、ホールド型の表示装置全般に適用できる。
【００３０】
本発明による表示装置を液晶表示装置として具現化する場合、例えば、以下の構造や機能も備わる。
【００３１】
（８）前記第１走査信号駆動回路及び前記第２走査信号駆動回路が、前記フレーム期間にて連続する２回の前記第１画像データ転送及び前記第２画像データ転送に対して、前記第１画素アレイの前記画素行及び前記第２画素アレイの前記画素行を前記走査タイミング信号に呼応して夫々１本ずつ選択するとき、前記第１の映像信号駆動回路は前記２回の第１画像データ転送に対応して第１画素アレイに入力する画像信号の基準電圧に対する極性を前記走査タイミング信号に呼応して反転し、また前記第２の映像信号駆動回路は前記２回の第２画像データ転送に対応して第２画素アレイに入力する画像信号の基準電圧に対する極性を、前記走査タイミング信号に呼応して反転する。さらに、第１の映像信号駆動回路及び第１の映像信号駆動回路は、前記第１画素アレイ及び前記第２画素アレイの夫々の画素行に入力される画像信号の基準電圧に対する極性を前記２回の第１画像データと第２画像データとの転送の一方と他方とで反転する。
【００３２】
（９）前記第１走査信号駆動回路及び前記第２走査信号駆動回路は、前記フレーム期間にて連続する２回の前記第１画像データ転送及び前記第２画像データ転送の一方に対して前記第１画素アレイの前記画素行の隣接する２本と前記第２画素アレイの前記画素行の隣接する２本とを第１画素アレイ及び第２画素アレイの一端から前記走査タイミング信号に呼応して順次選択する。また、この連続する２回の前記第１画像データ転送及び前記第２画像データ転送の他方に対して、第１画素アレイの一端に最も近い画素行と第２画素アレイの一端に最も近い画素行とを１本ずつ選択した後、第１画素アレイの残りの画素行と第２画素アレイの残りの画素行から隣接する２本を夫々第１画素アレイ及び第２画素アレイの一端から前記走査タイミング信号に呼応して選択する。このとき、前記第１の映像信号駆動回路は第１画素アレイに入力する画像信号の基準電圧に対する極性を、前記２回の第１画像データ転送及び第２画像データ転送の前記一方と前記他方とで反転する。
【００３３】
（１０）前記第１走査信号駆動回路及び前記第２走査信号駆動回路は、前記フレーム期間にて、前記第１画像データ転送及び第２画像データ転送の複数回の伝送に対する前記第１画素アレイの画素行及び前記第２画素アレイの画素行を夫々選択する複数回の工程を繰り返した後、第１画素アレイの画素行と第２画素アレイの画素行とを、夫々前記第１画素アレイの一端及び前記第２画素アレイの一端から複数本ずつ前記走査タイミング信号に呼応して順次選択する工程を２回繰り返す。言わば、第１画像データ転送及び第２画像データ転送に関係のない画素行選択が２回繰り返される。一方、前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路は、前記第１画素アレイの画素行と前記第２画素アレイの画素行とが複数本ずつ選択される２回の工程にてブランキング信号を第１画素アレイ及び第２画素アレイの夫々の画素行に選択された順に入力する。また、前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路は、このブランキング信号の基準電位に対する極性を、第１画素アレイの画素行と第２画素アレイの画素行とが複数本ずつ選択される２回の工程の一方と他方とで反転する。
【００３４】
このブランキング信号は、例えば、前記第１画素アレイ及び前記第２画素アレイを備えた前記液晶表示パネルの光透過率を前記第１画像データ及び前記第２画像データに応じた前記画像信号の入力による光透過率以下に減衰させる。
【００３５】
上述した本発明による液晶表示装置に、その液晶表示パネルに光を照射する光源装置を加えると、例えば、以下の構造や機能も備わる。
【００３６】
（１１）前記表示制御部は、前記フレーム期間毎の前記第１画素アレイ及び前記第２画素アレイへの前記ブランキング信号入力に応じて前記液晶表示パネルへの光照射量を弱めるように前記光源装置を制御する。前記光源装置は、例えば消灯状態になる。
【００３７】
（１２）前記液晶表示パネルの光透過率がノーマリ・ブラック・モードで変調されるときは、前記表示制御部は、前記フレーム期間毎の前記第１画像データ転送及び第２画像データ転送の１回目に対する前記第１画素アレイ及び前記第２画素アレイへの前記画像信号入力の終了時刻以降に前記液晶表示パネルへの光照射量を強めるように前記光源装置を制御する。例えば、このタイミングで消灯状態にある光源装置が点灯状態に遷移する。
【００３８】
（１３）前記液晶表示パネルの光透過率はノーマリ・ホワイト・モードで変調されるときは、前記表示制御部は、前記フレーム期間の前記第１画像データ転送及び第２画像データ転送の１回目に対する前記第１画素アレイ及び前記第２画素アレイへの前記画像信号入力の終了時刻からこのフレーム期間の１／２が経過した時刻までの間に前記液晶表示パネルへの光照射量を強め（例えば、光源装置の点灯を開始し）、このフレーム期間の終了時刻以前に液晶表示パネルへの光照射量を弱める（例えば、光源装置を消灯する）ように前記光源装置を制御する。
【００３９】
本発明による表示装置の駆動方法の一例では、
Ｍ本（Ｍは、自然数）の画素行（ラインとも呼ばれる）が第１の方向に並設された画像表示領域を有し、Ｍ本の画素行の各々には画像表示領域の一端から順に１番目乃至Ｍ番目のアドレスが付され、画素行の各々は前記第１の方向に交差する第２の方向に並ぶ複数の画素を含み、且つ前記画素行の各々はタイミング信号に呼応して選択される毎に選択された画素行に含まれる複数の画素には夫々画像信号が入力される表示パネルを備えた表示装置を用い、
前記画像表示領域を前記画素行の前記１番目からＮ番目（Ｎは、Ｍより小さい自然数）に到るアドレスを付されたＮ本からなる第１画素アレイと（Ｎ＋１）番目から前記Ｍ番目に到るアドレスを付された（Ｍ−Ｎ）本からなる第２画素アレイとに分け、且つ前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とを夫々選択し且つ選択された該第１画素アレイの画素行と該第２画素アレイの画素行との各々に夫々に応じた画像信号を入力して１フレーム期間の画像表示する工程が以下の如く行われる。
【００４０】
（１）前記画像表示工程は、前記１フレーム期間に第１画像信号入力期間とこれに続く第２画像信号入力期間とを含み、且つ第１画像信号入力期間及び第２画像信号入力期間の夫々において前記第１画素アレイの画素行選択及び前記第２画素アレイの画素行選択は走査開始信号に呼応して開始される。
【００４１】
（２）前記第１画像信号入力期間及び前記第２画像信号入力期間の一方では、前記第１画素アレイに属する前記画素行の（Ｎ−２ｎ）番目（ｎは整数で０以上）及び（Ｎ−１−２ｎ）番目のアドレスを付された２本と、前記第２画素アレイに属する前記画素行の（Ｎ＋１＋２ｎ）番目及び（Ｎ＋２＋２ｎ）番目のアドレスを付された２本とが、前記タイミング信号に呼応して且つ前記ｎが順次、０，１，２，…と増加させるように選択される。
【００４２】
（３）前記第１画像信号入力期間及び前記第２画像信号入力期間の他方では、前記走査開始信号に呼応して前記第１画素アレイの前記Ｎ番目のアドレスを付された１本の画素行と前記第２画素アレイの前記（Ｎ＋１）番目のアドレスを付された１本の画素行とが夫々選択され、次に前記第１画素アレイに属する前記画素行の（Ｎ−１−２ｎ）番目及び（Ｎ−２−２ｎ）番目のアドレスを付された２本と、前記第２画素アレイに属する前記画素行の（Ｎ＋２＋２ｎ）番目及び（Ｎ＋３＋２ｎ）番目のアドレスを付された２本とが、前記タイミング信号に呼応し且つ前記ｎを順次、０，１，２，…と増加させるように選択される。
【００４３】
上述した本発明による表示装置の駆動方法には、次のような工程や条件を付加してもよい。
【００４４】
（４）前記第１画像信号入力期間に前記Ｍ本の画素行に入力される前記画像信号の基準電圧に対する極性を、前記第２画像信号入力期間にＭ本の画素行に入力される前記画像信号の前記基準電圧に対する極性とは異ならせる。
【００４５】
（５）前記第１画像信号入力期間及び前記第２画像信号入力期間の前記一方にて、前記画素行の（Ｎ−２ｎ）番目及び（Ｎ−１−２ｎ）番目のアドレスを付された２本に該（Ｎ−１−２ｎ）番目の画素行に対応した画像信号を、前記画素行の（Ｎ＋１＋２ｎ）番目及び（Ｎ＋２＋２ｎ）番目のアドレスを付された２本に該（Ｎ＋２＋２ｎ）番目の画素行に対応した画像信号を前記タイミング信号に呼応して夫々入力し、
前記第１画像信号入力期間及び前記第２画像信号入力期間の前記他方にて、前記Ｎ番目の画素行にこのＮ番目の画素行に対応した画像信号を、前記（Ｎ＋１）番目の画素行にこの（Ｎ＋１）番目の画素行に対応した画像信号を夫々入力した後、前記画素行の（Ｎ−１−２ｎ）番目及び（Ｎ−２−２ｎ）番目のアドレスを付された２本に（Ｎ−２−２ｎ）番目の画素行に対応した画像信号を、前記画素行の（Ｎ＋２＋２ｎ）番目及び（Ｎ＋３＋２ｎ）番目のアドレスを付された２本に前記（Ｎ＋３＋２ｎ）番目の画素行に対応した画像信号を前記タイミング信号に呼応して夫々入力する。
【００４６】
例えば、前記Ｎが偶数の場合、前記第１画像信号入力期間及び前記第２画像信号入力期間の前記一方では、第１画素アレイにはその奇数番目の画素行に対応する画像信号が、第２画素アレイにはその偶数番目の画素行に対応する画像信号が夫々入力され、この第１画像信号入力期間及び前記第２画像信号入力期間の前記他方では、第１画素アレイにはその偶数番目の画素行に対応する画像信号が、第２画素アレイにはその奇数番目の画素行に対応する画像信号が夫々入力される。
【００４７】
（６）前記１フレーム期間にて、前記第１画像信号入力期間及び前記第２画像信号入力期間の後に、前記Ｍ本の画素行に前記画像信号に代えてブランキング信号を入力するブランキング信号入力期間を含ませる。
【００４８】
このブランキング信号入力期間には、第１ブランキング信号入力期間とこれに続く第２ブランキング信号入力期間とが含まれる。第１ブランキング信号入力期間でＭ本の画素行に入力されるブランキング信号の前記基準電圧に対する極性は、第２ブランキング信号入力期間でＭ本の画素行に入力されるブランキング信号の基準電圧に対する極性と異なる。第１ブランキング信号入力期間及び第２ブランキング信号入力期間の夫々は、前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とを夫々ｍ本（ｍは２以上の自然数）ずつ、Ｎ番目及び（Ｎ＋１）番目の画素行を含む２ｍ本から前記第１の方向沿いに順次選択される。
【００４９】
このブランキング信号は、Ｍ本の画素行に夫々含まれる前記複数の画素の輝度を最小又はこれに近いレベルにする電圧信号で、例えば、前記表示画面全域を黒く表示させる画像信号の一種とも見なせる。
【００５０】
（７）前記１フレーム期間の、前記第１画像信号入力期間及び前記第２画像信号入力期間の後に、前記Ｍ本の画素行の各々に画素行に応じた画像信号を順次入力する第３画像信号入力期間及びこれに続く第４画像信号入力期間を含ませる。
【００５１】
前記第３画像信号入力期間及び前記第４画像信号入力期間の夫々では、前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とが１本ずつ、Ｎ番目及び（Ｎ＋１）番目の画素行を含む２本から前記第１の方向沿いに順次選択される。前記画素行に夫々入力される前記画像信号の前記基準電圧に対する極性は前記タイミング信号に呼応して前記選択された画素行毎に反転される。また、前記第３画像信号入力期間にて各画素行に入力される画像信号の前記基準電圧に対する極性は、前記第４画像信号入力期間にて各画素行に入力される画像信号の前記基準電圧に対する極性と異なる。
【００５２】
前記１フレーム期間にて、この第３画像信号入力期間及び第４画像信号入力期間の終了後、上述の第１ブランキング信号入力期間とこれに続く第２ブランキング信号入力期間とによる第１画素アレイ及び第２画素アレイへのブランキング信号入力を行ってもよい。
【００５３】
なお、前記自然数：Ｍは前記表示パネルの垂直解像度を示す数値で、例えば、ＶＧＡ級やＷＶＧＡ級の表示パネルではＭ＝４８０、ＸＧＡ級やＷＸＧＡ級の表示パネルではＭ＝７６８、ＳＸＧＡ級の表示パネルではＭ＝１０２４、ＵＸＧＡ級やＷＵＸＧＡ級の表示パネルではＭ＝１２００となる。換言すれば、前記Ｍ本の画素行には、画像表示に直接関与しない所謂ダミーの画素行は含まれない。前記自然数：Ｎは、例えば、前記自然数：Ｍの１／４乃至３／４の範囲から選ばれるにある。また、前記自然数：Ｍが偶数のとき、前記自然数：Ｎは、例えば自然数：Ｍ／２となる。
【００５４】
以上に記した本発明の作用並びに効果、及びその望ましき実施形態の詳細に関しては、後述の説明で明らかになろう。
【００５５】
【発明の実施の形態】
以下、本発明の具体的な実施形態を、本発明による液晶表示装置とこれに関連する図面を参照して説明する。以下の説明にて参照する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００５６】
＜実施例１＞
〔１．表示装置の概要〕
図１は、本発明による液晶表示装置の構成を概念的に示したブロック図である。
【００５７】
本実施例の液晶表示装置は、液晶表示モジュール（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ＤｉｓｐｌａｙＭｏｄｕｌｅ）とも呼ばれ、図１に示す如く、液晶表示パネル（表示パネル）１００を含む表示素子部、タイミング・コントローラ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）１１０と呼ばれる回路を含む表示制御部、及びバック・ライト・システム（又はフロント・ライト・システム）１１８を含む光源部という３つのセクションに分けられる。
【００５８】
表示素子部は、表示パネルの面に複数の画素を２次元的に配置してなる画素アレイを備え、この画素アレイに表示装置（表示モジュール）に入力された画像情報を表示する。液晶表示装置に代表されるフラット・パネル・ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）の多くでは、表示パネル１００が画素アレイと等価であるとみなされる。表示装置の雰囲気から画素アレイに入射する光を各画素で反射させて画像表示する反射型の液晶表示装置や、画素アレイ内の各画素に発光領域を設け、その発光現象により画像表示するエレクトロルミネセンス・アレイ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ Ａｒｒａｙ）や電界放射型表示素子（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ−ｔｙｐｅ Ｄｉｓｐｌａｙ Ｅｌｅｍｅｎｔ）では、この表示素子部（画素アレイ）で表示装置に入力された画像情報をそのユーザに見せる（可視化する）ことができる。しかし、本実施例の液晶表示装置は所謂「透過型」であるため、上記光源部からの光で画素アレイを照射しない限り、表示装置のユーザは画素アレイに表示される画像を見れない。
【００５９】
本実施例による液晶表示装置では、その表示パネル１００（ユーザから見た「画面」）が画素アレイＡ（画面の上側）１０１と画素アレイＢ（画面の下側）１０２とを含む。それぞれの画素アレイ１０１，１０２には、図１の横方向（第１の方向）沿いに延び且つ縦方向（第１の方向に交差する第２の方向）沿いに並ぶ複数の走査信号線と、縦方向沿いに延び且つ横方向沿いに並ぶ複数の映像信号線とが設けられている。これらの信号線の具体的な配置及び機能は、図２を参照して後述し、図１での表示は省略する。
【００６０】
表示パネル１００の画面（画像表示領域）は、２つの画素アレイ１０１，１０２を縦方向（走査信号線の並設方向、又は映像信号線の延伸方向）沿いに並べて形成される。例えば、画面の垂直解像度：Ｍ（Ｍは自然数）の表示パネル１００では、画素アレイＡ（上側画素アレイ）１０１の画像表示領域に１番目からＮ番目（Ｎは上記のＭより小さい自然数）までのＮ本の走査信号線が、画素アレイＢ（下側画素アレイ）１０２の画像表示領域に（Ｎ＋１）番目からＭ番目までの（Ｍ−Ｎ）本の走査信号線が、夫々並設される。例えば、ＸＧＡ級の精細度の表示パネル１００（Ｍ＝７６８）にて、１番目から４００番目までの４００本の走査信号線（画素行）を画素アレイ１０１の画像表示領域に、４０１番目から７６８番目までの３６８本の走査信号線（画素行）を画素アレイ１０２の画像表示領域に設ける。なお、ここに記した走査信号線の数は、夫々の画素アレイの画像表示領域周縁に配置した所謂ダミー走査信号線を含まない。
【００６１】
画素アレイ１０１，１０２の夫々の画像表示領域には、映像信号線が例えば同じ本数で並設されるが、用途に応じてはいずれかの画素アレイの映像信号線数を他のそれより少なくしても、多くしてもよい。双方の画素アレイの画像表示領域に同数の映像信号線を設けた場合、画素アレイＡの映像信号線と画素アレイＢの映像信号線とは、譬え同じ番地（例えば、図１の左端を基準として）に位置しても電気的に分離されている。
【００６２】
上述のように、本実施例の表示パネル１００は、言わば個別に表示パネルの機能を備えた２つの画素アレイ１０１，１０２を備えるため、画素アレイ１０１，１０２の各々には上記映像信号線に画像信号を出力する映像信号駆動回路と、この画像信号が入力される画素行をこれに対応した上記走査信号線に走査信号を出力して選択する走査信号駆動回路とが個別に設けられる。画素アレイＡ（上側画素アレイ）１０１には、上記１番目からＮ番目の走査信号線に対応するＮ本の画素行を選択する（走査信号線に選択信号を入力する）走査信号駆動回路１０３と、これにより選択された画素行に含まれる画素の夫々に画像信号を供給する映像信号駆動回路１０５，１０６が設けられている。画素アレイＢ（下側画素アレイ）１０２には、上記（Ｎ＋１）番目からＭ番目の走査信号線に対応する（Ｍ−Ｎ）本の画素行を選択する走査信号駆動回路１０４と、これにより選択された画素行に含まれる画素の夫々に画像信号を供給する映像信号駆動回路１０７，１０８が設けられている。
【００６３】
表示制御部は、タイミング制御回路（タイミング・コンバータ）１１０とこれから上記走査信号駆動回路１０３，１０４及び上記映像信号駆動回路１０５〜１０８に到る信号供給バス（Ｓｉｇｎａｌ Ｓｕｐｐｌｙ Ｂｕｓ Ｌｉｎｅ）１１１〜１１６とを含む。本実施例の液晶表示装置では、例えばコンピュータのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、テレビジョン装置の受信機、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）のデコーダ（Ｄｅｃｏｄｅｒ）等から転送される画像情報（映像情報）をタイミング制御回路１１０で受信し、これをタイミング制御回路１１０（又はその周辺回路）にて表示パネル１００での画像表示に適した画像データ（映像データ）に変換して信号供給バス１１３〜１１６に通し、映像信号駆動回路１０５〜１０８へ転送する。タイミング制御回路１１０が液晶表示装置の外部から受ける上記画像情報には、画像データやこれを伝送するタイミング信号（表示装置から見て「外部クロック」とも呼ぶ）が含まれる。
【００６４】
タイミング制御回路１１０は、これから出力される画像データを上記映像信号駆動回路１０５〜１０８の各々に設けられたラッチ回路にラッチするタイミングを制御するクロック（ラッチクロック）、映像信号駆動回路１０５〜１０８にてラッチされた画像データを画素アレイＡや画素アレイＢの画素（画素行）に供給するタイミングを制御するクロック（走査クロック）、及び画素アレイＡ及び画素アレイＢにおける表示画像を更新するタイミングを制御するクロック（フレーム開始信号）というような表示制御信号も生成する。このため、タイミング制御回路１１０は、表示制御回路とも呼ばれる。上記走査クロック及び上記フレーム開始信号は信号供給バス１１１，１１２を通して走査信号駆動回路１０３，１０４へ転送され、上記ラッチクロックは信号供給バス１１３〜１１６を通して映像信号駆動回路１０５〜１０８へ転送される。走査クロックやフレーム開始信号は、必要に応じて映像信号駆動回路１０５〜１０８にも転送するとよい。
【００６５】
本実施例では、画素アレイＡ（上側画素アレイ）１０１に設けた２つの映像信号駆動回路（Ａ１，Ａ２）１０５，１０６とタイミング制御回路１１０とを信号供給バス１１３，１１４で個別に接続し、画素アレイＢ（下側画素アレイ）１０２に設けた２つの映像信号駆動回路（Ｂ１，Ｂ２）１０７，１０８とタイミング制御回路１１０とを信号供給バス１１５，１１６で個別に接続する。このため、表示パネルに入力すべき画像データは、タイミング制御回路１１０から、その画像表示領域に含まれる全画素数の１／４毎に信号供給バス１１３〜１１６の夫々を通して、映像信号駆動回路１０５〜１０８の夫々に並行して転送される。また、上述のようにラッチクロックも信号供給バス１１３〜１１６を通して映像信号駆動回路１０５〜１０８に夫々転送される。従って、本実施例の表示装置では、表示パネル１００の画面（画像表示領域）全体での画像形成に必要な画像データが、例えば１フレーム期間の１／４ほどの時間で表示制御部から表示素子部へ高速で転送できる。
【００６６】
このようにして本実施例の画素アレイＡに設けた２つの映像信号駆動回路Ａ１，Ａ２及び画素アレイＢに設けた２つの映像信号駆動回路Ｂ１，Ｂ２に並行して取り込まれた画像データは、走査信号駆動回路Ａ，Ｂ（１０３，１０４）から画素アレイＡ，Ｂ（１０１，１０２）への並行した走査信号入力に呼応して、それぞれの画素行に画像信号として順次供給される。走査信号の画素アレイＡ，Ｂ（１０１，１０２）への入力に応じて、画素アレイＡに配置された画素行の少なくとも１本と画素アレイＢに配置された画素行の少なくとも１本とが選択されるため、表示パネル１００には４つの映像信号駆動回路Ａ１，Ａ２，Ｂ１，Ｂ２（１０５，１０６，１０７，１０８）から同時に画像信号が入力される。このため、表示制御部から表示素子部へ高速転送された画像データは、表示素子部にて即座に表示画像に変換される。従って、本実施例の液晶表示装置では、これに１フレーム期間で入力される画像情報を、その１／４の時間で液晶表示パネル１００の全域に表示することもできる。
【００６７】
光源部は、例えば冷陰極蛍光ランプ（Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ）を光源として備えた光源ユニット１１８、この光源を駆動する（点灯電力を生成する）インバータ回路１０９、及びこのインバータ回路１０９から光源ユニット１１８に駆動電力を供給する電源線１１９を含む。上記冷陰極蛍光ランプの如き光源は、表示パネル１００に対向させて配置しても、導光板（図示せず）を通して表示パネル１００に光を照射するように配置してもよい。
【００６８】
本実施例では、この光源部における光源（例えば、冷陰極蛍光ランプ）を上記タイミング制御回路１１０にて生成される表示制御信号に応じて間欠的に駆動し、又はその点灯輝度を変調する。そのため、光源の点灯輝度を調整するインバータ回路１０９とタイミング制御回路１１０とは信号供給バス１１７にて接続され、タイミング制御回路１１０から供給される制御信号に応じて光源の輝度を制御する。タイミング制御回路１１０からインバータ回路１０９に送られる制御信号は、このインバータ回路１０９の制御のためにタイミング制御回路１１０で生成しても、又は既にタイミング制御回路１１０で生成された上述の走査クロックやフレーム開始信号に置き換えてもよい。従って、光源部の点灯タイミング又は点灯輝度の変調も表示制御部により制御される。
【００６９】
図２は、本実施例のアクティブ・マトリクス型の液晶表示装置の画像表示領域をなす画素アレイ１０１、１０２の内部等価回路を示す。画素アレイ１０１，１０２のいずれにも、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，以後ＴＦＴとも称する）２０１、液晶容量２０３、並びにこれに印加される電界を保持する容量成分（保持容量）２０２を備えた複数の画素が２次元的に配列される。
【００７０】
画素アレイＡ，Ｂ（１０１，１０２）の夫々には、本実施例の表示装置における表示素子部の説明にて述べたように、表示画面の横方向（第１方向）沿いに延び且つ縦方向（第１の方向に交差する第２の方向）沿いに複数本の走査信号線２０５が並設される。本実施例では、図１に示す表示パネル１００の画像表示領域にｍ本（ｍは２以上の偶数）の走査信号線が配置され、図２に示す如く、これらの走査信号線の（ｍ／２）本が表示パネル１００の画面上側の画像表示を担う画素アレイＡ（１０１）に、その残りの（ｍ／２）本が表示パネル１００の画面下側の画像表示を担う画素アレイＢ（１０２）に夫々設けられる。よって、表示パネル１００の画像表示領域の上端に位置する１番目の走査信号線からその下端に位置するｍ番目の走査信号線２０５のうち、１番目から（ｍ／２）番目に到る（ｍ／２）本は画素アレイＡ（１０１）に並設され、その夫々はＡＧ（１）からＡＧ（ｍ／２）に到るアドレスが順次付されて識別される。また、表示パネル１００の画像表示領域の下半分に配置される（ｍ／２＋１）番目から画面下端のｍ番目は画素アレイＢ（１０２）に並設され、その夫々はＢＧ（ｍ／２）からＢＧ（１）に到るアドレスが順次付されて識別される。画素アレイＡ（１０１）の走査信号線：ＡＧ（１）乃至ＡＧ（ｍ／２）には図１の走査信号駆動回路Ａ（１０３）から走査信号（電圧信号）が印加され、画素アレイＢ（１０２）の走査信号線：ＢＧ（ｍ／２）乃至ＢＧ（１）には図１の走査信号駆動回路Ｂ（１０４）から走査信号（電圧信号）が印加される。
【００７１】
一方、画素アレイＡ，Ｂ（１０１，１０２）の夫々には、本実施例の表示装置における表示素子部の説明にて述べたように、表示画面の縦方向（上記第２の方向）沿いに延び且つ横方向（上記第１の方向）沿いに複数本の映像信号線２０４が並設される。本実施例では、図１に示す表示パネル１００の画像表示領域にｎ本（ｎは２以上の自然数）の映像信号線が配置され、図２に示す如く、これらの映像信号線は、画素アレイＡ（１０１）及び画素アレイＢ（１０２）に個別に設けられる。画素アレイＡ（１０１）に並設されるｎ本の映像信号線２０４には、図１に示す表示パネル１００の画像表示領域左端からＡＤ（１）からＡＤ（ｎ）に到るアドレスが順次付され、画素アレイＢ（１０２）に並設されるｎ本の映像信号線２０４にもこの画像表示領域左端からＢＤ（１）からＢＤ（ｎ）に到るアドレスが順次付される。画素アレイＡに設けられた映像信号線ＡＤ（ｘ）（ｘは、１乃至ｎの範囲にある任意の自然数）と画素アレイＢに設けられた映像信号線ＢＤ（ｘ）とは、ともに表示パネルの画像表示領域の左端からｘ番目の映像信号線として機能するが、互いに電気的に分離される。従って、映像信号線ＡＤ（ｘ）と映像信号線ＢＤ（ｘ）とに異なる電圧を同時に印加することができる。画素アレイＡ（１０１）の映像信号線ＡＤ（１）乃至ＡＤ（ｎ）のうち、本実施例では図示せざるも映像信号線ＡＤ（１）乃至ＡＤ（ｎ／２）には図１の映像信号駆動回路Ａ１（１０５）から、映像信号線ＡＤ（ｎ／２＋１）乃至ＡＤ（ｎ）には図１の映像信号駆動回路Ａ２（１０６）から、映像信号が夫々供給される。また、画素アレイＢ（１０１）の映像信号線ＢＤ（１）乃至ＢＤ（ｎ）のうち、本実施例では図示せざるも映像信号線ＢＤ（１）乃至ＢＤ（ｎ／２）には図１の映像信号駆動回路Ｂ１（１０７）から、映像信号線ＢＤ（ｎ／２＋１）乃至ＢＤ（ｎ）には図１の映像信号駆動回路Ｂ２（１０８）から、画像信号が夫々供給される。
【００７２】
図２にて、画素アレイ１０１，１０２に二次元的に設けられた画素は、映像信号線２０４を通して供給される画像信号を各々に設けられた上記薄膜トランジスタ２０１のドレイン領域で受け、この薄膜トランジスタ２０１のゲート電極に走査信号線２０５から選択電圧（例えば、ゲート選択パルスとも呼ばれる電圧パルス）が印加されることにより、この画像信号に応じた電圧を液晶容量２０３に印加する。このため、画素アレイ１０１，１０２にそれぞれ配置された画素群は、これに画像信号を供給する映像信号線２０４毎にｎ本の画素列（Ｐｉｘｅｌｓ Ｃｏｌｕｍｎ）を形成し、また、これを走査信号にて選択する走査信号線２０５毎に（ｍ／２）本の画素行（Ｐｉｘｅｌｓ Ｒｏｗ）を形成する。従って、図１に示す表示パネル１００には、その縦方向（上記第２の方向）沿いにｍ本の画素行が並び、その横方向（上記第１の方向）沿いにｎ本の画素列が並ぶ、言わば「ｍ×ｎのマトリクス・アレイ」が形成される。これらの画素行及び画素列に応じて各画素に設けられた液晶容量２０３は表示パネル１００の面内に二次元的に配置され、表示パネル１００面内の光透過率は液晶容量２０３のそれぞれへの印加電圧（画像信号）により画素毎に所定の値に設定される。
【００７３】
薄膜トランジスタ２０１は、それぞれの画素の液晶容量２０３（換言すれば、この画素に対応する液晶層）が示す光透過率を制御する能動素子（Ａｃｔｉｖｅ Ｅｌｅｍｅｎｔ）であり、この能動素子は表示パネル１００に応じてダイオード等にも置き換えられる。この能動素子は、画素行の選択に関ることから、スイッチング素子とも呼ばれる。薄膜トランジスタ２０１は、そのソース領域とドレイン領域との間に設けられたチャネル（Ｃｈａｎｎｅｌ）の電荷の移動を、ゲートからチャネルに電界を印加して制御する電界効果型トランジスタの構造を持つ。従って、薄膜トランジスタ２０１を備えた画素を二次元的に配置してなる表示装置において、そのドレイン領域に画素信号を供給する映像信号線をドレイン線、この映像信号線へ画像信号を出力する映像信号駆動回路をドレイン駆動回路、そのゲート（ゲート電極）に走査信号を印加する走査信号線をゲート線、この走査信号線へ走査信号を出力する走査信号駆動回路をゲート駆動回路とも呼ぶ。なお、図１において、映像信号駆動回路１０５，１０６，１０７，１０８はドレイン駆動回路Ａ１，Ａ２，Ｂ１，Ｂ２としても記され、走査信号駆動回路１０３，１０４はゲート駆動回路Ａ，Ｂとしても記される。
【００７４】
画像信号は、図１に示す映像信号駆動回路１０５〜１０８の各々において、これに転送された画像データに基づき、画素の各々の表示輝度に応じた階調電圧（Ｇｒａｙ Ｓｃａｌｅ Ｖｏｌｔａｇｅ）を選択して各画素に対応した映像信号線に出力される。図２に示される液晶容量２０３の薄膜トランジスタ２０１とは反対側には、コモン線（Ｃｏｍｍｏｎ Ｌｉｎｅ）２０６が接続され、液晶容量２０３の一端に印加される階調電圧に対して基準電圧（Ｒｅｆｅｒｅｎｃｅ Ｖｏｌｔａｇｅ）をその他端に印加する。
【００７５】
本実施例において、図２に示す等価回路を備えた画素アレイ１０１，１０２は、表示パネル１００に備えられた一つの液晶層内に並設される。図２には、画素アレイ１０１の等価回路と画素アレイ１０２の等価回路とが個別に示されるが、これに応じて液晶層を画素アレイ毎に分割する必要はない。表示パネル１００の製造工程を簡略にし、また表示パネルによる表示画像の品質を確保する上では、一つの液晶表示パネル内に画素アレイ１０１，１０２の夫々の等価回路に応じた２つの電極及び配線群を形成することが推奨される。本実施例にて、以下に述べる表示パネル１００は、特に断わりのない限り画素アレイ１０１，１０２の夫々の等価回路が形成された一つの液晶表示パネルとして形成される。
【００７６】
なお、図２に示す等価回路は、電界効果型トランジスタを能動素子として有する液晶表示装置であれば、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＯＣＢ（Ｏｐｔｉｃａｌ ＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）などのスイッチング・モードに関係なく適用され得る。また、図２に示す薄膜トランジスタ２０１は、そのチャネル層をａ−Ｓｉ（非晶質シリコン）、ｐ−Ｓｉ（多結晶シリコン）、及びシリコンの擬似単結晶（Ｐｓｅｕｄｏ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ）のいずれで形成してもよい。
【００７７】
〔２．表示パネルへの画像データ転送方法〕
図１及び図２を参照して述べた本実施例の表示装置における表示パネル１００（画素アレイ１０１、１０２）への画像データ転送方法を、図３を用いて説明する。
【００７８】
図３は、図１に示した本実施例の表示装置における表示制御部から表示素子部への画像データ転送に係る要素を抽出し、且つタイミング制御回路１１０内に構成される機能ブロックとドレイン基板に転送するデータバスの接続構成との関連を詳細に示す図である。
【００７９】
図１に示すタイミング制御回路１１０は、メモリ制御回路３０１及びこれにより画像データが格納される２つのフレーム・メモリ３０２、３０３を含む。既に述べたように、タイミング制御回路１１０には表示装置に対して外部回路となる例えばコンピュータのＣＰＵやテレビジョン装置の受信機から画像情報（又は映像情報）が転送されるが、この画像情報は例えばレッド、グリーン、ブルーの３原色に応じたＲＧＢデジタル信号として、メモリ制御回路３０１からフレーム・メモリ３０２（以後、メモリＡと称する）又はフレーム・メモリ３０３（以後メモリＢと称する）のいずれかへ格納される。
【００８０】
画像情報は、表示パネル１００（画素アレイＡ，Ｂ（１０１，１０２））の画面（画像表示領域）全域に表示される「画像」に対応したデータとして、１フレーム期間毎にタイミング制御回路１１０へ入力される。換言すれば、表示パネル１００の画面に表示される画像は１フレーム期間毎に更新される（同じ画像を繰り返し表示する動作も含めて）。
【００８１】
本実施例の表示装置における上記画像情報の処理工程は、図１及び図３を参照して例えば次のように説明される。或るフレーム期間（以後、第ｎフレーム期間，ｎは例えば任意の自然数を意味する）に表示パネル１００の画面で生成すべき画像情報が、この第ｎフレーム期間の一つ前のフレーム期間（以後、第（ｎ−１）フレーム期間）にタイミング制御回路１１０へ入力される。この第（ｎ−１）フレーム期間にて、メモリ制御回路３０１は上記画像情報（第ｎフレーム期間に表示すべき）をメモリＡ（３０２）に格納する。メモリＡ，Ｂ（３０２，３０３）は、ともに入力された画像情報を図１の表示パネル１００に含まれる上記ｍ本の画素行と上記ｎ本の画素列とに対応させて記憶する。
【００８２】
次に第ｎフレーム期間にて、メモリ制御回路３０１はメモリＡ（３０２）に格納された画像情報を画素アレイＡに対応する画像データと画素アレイＢに対応する画像データとに分けて並行に読み出し、前者を画素アレイＡに備えられた映像信号駆動回路Ａ１，Ａ２に、後者を画素アレイＢに備えられた映像信号駆動回路Ｂ１，Ｂ２に夫々転送する。この第ｎフレーム期間では、第ｎフレーム期間に続く第（ｎ＋１）フレーム期間に表示パネル１００の画面で生成すべき画像情報が、タイミング制御回路１１０へ入力される。メモリ制御回路３０１は、この第（ｎ＋１）フレーム期間に表示すべき画像情報を第ｎフレーム期間にてメモリＢ（３０３）に格納する。
【００８３】
さらに、第（ｎ＋１）フレーム期間にて、メモリ制御回路３０１はメモリＢ（３０３）に格納された画像情報を、画素アレイＡに対応する画像データと画素アレイＢに対応する画像データとに分けて並行に読み出し、前者を映像信号駆動回路Ａ１，Ａ２に、後者を映像信号駆動回路Ｂ１，Ｂ２に夫々転送する。この第（ｎ＋１）フレーム期間では、これに続く第（ｎ＋２）フレーム期間に表示パネル１００の画面で生成すべき画像情報がタイミング制御回路１１０へ入力されるため、メモリ制御回路３０１は第（ｎ＋１）フレーム期間にて、上述の第（ｎ＋１）フレーム期間と同様に入力された画像情報をメモリＡ（３０２）に格納する。
【００８４】
メモリ制御回路３０１は、フレーム期間毎にタイミング制御回路１１０へ入力される画像情報を上述の如くメモリＡ（３０２）及びメモリＢ（３０３）に交互に格納し、これに続くフレーム期間にて画像データをメモリＡ（３０２）及びメモリＢ（３０３）から交互に読み出す動作を繰り返す。
【００８５】
図４は、図３の如く画素アレイＡ，Ｂ（１０１，１０２）毎に２つの映像信号駆動回路（１０５，１０６及び１０７，１０８）を設け、これら４つの映像信号駆動回路にタイミング制御回路１１０から画像データを並行して転送する本実施例の表示装置での画像表示動作の特徴を説明する模式図である。図４（ａ）は上記第ｎフレーム期間及びこれに続く上記第（ｎ＋１）フレーム期間にて表示パネルに生成されるべき画像を、図４（ｂ）は第ｎフレーム期間に表示すべき画像がメモリＡに格納される様子と第（ｎ＋１）フレーム期間に表示すべき画像がメモリＢに格納される様子とを、夫々模式的に示す。
【００８６】
上述のように、例えば、第ｎフレーム期間に表示すべき画像情報は、第ｎフレーム期間の前の第（ｎ−１）フレーム期間に表示装置に入力される。従って、画像情報の表示装置への入力時刻を基準とすれば、これに応じた画像は１フレーム期間だけ遅れて表示パネル１００に表示される。しかし、このような画像表示タイミングの遅延は、表示装置による画像生成にて無視できる。
【００８７】
図４（ａ）に示すように、第ｎフレーム期間にて画面左下寄りに表示される暗い色の四角形は、その次の第（ｎ＋１）フレーム期間では画面右上寄りに表示される。従って、この２つのフレーム期間に亘り、この四角形は画面内を移動する言わば動画像が表示パネル１００に表示される。
【００８８】
一方、図４（ｂ）に示すように、メモリＡ，Ｂはこれに入力された画像情報を表示パネル１００に形成されたｍ×ｎのマトリクス・アレイに応じた画像データとして格納する。さらに、メモリＡ，Ｂの夫々において、これらの画像データはマトリクス・アレイの行番号及び列番号に応じて映像信号駆動回路Ａ１用、映像信号駆動回路Ａ２用、映像信号駆動回路Ｂ１用、及び映像信号駆動回路Ｂ２用の４つの画像データ群として識別され、これら４つの画像データ群はメモリ制御回路３０１により並行して読み出される。図１や図３に示すように、メモリ制御回路３０１を備えたタイミング制御回路１１０と映像信号駆動回路Ａ１，Ａ２，Ｂ１，及びＢ２の夫々との間には、個別に信号供給バス１１３，１１４，１１５，及び１１６が設けられているため、メモリＡ又はメモリＢから並行して読み出された４つの画像データ群を４つの映像信号駆動回路１０５〜１０８へ同時に転送することもできる。従って、メモリ制御回路３０１によるメモリＡ又はメモリＢからの画像データ読み出しタイミングを制御するクロックの周波数を上げることなく、タイミング制御回路１１０から映像信号駆動回路１０５〜１０８への最大画像データ転送レートを４倍に高速化することができる。
【００８９】
なお、図２の如く、画素アレイＡ及び画素アレイＢを夫々における映像信号線の延伸方向（又は、夫々における走査信号線の並設方向）沿いに並べて表示パネル１００を構成する本実施例の表示装置では、図３に示す如く画素アレイＡ及び画素アレイＢに複数の映像信号駆動回路を夫々設けて、これらの映像信号駆動回路に個別に画像データを転送しなくてもよい。上述のように、画素アレイＡ及び画素アレイＢの夫々に設けられる映像信号群が互いに電気的に分離されているため、タイミング制御回路１１０から画素アレイＡに設けられる映像信号駆動回路と画素アレイＢに設けられる映像信号駆動回路とに個別に信号供給バスを設けることが推奨される。従って、メモリＡやメモリＢに格納された画像データの映像信号駆動回路Ａ１及びＡ２用が１つの信号供給バスで画素アレイＡの映像信号駆動回路へ、またその映像信号駆動回路Ｂ１及びＢ２用がもう１つの信号供給バスで画素アレイＢの映像信号駆動回路へ、夫々転送される。このような本発明による表示装置に特徴的な表示制御部と表示素子部との接続態様において、タイミング制御回路１１０から夫々の信号供給バスを通して画素アレイＡ及び画素アレイＢに並行して画像データを転送しても、メモリ制御回路３０１による画像データ読み出しクロックの周波数を上げることなく上記最大画像データ転送レートは２倍に高速化される。さらに、この画像データ読み出しクロックの周波数を２倍に引上げることで、映像信号駆動回路への最大画像データ転送レートを本実施例並みに高速化できる。
【００９０】
次に、本発明による表示装置にて上記メモリＡ（３０２）及びメモリＢ（３０３）に記憶された画像データをメモリ制御回路３０１で読み出し、画素アレイＡ及び画素アレイＢ（本実施例では夫々の映像信号駆動回路１０５〜１０８）へ転送する順序の一例を、図５を参照して説明する。図５は、図４（ｂ）に示す第ｎフレーム期間で読み出される画像データがメモリＡに格納される様子を示し、本実施例に倣いメモリＡは４つの映像信号駆動回路Ａ１，Ａ２，Ｂ１，及びＢ２毎に分割されている。
【００９１】
上述のように、メモリＡ及びメモリＢのいずれも、表示パネル１００のｍ×ｎのマトリクス・アレイに準じたアドレスで画像データを記憶している。このため、メモリＡには、表示パネル１００に含まれるｍ本の走査信号線（換言すれば、ｍ本の画素行）に応じた走査線アドレス（Ｓｃａｎ Ｌｉｎｅ Ａｄｄｒｅｓｓ）が図５の左側に示されるように付される。メモリ制御回路３０１による画像データの読み出しは、メモリＡやメモリＢの走査線アドレスで特定されたデータ毎に、換言すれば表示パネル１００の画素行毎に行われる。本実施例では、表示パネル１００に含まれる画素アレイＡ及び画素アレイＢの夫々に（ｍ／２）本の走査信号線（（ｍ／２）本の画素行）が設けられていることから、画素アレイＡに転送される画像データＡ１及び画像データＡ２には１番目から（ｍ／２）番目に到る走査線アドレスが夫々付され、画素アレイＢに転送される画像データＢ１及び画像データＢ２には（ｍ／２＋１）番目からｍ番目に到る走査線アドレスが夫々付されている。
【００９２】
本実施例のみならず、本発明による表示装置では、フレーム・メモリ（図５ではメモリＡ）に格納された画像データを、画素アレイＡに送られる画像データは画素アレイＢに近い走査線アドレスが付されたものから読み出し、画素アレイＢに送られる画像データは画素アレイＡに近い走査線アドレスが付されたものから読み出して、表示パネル１００に設けた映像信号駆動回路に夫々転送する。その読み出し順序は、図５の右側に転送順（Ｔｒａｎｓｆｅｒ Ｓｅｑｕｅｎｃｅ）として付される。従って、表示パネル１００に設けたｍ本の画素行に応じて逐次画像データをｍ回読み出す場合に比べて本発明による読み出し回数は（ｍ／２）回と半減する。さらに本実施例では、画素アレイＡへ転送する画像データをＡ１及びＡ２に分け、且つ画素アレイＢへ転送する画像データをＢ１及びＢ２に分けて読み出すため、これに要する時間はｍ本の画素行毎に逐次画像データを読み出すに要する時間の１／４に短縮される。
【００９３】
図５にて、上述の如く読み出された画像データは、フレーム・メモリ（メモリＡ）における夫々の走査線アドレスに応じて、画素アレイＡには画素アレイＢに近いＡＧ（ｍ／２）の画素行から表示パネル１００上端側にあるＡＧ（１）の画素行へ向けて、画素アレイＢには画素アレイＡに近いＢＧ（ｍ／２）の画素行から表示パネル１００下端側にあるＢＧ（１）の画素行へ向けて、順次入力される。夫々の画像データが入力される画素アレイＡ，Ｂの画素行のアドレスを図５の右端にアレイＡ内アドレス（Ａｄｄｒｅｓｓ ｉｎ Ａｒｒａｙ Ａ）及びアレイＢ内アドレス（Ａｄｄｒｅｓｓ ｉｎ Ａｒｒａｙ Ｂ）として記す。従って、表示パネル１００に設けられた画素群には、その縦方向の中央部から画像信号がその上側及び下側へ向けて順次入力される。このような表示パネルへの画像信号の入力方法の利点は、そのための表示パネルの走査タイミングとともに後述される。
【００９４】
〔３．画像表示動作における表示パネルの走査タイミング〕
図５を参照して説明した本発明による表示装置の画像データの転送方法により表示パネル１００に表示される画像（特に動画像）の品質を向上するに好適な表示パネルの１００の走査タイミングについて述べる。この説明の前に、以下に記す本実施例では、第ｎフレーム期間及びこれに続く第（ｎ＋１）フレーム期間における表示画像について次のように設定する。まず、第ｎフレーム期間では、表示パネル１００の画面全体を明るく表示する画像データを、次に第（ｎ＋１）フレーム期間では表示パネル１００の画面全体を暗く表示する画像データを、画素アレイＡ，Ｂに夫々備えられた映像信号駆動回路に転送する。具体的には、第ｎフレーム期間にて、画素アレイＡ，Ｂの夫々の画像表示領域に含まれる画素の全てに、その各々の表示輝度を最大又はそれに近い状態にする画像信号を入力する。これにより表示パネルに表示される画像（例えば、画面全体を白く表示する画像）は、以下、明画像（Ｂｒｉｇｈｔ Ｉｍａｇｅ）と呼ぶ。また、第（ｎ＋１）フレーム期間にて、画素アレイＡ，Ｂの夫々の画像表示領域に含まれる画素の全てに、その各々の表示輝度を最小又はそれに近い状態にする画像信号を入力する。これにより表示パネルに表示される画像（例えば、画面全体を黒く表示する画像）は、以下、暗画像（Ｄａｒｋ Ｉｍａｇｅ）と呼ぶ。既に述べたように、動画像表示にて画面に生じる「ぼやけ現象」は、第ｎフレーム期間における表示画像が第（ｎ＋１）フレーム期間の画面に残ることによる。以下の実施例では、第ｎフレーム期間に明るく表示された表示パネルの輝度が第（ｎ＋１）フレーム期間にて暗くなる度合いを以って本発明による表示装置及びその駆動方法の効果を検証する。
【００９５】
１．走査タイミングの制御方法１
図６は、本実施例による表示パネルの走査タイミング、換言すれば画素アレイＡ及び画素アレイＢの夫々の画素行に画像信号を供給するタイミングの一例を示すタイミング・チャートである。なお、このタイミング・チャートでは、第ｎフレーム期間と第（ｎ＋１）フレーム期間との２つの垂直走査期間に挟まれる帰線期間の表示は省かれているが、本実施例では画像データの転送方法により垂直帰線期間自体を表示パネルへの画像信号入力に利用することもできる。画素アレイＡ（上側画素アレイ）の走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に応じた夫々の画素行は、走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形６０１の夫々に生じる電圧パルス（上に突出した矩形波として示す）により順次選択され、画像信号波形６０３に示す電圧信号が画像信号として入力される。また、画素アレイＢ（下側画素アレイ）の走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に応じた夫々の画素行は、走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形６０２の夫々に生じる電圧パルス（上述の矩形波）により順次選択され、画像信号波形６０４に示す電圧信号が画像信号として入力される。走査信号波形６０１，６０２に生じる上記電圧パルスは、走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）及び走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）の夫々に対応する画素行の各薄膜トランジスタのゲートに印加されることから、以下、ゲート・パルス（Ｇａｔｅ Ｐｕｌｓｅ）と呼ぶ。一方、画像信号波形６０３，６０４は、画素アレイＡ，Ｂの夫々の任意アドレスに位置する映像信号線ＡＤ（１）及びＢＤ（１）に出力される電圧波形を示す。
【００９６】
図６から明らかなように、画素アレイＡ及び画素アレイＢの夫々に配置された走査信号線には、表示パネル１００の中央部に位置するＡＧ（ｍ／２）及びＢＧ（ｍ／２）からその周縁部（上端又は下端）に位置するＡＧ（１）及びＢＧ（１）に向けて順次ゲート・パルスが印加される。また、ゲート・パルスは、アドレスＡＧ（ｍ／２）の走査信号線及びこれに隣接するアドレスＢＧ（ｍ／２）の走査信号線との一対を皮切りに、アドレス番号が対応する走査信号線ＡＧ（ｘ）と走査信号線ＢＧ（ｘ）（ｘはｍ／２未満且つ１以上の自然数）との一対に順次（ｘ値を減少させる順序で）印加される。さらに、このような各画素アレイの走査信号線へのゲート・パルスの印加は、第ｎフレーム期間及び第（ｎ＋１）フレーム期間の夫々において２回繰り返される。
従って、第ｎフレーム期間では、これが開始される時刻ｔ（ｎ）からその後の時刻ｔ（ｎＣ）に掛けて、表示パネル（液晶表示パネル）１００の面内の光透過率は、その中央部からその上端及び下端に向けて徐々に上昇する。
【００９７】
図６のタイミング・チャートは、表示装置の表示パネルとして、ノーマリ・ブラック・モード（Ｎｏｒｍａｌｌｙ Ｂｌａｃｋ Ｍｏｄｅ）という画像信号の電圧値と基準電圧との差が大きくなるほど光透過率が増す液晶表示パネルを用いる場合を想定しているため、画像信号波形６０３，６０４の基準電圧（点線で表示）に対する電圧振幅は第ｎフレーム期間で大きく、第（ｎ＋１）フレーム期間で小さくされている。また、画像信号波形６０３，６０４の基準電圧に対する極性は走査信号線へのゲート・パルスの印加毎に反転され、さらに、画素アレイＡ，Ｂの１回目の画像信号入力走査と２回目の画像信号入力走査にてその極性反転のパターンは基準電圧Ｖｒｅｆに対して逆転される。従って、走査信号線ＡＧ（ｍ／２）及びＢＧ（ｍ／２）に対応する画素行には、１回目の画像信号入力走査で正電位の画像信号が、２回目の画像信号入力走査で負電位の画像信号が夫々入力され、走査信号線ＡＧ（ｍ／２−１）及びＢＧ（ｍ／２−１）に対応する画素行には、１回目の画像信号入力走査で負電位の画像信号が、２回目の画像信号入力走査で正電位の画像信号が夫々入力される。
【００９８】
さらに、本実施例では、各フレーム期間にて２回の画像信号入力走査を終えた後、ブランキング信号という画素アレイＡ，Ｂの画素の光透過率を一様に暗く表示する言わばダミーの画像信号が、各フレーム期間における１回目の画像信号入力走査と同様なパターンでその基準電圧に対する極性（電位）をゲート・パルスの印加毎に反転させながら各画素行に入力される。これにより、特に第ｎフレーム期間にて画像信号入力走査により明るく表示された画面が第（ｎ＋１）フレーム期間にて十分暗くなるように、画素アレイＡ，Ｂの各画素に設けられた液晶容量に印加される電界が弱められる。
【００９９】
このように、本実施例にて、１フレーム期間ΔｔＦ内で画素アレイＡ，Ｂに表示画像（Ｂｒｉｇｈｔ Ｉｍａｇｅ，ｏｒ Ｄａｒｋ Ｉｍａｇｅ）を２回、ブランキング画像（Ｂｌａｎｋｉｎｇ Ｉｍａｇｅ）を１回夫々入力できるのは、図３を参照して説明したように表示制御部から表示素子部への最大画像データ転送量を４倍に上げたことによる。その要因の一つは、画素アレイＡ，Ｂへの画像データ転送を並行して行うことであり、もう一つは画素アレイＡ，Ｂへのデータ転送バス（信号供給バス）を２つに分け、又は転送クロック（画像データ読み出しクロック）の周波数を２倍に設定したことにある。後者の要因は、ゲート・パルスの印加による画素行の選択に対し、これらに入力すべき画像信号を映像信号駆動回路から出力させるタイミングをより速く追随させる。従って、ゲート・パルスの印加毎に映像信号駆動回路から画像信号を出力する時間は、前者の要因により表示装置（タイミング制御回路１１０）に入力される画像情報の水平期間の約半分に、さらに後者の要因によりその約１／４に短縮され、１フレーム期間ΔｔＦの１／４という短い期間（ΔｔＦ／４）で表示パネル１００の全画面に画像データに即した映像が表示される。
【０１００】
図６のタイミング・チャートでは、１フレーム期間の開始（第ｎフレーム期間では、時刻ｔ（ｎ））からその３／４が経過した時刻（第ｎフレーム期間では、時刻ｔ（ｎＤ））より前の時点（第ｎフレーム期間では、時刻ｔ（ｎＣ））迄に画像情報に拠る画像信号が表示パネル１００に２回入力され、その残りの時間帯（１フレーム期間ΔｔＦの残り１／４）でブランキング信号が表示パネル１００に１回入力される。
【０１０１】
再び、画像信号波形６０３，６０４の基準電圧に対する極性を２回の画像信号入力走査（第ｎフレーム期間では、時刻ｔ（ｎ）〜ｔ（ｎＡ）及び時刻ｔ（ｎＢ）〜ｔ（ｎＣ）に亘る画像信号入力）にて反転させる駆動方法について述べる。例えば、プログレッシブ方式（Ｐｒｏｇｒｅｓｓｉｖｅ Ｍｏｄｅ）で表示装置に入力される動画像は、６０Ｈｚの周期でその表示画像の少なくとも一部が変化する画像情報（映像情報）であり、その第ｎフレームと第（ｎ＋１）フレームとで表示される画像は必ずしも一致しない。このため、液晶表示パネルを用いた表示装置では、その各画素に含まれる液晶容量に印加される電界（画像信号）の極性を或るフレーム期間とこれに続く次のフレーム期間とにおいて反転させ、液晶層に印加される電界の向きを３０Ｈｚの交流化周期で反転させている。このようにして液晶層の印加電界による分極を回避する液晶表示パネルの駆動方法は、２フレーム期間（２ΔｔＦ）に亘る交流完結とも呼ばれる。しかし、この方法に倣って液晶表示パネルにより動画を表示すると、正極と負極で大きく異なる電圧が印加され、極性間で不均衡となる可能性が浮上する。例えば、連続する４フレーム期間（４ΔｔＦ）にて表示パネルに「暗画像」、「明画像」、「暗画像」、「暗画像」をこの順で表示すると、「暗画像」の連続するフレーム期間の中で１フレーム期間（ΔｔＦ）のみ表示された「明画像」に対応する画像信号の極性が、基準電圧に対して正であれ負極であれ、画素毎に形成される液晶容量に残留する。その結果、連続する４フレーム期間にて液晶層に印加される電界の方向は基準電圧（上記コモン線等で印加される）に対して正又は負のいずれかに偏る。このような現象に鑑み、本実施例では１フレーム期間ΔｔＦ内に基準電圧に対して同じ電位差を有する画像信号を、この基準電圧に対する極性を逆転させて２回画素アレイに入力し、且つこれが液晶容量に印加される時間（保持時間）を互いに均しくする。
【０１０２】
液晶表示パネルの各画素に対応する液晶層の光透過率は、図２の等価回路に示すような画素毎に設けられた液晶容量２０３の薄膜トランジスタ（スイッチング素子）２０１側とコモン線２０６側とに印加される電界の大きさに応じた液晶分子の配向方位により決まる。しかしながら、この液晶分子の配向方位は液晶容量２０３に印加される電界の方向には実質的に影響されない。このため、図６に示す第ｎフレーム期間で画素アレイＡ，Ｂの夫々の画素行に２回の画像信号を入力する工程で、夫々の画素行に含まれる各画素に対応する液晶層内の液晶分子は次のように振舞う。
【０１０３】
まず、図６に破線で示す基準電圧Ｖｒｅｆに対して明画像の表示に要する画像信号電圧をＶｈ（時刻ｔ（ｎ）〜ｔ（ｎＡ）の間及び時刻ｔ（ｎＢ）〜ｔ（ｎＣ）の間に示される電圧波形ＡＤ（１），ＢＤ（１）の電圧振幅）とする。走査信号線ＡＧ（ｍ／２）及びＢＧ（ｍ／２）で選択される画素行に対応する液晶層の液晶分子（液晶容量の誘電体層として図２に示される）は、１回目の画像信号入力で＋Ｖｈの電圧が印加され、これ電圧に応じた方向への配向を開始する。この液晶分子には２回目の画像信号入力で−Ｖｈの電圧が印加されるが、この電圧印加は１回目の画像信号入力により開始された液晶分子の配向をキャンセルすることなく、むしろ電圧＋Ｖｈに応じた方向への配向を促進する。このような現象は、液晶分子が１回目の画像信号入力で液晶層に印加される電圧＋Ｖｈと２回目の画像信号入力で液晶層に印加される電圧−Ｖｈとにより液晶層に生成される電界のみを感じ、その方向に影響されないことによる。換言すれば、本実施例では、１フレーム期間ΔｔＦ内に液晶層に所定の強度の電界を２度印加することにより、これに含まれる液晶分子の所望の方向（液晶層に所望の光透過率を与える）への配向が加速される。
【０１０４】
このような液晶分子の挙動は、走査信号線ＡＧ（ｍ／２）及びＢＧ（ｍ／２）で選択される画素行に対応する液晶層に限らず、画素アレイＡ，Ｂの画像表示領域内に配置されて走査信号線から印加されるゲート・パルスで選択される全ての画素行に夫々対応する液晶層に生じる。また、第ｎフレーム期間の１回目の画像信号入力で−Ｖｈの電圧が、２回目の画像信号入力で＋Ｖｈの電圧が、夫々入力される走査信号線ＡＧ（ｍ／２−１）及びＢＧ（ｍ／２−１）で選択される画素行に対応する液晶層でも、画素行においても、走査信号線ＡＧ（ｍ／２）及びＢＧ（ｍ／２）で選択される画素行に対応する液晶層における上述の現象が同様に生じる。このことからも、同じ強度の電界を液晶層に２度印加することによる液晶分子の所定方向への配向の加速は、印加電界の方向（電界の極性）に拠らないことは明らかである。
【０１０５】
このような所定強度の電界をフレーム期間ΔｔＦ毎に液晶層への複数回印加により液晶分子の所定方向への配向を加速させる効果は、これらの印加電界の方向を変えなくとも得られる。しかし、１フレーム期間ΔｔＦ内に液晶層に所定強度の電界を同じ方向で複数回印加する動作を複数のフレーム期間に亘り繰り返すと、液晶層には基準電圧Ｖｒｅｆに対して正電位又は負電位のいずれかに偏った電界が残留し、既に述べた液晶層の分極が生じ易くなる。また、液晶層に複数回印加される所定強度の電界の方向をフレーム期間ΔｔＦ毎に反転させても、連続する一対のフレーム期間に亘り表示パネルに画像が残留する問題が生じる。この問題は、第ｎフレーム期間で基準電圧に対して最大の電圧振幅の画像信号を、これに続く第（ｎ＋１）フレーム期間で基準電圧に対して最小の電圧振幅の画像信号を、夫々画素アレイに印加するときに目立ち、動画像表示時においては上述の動画ぼやけをもたらす。従って、本実施例のように１フレーム期間ΔｔＦに複数回行われる画像信号入力の隣接する少なくとも２回にて画像信号の極性（基準電圧に対する電位）を反転させることで、上述の諸問題は回避され得る。
【０１０６】
一方、本実施例では１フレーム期間ΔｔＦにおけるブランキング信号の画素アレイへの入力を１回行う。このため、第ｎフレーム期間の時刻ｔ（ｎＣ）〜ｔ（ｎ＋１）の間に各画素行に応じた液晶層に印加される電界は、電圧波形ＡＤ（１），ＢＤ（１）に示されるように基準電圧Ｖｒｅｆに対して正電位又は負電位のいずれかに偏る。しかし、ブランキング信号は上述したように画素アレイ全域に亘る液晶層の光透過率を一様に下げるものであり、且つその基準電圧Ｖｒｅｆに対する電圧振幅はノーマリ・ブラック・モードの液晶表示パネルにおいて必然的に小さくなる。従って、各フレーム期間における１回のブランキング信号入力では上述の諸問題も実質上無視できる。また、上述の諸問題を排除すべく、フレーム期間ΔｔＦ毎に各画素行に入力されるブランキング信号の極性（基準電圧Ｖｒｅｆに対する電位）を反転させてもよい。また、図６の電圧波形ＡＤ（１），ＢＤ（１）に示されるように、第ｎフレーム期間のブランキング信号の極性をゲート・パルス毎に反転させるパターンを、その直前に行われる２回目の画像信号入力のそれを逆転させて生成してもよい。さらに、第ｎフレーム期間のブランキング信号入力に続く第（ｎ＋１）フレーム期間の１回目の画像信号入力でのゲート・パルス毎の画像信号の極性反転パターンを、第ｎフレーム期間のブランキング信号の極性反転パターンを逆転させて生成してもよい。
【０１０７】
以上に述べたいずれのブランキング信号入力方法により、任意のフレーム期間（図６では、第ｎフレーム期間）にて画面に表示される画像は、これに続く別のフレーム期間（図６では、第（ｎ＋１）フレーム期間）にて画面に残らない。従って、動画ぼやけの原因となるフレーム期間に亘る残像は抑止される。
【０１０８】
図７は、図６のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネル（図１の表示パネル１００）の液晶層の光透過率応答と、この液晶表示パネルに光を照射する光源装置（図１のバック・ライト・システム１１８）に備えられた光源の点灯タイミング（以下、バックライトの点灯タイミングと記す）７０２とを示すタイミング・チャートである。なお、図７に示す第ｎフレーム期間及びこれに続く第（ｎ＋１）フレーム期間を示す時間軸は、図６に示すそれと概ね対応する。
【０１０９】
図７の上段には、図６に示した走査信号線ＡＧ（１）に印加される走査信号６０１のゲート・パルスに呼応して画像信号又はブランキング信号に応じた電圧信号６０３が入力される画素行（表示パネル１００の上端）、及び走査信号線ＡＧ（ｍ／２） に印加される走査信号６０１のゲート・パルスに呼応して画像信号又はブランキング信号に応じた電圧信号６０３が入力される画素行（表示パネル１００の中央部）の夫々に対応する画素アレイＡ内の液晶層の光透過率波形７０１が、夫々の走査信号線に印加される走査信号波形６０１とともに示される。
【０１１０】
図７の中段には、図６に示した走査信号線ＢＧ（１）に印加される走査信号６０２のゲート・パルスに呼応して画像信号又はブランキング信号に応じた電圧信号６０４が入力される画素行（表示パネル１００の下端）、及び走査信号線ＢＧ（ｍ／２） に印加される走査信号６０２のゲート・パルスに呼応して画像信号又はブランキング信号に応じた電圧信号６０４が入力される画素行（表示パネル１００の中央部）の夫々に対応する画素アレイＢ内の液晶層の光透過率波形７０１が、夫々の走査信号線に印加される走査信号波形６０２とともに示される。
【０１１１】
なお、図７にて走査信号線ＡＧ（ｍ／２） の走査信号波形６０１と走査信号線ＢＧ（ｍ／２） の走査信号波形６０２とは、一つの波形として示される。これは、図６を参照して説明したように、本実施例では走査信号線ＡＧ（ｍ／２）の走査信号６０１のゲート・パルスと、走査信号線ＢＧ（ｍ／２） に印加される走査信号６０２のゲート・パルスとがタイミングを合わせて発生されることに拠る。また、走査信号線ＡＧ（ｍ／２） 及び走査信号線ＢＧ（ｍ／２）により選択される夫々の画素行に対応する液晶層の光透過率も一つの波形７０１として記される。これは、「３．画像表示動作における表示パネルの走査タイミング」の冒頭で述べたように第ｎフレーム期間では画面全体を一様に明るくする明画像が、第（ｎ＋１）フレーム期間では画面全体を一様に暗くする暗画像が夫々表示されるため、これらのフレーム期間を通して各々の画素行には同じ電圧信号が同じタイミングで入力されることに拠る。
【０１１２】
図７に示すように、第ｎフレーム期間では明画像に対応した画像信号が、第（ｎ＋１）フレーム期間では暗画像に対応した画像信号が表示パネル１００の画面中央からその周縁（上端及び下端）に向けて順次入力されるため、これに備えられた液晶層の光透過率は画面中央から画像信号への応答を開始する。既に述べたように、本実施例の表示装置では、その表示制御部から表示素子部への画像データの転送を１フレーム期間ΔｔＦの１／４という短い時間（ΔｔＦ／４）で行えるため、表示パネルの画面への第ｎフレーム期間における明画像入力及び第（ｎ＋１）フレーム期間における暗画像入力は、各フレーム期間の開始時刻からその４分の１の時間（ΔｔＦ／４）が経過した時刻で完了する。一方、表示パネルの液晶層の光透過率は、これに形成された画素アレイＡ，Ｂの各画素行に対応した部分が夫々の画素行への画像信号の入力に応じて緩く変化し始める。
【０１１３】
一方、第ｎフレーム期間における表示パネルの画面への画像信号の入力完了時刻ｔ（ｎＡ）にて、図７の点灯タイミング７０２に倣いバックライトを点灯させると、図７のように表示パネル１００の画面中央が最も明るく、その上下端へ向かって暗くなる上下方向に対称的な映像が画面に表示される。これは、表示パネル１００の液晶層の光透過率変化が、画素アレイＡ，Ｂに配置された走査信号線ＡＧ（ｍ／２）及び走査信号線ＢＧ（ｍ／２）で選択される画素行に相当する部分から走査信号線ＡＧ（１）及び走査信号線ＢＧ（１）で選択される画素行に相当する部分に向けて順次進行することに拠る。換言すれば、表示パネル１００の少なくとも画面中央を通して放射される光の輝度は、液晶層の光透過率が画像信号に応答して変化する過程の影響を受けず、あたかもバックライト点灯に応答するようにして所望の値に立ち上がる。従って、表示パネル１００の画面中央には、インパルス型の表示装置並みの高い品質の映像が表示される。
【０１１４】
一方、第ｎフレーム期間にて表示パネルの画面へのブランキング信号入力が開始される時刻ｔ（ｎＤ）の後、その液晶層の光透過率は、画素アレイＡ，Ｂに配置された走査信号線ＡＧ（ｍ／２）及び走査信号線ＢＧ（ｍ／２）で選択される画素行に相当する部分から走査信号線ＡＧ（１）及び走査信号線ＢＧ（１）で選択される画素行に相当する部分に向けて順次減少する。しかしながら、液晶層の光透過率の変化は、これに印加される電界が強まるときより、弱まるときに緩くなる。液晶表示パネルは、初期配向された状態（液晶層に電界が印加されない時の液晶分子の配向状態）にある液晶分子を電界により所望の方向に強制的に配向させ、また所定の方向に液晶分子を配向させる電界を解除して液晶分子を初期配向状態（又はこれに近い状態）に戻して、その光透過率を制御するため、印加電界の増大と減少とに対する双方の光透過率の応答速度が相違する。従って、時刻ｔ（ｎＤ）後における表示パネル１００の光透過率の低下は、図７に示す如く、その画面中央においても遅い。
【０１１５】
これに対して、図７の点灯タイミング７０２に示す如く、バックライトを表示パネル１００へのブランキング信号入力を開始する時刻ｔ（ｎＤ）で消灯することにより、表示パネル１００の画面の輝度は瞬時に低下する。従って、表示パネル１００の画面が液晶層の光透過率変化に応じてブランキング画像に緩やかに遷移する過程を表示装置のユーザに見せることなく、バックライトの消灯によりブランキング画像（又は、このような黒画像）を画面全域に表示される。従って、時刻ｔ（ｎＡ）から時刻ｔ（ｎＤ）に亘り、表示パネル１００の画面内で最も明るく表示された中央部の輝度は、瞬時に最小となる。従って、表示パネル１００の画面中央は、時刻ｔ（ｎＤ）に前後して高いコントラスト比を示し、この領域に表示される画像はインパルス型の表示装置で表示されるそれに匹敵する。
【０１１６】
図７の点灯タイミング波形７０２に示される如く、バックライトは第（ｎ＋１）フレーム期間においても第ｎフレーム期間と同様なタイミングで点灯と消灯を繰り返す。第（ｎ＋１）フレーム期間にて表示される暗画像に対応した画像信号は。このフレーム期間の開始（時刻ｔ（ｎ＋１））とともに表示パネル画面の中央部から入力され、液晶層の光透過率もこれに応じて画面中央から応答を開始する。第（ｎ＋１）フレーム期間における暗画像の信号は、その直前の第ｎフレームにて明画像を表示した液晶層の光透過率を上述のブランキング信号にて或る程度減衰させた後に各画素行（表示パネル１００に形成された２つの画素アレイＡ，Ｂの夫々に配置された）に順次入力される。このため、第（ｎ＋１）フレーム期間の最初の４分の１に相当する時間（ΔｔＦ／４）が経過した時刻においては、表示パネル１００の画面の殆どの領域において、液晶層の光透過率は暗画像に対応した値に応答している。
【０１１７】
上述のように、液晶層の光透過率は、これに印加される電界の減少に対する応答がその増加に対する応答よりも遅い。従って、液晶層に印加される電界を弱めて（又は解除して）暗画像（黒画像）を表示するノーマリ・ブラック・モードの液晶表示パネルでは、明画像を表示したフレーム期間に続くフレーム期間で暗画像を表示する場合、暗画像に明画像が残りやすい。この残像は、白い背景に黒い物体を表示する画像をフレーム期間に亘り黒い物体の画面内における位置を変えて表示するときにも生じる。本実施例では、このようなノーマリ・ブラック・モードの表示パネル一般に共通するフレーム期間に亘り画面に残留する明画像を、フレーム期間毎に画像信号を表示パネルに入力した後にブランキング信号を入力して抑える。このため、本実施例では第（ｎ＋１）フレーム期間で表示パネル１００に入力される暗画像の信号に対する液晶層の応答の遅れが、第ｎフレーム期間で表示パネル１００に入力されたブランキング信号により補正される。
【０１１８】
さらに、本実施例では、液晶表示パネルのようにその光透過率の変調で画像表示を行う表示パネルにおいては、これに間欠的に光照射を行い残留する明画像を表示装置のユーザに見えなくする。第（ｎ＋１）フレーム期間においても、第ｎフレーム期間と同様にその開始時刻から時間ΔｔＦ／４が経過したのち、消灯状態にあるバックライトが点灯されるため、第ｎフレーム期間から残る明画像は第（ｎ＋１）フレーム期間にて殆ど画面から消える。
【０１１９】
以上の「走査タイミングの制御方法１」の説明では、第ｎフレーム期間にて画面に明画像を表示し、これに続く第（ｎ＋１）フレーム期間にて画面に暗画像を表示する表示パネル１００の表示動作を例に、その効果を述べた。この表示動作は、画面全体を白く表示して上記明画像を表示し、且つ画面全体を黒く表示して上記暗画像を表示する動作を含む。また、第（ｎ＋１）フレーム期間にて、上記暗画像より表示階調の高い（明画像よりは表示階調の低い）中間調の画像（Ｈａｌｆｔｏｎｅ Ｉｍａｇｅ）を表示した場合においても、上述の走査タイミングの制御方法は同様な効果をもたらす。
【０１２０】
２．走査タイミングの制御方法２
図８は、本実施例による表示パネルを動作させる走査タイミングの他の一例を示すタイミング・チャートである。このタイミング・チャートには、図６のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形８０１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号又はブランキング信号の波形８０３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形８０２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号又はブランキング信号の波形８０４が示される。
【０１２１】
図８のタイミング・チャートにおいて、各フレーム期間における画素アレイＡ，Ｂの各々の画素（走査信号線に対応した（ｍ／２）本の画素行）を選択するタイミング及び画像信号の値と極性は図６の夫々と概ね同じであるが、画素アレイＡ，Ｂへのブランキング信号（ブランキング画像）の入力タイミング、その値及び極性が異なる。図８に示す画素アレイＡ，Ｂへのブランキング信号の入力は、画素アレイＡ，Ｂの夫々に設けられた走査信号線の隣接し合う２本毎にゲート・パルスを与え、順次選択する。表示パネル１００においては、画素行が４本毎に順次選択されて、これらにブランキング信号が順次入力される。これにより、１フレーム期間ΔｔＦの１／８の時間（ΔｔＦ／８）にて表示パネルへのブランキング画像の入力は完了するため、表示パネルへのブランキング信号入力期間と次のフレーム期間における１回目の画像信号入力期間との間に、液晶層内の液晶分子がブランキング画像表示に応じた方向へ配向していくための時間的な余裕が生じる。図８のタイミング・チャートにおいては、任意のフレーム期間における表示パネルへのブランキング信号入力期間の終了時刻（第ｎフレーム期間における時刻ｔ（ｎＥ）参照）よりΔｔＦ／８の時間が経過した後、これに続く次のフレーム期間（これにおける表示パネルへの１回目の画像信号入力期間）が開始される（第（ｎ＋１）フレーム期間における時刻ｔ（ｎ＋１）参照）。
【０１２２】
このようにゲート・パルス毎に２本の画素行を選択し、その夫々に含まれる画素群にブランキング信号を入力する動作は「２ライン同時書込み（２−ｌｉｎｅｓ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｗｒｉｔｅ−ｉｎ）」又は「２ライン飛び越し走査（２−ｌｉｎｅｓ Ｓｋｉｐ−Ｓｃａｎｎｉｎｇ）」とも呼ばれ、ブランキング信号に代えて画像信号を入力する動作も同様に呼ばれる。また、ゲート・パルス毎にＮ本（Ｎは３以上の自然数）の画素行を選択し、その夫々に含まれる画素群毎にブランキング信号や画像信号を入力する動作は「Ｎライン同時書込み」又は「Ｎライン飛び越し走査」とも呼ばれる。図８においては、画素アレイＡ，Ｂの夫々にブランキング信号を２ライン同時書込み方法で入力している。
【０１２３】
画素アレイＡ，Ｂに表示されるブランキング画像を、表示装置に入力される画像情報（映像情報）に関係なく、表示パネルの画面全域を一様な暗さで（例えば、画面全域を黒く）表示する場合、画素アレイの各々に設けられた映像信号駆動回路内部でブランキング信号を発生させることができる。従って、ブランキング画像に応じたデータを表示装置の表示制御部（タイミング制御回路１１０）から表示素子部（映像信号駆動回路１０５〜１０８）に転送する必要はなくなり、この間における転送速度に関係なく、画素アレイＡ，Ｂへのブランキング信号入力期間を、例えば図８のタイミング・チャートに示す如く１フレーム期間ΔｔＦの１／８に短縮できる。また、ゲート・パルス毎に選択される画素アレイＡ，Ｂの各々の画素行数を増やすことで、表示パネルへのブランキング信号入力期間は更に短縮される。
【０１２４】
図８に示すブランキング信号入力期間において、その基準電圧Ｖｒｅｆに対するブランキング信号の極性はゲート・パルス毎に反転される。これにより、一部の画素行（例えば、走査信号線ＡＧ（ｍ／２−１），ＢＧ（ｍ／２−１）に対応する画素行）においては、これに入力されるブランキング信号とその直前に入力された画像信号とが基準電圧Ｖｒｅｆに対して同じ極性を示す。しかし、ノーマリ・ブラック・モードで動作する液晶表示パネルでは、ブランキング信号の基準電圧Ｖｒｅｆに対する電圧振幅は小さく、また、図８の如くフレーム期間毎に基準電圧Ｖｒｅｆに対するブランキング信号の極性反転パターンを逆転させることで、その影響は実質的になくなる。
【０１２５】
図９は、図８のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答９０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング７０２（図７と同じ）とを示す。図７と同様に、図９においても、図８に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形８０１，８０２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形９０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形８０１，８０２と一つの応答波形９０１により示される。
【０１２６】
図６を参照して説明した「走査タイミングの制御方法１」では、図７の第ｎフレーム期間におけるブランキング信号入力期間（時刻ｔ（ｎＤ）〜ｔ（ｎ＋１））に示されるように、表示パネル１００の画面上端及び下端の画素行（走査信号線ＡＧ（１），ＢＧ（１）のゲート・パルスで選択される画素行）に対応する液晶層の光透過率の応答は、その画面中央の画素行（走査信号線ＡＧ（ｍ／２），ＢＧ（ｍ／２）のゲート・パルスで選択される画素行）の液晶層のそれに比べて１フレーム期間の４分の１相当分（時間ΔｔＦ／４）だけ遅延する。このため、表示パネル１００の画面上端及び下端における液晶層の光透過率の減少は、第（ｎ＋１）フレーム期間の開始時刻あたりで始まる。表示パネル１００の画面周縁で生じる液晶層の光透過率の応答遅延に因り第ｎフレーム期間の画像が第（ｎ＋１）フレーム期間の画面上に残留する問題は、図７に示すバックライトの点灯タイミング７０２にて解消されている。
【０１２７】
図８のタイミング・チャートに示す「走査タイミングの制御方法２」では、ブランキング信号入力期間にてゲート・パルス毎に選択される画素行数を、画像信号入力期間におけるそれより多くするように表示パネル（画素アレイＡ，Ｂ）を動作するため、その駆動システムは図６の「走査タイミングの制御方法１」に要するそれより複雑になる。しかしながら、図８の「走査タイミングの制御方法２」により動作する表示装置は、図６の「走査タイミングの制御方法１」により動作するそれに比べて、フレーム期間毎の表示パネル（画素アレイＡ，Ｂ）へのブランキング信号入力を、そのフレーム期間の終了時刻より所定の時間だけ早く終了できる。このようにして、表示パネルのブランキング画像への見かけ上の応答を加速することで、フレーム期間毎にバックライトを点灯する時刻にて、その前のフレーム期間の画像が残り難くなり、表示パネルにおける動画視認性も向上する。
【０１２８】
フレーム期間毎に表示パネルの特に画面周縁で生じる液晶層の光透過率の応答遅延は、表示パネルに封入される液晶材料の印加電界に対する光透過率の応答特性に依存するため、図６のタイミング・チャートに示す表示装置の走査タイミングでは液晶材料の組成により残像が生じる可能性を孕む。これに対して、図８のタイミング・チャートに示す表示装置の走査タイミングは、このような可能性をより確実に抑える。従って、フレーム期間毎の残像対策の負担（バックライトの点灯タイミングに対する制約等）も軽減される。
【０１２９】
このような効果は、図６に示す走査タイミングに応じた表示装置の動作でも、ブランキング信号入力期間の開始時刻を早めることでも得られるが、図８に示す走査タイミングに応じた表示装置の動作では、画像表示期間を短縮する必要がなくなる。
【０１３０】
また、図８の「走査タイミングの制御方法２」に応じたノーマリ・ブラック・モードの表示装置の駆動方法は、明画像を表示したフレーム期間に続く次のフレーム期間で、中間調の画像を表示するときに次のような効果をもたらす。この中間調の画像は、明画像より暗く且つブランキング画像（例えば、黒画像）より明るく表示される画像である。ノーマリ・ブラック・モードの液晶表示パネルで明画像を表示したフレーム期間の次のフレーム期間に中間調の画像を表示する場合、このフレーム期間にて液晶層に印加される電界は明画像を表示したフレーム期間でのそれより弱めねばならない。しかし、液晶層の光透過率は、上述のとおり印加電界の減少に対して緩く応答し、その応答曲線の時間軸に対する微分係数は、フレーム期間に亘る印加電界の変化が小さいほど減少する。このため、明画像を表示するフレーム期間で液晶表示パネルにブランキング信号を入力せずに、次のフレーム期間で中間調の画像信号を液晶表示パネルに入力したとき、この中間調の画像を表示するフレーム期間内に表示パネルの液晶層の光透過率が所望の値まで減少しないこともある。
【０１３１】
これに対して、図６に示す走査タイミングでは、明画像を表示するフレーム期間にて液晶層に印加された電界をブランキング信号で一旦弱め（例えば、最小値まで下げ）、その後、中間調に応じた強さの電界を液晶層に印加する。液晶層に印加される電界は最小値から中間調に応じた値まで上昇するため、これに対する液晶層の光透過率の応答も加速される。一方、液晶層への印加電界が最小値から中間調に上昇する時刻（画像信号が画素行に入力される時刻）にて液晶層が示す光透過率は、この印加電界の上昇に対する液晶層の光透過率の応答に対して言わば初期条件を決める。従って、この時刻にて液晶層の光透過率がブランキング信号に応じたレベル（例えば、最小値）に到らないと、中間調の画像を表示するフレーム期間にて液晶層の光透過率は、所望の値より外れた値に落ち着く。ノーマリ・ブラック・モードの液晶表示パネルにおいて、このような液晶層の光透過率のずれは、ブランキング信号を表示パネルに入力せずに明画像表示と中間調の画像表示とを続けて行う上述の場合に生じるそれと比べれば無視しえるが、表示パネルの階調数が増加する昨今においては対策する必要性も否めない。
【０１３２】
図８に示す走査タイミングでノーマリ・ブラック・モードの液晶表示パネルを駆動する場合、上述のように表示パネル１００（画素アレイＡ，Ｂ）の各画素に対応する液晶層（画像表示領域に亘る液晶層）の光透過率は、フレーム期間毎にブランキング信号に応じたレベルまで下がる。換言すれば、画像表示領域にある液晶分子は、画面全域を黒く表示する方位に配向される。この状態で液晶層に中間調に応じた電界を印加することにより、液晶表示パネルの光透過率をそれに応じた値に精度よく上げることができる。
【０１３３】
３．走査タイミングの制御方法３
上述した走査タイミングの制御方法１，２は、ノーマリ・ブラック・モードで動作する表示パネルに適用された。これに対し、ここでは本実施例による表示パネルを動作させる走査タイミングの他の一例として、ノーマリ・ホワイト・モード（Ｎｏｒｍａｌｌｙ Ｗｈｉｔｅ Ｍｏｄｅ）という液晶層に印加される電界が大きくなるほど、その液晶層の光透過率が減るという特性を有する液晶表示パネルに適用される走査タイミングの制御方法３を説明する。
【０１３４】
図１０は、走査タイミングの制御方法３でノーマリ・ホワイト・モード（Ｎｏｒｍａｌｌｙ Ｗｈｉｔｅ Ｍｏｄｅ）の表示パネルに画像表示動作を行わせるタイミング・チャートである。ここで用いられる表示装置は、図１乃至図３を参照して説明されたものと同様な構造並びに機能を有し、表示パネルがノーマリ・ホワイト・モードで画像表示を行う点で、上述の表示装置と相違する。
【０１３５】
図１０のタイミング・チャートには、図６のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形１００１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号の波形１００３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形１００２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号の波形１００４が示される。
【０１３６】
図１０のタイミング・チャートと、図６及び図８に示されるタイミング・チャートとの第１の相違は、画像信号の波形１００３，１００４に示す如く、明画像に対応する（第ｎフレーム期間の）電圧信号の基準電圧Ｖｒｅｆに対する振幅より、暗画像に対応する（第（ｎ＋１）フレーム期間の）電圧信号の基準電圧Ｖｒｅｆに対する振幅が大きいことである。このような電圧振幅は、液晶層の光透過率が画像信号の電圧値と基準電圧との差（液晶層への印加電界）が大きくなるほど光透過率が減るというノーマリ・ホワイト・モードの液晶表示パネルの特性を反映する。なお、画像信号の波形１００３，１００４に示すように、その基準電圧Ｖｒｅｆに対する極性は、走査信号波形１００１，１００２に生じるゲート・パルス毎に反転し、その極性反転パターンは画像信号入力期間毎に逆転される。
【０１３７】
図１０のタイミング・チャートと、図６及び図８に示されるそれらとの第２の相違は、図１０のタイミング・チャートによる表示パネルの走査には、いずれのフレーム期間も表示パネル（画素アレイＡ，Ｂ）にブランキング画像（ブランキング信号）が入力される期間を含まないことである。これも上記ノーマリ・ホワイト・モードの液晶表示パネルの特性に拠る。ノーマリ・ホワイト・モードの液晶表示パネルでは、暗い画像ほど、これを表示するために液晶層への印加電界を強めねばならない。一方、液晶層の光透過率が、これに印加される電界の減少よりも増加に対して応答し易いことは、ノーマリ・ホワイト・モードの液晶表示パネルにおいても同様である。換言すれば、ノーマリ・ホワイト・モードの液晶表示パネルにて、液晶分子が初期配向又はこれに近い状態にあるとき、その光透過率は高く、電界の印加により液晶分子を別の方向に強制的に配向させることで、その光透過率は低下する。明画像を表示したフレーム期間に続く次のフレーム期間にて暗画像を表示する場合、液晶分子は暗画像に対応した電界に後押しされて所定の方位（液晶層の光透過率を下げる方位）へ速やかに配向する。従って、ノーマリ・ホワイト・モードの液晶表示装置においては、フレーム期間毎にブランキング信号を表示パネルに入力する必然性は小さくなる。
【０１３８】
図１０のタイミング・チャートによる表示装置の駆動方法においては、上述のようにフレーム期間毎の表示パネルへのブランキング信号入力期間がないため、この表示パネルに光を照射するバックライトの点灯タイミングも前述した２つの表示装置の駆動方法におけるそれに対してシフトされる。
【０１３９】
図１１は、図１０のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答１１０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング１１０２とを示す。図７と同様に、図１１においても、図１０に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形１００１，１００２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形１１０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形と一つの応答波形１１０１により示される。
【０１４０】
図１１の第ｎフレーム期間において、表示パネルへの１回目の明画像（例えば、白画像）入力は、その冒頭の時間ΔｔＦ／４（１フレーム期間の４分の１）にて完了される。ノーマリ・ホワイト・モードの液晶表示装置では、明画像の表示にて液晶層への印加電界を弱めるため、その光透過率の応答時間を考えると、バックライトの点灯タイミングは表示パネルへの１回目の明画像入力（画像信号入力）が完了する時刻ｔ（ｎＡ）より遅らせるほうが望ましい。したがって、バックライトの点灯タイミング１１０２では、フレーム期間毎にその中間点附近（例えば、２回目の明画像入力が開始される時刻ｔ（ｎＢ））にてバックライトの点灯を開始する。
【０１４１】
一方、第（ｎ＋１）フレーム期間での暗画像（例えば、黒画像）の表示においては、液晶層の光透過率が所定のレベル（例えば、これが取り得る最小値）に速く低下する。換言すれば、１回目の暗画像入力（画像信号入力）にて表示パネル（液晶層）の光透過率は充分に減少する。これにより、フレーム期間の中間点附近の時刻でバックライトの点灯が開始されるときには、暗画像の信号に対する表示パネル（その液晶層）の光透過率の応答は完了する。従って、表示パネルに封入される液晶材料が印加電界の上昇に対して非常に緩慢な光透過率の応答特性を示さない限り、第（ｎ＋１）フレーム期間にて第ｎフレーム期間で表示された画像の残像は視認さない。その結果、ノーマリ・ホワイト・モードの液晶表示パネルにおいては、この液晶表示パネルへのブランキング信号入力をフレーム期間毎に行わずとも、その動画表示特性は向上される。
【０１４２】
また、ノーマリ・ホワイト・モードの液晶表示パネルにおいて、フレーム期間毎に液晶表示パネルへのブランキング信号入力を行うと、その信号入力期間内にてバックライトを点灯させてもブランキング信号が入力された画素行から表示輝度が速やかに落ちる。この現象は、画面全体を白く表示したときに顕著に生じる。このため、表示パネルの画面中央に位置する画素行からその画面の上端及び下端に位置する画素行に向けて順次画像信号を入力する本実施例の画像表示動作では、表示パネルの画面中央にて画像をインパルス型の表示装置並みの品質で表示しながら、その周縁部で表示される画像の輝度を高め且つその表示輝度をバックライトの消灯により最小レベルへ瞬時に落とせる。その結果、表示パネルの面内に亘る動画像の品質とコントラスト比とが向上される。
【０１４３】
〔４．実施例１のまとめ〕
以上に述べた本実施例の表示装置では、その表示パネル１００内に２つの画素アレイ１０１，１０２を夫々の一端を互いに隣接させて設け又は形成される。また、この表示装置を、上記画素アレイの夫々に画像信号をその一端から他端（表示パネルの周縁側）に向けて順次入力して駆動することにより、表示パネル１００の画面中央を中心に表示画像のコントラストを上げ、且つフレーム期間に亘る残像を低減する。特に表示パネル１００を２つの画素アレイ１０１，１０２に分けることにより、表示パネル１００（夫々の画素アレイ１０１，１０２）への画像データ転送速度を上げ、夫々の画素アレイ１０１，１０２に画像信号を複数回入力することで、夫々の画素アレイ１０１，１０２に設けられた画素の各々の輝度を所望の値にすることにより、フレーム期間毎の表示画像のコントラストを上げ、このフレーム期間の直前に表示された画像の影響を排除する。表示パネルにより動画像を表示するとき、その画質は画面中央を中心とした領域におけるコントラスト比の確保と、残像の除去とにより高められる。従って、表示パネル内の２つの画素アレイに画像信号を夫々の一端から入力して、表示パネルの輝度を画面中央の領域（２つの画素アレイの一端が隣接する領域）からその周縁に向けて所定の値に立ち上げることにより、高品質の動画像が表示される。
【０１４４】
画素アレイ１０１，１０２の各々には、その一端から他端に延びる複数の映像信号線と、これらの映像信号線と交差する方向に延びる複数の走査信号線とが夫々並設される。画素アレイ１０１，１０２の各々には、複数の画素が上記走査信号線毎に画素行をなすように配置される。このようにして画素アレイ１０１，１０２の各々に設けられた複数の画素行は、夫々に対応する走査信号線に印加された走査信号で選択され、選択された画素行に含まれる画素の各々には複数の映像信号線の一つから画像信号又はブランキング信号が入力される。画素行に画像信号等を入力する工程は陰極線管を用いた表示装置における水平走査期間に相当し、画素行を順次選択する工程は陰極線管を用いた表示装置における垂直走査期間に相当する。従って、上述した本発明による表示パネルには、２つの画素アレイがその映像信号線の延伸方向、画素行の並設方向、又は垂直方向（垂直走査方向）に並設されるとも記される。さらに、本発明による表示パネルは、走査信号に呼応して、画素アレイ１０１に設けられた複数の画素行のｎ本（ｎは自然数）と画素アレイ１０２に設けられた複数の画素行のｎ本とを、２つの画素アレイが隣接し合う領域から順次選択し、これらに画像信号又はブランキング信号を入力して駆動される。画素アレイ１０１での画素行の選択と、画素アレイ１０２での画素行の選択とは、これらの画素行が並設される方向沿いに互いに逆方向に進行し、画素行の望ましき選択工程（画像信号工程）は表示パネルを横切る線に対して線対称に進行する。
【０１４５】
本実施例に拠るノーマリ・ブラック・モードの表示装置は、フレーム期間毎に画像信号の入力後にブランキング信号を入力することで上述の残像現象を抑止する。これにより、ホールド型の表示装置においてもインパルス型の表示装置なみの品質で動画像を表示することを可能にする。
【０１４６】
本実施例によるノーマリ・ブラック・モードの表示パネルに光を照射する光源装置を備えた表示装置においては、この光源装置から放射される光の強さを表示パネルにおける上記画像信号及び上記ブランキング信号の入力タイミングに合わせて変調する。例えば、フレーム期間毎に表示パネルへの１回目の画像信号の入力期間における任意時刻からブランキング信号の入力期間における任意時刻に亘る時間に光強度を上げ、それ以外の２つのフレーム期間に亘る時間における光の強度を下げる。また、光強度を上げる期間を表示パネルへの１回目の画像信号の入力期間が終了した時刻又はその後（例えば、表示パネルへの２回目の画像信号入力期間の開始前）の任意時刻に開始させても、ブランキング信号の入力期間の開始時刻またはその前（例えば、表示パネルへの最後の画像信号入力期間の終了後）の任意時刻に終了させてもよい。
【０１４７】
本実施例によるノーマリ・ホワイト・モードの表示パネルに光を照射する光源装置を備えた表示装置では、この光源装置から放射される光の強さを表示パネルにおける画像信号の入力タイミングに合わせ、またはフレーム期間の開始時刻やこれを基準に定められる時刻で変調する。
画像信号の入力タイミングに合わせた光強度の変調の一例では、フレーム期間毎に表示パネルへの１回目の画像信号の入力期間が終了した後に光源装置を点灯させ、その終了時刻（換言すれば、フレーム期間の開始時刻）前に光源装置を消灯させる。フレーム期間の開始時刻やこれを基準とする時刻による光強度の変調の一例では、フレーム期間毎にその前半にて光源装置を消灯状態に、その後半にて光源装置を点灯状態にする。例えば、光源装置は、フレーム期間の開始時刻からその１／２の時間が経過した時刻に点灯させる。
【０１４８】
本実施例では、光源装置の点灯デュティ（Ｌｉｇｈｔｉｎｇ Ｄｕｔｙ，１フレーム期間における光源装置の点灯期間（オン期間）の割合）を１フレーム期間の概ね２分の１としたが、さらにオン期間を短くすること（点灯デュティを小さくすること）で動画視認性は向上する。点灯デュティの短縮により映像の表示輝度低下が生じるが、バックライトに備えられるランプの本数を増やすことで、表示輝度を補い且つ向上することができる。点灯デュティの短縮によりランプの駆動電流に対する発光効率が改善され、ランプの寿命が延ばせる。また、本実施例では光源装置の点灯タイミングを一つの波形で最適化できるため、表示パネルの画面内にてランプの点灯タイミングを局所的に調整する必要がない。従って、導光板の主面に表示パネルを、その側面にランプを配置したサイド・エッジ型の光源装置の利用も可能になり、表示装置を薄くできる。
【０１４９】
＜実施例２＞
表示パネルを一つの点灯パターンで動作する光源装置からの光で照射する場合、表示パネルの画像表示領域に照射される光の強度は、その全域にて同様に変動する。このため、画像信号やブランキング信号が、これらの表示パネルへの入力期間の最初に入力される画素行で制御される液晶層と、その最後に入力される画素行で制御される液晶層との光透過率の差に応じて、表示パネルの画面の輝度もばらつく。上述の実施例による表示パネルへの画像信号又はブランキング信号の入力工程では、画面の中央における液晶層の光透過率の変化に対して、その上端及び下端におけるそれは遅延するため、表示パネルに封入された液晶材料の応答特性に依存して、バックライト点灯時に透過率に差が生じる可能性も否めない。
【０１５０】
６０Ｈｚの周期で画像情報を表示装置に入力する場合、表示パネルにおける１フレーム期間の画像表示には１６．７ｍｓ（ミリ秒）の時間が割り当てられる。これに対して、上記実施例１ではその１／２〜１／４の期間で画像信号又はブランキング信号の表示パネルへの入力工程を完了させるため、画面内の表示輝度差が実際に動画像の品質に影響を及ぼさない。しかし、光源装置の構造如何で表示パネルの周縁に照射される光が、その中央付近のそれに比べて若干弱くなることもある。また、背景の明るい画像の表示により画面内の表示輝度差が強調されることで、画面内に輝度傾斜（Ｂｒｉｇｈｔｎｅｓｓ Ｉｎｃｌｉｎａｔｉｏｎ）が生じる可能性も否めない。
【０１５１】
本実施例では、本発明者らが予測した以上の可能性に鑑み、画面全域のコントラスト比を一様にし、また画面周縁で表示される動画像の品質をも向上するに好適な表示装置及びその駆動方法が説明される。
【０１５２】
以下に述べる表示パネルの駆動方法では、インタレース方式（Ｉｎｔｅｒｌａｃｅ Ｍｏｄｅ）による画像情報の転送技術を表示装置内の画像データ転送に応用する。インタレース方式は、テレビジョン映像等の画像情報を表示装置へ伝送する技術として普及しており、図２を参照して説明した表示パネル１００を備えた表示装置の一例においては、１番目からｍ番目に到る走査線アドレスで夫々特定されるｍ本の画素行に対応した画像情報が、奇数番目の走査線アドレスの画素行に対応した群と偶数番目の走査線アドレスの画素行に対応した群とに分かれて１フレーム期間おきに交互に表示制御部に受信される。
【０１５３】
これに対して、プログレッシブ方式（Ｐｒｏｇｒｅｓｓｉｖｅ Ｍｏｄｅ）という、もう一つの映像伝送技術では、上記図２に示される表示パネル１００を備えた表示装置の一例において、１番目からｍ番目に到る走査線アドレスで夫々特定されるｍ本の画素に対応した画像情報の全てが、フレーム期間毎に表示制御部に受信される。
【０１５４】
以下に述べる本実施例では、表示装置の表示制御部（タイミング制御回路１１０）にプログレッシブ方式で格納した画像情報又は映像情報を、インタレース方式で読み出して表示素子部（映像信号駆動回路１０５〜１０８）に転送する。このため、本実施例で説明する表示装置は、実施例１にて用いたそれと概ね同じ構造及び機能を有するが、図３に示すメモリ制御回路３０１の機能が実施例１のそれと相違する。
【０１５５】
本実施例によるインタレース方式での画像データの表示制御部から表示素子部への転送は、表示制御部に格納されたｍ本の画素行に夫々対応する画像データを、始めに（ｍ／２）本の画素行に対応する一群を読み出して転送し、次に残り（ｍ／２）本の画素行に対応する他の一群を読み出して転送する。以下、始めの（ｍ／２）本の画素行に対する画像データの読み出しと転送に宛がう期間を「奇数フィールド期間（第１のフィールド期間）」、残りの（ｍ／２）本の画素行に対する画像データの読み出しと転送に宛がう期間を「偶数フィールド期間（第２のフィールド期間）」と呼ぶ。
【０１５６】
１．走査タイミングの制御方法４
図１２は、本実施例による表示パネルを動作させる走査タイミングの一例を示すタイミング・チャートである。表示パネルとして、ノーマリ・ブラック・モードで動作する液晶表示パネルを用いる。
【０１５７】
図１２のタイミング・チャートには、図６のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形１２０１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号又はブランキング信号の波形１２０３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形１２０２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号又はブランキング信号の波形１２０４が示される。なお、画像信号又はブランキング信号の波形１２０３，１２０４に付されたアドレスＡＤ（ｉ），ＢＤ（ｉ）の定義は、実施例１の図６を参照した説明に記したとおりである。
【０１５８】
図１２のタイミング・チャートにおいて、画素アレイＡ，Ｂへの画像信号及びブランキング信号の入力は、図８を参照して説明した実施例１の「走査タイミングの制御方法２」で画素アレイＡ，Ｂへのブランキング信号入力に用いた２ライン同時書込み（又は、２ライン飛び越し走査）と呼ばれる方法による。画像信号ＡＤ（ｉ），ＢＤ（ｉ）の基準電圧Ｖｒｅｆに対する極性は、奇数フィールド期間（第ｎフレーム期間の時刻ｔ（１）〜ｔ（ｎＡ））及び偶数フィールド期間（第ｎフレーム期間の時刻ｔ（ｎＢ）〜ｔ（ｎＣ））を通して正電位又は負電位の一方に固定され、奇数フィールド期間と偶数フィールド期間との間で逆転する。また、ブランキング信号の基準電圧Ｖｒｅｆに対する極性は、その画素アレイへの入力期間を通して、その直前に画素アレイに入力された画像信号（同じフレーム期間における偶数フィールド期間の画像信号）のそれとは逆の電位（第ｎフレーム期間の場合、正電位）に固定される。フレーム期間毎の奇数フィールドの画像信号、偶数フィールドの画像信号、及びブランキング信号の夫々の極性は、１フレーム期間おきに夫々反転される。
【０１５９】
実際の画像表示動作では、隣接する２本の画素行に入力される例は少ない。このため、特定の画素行毎に与えられた画像データ（画像信号群）をこの画素行とこれに隣接する画素行とに同時に入力すると、表示パネルの画面に表示される画像の垂直解像度が劣化する。一方、表示パネルで表示しようとする画像には、隣接する画素間の階調差が小さい領域が多い。この観点から、本実施例での２ライン同時書込み方法による表示パネルへの画像信号入力では、画素行の各々にこれに入力すべき画像信号とこれに隣接する別の画素行の画像信号とを書込み、表示画像の品質を確保する。
【０１６０】
このような表示パネルへの画像信号入力は、例えば、図１２を参照して次のように説明される。
【０１６１】
各フレーム期間の奇数フィールド期間（第ｎフレーム期間の時刻ｔ（１）〜ｔ（ｎＡ））では、その走査開始信号（画像信号入力期間の開始信号）に呼応して、画素アレイＡ（上側画素アレイ）の画素アレイＢ側にある２本の走査信号線ＡＧ（ｍ／２），ＡＧ（ｍ／２−１）と、画素アレイＢ（下側画素アレイ）の画素アレイＡ側にある２本の走査信号線ＢＧ（ｍ／２），ＢＧ（ｍ／２−１）とにゲート・パルスが印加される。これにより、走査信号線ＡＧ（ｍ／２），ＡＧ（ｍ／２−１）に応じた２本の画素行には画素アレイＡに設けた映像信号駆動回路から同じ画像信号が、走査信号線ＢＧ（ｍ／２），ＢＧ（ｍ／２−１）に応じた２本の画素行には画素アレイＢに設けた映像信号駆動回路から同じ画像信号が、夫々入力される。続いて、画素アレイＡの２本の走査信号線ＡＧ（ｍ／２−２），ＡＧ（ｍ／２−３）と、画素アレイＢの２本の走査信号線ＢＧ（ｍ／２−２）とＢＧ（ｍ／２−３）とにゲート・パルスが印加され、走査信号線ＡＧ（ｍ／２−２），ＡＧ（ｍ／２−３）に応じた２本の画素行には画素アレイＡに設けた映像信号駆動回路から同じ画像信号が、走査信号線ＢＧ（ｍ／２−２）とＢＧ（ｍ／２−３）に応じた２本の画素行には画素アレイＢに設けた映像信号駆動回路から同じ画像信号が、夫々入力される。以下、画素アレイＡ，Ｂの夫々に設けられた走査信号線の隣接し合う一対に順次ゲート・パルスを印加し、夫々の走査信号線の対に対応した２本の画素行に同時に画像信号を入力する動作が繰り返されて、奇数フィールド期間の画像信号入力期間が完了する。
【０１６２】
一方、各フレーム期間の偶数フィールド期間（第ｎフレーム期間の時刻ｔ（ｎＢ）〜ｔ（ｎＣ））では、その走査開始信号に呼応して、画素アレイＡにある１本の走査信号線ＡＧ（ｍ／２）と、画素アレイＢにある１本の走査信号線ＢＧ（ｍ／２）とにゲート・パルスが印加される。続いて、画素アレイＡの２本の走査信号線ＡＧ（ｍ／２−１），ＡＧ（ｍ／２−２）と、画素アレイＢの２本の走査信号線ＢＧ（ｍ／２−１）とＢＧ（ｍ／２−１）とにゲート・パルスが印加され、走査信号線ＡＧ（ｍ／２−１），ＡＧ（ｍ／２−２）に応じた２本の画素行には画素アレイＡに設けた映像信号駆動回路から同じ画像信号が、走査信号線ＢＧ（ｍ／２−１）とＢＧ（ｍ／２−１）に応じた２本の画素行には画素アレイＢに設けた映像信号駆動回路から同じ画像信号が、夫々入力される。以下、画素アレイＡ，Ｂの夫々に設けられた走査信号線の隣接し合う一対に順次ゲート・パルスを印加し、夫々の走査信号線の対に対応した２本の画素行に同時に画像信号を入力する動作が繰り返される。
【０１６３】
しかし、偶数フィールド期間の冒頭では、画素アレイＡ，Ｂの各々にて１本の画素行のみに画像信号を入力したため、奇数フィールド期間における表示パネルへの画像信号入力方法でｍ／４回のゲート・パルスにより偶数フィールド期間での表示パネルへの画像表示信号入力を行うと、画素アレイＡにある走査信号線ＡＧ（１）に対応した画素行と画素アレイＢにある走査信号線ＢＧ（１）に対応した画素行への画像信号入力ができなくなる。これに対して、（ａ）偶数フィールド期間のｍ／４回目のゲート・パルスの画素アレイＡにある３本の走査信号線ＡＧ（１），ＡＧ（２），ＡＧ（３）と画素アレイＢにある３本の走査信号線ＢＧ（１），ＢＧ（２），ＢＧ（３）への印加、（ｂ）偶数フィールド期間にて追加した（ｍ／４＋１）回目のゲート・パルスの画素アレイＡの走査信号線ＡＧ（１）と画素アレイＢの走査信号線ＢＧ（１）への印加、及び（ｃ）走査信号線ＡＧ（１）に対応する画素行（表示パネルの画面最上端）と走査信号線ＢＧ（１）に対応する画素行（表示パネルの画面最下端）への画素信号入力の省略、の３つの選択肢があり、いずれによっても偶数フィールド期間の画像信号入力期間が完了される。
【０１６４】
本実施例では、画素アレイＡ，Ｂの夫々にて、偶数フィールド期間で選択される一対の画素行の組合せを、奇数フィールド期間で選択された一対の画素行の組合せと相違させることにより、表示パネルの画面に表示される画像はその垂直方向に補正される。上述のように、本実施例では奇数フィールド期間及び偶数フィールド期間の一方で画素行に本来の画像信号が入力され、その他方ではこれと対になる他の画素行の画像信号が入力される。このため、奇数フィールド期間及び偶数フィールド期間で同じ画素行の対が形成されると、この一対の画素行間が画像信号を互いに分け合う。その結果、複数の画素行の対が表示すべき画像とは異なる新たな画像を形成する。従って、偶数フィールド期間の冒頭では、画素アレイＡの画素アレイＢに隣接する一端に最も近い走査信号線ＡＧ（ｍ／２）と、画素アレイＢの画素アレイＡに隣接する一端に最も近い走査信号線ＢＧ（ｍ／２）とにゲート・パルスを印加し、偶数フィールド期間で対を成す画素行の組合せを奇数フィールド期間でのそれに対して１画素行だけ画素アレイＡ，Ｂの夫々の他端側（表示パネルの周縁側）にずらす。図１２のタイミング・チャートでは、偶数フィールド期間の冒頭で画素アレイＡの画素行の１本と画素アレイＢの画素行の１本とに画像信号を入力したが、この動作を奇数フィールド期間の冒頭で行い、偶数フィールド期間で上述した奇数フィールド期間の動作を行ってもよい。
【０１６５】
以上のように、表示パネル（画素アレイＡ，Ｂ）への画像信号入力を、奇数フィールド期間とこれに続く偶数フィールド期間とで対を成す画素行の組合せを変えた２ライン同時書込み方法で行うことで、表示画像の品質を高める。
【０１６６】
このような本実施例に特有な２ライン同時書込み方法を、以下、高速インタレース走査（Ｈｉｇｈ−ｓｐｅｅｄ Ｉｎｔｅｒｌａｃｅ Ｓｃａｎ）と呼ぶ。この手法が、高速である所以は、奇数フィールド期間にて表示パネルへの画像信号入力を１フレーム期間の８分の１（ΔｔＦ／８）という短い時間で完了させることにより、フレーム期間の冒頭にて表示パネル全域の液晶層の所定方向への配向が加速されることにある。この手法では、偶数フィールド期間での画像信号入力や、ブランキング信号入力期間も、１フレーム期間の８分の１という時間内で完了される。
【０１６７】
この高速インタレース走査の効果は、図１２のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答１３０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング７０２（実施例１の図７と同じ）とを示す図１３により説明される。図７と同様に、図１３においても、図１２に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形１２０１，１２０２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形１３０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形と一つの応答波形１３０１により示される。
【０１６８】
明画像を表示する第ｎフレーム期間では、奇数フィールド期間の画像信号入力が１フレーム期間の１／８（時刻ｔ（ｎ）〜ｔ（ｎＡ））に短縮されることにより、図１３に示すように、画面上端及び下端にて液晶層の光透過率が応答を開始する時刻の画面中央におけるそれに対する遅延が縮まる。このため、点灯タイミング７０２に応じてバックライト点灯が開始される時刻にて、画面上端及び下端における液晶層の光透過率は画面中央のそれに近いレベルに到達する。このように表示パネルの画面内における液晶層の光透過率が均されることにより、これを透過するバックライトからの光の輝度の均一性が上がる。
【０１６９】
暗画像を表示する第（ｎ＋１）フレーム期間では、第ｎフレームにてブランキング信号が１フレーム期間の１／８（時刻ｔ（ｎＤ）〜ｔ（ｎＥ））という短い時間で表示パネルに入力されることにより、画面上端及び下端の液晶層の光透過率でさえ、その開始時刻ｔ（ｎ＋１）にて明画像表示時の半分以下のレベルに到達する。従って、第（ｎ＋１）フレーム期間にて、表示パネルの画面内における液晶層の光透過率は、バックライトを点灯させる時刻までに概ね最小レベルに到達し、第ｎフレームの残像は画面から実質上消える。
【０１７０】
２．高速インタレース走査に適した表示パネルへの画像データ転送方法
図１２のタイミング・チャートを参照して説明した高速インタレース走査による表示パネルへの画像信号入力方法に関し、これに好適な表示制御部から表示素子部（表示パネル）への画像データ転送方法の一例を以下に説明する。
【０１７１】
図１４は、図３に示すフレーム・メモリ（メモリＡ３０２，メモリＢ３０３）に格納された画像データを、画像データ読み出しクロック（実施例１の〔２．表示パネルへの画像データ転送方法〕の説明参照）又はこれに類似するタイミング信号に呼応してメモリ制御回路３０１で読み出し、画素アレイＡに設けられた映像信号駆動回路Ａ１，Ａ２及び画素アレイＢに設けられた映像信号駆動回路Ｂ１，Ｂ２に転送する工程を図５に倣い示した説明図である。映像信号駆動回路Ａ１，Ａ２は、これに転送された画像データに基き画像信号を生成し、これを図１２の走査信号波形１２０１のゲート・パルスに呼応して画素アレイＡ内の画素に入力する。また、映像信号駆動回路Ｂ１，Ｂ２は、これに転送された画像データに基き画像信号を生成し、これを図１２の走査信号波形１２０２のゲート・パルスに呼応して画素アレイＢ内の画素に入力する。
【０１７２】
図１４は、タイミング制御回路１１０に設けられた２つのフレーム・メモリのいずれかに、図４（ａ）に示した画像情報（映像情報）が図４（ｂ）のように、映像信号駆動回路Ａ１，Ａ２，Ｂ１，Ｂ２の夫々に応じた画像データ群に分けられて格納される様子を示す。図１４の左側には、図５の左側に示した表示パネル全体から見た走査線アドレスに代えて、映像信号駆動回路Ａ１，Ａ２用の画像データ群には画素アレイＡの走査信号線のアドレスＡＧ（１）〜ＡＧ（ｍ／２）が、映像信号駆動回路Ｂ１，Ｂ２用の画像データ群には画素アレイＢの走査信号線のアドレスＢＧ（ｍ／２）〜ＢＧ（１）が、メモリ内アドレス（Ａｄｄｒｅｓｓ ｉｎ Ｍｅｍｏｒｙ）夫々付される。このメモリ内アドレスは、図５の右端に示すアレイＡ内アドレス又はアレイＢ内アドレスに対応し、また夫々のアレイＡ内アドレス又はアレイＢ内アドレスを媒介して図５の左側に示す走査線アドレス１ｔｈ〜ｍｔｈに対応付けられる。なお、図１４の右端に示すアレイＡ内アドレス（ｔｏ Ａｄｄｒｅｓｓ ｉｎ Ａｒｒａｙ Ａ）及びアレイＢ内アドレス（ｔｏ Ａｄｄｒｅｓｓ ｉｎ Ａｒｒａｙ Ｂ）は画素アレイＡ及び画素アレイＢに設けられた画素行のアドレスを夫々に対応する走査信号線のアドレスで示す。
【０１７３】
図１４（ａ）及び図１４（ｂ）のいずれも、プログレッシブ方式により表示装置に入力された画像情報（映像情報）をフレーム・メモリに格納した状態を想定して描かれている。図１４（ａ）と図１４（ｂ）との相違点は、その右側に示す画像データの転送順（Ｔｒａｎｓｆｅｒ Ｓｅｑｕｅｎｃｅ，換言すれば画像データの読み出し順）、及び夫々の画像データに応じた画像信号が入力される画素アレイＡの画素行の組合せ、並びに画素アレイＢの画素行の組合せに見出される。この相違は、図１４（ａ）が奇数フィールド期間におけるフレーム・メモリからの画像データの読み出しと転送の順序を示し、図１４（ｂ）が偶数フィールド期間におけるフレーム・メモリからの画像データの読み出しと転送の順序を示すことに拠る。本実施例による高速インタレース走査は、上述のとおり奇数フィールド期間と偶数フィールド期間とで表示パネルへの１フレーム期間分の画像信号入力が完結（Ｃｏｍｐｌｅｔｅ）する。このため、図１４（ｂ）の右側に示される画像データの転送順は、図１４（ａ）におけるそれに続く通し番号が付される。
【０１７４】
本実施例の表示パネル１００（画素アレイＡ，Ｂ）に図１４の画像データを高速インタレース走査により入力するとき、その奇数フィールド期間ではフレーム・メモリから１番目乃至（ｍ／４）番目に読み出される画像データが表示パネルに設けた映像信号駆動回路に順次転送され、これに続く偶数フィールド期間ではフレーム・メモリから（ｍ／４＋１）番目乃至（ｍ／２）番目に読み出される画像データが表示パネルの映像信号駆動回路に順次転送される。本実施例でも実施例１と同様に、画素アレイＡに転送される画像データは、映像信号駆動回路Ａ１，Ａ２に応じた画像データＡ１，Ａ２を図１４（ａ）及び図１４（ｂ）に示した転送順に従ってフレーム・メモリから並行して読み出され、画素アレイＢに転送される画像データは、映像信号駆動回路Ｂ１，Ｂ２に応じた画像データＢ１，Ｂ２を図１４（ａ）及び図１４（ｂ）に示した転送順に従ってフレーム・メモリから並行して読み出される。画像データＡ１，Ａ２と画像データＢ１，Ｂ２とは、例えば「転送順」毎にタイミング制御回路１１０で生成されるタイミング信号（例えば、上記画像データ読み出しクロック）に呼応して、タイミング制御回路１１０（フレーム・メモリ３０２，３０３）から前者は映像信号駆動回路Ａ１，Ａ２に、後者は映像信号駆動回路Ｂ１，Ｂ２に夫々転送される。
【０１７５】
本実施例におけるフレーム・メモリからの画素データの読み出し工程は、メモリ内アドレスで特定される夫々の画素行に対応した画素データを、画素行の１本おきに読み出す点で図５を用いて説明した実施例１における画素データの読み出し工程と相違する。画素アレイにおける画素行は「ライン」とも呼ばれ、また画素行に対応してフレーム・メモリに格納される画像データは「ライン・データ」とも呼ばれる。これらの呼称に即し、本実施例での画素データの読み出し工程は、以降、「１ライン飛び越し読み出し（１−ｌｉｎｅ Ｓｋｉｐ−Ｒｅａｄｏｕｔ）」とも呼ぶ。１ライン飛び越し読み出し方式は、表示制御部から表示素子部への画像データ転送にインタレース方式のデータ伝送技術を応用した本実施例に即して考案され、この画像データ転送を言わばプログレッシブ方式で行う実施例１にて１ラインずつライン・データを読み出す「順次読み出し（Ｓｕｃｃｅｓｓｉｖｅ−Ｒｅａｄｏｕｔ）」とはその用途を異にする。図１４（ａ）及び図１４（ｂ）にて、その転送順が「Ｓｋｉｐ」と記された画素データ（以下、ライン・データ）は、奇数フィールド期間又は偶数フィールド期間にて読み出されない。
【０１７６】
以下、図１４（ａ）及び図１４（ｂ）を参照して、１ライン飛び越し読み出し方式によるフレーム・メモリからのライン・データの読み出しと、これに呼応したライン・データの映像信号駆動回路Ａ１，Ａ２，Ｂ１，Ｂ２への転送とを説明する。以下の説明にて、映像信号駆動回路Ａ１，Ａ２に転送されたライン・データは図１２に示す画像信号１２０３に変換されて画素アレイＡに、映像信号駆動回路Ｂ１，Ｂ２に転送されたライン・データは図１２に示す画像信号１２０４に変換されて画素アレイＢに、夫々入力される。また、これらの画像信号１２０３，１２０４は、図１２に示す走査信号波形１２０１，１２０２のゲート・パルスに呼応して、画素アレイＡ，Ｂの夫々に設けられた画素行に入力される。
【０１７７】
図１４（ａ）の転送順は、任意のフレーム期間に含まれる奇数フィールド期間でのライン・データ（画像データ）の読み出し順序を示す。画像データＡ１，Ａ２は、表示パネルの画面中央付近に表示すべきメモリ内アドレスＡＧ（ｍ／２−１）のライン・データから画面上端に向けて、画像データＢ１，Ｂ２は、画面中央付近に表示すべきメモリ内アドレスＢＧ（ｍ／２−１）のライン・データから画面下端に向けて、それぞれ１ラインおきに読み出される。メモリ内アドレスの一つを特定する数値（ｍ／２）が偶数の場合、奇数フィールド期間では画素アレイＡ，Ｂの夫々に設けられた走査信号線の奇数アドレス（例えば、ＡＧ（ｍ／２−１），ＡＧ（ｍ／２−３），…ＡＧ（３），ＡＧ（１））を有する一群に対応した画素行に入力すべきライン・データが読み出される。
【０１７８】
奇数フィールド期間では、画像データＡ１，Ａ２の偶数のメモリ内アドレス（例えば、ＡＧ（ｍ／２），ＡＧ（ｍ／２−２），…ＡＧ（２））が付された一群及び画像データＢ１，Ｂ２の偶数のメモリ内アドレス（例えば、ＢＧ（ｍ／２），ＢＧ（ｍ／２−２），…ＢＧ（２））が付された一群のいずれも、フレーム・メモリから読み出されない。
【０１７９】
タイミング信号（例えば、画像データ読み出しクロック）に呼応して、画素アレイＡに送られる画像データ及び画素アレイＢに送られる画像データの奇数番のメモリ内アドレスが互いに対応する一対が読み出される。画素アレイＡに設けた映像信号駆動回路Ａ１，Ａ２に画像データＡ１，Ａ２を、画素アレイＢに設けた映像信号駆動回路Ｂ１，Ｂ２に画像データＢ１，Ｂ２を個別に送る場合、画素アレイＡ用の画像データを格納するフレーム・メモリの領域から奇数番のメモリ内アドレスの一つ（例えば、ＡＧ（ｍ／２−１））に応じた画像データＡ１，Ａ２の一組と、画素アレイＢ用の画像データを格納するフレーム・メモリの他の領域から前記メモリ内アドレスの一つに対応する奇数番のメモリ内アドレス（例えば、ＡＧ（ｍ／２−１）に対応するＢＧ（ｍ／２−１））に応じた画像データＢ１，Ｂ２の一組とが、対をなして読み出される。
【０１８０】
奇数番のメモリ内アドレスに応じて読み出された画素アレイＡ用の画像データと画素アレイＢ用の画像データとの一対は映像信号駆動回路にて画像信号に変換され、画素アレイＡ及び画素アレイＢにて前記メモリ内アドレスに対応するアレイ内アドレスが付された画素行（ライン）とこれに隣接する他の画素行に入力される。本実施例では、奇数番のメモリ内アドレスに対応する画素行とともに画像データが入力される他の画素行は、図１４（ａ）に示す如く画面中央側に位置する。例えば、フレーム・メモリのメモリ内アドレスＡＧ（ｍ／２−１）に格納される画素データに基く画像信号は、これに対応する画素行（アレイ内アドレスＡＧ（ｍ／２−１））と、その画面中央側（画素アレイＢ側）に隣接する画素行（アレイ内アドレスＡＧ（ｍ／２））とに入力される。また、フレーム・メモリのメモリ内アドレスＢＧ（１）に格納される画素データに基く画像信号は、これに対応する画素行（アレイ内アドレスＢＧ（１））と、その画面中央側（画素アレイＡ側）に隣接する画素行（アレイ内アドレスＢＧ（２））とに入力される。
【０１８１】
以上に述べた、奇数フィールド期間における表示パネル（画素アレイＡ，Ｂ）へのライン・データ（画像データ）転送とこれに付帯する画素アレイＡ，Ｂへの画像信号入力は、図１２のタイミング・チャートに示した高速インタレース走査による奇数フィールド期間の表示パネルへの画像信号入力に対応する。
【０１８２】
図１４（ｂ）の転送順は、任意のフレーム期間に含まれる偶数フィールド期間でのライン・データ（画像データ）の読み出し順序を示す。画像データＡ１，Ａ２は、表示パネルの画面中央付近に表示すべきメモリ内アドレスＡＧ（ｍ／２）のライン・データから画面上端へ、画像データＢ１，Ｂ２は、画面中央付近に表示すべきメモリ内アドレスＢＧ（ｍ／２）のライン・データから画面下端へ、それぞれ１ラインおきに読み出される。数値（ｍ／２）を偶数とすると、偶数フィールド期間では、画素アレイＡ，Ｂの夫々に設けられた走査信号線の偶数アドレス（例えば、ＡＧ（ｍ／２），ＡＧ（ｍ／２−２），…ＡＧ（２））を有する一群に対応した画素行に入力すべきライン・データが読み出され、奇数フィールド期間に読み出されたライン・データは読み出されない。走査信号線の偶数アドレス（例えば、ＢＧ（ｍ／２−２））に対応した画素行に入力すべきライン・データは、フレーム・メモリのこれと同じ偶数番号のメモリ内アドレス（例えば、ＢＧ（ｍ／２−２））が付された領域に格納される。
【０１８３】
偶数フィールド期間でも、奇数フィールド期間と同様に、タイミング信号（例えば、画像データ読み出しクロック）に呼応して、画素アレイＡに送られる画像データ及び画素アレイＢに送られる画像データの偶数番のメモリ内アドレスが互いに対応する一対が読み出される。偶数フィールド期間でも、画素アレイＡ，Ｂの各々に２つの映像信号駆動回路を設け、これら４つの映像信号駆動回路に個別に画像データを転送する場合、奇数フィールド期間と同様に、画素アレイＡ用の画像データの一組と画素アレイＢ用の画像データの一組とが対をなして読み出される。
【０１８４】
偶数番のメモリ内アドレスに応じて読み出された画素アレイＡ用の画像データと画素アレイＢ用の画像データとの一対は映像信号駆動回路にて画像信号に変換され、画素アレイＡ及び画素アレイＢにて前記メモリ内アドレスに対応するアレイ内アドレスが付された画素行（ライン）とこれに隣接する他の画素行に入力される。しかし、偶数フィールド期間では、表示画像の品質を確保する上で、画像信号が同時に入力される一対の画素行の組合せを奇数フィールド期間のそれと異ならせる。このため、図１２のタイミング・チャートに示した高速インタレース走査による偶数フィールド期間での表示パネルへの画像信号入力に対応させて、偶数フィールド期間の冒頭に読み出されるフレーム・メモリの画像データは、２つの画素アレイの各々にて、これが格納されたメモリ内アドレスに対応する画素行のみに画像信号として入力される。
【０１８５】
例えば、フレーム・メモリのメモリ内アドレスＡＧ（ｍ／２）に格納された画素データに拠る画像信号は画素アレイＡのアレイ内アドレスＡＧ（ｍ／２）の画素行のみに入力され、フレーム・メモリのメモリ内アドレスＢＧ（ｍ／２）に格納された画素データに拠る画像信号は画素アレイＢのアレイ内アドレスＢＧ（ｍ／２）の画素行のみに入力される。この例から明らかなように、画素アレイＡの画素アレイＢに隣接する一端に設けた画素行、及び画素アレイＢの画素アレイＡに隣接する一端に設けた画素行は、一対のフィールド期間のいずれか（ここでは偶数フィールド）でこれに隣接する他の画素行と対にならない。従って、画素アレイＡ，Ｂの夫々の一端（換言すれば、２つの画素アレイの境界）に位置する画素行に対応した画像信号は、この画素行が隣接する他の画素行と対をなさないフィールド期間に、この画素行へ入力する。
【０１８６】
偶数フィールド期間では、その冒頭で奇数フィールド期間とは異なる表示パネルへの画像信号入力を行うが、それ以降は奇数フィールド期間と概ね同様な表示パネルへの画像信号入力が繰り返される。偶数番のメモリ内アドレスに対応する画素行とともに画像データが入力される他の画素行は、図１４（ｂ）に示す如く画面中央側に位置する。例えば、フレーム・メモリのメモリ内アドレスＡＧ（ｍ／２−２）に格納される画素データに基く画像信号は、これに対応する画素行（アレイ内アドレスＡＧ（ｍ／２−２））と、その画面中央側（画素アレイＢ側）に隣接する画素行（アレイ内アドレスＡＧ（ｍ／２−１））とに入力される。
【０１８７】
偶数フィールド期間では、その冒頭で画素アレイの夫々に属する画素行の１本のみに画像信号を入力するため、以降、画素アレイの夫々にて２本の画素行毎に画像信号を入力すると最後の１本（画素アレイＡの画素行ＡＧ（１）及び画素アレイＢの画素行ＢＧ（１））が取りこぼされる。これに対し、図１４（ｂ）に示す表示パネルへの画像信号入力では、その最後に画素アレイＡ及び画素アレイＢの夫々の３本の画素行（画素アレイＡの画素行ＡＧ（３），ＡＧ（２），ＡＧ（１），及び画素アレイＢの画素行ＢＧ（３），ＢＧ（２），ＢＧ（１））に、その中心となる画素行（画素アレイＡでは画素行ＡＧ（２），画素アレイＢでは画素行ＢＧ（２））に対応した画像信号を入力している。
【０１８８】
以上に記した表示制御部における画像データの読み出しとこの画像データの表示パネルへの転送とにより、上述した本実施例の高速インタレース走査で表示パネルに表示される画像（特に動画像）の品質は更に向上する。
【０１８９】
まず、奇数フィールド期間と偶数フィールド期間とで画像信号が同時に入力される画素行の組合せを変える効果は、画素アレイＡの任意の画素行ＡＧ（ｙ）（ｙは自然数，（ｍ／２）＞ｙ＞２）とこれに隣接する画素行ＡＧ（ｙ＋１），ＡＧ（ｙ−１）とで次のように説明される。第１のフィールド期間で画素行ＡＧ（ｙ）と画素行ＡＧ（ｙ＋１）とにメモリ内アドレスＡＧ（ｙ）に拠る画像信号（画素行ＡＧ（ｙ）に本来入力すべき信号）が、これに続く第２のフィールド期間で画素行ＡＧ（ｙ）と画素行ＡＧ（ｙ−１）とにメモリ内アドレスＡＧ（ｙ−１）に拠る画像信号が夫々入力されると、画素行ＡＧ（ｙ）には「（ＡＧ（ｙ）＋ＡＧ（ｙ−１））／２」の画像信号が入力される。また、これと同時に画素行ＡＧ（ｙ＋１）には「（ＡＧ（ｙ）＋ＡＧ（ｙ＋１））／２」なる画像信号が、画素行ＡＧ（ｙ−１）には「（ＡＧ（ｙ−２）＋ＡＧ（ｙ−１））／２」なる画像信号が、夫々入力される。従って、表示装置のユーザは、画素行ＡＧ（ｙ）と画素行ＡＧ（ｙ＋１）との境界付近にてメモリ内アドレスＡＧ（ｙ）に拠る画像信号に近い輝度を、画素行ＡＧ（ｙ）と画素行ＡＧ（ｙ−１）との境界付近にてメモリ内アドレスＡＧ（ｙ−１）に拠る画像信号に近い輝度を夫々感知する。このため、画素行の２本毎に画像信号が入力されながら、その表示画像の所謂見かけ上の垂直解像度は向上する。
【０１９０】
一方、本実施例の高速インタレース走査は、１フレーム期間に表示パネルへ少なくとも２回の画像信号書込みを行う。また、この２回の表示パネルへの画像信号書込みで画素行（ライン）間の画像情報を補完する。従って、６０Ｈｚの周波数で１フレーム期間の画像情報を表示装置に入力する場合、６０Ｈｚ×２＝１２０Ｈｚ相当で表示画像が画面に生成される。これにより、従来のインタレース方式による画像表示で指摘される画面内のちらつきが抑止される。
【０１９１】
３．走査タイミングの制御方法５
本実施例の高速インタレース走査による画像信号の表示パネルへの入力の利点を生かし、且つ表示画像の垂直解像度を更に向上させる表示装置の走査タイミング制御方法を以下に述べる。この走査タイミングの制御方法では、フレーム期間毎にその冒頭で高速インタレース走査による表示パネルへの画像信号入力を完結させ、その後、実施例１にて図１を参照して述べた「走査タイミングの制御方法１」に倣い、画素行毎に画像信号を入力する。本実施例での高速インタレース走査に対し、画素行毎に画像信号を入力する動作を、以下、プログレッシブ走査（Ｐｒｏｇｒｅｓｓｉｖｅ Ｓｃａｎ）と呼ぶ。
【０１９２】
図１５は、本実施例による表示パネルを動作させる走査タイミングの他の一例を示すタイミング・チャートである。このタイミング・チャートには、図６のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形１５０１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号又はブランキング信号の波形１５０３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形１５０２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号又はブランキング信号の波形１５０４が示される。
【０１９３】
高速インタレース走査による表示パネル（画素アレイＡ，Ｂ）への画像信号入力は、その奇数フィールド期間及び偶数フィールド期間の各々の動作を１フレーム期間の１／８まで短縮できる。図１５のタイミング・チャートでは、１フレーム期間の開始時刻（第ｎフレーム期間の時刻ｔ（ｎ））に開始した奇数フィールド期間の表示パネルへの画像信号入力動作が完了するや否や、偶数フィールド期間の表示パネルへの画像信号入力動作を開始する（第ｎフレーム期間の時刻ｔ（ｎＡ））。これにより、高速インタレース走査による表示パネルへの画像信号入力動作は１フレーム期間の１／４（ΔｔＦ／４）で完了される（第ｎフレーム期間の時刻ｔ（ｎＢ））。上述のように、奇数フィールド期間と偶数フィールド期間とでは、画像信号が同時に入力される画素行（映像信号駆動回路からの画像信号出力に呼応してゲート・パルスで選択される画素行）の「対」の組合せを変える。このため、ゲート・パルスに呼応して（映像信号駆動回路からの画像信号出力毎に）画像信号の基準電圧Ｖｒｅｆに対する極性を反転させると、画素行の一部の極性は、２つのフィールド期間で入力された画像信号電圧で、基準電圧Ｖｒｅｆに対し正電位又は負電位のいずれかに偏る。このような可能性に鑑み、高速インタレース走査による表示パネルへの画像信号入力動作は、基準電圧Ｖｒｅｆに対する画像信号１５０３，１５０４の極性を奇数フィールド期間にて正電位（又は負電位）、これに続く偶数フィールド期間にて負電位（又は正電位）にして行う。
【０１９４】
高速インタレース走査による表示パネルへの画像信号入力動作が終了するや否や、プログレッシブ走査による表示パネルへの画像信号入力動作が２回行われる（第ｎフレーム期間の時刻ｔ（ｎＢ）〜ｔ（ｎＤ））。このプログレッシブ走査にて、画像信号１５０３，１５０４の基準電圧Ｖｒｅｆに対する極性は、実施例１で図６を参照して述べたように、画素アレイＡ，Ｂの夫々の画素行を１本ずつ選択するゲート・パルスに呼応して反転させる。換言すれば、映像信号駆動回路は基準電圧Ｖｒｅｆに対して正電位の画像信号と負電位の画像信号とを交互に出力する。このような信号電圧の極性反転により、表示パネル内の液晶層に印加される電界の方向は画素行（ライン）毎に反転するため、画素間に生じるクロストークを抑え、表示画像の品質を向上させる。
【０１９５】
さらに、１回目の表示パネルへの画像信号入力動作と２回目のそれとで、各画素行に入力される画像信号の極性を反転させる。図１５のタイミング・チャートでは、第ｎフレーム期間の時刻ｔ（ｎＣ）にて、１回目の表示パネルへの画像信号入力動作における画像電圧の極性反転パターン（Ｐｏｌａｒｉｔｙ Ｉｎｖｅｒｓｉｏｎ Ｐａｔｔｅｒｎ）を逆転させた極性反転パターン（Ｒｅｖｅｒｓｅｄ Ｐｏｌａｒｉｔｙ Ｉｎｖｅｒｓｉｏｎ Ｐａｔｔｅｒｎ）で２回目の表示パネルへの画像信号入力動作が開始される。これにより、プログレッシブ走査による表示パネルへの画像信号入力動作で液晶層に印加された電界の極性の偏りが相殺され、表示される画質は更に向上する。
【０１９６】
プログレッシブ走査により表示パネルに画像信号を２回入力する動作は１フレーム期間の１／２で完了するため、これが終了した時刻ｔ（ｎＤ）にて、１フレーム期間の１／４に相当する時間が残る。図１５のタイミング・チャートでは、この残された時間（ΔｔＦ／４）で、ブランキング信号を２ライン同時書込み方法により２回表示パネルに入力する。ブランキング信号は、画面内の全画素を一様な暗さで表示する電圧信号であるため、２回の表示パネルへの画像信号入力にて、この電圧信号が入力される画素アレイＡ，Ｂの夫々の画素行の対を組替える必要はない。また、図１５のタイミング・チャートでは、表示パネルへの２回のブランキング信号入力にて、その電圧信号の基準電圧Ｖｒｅｆに対する極性を、１回目の動作にて正電位、２回目の動作にて負電位に固定した。しかし、プログレッシブ走査による表示パネルへの画像信号入力と同様に、１回目の動作でブランキング信号の出力毎（画素行の対毎）に基準電圧に対する極性を反転させ、２回目の動作で画素行の対の夫々に印加されるブランキング信号の極性が１回目とは逆になるように、１回目の動作でのブランキング信号の極性反転パターンを逆転させた極性反転パターンのブランキング信号を画素行の対毎に入力してもよい。
【０１９７】
このように、図１５のタイミング・チャートでは、フレーム期間毎に表示パネルへ、高速インタレース走査による画像信号の入力、プログレッシブ走査による画像信号の入力、及び２ライン同時書込み方法によるブランキング信号の入力を順次行い、夫々の工程にて液晶層に印加された電界の極性の偏りを相殺している。従って、フレーム期間毎に液晶層内での電界の偏りが相殺され、液晶層の交流化駆動（Ａｌｔｅｒｎａｔｉｏｎ Ｄｒｉｖｅ）の周期（Ｃｙｃｌｅ）が完結される。
【０１９８】
図１６は、図１５のタイミング・チャートに示した走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答１６０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング７０２（実施例１の図７と同じ）とを示す。図７と同様に、図１６においても、図１５に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形１５０１，１５０２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形１６０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形と一つの応答波形１６０１により示される。
【０１９９】
図１６にて、画面上端の画素行（走査信号線ＡＧ（１）として示す）に対応した液晶層の光透過率応答１６０１及び画面下端の画素行（走査信号線ＢＧ（１）として示す）に対応した液晶層の光透過率応答１６０１と、画面中央の画素行（走査信号線ＡＧ（ｍ／２），ＢＧ（ｍ／２）として示す）に対応した液晶層の光透過率応答１６０１とを比較して明らかなように、高速インタレース走査による表示パネルへの画像信号入力が完了した時刻（第ｎフレーム期間の時刻ｔ（ｎＢ））にて、画面内における液晶層の光透過率が縮まる。この時刻にて点灯タイミング７０２に従いバックライトを点灯させると、明画像を表示する第ｎフレーム期間では画面内の輝度差が概ね解消される。さらに、プログレッシブ走査による１回目の表示パネルへの画像信号入力が終了する時刻（１フレーム期間の開始時刻からΔｔＦ／２の時間経過後）では、画面上端及び下端の画素行に対応した液晶層の光透過率は画面中央におけるそれに匹敵し、いずれの値も所定のレベル（表示輝度に対応したレベル）に到達したといっても過言ではない。従って、明画像を表示する画面に輝度傾斜が生じる可能性はなきに等しく、画面内の輝度も格段に向上する。
【０２００】
また、第ｎフレーム期間の終わりに行われた表示パネルへの２回のブランキング信号入力で、暗画像を表示する第（ｎ＋１）フレーム期間の開始時刻ｔ（ｎ＋１）における液晶層の光透過率は、画面の上端及び下端においても、その最大値の１／３まで低下する。さらに、暗画像の信号を高速インタレース走査により表示パネルに入力することにより、点灯タイミング７０２に応じてバックライトが点灯を開始する時刻にて、画面全域の液晶層の光透過率は略最小となる。
【０２０１】
このように、図１５のタイミング・チャートによる表示装置の駆動に拠れば、明画像を表示するフレーム期間にて、冒頭の高速インタレース走査による表示パネルへの画像信号入力により液晶分子の所望方位への配向を加速する。これに続くプログレッシブ走査による表示パネルへの画像信号入力で画面全域に亘る液晶層の光透過率を所望のレベルに落ち着かせる。このため、明画像は画面内に一様な輝度とプログレッシブ走査ならではの高い垂直解像度で表示される。
【０２０２】
また、このような明画像表示が行われたフレーム期間に続く次のフレーム期間で暗画像を表示しても、このフレーム期間の開始時刻からフレーム期間の１／４に相当する時間内で画面全域に亘る液晶層の光透過率は最小のレベルに到達する。このため、明画像の表示輝度を上げても画面に動画ぼやけは生じず、むしろ表示画像のコントラスト比が画面全体で向上される。
【０２０３】
４．走査タイミングの制御方法６
上述した本実施例による走査タイミングの制御方法４，５は、ノーマリ・ブラック・モードで動作する表示パネルに適用された。これに対し、ここでは本実施例による表示パネルを動作させる走査タイミングの他の一例として、ノーマリ・ホワイト・モードの液晶表示パネルに適用される走査タイミングの制御方法６を説明する。以下に述べる走査タイミングの制御方法は、実施例１の走査タイミングの制御方法３にて述べたようなノーマリ・ホワイト・モードの表示パネルを備えた表示装置に適用されるが、上述の如くタイミング制御回路１１０周辺の構造及び機能において実施例１のそれと相違する。
【０２０４】
図１７は、図１５を参照して述べた本実施例の走査タイミングの制御方法５をノーマリ・ホワイト・モードの表示パネルの表示動作に適用したときのタイミング・チャートの一例を示す。図１７のタイミング・チャートは、各フレーム期間はその最後の１／４（時間ΔｔＦ／４）にて表示パネルへのブランキング信号入力を行わないことで図１５のタイミング・チャートと相違する。この理由は、実施例１における「走査タイミングの制御方法３」の説明に記したとおりである。
【０２０５】
図１７のタイミング・チャートは、図１０のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形１７０１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号の波形１７０３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形１７０２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号の波形１７０４が示される。画像信号の波形１７０２，１７０４の基準電位に対する電圧振幅が、図１５のタイミング・チャートと相違する理由は、図１０を参照して実施例１における「走査タイミングの制御方法３」の説明にて記したとおりである。
【０２０６】
図１８は、図１７のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答１８０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング１１０２（実施例１の「走査タイミングの制御方法３」でのそれと同じ）とを示す。図７と同様に、図１８においても、図１７に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形１７０１，１７０２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形１８０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形と一つの応答波形１８０１により示される。
【０２０７】
図１５を参照して述べた各フレーム期間の冒頭での本実施例の高速インタレース走査による表示パネル（画素アレイＡ，Ｂ）への画像信号入力は、ノーマリ・ホワイト・モードの表示パネルにおいても、明画像を表示するフレーム期間にて顕著な効果を示す。
【０２０８】
図１８の第ｎフレーム期間における明画像の表示動作は、暗画像表示が行われたフレーム期間（言わば第（ｎ−１）フレーム期間）に続いて行われる。ノーマリ・ホワイト・モードの液晶表示パネルは、液晶層への印加電界を強めて暗画像を表示する。暗画像に続いて明画像を表示する場合、液晶分子を所定方位に配向させる電界を解除するだけでなく、電界から解放された液晶分子が初期配向状態又はこれに近い状態に戻るまでに要する時間が液晶層の光透過率を決定する。
【０２０９】
しかし、第ｎフレーム期間の開始時刻ｔ（ｎ）から、その１／８が経過した時刻ｔ（ｎＡ）の間における液晶層の光透過率応答波形１８０１の鋭い立上がりは、時刻ｔ（ｎ）から時刻ｔ（ｎＢ）に到る時間（１フレーム期間の１／４）で完了する高速インタレース走査による表示パネルへの画像信号入力の効果を裏付ける。これは、暗画像を表示するフレーム期間にて各画素に対応する液晶容量２０３（図２参照）の電極の一方（薄膜トランジスタ２０１側）に溜まった電荷の多くが、その次のフレーム期間の冒頭に各画素に低い電圧の画像信号を入力することで映像信号線２０４に排出されることによると考えられる。
【０２１０】
また、高速インタレース走査により低い電圧の画像信号が表示パネルの画面に亘って存在する複数の液晶容量（画素毎に設けられた画素電極）のいずれにも速やかに印加されるため、画面全域に亘る液晶層の光透過率はプログレッシブ走査による表示アレイへの画像信号入力が開始される時刻までに一様に高められる。これにより図１８に示した点灯パターン１１０２でバックライトを点灯すると、画面全域に亘り明画像が高い輝度で表示される。
【０２１１】
一方、ノーマリ・ホワイト・モードの表示パネルは液晶層への印加電界を強めて暗画像を表示するため、その応答性は明画像表示直後においても優れる。このような表示パネルによる暗画像の表示において、そのフレーム期間冒頭に高速インタレース走査で表示パネルに暗画像の信号を入力すると、液晶層の光透過率は全画面に亘り速やかに最小レベルに到る。従って、第（ｎ＋１）フレーム期間にて、バックライトが図１８の点灯タイミング７０２で点灯開始する前に液晶層の光透過率は画面全域に亘り最小レベルに落ち着く。
【０２１２】
以上のことから、本実施例によるノーマリ・ホワイト・モードの液晶表示パネルを備えた表示装置でも、その根拠は相違すれど図１５及び図１６を参照して説明した本実施例によるノーマリ・ブラック・モードの液晶表示パネルを備えたそれと同様な効果がもたらされる。
【０２１３】
本実施例でのべたノーマリ・ホワイト・モードの表示パネルにおいても、実施例１のノーマリ・ホワイト・モードの表示パネルと同様、その１フレーム期間毎にブランキング信号入力を含ませてもよく、例えば、本実施例の走査タイミングの制御方法５に倣い、２ライン同時書込み方法を適用しても良い。
【０２１４】
５．実施例２のまとめ
以上に述べた本実施例による表示装置は、夫々の一端から他端にむけて複数の画素行が並設された２つの画素アレイが、夫々の画素アレイの一端を隣接させて並設された表示画面を備えた表示パネルを、画像信号を各画素アレイの画素行の２本毎にその一端から他端に向けて順次入力する機能を備える。
【０２１５】
各画素アレイへの画像信号入力は、これに備えられた駆動回路からの画像信号出力毎（例えば、走査クロックに呼応した画像信号出力）に画像信号が入力される２本の画素行の組合せを異ならせて２回繰り返される。走査開始信号に呼応して開始される各画素アレイへの画像信号入力が、走査クロックに呼応して２本の画素行を画素アレイの一端から順次選択し、選択された２本の画素行毎に画像信号を入力して行われるとき、任意の画素行は１回目の画像信号入力と２回目の画像信号入力とで異なる画素行とともに選択される。２回繰り返される画素アレイへの画像信号入力の一方では、その開始時に画素アレイの一端に最も近い１本の画素行に画像信号が入力され、他方ではその開始時に画素アレイの一端に最も近い画素行とこれに隣接する（画素アレイの他端側に位置する）画素行の合わせて２本に画像信号が入力される。その後は、いずれの画像信号入力においても、画素アレイの一端側から他端側にむけて２本の画素行毎に画像信号が入力される。
【０２１６】
２つの画素アレイにおける上述の画像信号入力は、実施例１同様に走査開始信号に呼応して開始され、その後は走査クロックに応じて各画素アレイの画素行の２本ごとに順次行われる。このため、一方の画素アレイの画素行２本と、これらの画素行と対応したアドレスで特定される他方の画素アレイの画素行２本とに、画像信号が略同時に入力される。この「略同時に」とは、例えば、２つの画素アレイへの信号伝送タイミング等の誤差により生じる夫々の画像信号入力時刻の微小なずれを含む。
【０２１７】
上述のように画素行の「対」毎に画像信号が入力する本実施例の所謂「２ライン同時書込み」による表示パネルへの画像信号入力手法では、この画像信号を生成させるために各画像データは、この「対」をなす画素行の一方に対応した画像データ（ライン・データ）のみを画素アレイに設けた駆動回路に転送すればよい。このため、表示制御部に記憶された画像データの一群（第１のライン・データ群）を１回目の画像信号入力にて、画像データの他の一群（第２のライン・データ群）を２回目の画像信号入力にて、画素アレイの駆動回路に転送すれば、これによる表示画面の垂直解像度も向上する。
【０２１８】
フレーム期間毎に、本実施例による表示パネルの各画素アレイへの２ライン同時書込み手法による画像信号入力が終了した後に、実施例１の各画素アレイの１画素行毎への画像信号入力を行うとよい。
【０２１９】
ノーマリ・ブラック・モードで動作する表示パネルにおいては、フレーム期間毎に各画素アレイへの画像信号入力の完了後に、各画素アレイへブランキング信号を入力するとよい。また、これに光を照射する光源装置の点灯タイミングは、実施例１にのべたそれに応じて制御するとよい。２本の画素行毎に画像信号を入力する手法（２ライン同時書込み手法）では２本の画素行の組合せが相違する２回の画像信号入力を行うため、実施例１のまとめで述べた「１回目の画像入力期間の任意時刻」を、例えば、この２回の画像信号入力の「１回目が行われる期間から２回目が開始されるまでの任意時刻」と読み替える。１フレーム期間内に２本の画素行毎に画像信号を入力する期間と、これに続く１本の画素行毎に画像信号を入力する期間とを設けるときは、実施例１のまとめで述べた「１回目の画像入力期間の任意時刻」を、例えば「２本の画素行毎に画像信号を入力する期間の終了後の任意時刻」に読み替える。
【０２２０】
ノーマリ・ホワイト・モードで動作する表示パネルにおいても、これに光を照射する光源装置の点灯タイミングは、実施例１にのべたそれに応じて制御するとよい。また、１フレーム期間内に２本の画素行毎に画像信号を入力する期間と、これに続く１本の画素行毎に画像信号を入力する期間とを設けるときは、実施例１のまとめで述べた「１回目の画像入力期間の任意時刻」を、例えば「２本の画素行毎に画像信号を入力する期間の終了後の任意時刻」に読み替えて、フレーム期間毎の点灯開始時刻を早める。これにより、光源装置の点灯デュティが大きくなり、画像の表示輝度が高まる。
【０２２１】
【発明の効果】
以上のように、本発明による表示装置は、フレーム期間毎に表示パネルの画面内に生成される画像（これに応じた画面内の輝度分布）をそのフレーム期間内に減衰させるため、これを適用したホールド型の表示装置では、陰極線管に代表されるインパルス型表示装置に匹敵するシャープな動画像が表示される。
【０２２２】
また、本発明による表示装置は、明るく表示すべき画素の輝度の上昇を加速し且つ暗く表示すべき画素の輝度を抑止することができるため、上述の効果と相俟って表示画像のコントラスト比を向上させ、その表示輝度を効率よく高める。
【０２２３】
本発明による液晶表示装置においては、これに備えられた光源装置を表示画像の明るさに応じて調整する必要がなくなる。例えば、光源装置の輝度を調整しなくても、晴天時の砂漠や雪景色のような殆どの画素の輝度が上昇する画像を表示するフレーム期間に続くフレーム期間で、星空のような殆どの画素の輝度を抑える画像を、ハレーション（Ｈａｌａｔｉｏｎ）で劣化させることなく表示することができる。
【０２２４】
また、上述の実施例に述べた技術を、液晶表示装置以外のノーマリ・ブラック・モードで画像表示を行うホールド型の表示装置（例えば、エレクトロルミネセンス・アレイやダイオード・アレイを備えた表示装置）に適用しても、同様な効果を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明による表示装置（液晶表示装置）の一例の構成を概念的に示したブロック図である。
【図２】図２は、本発明によるアクティブ・マトリクス型の表示装置の画像表示領域に含まれる２つの画素アレイの等価回路の一例を示す。
【図３】図３は、図１に示した表示装置の画像表示タイミングの制御に係る要素を抽出して示すブロック図である。
【図４】図４は、本発明による表示装置に入力された画像情報（映像情報）をその表示制御部に格納する方法の一例の説明に係り、図４（ａ）は表示装置に入力される画像情報（表示装置で表示すべき画像）を、図４（ｂ）は図４（ａ）に示した画像情報をフレーム・メモリに格納する一例を、夫々示す。
【図５】図５は、図４（ｂ）に示されたフレーム・メモリに格納される第ｎフレーム期間の画像データを読み出し、２つの画素アレイに夫々転送する工程の一例を説明するための説明図である。
【図６】図６は、本発明による表示装置の実施例１における表示パネルの走査タイミングの一例（走査タイミングの制御方法１）を示すタイミング・チャートである。
【図７】図７は、図６のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ブラック・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図８】図８は、本発明による表示装置の実施例１における表示パネルの走査タイミングの他の一例（走査タイミングの制御方法２）を示すタイミング・チャートである。
【図９】図９は、図８のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ブラック・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図１０】図１０は、本発明による表示装置の実施例１におけるノーマリ・ホワイト・モードの液晶表示パネルの走査タイミングの一例（走査タイミングの制御方法３）を示すタイミング・チャートである。
【図１１】図１１は、図１０のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ホワイト・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図１２】図１２は、本発明による表示装置の実施例２における表示パネルの走査タイミングの一例（走査タイミングの制御方法４）を示すタイミング・チャートである。
【図１３】図１３は、図１２のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ブラック・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図１４】図１４は、本発明の実施例２における表示制御部（フレーム・メモリ）に格納された画像データをライン・データ毎に読み出す工程とこのライン・データを表示素子部（映像信号駆動回路）へ転送する工程との説明に係り、図１４（ａ）は奇数フィールド期間におけるこれらの工程を、図１４（ｂ）は偶数フィールド期間におけるこれらの工程を、夫々示す説明図である。
【図１５】図１５は、本発明による表示装置の実施例２における表示パネルの走査タイミングの他の一例（走査タイミングの制御方法５）を示すタイミング・チャートである。
【図１６】図１６は、図１５のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ブラック・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図１７】図１７は、本発明による表示装置の実施例２におけるノーマリ・ホワイト・モードの液晶表示パネルの走査タイミングの一例（走査タイミングの制御方法６）を示すタイミング・チャートである。
【図１８】図１８は、図１７のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ホワイト・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【符号の説明】
１００…表示パネル、画素アレイＡ、１０１…画素アレイＡ、１０２…画素アレイＢ、１０３…走査信号駆動回路（ゲート駆動回路）Ａ、１０４…走査信号駆動回路（ゲート駆動回路Ｂ）、１０５…映像信号駆動回路（ドレイン駆動回路）Ａ１、１０６…映像信号駆動回路（ドレイン駆動回路）Ａ２、１０７…映像信号駆動回路（ドレイン駆動回路）Ｂ１、１０８…映像信号駆動回路（ドレイン駆動回路）Ｂ２、１０９…インバータ回路、１１０…タイミング制御回路、１１１…信号供給バス（ゲート信号バス）Ａ、１１２…信号供給バス（ゲート信号バス）Ｂ、１１３…信号供給バス（ドレインデータバス）Ａ１、１１４…信号供給バス（ドレインデータバス）Ａ２、１１５…信号供給バス（ドレインデータバス）Ｂ１、１１６…信号供給バス（ドレインデータバス）Ｂ２、１１７…信号供給バス（光源装置制御信号バス）、１１８…光源部（バック・ライト・システム）、１１９…電源線、２０１…薄膜トランジスタ（スイッチング素子）、２０２…保持容量、２０３…液晶容量、２０４…映像信号線、２０５…走査信号線、２０６…コモン線、３０１…メモリ制御回路、３０２…フレーム・メモリＡ、３０３…フレーム・メモリＢ、６０１，８０１，１００１，１２０１，１５０１，１７０１…画素アレイＡの走査信号波形Ａ（ゲート・パルスを含む）、６０２，８０２，１００２，１２０２，１５０２，１７０２…画素アレイＢの走査信号波形（ゲート・パルスを含む）、６０３，８０３，１２０３，１５０３…画素アレイＡの画像信号及びブランキング信号の電圧波形、６０４，８０４，１２０４，１５０４…画素アレイＢの画像信号及びブランキング信号の電圧波形、７０１，９０１，１１０１，１３０１，１６０１，１８０１…液晶層の光透過率の応答波形、７０２，１１０２…バックライト点灯タイミング、１００３，１７０３…画素アレイＡの画像信号波形、１００４，１７０４…画素アレイＢの画像信号波形。
【発明の属する技術分野】
本発明は、光源とこれから放射された光の透過量を制御して画像を表示する画素アレイとを備えた表示装置に係り、特に液晶表示装置の如く所定の期間毎に画素アレイに含まれる画素の光透過量を所望の値に保つ（ホールド型表示装置）において、この所定の期間内に、所望値にある画素の光透過量を一旦低下させてインパルス型の画像表示を行うに好適な表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
フレーム期間毎に入力される画像データに基づき、所定の期間（例えば、１フレーム期間に相当する長さの期間）内に複数の画素を透過する光を所望のレベルに保持（Ｈｏｌｄ）して画像を表示する表示装置として、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）が普及している。
【０００３】
一方、ブラウン管（Ｂｒａｕｎ Ｔｕｂｅ）に代表される陰極線管（Ｃａｔｈｏｄｅ−ｒａｙ Ｔｕｂｅ）は、上記画像データに応じて、これに備えられた複数の画素を上記所定期間内に順次瞬間的に（ｉｎｓｔａｎｔａｎｅｏｕｓｌｙ）発光させて画像を表示する。このため、夫々の画素から放射される光は上記所定期間内にて所望のレベルから概ね最小レベルへ減衰する。このような画素からの光放射量が変動する現象は、インパルス発光（Ｉｍｐｕｌｓｅ Ｅｍｉｓｓｉｏｎ）とも呼ばれ、陰極線管の如く動作する表示装置はインパルス型表示装置とも呼ばれる。これに対して、上述の液晶表示装置の如く動作する表示装置は、ホールド型表示装置（Ｈｏｌｄ−ｔｙｐｅ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）と呼ばれる。
【０００４】
このようなホールド型表示装置の動作を、アクティブ・マトリクス方式（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｓｃｈｅｍｅ）の液晶表示装置の一例にて説明する。この液晶表示装置は、複数の画素を二次元的又は行列（Ｍａｔｒｉｘ）状に配置された画素アレイ（ＰｉｘｅｌＡｒｒａｙ）を備え、夫々の画素には画素電極とこれに映像信号を供給するスイッチング素子（例えば、薄膜トランジスタ）が設けられる。映像信号は、例えば画面の縦方向（上下方向）に延びる複数のデータ線（Ｄａｔａ Ｌｉｎｅｓ、映像信号線とも呼ばれる）の一つからスイッチング素子を通して画素電極に供給される。スイッチング素子は、この複数のデータ線に交差して（例えば画面の横方向に）延びる複数のゲート線（Ｇａｔｅ Ｌｉｎｅｓ、走査信号線とも呼ばれる）の一つから所定の間隔で（例えば、フレーム期間毎に）走査信号を受けて、複数のデータ線の一つから画素電極に映像信号を供給する。従って、スイッチング素子は次の走査信号を受けるまで、画素電極を前の走査信号に応じてこれに供給した映像信号に基づく電位に保ち、この画素電極が設けられた画素の光透過量を所望の値に保つ。多くの液晶表示装置は光源又はこれを備えた光源ユニットを備え、これから放射される光を上記画素アレイにより調整し、そのユーザに画像を見せる。この光源ユニットのうち、画素アレイ（表示パネル、表示素子とも呼ばれる）の液晶表示装置のユーザ側に設けられるものはフロント・ライト・システム（Ｆｒｏｎｔ Ｌｉｇｈｔ Ｓｙｓｔｅｍ）とも呼ばれ、画素アレイの液晶表示装置ユーザからみて裏側に設けられるものはバック・ライト・システム（Ｂａｃｋ Ｌｉｇｈｔ Ｓｙｓｔｅｍ）とも呼ばれる。
【０００５】
液晶表示装置の１フレーム期間又はこれに応じた所定の期間内に複数の画素の光透過量を所望のレベルに保持する動作は、画素アレイを照射する上記光源又は光源ユニットからの光を画像表示に活かす上で好適である。しかし、表示すべき画像データが連続する複数のフレーム期間の間で変わる場合（例えば、動画像（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ）を表示する場合）、画面内にて表示される物体の輪郭が不明瞭になる所謂ぼやけ現象（Ｂｌｕｒｒｉｎｇ Ｐｈｅｎｏｍｅｎｏｎ）が生じる。このぼやけ現象は、動画ぼやけ（Ｍｏｔｉｏｎ Ｂｌｕｒ）として、液晶表示装置を利用したテレビジョン装置の動画質（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｑｕａｌｉｔｙ）を劣らせる。
【０００６】
液晶表示装置等のホールド型表示装置における上記ぼやけ現象は、連続する一対のフレーム期間（以下、第１のフレーム期間とこれに続く第２のフレーム期間として記す）に跨る画像表示動作にて次のように説明される。画面の縦方向に７６８個の画素（７６８本の画素行）が、画面の横方向に１０２４個の画素（１０２４本の画素列）が夫々並設されたＸＧＡ級の画素アレイを用い、第１のフレーム期間でその中央部を縦断する２０本の画素列を黒く、この左右に位置する他の画素列を白く表示して、画面上に縦方向に延びる１本の「黒線」を表示する。第２のフレーム期間では、黒く表示された画素列の側の５本を白く表示し、黒く表示された画素列の左側に並ぶ５本の画素列を黒く表示する。これにより、第１のフレーム期間から第２のフレーム期間に亘り、上記「黒線」が画素アレイ上を右から左へ移動する動画像が得られる。しかしながら、第１のフレーム期間で黒く表示された状態から第２のフレーム期間で白く表示される状態に移行する上記「黒線」の右側の画素列内の各画素の光透過率は、第２のフレーム期間にて白表示に相応しい値まで完全には上昇せず、また第１のフレーム期間で白く表示された状態から第２のフレーム期間で黒く表示される状態に移行する上記「黒線」の左側の画素列内の各画素の光透過率は、第２のフレーム期間にて黒表示に相応しい値まで完全には低下しない。これにより第１フレーム期間で２０本の画素列で表示された「黒線」は、第２フレーム期間にて１５本の黒い画素列とその左右に５本ずつ並ぶ灰色の画素列で表示され、その輪郭がぼやける。
【０００７】
このようにして生じる動画ぼやけは、第１のフレーム期間で画素に送られた映像信号（または、これに応じた量の電荷）の一部が、第２のフレーム期間にて画素に送られる映像信号（または、これに応じた量の電荷）に干渉する、いわば各画素における映像信号の履歴（Ｈｙｓｔｅｒｅｓｉｓ）に起因すると考えられる。また、液晶表示パネルを備えた表示装置においては、第１のフレーム期間から第２のフレーム期間に亘り画素毎に液晶層に印加される電界の変化に対して液晶分子の配向方位が充分に追従しないために動画ぼやけが生じるとも考えられる。
【０００８】
液晶表示装置における動画ぼやけを解消するための従来技術の一つとして、その画素アレイの新規な駆動方法が提案されている（例えば，特許文献１参照）。
【０００９】
また、液晶表示装置の動画ぼやけを解消する他の従来技術として、光源ユニットを備えた液晶表示装置の画素アレイと光源ユニットとの動作タイミングを調整しながら夫々を駆動させる新規な駆動方法（例えば、特許文献２）やこれに適した新規な駆動システム（例えば、特許文献３参照）も提案されている。
【００１０】
【特許文献１】
特開平１１−１０９９２１号公報、及びその対応米国特許公報第６３９６４６９号（図３）
【特許文献２】
特表平０８−５００９１５号公報、及びその対応米国特許公報第５９１２６５１号（図３）
【特許文献３】
特開２００２−６２５１８号公報（図５及び図６）
【００１１】
【発明が解決しようとする課題】
上記特許文献１（特開平１１−１０９９２１号公報）に開示される液晶表示装置の画素アレイは、画面（画像表示領域）の上下に二分割され、その分割された画素アレイには各々に設けられた画素群に映像信号を供給するデータ線駆動回路が個別に設けられる。この液晶表示装置は、上下に分割された画素アレイの各々のゲート線を１本ずつ、上下併せて２本毎に選択しながら夫々の画素アレイに設けたデータ線駆動回路から映像信号を供給する。このような液晶表示装置の駆動方法は、デュアルスキャン動作（Ｄｕａｌ Ｓｃａｎｎｉｎｇ Ｏｐｅｒａｔｉｏｎ）とも呼ばれる。このデュアルスキャン動作を１フレーム期間内に行いながら、２つの画素アレイの一方に表示画像に相当する信号（所謂映像信号）を、他方にブランキング画像（Ｂｌａｎｋｉｎｇ Ｉｍａｇｅ）を交互に入力する。ブランキング画像は、例えば画面（特許文献１の液晶表示装置では、分割された画素アレイの少なくとも一つ）の全域を黒又はこれに近い暗い色で概ね一様に表示して得られ、これにより映像信号に応じて画面に生じた輝度分布（これが画像を形成する）を均す動作はブランキング表示とも呼ばれる。
【００１２】
上記特許文献１に開示される液晶表示装置では、フレーム期間毎に、その表示画面の上下に分割された画素アレイの双方に、映像表示期間（映像表示ＯＮ期間）とブランキング表示期間（映像表示ＯＦＦ期間）とが宛がわれるため、１フレーム期間における映像の表示画面に保持される時間の比率が小さくなる。このようにフレーム期間毎にブランキング表示期間を設けることで、液晶表示装置の表示画面から光が間欠的に出射されるため、そのユーザはこれに表示される動画像をブラウン管なみの品質で享受できる。
【００１３】
一方、液晶表示装置は、これに備えられた画素アレイの個々の画素を発光させず、この画素アレイに入射する光の透過率（Ｔｒａｎｓｍｉｓｓｉｖｉｔｙ）を画素毎に変調して画像を表示する。液晶表示装置に限らず、その画素アレイ内の光透過率分布で画像を表示するホールド型の表示装置の中には、この画素アレイに光を照射する光源装置を備え、表示画像の輝度を高めるものが多い。特にテレビジョン装置に搭載される液晶表示装置では、光源装置が欠かせないと言っても過言ではない。
【００１４】
しかし、光源装置による画素アレイ（液晶表示パネル）への光照射は、特許文献１に記載されるブランキング表示を利用した動画像ぼやけ抑止効果を妨げる要因にもなる。液晶表示装置の場合、液晶層に含まれる液晶分子の全てをブランキング表示期間内に液晶層の光透過率を最小に抑える配向状態に到らせる難しさと、液晶分子の屈折率の異方性が原因とも考えられる黒色表示される画面（液晶層）からの光の漏れとが、動画像ぼやけの抑止を妨げる要因として考えられる。
【００１５】
光源装置を備えた表示装置に生じる上述の問題を解決すべく、フレーム期間毎に光源装置（光源）による画素アレイへの光照射を所定期間休止し又はその光の強度を弱めて、この表示装置のユーザに画面内の黒色表示領域をより黒く見せる技術は上記特許文献１のみならず、上記特許文献２（特表平５−５００９１５号公報）や上記特許文献３（特開２００２−６２５１８号公報）でも論じられている。
【００１６】
これらの特許文献に開示される技術に倣い光源装置を間欠的に駆動するとき、表示画像自体の輝度の低下が生じる。特にテレビジョン映像の表示においては、画面内の明るく表示される部分と暗く表示される部分との輝度の差で決まるコントラスト比がその画像品質を決める。従って、これらの従来技術を参照してもなお、動画像表示におけるぼやけ現象の抑止とコントラスト比の確保とを両立させるという課題が残る。
【００１７】
【課題を解決するための手段】
本発明による表示装置の一例は、以下の如く記述される。
【００１８】
（１）表示装置は、その画像表示領域に第１の画素アレイ及び第２の画素アレイが並設された表示パネル、この表示パネルの前記第１の画素アレイに画像信号を入力する第１の映像信号駆動回路及び前記第２の画素アレイに画像信号を入力する第２の映像信号駆動回路、及び前記第１の映像信号駆動回路に前記第１の画素アレイに対応した第１画像データを前記第２の映像信号駆動回路に前記第２の画素アレイに対応した第２画像データをフレーム期間毎に夫々転送し且つ第１の画素アレイと第２の画素アレイの動作タイミングを制御する表示制御部を備える。
【００１９】
（２）前記第１画素アレイには前記第２画素アレイに隣接するその一端から前記画像表示領域の一端に向けて複数の画素行が、前記第２画素アレイには前記第１画素アレイに隣接するその一端から画像表示領域の他端に向けて複数の画素行が、夫々並設される。画素行はラインとも呼ばれ、アクティブ・マトリクス駆動される表示装置では、この画素行に含まれる複数の画素に夫々備えられたスイッチング素子が１本の走査信号線で選択されて、これらの画素に画像信号が入力される。
【００２０】
（３）前記表示制御部は、前記フレーム期間毎に前記第１の画像データを前記第１の映像信号駆動回路に前記第２の画像データを前記第２の映像信号駆動回路に夫々複数回転送し、且つ第１画像データ及び第２画像データの転送毎に前記第１画素アレイ及び前記第２画素アレイの夫々に設けられた前記複数の画素行を前記第１画素アレイの一端及び前記第２画素アレイの一端から夫々順次選択する。例えば、表示パネルの画像表示領域で見たとき、前記画素行は、画像表示領域の中央部からその周縁（上端及び下端）に向けて順次選択される。
【００２１】
（４）前記第１の映像信号駆動回路は第１画像データの転送毎に前記第１画素アレイに並設された前記画素行の夫々に選択された順に画像信号を、前記第２の映像信号駆動回路は第２画像データの転送毎に前記第２画素アレイに並設された前記画素行の夫々に選択された順に画像信号を夫々入力する。換言すれば、表示パネルには画素アレイ毎に映像信号駆動回路が夫々設けられ、夫々の画素アレイには個別に画像信号が入力される。
【００２２】
以上に述べた本発明による表示装置は、例えば、以下の構造や機能を備える。
【００２３】
（５）前記表示制御部は、前記フレーム期間毎に前記第１画像データ及び前記第２画像データの転送毎に前記第１画素アレイの前記画素行及び前記第２画素アレイの前記画素行を順次選択した後に、第１画素アレイの画素行と第２画素アレイの画素行とを、夫々前記第１画素アレイの一端及び前記第２画素アレイの一端から少なくとも１回順次選択する。
【００２４】
前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路は、前記表示制御部が前記第１画素アレイの画素行と前記第２画素アレイの画素行とを少なくとも１回順次選択する期間に、ブランキング信号を該第１画素アレイ及び該第２画素アレイの夫々の画素行に選択された順に入力する。
【００２５】
このブランキング信号は、例えば、前記第１画素アレイ及び前記第２画素アレイの夫々の輝度を前記第１画像データ及び前記第２画像データに応じた前記画像信号の入力による輝度以下に減衰させる。
【００２６】
（６）前記表示制御部は、前記フレーム期間毎に前記表示パネルで表示すべき画像データを格納するメモリを備え、この画像データをフレーム期間毎に前記第１画像データ及び前記第２画像データに分けて前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路に夫々複数回転送する。
【００２７】
また、前記第１の映像信号駆動回路が前記第１画素アレイに画像信号を入力する複数の第１駆動回路群からなり、前記第２の映像信号駆動回路が前記第２画素アレイに画像信号を入力する複数の第２駆動回路群からなるとき、前記表示制御部は、前記第１画像データを前記第１駆動回路群毎に分けて、前記第２画像データを前記第２駆動回路群毎に分けて、該第１駆動回路群及び該第２駆動回路群の夫々に転送する。
【００２８】
（７）前記表示装置は、前記第１画素アレイの前記画素行の夫々を選択する第１走査信号駆動回路と前記第２画素アレイの前記画素行の夫々を選択する第２走査信号駆動回路とを備える。前記表示制御部は、前記第１走査信号駆動回路及び前記第２走査信号駆動回路の夫々に走査タイミング信号を入力し、これに呼応して、前記第１画素アレイの前記画素行のＮ本（Ｎは自然数）が前記第１画素アレイの一端から前記画像表示領域の一端に向けて選択され、且つ前記第２画素アレイの前記画素行のＮ本が前記第２画素アレイの一端から前記画像表示領域の他端に向けて選択される。
【００２９】
以上に述べた本発明による表示装置とこれに追加される種々の構造又は機能は、ホールド型の表示装置全般に適用できる。
【００３０】
本発明による表示装置を液晶表示装置として具現化する場合、例えば、以下の構造や機能も備わる。
【００３１】
（８）前記第１走査信号駆動回路及び前記第２走査信号駆動回路が、前記フレーム期間にて連続する２回の前記第１画像データ転送及び前記第２画像データ転送に対して、前記第１画素アレイの前記画素行及び前記第２画素アレイの前記画素行を前記走査タイミング信号に呼応して夫々１本ずつ選択するとき、前記第１の映像信号駆動回路は前記２回の第１画像データ転送に対応して第１画素アレイに入力する画像信号の基準電圧に対する極性を前記走査タイミング信号に呼応して反転し、また前記第２の映像信号駆動回路は前記２回の第２画像データ転送に対応して第２画素アレイに入力する画像信号の基準電圧に対する極性を、前記走査タイミング信号に呼応して反転する。さらに、第１の映像信号駆動回路及び第１の映像信号駆動回路は、前記第１画素アレイ及び前記第２画素アレイの夫々の画素行に入力される画像信号の基準電圧に対する極性を前記２回の第１画像データと第２画像データとの転送の一方と他方とで反転する。
【００３２】
（９）前記第１走査信号駆動回路及び前記第２走査信号駆動回路は、前記フレーム期間にて連続する２回の前記第１画像データ転送及び前記第２画像データ転送の一方に対して前記第１画素アレイの前記画素行の隣接する２本と前記第２画素アレイの前記画素行の隣接する２本とを第１画素アレイ及び第２画素アレイの一端から前記走査タイミング信号に呼応して順次選択する。また、この連続する２回の前記第１画像データ転送及び前記第２画像データ転送の他方に対して、第１画素アレイの一端に最も近い画素行と第２画素アレイの一端に最も近い画素行とを１本ずつ選択した後、第１画素アレイの残りの画素行と第２画素アレイの残りの画素行から隣接する２本を夫々第１画素アレイ及び第２画素アレイの一端から前記走査タイミング信号に呼応して選択する。このとき、前記第１の映像信号駆動回路は第１画素アレイに入力する画像信号の基準電圧に対する極性を、前記２回の第１画像データ転送及び第２画像データ転送の前記一方と前記他方とで反転する。
【００３３】
（１０）前記第１走査信号駆動回路及び前記第２走査信号駆動回路は、前記フレーム期間にて、前記第１画像データ転送及び第２画像データ転送の複数回の伝送に対する前記第１画素アレイの画素行及び前記第２画素アレイの画素行を夫々選択する複数回の工程を繰り返した後、第１画素アレイの画素行と第２画素アレイの画素行とを、夫々前記第１画素アレイの一端及び前記第２画素アレイの一端から複数本ずつ前記走査タイミング信号に呼応して順次選択する工程を２回繰り返す。言わば、第１画像データ転送及び第２画像データ転送に関係のない画素行選択が２回繰り返される。一方、前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路は、前記第１画素アレイの画素行と前記第２画素アレイの画素行とが複数本ずつ選択される２回の工程にてブランキング信号を第１画素アレイ及び第２画素アレイの夫々の画素行に選択された順に入力する。また、前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路は、このブランキング信号の基準電位に対する極性を、第１画素アレイの画素行と第２画素アレイの画素行とが複数本ずつ選択される２回の工程の一方と他方とで反転する。
【００３４】
このブランキング信号は、例えば、前記第１画素アレイ及び前記第２画素アレイを備えた前記液晶表示パネルの光透過率を前記第１画像データ及び前記第２画像データに応じた前記画像信号の入力による光透過率以下に減衰させる。
【００３５】
上述した本発明による液晶表示装置に、その液晶表示パネルに光を照射する光源装置を加えると、例えば、以下の構造や機能も備わる。
【００３６】
（１１）前記表示制御部は、前記フレーム期間毎の前記第１画素アレイ及び前記第２画素アレイへの前記ブランキング信号入力に応じて前記液晶表示パネルへの光照射量を弱めるように前記光源装置を制御する。前記光源装置は、例えば消灯状態になる。
【００３７】
（１２）前記液晶表示パネルの光透過率がノーマリ・ブラック・モードで変調されるときは、前記表示制御部は、前記フレーム期間毎の前記第１画像データ転送及び第２画像データ転送の１回目に対する前記第１画素アレイ及び前記第２画素アレイへの前記画像信号入力の終了時刻以降に前記液晶表示パネルへの光照射量を強めるように前記光源装置を制御する。例えば、このタイミングで消灯状態にある光源装置が点灯状態に遷移する。
【００３８】
（１３）前記液晶表示パネルの光透過率はノーマリ・ホワイト・モードで変調されるときは、前記表示制御部は、前記フレーム期間の前記第１画像データ転送及び第２画像データ転送の１回目に対する前記第１画素アレイ及び前記第２画素アレイへの前記画像信号入力の終了時刻からこのフレーム期間の１／２が経過した時刻までの間に前記液晶表示パネルへの光照射量を強め（例えば、光源装置の点灯を開始し）、このフレーム期間の終了時刻以前に液晶表示パネルへの光照射量を弱める（例えば、光源装置を消灯する）ように前記光源装置を制御する。
【００３９】
本発明による表示装置の駆動方法の一例では、
Ｍ本（Ｍは、自然数）の画素行（ラインとも呼ばれる）が第１の方向に並設された画像表示領域を有し、Ｍ本の画素行の各々には画像表示領域の一端から順に１番目乃至Ｍ番目のアドレスが付され、画素行の各々は前記第１の方向に交差する第２の方向に並ぶ複数の画素を含み、且つ前記画素行の各々はタイミング信号に呼応して選択される毎に選択された画素行に含まれる複数の画素には夫々画像信号が入力される表示パネルを備えた表示装置を用い、
前記画像表示領域を前記画素行の前記１番目からＮ番目（Ｎは、Ｍより小さい自然数）に到るアドレスを付されたＮ本からなる第１画素アレイと（Ｎ＋１）番目から前記Ｍ番目に到るアドレスを付された（Ｍ−Ｎ）本からなる第２画素アレイとに分け、且つ前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とを夫々選択し且つ選択された該第１画素アレイの画素行と該第２画素アレイの画素行との各々に夫々に応じた画像信号を入力して１フレーム期間の画像表示する工程が以下の如く行われる。
【００４０】
（１）前記画像表示工程は、前記１フレーム期間に第１画像信号入力期間とこれに続く第２画像信号入力期間とを含み、且つ第１画像信号入力期間及び第２画像信号入力期間の夫々において前記第１画素アレイの画素行選択及び前記第２画素アレイの画素行選択は走査開始信号に呼応して開始される。
【００４１】
（２）前記第１画像信号入力期間及び前記第２画像信号入力期間の一方では、前記第１画素アレイに属する前記画素行の（Ｎ−２ｎ）番目（ｎは整数で０以上）及び（Ｎ−１−２ｎ）番目のアドレスを付された２本と、前記第２画素アレイに属する前記画素行の（Ｎ＋１＋２ｎ）番目及び（Ｎ＋２＋２ｎ）番目のアドレスを付された２本とが、前記タイミング信号に呼応して且つ前記ｎが順次、０，１，２，…と増加させるように選択される。
【００４２】
（３）前記第１画像信号入力期間及び前記第２画像信号入力期間の他方では、前記走査開始信号に呼応して前記第１画素アレイの前記Ｎ番目のアドレスを付された１本の画素行と前記第２画素アレイの前記（Ｎ＋１）番目のアドレスを付された１本の画素行とが夫々選択され、次に前記第１画素アレイに属する前記画素行の（Ｎ−１−２ｎ）番目及び（Ｎ−２−２ｎ）番目のアドレスを付された２本と、前記第２画素アレイに属する前記画素行の（Ｎ＋２＋２ｎ）番目及び（Ｎ＋３＋２ｎ）番目のアドレスを付された２本とが、前記タイミング信号に呼応し且つ前記ｎを順次、０，１，２，…と増加させるように選択される。
【００４３】
上述した本発明による表示装置の駆動方法には、次のような工程や条件を付加してもよい。
【００４４】
（４）前記第１画像信号入力期間に前記Ｍ本の画素行に入力される前記画像信号の基準電圧に対する極性を、前記第２画像信号入力期間にＭ本の画素行に入力される前記画像信号の前記基準電圧に対する極性とは異ならせる。
【００４５】
（５）前記第１画像信号入力期間及び前記第２画像信号入力期間の前記一方にて、前記画素行の（Ｎ−２ｎ）番目及び（Ｎ−１−２ｎ）番目のアドレスを付された２本に該（Ｎ−１−２ｎ）番目の画素行に対応した画像信号を、前記画素行の（Ｎ＋１＋２ｎ）番目及び（Ｎ＋２＋２ｎ）番目のアドレスを付された２本に該（Ｎ＋２＋２ｎ）番目の画素行に対応した画像信号を前記タイミング信号に呼応して夫々入力し、
前記第１画像信号入力期間及び前記第２画像信号入力期間の前記他方にて、前記Ｎ番目の画素行にこのＮ番目の画素行に対応した画像信号を、前記（Ｎ＋１）番目の画素行にこの（Ｎ＋１）番目の画素行に対応した画像信号を夫々入力した後、前記画素行の（Ｎ−１−２ｎ）番目及び（Ｎ−２−２ｎ）番目のアドレスを付された２本に（Ｎ−２−２ｎ）番目の画素行に対応した画像信号を、前記画素行の（Ｎ＋２＋２ｎ）番目及び（Ｎ＋３＋２ｎ）番目のアドレスを付された２本に前記（Ｎ＋３＋２ｎ）番目の画素行に対応した画像信号を前記タイミング信号に呼応して夫々入力する。
【００４６】
例えば、前記Ｎが偶数の場合、前記第１画像信号入力期間及び前記第２画像信号入力期間の前記一方では、第１画素アレイにはその奇数番目の画素行に対応する画像信号が、第２画素アレイにはその偶数番目の画素行に対応する画像信号が夫々入力され、この第１画像信号入力期間及び前記第２画像信号入力期間の前記他方では、第１画素アレイにはその偶数番目の画素行に対応する画像信号が、第２画素アレイにはその奇数番目の画素行に対応する画像信号が夫々入力される。
【００４７】
（６）前記１フレーム期間にて、前記第１画像信号入力期間及び前記第２画像信号入力期間の後に、前記Ｍ本の画素行に前記画像信号に代えてブランキング信号を入力するブランキング信号入力期間を含ませる。
【００４８】
このブランキング信号入力期間には、第１ブランキング信号入力期間とこれに続く第２ブランキング信号入力期間とが含まれる。第１ブランキング信号入力期間でＭ本の画素行に入力されるブランキング信号の前記基準電圧に対する極性は、第２ブランキング信号入力期間でＭ本の画素行に入力されるブランキング信号の基準電圧に対する極性と異なる。第１ブランキング信号入力期間及び第２ブランキング信号入力期間の夫々は、前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とを夫々ｍ本（ｍは２以上の自然数）ずつ、Ｎ番目及び（Ｎ＋１）番目の画素行を含む２ｍ本から前記第１の方向沿いに順次選択される。
【００４９】
このブランキング信号は、Ｍ本の画素行に夫々含まれる前記複数の画素の輝度を最小又はこれに近いレベルにする電圧信号で、例えば、前記表示画面全域を黒く表示させる画像信号の一種とも見なせる。
【００５０】
（７）前記１フレーム期間の、前記第１画像信号入力期間及び前記第２画像信号入力期間の後に、前記Ｍ本の画素行の各々に画素行に応じた画像信号を順次入力する第３画像信号入力期間及びこれに続く第４画像信号入力期間を含ませる。
【００５１】
前記第３画像信号入力期間及び前記第４画像信号入力期間の夫々では、前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とが１本ずつ、Ｎ番目及び（Ｎ＋１）番目の画素行を含む２本から前記第１の方向沿いに順次選択される。前記画素行に夫々入力される前記画像信号の前記基準電圧に対する極性は前記タイミング信号に呼応して前記選択された画素行毎に反転される。また、前記第３画像信号入力期間にて各画素行に入力される画像信号の前記基準電圧に対する極性は、前記第４画像信号入力期間にて各画素行に入力される画像信号の前記基準電圧に対する極性と異なる。
【００５２】
前記１フレーム期間にて、この第３画像信号入力期間及び第４画像信号入力期間の終了後、上述の第１ブランキング信号入力期間とこれに続く第２ブランキング信号入力期間とによる第１画素アレイ及び第２画素アレイへのブランキング信号入力を行ってもよい。
【００５３】
なお、前記自然数：Ｍは前記表示パネルの垂直解像度を示す数値で、例えば、ＶＧＡ級やＷＶＧＡ級の表示パネルではＭ＝４８０、ＸＧＡ級やＷＸＧＡ級の表示パネルではＭ＝７６８、ＳＸＧＡ級の表示パネルではＭ＝１０２４、ＵＸＧＡ級やＷＵＸＧＡ級の表示パネルではＭ＝１２００となる。換言すれば、前記Ｍ本の画素行には、画像表示に直接関与しない所謂ダミーの画素行は含まれない。前記自然数：Ｎは、例えば、前記自然数：Ｍの１／４乃至３／４の範囲から選ばれるにある。また、前記自然数：Ｍが偶数のとき、前記自然数：Ｎは、例えば自然数：Ｍ／２となる。
【００５４】
以上に記した本発明の作用並びに効果、及びその望ましき実施形態の詳細に関しては、後述の説明で明らかになろう。
【００５５】
【発明の実施の形態】
以下、本発明の具体的な実施形態を、本発明による液晶表示装置とこれに関連する図面を参照して説明する。以下の説明にて参照する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００５６】
＜実施例１＞
〔１．表示装置の概要〕
図１は、本発明による液晶表示装置の構成を概念的に示したブロック図である。
【００５７】
本実施例の液晶表示装置は、液晶表示モジュール（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ ＤｉｓｐｌａｙＭｏｄｕｌｅ）とも呼ばれ、図１に示す如く、液晶表示パネル（表示パネル）１００を含む表示素子部、タイミング・コントローラ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）１１０と呼ばれる回路を含む表示制御部、及びバック・ライト・システム（又はフロント・ライト・システム）１１８を含む光源部という３つのセクションに分けられる。
【００５８】
表示素子部は、表示パネルの面に複数の画素を２次元的に配置してなる画素アレイを備え、この画素アレイに表示装置（表示モジュール）に入力された画像情報を表示する。液晶表示装置に代表されるフラット・パネル・ディスプレイ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）の多くでは、表示パネル１００が画素アレイと等価であるとみなされる。表示装置の雰囲気から画素アレイに入射する光を各画素で反射させて画像表示する反射型の液晶表示装置や、画素アレイ内の各画素に発光領域を設け、その発光現象により画像表示するエレクトロルミネセンス・アレイ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ Ｄｉｓｐｌａｙ Ａｒｒａｙ）や電界放射型表示素子（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ−ｔｙｐｅ Ｄｉｓｐｌａｙ Ｅｌｅｍｅｎｔ）では、この表示素子部（画素アレイ）で表示装置に入力された画像情報をそのユーザに見せる（可視化する）ことができる。しかし、本実施例の液晶表示装置は所謂「透過型」であるため、上記光源部からの光で画素アレイを照射しない限り、表示装置のユーザは画素アレイに表示される画像を見れない。
【００５９】
本実施例による液晶表示装置では、その表示パネル１００（ユーザから見た「画面」）が画素アレイＡ（画面の上側）１０１と画素アレイＢ（画面の下側）１０２とを含む。それぞれの画素アレイ１０１，１０２には、図１の横方向（第１の方向）沿いに延び且つ縦方向（第１の方向に交差する第２の方向）沿いに並ぶ複数の走査信号線と、縦方向沿いに延び且つ横方向沿いに並ぶ複数の映像信号線とが設けられている。これらの信号線の具体的な配置及び機能は、図２を参照して後述し、図１での表示は省略する。
【００６０】
表示パネル１００の画面（画像表示領域）は、２つの画素アレイ１０１，１０２を縦方向（走査信号線の並設方向、又は映像信号線の延伸方向）沿いに並べて形成される。例えば、画面の垂直解像度：Ｍ（Ｍは自然数）の表示パネル１００では、画素アレイＡ（上側画素アレイ）１０１の画像表示領域に１番目からＮ番目（Ｎは上記のＭより小さい自然数）までのＮ本の走査信号線が、画素アレイＢ（下側画素アレイ）１０２の画像表示領域に（Ｎ＋１）番目からＭ番目までの（Ｍ−Ｎ）本の走査信号線が、夫々並設される。例えば、ＸＧＡ級の精細度の表示パネル１００（Ｍ＝７６８）にて、１番目から４００番目までの４００本の走査信号線（画素行）を画素アレイ１０１の画像表示領域に、４０１番目から７６８番目までの３６８本の走査信号線（画素行）を画素アレイ１０２の画像表示領域に設ける。なお、ここに記した走査信号線の数は、夫々の画素アレイの画像表示領域周縁に配置した所謂ダミー走査信号線を含まない。
【００６１】
画素アレイ１０１，１０２の夫々の画像表示領域には、映像信号線が例えば同じ本数で並設されるが、用途に応じてはいずれかの画素アレイの映像信号線数を他のそれより少なくしても、多くしてもよい。双方の画素アレイの画像表示領域に同数の映像信号線を設けた場合、画素アレイＡの映像信号線と画素アレイＢの映像信号線とは、譬え同じ番地（例えば、図１の左端を基準として）に位置しても電気的に分離されている。
【００６２】
上述のように、本実施例の表示パネル１００は、言わば個別に表示パネルの機能を備えた２つの画素アレイ１０１，１０２を備えるため、画素アレイ１０１，１０２の各々には上記映像信号線に画像信号を出力する映像信号駆動回路と、この画像信号が入力される画素行をこれに対応した上記走査信号線に走査信号を出力して選択する走査信号駆動回路とが個別に設けられる。画素アレイＡ（上側画素アレイ）１０１には、上記１番目からＮ番目の走査信号線に対応するＮ本の画素行を選択する（走査信号線に選択信号を入力する）走査信号駆動回路１０３と、これにより選択された画素行に含まれる画素の夫々に画像信号を供給する映像信号駆動回路１０５，１０６が設けられている。画素アレイＢ（下側画素アレイ）１０２には、上記（Ｎ＋１）番目からＭ番目の走査信号線に対応する（Ｍ−Ｎ）本の画素行を選択する走査信号駆動回路１０４と、これにより選択された画素行に含まれる画素の夫々に画像信号を供給する映像信号駆動回路１０７，１０８が設けられている。
【００６３】
表示制御部は、タイミング制御回路（タイミング・コンバータ）１１０とこれから上記走査信号駆動回路１０３，１０４及び上記映像信号駆動回路１０５〜１０８に到る信号供給バス（Ｓｉｇｎａｌ Ｓｕｐｐｌｙ Ｂｕｓ Ｌｉｎｅ）１１１〜１１６とを含む。本実施例の液晶表示装置では、例えばコンピュータのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、テレビジョン装置の受信機、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）のデコーダ（Ｄｅｃｏｄｅｒ）等から転送される画像情報（映像情報）をタイミング制御回路１１０で受信し、これをタイミング制御回路１１０（又はその周辺回路）にて表示パネル１００での画像表示に適した画像データ（映像データ）に変換して信号供給バス１１３〜１１６に通し、映像信号駆動回路１０５〜１０８へ転送する。タイミング制御回路１１０が液晶表示装置の外部から受ける上記画像情報には、画像データやこれを伝送するタイミング信号（表示装置から見て「外部クロック」とも呼ぶ）が含まれる。
【００６４】
タイミング制御回路１１０は、これから出力される画像データを上記映像信号駆動回路１０５〜１０８の各々に設けられたラッチ回路にラッチするタイミングを制御するクロック（ラッチクロック）、映像信号駆動回路１０５〜１０８にてラッチされた画像データを画素アレイＡや画素アレイＢの画素（画素行）に供給するタイミングを制御するクロック（走査クロック）、及び画素アレイＡ及び画素アレイＢにおける表示画像を更新するタイミングを制御するクロック（フレーム開始信号）というような表示制御信号も生成する。このため、タイミング制御回路１１０は、表示制御回路とも呼ばれる。上記走査クロック及び上記フレーム開始信号は信号供給バス１１１，１１２を通して走査信号駆動回路１０３，１０４へ転送され、上記ラッチクロックは信号供給バス１１３〜１１６を通して映像信号駆動回路１０５〜１０８へ転送される。走査クロックやフレーム開始信号は、必要に応じて映像信号駆動回路１０５〜１０８にも転送するとよい。
【００６５】
本実施例では、画素アレイＡ（上側画素アレイ）１０１に設けた２つの映像信号駆動回路（Ａ１，Ａ２）１０５，１０６とタイミング制御回路１１０とを信号供給バス１１３，１１４で個別に接続し、画素アレイＢ（下側画素アレイ）１０２に設けた２つの映像信号駆動回路（Ｂ１，Ｂ２）１０７，１０８とタイミング制御回路１１０とを信号供給バス１１５，１１６で個別に接続する。このため、表示パネルに入力すべき画像データは、タイミング制御回路１１０から、その画像表示領域に含まれる全画素数の１／４毎に信号供給バス１１３〜１１６の夫々を通して、映像信号駆動回路１０５〜１０８の夫々に並行して転送される。また、上述のようにラッチクロックも信号供給バス１１３〜１１６を通して映像信号駆動回路１０５〜１０８に夫々転送される。従って、本実施例の表示装置では、表示パネル１００の画面（画像表示領域）全体での画像形成に必要な画像データが、例えば１フレーム期間の１／４ほどの時間で表示制御部から表示素子部へ高速で転送できる。
【００６６】
このようにして本実施例の画素アレイＡに設けた２つの映像信号駆動回路Ａ１，Ａ２及び画素アレイＢに設けた２つの映像信号駆動回路Ｂ１，Ｂ２に並行して取り込まれた画像データは、走査信号駆動回路Ａ，Ｂ（１０３，１０４）から画素アレイＡ，Ｂ（１０１，１０２）への並行した走査信号入力に呼応して、それぞれの画素行に画像信号として順次供給される。走査信号の画素アレイＡ，Ｂ（１０１，１０２）への入力に応じて、画素アレイＡに配置された画素行の少なくとも１本と画素アレイＢに配置された画素行の少なくとも１本とが選択されるため、表示パネル１００には４つの映像信号駆動回路Ａ１，Ａ２，Ｂ１，Ｂ２（１０５，１０６，１０７，１０８）から同時に画像信号が入力される。このため、表示制御部から表示素子部へ高速転送された画像データは、表示素子部にて即座に表示画像に変換される。従って、本実施例の液晶表示装置では、これに１フレーム期間で入力される画像情報を、その１／４の時間で液晶表示パネル１００の全域に表示することもできる。
【００６７】
光源部は、例えば冷陰極蛍光ランプ（Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｔ Ｌａｍｐ）を光源として備えた光源ユニット１１８、この光源を駆動する（点灯電力を生成する）インバータ回路１０９、及びこのインバータ回路１０９から光源ユニット１１８に駆動電力を供給する電源線１１９を含む。上記冷陰極蛍光ランプの如き光源は、表示パネル１００に対向させて配置しても、導光板（図示せず）を通して表示パネル１００に光を照射するように配置してもよい。
【００６８】
本実施例では、この光源部における光源（例えば、冷陰極蛍光ランプ）を上記タイミング制御回路１１０にて生成される表示制御信号に応じて間欠的に駆動し、又はその点灯輝度を変調する。そのため、光源の点灯輝度を調整するインバータ回路１０９とタイミング制御回路１１０とは信号供給バス１１７にて接続され、タイミング制御回路１１０から供給される制御信号に応じて光源の輝度を制御する。タイミング制御回路１１０からインバータ回路１０９に送られる制御信号は、このインバータ回路１０９の制御のためにタイミング制御回路１１０で生成しても、又は既にタイミング制御回路１１０で生成された上述の走査クロックやフレーム開始信号に置き換えてもよい。従って、光源部の点灯タイミング又は点灯輝度の変調も表示制御部により制御される。
【００６９】
図２は、本実施例のアクティブ・マトリクス型の液晶表示装置の画像表示領域をなす画素アレイ１０１、１０２の内部等価回路を示す。画素アレイ１０１，１０２のいずれにも、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，以後ＴＦＴとも称する）２０１、液晶容量２０３、並びにこれに印加される電界を保持する容量成分（保持容量）２０２を備えた複数の画素が２次元的に配列される。
【００７０】
画素アレイＡ，Ｂ（１０１，１０２）の夫々には、本実施例の表示装置における表示素子部の説明にて述べたように、表示画面の横方向（第１方向）沿いに延び且つ縦方向（第１の方向に交差する第２の方向）沿いに複数本の走査信号線２０５が並設される。本実施例では、図１に示す表示パネル１００の画像表示領域にｍ本（ｍは２以上の偶数）の走査信号線が配置され、図２に示す如く、これらの走査信号線の（ｍ／２）本が表示パネル１００の画面上側の画像表示を担う画素アレイＡ（１０１）に、その残りの（ｍ／２）本が表示パネル１００の画面下側の画像表示を担う画素アレイＢ（１０２）に夫々設けられる。よって、表示パネル１００の画像表示領域の上端に位置する１番目の走査信号線からその下端に位置するｍ番目の走査信号線２０５のうち、１番目から（ｍ／２）番目に到る（ｍ／２）本は画素アレイＡ（１０１）に並設され、その夫々はＡＧ（１）からＡＧ（ｍ／２）に到るアドレスが順次付されて識別される。また、表示パネル１００の画像表示領域の下半分に配置される（ｍ／２＋１）番目から画面下端のｍ番目は画素アレイＢ（１０２）に並設され、その夫々はＢＧ（ｍ／２）からＢＧ（１）に到るアドレスが順次付されて識別される。画素アレイＡ（１０１）の走査信号線：ＡＧ（１）乃至ＡＧ（ｍ／２）には図１の走査信号駆動回路Ａ（１０３）から走査信号（電圧信号）が印加され、画素アレイＢ（１０２）の走査信号線：ＢＧ（ｍ／２）乃至ＢＧ（１）には図１の走査信号駆動回路Ｂ（１０４）から走査信号（電圧信号）が印加される。
【００７１】
一方、画素アレイＡ，Ｂ（１０１，１０２）の夫々には、本実施例の表示装置における表示素子部の説明にて述べたように、表示画面の縦方向（上記第２の方向）沿いに延び且つ横方向（上記第１の方向）沿いに複数本の映像信号線２０４が並設される。本実施例では、図１に示す表示パネル１００の画像表示領域にｎ本（ｎは２以上の自然数）の映像信号線が配置され、図２に示す如く、これらの映像信号線は、画素アレイＡ（１０１）及び画素アレイＢ（１０２）に個別に設けられる。画素アレイＡ（１０１）に並設されるｎ本の映像信号線２０４には、図１に示す表示パネル１００の画像表示領域左端からＡＤ（１）からＡＤ（ｎ）に到るアドレスが順次付され、画素アレイＢ（１０２）に並設されるｎ本の映像信号線２０４にもこの画像表示領域左端からＢＤ（１）からＢＤ（ｎ）に到るアドレスが順次付される。画素アレイＡに設けられた映像信号線ＡＤ（ｘ）（ｘは、１乃至ｎの範囲にある任意の自然数）と画素アレイＢに設けられた映像信号線ＢＤ（ｘ）とは、ともに表示パネルの画像表示領域の左端からｘ番目の映像信号線として機能するが、互いに電気的に分離される。従って、映像信号線ＡＤ（ｘ）と映像信号線ＢＤ（ｘ）とに異なる電圧を同時に印加することができる。画素アレイＡ（１０１）の映像信号線ＡＤ（１）乃至ＡＤ（ｎ）のうち、本実施例では図示せざるも映像信号線ＡＤ（１）乃至ＡＤ（ｎ／２）には図１の映像信号駆動回路Ａ１（１０５）から、映像信号線ＡＤ（ｎ／２＋１）乃至ＡＤ（ｎ）には図１の映像信号駆動回路Ａ２（１０６）から、映像信号が夫々供給される。また、画素アレイＢ（１０１）の映像信号線ＢＤ（１）乃至ＢＤ（ｎ）のうち、本実施例では図示せざるも映像信号線ＢＤ（１）乃至ＢＤ（ｎ／２）には図１の映像信号駆動回路Ｂ１（１０７）から、映像信号線ＢＤ（ｎ／２＋１）乃至ＢＤ（ｎ）には図１の映像信号駆動回路Ｂ２（１０８）から、画像信号が夫々供給される。
【００７２】
図２にて、画素アレイ１０１，１０２に二次元的に設けられた画素は、映像信号線２０４を通して供給される画像信号を各々に設けられた上記薄膜トランジスタ２０１のドレイン領域で受け、この薄膜トランジスタ２０１のゲート電極に走査信号線２０５から選択電圧（例えば、ゲート選択パルスとも呼ばれる電圧パルス）が印加されることにより、この画像信号に応じた電圧を液晶容量２０３に印加する。このため、画素アレイ１０１，１０２にそれぞれ配置された画素群は、これに画像信号を供給する映像信号線２０４毎にｎ本の画素列（Ｐｉｘｅｌｓ Ｃｏｌｕｍｎ）を形成し、また、これを走査信号にて選択する走査信号線２０５毎に（ｍ／２）本の画素行（Ｐｉｘｅｌｓ Ｒｏｗ）を形成する。従って、図１に示す表示パネル１００には、その縦方向（上記第２の方向）沿いにｍ本の画素行が並び、その横方向（上記第１の方向）沿いにｎ本の画素列が並ぶ、言わば「ｍ×ｎのマトリクス・アレイ」が形成される。これらの画素行及び画素列に応じて各画素に設けられた液晶容量２０３は表示パネル１００の面内に二次元的に配置され、表示パネル１００面内の光透過率は液晶容量２０３のそれぞれへの印加電圧（画像信号）により画素毎に所定の値に設定される。
【００７３】
薄膜トランジスタ２０１は、それぞれの画素の液晶容量２０３（換言すれば、この画素に対応する液晶層）が示す光透過率を制御する能動素子（Ａｃｔｉｖｅ Ｅｌｅｍｅｎｔ）であり、この能動素子は表示パネル１００に応じてダイオード等にも置き換えられる。この能動素子は、画素行の選択に関ることから、スイッチング素子とも呼ばれる。薄膜トランジスタ２０１は、そのソース領域とドレイン領域との間に設けられたチャネル（Ｃｈａｎｎｅｌ）の電荷の移動を、ゲートからチャネルに電界を印加して制御する電界効果型トランジスタの構造を持つ。従って、薄膜トランジスタ２０１を備えた画素を二次元的に配置してなる表示装置において、そのドレイン領域に画素信号を供給する映像信号線をドレイン線、この映像信号線へ画像信号を出力する映像信号駆動回路をドレイン駆動回路、そのゲート（ゲート電極）に走査信号を印加する走査信号線をゲート線、この走査信号線へ走査信号を出力する走査信号駆動回路をゲート駆動回路とも呼ぶ。なお、図１において、映像信号駆動回路１０５，１０６，１０７，１０８はドレイン駆動回路Ａ１，Ａ２，Ｂ１，Ｂ２としても記され、走査信号駆動回路１０３，１０４はゲート駆動回路Ａ，Ｂとしても記される。
【００７４】
画像信号は、図１に示す映像信号駆動回路１０５〜１０８の各々において、これに転送された画像データに基づき、画素の各々の表示輝度に応じた階調電圧（Ｇｒａｙ Ｓｃａｌｅ Ｖｏｌｔａｇｅ）を選択して各画素に対応した映像信号線に出力される。図２に示される液晶容量２０３の薄膜トランジスタ２０１とは反対側には、コモン線（Ｃｏｍｍｏｎ Ｌｉｎｅ）２０６が接続され、液晶容量２０３の一端に印加される階調電圧に対して基準電圧（Ｒｅｆｅｒｅｎｃｅ Ｖｏｌｔａｇｅ）をその他端に印加する。
【００７５】
本実施例において、図２に示す等価回路を備えた画素アレイ１０１，１０２は、表示パネル１００に備えられた一つの液晶層内に並設される。図２には、画素アレイ１０１の等価回路と画素アレイ１０２の等価回路とが個別に示されるが、これに応じて液晶層を画素アレイ毎に分割する必要はない。表示パネル１００の製造工程を簡略にし、また表示パネルによる表示画像の品質を確保する上では、一つの液晶表示パネル内に画素アレイ１０１，１０２の夫々の等価回路に応じた２つの電極及び配線群を形成することが推奨される。本実施例にて、以下に述べる表示パネル１００は、特に断わりのない限り画素アレイ１０１，１０２の夫々の等価回路が形成された一つの液晶表示パネルとして形成される。
【００７６】
なお、図２に示す等価回路は、電界効果型トランジスタを能動素子として有する液晶表示装置であれば、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＯＣＢ（Ｏｐｔｉｃａｌ ＣｏｍｐｅｎｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）などのスイッチング・モードに関係なく適用され得る。また、図２に示す薄膜トランジスタ２０１は、そのチャネル層をａ−Ｓｉ（非晶質シリコン）、ｐ−Ｓｉ（多結晶シリコン）、及びシリコンの擬似単結晶（Ｐｓｅｕｄｏ Ｓｉｎｇｌｅ Ｃｒｙｓｔａｌ）のいずれで形成してもよい。
【００７７】
〔２．表示パネルへの画像データ転送方法〕
図１及び図２を参照して述べた本実施例の表示装置における表示パネル１００（画素アレイ１０１、１０２）への画像データ転送方法を、図３を用いて説明する。
【００７８】
図３は、図１に示した本実施例の表示装置における表示制御部から表示素子部への画像データ転送に係る要素を抽出し、且つタイミング制御回路１１０内に構成される機能ブロックとドレイン基板に転送するデータバスの接続構成との関連を詳細に示す図である。
【００７９】
図１に示すタイミング制御回路１１０は、メモリ制御回路３０１及びこれにより画像データが格納される２つのフレーム・メモリ３０２、３０３を含む。既に述べたように、タイミング制御回路１１０には表示装置に対して外部回路となる例えばコンピュータのＣＰＵやテレビジョン装置の受信機から画像情報（又は映像情報）が転送されるが、この画像情報は例えばレッド、グリーン、ブルーの３原色に応じたＲＧＢデジタル信号として、メモリ制御回路３０１からフレーム・メモリ３０２（以後、メモリＡと称する）又はフレーム・メモリ３０３（以後メモリＢと称する）のいずれかへ格納される。
【００８０】
画像情報は、表示パネル１００（画素アレイＡ，Ｂ（１０１，１０２））の画面（画像表示領域）全域に表示される「画像」に対応したデータとして、１フレーム期間毎にタイミング制御回路１１０へ入力される。換言すれば、表示パネル１００の画面に表示される画像は１フレーム期間毎に更新される（同じ画像を繰り返し表示する動作も含めて）。
【００８１】
本実施例の表示装置における上記画像情報の処理工程は、図１及び図３を参照して例えば次のように説明される。或るフレーム期間（以後、第ｎフレーム期間，ｎは例えば任意の自然数を意味する）に表示パネル１００の画面で生成すべき画像情報が、この第ｎフレーム期間の一つ前のフレーム期間（以後、第（ｎ−１）フレーム期間）にタイミング制御回路１１０へ入力される。この第（ｎ−１）フレーム期間にて、メモリ制御回路３０１は上記画像情報（第ｎフレーム期間に表示すべき）をメモリＡ（３０２）に格納する。メモリＡ，Ｂ（３０２，３０３）は、ともに入力された画像情報を図１の表示パネル１００に含まれる上記ｍ本の画素行と上記ｎ本の画素列とに対応させて記憶する。
【００８２】
次に第ｎフレーム期間にて、メモリ制御回路３０１はメモリＡ（３０２）に格納された画像情報を画素アレイＡに対応する画像データと画素アレイＢに対応する画像データとに分けて並行に読み出し、前者を画素アレイＡに備えられた映像信号駆動回路Ａ１，Ａ２に、後者を画素アレイＢに備えられた映像信号駆動回路Ｂ１，Ｂ２に夫々転送する。この第ｎフレーム期間では、第ｎフレーム期間に続く第（ｎ＋１）フレーム期間に表示パネル１００の画面で生成すべき画像情報が、タイミング制御回路１１０へ入力される。メモリ制御回路３０１は、この第（ｎ＋１）フレーム期間に表示すべき画像情報を第ｎフレーム期間にてメモリＢ（３０３）に格納する。
【００８３】
さらに、第（ｎ＋１）フレーム期間にて、メモリ制御回路３０１はメモリＢ（３０３）に格納された画像情報を、画素アレイＡに対応する画像データと画素アレイＢに対応する画像データとに分けて並行に読み出し、前者を映像信号駆動回路Ａ１，Ａ２に、後者を映像信号駆動回路Ｂ１，Ｂ２に夫々転送する。この第（ｎ＋１）フレーム期間では、これに続く第（ｎ＋２）フレーム期間に表示パネル１００の画面で生成すべき画像情報がタイミング制御回路１１０へ入力されるため、メモリ制御回路３０１は第（ｎ＋１）フレーム期間にて、上述の第（ｎ＋１）フレーム期間と同様に入力された画像情報をメモリＡ（３０２）に格納する。
【００８４】
メモリ制御回路３０１は、フレーム期間毎にタイミング制御回路１１０へ入力される画像情報を上述の如くメモリＡ（３０２）及びメモリＢ（３０３）に交互に格納し、これに続くフレーム期間にて画像データをメモリＡ（３０２）及びメモリＢ（３０３）から交互に読み出す動作を繰り返す。
【００８５】
図４は、図３の如く画素アレイＡ，Ｂ（１０１，１０２）毎に２つの映像信号駆動回路（１０５，１０６及び１０７，１０８）を設け、これら４つの映像信号駆動回路にタイミング制御回路１１０から画像データを並行して転送する本実施例の表示装置での画像表示動作の特徴を説明する模式図である。図４（ａ）は上記第ｎフレーム期間及びこれに続く上記第（ｎ＋１）フレーム期間にて表示パネルに生成されるべき画像を、図４（ｂ）は第ｎフレーム期間に表示すべき画像がメモリＡに格納される様子と第（ｎ＋１）フレーム期間に表示すべき画像がメモリＢに格納される様子とを、夫々模式的に示す。
【００８６】
上述のように、例えば、第ｎフレーム期間に表示すべき画像情報は、第ｎフレーム期間の前の第（ｎ−１）フレーム期間に表示装置に入力される。従って、画像情報の表示装置への入力時刻を基準とすれば、これに応じた画像は１フレーム期間だけ遅れて表示パネル１００に表示される。しかし、このような画像表示タイミングの遅延は、表示装置による画像生成にて無視できる。
【００８７】
図４（ａ）に示すように、第ｎフレーム期間にて画面左下寄りに表示される暗い色の四角形は、その次の第（ｎ＋１）フレーム期間では画面右上寄りに表示される。従って、この２つのフレーム期間に亘り、この四角形は画面内を移動する言わば動画像が表示パネル１００に表示される。
【００８８】
一方、図４（ｂ）に示すように、メモリＡ，Ｂはこれに入力された画像情報を表示パネル１００に形成されたｍ×ｎのマトリクス・アレイに応じた画像データとして格納する。さらに、メモリＡ，Ｂの夫々において、これらの画像データはマトリクス・アレイの行番号及び列番号に応じて映像信号駆動回路Ａ１用、映像信号駆動回路Ａ２用、映像信号駆動回路Ｂ１用、及び映像信号駆動回路Ｂ２用の４つの画像データ群として識別され、これら４つの画像データ群はメモリ制御回路３０１により並行して読み出される。図１や図３に示すように、メモリ制御回路３０１を備えたタイミング制御回路１１０と映像信号駆動回路Ａ１，Ａ２，Ｂ１，及びＢ２の夫々との間には、個別に信号供給バス１１３，１１４，１１５，及び１１６が設けられているため、メモリＡ又はメモリＢから並行して読み出された４つの画像データ群を４つの映像信号駆動回路１０５〜１０８へ同時に転送することもできる。従って、メモリ制御回路３０１によるメモリＡ又はメモリＢからの画像データ読み出しタイミングを制御するクロックの周波数を上げることなく、タイミング制御回路１１０から映像信号駆動回路１０５〜１０８への最大画像データ転送レートを４倍に高速化することができる。
【００８９】
なお、図２の如く、画素アレイＡ及び画素アレイＢを夫々における映像信号線の延伸方向（又は、夫々における走査信号線の並設方向）沿いに並べて表示パネル１００を構成する本実施例の表示装置では、図３に示す如く画素アレイＡ及び画素アレイＢに複数の映像信号駆動回路を夫々設けて、これらの映像信号駆動回路に個別に画像データを転送しなくてもよい。上述のように、画素アレイＡ及び画素アレイＢの夫々に設けられる映像信号群が互いに電気的に分離されているため、タイミング制御回路１１０から画素アレイＡに設けられる映像信号駆動回路と画素アレイＢに設けられる映像信号駆動回路とに個別に信号供給バスを設けることが推奨される。従って、メモリＡやメモリＢに格納された画像データの映像信号駆動回路Ａ１及びＡ２用が１つの信号供給バスで画素アレイＡの映像信号駆動回路へ、またその映像信号駆動回路Ｂ１及びＢ２用がもう１つの信号供給バスで画素アレイＢの映像信号駆動回路へ、夫々転送される。このような本発明による表示装置に特徴的な表示制御部と表示素子部との接続態様において、タイミング制御回路１１０から夫々の信号供給バスを通して画素アレイＡ及び画素アレイＢに並行して画像データを転送しても、メモリ制御回路３０１による画像データ読み出しクロックの周波数を上げることなく上記最大画像データ転送レートは２倍に高速化される。さらに、この画像データ読み出しクロックの周波数を２倍に引上げることで、映像信号駆動回路への最大画像データ転送レートを本実施例並みに高速化できる。
【００９０】
次に、本発明による表示装置にて上記メモリＡ（３０２）及びメモリＢ（３０３）に記憶された画像データをメモリ制御回路３０１で読み出し、画素アレイＡ及び画素アレイＢ（本実施例では夫々の映像信号駆動回路１０５〜１０８）へ転送する順序の一例を、図５を参照して説明する。図５は、図４（ｂ）に示す第ｎフレーム期間で読み出される画像データがメモリＡに格納される様子を示し、本実施例に倣いメモリＡは４つの映像信号駆動回路Ａ１，Ａ２，Ｂ１，及びＢ２毎に分割されている。
【００９１】
上述のように、メモリＡ及びメモリＢのいずれも、表示パネル１００のｍ×ｎのマトリクス・アレイに準じたアドレスで画像データを記憶している。このため、メモリＡには、表示パネル１００に含まれるｍ本の走査信号線（換言すれば、ｍ本の画素行）に応じた走査線アドレス（Ｓｃａｎ Ｌｉｎｅ Ａｄｄｒｅｓｓ）が図５の左側に示されるように付される。メモリ制御回路３０１による画像データの読み出しは、メモリＡやメモリＢの走査線アドレスで特定されたデータ毎に、換言すれば表示パネル１００の画素行毎に行われる。本実施例では、表示パネル１００に含まれる画素アレイＡ及び画素アレイＢの夫々に（ｍ／２）本の走査信号線（（ｍ／２）本の画素行）が設けられていることから、画素アレイＡに転送される画像データＡ１及び画像データＡ２には１番目から（ｍ／２）番目に到る走査線アドレスが夫々付され、画素アレイＢに転送される画像データＢ１及び画像データＢ２には（ｍ／２＋１）番目からｍ番目に到る走査線アドレスが夫々付されている。
【００９２】
本実施例のみならず、本発明による表示装置では、フレーム・メモリ（図５ではメモリＡ）に格納された画像データを、画素アレイＡに送られる画像データは画素アレイＢに近い走査線アドレスが付されたものから読み出し、画素アレイＢに送られる画像データは画素アレイＡに近い走査線アドレスが付されたものから読み出して、表示パネル１００に設けた映像信号駆動回路に夫々転送する。その読み出し順序は、図５の右側に転送順（Ｔｒａｎｓｆｅｒ Ｓｅｑｕｅｎｃｅ）として付される。従って、表示パネル１００に設けたｍ本の画素行に応じて逐次画像データをｍ回読み出す場合に比べて本発明による読み出し回数は（ｍ／２）回と半減する。さらに本実施例では、画素アレイＡへ転送する画像データをＡ１及びＡ２に分け、且つ画素アレイＢへ転送する画像データをＢ１及びＢ２に分けて読み出すため、これに要する時間はｍ本の画素行毎に逐次画像データを読み出すに要する時間の１／４に短縮される。
【００９３】
図５にて、上述の如く読み出された画像データは、フレーム・メモリ（メモリＡ）における夫々の走査線アドレスに応じて、画素アレイＡには画素アレイＢに近いＡＧ（ｍ／２）の画素行から表示パネル１００上端側にあるＡＧ（１）の画素行へ向けて、画素アレイＢには画素アレイＡに近いＢＧ（ｍ／２）の画素行から表示パネル１００下端側にあるＢＧ（１）の画素行へ向けて、順次入力される。夫々の画像データが入力される画素アレイＡ，Ｂの画素行のアドレスを図５の右端にアレイＡ内アドレス（Ａｄｄｒｅｓｓ ｉｎ Ａｒｒａｙ Ａ）及びアレイＢ内アドレス（Ａｄｄｒｅｓｓ ｉｎ Ａｒｒａｙ Ｂ）として記す。従って、表示パネル１００に設けられた画素群には、その縦方向の中央部から画像信号がその上側及び下側へ向けて順次入力される。このような表示パネルへの画像信号の入力方法の利点は、そのための表示パネルの走査タイミングとともに後述される。
【００９４】
〔３．画像表示動作における表示パネルの走査タイミング〕
図５を参照して説明した本発明による表示装置の画像データの転送方法により表示パネル１００に表示される画像（特に動画像）の品質を向上するに好適な表示パネルの１００の走査タイミングについて述べる。この説明の前に、以下に記す本実施例では、第ｎフレーム期間及びこれに続く第（ｎ＋１）フレーム期間における表示画像について次のように設定する。まず、第ｎフレーム期間では、表示パネル１００の画面全体を明るく表示する画像データを、次に第（ｎ＋１）フレーム期間では表示パネル１００の画面全体を暗く表示する画像データを、画素アレイＡ，Ｂに夫々備えられた映像信号駆動回路に転送する。具体的には、第ｎフレーム期間にて、画素アレイＡ，Ｂの夫々の画像表示領域に含まれる画素の全てに、その各々の表示輝度を最大又はそれに近い状態にする画像信号を入力する。これにより表示パネルに表示される画像（例えば、画面全体を白く表示する画像）は、以下、明画像（Ｂｒｉｇｈｔ Ｉｍａｇｅ）と呼ぶ。また、第（ｎ＋１）フレーム期間にて、画素アレイＡ，Ｂの夫々の画像表示領域に含まれる画素の全てに、その各々の表示輝度を最小又はそれに近い状態にする画像信号を入力する。これにより表示パネルに表示される画像（例えば、画面全体を黒く表示する画像）は、以下、暗画像（Ｄａｒｋ Ｉｍａｇｅ）と呼ぶ。既に述べたように、動画像表示にて画面に生じる「ぼやけ現象」は、第ｎフレーム期間における表示画像が第（ｎ＋１）フレーム期間の画面に残ることによる。以下の実施例では、第ｎフレーム期間に明るく表示された表示パネルの輝度が第（ｎ＋１）フレーム期間にて暗くなる度合いを以って本発明による表示装置及びその駆動方法の効果を検証する。
【００９５】
１．走査タイミングの制御方法１
図６は、本実施例による表示パネルの走査タイミング、換言すれば画素アレイＡ及び画素アレイＢの夫々の画素行に画像信号を供給するタイミングの一例を示すタイミング・チャートである。なお、このタイミング・チャートでは、第ｎフレーム期間と第（ｎ＋１）フレーム期間との２つの垂直走査期間に挟まれる帰線期間の表示は省かれているが、本実施例では画像データの転送方法により垂直帰線期間自体を表示パネルへの画像信号入力に利用することもできる。画素アレイＡ（上側画素アレイ）の走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に応じた夫々の画素行は、走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形６０１の夫々に生じる電圧パルス（上に突出した矩形波として示す）により順次選択され、画像信号波形６０３に示す電圧信号が画像信号として入力される。また、画素アレイＢ（下側画素アレイ）の走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に応じた夫々の画素行は、走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形６０２の夫々に生じる電圧パルス（上述の矩形波）により順次選択され、画像信号波形６０４に示す電圧信号が画像信号として入力される。走査信号波形６０１，６０２に生じる上記電圧パルスは、走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）及び走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）の夫々に対応する画素行の各薄膜トランジスタのゲートに印加されることから、以下、ゲート・パルス（Ｇａｔｅ Ｐｕｌｓｅ）と呼ぶ。一方、画像信号波形６０３，６０４は、画素アレイＡ，Ｂの夫々の任意アドレスに位置する映像信号線ＡＤ（１）及びＢＤ（１）に出力される電圧波形を示す。
【００９６】
図６から明らかなように、画素アレイＡ及び画素アレイＢの夫々に配置された走査信号線には、表示パネル１００の中央部に位置するＡＧ（ｍ／２）及びＢＧ（ｍ／２）からその周縁部（上端又は下端）に位置するＡＧ（１）及びＢＧ（１）に向けて順次ゲート・パルスが印加される。また、ゲート・パルスは、アドレスＡＧ（ｍ／２）の走査信号線及びこれに隣接するアドレスＢＧ（ｍ／２）の走査信号線との一対を皮切りに、アドレス番号が対応する走査信号線ＡＧ（ｘ）と走査信号線ＢＧ（ｘ）（ｘはｍ／２未満且つ１以上の自然数）との一対に順次（ｘ値を減少させる順序で）印加される。さらに、このような各画素アレイの走査信号線へのゲート・パルスの印加は、第ｎフレーム期間及び第（ｎ＋１）フレーム期間の夫々において２回繰り返される。
従って、第ｎフレーム期間では、これが開始される時刻ｔ（ｎ）からその後の時刻ｔ（ｎＣ）に掛けて、表示パネル（液晶表示パネル）１００の面内の光透過率は、その中央部からその上端及び下端に向けて徐々に上昇する。
【００９７】
図６のタイミング・チャートは、表示装置の表示パネルとして、ノーマリ・ブラック・モード（Ｎｏｒｍａｌｌｙ Ｂｌａｃｋ Ｍｏｄｅ）という画像信号の電圧値と基準電圧との差が大きくなるほど光透過率が増す液晶表示パネルを用いる場合を想定しているため、画像信号波形６０３，６０４の基準電圧（点線で表示）に対する電圧振幅は第ｎフレーム期間で大きく、第（ｎ＋１）フレーム期間で小さくされている。また、画像信号波形６０３，６０４の基準電圧に対する極性は走査信号線へのゲート・パルスの印加毎に反転され、さらに、画素アレイＡ，Ｂの１回目の画像信号入力走査と２回目の画像信号入力走査にてその極性反転のパターンは基準電圧Ｖｒｅｆに対して逆転される。従って、走査信号線ＡＧ（ｍ／２）及びＢＧ（ｍ／２）に対応する画素行には、１回目の画像信号入力走査で正電位の画像信号が、２回目の画像信号入力走査で負電位の画像信号が夫々入力され、走査信号線ＡＧ（ｍ／２−１）及びＢＧ（ｍ／２−１）に対応する画素行には、１回目の画像信号入力走査で負電位の画像信号が、２回目の画像信号入力走査で正電位の画像信号が夫々入力される。
【００９８】
さらに、本実施例では、各フレーム期間にて２回の画像信号入力走査を終えた後、ブランキング信号という画素アレイＡ，Ｂの画素の光透過率を一様に暗く表示する言わばダミーの画像信号が、各フレーム期間における１回目の画像信号入力走査と同様なパターンでその基準電圧に対する極性（電位）をゲート・パルスの印加毎に反転させながら各画素行に入力される。これにより、特に第ｎフレーム期間にて画像信号入力走査により明るく表示された画面が第（ｎ＋１）フレーム期間にて十分暗くなるように、画素アレイＡ，Ｂの各画素に設けられた液晶容量に印加される電界が弱められる。
【００９９】
このように、本実施例にて、１フレーム期間ΔｔＦ内で画素アレイＡ，Ｂに表示画像（Ｂｒｉｇｈｔ Ｉｍａｇｅ，ｏｒ Ｄａｒｋ Ｉｍａｇｅ）を２回、ブランキング画像（Ｂｌａｎｋｉｎｇ Ｉｍａｇｅ）を１回夫々入力できるのは、図３を参照して説明したように表示制御部から表示素子部への最大画像データ転送量を４倍に上げたことによる。その要因の一つは、画素アレイＡ，Ｂへの画像データ転送を並行して行うことであり、もう一つは画素アレイＡ，Ｂへのデータ転送バス（信号供給バス）を２つに分け、又は転送クロック（画像データ読み出しクロック）の周波数を２倍に設定したことにある。後者の要因は、ゲート・パルスの印加による画素行の選択に対し、これらに入力すべき画像信号を映像信号駆動回路から出力させるタイミングをより速く追随させる。従って、ゲート・パルスの印加毎に映像信号駆動回路から画像信号を出力する時間は、前者の要因により表示装置（タイミング制御回路１１０）に入力される画像情報の水平期間の約半分に、さらに後者の要因によりその約１／４に短縮され、１フレーム期間ΔｔＦの１／４という短い期間（ΔｔＦ／４）で表示パネル１００の全画面に画像データに即した映像が表示される。
【０１００】
図６のタイミング・チャートでは、１フレーム期間の開始（第ｎフレーム期間では、時刻ｔ（ｎ））からその３／４が経過した時刻（第ｎフレーム期間では、時刻ｔ（ｎＤ））より前の時点（第ｎフレーム期間では、時刻ｔ（ｎＣ））迄に画像情報に拠る画像信号が表示パネル１００に２回入力され、その残りの時間帯（１フレーム期間ΔｔＦの残り１／４）でブランキング信号が表示パネル１００に１回入力される。
【０１０１】
再び、画像信号波形６０３，６０４の基準電圧に対する極性を２回の画像信号入力走査（第ｎフレーム期間では、時刻ｔ（ｎ）〜ｔ（ｎＡ）及び時刻ｔ（ｎＢ）〜ｔ（ｎＣ）に亘る画像信号入力）にて反転させる駆動方法について述べる。例えば、プログレッシブ方式（Ｐｒｏｇｒｅｓｓｉｖｅ Ｍｏｄｅ）で表示装置に入力される動画像は、６０Ｈｚの周期でその表示画像の少なくとも一部が変化する画像情報（映像情報）であり、その第ｎフレームと第（ｎ＋１）フレームとで表示される画像は必ずしも一致しない。このため、液晶表示パネルを用いた表示装置では、その各画素に含まれる液晶容量に印加される電界（画像信号）の極性を或るフレーム期間とこれに続く次のフレーム期間とにおいて反転させ、液晶層に印加される電界の向きを３０Ｈｚの交流化周期で反転させている。このようにして液晶層の印加電界による分極を回避する液晶表示パネルの駆動方法は、２フレーム期間（２ΔｔＦ）に亘る交流完結とも呼ばれる。しかし、この方法に倣って液晶表示パネルにより動画を表示すると、正極と負極で大きく異なる電圧が印加され、極性間で不均衡となる可能性が浮上する。例えば、連続する４フレーム期間（４ΔｔＦ）にて表示パネルに「暗画像」、「明画像」、「暗画像」、「暗画像」をこの順で表示すると、「暗画像」の連続するフレーム期間の中で１フレーム期間（ΔｔＦ）のみ表示された「明画像」に対応する画像信号の極性が、基準電圧に対して正であれ負極であれ、画素毎に形成される液晶容量に残留する。その結果、連続する４フレーム期間にて液晶層に印加される電界の方向は基準電圧（上記コモン線等で印加される）に対して正又は負のいずれかに偏る。このような現象に鑑み、本実施例では１フレーム期間ΔｔＦ内に基準電圧に対して同じ電位差を有する画像信号を、この基準電圧に対する極性を逆転させて２回画素アレイに入力し、且つこれが液晶容量に印加される時間（保持時間）を互いに均しくする。
【０１０２】
液晶表示パネルの各画素に対応する液晶層の光透過率は、図２の等価回路に示すような画素毎に設けられた液晶容量２０３の薄膜トランジスタ（スイッチング素子）２０１側とコモン線２０６側とに印加される電界の大きさに応じた液晶分子の配向方位により決まる。しかしながら、この液晶分子の配向方位は液晶容量２０３に印加される電界の方向には実質的に影響されない。このため、図６に示す第ｎフレーム期間で画素アレイＡ，Ｂの夫々の画素行に２回の画像信号を入力する工程で、夫々の画素行に含まれる各画素に対応する液晶層内の液晶分子は次のように振舞う。
【０１０３】
まず、図６に破線で示す基準電圧Ｖｒｅｆに対して明画像の表示に要する画像信号電圧をＶｈ（時刻ｔ（ｎ）〜ｔ（ｎＡ）の間及び時刻ｔ（ｎＢ）〜ｔ（ｎＣ）の間に示される電圧波形ＡＤ（１），ＢＤ（１）の電圧振幅）とする。走査信号線ＡＧ（ｍ／２）及びＢＧ（ｍ／２）で選択される画素行に対応する液晶層の液晶分子（液晶容量の誘電体層として図２に示される）は、１回目の画像信号入力で＋Ｖｈの電圧が印加され、これ電圧に応じた方向への配向を開始する。この液晶分子には２回目の画像信号入力で−Ｖｈの電圧が印加されるが、この電圧印加は１回目の画像信号入力により開始された液晶分子の配向をキャンセルすることなく、むしろ電圧＋Ｖｈに応じた方向への配向を促進する。このような現象は、液晶分子が１回目の画像信号入力で液晶層に印加される電圧＋Ｖｈと２回目の画像信号入力で液晶層に印加される電圧−Ｖｈとにより液晶層に生成される電界のみを感じ、その方向に影響されないことによる。換言すれば、本実施例では、１フレーム期間ΔｔＦ内に液晶層に所定の強度の電界を２度印加することにより、これに含まれる液晶分子の所望の方向（液晶層に所望の光透過率を与える）への配向が加速される。
【０１０４】
このような液晶分子の挙動は、走査信号線ＡＧ（ｍ／２）及びＢＧ（ｍ／２）で選択される画素行に対応する液晶層に限らず、画素アレイＡ，Ｂの画像表示領域内に配置されて走査信号線から印加されるゲート・パルスで選択される全ての画素行に夫々対応する液晶層に生じる。また、第ｎフレーム期間の１回目の画像信号入力で−Ｖｈの電圧が、２回目の画像信号入力で＋Ｖｈの電圧が、夫々入力される走査信号線ＡＧ（ｍ／２−１）及びＢＧ（ｍ／２−１）で選択される画素行に対応する液晶層でも、画素行においても、走査信号線ＡＧ（ｍ／２）及びＢＧ（ｍ／２）で選択される画素行に対応する液晶層における上述の現象が同様に生じる。このことからも、同じ強度の電界を液晶層に２度印加することによる液晶分子の所定方向への配向の加速は、印加電界の方向（電界の極性）に拠らないことは明らかである。
【０１０５】
このような所定強度の電界をフレーム期間ΔｔＦ毎に液晶層への複数回印加により液晶分子の所定方向への配向を加速させる効果は、これらの印加電界の方向を変えなくとも得られる。しかし、１フレーム期間ΔｔＦ内に液晶層に所定強度の電界を同じ方向で複数回印加する動作を複数のフレーム期間に亘り繰り返すと、液晶層には基準電圧Ｖｒｅｆに対して正電位又は負電位のいずれかに偏った電界が残留し、既に述べた液晶層の分極が生じ易くなる。また、液晶層に複数回印加される所定強度の電界の方向をフレーム期間ΔｔＦ毎に反転させても、連続する一対のフレーム期間に亘り表示パネルに画像が残留する問題が生じる。この問題は、第ｎフレーム期間で基準電圧に対して最大の電圧振幅の画像信号を、これに続く第（ｎ＋１）フレーム期間で基準電圧に対して最小の電圧振幅の画像信号を、夫々画素アレイに印加するときに目立ち、動画像表示時においては上述の動画ぼやけをもたらす。従って、本実施例のように１フレーム期間ΔｔＦに複数回行われる画像信号入力の隣接する少なくとも２回にて画像信号の極性（基準電圧に対する電位）を反転させることで、上述の諸問題は回避され得る。
【０１０６】
一方、本実施例では１フレーム期間ΔｔＦにおけるブランキング信号の画素アレイへの入力を１回行う。このため、第ｎフレーム期間の時刻ｔ（ｎＣ）〜ｔ（ｎ＋１）の間に各画素行に応じた液晶層に印加される電界は、電圧波形ＡＤ（１），ＢＤ（１）に示されるように基準電圧Ｖｒｅｆに対して正電位又は負電位のいずれかに偏る。しかし、ブランキング信号は上述したように画素アレイ全域に亘る液晶層の光透過率を一様に下げるものであり、且つその基準電圧Ｖｒｅｆに対する電圧振幅はノーマリ・ブラック・モードの液晶表示パネルにおいて必然的に小さくなる。従って、各フレーム期間における１回のブランキング信号入力では上述の諸問題も実質上無視できる。また、上述の諸問題を排除すべく、フレーム期間ΔｔＦ毎に各画素行に入力されるブランキング信号の極性（基準電圧Ｖｒｅｆに対する電位）を反転させてもよい。また、図６の電圧波形ＡＤ（１），ＢＤ（１）に示されるように、第ｎフレーム期間のブランキング信号の極性をゲート・パルス毎に反転させるパターンを、その直前に行われる２回目の画像信号入力のそれを逆転させて生成してもよい。さらに、第ｎフレーム期間のブランキング信号入力に続く第（ｎ＋１）フレーム期間の１回目の画像信号入力でのゲート・パルス毎の画像信号の極性反転パターンを、第ｎフレーム期間のブランキング信号の極性反転パターンを逆転させて生成してもよい。
【０１０７】
以上に述べたいずれのブランキング信号入力方法により、任意のフレーム期間（図６では、第ｎフレーム期間）にて画面に表示される画像は、これに続く別のフレーム期間（図６では、第（ｎ＋１）フレーム期間）にて画面に残らない。従って、動画ぼやけの原因となるフレーム期間に亘る残像は抑止される。
【０１０８】
図７は、図６のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネル（図１の表示パネル１００）の液晶層の光透過率応答と、この液晶表示パネルに光を照射する光源装置（図１のバック・ライト・システム１１８）に備えられた光源の点灯タイミング（以下、バックライトの点灯タイミングと記す）７０２とを示すタイミング・チャートである。なお、図７に示す第ｎフレーム期間及びこれに続く第（ｎ＋１）フレーム期間を示す時間軸は、図６に示すそれと概ね対応する。
【０１０９】
図７の上段には、図６に示した走査信号線ＡＧ（１）に印加される走査信号６０１のゲート・パルスに呼応して画像信号又はブランキング信号に応じた電圧信号６０３が入力される画素行（表示パネル１００の上端）、及び走査信号線ＡＧ（ｍ／２） に印加される走査信号６０１のゲート・パルスに呼応して画像信号又はブランキング信号に応じた電圧信号６０３が入力される画素行（表示パネル１００の中央部）の夫々に対応する画素アレイＡ内の液晶層の光透過率波形７０１が、夫々の走査信号線に印加される走査信号波形６０１とともに示される。
【０１１０】
図７の中段には、図６に示した走査信号線ＢＧ（１）に印加される走査信号６０２のゲート・パルスに呼応して画像信号又はブランキング信号に応じた電圧信号６０４が入力される画素行（表示パネル１００の下端）、及び走査信号線ＢＧ（ｍ／２） に印加される走査信号６０２のゲート・パルスに呼応して画像信号又はブランキング信号に応じた電圧信号６０４が入力される画素行（表示パネル１００の中央部）の夫々に対応する画素アレイＢ内の液晶層の光透過率波形７０１が、夫々の走査信号線に印加される走査信号波形６０２とともに示される。
【０１１１】
なお、図７にて走査信号線ＡＧ（ｍ／２） の走査信号波形６０１と走査信号線ＢＧ（ｍ／２） の走査信号波形６０２とは、一つの波形として示される。これは、図６を参照して説明したように、本実施例では走査信号線ＡＧ（ｍ／２）の走査信号６０１のゲート・パルスと、走査信号線ＢＧ（ｍ／２） に印加される走査信号６０２のゲート・パルスとがタイミングを合わせて発生されることに拠る。また、走査信号線ＡＧ（ｍ／２） 及び走査信号線ＢＧ（ｍ／２）により選択される夫々の画素行に対応する液晶層の光透過率も一つの波形７０１として記される。これは、「３．画像表示動作における表示パネルの走査タイミング」の冒頭で述べたように第ｎフレーム期間では画面全体を一様に明るくする明画像が、第（ｎ＋１）フレーム期間では画面全体を一様に暗くする暗画像が夫々表示されるため、これらのフレーム期間を通して各々の画素行には同じ電圧信号が同じタイミングで入力されることに拠る。
【０１１２】
図７に示すように、第ｎフレーム期間では明画像に対応した画像信号が、第（ｎ＋１）フレーム期間では暗画像に対応した画像信号が表示パネル１００の画面中央からその周縁（上端及び下端）に向けて順次入力されるため、これに備えられた液晶層の光透過率は画面中央から画像信号への応答を開始する。既に述べたように、本実施例の表示装置では、その表示制御部から表示素子部への画像データの転送を１フレーム期間ΔｔＦの１／４という短い時間（ΔｔＦ／４）で行えるため、表示パネルの画面への第ｎフレーム期間における明画像入力及び第（ｎ＋１）フレーム期間における暗画像入力は、各フレーム期間の開始時刻からその４分の１の時間（ΔｔＦ／４）が経過した時刻で完了する。一方、表示パネルの液晶層の光透過率は、これに形成された画素アレイＡ，Ｂの各画素行に対応した部分が夫々の画素行への画像信号の入力に応じて緩く変化し始める。
【０１１３】
一方、第ｎフレーム期間における表示パネルの画面への画像信号の入力完了時刻ｔ（ｎＡ）にて、図７の点灯タイミング７０２に倣いバックライトを点灯させると、図７のように表示パネル１００の画面中央が最も明るく、その上下端へ向かって暗くなる上下方向に対称的な映像が画面に表示される。これは、表示パネル１００の液晶層の光透過率変化が、画素アレイＡ，Ｂに配置された走査信号線ＡＧ（ｍ／２）及び走査信号線ＢＧ（ｍ／２）で選択される画素行に相当する部分から走査信号線ＡＧ（１）及び走査信号線ＢＧ（１）で選択される画素行に相当する部分に向けて順次進行することに拠る。換言すれば、表示パネル１００の少なくとも画面中央を通して放射される光の輝度は、液晶層の光透過率が画像信号に応答して変化する過程の影響を受けず、あたかもバックライト点灯に応答するようにして所望の値に立ち上がる。従って、表示パネル１００の画面中央には、インパルス型の表示装置並みの高い品質の映像が表示される。
【０１１４】
一方、第ｎフレーム期間にて表示パネルの画面へのブランキング信号入力が開始される時刻ｔ（ｎＤ）の後、その液晶層の光透過率は、画素アレイＡ，Ｂに配置された走査信号線ＡＧ（ｍ／２）及び走査信号線ＢＧ（ｍ／２）で選択される画素行に相当する部分から走査信号線ＡＧ（１）及び走査信号線ＢＧ（１）で選択される画素行に相当する部分に向けて順次減少する。しかしながら、液晶層の光透過率の変化は、これに印加される電界が強まるときより、弱まるときに緩くなる。液晶表示パネルは、初期配向された状態（液晶層に電界が印加されない時の液晶分子の配向状態）にある液晶分子を電界により所望の方向に強制的に配向させ、また所定の方向に液晶分子を配向させる電界を解除して液晶分子を初期配向状態（又はこれに近い状態）に戻して、その光透過率を制御するため、印加電界の増大と減少とに対する双方の光透過率の応答速度が相違する。従って、時刻ｔ（ｎＤ）後における表示パネル１００の光透過率の低下は、図７に示す如く、その画面中央においても遅い。
【０１１５】
これに対して、図７の点灯タイミング７０２に示す如く、バックライトを表示パネル１００へのブランキング信号入力を開始する時刻ｔ（ｎＤ）で消灯することにより、表示パネル１００の画面の輝度は瞬時に低下する。従って、表示パネル１００の画面が液晶層の光透過率変化に応じてブランキング画像に緩やかに遷移する過程を表示装置のユーザに見せることなく、バックライトの消灯によりブランキング画像（又は、このような黒画像）を画面全域に表示される。従って、時刻ｔ（ｎＡ）から時刻ｔ（ｎＤ）に亘り、表示パネル１００の画面内で最も明るく表示された中央部の輝度は、瞬時に最小となる。従って、表示パネル１００の画面中央は、時刻ｔ（ｎＤ）に前後して高いコントラスト比を示し、この領域に表示される画像はインパルス型の表示装置で表示されるそれに匹敵する。
【０１１６】
図７の点灯タイミング波形７０２に示される如く、バックライトは第（ｎ＋１）フレーム期間においても第ｎフレーム期間と同様なタイミングで点灯と消灯を繰り返す。第（ｎ＋１）フレーム期間にて表示される暗画像に対応した画像信号は。このフレーム期間の開始（時刻ｔ（ｎ＋１））とともに表示パネル画面の中央部から入力され、液晶層の光透過率もこれに応じて画面中央から応答を開始する。第（ｎ＋１）フレーム期間における暗画像の信号は、その直前の第ｎフレームにて明画像を表示した液晶層の光透過率を上述のブランキング信号にて或る程度減衰させた後に各画素行（表示パネル１００に形成された２つの画素アレイＡ，Ｂの夫々に配置された）に順次入力される。このため、第（ｎ＋１）フレーム期間の最初の４分の１に相当する時間（ΔｔＦ／４）が経過した時刻においては、表示パネル１００の画面の殆どの領域において、液晶層の光透過率は暗画像に対応した値に応答している。
【０１１７】
上述のように、液晶層の光透過率は、これに印加される電界の減少に対する応答がその増加に対する応答よりも遅い。従って、液晶層に印加される電界を弱めて（又は解除して）暗画像（黒画像）を表示するノーマリ・ブラック・モードの液晶表示パネルでは、明画像を表示したフレーム期間に続くフレーム期間で暗画像を表示する場合、暗画像に明画像が残りやすい。この残像は、白い背景に黒い物体を表示する画像をフレーム期間に亘り黒い物体の画面内における位置を変えて表示するときにも生じる。本実施例では、このようなノーマリ・ブラック・モードの表示パネル一般に共通するフレーム期間に亘り画面に残留する明画像を、フレーム期間毎に画像信号を表示パネルに入力した後にブランキング信号を入力して抑える。このため、本実施例では第（ｎ＋１）フレーム期間で表示パネル１００に入力される暗画像の信号に対する液晶層の応答の遅れが、第ｎフレーム期間で表示パネル１００に入力されたブランキング信号により補正される。
【０１１８】
さらに、本実施例では、液晶表示パネルのようにその光透過率の変調で画像表示を行う表示パネルにおいては、これに間欠的に光照射を行い残留する明画像を表示装置のユーザに見えなくする。第（ｎ＋１）フレーム期間においても、第ｎフレーム期間と同様にその開始時刻から時間ΔｔＦ／４が経過したのち、消灯状態にあるバックライトが点灯されるため、第ｎフレーム期間から残る明画像は第（ｎ＋１）フレーム期間にて殆ど画面から消える。
【０１１９】
以上の「走査タイミングの制御方法１」の説明では、第ｎフレーム期間にて画面に明画像を表示し、これに続く第（ｎ＋１）フレーム期間にて画面に暗画像を表示する表示パネル１００の表示動作を例に、その効果を述べた。この表示動作は、画面全体を白く表示して上記明画像を表示し、且つ画面全体を黒く表示して上記暗画像を表示する動作を含む。また、第（ｎ＋１）フレーム期間にて、上記暗画像より表示階調の高い（明画像よりは表示階調の低い）中間調の画像（Ｈａｌｆｔｏｎｅ Ｉｍａｇｅ）を表示した場合においても、上述の走査タイミングの制御方法は同様な効果をもたらす。
【０１２０】
２．走査タイミングの制御方法２
図８は、本実施例による表示パネルを動作させる走査タイミングの他の一例を示すタイミング・チャートである。このタイミング・チャートには、図６のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形８０１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号又はブランキング信号の波形８０３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形８０２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号又はブランキング信号の波形８０４が示される。
【０１２１】
図８のタイミング・チャートにおいて、各フレーム期間における画素アレイＡ，Ｂの各々の画素（走査信号線に対応した（ｍ／２）本の画素行）を選択するタイミング及び画像信号の値と極性は図６の夫々と概ね同じであるが、画素アレイＡ，Ｂへのブランキング信号（ブランキング画像）の入力タイミング、その値及び極性が異なる。図８に示す画素アレイＡ，Ｂへのブランキング信号の入力は、画素アレイＡ，Ｂの夫々に設けられた走査信号線の隣接し合う２本毎にゲート・パルスを与え、順次選択する。表示パネル１００においては、画素行が４本毎に順次選択されて、これらにブランキング信号が順次入力される。これにより、１フレーム期間ΔｔＦの１／８の時間（ΔｔＦ／８）にて表示パネルへのブランキング画像の入力は完了するため、表示パネルへのブランキング信号入力期間と次のフレーム期間における１回目の画像信号入力期間との間に、液晶層内の液晶分子がブランキング画像表示に応じた方向へ配向していくための時間的な余裕が生じる。図８のタイミング・チャートにおいては、任意のフレーム期間における表示パネルへのブランキング信号入力期間の終了時刻（第ｎフレーム期間における時刻ｔ（ｎＥ）参照）よりΔｔＦ／８の時間が経過した後、これに続く次のフレーム期間（これにおける表示パネルへの１回目の画像信号入力期間）が開始される（第（ｎ＋１）フレーム期間における時刻ｔ（ｎ＋１）参照）。
【０１２２】
このようにゲート・パルス毎に２本の画素行を選択し、その夫々に含まれる画素群にブランキング信号を入力する動作は「２ライン同時書込み（２−ｌｉｎｅｓ Ｓｉｍｕｌｔａｎｅｏｕｓ Ｗｒｉｔｅ−ｉｎ）」又は「２ライン飛び越し走査（２−ｌｉｎｅｓ Ｓｋｉｐ−Ｓｃａｎｎｉｎｇ）」とも呼ばれ、ブランキング信号に代えて画像信号を入力する動作も同様に呼ばれる。また、ゲート・パルス毎にＮ本（Ｎは３以上の自然数）の画素行を選択し、その夫々に含まれる画素群毎にブランキング信号や画像信号を入力する動作は「Ｎライン同時書込み」又は「Ｎライン飛び越し走査」とも呼ばれる。図８においては、画素アレイＡ，Ｂの夫々にブランキング信号を２ライン同時書込み方法で入力している。
【０１２３】
画素アレイＡ，Ｂに表示されるブランキング画像を、表示装置に入力される画像情報（映像情報）に関係なく、表示パネルの画面全域を一様な暗さで（例えば、画面全域を黒く）表示する場合、画素アレイの各々に設けられた映像信号駆動回路内部でブランキング信号を発生させることができる。従って、ブランキング画像に応じたデータを表示装置の表示制御部（タイミング制御回路１１０）から表示素子部（映像信号駆動回路１０５〜１０８）に転送する必要はなくなり、この間における転送速度に関係なく、画素アレイＡ，Ｂへのブランキング信号入力期間を、例えば図８のタイミング・チャートに示す如く１フレーム期間ΔｔＦの１／８に短縮できる。また、ゲート・パルス毎に選択される画素アレイＡ，Ｂの各々の画素行数を増やすことで、表示パネルへのブランキング信号入力期間は更に短縮される。
【０１２４】
図８に示すブランキング信号入力期間において、その基準電圧Ｖｒｅｆに対するブランキング信号の極性はゲート・パルス毎に反転される。これにより、一部の画素行（例えば、走査信号線ＡＧ（ｍ／２−１），ＢＧ（ｍ／２−１）に対応する画素行）においては、これに入力されるブランキング信号とその直前に入力された画像信号とが基準電圧Ｖｒｅｆに対して同じ極性を示す。しかし、ノーマリ・ブラック・モードで動作する液晶表示パネルでは、ブランキング信号の基準電圧Ｖｒｅｆに対する電圧振幅は小さく、また、図８の如くフレーム期間毎に基準電圧Ｖｒｅｆに対するブランキング信号の極性反転パターンを逆転させることで、その影響は実質的になくなる。
【０１２５】
図９は、図８のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答９０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング７０２（図７と同じ）とを示す。図７と同様に、図９においても、図８に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形８０１，８０２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形９０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形８０１，８０２と一つの応答波形９０１により示される。
【０１２６】
図６を参照して説明した「走査タイミングの制御方法１」では、図７の第ｎフレーム期間におけるブランキング信号入力期間（時刻ｔ（ｎＤ）〜ｔ（ｎ＋１））に示されるように、表示パネル１００の画面上端及び下端の画素行（走査信号線ＡＧ（１），ＢＧ（１）のゲート・パルスで選択される画素行）に対応する液晶層の光透過率の応答は、その画面中央の画素行（走査信号線ＡＧ（ｍ／２），ＢＧ（ｍ／２）のゲート・パルスで選択される画素行）の液晶層のそれに比べて１フレーム期間の４分の１相当分（時間ΔｔＦ／４）だけ遅延する。このため、表示パネル１００の画面上端及び下端における液晶層の光透過率の減少は、第（ｎ＋１）フレーム期間の開始時刻あたりで始まる。表示パネル１００の画面周縁で生じる液晶層の光透過率の応答遅延に因り第ｎフレーム期間の画像が第（ｎ＋１）フレーム期間の画面上に残留する問題は、図７に示すバックライトの点灯タイミング７０２にて解消されている。
【０１２７】
図８のタイミング・チャートに示す「走査タイミングの制御方法２」では、ブランキング信号入力期間にてゲート・パルス毎に選択される画素行数を、画像信号入力期間におけるそれより多くするように表示パネル（画素アレイＡ，Ｂ）を動作するため、その駆動システムは図６の「走査タイミングの制御方法１」に要するそれより複雑になる。しかしながら、図８の「走査タイミングの制御方法２」により動作する表示装置は、図６の「走査タイミングの制御方法１」により動作するそれに比べて、フレーム期間毎の表示パネル（画素アレイＡ，Ｂ）へのブランキング信号入力を、そのフレーム期間の終了時刻より所定の時間だけ早く終了できる。このようにして、表示パネルのブランキング画像への見かけ上の応答を加速することで、フレーム期間毎にバックライトを点灯する時刻にて、その前のフレーム期間の画像が残り難くなり、表示パネルにおける動画視認性も向上する。
【０１２８】
フレーム期間毎に表示パネルの特に画面周縁で生じる液晶層の光透過率の応答遅延は、表示パネルに封入される液晶材料の印加電界に対する光透過率の応答特性に依存するため、図６のタイミング・チャートに示す表示装置の走査タイミングでは液晶材料の組成により残像が生じる可能性を孕む。これに対して、図８のタイミング・チャートに示す表示装置の走査タイミングは、このような可能性をより確実に抑える。従って、フレーム期間毎の残像対策の負担（バックライトの点灯タイミングに対する制約等）も軽減される。
【０１２９】
このような効果は、図６に示す走査タイミングに応じた表示装置の動作でも、ブランキング信号入力期間の開始時刻を早めることでも得られるが、図８に示す走査タイミングに応じた表示装置の動作では、画像表示期間を短縮する必要がなくなる。
【０１３０】
また、図８の「走査タイミングの制御方法２」に応じたノーマリ・ブラック・モードの表示装置の駆動方法は、明画像を表示したフレーム期間に続く次のフレーム期間で、中間調の画像を表示するときに次のような効果をもたらす。この中間調の画像は、明画像より暗く且つブランキング画像（例えば、黒画像）より明るく表示される画像である。ノーマリ・ブラック・モードの液晶表示パネルで明画像を表示したフレーム期間の次のフレーム期間に中間調の画像を表示する場合、このフレーム期間にて液晶層に印加される電界は明画像を表示したフレーム期間でのそれより弱めねばならない。しかし、液晶層の光透過率は、上述のとおり印加電界の減少に対して緩く応答し、その応答曲線の時間軸に対する微分係数は、フレーム期間に亘る印加電界の変化が小さいほど減少する。このため、明画像を表示するフレーム期間で液晶表示パネルにブランキング信号を入力せずに、次のフレーム期間で中間調の画像信号を液晶表示パネルに入力したとき、この中間調の画像を表示するフレーム期間内に表示パネルの液晶層の光透過率が所望の値まで減少しないこともある。
【０１３１】
これに対して、図６に示す走査タイミングでは、明画像を表示するフレーム期間にて液晶層に印加された電界をブランキング信号で一旦弱め（例えば、最小値まで下げ）、その後、中間調に応じた強さの電界を液晶層に印加する。液晶層に印加される電界は最小値から中間調に応じた値まで上昇するため、これに対する液晶層の光透過率の応答も加速される。一方、液晶層への印加電界が最小値から中間調に上昇する時刻（画像信号が画素行に入力される時刻）にて液晶層が示す光透過率は、この印加電界の上昇に対する液晶層の光透過率の応答に対して言わば初期条件を決める。従って、この時刻にて液晶層の光透過率がブランキング信号に応じたレベル（例えば、最小値）に到らないと、中間調の画像を表示するフレーム期間にて液晶層の光透過率は、所望の値より外れた値に落ち着く。ノーマリ・ブラック・モードの液晶表示パネルにおいて、このような液晶層の光透過率のずれは、ブランキング信号を表示パネルに入力せずに明画像表示と中間調の画像表示とを続けて行う上述の場合に生じるそれと比べれば無視しえるが、表示パネルの階調数が増加する昨今においては対策する必要性も否めない。
【０１３２】
図８に示す走査タイミングでノーマリ・ブラック・モードの液晶表示パネルを駆動する場合、上述のように表示パネル１００（画素アレイＡ，Ｂ）の各画素に対応する液晶層（画像表示領域に亘る液晶層）の光透過率は、フレーム期間毎にブランキング信号に応じたレベルまで下がる。換言すれば、画像表示領域にある液晶分子は、画面全域を黒く表示する方位に配向される。この状態で液晶層に中間調に応じた電界を印加することにより、液晶表示パネルの光透過率をそれに応じた値に精度よく上げることができる。
【０１３３】
３．走査タイミングの制御方法３
上述した走査タイミングの制御方法１，２は、ノーマリ・ブラック・モードで動作する表示パネルに適用された。これに対し、ここでは本実施例による表示パネルを動作させる走査タイミングの他の一例として、ノーマリ・ホワイト・モード（Ｎｏｒｍａｌｌｙ Ｗｈｉｔｅ Ｍｏｄｅ）という液晶層に印加される電界が大きくなるほど、その液晶層の光透過率が減るという特性を有する液晶表示パネルに適用される走査タイミングの制御方法３を説明する。
【０１３４】
図１０は、走査タイミングの制御方法３でノーマリ・ホワイト・モード（Ｎｏｒｍａｌｌｙ Ｗｈｉｔｅ Ｍｏｄｅ）の表示パネルに画像表示動作を行わせるタイミング・チャートである。ここで用いられる表示装置は、図１乃至図３を参照して説明されたものと同様な構造並びに機能を有し、表示パネルがノーマリ・ホワイト・モードで画像表示を行う点で、上述の表示装置と相違する。
【０１３５】
図１０のタイミング・チャートには、図６のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形１００１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号の波形１００３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形１００２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号の波形１００４が示される。
【０１３６】
図１０のタイミング・チャートと、図６及び図８に示されるタイミング・チャートとの第１の相違は、画像信号の波形１００３，１００４に示す如く、明画像に対応する（第ｎフレーム期間の）電圧信号の基準電圧Ｖｒｅｆに対する振幅より、暗画像に対応する（第（ｎ＋１）フレーム期間の）電圧信号の基準電圧Ｖｒｅｆに対する振幅が大きいことである。このような電圧振幅は、液晶層の光透過率が画像信号の電圧値と基準電圧との差（液晶層への印加電界）が大きくなるほど光透過率が減るというノーマリ・ホワイト・モードの液晶表示パネルの特性を反映する。なお、画像信号の波形１００３，１００４に示すように、その基準電圧Ｖｒｅｆに対する極性は、走査信号波形１００１，１００２に生じるゲート・パルス毎に反転し、その極性反転パターンは画像信号入力期間毎に逆転される。
【０１３７】
図１０のタイミング・チャートと、図６及び図８に示されるそれらとの第２の相違は、図１０のタイミング・チャートによる表示パネルの走査には、いずれのフレーム期間も表示パネル（画素アレイＡ，Ｂ）にブランキング画像（ブランキング信号）が入力される期間を含まないことである。これも上記ノーマリ・ホワイト・モードの液晶表示パネルの特性に拠る。ノーマリ・ホワイト・モードの液晶表示パネルでは、暗い画像ほど、これを表示するために液晶層への印加電界を強めねばならない。一方、液晶層の光透過率が、これに印加される電界の減少よりも増加に対して応答し易いことは、ノーマリ・ホワイト・モードの液晶表示パネルにおいても同様である。換言すれば、ノーマリ・ホワイト・モードの液晶表示パネルにて、液晶分子が初期配向又はこれに近い状態にあるとき、その光透過率は高く、電界の印加により液晶分子を別の方向に強制的に配向させることで、その光透過率は低下する。明画像を表示したフレーム期間に続く次のフレーム期間にて暗画像を表示する場合、液晶分子は暗画像に対応した電界に後押しされて所定の方位（液晶層の光透過率を下げる方位）へ速やかに配向する。従って、ノーマリ・ホワイト・モードの液晶表示装置においては、フレーム期間毎にブランキング信号を表示パネルに入力する必然性は小さくなる。
【０１３８】
図１０のタイミング・チャートによる表示装置の駆動方法においては、上述のようにフレーム期間毎の表示パネルへのブランキング信号入力期間がないため、この表示パネルに光を照射するバックライトの点灯タイミングも前述した２つの表示装置の駆動方法におけるそれに対してシフトされる。
【０１３９】
図１１は、図１０のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答１１０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング１１０２とを示す。図７と同様に、図１１においても、図１０に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形１００１，１００２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形１１０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形と一つの応答波形１１０１により示される。
【０１４０】
図１１の第ｎフレーム期間において、表示パネルへの１回目の明画像（例えば、白画像）入力は、その冒頭の時間ΔｔＦ／４（１フレーム期間の４分の１）にて完了される。ノーマリ・ホワイト・モードの液晶表示装置では、明画像の表示にて液晶層への印加電界を弱めるため、その光透過率の応答時間を考えると、バックライトの点灯タイミングは表示パネルへの１回目の明画像入力（画像信号入力）が完了する時刻ｔ（ｎＡ）より遅らせるほうが望ましい。したがって、バックライトの点灯タイミング１１０２では、フレーム期間毎にその中間点附近（例えば、２回目の明画像入力が開始される時刻ｔ（ｎＢ））にてバックライトの点灯を開始する。
【０１４１】
一方、第（ｎ＋１）フレーム期間での暗画像（例えば、黒画像）の表示においては、液晶層の光透過率が所定のレベル（例えば、これが取り得る最小値）に速く低下する。換言すれば、１回目の暗画像入力（画像信号入力）にて表示パネル（液晶層）の光透過率は充分に減少する。これにより、フレーム期間の中間点附近の時刻でバックライトの点灯が開始されるときには、暗画像の信号に対する表示パネル（その液晶層）の光透過率の応答は完了する。従って、表示パネルに封入される液晶材料が印加電界の上昇に対して非常に緩慢な光透過率の応答特性を示さない限り、第（ｎ＋１）フレーム期間にて第ｎフレーム期間で表示された画像の残像は視認さない。その結果、ノーマリ・ホワイト・モードの液晶表示パネルにおいては、この液晶表示パネルへのブランキング信号入力をフレーム期間毎に行わずとも、その動画表示特性は向上される。
【０１４２】
また、ノーマリ・ホワイト・モードの液晶表示パネルにおいて、フレーム期間毎に液晶表示パネルへのブランキング信号入力を行うと、その信号入力期間内にてバックライトを点灯させてもブランキング信号が入力された画素行から表示輝度が速やかに落ちる。この現象は、画面全体を白く表示したときに顕著に生じる。このため、表示パネルの画面中央に位置する画素行からその画面の上端及び下端に位置する画素行に向けて順次画像信号を入力する本実施例の画像表示動作では、表示パネルの画面中央にて画像をインパルス型の表示装置並みの品質で表示しながら、その周縁部で表示される画像の輝度を高め且つその表示輝度をバックライトの消灯により最小レベルへ瞬時に落とせる。その結果、表示パネルの面内に亘る動画像の品質とコントラスト比とが向上される。
【０１４３】
〔４．実施例１のまとめ〕
以上に述べた本実施例の表示装置では、その表示パネル１００内に２つの画素アレイ１０１，１０２を夫々の一端を互いに隣接させて設け又は形成される。また、この表示装置を、上記画素アレイの夫々に画像信号をその一端から他端（表示パネルの周縁側）に向けて順次入力して駆動することにより、表示パネル１００の画面中央を中心に表示画像のコントラストを上げ、且つフレーム期間に亘る残像を低減する。特に表示パネル１００を２つの画素アレイ１０１，１０２に分けることにより、表示パネル１００（夫々の画素アレイ１０１，１０２）への画像データ転送速度を上げ、夫々の画素アレイ１０１，１０２に画像信号を複数回入力することで、夫々の画素アレイ１０１，１０２に設けられた画素の各々の輝度を所望の値にすることにより、フレーム期間毎の表示画像のコントラストを上げ、このフレーム期間の直前に表示された画像の影響を排除する。表示パネルにより動画像を表示するとき、その画質は画面中央を中心とした領域におけるコントラスト比の確保と、残像の除去とにより高められる。従って、表示パネル内の２つの画素アレイに画像信号を夫々の一端から入力して、表示パネルの輝度を画面中央の領域（２つの画素アレイの一端が隣接する領域）からその周縁に向けて所定の値に立ち上げることにより、高品質の動画像が表示される。
【０１４４】
画素アレイ１０１，１０２の各々には、その一端から他端に延びる複数の映像信号線と、これらの映像信号線と交差する方向に延びる複数の走査信号線とが夫々並設される。画素アレイ１０１，１０２の各々には、複数の画素が上記走査信号線毎に画素行をなすように配置される。このようにして画素アレイ１０１，１０２の各々に設けられた複数の画素行は、夫々に対応する走査信号線に印加された走査信号で選択され、選択された画素行に含まれる画素の各々には複数の映像信号線の一つから画像信号又はブランキング信号が入力される。画素行に画像信号等を入力する工程は陰極線管を用いた表示装置における水平走査期間に相当し、画素行を順次選択する工程は陰極線管を用いた表示装置における垂直走査期間に相当する。従って、上述した本発明による表示パネルには、２つの画素アレイがその映像信号線の延伸方向、画素行の並設方向、又は垂直方向（垂直走査方向）に並設されるとも記される。さらに、本発明による表示パネルは、走査信号に呼応して、画素アレイ１０１に設けられた複数の画素行のｎ本（ｎは自然数）と画素アレイ１０２に設けられた複数の画素行のｎ本とを、２つの画素アレイが隣接し合う領域から順次選択し、これらに画像信号又はブランキング信号を入力して駆動される。画素アレイ１０１での画素行の選択と、画素アレイ１０２での画素行の選択とは、これらの画素行が並設される方向沿いに互いに逆方向に進行し、画素行の望ましき選択工程（画像信号工程）は表示パネルを横切る線に対して線対称に進行する。
【０１４５】
本実施例に拠るノーマリ・ブラック・モードの表示装置は、フレーム期間毎に画像信号の入力後にブランキング信号を入力することで上述の残像現象を抑止する。これにより、ホールド型の表示装置においてもインパルス型の表示装置なみの品質で動画像を表示することを可能にする。
【０１４６】
本実施例によるノーマリ・ブラック・モードの表示パネルに光を照射する光源装置を備えた表示装置においては、この光源装置から放射される光の強さを表示パネルにおける上記画像信号及び上記ブランキング信号の入力タイミングに合わせて変調する。例えば、フレーム期間毎に表示パネルへの１回目の画像信号の入力期間における任意時刻からブランキング信号の入力期間における任意時刻に亘る時間に光強度を上げ、それ以外の２つのフレーム期間に亘る時間における光の強度を下げる。また、光強度を上げる期間を表示パネルへの１回目の画像信号の入力期間が終了した時刻又はその後（例えば、表示パネルへの２回目の画像信号入力期間の開始前）の任意時刻に開始させても、ブランキング信号の入力期間の開始時刻またはその前（例えば、表示パネルへの最後の画像信号入力期間の終了後）の任意時刻に終了させてもよい。
【０１４７】
本実施例によるノーマリ・ホワイト・モードの表示パネルに光を照射する光源装置を備えた表示装置では、この光源装置から放射される光の強さを表示パネルにおける画像信号の入力タイミングに合わせ、またはフレーム期間の開始時刻やこれを基準に定められる時刻で変調する。
画像信号の入力タイミングに合わせた光強度の変調の一例では、フレーム期間毎に表示パネルへの１回目の画像信号の入力期間が終了した後に光源装置を点灯させ、その終了時刻（換言すれば、フレーム期間の開始時刻）前に光源装置を消灯させる。フレーム期間の開始時刻やこれを基準とする時刻による光強度の変調の一例では、フレーム期間毎にその前半にて光源装置を消灯状態に、その後半にて光源装置を点灯状態にする。例えば、光源装置は、フレーム期間の開始時刻からその１／２の時間が経過した時刻に点灯させる。
【０１４８】
本実施例では、光源装置の点灯デュティ（Ｌｉｇｈｔｉｎｇ Ｄｕｔｙ，１フレーム期間における光源装置の点灯期間（オン期間）の割合）を１フレーム期間の概ね２分の１としたが、さらにオン期間を短くすること（点灯デュティを小さくすること）で動画視認性は向上する。点灯デュティの短縮により映像の表示輝度低下が生じるが、バックライトに備えられるランプの本数を増やすことで、表示輝度を補い且つ向上することができる。点灯デュティの短縮によりランプの駆動電流に対する発光効率が改善され、ランプの寿命が延ばせる。また、本実施例では光源装置の点灯タイミングを一つの波形で最適化できるため、表示パネルの画面内にてランプの点灯タイミングを局所的に調整する必要がない。従って、導光板の主面に表示パネルを、その側面にランプを配置したサイド・エッジ型の光源装置の利用も可能になり、表示装置を薄くできる。
【０１４９】
＜実施例２＞
表示パネルを一つの点灯パターンで動作する光源装置からの光で照射する場合、表示パネルの画像表示領域に照射される光の強度は、その全域にて同様に変動する。このため、画像信号やブランキング信号が、これらの表示パネルへの入力期間の最初に入力される画素行で制御される液晶層と、その最後に入力される画素行で制御される液晶層との光透過率の差に応じて、表示パネルの画面の輝度もばらつく。上述の実施例による表示パネルへの画像信号又はブランキング信号の入力工程では、画面の中央における液晶層の光透過率の変化に対して、その上端及び下端におけるそれは遅延するため、表示パネルに封入された液晶材料の応答特性に依存して、バックライト点灯時に透過率に差が生じる可能性も否めない。
【０１５０】
６０Ｈｚの周期で画像情報を表示装置に入力する場合、表示パネルにおける１フレーム期間の画像表示には１６．７ｍｓ（ミリ秒）の時間が割り当てられる。これに対して、上記実施例１ではその１／２〜１／４の期間で画像信号又はブランキング信号の表示パネルへの入力工程を完了させるため、画面内の表示輝度差が実際に動画像の品質に影響を及ぼさない。しかし、光源装置の構造如何で表示パネルの周縁に照射される光が、その中央付近のそれに比べて若干弱くなることもある。また、背景の明るい画像の表示により画面内の表示輝度差が強調されることで、画面内に輝度傾斜（Ｂｒｉｇｈｔｎｅｓｓ Ｉｎｃｌｉｎａｔｉｏｎ）が生じる可能性も否めない。
【０１５１】
本実施例では、本発明者らが予測した以上の可能性に鑑み、画面全域のコントラスト比を一様にし、また画面周縁で表示される動画像の品質をも向上するに好適な表示装置及びその駆動方法が説明される。
【０１５２】
以下に述べる表示パネルの駆動方法では、インタレース方式（Ｉｎｔｅｒｌａｃｅ Ｍｏｄｅ）による画像情報の転送技術を表示装置内の画像データ転送に応用する。インタレース方式は、テレビジョン映像等の画像情報を表示装置へ伝送する技術として普及しており、図２を参照して説明した表示パネル１００を備えた表示装置の一例においては、１番目からｍ番目に到る走査線アドレスで夫々特定されるｍ本の画素行に対応した画像情報が、奇数番目の走査線アドレスの画素行に対応した群と偶数番目の走査線アドレスの画素行に対応した群とに分かれて１フレーム期間おきに交互に表示制御部に受信される。
【０１５３】
これに対して、プログレッシブ方式（Ｐｒｏｇｒｅｓｓｉｖｅ Ｍｏｄｅ）という、もう一つの映像伝送技術では、上記図２に示される表示パネル１００を備えた表示装置の一例において、１番目からｍ番目に到る走査線アドレスで夫々特定されるｍ本の画素に対応した画像情報の全てが、フレーム期間毎に表示制御部に受信される。
【０１５４】
以下に述べる本実施例では、表示装置の表示制御部（タイミング制御回路１１０）にプログレッシブ方式で格納した画像情報又は映像情報を、インタレース方式で読み出して表示素子部（映像信号駆動回路１０５〜１０８）に転送する。このため、本実施例で説明する表示装置は、実施例１にて用いたそれと概ね同じ構造及び機能を有するが、図３に示すメモリ制御回路３０１の機能が実施例１のそれと相違する。
【０１５５】
本実施例によるインタレース方式での画像データの表示制御部から表示素子部への転送は、表示制御部に格納されたｍ本の画素行に夫々対応する画像データを、始めに（ｍ／２）本の画素行に対応する一群を読み出して転送し、次に残り（ｍ／２）本の画素行に対応する他の一群を読み出して転送する。以下、始めの（ｍ／２）本の画素行に対する画像データの読み出しと転送に宛がう期間を「奇数フィールド期間（第１のフィールド期間）」、残りの（ｍ／２）本の画素行に対する画像データの読み出しと転送に宛がう期間を「偶数フィールド期間（第２のフィールド期間）」と呼ぶ。
【０１５６】
１．走査タイミングの制御方法４
図１２は、本実施例による表示パネルを動作させる走査タイミングの一例を示すタイミング・チャートである。表示パネルとして、ノーマリ・ブラック・モードで動作する液晶表示パネルを用いる。
【０１５７】
図１２のタイミング・チャートには、図６のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形１２０１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号又はブランキング信号の波形１２０３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形１２０２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号又はブランキング信号の波形１２０４が示される。なお、画像信号又はブランキング信号の波形１２０３，１２０４に付されたアドレスＡＤ（ｉ），ＢＤ（ｉ）の定義は、実施例１の図６を参照した説明に記したとおりである。
【０１５８】
図１２のタイミング・チャートにおいて、画素アレイＡ，Ｂへの画像信号及びブランキング信号の入力は、図８を参照して説明した実施例１の「走査タイミングの制御方法２」で画素アレイＡ，Ｂへのブランキング信号入力に用いた２ライン同時書込み（又は、２ライン飛び越し走査）と呼ばれる方法による。画像信号ＡＤ（ｉ），ＢＤ（ｉ）の基準電圧Ｖｒｅｆに対する極性は、奇数フィールド期間（第ｎフレーム期間の時刻ｔ（１）〜ｔ（ｎＡ））及び偶数フィールド期間（第ｎフレーム期間の時刻ｔ（ｎＢ）〜ｔ（ｎＣ））を通して正電位又は負電位の一方に固定され、奇数フィールド期間と偶数フィールド期間との間で逆転する。また、ブランキング信号の基準電圧Ｖｒｅｆに対する極性は、その画素アレイへの入力期間を通して、その直前に画素アレイに入力された画像信号（同じフレーム期間における偶数フィールド期間の画像信号）のそれとは逆の電位（第ｎフレーム期間の場合、正電位）に固定される。フレーム期間毎の奇数フィールドの画像信号、偶数フィールドの画像信号、及びブランキング信号の夫々の極性は、１フレーム期間おきに夫々反転される。
【０１５９】
実際の画像表示動作では、隣接する２本の画素行に入力される例は少ない。このため、特定の画素行毎に与えられた画像データ（画像信号群）をこの画素行とこれに隣接する画素行とに同時に入力すると、表示パネルの画面に表示される画像の垂直解像度が劣化する。一方、表示パネルで表示しようとする画像には、隣接する画素間の階調差が小さい領域が多い。この観点から、本実施例での２ライン同時書込み方法による表示パネルへの画像信号入力では、画素行の各々にこれに入力すべき画像信号とこれに隣接する別の画素行の画像信号とを書込み、表示画像の品質を確保する。
【０１６０】
このような表示パネルへの画像信号入力は、例えば、図１２を参照して次のように説明される。
【０１６１】
各フレーム期間の奇数フィールド期間（第ｎフレーム期間の時刻ｔ（１）〜ｔ（ｎＡ））では、その走査開始信号（画像信号入力期間の開始信号）に呼応して、画素アレイＡ（上側画素アレイ）の画素アレイＢ側にある２本の走査信号線ＡＧ（ｍ／２），ＡＧ（ｍ／２−１）と、画素アレイＢ（下側画素アレイ）の画素アレイＡ側にある２本の走査信号線ＢＧ（ｍ／２），ＢＧ（ｍ／２−１）とにゲート・パルスが印加される。これにより、走査信号線ＡＧ（ｍ／２），ＡＧ（ｍ／２−１）に応じた２本の画素行には画素アレイＡに設けた映像信号駆動回路から同じ画像信号が、走査信号線ＢＧ（ｍ／２），ＢＧ（ｍ／２−１）に応じた２本の画素行には画素アレイＢに設けた映像信号駆動回路から同じ画像信号が、夫々入力される。続いて、画素アレイＡの２本の走査信号線ＡＧ（ｍ／２−２），ＡＧ（ｍ／２−３）と、画素アレイＢの２本の走査信号線ＢＧ（ｍ／２−２）とＢＧ（ｍ／２−３）とにゲート・パルスが印加され、走査信号線ＡＧ（ｍ／２−２），ＡＧ（ｍ／２−３）に応じた２本の画素行には画素アレイＡに設けた映像信号駆動回路から同じ画像信号が、走査信号線ＢＧ（ｍ／２−２）とＢＧ（ｍ／２−３）に応じた２本の画素行には画素アレイＢに設けた映像信号駆動回路から同じ画像信号が、夫々入力される。以下、画素アレイＡ，Ｂの夫々に設けられた走査信号線の隣接し合う一対に順次ゲート・パルスを印加し、夫々の走査信号線の対に対応した２本の画素行に同時に画像信号を入力する動作が繰り返されて、奇数フィールド期間の画像信号入力期間が完了する。
【０１６２】
一方、各フレーム期間の偶数フィールド期間（第ｎフレーム期間の時刻ｔ（ｎＢ）〜ｔ（ｎＣ））では、その走査開始信号に呼応して、画素アレイＡにある１本の走査信号線ＡＧ（ｍ／２）と、画素アレイＢにある１本の走査信号線ＢＧ（ｍ／２）とにゲート・パルスが印加される。続いて、画素アレイＡの２本の走査信号線ＡＧ（ｍ／２−１），ＡＧ（ｍ／２−２）と、画素アレイＢの２本の走査信号線ＢＧ（ｍ／２−１）とＢＧ（ｍ／２−１）とにゲート・パルスが印加され、走査信号線ＡＧ（ｍ／２−１），ＡＧ（ｍ／２−２）に応じた２本の画素行には画素アレイＡに設けた映像信号駆動回路から同じ画像信号が、走査信号線ＢＧ（ｍ／２−１）とＢＧ（ｍ／２−１）に応じた２本の画素行には画素アレイＢに設けた映像信号駆動回路から同じ画像信号が、夫々入力される。以下、画素アレイＡ，Ｂの夫々に設けられた走査信号線の隣接し合う一対に順次ゲート・パルスを印加し、夫々の走査信号線の対に対応した２本の画素行に同時に画像信号を入力する動作が繰り返される。
【０１６３】
しかし、偶数フィールド期間の冒頭では、画素アレイＡ，Ｂの各々にて１本の画素行のみに画像信号を入力したため、奇数フィールド期間における表示パネルへの画像信号入力方法でｍ／４回のゲート・パルスにより偶数フィールド期間での表示パネルへの画像表示信号入力を行うと、画素アレイＡにある走査信号線ＡＧ（１）に対応した画素行と画素アレイＢにある走査信号線ＢＧ（１）に対応した画素行への画像信号入力ができなくなる。これに対して、（ａ）偶数フィールド期間のｍ／４回目のゲート・パルスの画素アレイＡにある３本の走査信号線ＡＧ（１），ＡＧ（２），ＡＧ（３）と画素アレイＢにある３本の走査信号線ＢＧ（１），ＢＧ（２），ＢＧ（３）への印加、（ｂ）偶数フィールド期間にて追加した（ｍ／４＋１）回目のゲート・パルスの画素アレイＡの走査信号線ＡＧ（１）と画素アレイＢの走査信号線ＢＧ（１）への印加、及び（ｃ）走査信号線ＡＧ（１）に対応する画素行（表示パネルの画面最上端）と走査信号線ＢＧ（１）に対応する画素行（表示パネルの画面最下端）への画素信号入力の省略、の３つの選択肢があり、いずれによっても偶数フィールド期間の画像信号入力期間が完了される。
【０１６４】
本実施例では、画素アレイＡ，Ｂの夫々にて、偶数フィールド期間で選択される一対の画素行の組合せを、奇数フィールド期間で選択された一対の画素行の組合せと相違させることにより、表示パネルの画面に表示される画像はその垂直方向に補正される。上述のように、本実施例では奇数フィールド期間及び偶数フィールド期間の一方で画素行に本来の画像信号が入力され、その他方ではこれと対になる他の画素行の画像信号が入力される。このため、奇数フィールド期間及び偶数フィールド期間で同じ画素行の対が形成されると、この一対の画素行間が画像信号を互いに分け合う。その結果、複数の画素行の対が表示すべき画像とは異なる新たな画像を形成する。従って、偶数フィールド期間の冒頭では、画素アレイＡの画素アレイＢに隣接する一端に最も近い走査信号線ＡＧ（ｍ／２）と、画素アレイＢの画素アレイＡに隣接する一端に最も近い走査信号線ＢＧ（ｍ／２）とにゲート・パルスを印加し、偶数フィールド期間で対を成す画素行の組合せを奇数フィールド期間でのそれに対して１画素行だけ画素アレイＡ，Ｂの夫々の他端側（表示パネルの周縁側）にずらす。図１２のタイミング・チャートでは、偶数フィールド期間の冒頭で画素アレイＡの画素行の１本と画素アレイＢの画素行の１本とに画像信号を入力したが、この動作を奇数フィールド期間の冒頭で行い、偶数フィールド期間で上述した奇数フィールド期間の動作を行ってもよい。
【０１６５】
以上のように、表示パネル（画素アレイＡ，Ｂ）への画像信号入力を、奇数フィールド期間とこれに続く偶数フィールド期間とで対を成す画素行の組合せを変えた２ライン同時書込み方法で行うことで、表示画像の品質を高める。
【０１６６】
このような本実施例に特有な２ライン同時書込み方法を、以下、高速インタレース走査（Ｈｉｇｈ−ｓｐｅｅｄ Ｉｎｔｅｒｌａｃｅ Ｓｃａｎ）と呼ぶ。この手法が、高速である所以は、奇数フィールド期間にて表示パネルへの画像信号入力を１フレーム期間の８分の１（ΔｔＦ／８）という短い時間で完了させることにより、フレーム期間の冒頭にて表示パネル全域の液晶層の所定方向への配向が加速されることにある。この手法では、偶数フィールド期間での画像信号入力や、ブランキング信号入力期間も、１フレーム期間の８分の１という時間内で完了される。
【０１６７】
この高速インタレース走査の効果は、図１２のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答１３０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング７０２（実施例１の図７と同じ）とを示す図１３により説明される。図７と同様に、図１３においても、図１２に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形１２０１，１２０２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形１３０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形と一つの応答波形１３０１により示される。
【０１６８】
明画像を表示する第ｎフレーム期間では、奇数フィールド期間の画像信号入力が１フレーム期間の１／８（時刻ｔ（ｎ）〜ｔ（ｎＡ））に短縮されることにより、図１３に示すように、画面上端及び下端にて液晶層の光透過率が応答を開始する時刻の画面中央におけるそれに対する遅延が縮まる。このため、点灯タイミング７０２に応じてバックライト点灯が開始される時刻にて、画面上端及び下端における液晶層の光透過率は画面中央のそれに近いレベルに到達する。このように表示パネルの画面内における液晶層の光透過率が均されることにより、これを透過するバックライトからの光の輝度の均一性が上がる。
【０１６９】
暗画像を表示する第（ｎ＋１）フレーム期間では、第ｎフレームにてブランキング信号が１フレーム期間の１／８（時刻ｔ（ｎＤ）〜ｔ（ｎＥ））という短い時間で表示パネルに入力されることにより、画面上端及び下端の液晶層の光透過率でさえ、その開始時刻ｔ（ｎ＋１）にて明画像表示時の半分以下のレベルに到達する。従って、第（ｎ＋１）フレーム期間にて、表示パネルの画面内における液晶層の光透過率は、バックライトを点灯させる時刻までに概ね最小レベルに到達し、第ｎフレームの残像は画面から実質上消える。
【０１７０】
２．高速インタレース走査に適した表示パネルへの画像データ転送方法
図１２のタイミング・チャートを参照して説明した高速インタレース走査による表示パネルへの画像信号入力方法に関し、これに好適な表示制御部から表示素子部（表示パネル）への画像データ転送方法の一例を以下に説明する。
【０１７１】
図１４は、図３に示すフレーム・メモリ（メモリＡ３０２，メモリＢ３０３）に格納された画像データを、画像データ読み出しクロック（実施例１の〔２．表示パネルへの画像データ転送方法〕の説明参照）又はこれに類似するタイミング信号に呼応してメモリ制御回路３０１で読み出し、画素アレイＡに設けられた映像信号駆動回路Ａ１，Ａ２及び画素アレイＢに設けられた映像信号駆動回路Ｂ１，Ｂ２に転送する工程を図５に倣い示した説明図である。映像信号駆動回路Ａ１，Ａ２は、これに転送された画像データに基き画像信号を生成し、これを図１２の走査信号波形１２０１のゲート・パルスに呼応して画素アレイＡ内の画素に入力する。また、映像信号駆動回路Ｂ１，Ｂ２は、これに転送された画像データに基き画像信号を生成し、これを図１２の走査信号波形１２０２のゲート・パルスに呼応して画素アレイＢ内の画素に入力する。
【０１７２】
図１４は、タイミング制御回路１１０に設けられた２つのフレーム・メモリのいずれかに、図４（ａ）に示した画像情報（映像情報）が図４（ｂ）のように、映像信号駆動回路Ａ１，Ａ２，Ｂ１，Ｂ２の夫々に応じた画像データ群に分けられて格納される様子を示す。図１４の左側には、図５の左側に示した表示パネル全体から見た走査線アドレスに代えて、映像信号駆動回路Ａ１，Ａ２用の画像データ群には画素アレイＡの走査信号線のアドレスＡＧ（１）〜ＡＧ（ｍ／２）が、映像信号駆動回路Ｂ１，Ｂ２用の画像データ群には画素アレイＢの走査信号線のアドレスＢＧ（ｍ／２）〜ＢＧ（１）が、メモリ内アドレス（Ａｄｄｒｅｓｓ ｉｎ Ｍｅｍｏｒｙ）夫々付される。このメモリ内アドレスは、図５の右端に示すアレイＡ内アドレス又はアレイＢ内アドレスに対応し、また夫々のアレイＡ内アドレス又はアレイＢ内アドレスを媒介して図５の左側に示す走査線アドレス１ｔｈ〜ｍｔｈに対応付けられる。なお、図１４の右端に示すアレイＡ内アドレス（ｔｏ Ａｄｄｒｅｓｓ ｉｎ Ａｒｒａｙ Ａ）及びアレイＢ内アドレス（ｔｏ Ａｄｄｒｅｓｓ ｉｎ Ａｒｒａｙ Ｂ）は画素アレイＡ及び画素アレイＢに設けられた画素行のアドレスを夫々に対応する走査信号線のアドレスで示す。
【０１７３】
図１４（ａ）及び図１４（ｂ）のいずれも、プログレッシブ方式により表示装置に入力された画像情報（映像情報）をフレーム・メモリに格納した状態を想定して描かれている。図１４（ａ）と図１４（ｂ）との相違点は、その右側に示す画像データの転送順（Ｔｒａｎｓｆｅｒ Ｓｅｑｕｅｎｃｅ，換言すれば画像データの読み出し順）、及び夫々の画像データに応じた画像信号が入力される画素アレイＡの画素行の組合せ、並びに画素アレイＢの画素行の組合せに見出される。この相違は、図１４（ａ）が奇数フィールド期間におけるフレーム・メモリからの画像データの読み出しと転送の順序を示し、図１４（ｂ）が偶数フィールド期間におけるフレーム・メモリからの画像データの読み出しと転送の順序を示すことに拠る。本実施例による高速インタレース走査は、上述のとおり奇数フィールド期間と偶数フィールド期間とで表示パネルへの１フレーム期間分の画像信号入力が完結（Ｃｏｍｐｌｅｔｅ）する。このため、図１４（ｂ）の右側に示される画像データの転送順は、図１４（ａ）におけるそれに続く通し番号が付される。
【０１７４】
本実施例の表示パネル１００（画素アレイＡ，Ｂ）に図１４の画像データを高速インタレース走査により入力するとき、その奇数フィールド期間ではフレーム・メモリから１番目乃至（ｍ／４）番目に読み出される画像データが表示パネルに設けた映像信号駆動回路に順次転送され、これに続く偶数フィールド期間ではフレーム・メモリから（ｍ／４＋１）番目乃至（ｍ／２）番目に読み出される画像データが表示パネルの映像信号駆動回路に順次転送される。本実施例でも実施例１と同様に、画素アレイＡに転送される画像データは、映像信号駆動回路Ａ１，Ａ２に応じた画像データＡ１，Ａ２を図１４（ａ）及び図１４（ｂ）に示した転送順に従ってフレーム・メモリから並行して読み出され、画素アレイＢに転送される画像データは、映像信号駆動回路Ｂ１，Ｂ２に応じた画像データＢ１，Ｂ２を図１４（ａ）及び図１４（ｂ）に示した転送順に従ってフレーム・メモリから並行して読み出される。画像データＡ１，Ａ２と画像データＢ１，Ｂ２とは、例えば「転送順」毎にタイミング制御回路１１０で生成されるタイミング信号（例えば、上記画像データ読み出しクロック）に呼応して、タイミング制御回路１１０（フレーム・メモリ３０２，３０３）から前者は映像信号駆動回路Ａ１，Ａ２に、後者は映像信号駆動回路Ｂ１，Ｂ２に夫々転送される。
【０１７５】
本実施例におけるフレーム・メモリからの画素データの読み出し工程は、メモリ内アドレスで特定される夫々の画素行に対応した画素データを、画素行の１本おきに読み出す点で図５を用いて説明した実施例１における画素データの読み出し工程と相違する。画素アレイにおける画素行は「ライン」とも呼ばれ、また画素行に対応してフレーム・メモリに格納される画像データは「ライン・データ」とも呼ばれる。これらの呼称に即し、本実施例での画素データの読み出し工程は、以降、「１ライン飛び越し読み出し（１−ｌｉｎｅ Ｓｋｉｐ−Ｒｅａｄｏｕｔ）」とも呼ぶ。１ライン飛び越し読み出し方式は、表示制御部から表示素子部への画像データ転送にインタレース方式のデータ伝送技術を応用した本実施例に即して考案され、この画像データ転送を言わばプログレッシブ方式で行う実施例１にて１ラインずつライン・データを読み出す「順次読み出し（Ｓｕｃｃｅｓｓｉｖｅ−Ｒｅａｄｏｕｔ）」とはその用途を異にする。図１４（ａ）及び図１４（ｂ）にて、その転送順が「Ｓｋｉｐ」と記された画素データ（以下、ライン・データ）は、奇数フィールド期間又は偶数フィールド期間にて読み出されない。
【０１７６】
以下、図１４（ａ）及び図１４（ｂ）を参照して、１ライン飛び越し読み出し方式によるフレーム・メモリからのライン・データの読み出しと、これに呼応したライン・データの映像信号駆動回路Ａ１，Ａ２，Ｂ１，Ｂ２への転送とを説明する。以下の説明にて、映像信号駆動回路Ａ１，Ａ２に転送されたライン・データは図１２に示す画像信号１２０３に変換されて画素アレイＡに、映像信号駆動回路Ｂ１，Ｂ２に転送されたライン・データは図１２に示す画像信号１２０４に変換されて画素アレイＢに、夫々入力される。また、これらの画像信号１２０３，１２０４は、図１２に示す走査信号波形１２０１，１２０２のゲート・パルスに呼応して、画素アレイＡ，Ｂの夫々に設けられた画素行に入力される。
【０１７７】
図１４（ａ）の転送順は、任意のフレーム期間に含まれる奇数フィールド期間でのライン・データ（画像データ）の読み出し順序を示す。画像データＡ１，Ａ２は、表示パネルの画面中央付近に表示すべきメモリ内アドレスＡＧ（ｍ／２−１）のライン・データから画面上端に向けて、画像データＢ１，Ｂ２は、画面中央付近に表示すべきメモリ内アドレスＢＧ（ｍ／２−１）のライン・データから画面下端に向けて、それぞれ１ラインおきに読み出される。メモリ内アドレスの一つを特定する数値（ｍ／２）が偶数の場合、奇数フィールド期間では画素アレイＡ，Ｂの夫々に設けられた走査信号線の奇数アドレス（例えば、ＡＧ（ｍ／２−１），ＡＧ（ｍ／２−３），…ＡＧ（３），ＡＧ（１））を有する一群に対応した画素行に入力すべきライン・データが読み出される。
【０１７８】
奇数フィールド期間では、画像データＡ１，Ａ２の偶数のメモリ内アドレス（例えば、ＡＧ（ｍ／２），ＡＧ（ｍ／２−２），…ＡＧ（２））が付された一群及び画像データＢ１，Ｂ２の偶数のメモリ内アドレス（例えば、ＢＧ（ｍ／２），ＢＧ（ｍ／２−２），…ＢＧ（２））が付された一群のいずれも、フレーム・メモリから読み出されない。
【０１７９】
タイミング信号（例えば、画像データ読み出しクロック）に呼応して、画素アレイＡに送られる画像データ及び画素アレイＢに送られる画像データの奇数番のメモリ内アドレスが互いに対応する一対が読み出される。画素アレイＡに設けた映像信号駆動回路Ａ１，Ａ２に画像データＡ１，Ａ２を、画素アレイＢに設けた映像信号駆動回路Ｂ１，Ｂ２に画像データＢ１，Ｂ２を個別に送る場合、画素アレイＡ用の画像データを格納するフレーム・メモリの領域から奇数番のメモリ内アドレスの一つ（例えば、ＡＧ（ｍ／２−１））に応じた画像データＡ１，Ａ２の一組と、画素アレイＢ用の画像データを格納するフレーム・メモリの他の領域から前記メモリ内アドレスの一つに対応する奇数番のメモリ内アドレス（例えば、ＡＧ（ｍ／２−１）に対応するＢＧ（ｍ／２−１））に応じた画像データＢ１，Ｂ２の一組とが、対をなして読み出される。
【０１８０】
奇数番のメモリ内アドレスに応じて読み出された画素アレイＡ用の画像データと画素アレイＢ用の画像データとの一対は映像信号駆動回路にて画像信号に変換され、画素アレイＡ及び画素アレイＢにて前記メモリ内アドレスに対応するアレイ内アドレスが付された画素行（ライン）とこれに隣接する他の画素行に入力される。本実施例では、奇数番のメモリ内アドレスに対応する画素行とともに画像データが入力される他の画素行は、図１４（ａ）に示す如く画面中央側に位置する。例えば、フレーム・メモリのメモリ内アドレスＡＧ（ｍ／２−１）に格納される画素データに基く画像信号は、これに対応する画素行（アレイ内アドレスＡＧ（ｍ／２−１））と、その画面中央側（画素アレイＢ側）に隣接する画素行（アレイ内アドレスＡＧ（ｍ／２））とに入力される。また、フレーム・メモリのメモリ内アドレスＢＧ（１）に格納される画素データに基く画像信号は、これに対応する画素行（アレイ内アドレスＢＧ（１））と、その画面中央側（画素アレイＡ側）に隣接する画素行（アレイ内アドレスＢＧ（２））とに入力される。
【０１８１】
以上に述べた、奇数フィールド期間における表示パネル（画素アレイＡ，Ｂ）へのライン・データ（画像データ）転送とこれに付帯する画素アレイＡ，Ｂへの画像信号入力は、図１２のタイミング・チャートに示した高速インタレース走査による奇数フィールド期間の表示パネルへの画像信号入力に対応する。
【０１８２】
図１４（ｂ）の転送順は、任意のフレーム期間に含まれる偶数フィールド期間でのライン・データ（画像データ）の読み出し順序を示す。画像データＡ１，Ａ２は、表示パネルの画面中央付近に表示すべきメモリ内アドレスＡＧ（ｍ／２）のライン・データから画面上端へ、画像データＢ１，Ｂ２は、画面中央付近に表示すべきメモリ内アドレスＢＧ（ｍ／２）のライン・データから画面下端へ、それぞれ１ラインおきに読み出される。数値（ｍ／２）を偶数とすると、偶数フィールド期間では、画素アレイＡ，Ｂの夫々に設けられた走査信号線の偶数アドレス（例えば、ＡＧ（ｍ／２），ＡＧ（ｍ／２−２），…ＡＧ（２））を有する一群に対応した画素行に入力すべきライン・データが読み出され、奇数フィールド期間に読み出されたライン・データは読み出されない。走査信号線の偶数アドレス（例えば、ＢＧ（ｍ／２−２））に対応した画素行に入力すべきライン・データは、フレーム・メモリのこれと同じ偶数番号のメモリ内アドレス（例えば、ＢＧ（ｍ／２−２））が付された領域に格納される。
【０１８３】
偶数フィールド期間でも、奇数フィールド期間と同様に、タイミング信号（例えば、画像データ読み出しクロック）に呼応して、画素アレイＡに送られる画像データ及び画素アレイＢに送られる画像データの偶数番のメモリ内アドレスが互いに対応する一対が読み出される。偶数フィールド期間でも、画素アレイＡ，Ｂの各々に２つの映像信号駆動回路を設け、これら４つの映像信号駆動回路に個別に画像データを転送する場合、奇数フィールド期間と同様に、画素アレイＡ用の画像データの一組と画素アレイＢ用の画像データの一組とが対をなして読み出される。
【０１８４】
偶数番のメモリ内アドレスに応じて読み出された画素アレイＡ用の画像データと画素アレイＢ用の画像データとの一対は映像信号駆動回路にて画像信号に変換され、画素アレイＡ及び画素アレイＢにて前記メモリ内アドレスに対応するアレイ内アドレスが付された画素行（ライン）とこれに隣接する他の画素行に入力される。しかし、偶数フィールド期間では、表示画像の品質を確保する上で、画像信号が同時に入力される一対の画素行の組合せを奇数フィールド期間のそれと異ならせる。このため、図１２のタイミング・チャートに示した高速インタレース走査による偶数フィールド期間での表示パネルへの画像信号入力に対応させて、偶数フィールド期間の冒頭に読み出されるフレーム・メモリの画像データは、２つの画素アレイの各々にて、これが格納されたメモリ内アドレスに対応する画素行のみに画像信号として入力される。
【０１８５】
例えば、フレーム・メモリのメモリ内アドレスＡＧ（ｍ／２）に格納された画素データに拠る画像信号は画素アレイＡのアレイ内アドレスＡＧ（ｍ／２）の画素行のみに入力され、フレーム・メモリのメモリ内アドレスＢＧ（ｍ／２）に格納された画素データに拠る画像信号は画素アレイＢのアレイ内アドレスＢＧ（ｍ／２）の画素行のみに入力される。この例から明らかなように、画素アレイＡの画素アレイＢに隣接する一端に設けた画素行、及び画素アレイＢの画素アレイＡに隣接する一端に設けた画素行は、一対のフィールド期間のいずれか（ここでは偶数フィールド）でこれに隣接する他の画素行と対にならない。従って、画素アレイＡ，Ｂの夫々の一端（換言すれば、２つの画素アレイの境界）に位置する画素行に対応した画像信号は、この画素行が隣接する他の画素行と対をなさないフィールド期間に、この画素行へ入力する。
【０１８６】
偶数フィールド期間では、その冒頭で奇数フィールド期間とは異なる表示パネルへの画像信号入力を行うが、それ以降は奇数フィールド期間と概ね同様な表示パネルへの画像信号入力が繰り返される。偶数番のメモリ内アドレスに対応する画素行とともに画像データが入力される他の画素行は、図１４（ｂ）に示す如く画面中央側に位置する。例えば、フレーム・メモリのメモリ内アドレスＡＧ（ｍ／２−２）に格納される画素データに基く画像信号は、これに対応する画素行（アレイ内アドレスＡＧ（ｍ／２−２））と、その画面中央側（画素アレイＢ側）に隣接する画素行（アレイ内アドレスＡＧ（ｍ／２−１））とに入力される。
【０１８７】
偶数フィールド期間では、その冒頭で画素アレイの夫々に属する画素行の１本のみに画像信号を入力するため、以降、画素アレイの夫々にて２本の画素行毎に画像信号を入力すると最後の１本（画素アレイＡの画素行ＡＧ（１）及び画素アレイＢの画素行ＢＧ（１））が取りこぼされる。これに対し、図１４（ｂ）に示す表示パネルへの画像信号入力では、その最後に画素アレイＡ及び画素アレイＢの夫々の３本の画素行（画素アレイＡの画素行ＡＧ（３），ＡＧ（２），ＡＧ（１），及び画素アレイＢの画素行ＢＧ（３），ＢＧ（２），ＢＧ（１））に、その中心となる画素行（画素アレイＡでは画素行ＡＧ（２），画素アレイＢでは画素行ＢＧ（２））に対応した画像信号を入力している。
【０１８８】
以上に記した表示制御部における画像データの読み出しとこの画像データの表示パネルへの転送とにより、上述した本実施例の高速インタレース走査で表示パネルに表示される画像（特に動画像）の品質は更に向上する。
【０１８９】
まず、奇数フィールド期間と偶数フィールド期間とで画像信号が同時に入力される画素行の組合せを変える効果は、画素アレイＡの任意の画素行ＡＧ（ｙ）（ｙは自然数，（ｍ／２）＞ｙ＞２）とこれに隣接する画素行ＡＧ（ｙ＋１），ＡＧ（ｙ−１）とで次のように説明される。第１のフィールド期間で画素行ＡＧ（ｙ）と画素行ＡＧ（ｙ＋１）とにメモリ内アドレスＡＧ（ｙ）に拠る画像信号（画素行ＡＧ（ｙ）に本来入力すべき信号）が、これに続く第２のフィールド期間で画素行ＡＧ（ｙ）と画素行ＡＧ（ｙ−１）とにメモリ内アドレスＡＧ（ｙ−１）に拠る画像信号が夫々入力されると、画素行ＡＧ（ｙ）には「（ＡＧ（ｙ）＋ＡＧ（ｙ−１））／２」の画像信号が入力される。また、これと同時に画素行ＡＧ（ｙ＋１）には「（ＡＧ（ｙ）＋ＡＧ（ｙ＋１））／２」なる画像信号が、画素行ＡＧ（ｙ−１）には「（ＡＧ（ｙ−２）＋ＡＧ（ｙ−１））／２」なる画像信号が、夫々入力される。従って、表示装置のユーザは、画素行ＡＧ（ｙ）と画素行ＡＧ（ｙ＋１）との境界付近にてメモリ内アドレスＡＧ（ｙ）に拠る画像信号に近い輝度を、画素行ＡＧ（ｙ）と画素行ＡＧ（ｙ−１）との境界付近にてメモリ内アドレスＡＧ（ｙ−１）に拠る画像信号に近い輝度を夫々感知する。このため、画素行の２本毎に画像信号が入力されながら、その表示画像の所謂見かけ上の垂直解像度は向上する。
【０１９０】
一方、本実施例の高速インタレース走査は、１フレーム期間に表示パネルへ少なくとも２回の画像信号書込みを行う。また、この２回の表示パネルへの画像信号書込みで画素行（ライン）間の画像情報を補完する。従って、６０Ｈｚの周波数で１フレーム期間の画像情報を表示装置に入力する場合、６０Ｈｚ×２＝１２０Ｈｚ相当で表示画像が画面に生成される。これにより、従来のインタレース方式による画像表示で指摘される画面内のちらつきが抑止される。
【０１９１】
３．走査タイミングの制御方法５
本実施例の高速インタレース走査による画像信号の表示パネルへの入力の利点を生かし、且つ表示画像の垂直解像度を更に向上させる表示装置の走査タイミング制御方法を以下に述べる。この走査タイミングの制御方法では、フレーム期間毎にその冒頭で高速インタレース走査による表示パネルへの画像信号入力を完結させ、その後、実施例１にて図１を参照して述べた「走査タイミングの制御方法１」に倣い、画素行毎に画像信号を入力する。本実施例での高速インタレース走査に対し、画素行毎に画像信号を入力する動作を、以下、プログレッシブ走査（Ｐｒｏｇｒｅｓｓｉｖｅ Ｓｃａｎ）と呼ぶ。
【０１９２】
図１５は、本実施例による表示パネルを動作させる走査タイミングの他の一例を示すタイミング・チャートである。このタイミング・チャートには、図６のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形１５０１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号又はブランキング信号の波形１５０３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形１５０２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号又はブランキング信号の波形１５０４が示される。
【０１９３】
高速インタレース走査による表示パネル（画素アレイＡ，Ｂ）への画像信号入力は、その奇数フィールド期間及び偶数フィールド期間の各々の動作を１フレーム期間の１／８まで短縮できる。図１５のタイミング・チャートでは、１フレーム期間の開始時刻（第ｎフレーム期間の時刻ｔ（ｎ））に開始した奇数フィールド期間の表示パネルへの画像信号入力動作が完了するや否や、偶数フィールド期間の表示パネルへの画像信号入力動作を開始する（第ｎフレーム期間の時刻ｔ（ｎＡ））。これにより、高速インタレース走査による表示パネルへの画像信号入力動作は１フレーム期間の１／４（ΔｔＦ／４）で完了される（第ｎフレーム期間の時刻ｔ（ｎＢ））。上述のように、奇数フィールド期間と偶数フィールド期間とでは、画像信号が同時に入力される画素行（映像信号駆動回路からの画像信号出力に呼応してゲート・パルスで選択される画素行）の「対」の組合せを変える。このため、ゲート・パルスに呼応して（映像信号駆動回路からの画像信号出力毎に）画像信号の基準電圧Ｖｒｅｆに対する極性を反転させると、画素行の一部の極性は、２つのフィールド期間で入力された画像信号電圧で、基準電圧Ｖｒｅｆに対し正電位又は負電位のいずれかに偏る。このような可能性に鑑み、高速インタレース走査による表示パネルへの画像信号入力動作は、基準電圧Ｖｒｅｆに対する画像信号１５０３，１５０４の極性を奇数フィールド期間にて正電位（又は負電位）、これに続く偶数フィールド期間にて負電位（又は正電位）にして行う。
【０１９４】
高速インタレース走査による表示パネルへの画像信号入力動作が終了するや否や、プログレッシブ走査による表示パネルへの画像信号入力動作が２回行われる（第ｎフレーム期間の時刻ｔ（ｎＢ）〜ｔ（ｎＤ））。このプログレッシブ走査にて、画像信号１５０３，１５０４の基準電圧Ｖｒｅｆに対する極性は、実施例１で図６を参照して述べたように、画素アレイＡ，Ｂの夫々の画素行を１本ずつ選択するゲート・パルスに呼応して反転させる。換言すれば、映像信号駆動回路は基準電圧Ｖｒｅｆに対して正電位の画像信号と負電位の画像信号とを交互に出力する。このような信号電圧の極性反転により、表示パネル内の液晶層に印加される電界の方向は画素行（ライン）毎に反転するため、画素間に生じるクロストークを抑え、表示画像の品質を向上させる。
【０１９５】
さらに、１回目の表示パネルへの画像信号入力動作と２回目のそれとで、各画素行に入力される画像信号の極性を反転させる。図１５のタイミング・チャートでは、第ｎフレーム期間の時刻ｔ（ｎＣ）にて、１回目の表示パネルへの画像信号入力動作における画像電圧の極性反転パターン（Ｐｏｌａｒｉｔｙ Ｉｎｖｅｒｓｉｏｎ Ｐａｔｔｅｒｎ）を逆転させた極性反転パターン（Ｒｅｖｅｒｓｅｄ Ｐｏｌａｒｉｔｙ Ｉｎｖｅｒｓｉｏｎ Ｐａｔｔｅｒｎ）で２回目の表示パネルへの画像信号入力動作が開始される。これにより、プログレッシブ走査による表示パネルへの画像信号入力動作で液晶層に印加された電界の極性の偏りが相殺され、表示される画質は更に向上する。
【０１９６】
プログレッシブ走査により表示パネルに画像信号を２回入力する動作は１フレーム期間の１／２で完了するため、これが終了した時刻ｔ（ｎＤ）にて、１フレーム期間の１／４に相当する時間が残る。図１５のタイミング・チャートでは、この残された時間（ΔｔＦ／４）で、ブランキング信号を２ライン同時書込み方法により２回表示パネルに入力する。ブランキング信号は、画面内の全画素を一様な暗さで表示する電圧信号であるため、２回の表示パネルへの画像信号入力にて、この電圧信号が入力される画素アレイＡ，Ｂの夫々の画素行の対を組替える必要はない。また、図１５のタイミング・チャートでは、表示パネルへの２回のブランキング信号入力にて、その電圧信号の基準電圧Ｖｒｅｆに対する極性を、１回目の動作にて正電位、２回目の動作にて負電位に固定した。しかし、プログレッシブ走査による表示パネルへの画像信号入力と同様に、１回目の動作でブランキング信号の出力毎（画素行の対毎）に基準電圧に対する極性を反転させ、２回目の動作で画素行の対の夫々に印加されるブランキング信号の極性が１回目とは逆になるように、１回目の動作でのブランキング信号の極性反転パターンを逆転させた極性反転パターンのブランキング信号を画素行の対毎に入力してもよい。
【０１９７】
このように、図１５のタイミング・チャートでは、フレーム期間毎に表示パネルへ、高速インタレース走査による画像信号の入力、プログレッシブ走査による画像信号の入力、及び２ライン同時書込み方法によるブランキング信号の入力を順次行い、夫々の工程にて液晶層に印加された電界の極性の偏りを相殺している。従って、フレーム期間毎に液晶層内での電界の偏りが相殺され、液晶層の交流化駆動（Ａｌｔｅｒｎａｔｉｏｎ Ｄｒｉｖｅ）の周期（Ｃｙｃｌｅ）が完結される。
【０１９８】
図１６は、図１５のタイミング・チャートに示した走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答１６０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング７０２（実施例１の図７と同じ）とを示す。図７と同様に、図１６においても、図１５に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形１５０１，１５０２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形１６０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形と一つの応答波形１６０１により示される。
【０１９９】
図１６にて、画面上端の画素行（走査信号線ＡＧ（１）として示す）に対応した液晶層の光透過率応答１６０１及び画面下端の画素行（走査信号線ＢＧ（１）として示す）に対応した液晶層の光透過率応答１６０１と、画面中央の画素行（走査信号線ＡＧ（ｍ／２），ＢＧ（ｍ／２）として示す）に対応した液晶層の光透過率応答１６０１とを比較して明らかなように、高速インタレース走査による表示パネルへの画像信号入力が完了した時刻（第ｎフレーム期間の時刻ｔ（ｎＢ））にて、画面内における液晶層の光透過率が縮まる。この時刻にて点灯タイミング７０２に従いバックライトを点灯させると、明画像を表示する第ｎフレーム期間では画面内の輝度差が概ね解消される。さらに、プログレッシブ走査による１回目の表示パネルへの画像信号入力が終了する時刻（１フレーム期間の開始時刻からΔｔＦ／２の時間経過後）では、画面上端及び下端の画素行に対応した液晶層の光透過率は画面中央におけるそれに匹敵し、いずれの値も所定のレベル（表示輝度に対応したレベル）に到達したといっても過言ではない。従って、明画像を表示する画面に輝度傾斜が生じる可能性はなきに等しく、画面内の輝度も格段に向上する。
【０２００】
また、第ｎフレーム期間の終わりに行われた表示パネルへの２回のブランキング信号入力で、暗画像を表示する第（ｎ＋１）フレーム期間の開始時刻ｔ（ｎ＋１）における液晶層の光透過率は、画面の上端及び下端においても、その最大値の１／３まで低下する。さらに、暗画像の信号を高速インタレース走査により表示パネルに入力することにより、点灯タイミング７０２に応じてバックライトが点灯を開始する時刻にて、画面全域の液晶層の光透過率は略最小となる。
【０２０１】
このように、図１５のタイミング・チャートによる表示装置の駆動に拠れば、明画像を表示するフレーム期間にて、冒頭の高速インタレース走査による表示パネルへの画像信号入力により液晶分子の所望方位への配向を加速する。これに続くプログレッシブ走査による表示パネルへの画像信号入力で画面全域に亘る液晶層の光透過率を所望のレベルに落ち着かせる。このため、明画像は画面内に一様な輝度とプログレッシブ走査ならではの高い垂直解像度で表示される。
【０２０２】
また、このような明画像表示が行われたフレーム期間に続く次のフレーム期間で暗画像を表示しても、このフレーム期間の開始時刻からフレーム期間の１／４に相当する時間内で画面全域に亘る液晶層の光透過率は最小のレベルに到達する。このため、明画像の表示輝度を上げても画面に動画ぼやけは生じず、むしろ表示画像のコントラスト比が画面全体で向上される。
【０２０３】
４．走査タイミングの制御方法６
上述した本実施例による走査タイミングの制御方法４，５は、ノーマリ・ブラック・モードで動作する表示パネルに適用された。これに対し、ここでは本実施例による表示パネルを動作させる走査タイミングの他の一例として、ノーマリ・ホワイト・モードの液晶表示パネルに適用される走査タイミングの制御方法６を説明する。以下に述べる走査タイミングの制御方法は、実施例１の走査タイミングの制御方法３にて述べたようなノーマリ・ホワイト・モードの表示パネルを備えた表示装置に適用されるが、上述の如くタイミング制御回路１１０周辺の構造及び機能において実施例１のそれと相違する。
【０２０４】
図１７は、図１５を参照して述べた本実施例の走査タイミングの制御方法５をノーマリ・ホワイト・モードの表示パネルの表示動作に適用したときのタイミング・チャートの一例を示す。図１７のタイミング・チャートは、各フレーム期間はその最後の１／４（時間ΔｔＦ／４）にて表示パネルへのブランキング信号入力を行わないことで図１５のタイミング・チャートと相違する。この理由は、実施例１における「走査タイミングの制御方法３」の説明に記したとおりである。
【０２０５】
図１７のタイミング・チャートは、図１０のそれと同様に、第ｎフレーム期間にて明画像（例えば、画面全体を白く表示する画像）を、これに続く第（ｎ＋１）フレーム期間にて暗画像（例えば、画面全体を黒く表示する画像）を夫々表示する表示パネルの動作における、この表示パネル１００内に設けられた画素アレイＡの走査信号線ＡＧ（１）乃至ＡＧ（ｍ／２）に印加される走査信号波形１７０１と走査信号線ＡＧ（１）〜ＡＧ（ｍ／２）の夫々で選択される画素の夫々に入力される画像信号の波形１７０３、及び表示パネル１００内に設けられた画素アレイＢの走査信号線ＢＧ（１）乃至ＢＧ（ｍ／２）に印加される走査信号波形１７０２と走査信号線ＢＧ（１）〜ＢＧ（ｍ／２）で選択される画素の夫々に入力される画像信号の波形１７０４が示される。画像信号の波形１７０２，１７０４の基準電位に対する電圧振幅が、図１５のタイミング・チャートと相違する理由は、図１０を参照して実施例１における「走査タイミングの制御方法３」の説明にて記したとおりである。
【０２０６】
図１８は、図１７のタイミング・チャートに示す走査タイミングの制御方法で駆動される液晶表示パネルの液晶層の光透過率応答１８０１と、この液晶表示パネルに光を照射するバックライトの点灯タイミング１１０２（実施例１の「走査タイミングの制御方法３」でのそれと同じ）とを示す。図７と同様に、図１８においても、図１７に示した走査信号線ＡＧ（１）、走査信号線ＡＧ（ｍ／２）並びにＢＧ（ｍ／２）、及び走査信号線ＢＧ（１）の走査信号波形１７０１，１７０２と、各々の走査信号のゲート・パルスに呼応して画像信号又はブランキング信号が印加される画素行に対応した液晶層の各部分の光透過率応答波形１８０１とが合わせて示される。また、走査信号線ＡＧ（ｍ／２）に印加される走査信号及び走査信号線ＢＧ（ｍ／２）に印加される走査信号と、これらの走査信号線の夫々に対応する液晶層の光透過率とは、図７と同様な理由により、一つの信号波形と一つの応答波形１８０１により示される。
【０２０７】
図１５を参照して述べた各フレーム期間の冒頭での本実施例の高速インタレース走査による表示パネル（画素アレイＡ，Ｂ）への画像信号入力は、ノーマリ・ホワイト・モードの表示パネルにおいても、明画像を表示するフレーム期間にて顕著な効果を示す。
【０２０８】
図１８の第ｎフレーム期間における明画像の表示動作は、暗画像表示が行われたフレーム期間（言わば第（ｎ−１）フレーム期間）に続いて行われる。ノーマリ・ホワイト・モードの液晶表示パネルは、液晶層への印加電界を強めて暗画像を表示する。暗画像に続いて明画像を表示する場合、液晶分子を所定方位に配向させる電界を解除するだけでなく、電界から解放された液晶分子が初期配向状態又はこれに近い状態に戻るまでに要する時間が液晶層の光透過率を決定する。
【０２０９】
しかし、第ｎフレーム期間の開始時刻ｔ（ｎ）から、その１／８が経過した時刻ｔ（ｎＡ）の間における液晶層の光透過率応答波形１８０１の鋭い立上がりは、時刻ｔ（ｎ）から時刻ｔ（ｎＢ）に到る時間（１フレーム期間の１／４）で完了する高速インタレース走査による表示パネルへの画像信号入力の効果を裏付ける。これは、暗画像を表示するフレーム期間にて各画素に対応する液晶容量２０３（図２参照）の電極の一方（薄膜トランジスタ２０１側）に溜まった電荷の多くが、その次のフレーム期間の冒頭に各画素に低い電圧の画像信号を入力することで映像信号線２０４に排出されることによると考えられる。
【０２１０】
また、高速インタレース走査により低い電圧の画像信号が表示パネルの画面に亘って存在する複数の液晶容量（画素毎に設けられた画素電極）のいずれにも速やかに印加されるため、画面全域に亘る液晶層の光透過率はプログレッシブ走査による表示アレイへの画像信号入力が開始される時刻までに一様に高められる。これにより図１８に示した点灯パターン１１０２でバックライトを点灯すると、画面全域に亘り明画像が高い輝度で表示される。
【０２１１】
一方、ノーマリ・ホワイト・モードの表示パネルは液晶層への印加電界を強めて暗画像を表示するため、その応答性は明画像表示直後においても優れる。このような表示パネルによる暗画像の表示において、そのフレーム期間冒頭に高速インタレース走査で表示パネルに暗画像の信号を入力すると、液晶層の光透過率は全画面に亘り速やかに最小レベルに到る。従って、第（ｎ＋１）フレーム期間にて、バックライトが図１８の点灯タイミング７０２で点灯開始する前に液晶層の光透過率は画面全域に亘り最小レベルに落ち着く。
【０２１２】
以上のことから、本実施例によるノーマリ・ホワイト・モードの液晶表示パネルを備えた表示装置でも、その根拠は相違すれど図１５及び図１６を参照して説明した本実施例によるノーマリ・ブラック・モードの液晶表示パネルを備えたそれと同様な効果がもたらされる。
【０２１３】
本実施例でのべたノーマリ・ホワイト・モードの表示パネルにおいても、実施例１のノーマリ・ホワイト・モードの表示パネルと同様、その１フレーム期間毎にブランキング信号入力を含ませてもよく、例えば、本実施例の走査タイミングの制御方法５に倣い、２ライン同時書込み方法を適用しても良い。
【０２１４】
５．実施例２のまとめ
以上に述べた本実施例による表示装置は、夫々の一端から他端にむけて複数の画素行が並設された２つの画素アレイが、夫々の画素アレイの一端を隣接させて並設された表示画面を備えた表示パネルを、画像信号を各画素アレイの画素行の２本毎にその一端から他端に向けて順次入力する機能を備える。
【０２１５】
各画素アレイへの画像信号入力は、これに備えられた駆動回路からの画像信号出力毎（例えば、走査クロックに呼応した画像信号出力）に画像信号が入力される２本の画素行の組合せを異ならせて２回繰り返される。走査開始信号に呼応して開始される各画素アレイへの画像信号入力が、走査クロックに呼応して２本の画素行を画素アレイの一端から順次選択し、選択された２本の画素行毎に画像信号を入力して行われるとき、任意の画素行は１回目の画像信号入力と２回目の画像信号入力とで異なる画素行とともに選択される。２回繰り返される画素アレイへの画像信号入力の一方では、その開始時に画素アレイの一端に最も近い１本の画素行に画像信号が入力され、他方ではその開始時に画素アレイの一端に最も近い画素行とこれに隣接する（画素アレイの他端側に位置する）画素行の合わせて２本に画像信号が入力される。その後は、いずれの画像信号入力においても、画素アレイの一端側から他端側にむけて２本の画素行毎に画像信号が入力される。
【０２１６】
２つの画素アレイにおける上述の画像信号入力は、実施例１同様に走査開始信号に呼応して開始され、その後は走査クロックに応じて各画素アレイの画素行の２本ごとに順次行われる。このため、一方の画素アレイの画素行２本と、これらの画素行と対応したアドレスで特定される他方の画素アレイの画素行２本とに、画像信号が略同時に入力される。この「略同時に」とは、例えば、２つの画素アレイへの信号伝送タイミング等の誤差により生じる夫々の画像信号入力時刻の微小なずれを含む。
【０２１７】
上述のように画素行の「対」毎に画像信号が入力する本実施例の所謂「２ライン同時書込み」による表示パネルへの画像信号入力手法では、この画像信号を生成させるために各画像データは、この「対」をなす画素行の一方に対応した画像データ（ライン・データ）のみを画素アレイに設けた駆動回路に転送すればよい。このため、表示制御部に記憶された画像データの一群（第１のライン・データ群）を１回目の画像信号入力にて、画像データの他の一群（第２のライン・データ群）を２回目の画像信号入力にて、画素アレイの駆動回路に転送すれば、これによる表示画面の垂直解像度も向上する。
【０２１８】
フレーム期間毎に、本実施例による表示パネルの各画素アレイへの２ライン同時書込み手法による画像信号入力が終了した後に、実施例１の各画素アレイの１画素行毎への画像信号入力を行うとよい。
【０２１９】
ノーマリ・ブラック・モードで動作する表示パネルにおいては、フレーム期間毎に各画素アレイへの画像信号入力の完了後に、各画素アレイへブランキング信号を入力するとよい。また、これに光を照射する光源装置の点灯タイミングは、実施例１にのべたそれに応じて制御するとよい。２本の画素行毎に画像信号を入力する手法（２ライン同時書込み手法）では２本の画素行の組合せが相違する２回の画像信号入力を行うため、実施例１のまとめで述べた「１回目の画像入力期間の任意時刻」を、例えば、この２回の画像信号入力の「１回目が行われる期間から２回目が開始されるまでの任意時刻」と読み替える。１フレーム期間内に２本の画素行毎に画像信号を入力する期間と、これに続く１本の画素行毎に画像信号を入力する期間とを設けるときは、実施例１のまとめで述べた「１回目の画像入力期間の任意時刻」を、例えば「２本の画素行毎に画像信号を入力する期間の終了後の任意時刻」に読み替える。
【０２２０】
ノーマリ・ホワイト・モードで動作する表示パネルにおいても、これに光を照射する光源装置の点灯タイミングは、実施例１にのべたそれに応じて制御するとよい。また、１フレーム期間内に２本の画素行毎に画像信号を入力する期間と、これに続く１本の画素行毎に画像信号を入力する期間とを設けるときは、実施例１のまとめで述べた「１回目の画像入力期間の任意時刻」を、例えば「２本の画素行毎に画像信号を入力する期間の終了後の任意時刻」に読み替えて、フレーム期間毎の点灯開始時刻を早める。これにより、光源装置の点灯デュティが大きくなり、画像の表示輝度が高まる。
【０２２１】
【発明の効果】
以上のように、本発明による表示装置は、フレーム期間毎に表示パネルの画面内に生成される画像（これに応じた画面内の輝度分布）をそのフレーム期間内に減衰させるため、これを適用したホールド型の表示装置では、陰極線管に代表されるインパルス型表示装置に匹敵するシャープな動画像が表示される。
【０２２２】
また、本発明による表示装置は、明るく表示すべき画素の輝度の上昇を加速し且つ暗く表示すべき画素の輝度を抑止することができるため、上述の効果と相俟って表示画像のコントラスト比を向上させ、その表示輝度を効率よく高める。
【０２２３】
本発明による液晶表示装置においては、これに備えられた光源装置を表示画像の明るさに応じて調整する必要がなくなる。例えば、光源装置の輝度を調整しなくても、晴天時の砂漠や雪景色のような殆どの画素の輝度が上昇する画像を表示するフレーム期間に続くフレーム期間で、星空のような殆どの画素の輝度を抑える画像を、ハレーション（Ｈａｌａｔｉｏｎ）で劣化させることなく表示することができる。
【０２２４】
また、上述の実施例に述べた技術を、液晶表示装置以外のノーマリ・ブラック・モードで画像表示を行うホールド型の表示装置（例えば、エレクトロルミネセンス・アレイやダイオード・アレイを備えた表示装置）に適用しても、同様な効果を得ることができる。
【図面の簡単な説明】
【図１】図１は、本発明による表示装置（液晶表示装置）の一例の構成を概念的に示したブロック図である。
【図２】図２は、本発明によるアクティブ・マトリクス型の表示装置の画像表示領域に含まれる２つの画素アレイの等価回路の一例を示す。
【図３】図３は、図１に示した表示装置の画像表示タイミングの制御に係る要素を抽出して示すブロック図である。
【図４】図４は、本発明による表示装置に入力された画像情報（映像情報）をその表示制御部に格納する方法の一例の説明に係り、図４（ａ）は表示装置に入力される画像情報（表示装置で表示すべき画像）を、図４（ｂ）は図４（ａ）に示した画像情報をフレーム・メモリに格納する一例を、夫々示す。
【図５】図５は、図４（ｂ）に示されたフレーム・メモリに格納される第ｎフレーム期間の画像データを読み出し、２つの画素アレイに夫々転送する工程の一例を説明するための説明図である。
【図６】図６は、本発明による表示装置の実施例１における表示パネルの走査タイミングの一例（走査タイミングの制御方法１）を示すタイミング・チャートである。
【図７】図７は、図６のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ブラック・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図８】図８は、本発明による表示装置の実施例１における表示パネルの走査タイミングの他の一例（走査タイミングの制御方法２）を示すタイミング・チャートである。
【図９】図９は、図８のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ブラック・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図１０】図１０は、本発明による表示装置の実施例１におけるノーマリ・ホワイト・モードの液晶表示パネルの走査タイミングの一例（走査タイミングの制御方法３）を示すタイミング・チャートである。
【図１１】図１１は、図１０のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ホワイト・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図１２】図１２は、本発明による表示装置の実施例２における表示パネルの走査タイミングの一例（走査タイミングの制御方法４）を示すタイミング・チャートである。
【図１３】図１３は、図１２のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ブラック・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図１４】図１４は、本発明の実施例２における表示制御部（フレーム・メモリ）に格納された画像データをライン・データ毎に読み出す工程とこのライン・データを表示素子部（映像信号駆動回路）へ転送する工程との説明に係り、図１４（ａ）は奇数フィールド期間におけるこれらの工程を、図１４（ｂ）は偶数フィールド期間におけるこれらの工程を、夫々示す説明図である。
【図１５】図１５は、本発明による表示装置の実施例２における表示パネルの走査タイミングの他の一例（走査タイミングの制御方法５）を示すタイミング・チャートである。
【図１６】図１６は、図１５のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ブラック・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【図１７】図１７は、本発明による表示装置の実施例２におけるノーマリ・ホワイト・モードの液晶表示パネルの走査タイミングの一例（走査タイミングの制御方法６）を示すタイミング・チャートである。
【図１８】図１８は、図１７のタイミング・チャートに拠り駆動される液晶表示パネル（ノーマリ・ホワイト・モード）の光透過率応答と、この液晶表示パネルに光を照射する光源装置の点灯タイミングとを示すタイミング・チャートである。
【符号の説明】
１００…表示パネル、画素アレイＡ、１０１…画素アレイＡ、１０２…画素アレイＢ、１０３…走査信号駆動回路（ゲート駆動回路）Ａ、１０４…走査信号駆動回路（ゲート駆動回路Ｂ）、１０５…映像信号駆動回路（ドレイン駆動回路）Ａ１、１０６…映像信号駆動回路（ドレイン駆動回路）Ａ２、１０７…映像信号駆動回路（ドレイン駆動回路）Ｂ１、１０８…映像信号駆動回路（ドレイン駆動回路）Ｂ２、１０９…インバータ回路、１１０…タイミング制御回路、１１１…信号供給バス（ゲート信号バス）Ａ、１１２…信号供給バス（ゲート信号バス）Ｂ、１１３…信号供給バス（ドレインデータバス）Ａ１、１１４…信号供給バス（ドレインデータバス）Ａ２、１１５…信号供給バス（ドレインデータバス）Ｂ１、１１６…信号供給バス（ドレインデータバス）Ｂ２、１１７…信号供給バス（光源装置制御信号バス）、１１８…光源部（バック・ライト・システム）、１１９…電源線、２０１…薄膜トランジスタ（スイッチング素子）、２０２…保持容量、２０３…液晶容量、２０４…映像信号線、２０５…走査信号線、２０６…コモン線、３０１…メモリ制御回路、３０２…フレーム・メモリＡ、３０３…フレーム・メモリＢ、６０１，８０１，１００１，１２０１，１５０１，１７０１…画素アレイＡの走査信号波形Ａ（ゲート・パルスを含む）、６０２，８０２，１００２，１２０２，１５０２，１７０２…画素アレイＢの走査信号波形（ゲート・パルスを含む）、６０３，８０３，１２０３，１５０３…画素アレイＡの画像信号及びブランキング信号の電圧波形、６０４，８０４，１２０４，１５０４…画素アレイＢの画像信号及びブランキング信号の電圧波形、７０１，９０１，１１０１，１３０１，１６０１，１８０１…液晶層の光透過率の応答波形、７０２，１１０２…バックライト点灯タイミング、１００３，１７０３…画素アレイＡの画像信号波形、１００４，１７０４…画素アレイＢの画像信号波形。
Claims (22)
- その画像表示領域に第１の画素アレイ及び第２の画素アレイが並設された表示パネル、
前記表示パネルの前記第１の画素アレイに画像信号を入力する第１の映像信号駆動回路及び前記第２の画素アレイに画像信号を入力する第２の映像信号駆動回路、及び
前記第１の映像信号駆動回路に前記第１の画素アレイに対応した第１画像データを前記第２の映像信号駆動回路に前記第２の画素アレイに対応した第２画像データをフレーム期間毎に夫々転送し且つ該第１の画素アレイと該第２の画素アレイの動作タイミングを制御する表示制御部を備え、
前記第１画素アレイには前記第２画素アレイに隣接するその一端から前記画像表示領域の一端に向けて複数の画素行が、前記第２画素アレイには前記第１画素アレイに隣接するその一端から該画像表示領域の他端に向けて複数の画素行が、夫々並設され、
前記表示制御部は、前記フレーム期間毎に前記第１の画像データを前記第１の映像信号駆動回路に前記第２の画像データを前記第２の映像信号駆動回路に夫々複数回転送し、且つ該第１画像データ及び該第２画像データの転送毎に前記第１画素アレイ及び前記第２画素アレイの夫々に設けられた前記複数の画素行を前記第１画素アレイの一端及び前記第２画素アレイの一端から夫々順次選択し、
前記第１の映像信号駆動回路は第１画像データの転送毎に前記第１画素アレイに並設された前記画素行の夫々に選択された順に画像信号を、前記第２の映像信号駆動回路は第２画像データの転送毎に前記第２画素アレイに並設された前記画素行の夫々に選択された順に画像信号を夫々入力する表示装置。 - 前記表示制御部は、前記フレーム期間毎に前記第１画像データ及び前記第２画像データの転送毎に前記第１画素アレイの前記画素行及び前記第２画素アレイの前記画素行を順次選択した後に、該第１画素アレイの該画素行と該第２画素アレイの該画素行とを夫々前記第１画素アレイの一端及び前記第２画素アレイの一端から少なくとも１回順次選択し、
前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路は、前記表示制御部が前記第１画素アレイの画素行と前記第２画素アレイの画素行とを少なくとも１回順次選択する期間に、ブランキング信号を該第１画素アレイ及び該第２画素アレイの夫々の画素行に選択された順に入力する請求項１に記載の表示装置。 - 前記ブランキング信号は、前記第１画素アレイ及び前記第２画素アレイの夫々の輝度を前記第１画像データ及び前記第２画像データに応じた前記画像信号の入力による輝度以下に減衰させる請求項２に記載の表示装置。
- 前記表示制御部は、前記フレーム期間毎に前記表示パネルで表示すべき画像データを格納するメモリを備え、且つ該フレーム期間毎に該画像データを前記第１画像データ及び前記第２画像データに分けて前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路に夫々複数回転送する請求項１に記載の表示装置。
- 前記第１の映像信号駆動回路は前記第１画素アレイに画像信号を入力する複数の第１駆動回路群からなり、前記第２の映像信号駆動回路は前記第２画素アレイに画像信号を入力する複数の第２駆動回路群からなり、
前記表示制御部は、前記第１画像データを前記第１駆動回路群毎に分けて、前記第２画像データを前記第２駆動回路群毎に分けて、該第１駆動回路群及び該第２駆動回路群の夫々に転送する請求項４に記載の表示装置。 - 前記表示装置は、前記第１画素アレイの前記画素行の夫々を選択する第１走査信号駆動回路と前記第２画素アレイの前記画素行の夫々を選択する第２走査信号駆動回路とを備え、
前記表示制御部は、前記第１走査信号駆動回路及び前記第２走査信号駆動回路の夫々に走査タイミング信号を入力し、
走査タイミング信号に呼応して、前記第１画素アレイの前記画素行のＮ本（Ｎは自然数）が前記第１画素アレイの一端から前記画像表示領域の一端に向けて、及び前記第２画素アレイの前記画素行のＮ本が前記第２画素アレイの一端から前記画像表示領域の他端に向けて、夫々選択される請求項１に記載の表示装置。 - 前記表示パネルは液晶表示パネルであり、
前記第１走査信号駆動回路及び前記第２走査信号駆動回路は、前記フレーム期間にて連続する２回の前記第１画像データ転送及び前記第２画像データ転送に対して、前記第１画素アレイの前記画素行及び前記第２画素アレイの前記画素行を前記走査タイミング信号に呼応して夫々１本ずつ選択し、
前記第１の映像信号駆動回路は前記２回の第１画像データ転送に応じて第１画素アレイに入力する画像信号の基準電圧に対する極性を、前記第２の映像信号駆動回路は前記２回の第２画像データ転送に応じて第２画素アレイに入力する画像信号の基準電圧に対する極性を、前記走査タイミング信号に呼応して夫々反転し、且つ該第１画素アレイ及び該第２画素アレイの夫々の画素行に入力される画像信号の基準電圧に対する極性を該２回の第１画像データ転送及び第２画像データ転送の一方と他方とで反転する請求項６に記載の表示装置。 - 前記表示パネルは液晶表示パネルであり、
前記第１走査信号駆動回路及び前記第２走査信号駆動回路は、前記フレーム期間にて連続する２回の前記第１画像データ転送及び前記第２画像データ転送の一方に対して前記第１画素アレイの前記画素行の隣接する２本と前記第２画素アレイの前記画素行の隣接する２本とを該第１画素アレイ及び該第２画素アレイの一端から前記走査タイミング信号に呼応して順次選択し、該連続する２回の前記第１画像データ転送及び前記第２画像データ転送の他方に対して、該第１画素アレイの該一端に最も近い画素行と該第２画素アレイの該一端に最も近い画素行とを１本ずつ選択した後、該第１画素アレイの残りの画素行と該第２画素アレイの残りの画素行から隣接する２本を夫々該第１画素アレイ及び該第２画素アレイの一端から前記走査タイミング信号に呼応して選択し、
前記第１の映像信号駆動回路は第１画素アレイに入力する画像信号の基準電圧に対する極性を、前記２回の第１画像データ転送及び第２画像データ転送の前記一方と前記他方とで反転する請求項６に記載の表示装置。 - 前記表示パネルは液晶表示パネルであり、
前記第１走査信号駆動回路及び前記第２走査信号駆動回路は、前記フレーム期間にて、前記第１画像データ転送及び第２画像データ転送の複数回の伝送に対する前記第１画素アレイの画素行及び前記第２画素アレイの画素行を夫々選択する複数回の工程を繰り返した後、該第１画素アレイの画素行と該第２画素アレイの画素行とを、夫々前記第１画素アレイの一端及び前記第２画素アレイの一端から複数本ずつ前記走査タイミング信号に呼応して順次選択する工程を２回繰り返し、
前記第１の映像信号駆動回路及び前記第２の映像信号駆動回路は、前記第１画素アレイの画素行と前記第２画素アレイの画素行とが複数本ずつ選択される２回の工程にてブランキング信号を該第１画素アレイ及び該第２画素アレイの夫々の画素行に選択された順に入力し、且つ基準電位に対するブランキング信号の極性を該第１画素アレイの画素行と該第２画素アレイの画素行とが複数本ずつ選択される２回の工程の一方と他方とで反転する請求項６に記載の表示装置。 - 前記ブランキング信号は、前記第１画素アレイ及び前記第２画素アレイを備えた前記液晶表示パネルの光透過率を前記第１画像データ及び前記第２画像データに応じた前記画像信号の入力による光透過率以下に減衰させる請求項９に記載の表示装置。
- 前記表示装置は前記液晶表示パネルに光を照射する光源装置を備え、
前記表示制御部は、前記フレーム期間毎の前記第１画素アレイ及び前記第２画素アレイへの前記ブランキング信号入力に応じて前記液晶表示パネルへの光照射量を弱めるように前記光源装置を制御する請求項１０に記載の表示装置。 - 前記液晶表示パネルの光透過率はノーマリ・ブラック・モードで変調され、
前記表示制御部は、前記フレーム期間毎の前記第１画像データ転送及び第２画像データ転送の１回目に対する前記第１画素アレイ及び前記第２画素アレイへの前記画像信号入力の終了時刻以降に前記液晶表示パネルへの光照射量を強めるように前記光源装置を制御する請求項１１に記載の表示装置。 - 前記表示装置は前記液晶表示パネルに光を照射する光源装置を備え、
前記液晶表示パネルの光透過率はノーマリ・ホワイト・モードで変調され、
前記表示制御部は、前記フレーム期間の前記第１画像データ転送及び第２画像データ転送の１回目に対する前記第１画素アレイ及び前記第２画素アレイへの前記画像信号入力の終了時刻から該フレーム期間の１／２が経過した時刻までの間に前記液晶表示パネルへの光照射量を強め、該フレーム期間の終了時刻以前に該液晶表示パネルへの光照射量を弱めるように前記光源装置を制御する請求項１に記載の表示装置。 - Ｍ本（Ｍは、自然数）の画素行が第１の方向に並設された画像表示領域を有し、
該画素行の各々には該画像表示領域の一端から順に１番目乃至Ｍ番目のアドレスが付され、
該画素行の各々は該第１の方向に交差する第２の方向に並ぶ複数の画素を含み、且つ
該画素行の各々はタイミング信号に呼応して選択される毎に該選択された画素行に含まれる該複数の画素には夫々画像信号が入力される表示パネルを備えた表示装置を用い、
前記画像表示領域を前記画素行の前記１番目からＮ番目（Ｎは、Ｍより小さい自然数）に到るアドレスを付されたＮ本からなる第１画素アレイと（Ｎ＋１）番目から前記Ｍ番目に到るアドレスを付された（Ｍ−Ｎ）本からなる第２画素アレイとに分け、
前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とを夫々選択し且つ選択された該第１画素アレイの画素行と該第２画素アレイの画素行との各々に夫々に応じた画像信号を入力して１フレーム期間の画像表示を行う工程にて、
前記画像表示工程は、前記１フレーム期間に第１画像信号入力期間とこれに続く第２画像信号入力期間とを含み且つ、該第１画像信号入力期間及び該第２画像信号入力期間の夫々において前記第１画素アレイの画素行選択及び前記第２画素アレイの画素行選択は走査開始信号に呼応して開始され、
前記第１画像信号入力期間及び前記第２画像信号入力期間の一方では、前記第１画素アレイに属する前記画素行の（Ｎ−２ｎ）番目（ｎは整数で０以上）及び（Ｎ−１−２ｎ）番目のアドレスを付された２本と、前記第２画素アレイに属する前記画素行の（Ｎ＋１＋２ｎ）番目及び（Ｎ＋２＋２ｎ）番目のアドレスを付された２本とが、前記タイミング信号に呼応して且つ前記ｎが順次増加するように選択され、
前記第１画像信号入力期間及び前記第２画像信号入力期間の他方では、前記走査開始信号に呼応して前記第１画素アレイの前記Ｎ番目のアドレスを付された１本の画素行と前記第２画素アレイの前記（Ｎ＋１）番目のアドレスを付された１本の画素行とが夫々選択され、次に前記第１画素アレイに属する前記画素行の（Ｎ−１−２ｎ）番目及び（Ｎ−２−２ｎ）番目のアドレスを付された２本と、前記第２画素アレイに属する前記画素行の（Ｎ＋２＋２ｎ）番目及び（Ｎ＋３＋２ｎ）番目のアドレスを付された２本とが、前記タイミング信号に呼応し且つ前記ｎを順次増加させるように選択される表示装置の駆動方法。 - 前記第１画像信号入力期間に前記Ｍ本の画素行に入力される前記画像信号の基準電圧に対する極性は、前記第２画像信号入力期間に該Ｍ本の画素行に入力される前記画像信号の前記基準電圧に対する極性と異なる請求項１４に記載の表示装置の駆動方法。
- 前記第１画像信号入力期間及び前記第２画像信号入力期間の前記一方では、前記画素行の（Ｎ−２ｎ）番目及び（Ｎ−１−２ｎ）番目のアドレスを付された２本には該（Ｎ−１−２ｎ）番目の画素行に対応した画像信号が、前記画素行の（Ｎ＋１＋２ｎ）番目及び（Ｎ＋２＋２ｎ）番目のアドレスを付された２本には該（Ｎ＋２＋２ｎ）番目の画素行に対応した画像信号が前記タイミング信号に呼応して夫々入力され、
前記第１画像信号入力期間及び前記第２画像信号入力期間の前記他方では、前記Ｎ番目の画素行には該Ｎ番目の画素行に対応した画像信号が、前記（Ｎ＋１）番目の画素行には該（Ｎ＋１）番目の画素行に対応した画像信号が夫々入力された後、前記画素行の（Ｎ−１−２ｎ）番目及び（Ｎ−２−２ｎ）番目のアドレスを付された２本には該（Ｎ−２−２ｎ）番目の画素行に対応した画像信号が、前記画素行の（Ｎ＋２＋２ｎ）番目及び（Ｎ＋３＋２ｎ）番目のアドレスを付された２本には前記（Ｎ＋３＋２ｎ）番目の画素行に対応した画像信号が前記タイミング信号に呼応して夫々入力される請求項１４に記載の表示装置の駆動方法。 - 前記１フレーム期間には、前記第１画像信号入力期間及び前記第２画像信号入力期間の後に前記Ｍ本の画素行に前記画像信号に代えてブランキング信号を入力するブランキング信号入力期間が含まれ、
前記ブランキング信号入力期間は第１ブランキング信号入力期間とこれに続く第２ブランキング信号入力期間とを含み、
前記第１ブランキング信号入力期間で前記Ｍ本の画素行に入力される前記ブランキング信号の前記基準電圧に対する極性は、前記第２ブランキング信号入力期間で前記Ｍ本の画素行に入力される前記ブランキング信号の該基準電圧に対する極性と異なり、
前記第１ブランキング信号入力期間及び前記第２ブランキング信号入力期間の夫々では、前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とが夫々ｍ本（ｍは２以上の自然数）ずつ、Ｎ番目及び（Ｎ＋１）番目の画素行を含む２ｍ本から前記第１の方向沿いに順次選択される請求項１４に記載の表示装置の駆動方法。 - 前記ブランキング信号は前記Ｍ本の画素行に夫々含まれる前記複数の画素の輝度を最小にする電圧信号である請求項１７に記載の表示装置の駆動方法。
- 前記１フレーム期間には、前記第１画像信号入力期間及び前記第２画像信号入力期間の後に前記Ｍ本の画素行の各々に該画素行に応じた画像信号を順次入力する第３画像信号入力期間及びこれに続く第４画像信号入力期間が含まれ、
前記第３画像信号入力期間及び前記第４画像信号入力期間の夫々では、前記タイミング信号に呼応して前記第１画素アレイに属する前記Ｎ本の画素行と前記第２画素アレイに属する前記（Ｍ−Ｎ）本の画素行とが１本ずつ、Ｎ番目及び（Ｎ＋１）番目の画素行を含む２本から前記第１の方向沿いに順次選択され、
前記画素行に夫々入力される前記画像信号の前記基準電圧に対する極性は前記タイミング信号に呼応して前記選択された画素行毎に反転され、且つ前記第３画像信号入力期間にて該画素行の各々に入力される該画像信号の該基準電圧に対する極性は前記第４画像信号入力期間にて該画素行の各々に入力される該画像信号の該基準電圧に対する極性と異なる請求項１４に記載の表示装置の駆動方法。 - 前記Ｍは前記表示パネルの垂直解像度を示す数値である請求項１４に記載の表示装置の駆動方法。
- 前記Ｎは前記Ｍの１／４乃至３／４の範囲にある任意の自然数である請求項２０に記載の表示装置の駆動方法。
- 前記Ｍは偶数であり、前記Ｎは自然数Ｍ／２である請求項１４に記載の表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002280151A JP2004117758A (ja) | 2002-09-26 | 2002-09-26 | 表示装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002280151A JP2004117758A (ja) | 2002-09-26 | 2002-09-26 | 表示装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004117758A true JP2004117758A (ja) | 2004-04-15 |
Family
ID=32274924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002280151A Pending JP2004117758A (ja) | 2002-09-26 | 2002-09-26 | 表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004117758A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005227474A (ja) * | 2004-02-12 | 2005-08-25 | Seiko Epson Corp | 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器 |
| JP2007212571A (ja) * | 2006-02-07 | 2007-08-23 | Sony Corp | 映像表示装置 |
| CN100360994C (zh) * | 2004-06-03 | 2008-01-09 | 微驱科技股份有限公司 | 去交错模式的显示装置 |
| JP2009181110A (ja) * | 2008-02-01 | 2009-08-13 | Fujitsu Ltd | ドットマトリクス型表示素子の駆動方法および表示装置 |
| JP2010122650A (ja) * | 2008-11-19 | 2010-06-03 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
| JP2010271365A (ja) * | 2009-05-19 | 2010-12-02 | Sony Corp | 表示制御装置、表示制御方法 |
| EP2365480A1 (en) * | 2010-03-05 | 2011-09-14 | Samsung Mobile Display Co., Ltd. | Display device and operating method thereof with reduced flicker |
| JP2012053173A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| WO2013021417A1 (ja) * | 2011-08-09 | 2013-02-14 | パナソニック株式会社 | 表示装置 |
| KR101266721B1 (ko) | 2005-12-29 | 2013-06-04 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| JP5214613B2 (ja) * | 2007-08-10 | 2013-06-19 | シャープ株式会社 | 表示装置、表示装置の制御装置、表示装置の駆動方法、液晶表示装置、テレビジョン受像機 |
| WO2014030286A1 (ja) * | 2012-08-22 | 2014-02-27 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
| KR20140117297A (ko) * | 2013-03-26 | 2014-10-07 | 후다바 덴시 고교 가부시키가이샤 | 표시 장치, 표시 구동 방법, 표시 구동 장치 |
| WO2018130954A1 (ja) * | 2017-01-16 | 2018-07-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2002
- 2002-09-26 JP JP2002280151A patent/JP2004117758A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4590879B2 (ja) * | 2004-02-12 | 2010-12-01 | セイコーエプソン株式会社 | 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器 |
| JP2005227474A (ja) * | 2004-02-12 | 2005-08-25 | Seiko Epson Corp | 液晶装置、液晶装置の駆動回路及びその駆動方法並びに電子機器 |
| CN100360994C (zh) * | 2004-06-03 | 2008-01-09 | 微驱科技股份有限公司 | 去交错模式的显示装置 |
| KR101266721B1 (ko) | 2005-12-29 | 2013-06-04 | 엘지디스플레이 주식회사 | 액정표시장치 및 그의 구동방법 |
| JP2007212571A (ja) * | 2006-02-07 | 2007-08-23 | Sony Corp | 映像表示装置 |
| JP5214613B2 (ja) * | 2007-08-10 | 2013-06-19 | シャープ株式会社 | 表示装置、表示装置の制御装置、表示装置の駆動方法、液晶表示装置、テレビジョン受像機 |
| JP2009181110A (ja) * | 2008-02-01 | 2009-08-13 | Fujitsu Ltd | ドットマトリクス型表示素子の駆動方法および表示装置 |
| JP2010122650A (ja) * | 2008-11-19 | 2010-06-03 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
| JP2010271365A (ja) * | 2009-05-19 | 2010-12-02 | Sony Corp | 表示制御装置、表示制御方法 |
| CN102194426A (zh) * | 2010-03-05 | 2011-09-21 | 三星移动显示器株式会社 | 显示设备及其操作方法 |
| EP2365480A1 (en) * | 2010-03-05 | 2011-09-14 | Samsung Mobile Display Co., Ltd. | Display device and operating method thereof with reduced flicker |
| US8736588B2 (en) | 2010-08-31 | 2014-05-27 | Japan Display Central Inc. | Liquid crystal display device |
| JP2012053173A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| CN103038812B (zh) * | 2011-08-09 | 2016-12-07 | 株式会社日本有机雷特显示器 | 显示装置 |
| WO2013021417A1 (ja) * | 2011-08-09 | 2013-02-14 | パナソニック株式会社 | 表示装置 |
| CN103038812A (zh) * | 2011-08-09 | 2013-04-10 | 松下电器产业株式会社 | 显示装置 |
| US8830215B2 (en) | 2011-08-09 | 2014-09-09 | Panasonic Corporation | Display device including plural displays |
| JPWO2013021417A1 (ja) * | 2011-08-09 | 2015-03-05 | パナソニック株式会社 | 表示装置 |
| WO2014030286A1 (ja) * | 2012-08-22 | 2014-02-27 | パナソニック液晶ディスプレイ株式会社 | 液晶表示装置 |
| KR20140117297A (ko) * | 2013-03-26 | 2014-10-07 | 후다바 덴시 고교 가부시키가이샤 | 표시 장치, 표시 구동 방법, 표시 구동 장치 |
| KR101583132B1 (ko) | 2013-03-26 | 2016-01-07 | 후다바 덴시 고교 가부시키가이샤 | 표시 장치, 표시 구동 방법, 표시 구동 장치 |
| WO2018130954A1 (ja) * | 2017-01-16 | 2018-07-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JPWO2018130954A1 (ja) * | 2017-01-16 | 2020-01-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10984743B2 (en) | 2017-01-16 | 2021-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP7110116B2 (ja) | 2017-01-16 | 2022-08-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4218249B2 (ja) | 表示装置 | |
| US8339423B2 (en) | Display apparatus, display method, display monitor, and television receiver | |
| US7336325B2 (en) | Liquid crystal display and method and apparatus for driving the same comprising of color filters and colored backlights | |
| KR100873533B1 (ko) | 액정 표시 장치 | |
| KR100659628B1 (ko) | 액정 표시 장치 | |
| US7692618B2 (en) | Display device and driving method thereof | |
| JP4357188B2 (ja) | 液晶表示装置 | |
| JP2003280600A (ja) | 表示装置およびその駆動方法 | |
| KR20040020032A (ko) | 액정 표시 장치 | |
| JP2004117758A (ja) | 表示装置及びその駆動方法 | |
| US7499010B2 (en) | Display, driver device for same, and display method for same | |
| KR20160096776A (ko) | 표시 장치 및 이의 구동방법 | |
| JP2001296838A (ja) | 液晶表示装置 | |
| JP2002149132A (ja) | 液晶表示装置 | |
| JP4995370B2 (ja) | 表示装置 | |
| JP2002062853A (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
| JP4497651B2 (ja) | 液晶表示装置 | |
| JP2004212747A (ja) | 表示装置及びその駆動方法 | |
| JP2003022053A (ja) | 画像表示装置及び画像表示方法 | |
| JP2005286746A (ja) | 液晶表示装置 | |
| JP2006126346A (ja) | 液晶表示装置及びその駆動方法 | |
| WO2014030286A1 (ja) | 液晶表示装置 | |
| JP2005017604A (ja) | 表示装置 | |
| JP2009244480A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040220 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080507 |