JP2007212571A - 映像表示装置 - Google Patents

映像表示装置 Download PDF

Info

Publication number
JP2007212571A
JP2007212571A JP2006030124A JP2006030124A JP2007212571A JP 2007212571 A JP2007212571 A JP 2007212571A JP 2006030124 A JP2006030124 A JP 2006030124A JP 2006030124 A JP2006030124 A JP 2006030124A JP 2007212571 A JP2007212571 A JP 2007212571A
Authority
JP
Japan
Prior art keywords
divided
frame
display
video
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006030124A
Other languages
English (en)
Inventor
Tsuneo Hayashi
恒生 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006030124A priority Critical patent/JP2007212571A/ja
Publication of JP2007212571A publication Critical patent/JP2007212571A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】画像表示範囲を複数に分割して設定したそれぞれの分割領域の境界部で、動画像が不連続なものとして認識されないようにする。
【解決手段】入力映像信号に対応した画像を表示させる場合において、複数の画素により構成される光量変調表示部16を配置し、入力映像信号11を、画像表示範囲を複数に分割して設定したそれぞれの分割領域に対応させて複数個の映像信号S5に分割し、分割した各映像信号を1フレーム周期ごとに順次出力するよう制御するようにした。
【選択図】図1

Description

本発明は、例えば、液晶表示ディスプレイ、有機EL(electro-luminescence)ディスプレイなどに適用して好適な映像表示装置に関する。
近年、これまでディスプレイ装置の主流であったCRT(Cathode Ray Tube)に代わり、省スペース、低消費電力といった特徴を有するフラットパネルディスプレイ(以下FPDと称する)が急速に普及してきている。FPDには、液晶ディスプレイのほか、EL(Electro Luminescence)、VFD(蛍光表示管)、PDP(プラズマディスプレイパネル)、FED(電界放出ディスプレイ)などがあり、水平方向及び垂直方向の画素を固定的に配列して映像を表示させる、固定画素方式が採用されている。
一方で、FPDは、CRTに比べて動画表示における画質が十分でないことから、動画表示性能の向上が求められている。動画表示における問題としては、動画像が観察者にぼやけて認識される動きぼけや、多重像として認識されるジャーキネスなどが挙げられる。これらの問題は、画面切り替えの応答速度の遅さや、特に液晶ディスプレイの場合はホールド型表示であることに起因する。ホールド型表示においては、1フレーム期間中同じ画像が表示され続けるのに対し、観察者は表示された物体が動いていると判断して物体の進行方向に視点を合わせるため、実際の表示位置と視点位置とにずれが生じ、このずれが網膜に蓄積されてぼけとなって認識されてしまう。
上述したように、動画質劣化の原因は時間再現性の欠如にあるため、動画質劣化の改善を図るには、フレームレートを高くして時間再現性を向上させること有効な手段となる。
表示素子の応答速度を高め、表示素子を駆動する駆動回路の処理を高速化することによって、フレームレートの向上を図ることが可能である。この場合、表示領域を分割駆動し、それぞれの領域を並列処理する手法が考えられる。例えば、アクティブマトリクス方式の駆動回路で線順次走査がされる場合において、表示領域を上下に2分割して駆動させた場合の説明図を図18に示してある。図18に示すように、中央に、領域aとbに分割された表示領域が配置してあり、表示領域には、図示しないが表示画素を構成する画素電極が配置してある。その側面のX軸方向にはソースドライバ15、Y軸方向にはゲートドライバ13が配置してある。ゲートドライバ13には、表示駆動信号が供給され、その表示駆動信号が各ゲートラインに伝えられて、映像を表示させる素子が選択される。次にソースドライバ15を通して画素電極に映像信号が書き込まれることで、画像が表示される。この場合、ゲートドライバ13を領域aとbに対応させて2分割駆動し、同時に走査させることで、例えば60fps(frame per second)表示可能な駆動回路を使用した場合でも1フレームの走査時間は1/120秒で済む。
図19には、ゲートドライバの走査が各フレーム期間に行われる状態を示してあり、(a)が画面の分割駆動をしていない場合の図であり、(b)が2分割して駆動させた場合の図である。横軸は時間であり、縦軸はゲートドライバ13の位置Yを示してあり、Y軸のプラス方向が表示領域における下方を示している。図19では、nフレーム目の処理と、その前後のフレームであるn−1フレーム目及びn+1フレーム目の処理を示してあり、例えばnフレーム目の走査が完了した後には、走査の開始地点に再び戻り、次にn+1フレーム目の走査が行われる様子が示されている。60fps表示可能な素子を使用して、画面を分割せずに駆動させた場合は、図19(a)に示されているように1/60秒ごとに1フレームずつ順次走査される。これに対し図19(b)では、表示領域を2分割して同時に駆動させているため、同じデータ量を表示させる場合も走査の時間は1/2で済み、分割前に比べて2倍の120fpsで画像を表示させることが可能となる。
特許文献1には、撮像の段階で入射光を分配することによりフレームレートの高い画像を撮像し、出力時には画像信号に対応する画像の表示を制御することによって、高フレームレートの映像を表示させる手法についての開示がある。
特開2005−136868号公報
ところが、表示領域を分割して駆動させる場合、図19(b)に示すように、複数の領域(この場合は2領域)で同時に同じフレームを表示させると、動画像に劣化が生じるという問題があった。図20を参照して説明すると、右方向に移動する車を表示する場合、分割駆動を行わない例を示す図20(a)では、動く車が観察者に問題なく認識されるのに対し、2分割駆動を行った例を示す図20(b)では、車が上下に分割されて認識されてしまう。図21(a)及び図21(b)に、この場合におけるゲートラインの走査が各フレーム期間に行われる状態を示してある。図21(a)に示されているように、nフレーム目の画像が領域のaとbとで分断されて表示されており、このため、図21(b)に示すように、ある特定の時点を示す線pにおいては、n−1フレームの画像とnフレームの画像が互い違いに表示されてしまい、分割された領域の境界部で、動画像が不連続なものとして認識されてしまう。なお、図21では、ホールド型駆動を行うディスプレイを例に挙げて説明したが、パルス型駆動を行うディスプレイにおいても同様の現象が起こる。また、ここでは特に特定の時点pを例に挙げて説明を行ったが、どの時刻においても、分割された境界部においては異なるフレームが表示されるため、表示される動画像は不連続なものとして認識される。
本発明はかかる点に鑑みてなされたものであり、表示領域を分割させて駆動させる場合における、動画像の画質劣化を防ぐことを目的とする。
本発明は、入力映像信号に対応した画像を表示させる場合において、複数の画素により構成される表示部を配置し、入力映像信号を、画像表示範囲を複数に分割して設定したそれぞれの分割領域に対応させて複数個の映像信号に分割し、分割した各映像信号を1フレーム周期ごとに順次出力するよう制御するようにしたものである。
このようにしたことで、分割された画像表示領域の境界部で、動画像が不連続なものとして認識されることがなくなる。
本発明によると、画像表示領域の境界部をまたいで同一フレームの画像が表示されるため、境界部で動画像が不連続なものとして表示されるといった画質劣化を起こすことなく、良好な画像を表示させることが可能になる。
この場合、表示領域を分割駆動させているため、高フレームレートでの画像表示が可能となり、滑らかな動画像を表示させることができる。
以下、本発明の一実施の形態を、図1〜図5を参照して説明する。
本例においては、アクティブマトリクス方式の液晶表示ディスプレイとして構成された映像表示装置に適用したものである。図1は、本例の映像表示装置の構成例を示すブロック図であり、表示領域を2分割して駆動させた例としたものである。光量変調表示部16は、液晶表示ディスプレイとして構成され、ガラス基板などの透明な基板上に透明電極などが配置されて、表示エリアに複数の画素(表示素子)がマトリクス状に形成されたディスプレイであり、背面に図示されていないバックライトが配置してある。映像分割出力部11は、入力映像信号S1から同期信号S2を分離し、走査制御部12に供給すると共に、映像信号を、領域a映像信号S5aと領域b映像信号S5bの2つの信号に分割するようにしてある。走査制御部12は、受信した同期信号S2からタイミング信号S3を生成し、ゲートドライバ13及びソースドライバ15へ供給するようにしてある。ゲートドライバ13は、入力されたタイミング信号S3に同期させて走査信号S4を生成し、光量変調表示部16に供給する構成としてある。
映像分割出力部11にて分割された領域a映像信号S5aと領域b映像信号S5bは、領域a映像信号S5aはそのままソースドライバ15aに入力されるのに対し、領域b映像信号S5bは、1フレーム遅延部14aを介して1フレーム分遅延を加えられてから、ソースドライバ15bに入力されるようにしてある。各映像信号は、ソースドライバ15a及び15bで領域a駆動信号S6aと領域b駆動信号S6bに変換された後、領域a駆動信号S6a、領域b駆動信号S6bの順に、走査制御部12より供給されるタイミング信号S3に同期をとって、光量変調表示部16に書き込まれる。
図2は、本例のパネル構成の例を示す図である。図2に示すように、多数のゲートラインとデータラインとが直交するように配置してあり、各ゲートラインは、ゲートドライバ13により駆動され、各データラインは、ソースドライバ15により駆動される。表示領域をaとbに上下2分割して駆動させるため、ゲートライン1〜ゲートラインpまでを領域aゲートドライバ13に駆動させ、ゲートラインp+1〜ゲートライン2pまでを領域bゲートドライバ13に駆動させる構成としてある。同様に、ソースドライバ15も領域aと領域b用に2つ設けてある。
ゲートドライバ13は、各ゲートラインに走査信号S4を供給し、映像を表示させたい特定のライン上の一行分の素子を選択する。その後、ソースドライバ15が、表示させる1ライン中の各画素の輝度に対応した画像データを出力し、1ライン単位で各画素への書き込みを行って、全てのラインの書き込みを行う。この動作がまず領域aに対して行われ、領域aに1フレーム遅延して領域bに対してなされることで、1画面内の全ての画素電極に画像データがセットされる。
各ゲートラインと各データラインの交点の構成について説明すると、例えば図2に示したゲートラインG1とソースラインDiとの交点に、画素30が構成される。図2の例では、画素として電界効果トランジスタ(FET)を用いた例である。ゲートラインは、FET31のゲートに接続してあり、データラインは、FET31のソースに接続してあり、FETドレインが、図示しない画素電極に接続してある。画素電極には、コンデンサ32が接続してあり、FET31が一時的にオンする電圧をゲートラインに印加するように駆動することで、電圧がコンデンサに保持され、画素電極にその電圧が印加されて画素駆動が行われる。
図3は、本例における画面分割駆動の例を示す図である。図3に示すように、中央に表示領域が配置してあり、領域aと領域bに分割されてある。表示領域には、図示しないが表示画素を構成する画素電極が配置してあり、その側面のX軸方向にはソースドライバ15、Y軸方向にはゲートドライバ13が配置してある。Y軸はゲートラインの位置を示しており、各領域におけるゲートドライバ13の走査は、すべて表示領域の上方向から下方向、つまりY軸のプラス方向に行われる。
図4は、このように構成した場合における、ゲートドライバの走査が各フレーム期間に行われる状態を示した図である。横軸は時間であり、縦軸はゲートラインの位置Yを示してあり、Y軸のプラス方向が表示領域における下方を示している。図4において斜め右上方向に引かれた斜線は、ゲートドライバによる走査ラインの変化の軌跡を示しており、斜線nはnフレーム目の走査ラインの変化の軌跡である。よって、斜線で塗りつぶされた部分は、nフレーム目の画像が表示されている表示領域を示す。本例の構成に拠れば、領域aにおいてnフレーム目の画像を表示しているときに、隣り合う領域bにおいては1フレーム前のn−1フレームが表示されるようになるため、同一フレームの画像(この場合はnフレーム目の画像)が、表示領域aと表示領域bの境界線上で分断されずに連続して表示されるようになり、表示される動画像の画質が損なわれることがなくなる。
図4ではホールド型駆動を行うディスプレイを例に挙げて説明したが、パルス型駆動を行うディスプレイに適用した場合でも、同様の効果が得られる。図5は、パルス型に適用した場合における、ゲートドライバの走査が各フレーム期間に行われる状態を示した図である。図の構成については図4と同様であるため説明を省略するが、図5ではパルス型駆動を行っているため、表示領域はゲートドライバによる走査ラインの変化の軌跡と同一となる。この場合も、表示領域aと表示領域bとの境界線上で画像が分断されることがなくなり、表示される動画像の画質は良好なものとなる。
次に、本発明の第2の実施の形態を、図6〜図9を参照して説明する。この図6〜図9において、従来例として示した図18〜図21、並びに第1の実施の形態で示した図1〜図5に対応する部分には同一符号を付す。
本例においても、従来例及び第1の実施の形態で説明した、画像表示装置(アクティブマトリクス方式の液晶表示装置)に適用したものであり、表示領域を4分割して駆動させたものである。パネル構成については、画面分割数に応じてゲートドライバ及びソースドライバの数が変更となる以外は第1の実施の形態と同様であるため、説明を省略する。
図6は、本実施の形態の映像表示装置の構成例を示すブロック図であり、図6を参照して本例の構成を説明すると、光量変調表示部16は、液晶表示ディスプレイとして構成され、ガラス基板などの透明な基板上に透明電極などが配置されて、表示エリアに複数の画素(表示素子)がマトリクス状に形成されたディスプレイであり、背面に図示されていないバックライトが配置してある。映像分割出力部11は、入力映像信号S1から同期信号S2を分離し、走査制御部12に供給すると共に、映像信号を領域a〜d用に4つの映像信号に分割するようにしてある。走査制御部12は、受信した同期信号S2からタイミング信号S3を生成し、ゲートドライバ13及びソースドライバ15へ供給するようにしてある。ゲートドライバ13は、入力されたタイミング信号S3に同期させて走査信号S4を生成し、光量変調表示部16に供給する構成としてある。
分割された信号のうち、領域a映像信号S5aはそのままソースドライバ15aに入力されるのに対し、領域b〜d映像信号には、フレーム遅延部14によりそれぞれに対応した遅延が加えられる。映像信号に加えられる遅延は、領域b映像信号S5bには1フレーム、領域c映像信号S5cには2フレーム、領域d映像信号S5dには3フレームとしてあり、各映像信号は、フレーム遅延部14により加えられた遅延の順に、走査制御部12より供給されるタイミング信号S3に同期をとって、光量変調表示部16に書き込まれる。
図7は、本例における画面分割駆動の例を示す図である。図7に示すように、中央に表示領域が配置してあり、上から領域a、b、c、dの4領域に分割されてある。表示領域には、図示しないが表示画素を構成する画素電極が配置してあり、その側面のX軸方向にはソースドライバ15、Y軸方向にはゲートドライバ13が配置してある。Y軸はゲートラインの位置を示しており、各領域におけるゲートドライバ13の走査は、すべて表示領域の上方向から下方向、つまりY軸のプラス方向に行われる。
図8は、ゲートドライバ13の走査が各フレーム期間に行われる状態を示した図である。横軸は時間であり、縦軸はゲートラインの位置Yを示してあり、Y軸のプラス方向が表示領域における下方を示している。図8において斜め右上方向に引かれた斜線は、ゲートドライバによる走査ラインの変化の軌跡を示しており、斜線nはnフレーム目の走査ラインの変化の軌跡である。よって、斜線で塗りつぶされた部分は、nフレーム目の画像が表示されている表示領域を示す。本例の構成に拠れば、領域aにおいてnフレーム目の画像を表示しているときに、隣り合う領域bにおいては1フレーム前のn−1フレームが表示されるようになるため、同一フレームの画像(この場合はnフレーム目の画像)が、表示領域aと表示領域bの境界線上で分断されずに連続して表示されるようになり、表示される動画像の画質が損なわれることがなくなる。
図8ではホールド型駆動を行うディスプレイを例に挙げて説明したが、パルス型駆動を行うディスプレイに適用した場合でも、同様の効果が得られる。図9は、パルス型に適用した場合における、ゲートドライバの走査が各フレーム期間に行われる状態を示した図である。図の構成については図7と同様であるため説明を省略するが、図9ではパルス型駆動を行っているため、表示領域はゲートドライバによる走査ラインの変化の軌跡と同一となる。この場合も、表示領域aと表示領域bとの境界線上で画像が分断されることがなくなり、表示される動画像の画質は良好なものとなる。
このように構成することで、240fpsのフレームレートを得ることができ、動画像の画質をより向上させることが可能となる。
なお、第1の実施の形態及び第2の実施の形態では、映像分割出力部とソースドライバの間にフレーム遅延部を設け、各映像信号に遅延を発生させるようにしたが、フレームメモリを使用して映像信号を順次バッファさせ、1フレームずつ遅延させてソースドライバに入力させるようにしてもよい。この場合の構成例を、図10のブロック図にて示してある。図10に示すように、映像信号バッファ制御回路17は、入力映像信号S1をn個の領域に分割すると共に、分割した映像信号をフレームメモリ18に入力するようにしてある。フレームメモリ18は、1フレームもしくは複数フレーム分の映像信号を記憶することができるようにしてあり、フレームメモリ18に記憶された各映像信号は、映像信号バッファ制御回路17により1フレーム周期ずつ遅延が加えられ、順次ソースドライバ15に出力される構成としてある。このように構成することで、分割された各信号にフレーム遅延部14を設ける構成と同様の効果が得られる。
また、図11のブロック図に例示されるように、映像分割出力部11の前にフレームレート変換部19を設け、入力映像信号S1のフレームレートをハイフレームレートに変換させてから映像分割出力部11に入力する構成としてもよい。入力映像信号S1が例えば60Hzである場合、フレームレート変換部により120Hzまたは240Hzの映像信号に変換後に画面分割駆動を行わせるよう構成すれば、より高いフレームレートでの表示を得ることができ、動画像の画質がより良好なものとなる。
次に、本発明の第3の実施の形態を、図12〜図17を参照して説明する。この図12〜図17において、従来例として示した図18〜図21、並びに第1の実施の形態で示した図1〜図5、第2の実施の形態で示した図6〜9に対応する部分には同一符号を付し、説明を省略する。
本例においても、従来例及び第1、第2の実施の形態で説明した、画像表示装置(アクティブマトリクス方式の液晶表示装置)に適用したものである。上述した第1及び第2の実施の形態では、表示領域を分割し、1フレーム周期ずつ遅延して駆動させた例としたが、本実施の形態では、表示領域を2分割して各領域を並行して駆動させ、ゲートドライバによる走査を、分割された各領域において逆方向に駆動させる構成した例としてある。パネル構成については、画面分割数に応じてゲートドライバ及びソースドライバの数が変更となる以外は第1及び第2の実施の形態と同様であるため、説明を省略する。
図12は、本実施の形態の映像表示装置の構成例を示すブロック図である。光量変調表示部16は、液晶表示ディスプレイとして構成され、ガラス基板などの透明な基板上に透明電極などが配置されて、表示エリアに複数の画素(表示素子)がマトリクス状に形成されたディスプレイであり、背面に図示されていないバックライトが配置してある。映像信号バッファ制御回路20は、入力映像信号S1から同期信号S2を分離し、走査制御部12に供給すると共に、映像信号を領域a映像信号S5aと領域b映像信号S5bに分割するようにしてある。走査制御部12は、受信した同期信号S2からタイミング信号S3を生成し、ゲートドライバ13及びソースドライバ15へ供給するようにしてある。ゲートドライバ13は、入力されたタイミング信号S3に同期させて走査信号S4を生成し、光量変調表示部16に供給する構成としてある。
分割された映像信号は共にフレームメモリ18に入力され、映像信号バッファ制御回路20によって、領域a映像信号S5aは正方向に、領域b映像信号S5bは逆方向に読み出されるよう制御されて、同時にソースドライバ15へ出力されるようにしてある。ソースドライバ15に入力された各映像信号は、走査制御部12より供給されるタイミング信号S3に同期をとって、光量変調表示部16に書き込まれる。
図13は、本例における画面分割駆動の例を示す図である。図13に示すように、中央に表示領域が配置してあり、上から領域a、領域bに分割されてある。表示領域には、図示しないが表示画素を構成する画素電極が配置してあり、その側面のX軸方向にはソースドライバ15、Y軸方向にはゲートドライバ13が配置してある。Y軸はゲートラインの位置を示しており、ゲートドライバ13の走査は、領域aにおいては画面の上方向から下方向に成されるのに対し、領域bにおいては下方向から上方向になされる。
図14は、ゲートドライバの走査が各フレーム期間に行われる状態を示した図である。横軸は時間であり、縦軸はゲートラインの位置Yを示してあり、Y軸のプラス方向が表示領域における下方を示している。図12において斜め右上方向に引かれた斜線は、ゲートドライバによる走査ラインの変化の軌跡を示しており、斜線nはnフレーム目の走査ラインの変化の軌跡である。よって、斜線で塗りつぶされた部分は、nフレーム目の画像が表示されている表示領域を示す。領域aと領域bにおいて走査の方向を逆に駆動させ、同時に走査させることで、1つのフレームを構成する画像が、表示領域aと表示領域bとの境界線上で分断されずに連続して表示されるようになり、表示される動画像の画質が損なわれることがなくなる。
図14ではホールド型駆動を行うディスプレイを例に挙げて説明したが、パルス型駆動を行うディスプレイに適用した場合でも、同様の効果が得られる。図15は、パルス型に適用した場合における、ゲートドライバの走査が各フレーム期間に行われる状態を示した図である。図の構成については図14と同様であるため説明を省略するが、図15ではパルス型駆動を行っているため、表示領域はゲートドライバによる走査ラインの変化の軌跡と同一となる。この場合も、表示領域aと表示領域bとの境界線上で画像が分断されることがなくなり、表示される動画像の画質は良好なものとなる。
なお、本例では表示領域を2分割して駆動させるようにしたが、4分割して駆動させてもよい。即ち、映像信号を4分割してフレームメモリに入力後、分割された4つの映像信号を、それぞれ互い違いの方向で読み出す制御を行い、ソースドライバに出力するようにすればよい。この場合のゲートドライバの走査が各フレーム期間に行われる状態を図16及び図17に示してある。図16はホールド型駆動を行うディスプレイに適用した例であり、図17はパルス型ディスプレイに適用した例をしめしてある。2分割駆動をさせた場合と同様に、分割された表示領域間の境界線上で画像が分断されることがなくなり、連続して表示されるため、表示される動画像の画質劣化を防ぐことが可能となる。
このように構成することで、第1の実施の形態及び第2の実施の形態と比べて、フレーム遅延量が少なくなるため、より少ないフレーム量での映像表示が可能となり、データを保存するディスクの容量を削減できるため、低コスト化を図ることができる。ただし、動画像の画質は第1の実施の形態及び第2の実施の形態の方が良好となるため、動画像の画質を重視する場合は、第1の実施の形態及び第2の実施の形態を採用することが好ましい。
なお、ここまで説明した実施の形態では、液晶表示ディスプレイに適用した例として説明したが、固定画素方式のディスプレイであれば、EL、VFD、PDP、FEDなどにも適用可能であり、また、DMD(Digital Micromirror Device)やGLV(Grating Light Valve)などの素子を使用した投射型の投射装置や、SXRD(Silicon X-tal Reflective Display)やLCOS(Liquid Crystal On Silicon)などの反射型液晶ディスプレイを使用した反射型の投射装置、さらに透過型の投射装置にも適用可能である。また、図示されていないが、必要に応じてガンマ補正、ユニフォーミティ補正等の補正処理を追加してもよい。
また、上述した実施の形態では、アクティブマトリクス方式の駆動回路で線順次走査がされる場合を例に挙げ説明を行ったが、単純マトリクス方式による駆動回路にも適用可能であり、点順次走査方式の駆動走査方式にも適用可能である。
また、ホールド型駆動を行うディスプレイに適用した場合は、上述した実施の形態で説明した手法と「黒挿入駆動」の手法を併用してもよい。黒挿入駆動とは、表示画像データ間に黒データを挿入して残像感を低減し、動画の応答性を改善する手法であるが、この手法を併用することにより、分割された各領域の境界部以外の領域における動画像の画質向上も図ることができる。
本発明の第1の実施の形態による映像表示装置の構成例を示すブロック図である。 本発明の第1の実施の形態による表示パネルの例を示す構成図である。 本発明の第1の実施の形態による画面分割駆動の例を示す説明図である。 本発明の第1の実施の形態による各フレーム期間の走査の例を示す説明図である。 本発明の第1の実施の形態による各フレーム期間の走査の例を示す説明図である。 本発明の第2の実施の形態による映像表示装置の構成例を示すブロック図である。 本発明の第2の実施の形態による画面分割駆動の例を示す説明図である。 本発明の第2の実施の形態による各フレーム期間の走査の例を示す説明図である。 本発明の第2の実施の形態による各フレーム期間の走査の例を示す説明図である。 本発明の実施の形態の変形例による構成例を示すブロック図である。 本発明の実施の形態の変形例による構成例を示すブロック図である。 本発明の第3の実施の形態による映像表示装置の構成例を示すブロック図である。 本発明の第3の実施の形態による画面分割駆動の例を示す説明図である。 本発明の第3の実施の形態による各フレーム期間の走査の例を示す説明図である。 本発明の第3の実施の形態による各フレーム期間の走査の例を示す説明図である。 本発明の第3の実施の形態の変形例による各フレーム期間の走査の例を示す説明図である。 本発明の第3の実施の形態の変形例による各フレーム期間の走査の例を示す説明図である。 従来の画面分割駆動の例を示す説明図である。 従来の各フレーム期間の走査の例を示す説明図である。 従来の動画像の表示例を示す説明図である。 従来の各フレーム期間の走査の例を示す説明図である。
符号の説明
11…映像分割出力部、12…走査制御部、13…ゲートドライバ、14…フレーム遅延部、15…ソースドライバ、16…光量変調表示部、17、20…映像信号バッファ制御回路、18…フレームメモリ、19…フレームレート変換部、30…画素、31…電界効果トランジスタ、32…コンデンサ、a〜d…表示領域、S1…入力映像信号、S2…同期信号、S3…タイミング信号、S4…走査信号、S5…映像信号、S6…駆動信号

Claims (4)

  1. 入力映像信号に対応した画像を表示する映像表示装置において、
    複数の画素により画像表示範囲が構成される表示部と、
    前記画像表示範囲を複数に分割して設定したそれぞれの分割領域に対応させて、入力映像信号を複数個の映像信号に分割する映像分割出力部と、
    前記映像分割出力部により分割された各映像信号を、1フレーム周期単位で遅延させるフレーム遅延部と、
    前記表示部の画素を駆動し、隣接した分割領域に対して、前記フレーム遅延部により1フレーム周期単位で遅延されて入力される分割映像信号による画像データを書き込む駆動部とを備える
    映像表示装置。
  2. 請求項1記載の映像表示装置において、
    入力映像信号のフレームレートをハイフレームレートに変換するフレームレート変換部を備え、
    前記1フレームはハイフレームレートの1フレームであることを特徴とする
    映像表示装置。
  3. 入力映像信号に対応した画像を表示する映像表示装置において、
    複数の画素により画像表示範囲が構成される表示部と、
    画像表示範囲を複数に分割して設定したそれぞれの分割領域に対応させて、入力映像信号を複数個の映像信号に分割し、分割した各映像信号の1走査ライン単位の読み出しを、分割領域毎に正方向と逆方向に変える映像分割出力部と、
    前記表示部の画素を駆動し、前記それぞれの分割領域で前記映像分割出力部が出力する分割映像信号による画像データを画素に書き込む駆動部とを備える
    映像表示装置。
  4. 請求項2記載の映像表示装置において、
    入力映像信号のフレームレートをハイフレームレートに変換するフレームレート変換部を備え、
    前記1フレームはハイフレームレートの1フレームであることを特徴とする
    映像表示装置。
JP2006030124A 2006-02-07 2006-02-07 映像表示装置 Pending JP2007212571A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006030124A JP2007212571A (ja) 2006-02-07 2006-02-07 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006030124A JP2007212571A (ja) 2006-02-07 2006-02-07 映像表示装置

Publications (1)

Publication Number Publication Date
JP2007212571A true JP2007212571A (ja) 2007-08-23

Family

ID=38491098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006030124A Pending JP2007212571A (ja) 2006-02-07 2006-02-07 映像表示装置

Country Status (1)

Country Link
JP (1) JP2007212571A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010122650A (ja) * 2008-11-19 2010-06-03 Samsung Electronics Co Ltd 表示装置及びその駆動方法
US20100295844A1 (en) * 2009-05-19 2010-11-25 Tsuneo Hayashi Display control apparatus and display control method
JP2013537649A (ja) * 2010-08-25 2013-10-03 プラスティック ロジック リミテッド ディスプレイ制御モード
WO2016035753A1 (ja) * 2014-09-05 2016-03-10 シャープ株式会社 表示装置
JP2019028081A (ja) * 2017-07-25 2019-02-21 日本放送協会 画像表示装置
JP2019211632A (ja) * 2018-06-05 2019-12-12 シャープ株式会社 表示システム及び表示方法
WO2023074384A1 (ja) * 2021-10-26 2023-05-04 ソニーグループ株式会社 情報処理システム、及び、情報処理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05143019A (ja) * 1991-11-18 1993-06-11 Nec Gumma Ltd マトリクス型液晶表示装置
JP2001125066A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd 液晶表示装置
JP2002244634A (ja) * 2001-02-16 2002-08-30 Sharp Corp 画像表示システム及び画像表示装置
JP2004117758A (ja) * 2002-09-26 2004-04-15 Hitachi Ltd 表示装置及びその駆動方法
JP2004309657A (ja) * 2003-04-03 2004-11-04 Sharp Corp データ保持型表示装置およびその駆動方法
JP2005070722A (ja) * 2003-08-22 2005-03-17 Ind Technol Res Inst ディスプレイのゲートドライバ装置
JP2005189820A (ja) * 2003-12-04 2005-07-14 Sharp Corp 液晶表示装置及びその駆動方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05143019A (ja) * 1991-11-18 1993-06-11 Nec Gumma Ltd マトリクス型液晶表示装置
JP2001125066A (ja) * 1999-10-29 2001-05-11 Hitachi Ltd 液晶表示装置
JP2002244634A (ja) * 2001-02-16 2002-08-30 Sharp Corp 画像表示システム及び画像表示装置
JP2004117758A (ja) * 2002-09-26 2004-04-15 Hitachi Ltd 表示装置及びその駆動方法
JP2004309657A (ja) * 2003-04-03 2004-11-04 Sharp Corp データ保持型表示装置およびその駆動方法
JP2005070722A (ja) * 2003-08-22 2005-03-17 Ind Technol Res Inst ディスプレイのゲートドライバ装置
JP2005189820A (ja) * 2003-12-04 2005-07-14 Sharp Corp 液晶表示装置及びその駆動方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010122650A (ja) * 2008-11-19 2010-06-03 Samsung Electronics Co Ltd 表示装置及びその駆動方法
US20100295844A1 (en) * 2009-05-19 2010-11-25 Tsuneo Hayashi Display control apparatus and display control method
JP2013537649A (ja) * 2010-08-25 2013-10-03 プラスティック ロジック リミテッド ディスプレイ制御モード
KR101893052B1 (ko) * 2010-08-25 2018-10-04 플렉스인에이블 리미티드 디스플레이 제어 모드
WO2016035753A1 (ja) * 2014-09-05 2016-03-10 シャープ株式会社 表示装置
US10332458B2 (en) 2014-09-05 2019-06-25 Sharp Kabushiki Kaisha Display device
JP2019028081A (ja) * 2017-07-25 2019-02-21 日本放送協会 画像表示装置
JP2019211632A (ja) * 2018-06-05 2019-12-12 シャープ株式会社 表示システム及び表示方法
JP7168351B2 (ja) 2018-06-05 2022-11-09 シャープ株式会社 表示システム及び表示方法
JP2023001206A (ja) * 2018-06-05 2023-01-04 シャープ株式会社 表示システム及び表示方法
JP7377939B2 (ja) 2018-06-05 2023-11-10 シャープ株式会社 表示システム及び表示方法
WO2023074384A1 (ja) * 2021-10-26 2023-05-04 ソニーグループ株式会社 情報処理システム、及び、情報処理方法

Similar Documents

Publication Publication Date Title
US8502810B2 (en) Display device and display method
JP4218249B2 (ja) 表示装置
TWI277923B (en) Circuit and method for driving electro-optical device, electro-optical device, and electronic apparatus
JP4462234B2 (ja) 電気光学装置及び電子機器
CN109192150B (zh) 背光模组驱动方法及驱动结构、显示装置
CN101668149B (zh) 图像处理设备、图像处理方法和显示设备
KR20040103997A (ko) 액정표시패널과 그 구동방법 및 장치
KR20050086357A (ko) 화상 표시 장치
JP2007212571A (ja) 映像表示装置
US7012598B2 (en) Liquid crystal display device and method for operating the same
US8373632B2 (en) Apparatus and method for driving a liquid crystal display device
JP2005326809A (ja) 動画質の向上した液晶ディスプレイ及びその駆動方法
JP2004117758A (ja) 表示装置及びその駆動方法
JPH07140933A (ja) 液晶表示装置の駆動方法
JP2005215591A (ja) 液晶表示装置
WO2013183509A1 (ja) 液晶表示装置およびその制御方法
JP2001296838A (ja) 液晶表示装置
WO2013058158A1 (ja) 表示制御回路、それを備えた液晶表示装置、および表示制御方法
US20130021385A1 (en) Lcd device and black frame insertion method thereof
JP2002149132A (ja) 液晶表示装置
US8519988B2 (en) Display device and drive control device thereof, scan signal line driving method, and drive circuit
US9161022B2 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP4995370B2 (ja) 表示装置
JP2002062853A (ja) アクティブマトリクス表示装置及びその駆動方法
JP2009229553A (ja) 表示装置、駆動方法および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090129

Free format text: JAPANESE INTERMEDIATE CODE: A621

A131 Notification of reasons for refusal

Effective date: 20110802

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20110922

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Written amendment

Effective date: 20111216

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20120124

Free format text: JAPANESE INTERMEDIATE CODE: A02