KR101266721B1 - 액정표시장치 및 그의 구동방법 - Google Patents

액정표시장치 및 그의 구동방법 Download PDF

Info

Publication number
KR101266721B1
KR101266721B1 KR1020060080887A KR20060080887A KR101266721B1 KR 101266721 B1 KR101266721 B1 KR 101266721B1 KR 1020060080887 A KR1020060080887 A KR 1020060080887A KR 20060080887 A KR20060080887 A KR 20060080887A KR 101266721 B1 KR101266721 B1 KR 101266721B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
lamps
lamp
region
Prior art date
Application number
KR1020060080887A
Other languages
English (en)
Other versions
KR20070072340A (ko
Inventor
안지영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN200610152409A priority Critical patent/CN100595643C/zh
Priority to US11/589,876 priority patent/US20070152951A1/en
Publication of KR20070072340A publication Critical patent/KR20070072340A/ko
Application granted granted Critical
Publication of KR101266721B1 publication Critical patent/KR101266721B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating

Abstract

화질을 향상시킬 수 있는 액정 표시 장치가 개시된다.
액정 표시 장치는, 게이트 라인들, 이들 중 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널; 제1 프레임 주파수의 비디오 데이터를 제1 프레임 주파수 보다 높은 제2 프레임 주파수의 비디오 데이터로 변환하는 데이터 변환부; 상기 제1 및 제2 영역 상에 각각 광을 조사하기 위해 위치된 제1 및 제2 램프 그룹을 포함하고, 상기 제1 및 제2 램프 그룹들이 상기 제1 및 제2 영역이 적어도 2 이상으로 분할된 서브 영역들에 대응하는 적어도 2 이상의 램프들을 각각 가지는 백라이트 유닛; 및 상기 제2 프레임 주파수의 비디오 데이터에 따라 상기 게이트 라인들, 상기 제1 및 제2 데이터 라인들을 동작시킴과 아울러 상기 제2 프레임 주파수로 상기 제1 및 제2 램프 그룹들을 구동하기 위한 드라이버를 포함한다.
모션 블러, 화질, 램프, 스캐닝, 점멸, 액정, 동화상, 잔상, 휘도,

Description

액정표시장치 및 그의 구동방법{Liquid Crystal Display Device and Driving Method thereof}
본 발명의 상세한 설명에서 사용되는 도면에 대한 보다 충분한 이해를 돕기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1 은 종래의 액정표시장치를 개략적으로 도시하는 블럭도이다.
도 2 는 본 발명의 제1 실시 예에 따른 액정표시장치를 개략적으로 도시하는 도면이다.
도 3 은 도 2의 각 부분의 동작 타이밍을 설명하는 도면이다.
도 4 는 본 발명의 제2 실시 예에 따른 액정표시장치를 개략적으로 도시하는 도면이다.
도 5 는 도 4의 각 부분의 동작 타이밍을 설명하는 도면이다.
도 6 은 본 발명의 제3 실시 예에 따른 LOG 타입의 액정표시장치를 개략적으로 도시하는 도면이다.
도 7 은 본 발명의 제4 실시 예에 따른 액정 표시 장치를 개략적으로 도시하는 도면이다.
도 8 은 본 발명의 제5 실시 예에 따른 액정 표시 장치를 개략적으로 도시하 는 도면이다.
도 9a 및 도 9a 는 도 8의 액정 표시 장치의 각 부분에 대한 제1 구동 모드에서의 동작 타이밍을 설명하는 도면이다.
도 10a 및 도 10b 는 도 8의 액정 표시 장치의 각 부분에 대한 제2 구동 모드에서의 동작 타이밍을 설명하는 도면이다.
≪도면의 주요 부분에 대한 부호의 설명≫
2,102,202,402 : 액정 패널 4,104,404 : 게이트 드라이버
6,206,406 : 데이터 드라이버 8,108,208,408 : 타이밍 컨트롤러
10,112, 210,410 : 백라이트 유닛 106A : 제1 데이터 드라이버
106B : 제2 데이터 드라이버 110 : 데이터 변환부
204A : 제1 게이트 드라이버 204B : 제2 게이트 드라이버
113A~113H,213A~213H : 제1 내지 제8 램프
115A~115D,215A~215D : 제1 내지 제4 램프 구동부
본 발명은 액정표시장치에 관한 것으로 특히, 잔상을 극복하고 화질을 향상시킬 수 있는 액정표시장치 및 그의 구동방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있다. 이에 부응하여 LCD(Liquid Crystal Display device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등 여러 가지 평판표시장치가 연구되어 왔고 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력 등의 장점으로 인하여 이동형 화상 표시장치의 용도로 음극선관(Cathode Ray Tube)을 대체하면서 LCD(이하, '액정표시장치'라 함)가 가장 널리 사용되고 있으며, 액정표시장치는 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 텔레비전 모니터 등으로 다양하게 개발되고 있다.
액정표시장치는 액정의 광학적 이방성과 분극 성질을 이용하여 화상을 표시한다. 액정에 포함된 액정 분자들은 소정의(또는 일정한) 방향으로 배열될 수 있다. 또한, 액정 분자 배열의 방향은 액정에 전기장을 인가함에 의하여 제어할 수 있다. 따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛의 편광 상태를 변화시켜 화상정보를 표현할 수 있다.
도 1은 종래의 액정표시장치를 나타낸 도면이다. 도 1의 종래의 액정표시장치는, 화상을 표시하는 액정패널(2); 액정패널(2)을 구동하는 게이트 드라이버(4) 및 데이터 드라이버(6); 게이트 드라이버(4) 및 데이터 드라이버(6)를 제어하는 타이밍 컨트롤러(8); 일정 밝기를 갖는 광을 생성하여 액정패널(2)에 조사하는 백라이트 유니트(10)을 포함한다.
액정패널(2)에는 복수의 게이트 라인(GL1~GLn)과 복수의 데이터 라인(DL1~DLm)이 배열된다. 게이트 라인들(GL1~GLn)과 데이터 라인들(DL1~DLm) 간의 교차부들 각각에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 대응하는 게이트 라인(GL) 상의 스캔 신호에 응답하여 대응하는 데이터 라인(DL)으로부터 공통 전압 라인(Vcom)에 접속된 액정 셀(Clc)에 공급될 데이터 전압을 절환한다.
게이트 드라이버(4)는 타이밍 컨트롤러(8)에서 생성된 게이트 제어신호에 응답하여 복수의 게이트라인(GL1~GLn) 각각에 스캔신호를 공급한다. 복수의 게이트 라인(GL1~GLn) 상에 공급된 복수의 스캔신호는 순차적으로 쉬프트된 게이트 하이 전압(VGH)의 펄스를 서로 배타적으로 가진다. 게이트 하이 전압(VGH)의 펄스는 수평 동기 신호의 주기에 해당하는 폭을 가진다. 이들 복수의 스캔신호들에 의하여, 복수의 게이트 라인들(GL1~GLn)은 프레임 기간(즉, 수직 동기 신호의 주기)마다 순차적이고 배타적인 형태로 한 번씩 이네이블 된다.
데이터 드라이버(6)는, 상기 타이밍 컨트롤러(8)에서 생성된 데이터 제어신호에 응답하여, 수평 동기 신호의 주기마다 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 아날로그 신호 형태의 데이터 전압으로 변환한다. 데이터 드라이버(6)는, 수평 동기 신호의 주기마다, 1 라인 분의 데이터 전압들을 복수의 데이터라인(DL1 ~ DLm)에 데이터 전압을 공급한다.
타이밍 컨트롤러(8)는 도시되지 않은 시스템(예를 들면, 컴퓨터 시스템의 그래픽 카드 또는 텔레비전 수신기의 텔레비전 신호 복원 모듈)으로부터 수직/수평 동기 신호(Vysnc/Hsync)와 데이터 이네이블(DE) 신호 및 클럭신호를 이용하여 상기 게이트 제어 신호와 데이터 제어 신호 및 백라이트 제어 신호를 생성한다. 또한, 타이밍 컨트롤러(8)는 도시하지 않은 시스템으로부터 화상 단위(즉, 프레임 단위)로 구분되어진 적색(R), 녹색(G) 및 청색(B) 화소 데이터들을 포함하는 비디오 데이터를 입력하고 수평 동기 신호의 주기마다 그 입력된 화소 데이터를 1 라인 분씩 데이터 드라이버(6)에 공급한다.
백라이트 유니트(10)에는 도시되지 않은 복수의 램프, 광학 시트 및 복수의 램프를 구동하기 위한 램프 구동부가 포함되어 있다. 복수의 램프는 램프 구동부로부터 공급된 램프 구동 신호에 응답하여 액정 패널(2)에 조사될 일정한 밝기를 갖는 광을 발생한다. 램프 구동부는 전원 공급부(미도시)에서 공급된 전원 전압(Vdd)을 이용하여 복수의 램프를 구동하는 램프 구동 신호를 생성한다. 램프 구동부에서 발생되는 램프 구동 신호는 타이밍 컨트롤러(8)에서 생성된 백라이트 제어신호에 따라 복수의 램프에 공급된다.
이와 같은 액정표시장치가 온(on) 된 경우, 타이밍 컨트롤러(8)는 게이트 제어신호와 데이터 제어신호 및 백라이트 제어신호를 생성한다. 게이트 제어신호가 게이트 드라이버(4)로 공급되면, 게이트 드라이버(4)는 순차적으로 쉬프트된 게이트 하이 전압(VGH)의 펄스를 각각 가지는 복수의 스캔신호를 복수의 게이트 라인(GL1~GLn)으로 공급한다. 복수의 게이트 라인들(GL1~GLn)은 스캔신호의 게이트 하이 전압(VGH)에 의하여 순차적으로 이네이블 된다. 이네이블 된 게이트 라인(GL)에 접속된 박막 트랜지스터들(TFT) 각각은 턴-온(turn-on)되에 대응하는 데 이터라인(DL) 상의 데이터 전압을 대응하는 액정셀(Clc) 쪽으로 전송한다. 이어서, 스캔 신호가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이하면, 박막 트랜지스터(TFT)는 턴-오프(Turn-Off)되어 대응하는 데이터 라인(DL)과 대응하는 액정셀(Clc)이 전기적으로 분리되게 한다. 액정셀(Clc)은 게이트 하이 전압(VGH)의 펄스의 기간 동안 충전한 데이터 전압을 다음 프레임에서 게이트 하이 전압(VGH)의 펄스가 대응하는 게이트 라인(GL)에 다시 공급될 때까지 유지한다. 이와 같이, 액정 패널(2)이 구동됨에 의하여 액정 패널(2) 상에는 화상이 표시된다.
이렇게 액정표시장치에서는, 액정셀은 공급된 데이터 전압을 하나의 프레임 기간 동안 유지하게 되는 반면, 백라이트 유니트(10)에 포함된 램프들은 프레임과 상관없이 온(on) 된다. 이러한 홀드형 액정 표시 장치는 동화상이 표시되는 경우에 신속한 화상 변화에 따라갈 수 없어 모션 블러링 현상이 일어나게 한다. 이로 인하여, 액정 표시 장치에서는 화상의 불선명이나 잔상 현상이 시인되는 화질 열화가 나타난다.
또한, 액정셀을 구성하는 액정 분자들은 액정셀에 데이터 전압이 충전된 시점으로부터 데이터 전압에 해당하는 방향으로 배향될 때까지 일정한 기간(이하, "배향 포화 기간"이라 함)이 소요된다. 이러한 배향 포화 기간은 액정셀이 일시적으로 화소 데이터를 정확하게 표시할 수 없게 하여 모션 블러링 현상 및 화상의 열화를 심화시키는 요인으로 작용한다.
본 발명의 목적은 모션 블러링을 극복하여 화질을 향상시킬 수 있는 액정표시장치 및 그의 구동방법을 제공함에 있다.
본 발명의 다른 목적은 잔상을 방지하여 화질을 향상시킬 수 있는 액정표시장치 및 그의 구동방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일면의 실시 예에 따른 액정표시장치는, 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널; 제1 프레임 주파수의 비디오 데이터를 제1 프레임 주파수 보다 높은 제2 프레임 주파수의 비디오 데이터로 변환하는 데이터 변환부; 상기 제1 영역의 서브-영역들에 각각 광을 조사하는 적어도 2 이상의 램프를 가지는 제1 램프 그룹 및 상기 제2 영역의 서브-영역들에 각각 광을 조사하기 위한 적어도 2 이상의 램프들을 가지는 제2 램프 그룹을 포함하는 백라이트 유니트; 및 상기 제2 프레임 주파수의 비디오 데이터에 따라 상기 게이트 라인들, 상기 제1 및 제2 데이터 라인들을 동작시킴과 아울러 상기 제1 램프 그룹의 램프들이 제2 램프 그룹의 램프들과 동기되게 순차적으로 점멸 되는 형태로 상기 제2 프레임 주파수로 상기 제1 및 제2 램프 그룹들을 구동하기 위한 드라이버를 포함한다.
상기의 드라이버는, 상기 제1 영역 상의 상기 게이트 라인들과 상기 제2 영 역 상의 상기 게이트 라인들을 동기되게 순차적으로 구동하는 게이트 드라이버; 상기 제1 영역 상의 상기 제1 데이터 라인들을 구동하기 위한 제1 데이터 드라이버; 상기 제2 영역 상의 제2 데이터 라인들을 구동하기 위한 제2 데이터 드라이버; 및 상기 제2 프레임 주파수의 비디오 데이터에 응답하여, 상기 게이트 드라이버, 상기 제1 및 제2 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함한다.
상기의 백라이트 유니트가, 상기 타이밍 컨트롤러의 제어하에, 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 서로 동기되게 구동하기 위한 램프 구동 전압을 각각 출력하는 적어도 2 이상의 램프 구동부를 추가로 포함할 수 있다.
상기의 적어도 2 이상의 램프 구동부에서 출력되는 램프 구동 전압들 중 적어도 1 이상이 다른 램프 구동 전압과는 다른 충격 계수를 가질 수 있다.
상기의 제2 프레임 주파수가 상기 제1 프레임 주파수의 적어도 2배 이상일 수 있다.
본 발명의 다른 일면의 실시 예에 따른 액정 표시 장치는, 서로 교차하게 배열된 게이트 라인들 및 데이터 라인들을 가지는 액정 패널; 상기 액정 패널의 제1 영역 상에 광을 분할적으로 조사하기 위한 적어도 2 이상의 램프들을 가지는 제1 램프 그룹 및 상기 액정 패널의 제2 영역 상에 광을 분할적으로 조사하기 위한 적어도 2 이상의 램프들을 가지는 백라이트 유니트; 및 상기 제1 프레임 주파수의 비 디오 데이터에 따라 상기 게이트 라인들 및 상기 데이터 라인들을 구동함과 아울러 상기 제1 램프 그룹의 램프들이 제2 램프 그룹의 램프들과 동기되게 순차적으로 절멸되는 형태로 상기 제1 프레임 주파수 보다 높은 제2 프레임 주파수로 상기 제1 및 제2 램프 그룹들을 구동하기 위한 드라이버를 포함한다.
상기의 드라이버는, 상기 게이트 라인들 구동하는 게이트 드라이버; 상기 데이터 라인들을 구동하기 위한 데이터 드라이버; 및 상기 제1 프레임 주파수의 비디오 데이터에 응답하여, 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함할 수 있다.
상기의 게이트 라인들이, 상기 제1 및 제2 영역들의 일부분들을 점유하는 제3 영역 상의 데이터 라인들과 교차하는 제1 게이트 라인들; 및 상기 제1 및 제2 영역들의 나머지 부분들을 점유하는 제4 영역 상의 데이터 라인들과 교차하는 제2 게이트 라인들을 포함할 수 있다. 이 경우, 상기의 드라이버는 상기 제1 게이트 라인들을 순차적으로 구동하는 제1 게이트 드라이버; 상기 제2 게이트 라인들을 상기 제1 게이트 라인들과 동기되게 순차적으로 구동하는 제2 게이트 드라이버; 상기 데이터 라인들을 구동하는 데이터 드라이버; 및 상기 제1 프레임 주파수의 비디오 데이터에 응답하여, 상기 제1 및 제2 게이트 드라이버들과 상기 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함할 것이다.
본 발명의 또 다른 일면의 실시 예에 따른 액정 표시 장치는, 제1 영역 상 의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널; 상기 제1 영역의 서브-영역들에 각각 광을 조사한 적어도 2 이상의 램프를 가지는 제1 램프 그룹 및 상기 제2 영역의 서브-영역들에 각각 광을 조사하기 위한 적어도 2 이상의 램프들을 가지는 제2 램프 그룹을 포함하는 백라이트 유니트; 및 프레임마다, 상기 제1 영역상의 액정셀들과 상기 제2 영역상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적인 형태로 동시에 기록되게 상기 게이트 라인들 및 데이터 라인들을 구동함과 아울러 상기 제1 영역의 서브-영역들에 대응되는 적어도 2 이상의 램프들과 상기 제1 영역의 서브-영역들에 대응되는 적어도 2 이상의 램프들이 동기되게 순차적인 형태로 한 번씩 점멸되게끔 상기 제1 및 제2 램프 그룹들을 구동하는 드라이버를 포함한다.
상기의 제1 영역 상의 게이트 라인들 및 상기 제2 영역 상의 게이트 라인들은 동기되게 2 수평 동기 신호의 기간씩 순차적으로 이네이블될 수 있다.
상기의 드라이버는, 상기 제1 영역 상의 상기 게이트 라인들과 상기 제2 영역 상의 상기 게이트 라인들을 서로 동기되게 순차적으로 구동하는 게이트 드라이버; 상기 제1 영역 상의 상기 제1 데이터 라인들을 구동하기 위한 제1 데이터 드라이버; 상기 제2 영역 상의 제2 데이터 라인들을 구동하기 위한 제2 데이터 드라이버; 및 상기 비디오 데이터에 응답하여, 상기 게이트 드라이버, 상기 제1 및 제2 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함 한다.
본 발명의 또 다른 일면의 실시 예에 따른 액정 표시 장치는, 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널; 상기 제1 영역의 서브-영역들에 각각 광을 조사한 적어도 2 이상의 램프를 가지는 제1 램프 그룹 및 상기 제2 영역의 서브-영역들에 각각 광을 조사하기 위한 적어도 2 이상의 램프들을 가지는 제2 램프 그룹을 포함하는 백라이트 유니트; 및 프레임마다, 상기 제1 영역 상의 액정셀들과 상기 제2 영역 상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적인 형태로 동시에 기록되게 상기 게이트 라인들 및 데이터 라인들을 구동함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 대응하는 서브-영역 상의 액정셀들에 데이터 전압이 기록된 후 배향 포화 기간만큼 경과된 시점에서 점등되었다가 소등되게끔 상기 제1 및 제2 램프 그룹들을 구동하는 드라이버를 포함한다.
상기의 제1 영역 상의 게이트 라인들 및 상기 제2 영역 상의 게이트 라인들은 동기되게 1 수평 동기 신호의 기간씩 순차적으로 이네이블될 것이다.
상기 제1 영역 상의 게이트 라인들 및 상기 제2 영역 상의 게이트 라인들은 프레임마다 절반의 프레임 기간에 동기되게 순차적으로 한 번씩 이네이블될 것이다.
상기 드라이버는, 상기 제1 영역 상의 상기 게이트 라인들과 상기 제2 영역 상의 상기 게이트 라인들을 서로 동기되게 순차적으로 구동하는 게이트 드라이버; 상기 제1 영역 상의 상기 제1 데이터 라인들을 구동하기 위한 제1 데이터 드라이버; 상기 제2 영역 상의 제2 데이터 라인들을 구동하기 위한 제2 데이터 드라이버; 및 상기 비디오 데이터에 응답하여, 상기 게이트 드라이버, 상기 제1 및 제2 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함할 것이다.
본 발명의 또 다른 일면의 실시 예에 따른 액정 표시 장치는, 서로 교차하게 배열된 게이트 라인들 및 데이터 라인들을 가지는 액정 패널; 상기 액정 패널의 제1 영역 상에 광을 분할적으로 조사하기 위한 적어도 2 이상의 램프들을 가지는 제1 램프 그룹 및 상기 액정 패널의 제2 영역 상에 광을 분할적으로 조사하기 위한 적어도 2 이상의 램프들을 가지는 백라이트 유니트; 및 프레임마다, 상기 액정 패널 상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적으로 기입되게 상기 게이트 라인들 및 상기 데이터 라인들을 구동함과 아울러 상기 제1 램프 그룹의 램프들과 제2 램프 그룹의 램프들이 동기되게 순차적으로 한 번씩 점멸 되게 구동하는 드라이버를 포함한다.
상기의 드라이버는 프레임마다 상기 게이트 라인들 순차적으로 한 번씩 구동하는 게이트 드라이버; 상기 데이터 라인들을 구동하기 위한 데이터 드라이버; 및 상기 비디오 데이터에 응답하여, 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 동기되게 순차적으로 한 번씩 점멸되게 하는 타이밍 컨트롤러를 포함할 수 있 다.
본 발명의 또 다른 일면의 실시 예에 따른 액정 표시 장치의 구동 방법은 게이트 라인들, 이들 중 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널을 구비하는 액정 표시 장치에 관한 것이다. 상기의 액정 표시 장치의 구동 방법은 제1 프레임 주파수의 비디오 데이터를 제1 프레임 주파수보다 높은 제2 프레임 주파수의 비디오 데이터로 변환하는 단계; 상기 제2 프레임 주파수의 비디오 데이터에 따라 상기 게이트 라인들, 상기 제1 및 제2 데이터 라인들을 구동하는 단계; 및 상기 제1 영역에 국부적으로 대응하는 적어도 2 이상의 제1 램프들과 상기 제2 영역에 국부적으로 대응하는 적어도 2 이상의 제2 램프들이 상기 제2 프레임 주파수의 주기마다 순차적인 형태로 한 번씩 점멸하게끔 제어하는 단계를 포함한다.
본 발명의 또 다른 일면의 실시 예에 따른 액정 표시 장치의 구동 방법은 서로 교차하게 배열된 게이트 라인들 및 데이터 라인들을 가지는 액정 패널을 구비하는 액정 표시 장치에 관한 것이다. 상기의 액정 패널 구동 방법은 제1 프레임 주파수의 비디오 데이터에 따라 상기 게이트 라인들 및 데이터 라인들을 구동하는 단계; 및 상기 액정 패널의 제1 영역에 국부적으로 대응하는 적어도 2 이상의 제1 램프들과 상기 액정 패널의 제2 영역에 국부적으로 대응하는 적어도 2 이상의 제2 램프들이 상기 제1 프레임 주파수보다 높은 제2 프레임 주파수의 주기마다 순차적인 형태로 한 번씩 점멸하게끔 제어하는 단계를 포함한다.
본 발명의 또 다른 일면의 실시 예에 따른 액정 표시 장치의 구동 방법은 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널, 상기 액정 패널의 제1 영역에 국부적으로 대응하는 적어도 2 이상의 제1 램프들, 및 상기 액정 패널의 제2 영역에 국부적으로 대응하는 적어도 2 이상의 제2 램프들을 구비하는 액정 표시 장치에 관한 것이다. 상기의 액정 표시 장치 구동 방법은 상기 제1 영역 상의 액정셀들과 상기 제2 영역 상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적인 형태로 동시에 기록되게 상기 게이트 라인들 및 데이터 라인들을 구동하는 단계; 및 상기 제1 램프들이 대응되는 상기 제2 램프들과 함께 한 쌍씩 순차적인 형태로 한 번씩 점멸되게 하는 단계를 포함한다.
다른 형태로, 상기의 액정 표시 장치의 구동 방법은 상기 제1 영역 상의 액정셀들과 상기 제2 영역 상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적인 형태로 동시에 기록되게 상기 게이트 라인들 및 데이터 라인들을 구동하는 단계; 및 상기 제1 램프들 및 상기 제2 램프들이 대응하는 액정 패널 상의 액정셀들에 데이터 전압이 기록된 후 배향 포화 기간만큼 경과된 시점에서 점등되었다가 소등되게끔 하는 단계를 포함할 수 있다.
본 발명에 따른 액정 표시 장치 및 구동 방법은 외부의 시스템에서 발생된 비디오 데이터의 프레임 주파수(예를 들면, 60Hz의 제1 프레임 주파수)와 같거나 2배 이상 높은 프레임 주파수(예를 들면, 120Hz의 제2 프레임 주파수)의 주기로 비 디오 데이터와 흑레벨 데이터가 액정 패널(202) 상에 교대로 한 번씩 표시되게 한다. 이에 따라, 본 발명에 따른 액정 표시 장치는 화상의 변화에 상응하는 속도로 비디오 데이터에 응답할 수 있다. 본 발명에 따른 액정 표시 장치에서는, 동화상이 표시되는 경우에도 모션 블러링 현상이 일어나지 않게 되어 화상의 불선명이나 잔상 현상으로 시인되는 화상의 열화가 나타나지 않게 된다. 이 결과, 본 발명에 따른 액정 표시 장치는 휘도의 감소를 최소화하면서도 향상된 화질의 화상을 표시할 수 있다. 이에 더하여, 본 발명에 따른 액정 표시 장치 및 구동 방법에서는, 상반부의 서브 영역에 대응된 램프와 하반부의 서브-영역에 대응된 램프가 하나의 램프 구동부에 의해 점멸된다. 이에 따라, 본 발명에 따른 액정 표시 장치에서는 램프의 구동하기 위한 회로의 구성이 간소화될 수 있다.
상기한 바와 같은 본 발명의 목적들 외에, 본 발명의 다른 목적들, 다른 이점들 및 다른 특징들은 첨부한 도면을 참조한 바람직한 실시 예의 상세한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예가 설명될 것이다.
도 2는 본 발명의 제1 실시 예에 따른 액정표시장치를 설명하는 도면 도면이다. 도 2를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시장치는 액정패널(102) 상의 복수의 게이트 라인들(GL1~GL2k) 구동하기 위한 게이트 드라이버(104), 액정 패널(102) 상의 복수의 상측 데이터 라인들(UDL1~UDLm)을 구동하기 위한 제1 데이터 드라이버(106A), 및 액정 패널(102) 상의 복수의 하측 데이터 라인들(LDL1~LDLm)을 구동하기 위한 제2 데이터 드라이버(106B)를 포함한다.
복수의 상측 데이터 라인들(UDL1~UDLm)은 수직 방향으로 배열된 k 개의 게이트 라인(GL1~GLk)과 교차하게 액정 패널(102)의 상반부(A)에 배열된다. 복수의 하측 데이터 라인들(LDL1~LDLm)은 수직 방향으로 배열된 k 개의 게이트 라인(GL(k+1)~GL2k)과 교차하게 액정 패널(102)의 하반부(B)에 배열된다. 복수의 게이트 라인(GL1~GL2k)와 복수의 상측 및 하측 데이터 라인들(UDL1~UDLm,LDL1~LDLm)과의 교차부들 각각에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 대응하는 게이트 라인(GL) 상의 스캔 신호에 응답하여 대응하는 데이터 라인(UDL,LDL)으로부터 공통 전압 라인(Vcom)에 접속된 액정 셀(Clc)에 공급될 데이터 전압을 절환한다. 액정패널(102)을 구성하는 액정셀들(Clc) 각각은 데이터 라인(UDL,LDL)으로부터의 데이터 전압과 기준전압인 공통전압(Vcom) 간의 전위차에 응답하여 투과될 광량을 조절한다.
게이트 드라이버(104)는 게이트 제어신호에 응답하여 액정 패널(102) 상의 복수의 게이트라인(GL1~GL2k)에 각각에 공급될 스캔신호들을 발생한다. 게이트 드라이버(104)에서 발생된 스캔신호들은, 액정 패널(102)의 상반부(A)에 배열된 k개의 게이트 라인(GL1~GLk)이 수직 동기 신호의 절반의 기간마다 순차적이고 배타적인 형태로 한 번씩 이네이블되게 함과 동시에 액정 패널(102)의 하반부(B)에 배열된 k개의 게이트 라인들(GL(k+1)~GL2k)이 수직 동기 신호의 절반의 기간마다 순차적이고 배타적인 형태로 또한 대응되는 상반부의 게이트 라인들(GL1~GLk)와 동기되는 형태로 한번씩 이네이블되게 한다. 실례로, 액정 패널(102)의 상반부(A) 상의 첫 번째 게이트 라인(GL1)이 이네이블되는 동안 액정 패널(102)의 하반부(B) 상의 첫 번째 게이트 라인(GL(k+1))도 이네이블된다. 액정 패널(102) 상의 마지막 게이트 라인(GLk)이 이네이블되는 하나의 수평 동기 신호의 기간 동안에는 액정 패널(102)의 하반부(B) 상의 마지막 게이트 라인(GL2k)도 이네이블 된다. 이를 위하여, 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인(GL1~GLk)에 공급될 k개의 스캔신호는 쉬프트된 게이트 하이 전압(VGH)의 펄스를 서로 배타적으로 가지게 된다. 마찬가지로, 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인(GL(k+1)~GL2k)에 공급될 k개의 스캔신호도 쉬프트된 게이트 하이 전압(VGH)의 펄스를 서로 배타적으로 가지게 된다. 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인(GL1~GLk)에 공급될 스캔신호들 각각은 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인(GL(k+1)~GL2k)에 공급될 스캔신호들 중 대응하는 것과 동일한 파형을 가진다. 스캔신호에 포함된 게이트 하이 전압(VGH)의 펄스는 1 수평 동기 신호의 주기에 해당하는 폭을 가진다.
제1 데이터 드라이버(106A)는, 데이터 제어신호에 응답하여, 수평 동기 신호의 주기마다 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 아날로그 신호 형태의 데이터 전압을 변환하고 그 변환된 1 라인 분의 데이터 전압을 액정 패널(102)의 상반부(A)에 배열된 복수의 상측 데이터 라인(UDL1~UDLm)에 공급한다. 다시 말하여, 제1 데이터 드라이버(106A)는 액정 패널(102)의 상반부(A) 상의 게이트 라인들(GL1~GLk)중 어느 하나가 이네이블 될 때마다(즉, 1 수평 동기 신호의 주기마다) 1 라인 분의 데이터 전압을 출력한다. 게이트 하이 전압(VGH)의 펄스에 의하여 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인(GL1~GLk) 중 어느 하 나가 이네이블되면, 그 게이트 라인에 접속된 액정 패널(102)의 상반부(A) 상의 박막 트랜지스터(TFT)는 턴-온 되어 대응하는 상측 데이터 라인(UDL)로부터의 데이터 전압을 대응하는 액정셀(Clc) 쪽으로 전송한다. 스캔신호가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이하면, 턴-온 상태에 있던 액정 패널(102)의 상반부(A) 상의 박막 트랜지스터(TFT)는 턴-오프 되어 대응하는 상측 데이터 라인(UDL)로부터 대응하는 액정셀(Clc)을 전기적으로 분리시킨다. 액정셀(Clc)은 대응하는 박막 트랜지스터(TFT)가 턴-온된 기간에 대응하는 상측 데이터 라인(UDL)로부터의 데이터 전압을 충전하여 그 충전된 데이터 전압을 대응하는 박막 트랜지스터(TFT)가 다시 턴-온 될 때까지 유지한다.
마찬가지로, 제2 데이터 드라이버(106B)도, 데이터 제어신호에 응답하여, 수평 동기 신호의 주기마다 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 아날로그 신호 형태의 데이터 전압을 변환하고 그 변환된 1 라인 분의 데이터 전압을 액정 패널(102)의 하반부(B)에 배열된 복수의 하측 데이터 라인(LDL1~LDLm)에 공급한다. 다시 말하여, 액정 패널(102)의 하반부(B) 상의 게이트 라인들(GL(k+1)~GL2k)중 어느 하나가 이네이블 될 때마다(즉, 1 수평 동기 신호의 주기마다) 1 라인 분의 데이터 전압이 제2 데이터 드라이버(106B)로부터 출력된다. 게이트 하이 전압(VGH)의 펄스에 의하여 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인(GL(k+1)~GL2k) 중 어느 하나가 이네이블되면, 그 게이트 라인에 접속된 액정 패널(102)의 하반부(B) 상의 박막 트랜지스터(TFT)는 턴-온 되어 대응하는 하측 데이터 라인(LDL)로부터의 데이터 전압을 대응하는 액정셀(Clc) 쪽으로 전송한 다. 스캔신호가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이하면, 턴-온 상태에 있던 액정 패널(102)의 하반부(B) 상의 박막 트랜지스터(TFT)는 턴-오프 되어 대응하는 하측 데이터 라인(LDL)로부터 대응하는 액정셀(Clc)를 전기적으로 분리시킨다. 액정 패널(102)의 하반부(B) 상의 액정셀(Clc)는 대응하는 박막 트랜지스터(TFT)가 턴-온된 기간에 대응하는 하측 데이터 라인(LDL)로부터의 데이터 전압을 충전하여 그 충전된 데이터 전압을 대응하는 박막 트랜지스터(TFT)가 다시 턴-온 될 때까지 유지한다.
이들 게이트 드라이버(104)와 제1 및 제2 데이터 드라이버(106A,106B)에 의하여, 절반의 프레임 주기마다(즉, 수직 동기 신호의 1/2 주기마다) 액정 패널(102) 상의 액정셀들 각각에 데이터 전압이 한번씩 기록된다.
도 2의 액정 표시 장치는 게이트 드라이버(104)와 제1 및 제2 데이터 드라이버(106A,106B)를 제어하는 타이밍 컨트롤러(108); 타이밍 컨트롤러(108)에 공급될 비디오 데이터의 프레임 주파수를 변환하기 위한 데이터 변환부(110); 및 액정 패널(102)에 광을 조사하기 위한 백라이트 유니트(112)를 포함한다. 타이밍 컨트롤러(108)는, 도시되지 않은 시스템(예를 들면, 컴퓨터 시스템의 그래픽 모듈 또는 텔레비전 수신기의 복조 모듈)으로부터 공급된 수직 및 수평동기신호(Vsync,Hsync)와 데이터 이네이블(DE) 신호 및 클럭 신호를 이용하여, 게이트 드라이버(104)를 제어하기 위한 게이트 제어신호와 제 1 및 제 2 데이터 드라이버(106A, 106B)를 제어하는 데이터 제어신호를 생성한다. 타이밍 컨트롤러(108)에서 발생된 게이트 제어신호는 상기 게이트 드라이버(104)가 액정 패널(102)의 상반부(A)에 배열된 k개 의 게이트 라인들(GL1~GLk)을 수직 동기 신호의 반주기의 기간마다 순차적이고 배타적인 형태로 한번씩 구동되게 함과 아울러 하반부(B)에 배열된 k개의 게이트 라인들(GL(k+1)~GL2k)도 수직 동기 신호의 반주기의 기간마다 상반부(A) 상의 k개의 게이트 라인들(GL1~GLk)과 동기되게 순차적이고 배타적인 형태로 한 번씩 구동되게 한다. 타이밍 컨트롤러(108)에서 생성된 데이터 제어신호에 의하여, 제1 데이터 드라이버(106A)는 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인들(GL1~GLk) 중 어느 하나가 인에이블 될 때마다 1 라인 분의 데이터 전압들을 상측 데이터 라인들(UDL1~UDLm)에 공급하고, 제2 데이터 드라이버(106B)도 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인들(GL(k+1)~GL2k)중 어느 하나가 이네이블 될 때마다 1 라인 분의 데이터 전압들을 하측 데이터 라인들(LDL1~LDLm)에 공급한다.
또한, 타이밍 컨트롤러(108)는 외부의 시스템 측으로부터 공급된 프레임 단위로 구분된 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 1 라인 분의 단위로 정렬하여 매 수평 동기 신호의 주기마다 제 1 및 제 2 데이터 드라이버(106A,106B) 각각에 1 라인 분씩의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 공급한다. 이에 따라, 제1 및 제2 데이터 드라이버(106A, 106B)는, 매 수평 동기 신호의 주기마다 타이밍 컨트롤러(108)로부터의 1 라인 분씩의 적색(R), 녹색(G), 청색(B) 화소 데이터를 아날로그 신호의 형태의 데이터 전압으로 변환한다. 제1 데이터 드라이버(106A)에 의하여 변환된 1 라인 분의 데이터 전압들과 제2 데이터 드라이버(106B)에 의하여 변환된 1 라인 분의 데이터 전압들은 동시에 대응한 상측 및 하측 데이터 라인들(UDL1~UDLm,LDL1~LDLm)에 동시에 공급된다.
데이터 변환부(110)는 외부의 시스템으로부터 타이밍 컨트롤러(108)에 공급될 프레임 단위의 화소 데이터의 프레임 주파수를 변환한다. 외부의 시스템으로부터 데이터 변환부(110)에 공급되는 프레임 단위의 화소 데이터는 제1 정수의 프레임 주파수(예를 들면, 60Hz)를 가지게 반면, 데이터 변환부(110)에서 출력되는 프레임 단위의 변환된 화소 데이터는 제1 정수의 배수에 해당하는 제2 정수의 프레임 주파수(예를 들면, 120Hz)를 가진다. 다시 말하여, 데이터 변환부(110)는 외부의 시스템으로부터의 화소 데이터의 프레임 주파수가 2배로 채배시킨다. 이를 위하여, 데이터 변환부(110)는 외부의 시스템으로부터의 프레임 단위의 화소 데이터로부터 간삽될 수 있는 프레임 단위의 보간 화소 데이터를 생성하고 이 프레임 단위의 보간 화소 데이터를 외부의 시스템으로부터의 프레임 단위의 원래 화소 데이터 사이에 배열시켜 2배 체배된 프레임 주파수의 변환된 화소 데이터를 타이밍 컨트롤러(108)에 공급한다. 이 결과, 타이밍 컨트롤러(108)은 게이트 드라이버(104)와 제1 및 제2 데이터 드라이버(106A,106B)를 제어하여 액정 패널(102)가 원래의 프레임 주파수(예를 들면, 60Hz) 보다 2배 높은 프레임 주파수(예를 들면, 120Hz)로 구동되게 한다.
백라이트 유니트(112)은 액정 패널(102)의 하부에 수직 방향으로 나란하게 배열된 제1 내지 제8 램프(113A~113H)를 포함한다. 제1 내지 제4 램프(113A~113D)은 액정 패널(102)의 상반부(A)에 대응하게 배열된 반면, 제5 내지 제8 램프(113E~113H)는 액정 패널(102)의 하반부(B)에 대응하게 배열된다. 제1 내지 제4 램프(113A~113D)는 액정 패널(102)의 상반부를 4분할하여 각각 대응된 분할 구역 (즉, 제1~4 서브-영역(A1~A4))에 광을 조사한다. 예를 들면, 제1 램프(113A)는 액정 패널(102)의 상반부(A) 중 최상부의 분할 구역(A1)에 광을 조사하고 제4 램프(113D)는 액정 패널(102)의 상반부(A) 중 최하부의 분할 구역(A4)에 광을 조사한다. 비슷하게, 제5 내지 제8 램프(113E~113H)도 액정 패널(102)의 하반부(B)를 4분할하여 각각 대응된 분할 구역(즉, 제1~4 서브-영역(B1~B4))에 광을 조사한다. 다시 말하면, 제5 램프(113E)는 액정 패널(102)의 하반부(B) 중 최상부의 분할 구역(B1)에 광을 조사하고 제8 램프(113H)는 액정 패널(102)의 하반부(B) 중 최하부의 분할 구역(B4)에 광을 조사한다.
백라이트 유니트(112)에는 타이밍 컨트롤러(108)에 공통적으로 접속된 제1 내지 제4 램프 구동부(115A~115D)가 포함되어 있다. 제1 내지 제4 램프 구동부(115A~115D) 각각은 액정 패널(102)의 상반부(A)에 대응되는 램프들(113A~113D) 중 하나와 액정 패널(102)의 하반부(B)에 대응하는 램프들(113E~113H) 중 하나가 동시에 소등되었다가 점등되게(또는 점등되었다가 소등되게) 구동한다. 제1 내지 제4 램프 구동부(115A~115D)는, 타이밍 컨트롤러(108)로부터의 램프 제어 신호에 응답하여, 수직 동기 신호의 절반의 기간마다 점등 기간이 일정 기간 이상 쉬프트되는 형태로 액정 패널(102)의 상반부(A)에 대응하게 배열된 제1 내지 제4 램프들(113A~113D)을 순차적으로 한번씩 점등시킨다. 램프들의 점등 기간들 사이에서 나타나는 쉬프트 기간은 각 램프들(113A~113D)에 대응하는 분할 구역(A1~A4) 상의 액정셀들이 데이터 전압을 충전하는 기간 과 같거나 길게 될 것이다. 이와 동시에, 제1 내지 제4 램프 구동부(115A~115D)는 액정 패널(102)의 하반부(B)에 대응하 게 배열된 제5 내지 제8 램프들(113E~113H)를 대응하는 제1 내지 제4 램프(113A~113D)와 동기되는 형태로 순차적으로 한번씩 점등시킨다. 이에 따라, 제5 내지 제8 램프들(113E~113H)도 점등기간이 일정 기간씩 쉬프트되는 형태로 순차적으로 점등된다. 또한, 제1 내지 제4 램프들(113A~113D) 또는 제5 내지 제8 램프들(113E~113H)의 턴-온 기간들 사이에는 차이가 있을 수 있다. 다시 말하여, 제1 내지 제4 램프 드라이버들(115A~115D)에서 발생되는 램프 구동 전압들중 적어도 하나 이상은 다른 램프 구동 전압들과 다른 충격 계수(Duty Cycle)를 가질 수 있다.
실제로, 제1 램프 구동부(115A)는, 타이밍 컨트롤러(108)로부터의 램프 제어 신호에 응답하여, 절반의 프레임 기간마다(또는 절반의 수직 동기 신호의 기간마다) 액정 패널(102)의 상반부(A)의 최상부 분할 구역(A1)에 대응하는 제1 램프(113A)와 액정 패널(102)의 하반부(B)의 최상부 분할 구역(B1)에 대응하는 제5 램프(113E)를 동시에 한번 소등시켰다가 점등시킨다. 제1 램프 구동부(115)는, 액정 패널(102)의 상반부(A) 및 하반부(B)의 최상부 분할 영역들(A1,B1) 상의 액정셀들이 데이터 전압을 충전하는 기간(도 3의 DW113AE에서의 고전위 표시 기간) 또는 그를 포함한 전후 일정기간(도 3의 LE112AE에서의 저전위 표시 기간) 제1 및 제5 램프(113A,113E)를 소등시킨다. 반면에 액정 패널(102)의 상반부(A) 및 하반부(B)의 최상부 분할 영역들(A1,B1) 상의 액정셀들이 충전된 데이터 전압을 유지하는 기간(즉, 도 3의 DW113AE에서의 저전위 표시 기간)에는, 제1 램프 구동부(115A)는 제1 및 제5 램프(113A,113E)를 일정한 기간(즉, 도 3의 LE113AE에서의 고전위 표시 기간) 점등시킨다.
제2 램프 구동부(115B)도, 타이밍 컨트롤러(108)로부터의 램프 제어신호에 응답하여, 절반의 프레임 기간마다(또는 절반의 수직 동기 신호의 기간마다) 액정 패널(102)의 상반부(A)의 차상부 분할 구역(A2) 및 하반부(B)의 차상부 분할 구역(B2)에 각각 대응하는 제2 및 제6 램프(113B,113F)를 동시에 한번 소등시켰다가 점등시킨다. 액정 패널(102)의 상반부(A) 및 하반부(B)의 차상부 분할 영역들(A2,B2) 상의 액정셀들이 데이터 전압을 충전하는 기간(즉, 도 3의 DW113BF에서의 고전위 기간) 또는 그를 포함한 전후 일정한 기간(즉, 도 3의 LE112BF에서의 저전위 표시 구간)에는, 제2 램프 구동부(115B)는 제2 및 제6 램프(113B,113F)를 소등시킨다. 반면에 액정 패널(102)의 상반부(A) 및 하반부(B)의 차상부 분할 영역들(A2,B2) 상의 액정셀들이 충전된 데이터 전압을 유지하는 기간에는, 제2 램프 구동부(115B)는 일정한 기간(즉, 도 3의 LE113BF에서의 고전위 표시 기간)에는 제2 및 제6 램프(113B,113F)를 점등시킨다.
제3 램프 구동부(115C)는, 타이밍 컨트롤러(108)로부터의 램프 제어신호에 응답하여, 절반의 프레임 기간마다(또는 절반의 수직 동기 신호의 기간마다) 액정 패널(102)의 상반부(A)의 차하부 분할 구역(A3) 및 하반부(B)의 차하부 분할 구역(B3)에 각각 대응하는 제3 및 제7 램프(113C,113G)를 동시에 한번 소등시켰다가 점등시킨다. 액정 패널(102)의 상반부(A) 및 하반부(B)의 차하부 분할 영역들(A3,B3) 상의 액정셀들이 데이터 전압을 충전하는 기간(즉, 도 3의 DW113CG에서의 고전위 기간) 또는 그를 포함한 전후 일정한 기간(즉, 도 3의 LE112BF에서의 저전위 표시 구간)에는, 제3 램프 구동부(115C)는 제3 및 제7 램프(113C,113G)를 소 등시킨다. 반면에 액정 패널(102)의 상반부(A) 및 하반부(B)의 차하부 분할 영역들(A3,B3) 상의 액정셀들이 충전된 데이터 전압을 유지하는 기간에는, 제3 램프 구동부(115C)는 일정한 기간(즉, 도 3의 LE113CG에서의 고전위 표시 기간)에서는 제3 및 제7 램프(113C,113G)를 점등시킨다.
제4 램프 구동부(115D)는, 타이밍 컨트롤러(108)로부터의 램프 제어 신호에 응답하여, 절반의 프레임 기간마다(또는 절반의 수직 동기 신호의 기간마다) 액정 패널(102)의 상반부(A)의 최하부 분할 구역(A4)에 대응하는 제4 램프(113D)와 액정 패널(102)의 하반부(B)의 최하부 분할 구역(B4)에 대응하는 제8 램프(113H)를 동시에 한번 소등시켰다가 점등시킨다. 제4 램프 구동부(115D)는, 액정 패널(102)의 상반부(A) 및 하반부(B)의 최하부 분할 영역들(A4,B4) 상의 액정셀들이 데이터 전압을 충전하는 기간(도 3의 DW113DH에서의 고전위 표시 기간) 또는 그를 포함한 전후 일정기간(도 3의 LE112DH에서의 저전위 표시 기간)에는 제4 및 제8 램프(113D,113H)를 소등시킨다. 반면에 액정 패널(102)의 상반부(A) 및 하반부(B)의 최하부 분할 영역들(A4,B4) 상의 액정셀들이 충전된 데이터 전압을 유지하는 기간(즉, 도 3의 DW113DH에서의 저전위 표시 기간)에는, 제4 램프 구동부(115D)는 제4 및 제8 램프(113D,113H)를 일정한 기간(즉, 도 3의 LE113DH에서의 고전위 표시 기간) 점등시킨다.
이렇게 타이밍 컨트롤러(108)의 제어를 받는 제1 내지 제4 램프 구동부(115A 내지 115D)는, 도 3에서의 타이밍도에서와 같이 액정 패널(102)의 상반부(A) 상의 액정 셀들(Clc)과 하반부(B) 상의 액정 셀들(Clc)에 동시에 데이터 전 압이 한 번씩 기입되는 변환된 하나의 프레임 기간마다 액정 패널(102)의 상반부(A)에 대응하는 제1 내지 제4 램프들(113A~113D)과 액정 패널(102)의 하반부(B)에 대응하는 제5 내지 제8 램프들(113E~113H)이 동기되는 형태로 순차적으로 점멸시킨다. 다시 말하여, 외부의 시스템에서 발생된 비디오 데이터의 프레임 주파수(예를 들면, 60Hz의 제1 프레임 주파수) 보다 2배 높은 주파수(예를 들면, 120Hz의 제2 주파수)의 프레임마다 비디오 데이터와 흑레벨 데이터가 교대되는 형태로 액정 패널(102) 상에 한번씩 표시되게 한다. 이에 따라, 본 발명의 제1 실시 예에 따른 액정 표시 장치는 화상의 변화에 상응하는 속도로 비디오 데이터에 응답할 수 있다. 또한, 본 발명의 제1 실시 예에 따른 액정 표시 장치에서는, 동화상이 표시되는 경우에도 모션 블러링 현상이 일어나지 않게 되어 화상의 불선명이나 잔상 현상으로 시인되는 화상의 열화가 나타나지 않게 된다. 이 결과, 본 발명의 제1 실시 예에 따른 액정 표시 장치에서는 향상된 화질의 화상이 표시될 수 있다.
이에 더하여, 상반부의 서브 영역에 대응된 램프와 하반부의 서브-영역에 대응된 램프가 하나의 램프 구동부에 의해 점멸된다. 이에 따라, 본 발명의 제6 실시 예에 따른 액정 표시 장치에서는 램프의 구동하기 위한 회로의 구성이 간소화될 수 있다.
도 4는 본 발명의 제2 실시 예에 따른 액정표시장치를 개략적으로 설명하는 블럭도이다. 도 4를 참조하면, 본 발명의 제2 실시 예에 따른 액정표시장치는 액정패널(202) 상의 복수의 좌측 게이트 라인들(LGL1~LGL2k) 구동하기 위한 제1 게이트 드라이버(204A), 액정 패널(202) 상의 복수의 우측의 게이트 라인 들(RGL1~RGL2k)를 구동하기 위한 제2 게이트 드라이버(204B), 및 액정 패널(202) 상의 복수의 데이터 라인들(DL1~DL2j)을 구동하기 위한 데이터 드라이버(206)를 포함한다.
복수의 좌측 게이트 라인들(LGL1~LGL2k)은 수평 방향으로 배열된 j 개의 데이터 라인(DL1~DLj)과 교차하게 액정 패널(202)의 좌반부(C)에 배열된다. 복수의 우측 게이트 라인들(RGL1~RGL2k)은 수평 방향으로 배열된 j 개의 데이터 라인(DL(j+1)~GL2j)과 교차하게 액정 패널(202)의 우반부(D)에 배열된다. 복수의 데이터 라인(DL1~DL2j)와 복수의 좌측 및 우측 게이트 라인들(LGL1~LGL2k,RGL1~RGL2k)과의 교차부들 각각에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 대응하는 게이트 라인(GL) 상의 스캔 신호에 응답하여 대응하는 데이터 라인(DL)으로부터 공통 전압 라인(Vcom)에 접속된 액정 셀(Clc)에 공급될 데이터 전압을 절환한다. 액정패널(202)을 구성하는 액정셀들(Clc) 각각은 데이터 라인(DL)으로부터의 데이터 전압과 기준전압인 공통전압(Vcom) 간의 전위차에 응답하여 투과될 광량을 조절한다.
제1 게이트 드라이버(204A)는, 게이트 제어신호에 응답하여, 1 수직 동기 신호의 기간마다(즉, 프레임 기간마다) 액정 패널(202)의 좌반부(C) 상의 복수의 좌측 게이트라인(LGL1~LGL2k)에 각각에 공급될 스캔신호들을 발생한다. 제1 게이트 드라이버(204A)에서 발생된 스캔신호들은, 액정 패널(202)의 좌반부(C)에 배열된 2k개의 게이트 라인(LGL1~GL2k)이 1 수직 동기 신호의 기간마다(즉, 프레임 기간마다) 순차적이고 배타적인 형태로 한번씩 이네이블되게 한다. 이에 따라, 액정 패널(202)의 좌반부(C) 상의 2k개의 게이트 라인(LGL1~LGL2k)에 공급될 2k개의 스캔신호는 쉬프트된 게이트 하이 전압(VGH)의 펄스를 서로 배타적으로 가지게 된다. 스캔신호에 포함된 게이트 하이 전압(VGH)의 펄스는 1 수평 동기 신호의 주기에 해당하는 폭을 가진다.
제2 게이트 드라이버(204B)도, 게이트 제어신호에 응답하여, 1 수직 동기 신호의 기간마다(즉, 프레임 기간마다) 액정 패널(202)의 우반부(D) 상의 복수의 우측 게이트라인(RGL1~RGL2k)에 각각에 공급될 스캔신호들을 발생한다. 제2 게이트 드라이버(204B)에서 발생된 스캔신호들도, 1 수직 동기 신호의 기간마다(즉, 프레임 기간마다) 액정 패널(202)의 우반부(D)에 배열된 2k개의 우측 게이트 라인(RGL1~RGL2k)이 순차적이고 배타적인 형태로 한번씩 이네이블 되게 한다. 제2 게이트 드라이버(204B)에서 발생되는 2k 개의 스캔신호들 각각은 제1 게이트 드라이버(204A)에서 발생된 2k개의 스캔신호와 동일한 파형을 가진다. 따라서, 액정 패널(202)의 우반부(D) 상의 우측 게이트 라인들(RGL1~RGL2k) 각각은 액정 패널(202)의 좌반부(C) 상의 대응하는 좌측 게이트 라인(LGL)과 동시에 이네이블 또는 디스에이블 된다.
데이터 드라이버(206)는, 데이터 제어신호에 응답하여, 수평 동기 신호의 주기마다 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 아날로그 신호 형태의 데이터 전압을 변환하고 그 변환된 1 라인 분의 데이터 전압을 액정 패널(202) 상에 배열된 복수의 데이터 라인(DL1~DL2j)에 공급한다. 데이터 드라이버(206)는 액정 패널(202) 상의 2k 쌍의 좌측 및 우측 게이트 라인 들(LGL1~LGL2k,RGL1~RGL2k)이 한 쌍씩 순차적으로 이네이블 될 때마다(즉, 1 수평 동기 신호의 주기마다) 1 라인 분의 데이터 전압을 출력한다. 한 쌍의 스캔신호에 포함된 게이트 하이 전압(VGH)의 펄스들에 의하여, 액정 패널(202) 상의 2k 쌍의 좌측 및 우측 게이트 라인(LGL1~GL2k,RGL1~RGL2k) 중 어느 한 쌍의 좌측 및 우측의 게이트 라인(LGL,RGL)이 이네이블되면, 그 쌍의 좌측 및 우측 게이트 라인(LGL,RGL)에 접속된 박막 트랜지스터(TFT)는 턴-온 되어 대응하는 데이터 라인(DL)로부터의 데이터 전압을 대응하는 액정셀(Clc) 쪽으로 전송한다. 한 쌍의 스캔신호들이 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이하면, 턴-온 상태에 있던 액정 패널(202) 상의 박막 트랜지스터(TFT)는 턴-오프 되어 대응하는 데이터 라인(DL)로부터 대응하는 액정셀(Clc)을 전기적으로 분리시킨다. 액정셀(Clc)은 대응하는 박막 트랜지스터(TFT)가 턴-온된 기간에 대응하는 데이터 라인(DL)로부터의 데이터 전압을 충전하여 그 충전된 데이터 전압을 대응하는 박막 트랜지스터(TFT)가 다시 턴-온 될 때까지 유지한다.
이들 게이트 드라이버(104)와 제1 및 제2 데이터 드라이버(106A,106B)에 의하여, 프레임 주기마다(즉, 수직 동기 신호의 주기마다) 액정 패널(102) 상의 액정셀들 각각에 데이터 전압이 한번씩 기록된다.
도 4의 액정 표시 장치는 제1 및 제2 게이트 드라이버(204A,204B)와 데이터 드라이버(206)를 제어하는 타이밍 컨트롤러(208) 그리고 액정 패널(202)에 광을 조사하기 위한 백라이트 유니트(210)를 포함한다. 타이밍 컨트롤러(208)는, 도시되지 않은 시스템(예를 들면, 컴퓨터 시스템의 그래픽 모듈 또는 텔레비전 수신기의 복조 모듈)으로부터 공급된 수직 및 수평동기신호(Vsync,Hsync)와 데이터 이네이블(DE) 신호 및 클럭 신호를 이용하여, 제1 및 제2 게이트 드라이버(204A,204B)를 제어하기 위한 게이트 제어신호와 데이터 드라이버(206)를 제어하는 데이터 제어신호를 생성한다. 타이밍 컨트롤러(208)에서 발생된 게이트 제어신호는 제1 및 제2 게이트 드라이버(204A,204B)가 수직 동기 신호의 주기마다(즉, 프레임 주기마다) 액정 패널(202) 상의 좌반부(C) 및 우반부(D)에 서로 대응하게 배열된 2k 쌍의 좌측 및 우측 게이트 라인들(LGL1~LGL2k,RGL1~RGL2k)을 한 쌍씩 순차적이고 배타적인 형태로 한 번씩 순차적으로 구동하게 한다. 타이밍 컨트롤러(208)에서 생성된 데이터 제어신호에 의하여, 데이터 드라이버(206)는 2k 쌍의 좌측 및 우측 게이트 라인들(LGL1~LGL2k,RGL1~RGL2k) 중 어느 한 쌍의 좌측 및 우측의 게이트 라인이 이네이블 될 때마다 1 라인 분씩의 데이터 전압을 데이터 라인들(DL1~DL2j)에 공급한다.
또한, 타이밍 컨트롤러(208)는 외부의 시스템 측으로부터 공급된 프레임 단위로 구분된 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 1 라인 분의 단위로 정렬하여 매 수평 동기 신호의 주기마다 데이터 드라이버(206) 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 공급한다. 이에 따라, 데이터 드라이버(206)는 타이밍 컨트롤러(208)로부터의 1 라인 분의 적색(R), 녹색(G), 청색(B) 화소 데이터를 아날로그 신호의 형태의 데이터 전압으로 변환한다. 데이터 드라이버(206)에 의하여 변환된 1 라인 분의 데이터 전압들은 복수의 데이터 라인들(DL1~DL2j)에 동시에 공급된다.
백라이트 유니트(210)은 액정 패널(202)의 하부에 수직 방향으로 나란하게 배열된 제1 내지 제8 램프(213A~213H)를 포함한다. 제1 내지 제4 램프(213A~213D)은 액정 패널(202)의 상반부(A)에 대응하게 배열된 반면, 제5 내지 제8 램프(213E~213H)는 액정 패널(202)의 하반부(B)에 대응하게 배열된다. 제1 내지 제4 램프(213A~213D)는 액정 패널(202)의 상반부(A)를 4분할하여 각각 대응된 분할 구역(즉, 제1~4 서브-영역(A1~A4))에 광을 조사한다. 예를 들면, 제1 램프(213A)는 액정 패널(202)의 상반부(A) 중 최상부의 분할 구역(A1)에 광을 조사하고 제4 램프(213D)는 액정 패널(202)의 상반부(A) 중 최하부의 분할 구역(A4)에 광을 조사한다. 비슷하게, 제5 내지 제8 램프(213E~213H)도 액정 패널(202)의 하반부(B)를 4분할하여 각각 대응된 분할 구역(즉, 제1~4 서브-영역(B1~B4))에 광을 조사한다. 다시 말하면, 제5 램프(213E)는 액정 패널(202)의 하반부(B) 중 최상부의 분할 구역(B1)에 광을 조사하고 제8 램프(213H)는 액정 패널(202)의 하반부(B) 중 최하부의 분할 구역(B4)에 광을 조사한다.
백라이트 유니트(210)에는 타이밍 컨트롤러(208)에 공통적으로 접속된 제1 내지 제4 램프 구동부(215A~215D)가 포함되어 있다. 제1 내지 제4 램프 구동부(215A~215D) 각각은 액정 패널(202)의 상반부(A)에 대응되는 램프들(213A~213D) 중 하나와 액정 패널(202)의 하반부(B)에 대응하는 램프들(213E~213H) 중 하나가 동시에 2회 소등되었다가 점등되게 구동한다. 제1 내지 제4 램프 구동부(215A~215D)는, 타이밍 컨트롤러(208)로부터의 램프 제어 신호에 응답하여, 수직 동기 신호의 절반의 기간마다(즉, 절반의 프레임 기간마다) 점등 기간이 일정 기간 씩 쉬프트된 형태로 액정 패널(202)의 상반부(A)에 대응하게 배열된 제1 내지 제4 램프들(213A~213D)을 순차적으로 한 번씩 점등시킨다. 램프들의 점등 기간들 사이에서 나타나는 쉬프트 기간은 각 램프들(213A~213D)에 대응하는 분할 구역(A1~A4) 상의 액정셀들이 데이터 전압을 충전하는 기간에 해당한다. 이와 동시에, 제1 내지 제4 램프 구동부(215A~215D)는 액정 패널(202)의 하반부(B)에 대응하게 배열된 제5 내지 제8 램프들(213E~213H)를 제1 내지 제4 램프(213A~213D) 각각과 동시에 점등시킨다. 이에 따라, 제5 내지 제8 램프들(213E~213H)도 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 점등기간이 일정 기간씩 쉬프트되는 형태로 순차적으로 한 번씩 점등된다. 또한, 제1 내지 제4 램프들(213A~213D) 또는 제5 내지 제8 램프들(213E~213H)의 턴-온 기간들 사이에는 차이가 있을 수 있다. 이에 따라, 제1 내지 제4 램프 드라이버들(215A~215D)에서 발생되는 램프 구동 전압들 중 적어도 하나 이상은 다른 램프 구동 전압들과 다른 충격 계수(Duty Cycle)를 가진다.
실제로, 제1 램프 구동부(215A)는, 타이밍 컨트롤러(208)로부터의 램프 제어 신호에 응답하여, 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 액정 패널(202)의 상반부(A)의 최상부 분할 구역(A1)에 대응하는 제1 램프(213A)와 액정 패널(102)의 하반부(B)의 최상부 분할 구역(B1)에 대응하는 제5 램프(213E)를 동시에 한번 소등시켰다가 점등시킨다. 제1 램프 구동부(215A)는, 액정 패널(202)의 상반부(A) 및 하반부(B)의 최상부 분할 영역들(A1,B1) 상의 액정셀들이 데이터 전압을 충전하는 기간들(도 5의 DW213A 및 DW213E에서의 고전위 표 시 기간들) 또는 그들를 포함한 전후 일정기간(도 5의 LE213AE에서의 저전위 표시 기간들)에서 제1 및 제5 램프(213A,213E)를 소등시킨다. 반면에 액정 패널(202)의 상반부(A) 및 하반부(B)의 최상부 분할 영역들(A1,B1) 상의 액정셀들이 충전된 데이터 전압을 유지하는 기간(도 5의 DW213A 및 DW213E에서의 저전위 표기 기간들)에는, 제1 램프 구동부(115A)는 제1 및 제5 램프(213A,213E)를 일정한 기간(즉, 도 5의 LE213AE에서의 고전위 표시 기간) 동안 점등시킨다.
제2 램프 구동부(215B)도, 타이밍 컨트롤러(208)로부터의 램프 제어신호에 응답하여, 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 액정 패널(202)의 상반부(A)의 차상부 분할 구역(A2) 및 하반부(B)의 차상부 분할 구역(B2)에 각각 대응하는 제2 및 제6 램프(213B,213F)를 동시에 한 번씩 소등시켰다가 점등시킨다. 액정 패널(202)의 상반부(A) 및 하반부(B)의 차상부 분할 영역들(A2,B2) 상의 액정셀들이 데이터 전압을 충전하는 기간(즉, 도 5의 DW213B 및 DW213F에서의 고전위 기간들) 또는 그를 포함한 전후 일정한 기간(즉, 도 5의 LE212BF에서의 저전위 표시 구간들)에, 제2 램프 구동부(215B)는 제2 및 제6 램프(213B,213F)를 소등시킨다. 반면에 액정 패널(202)의 상반부(A) 및 하반부(B)의 차상부 분할 영역들(A2,B2) 상의 액정셀들이 충전된 데이터 전압을 유지하는 기간(즉, 도 5의 DW213B 및 DW213F에서의 저전위 표시 기간들)에서는, 제2 램프 구동부(215B)는 제2 및 제6 램프(213B,213F)를 일정한 기간(도 5의 LE213BF에서의 고전위 표시 기간) 동안 점등시킨다.
제3 램프 구동부(215C)는, 타이밍 컨트롤러(208)로부터의 램프 제어신호에 응답하여, 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 액정 패널(202)의 상반부(A)의 차하부 분할 구역(A3) 및 하반부(B)의 차하부 분할 구역(B3)에 각각 대응하는 제3 및 제7 램프(213C,213G)를 동시에 한번 소등시켰다가 점등시킨다. 액정 패널(202)의 상반부(A) 및 하반부(B)의 차하부 분할 영역들(A3,B3) 상의 액정셀들이 데이터 전압을 충전하는 기간들(즉, 도 5의 DW213C 및 DW213G에서의 고전위 표시 기간) 또는 그를 포함한 전후 일정한 기간(즉, 도 5의 LE112BF에서의 저전위 표시 구간)에서, 제3 램프 구동부(215C)는 제3 및 제7 램프(213C,213G)를 소등시킨다. 반면에 액정 패널(202)의 상반부(A) 및 하반부(B)의 차하부 분할 영역들(A3,B3) 상의 액정셀들이 충전된 데이터 전압을 유지하는 기간(도 5의 DW213C 및 DW213G에서의 저전위 표시 기간)에는, 제3 램프 구동부(215C)는 일정한 기간(즉, 도 5의 LE113CG에서의 고전위 표시 기간) 동안 제3 및 제7 램프(213C,213G)를 점등시킨다.
제4 램프 구동부(215D)는, 타이밍 컨트롤러(208)로부터의 램프 제어 신호에 응답하여, 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 액정 패널(202)의 상반부(A)의 최하부 분할 구역(A4)에 대응하는 제4 램프(213D)와 액정 패널(202)의 하반부(B)의 최하부 분할 구역(B4)에 대응하는 제8 램프(213H)를 동시에 한번 소등시켰다가 점등시킨다. 제4 램프 구동부(215D)는, 액정 패널(202)의 상반부(A) 및 하반부(B)의 최하부 분할 영역들(A4,B4) 상의 액정셀들이 데이터 전압을 충전하는 기간(도 5의 DW213D 및 DW213H에서의 고전위 표시 기간) 또는 그를 포함한 전후 일정기간(도 5의 LE112DH에서의 저전위 표시 기간)에 제4 및 제8 램 프(213D,213H)를 소등시킨다. 반면에 액정 패널(202)의 상반부(A) 및 하반부(B)의 최하부 분할 영역들(A4,B4) 상의 액정셀들이 충전된 데이터 전압을 유지하는 기간(즉, 도 5의 DW213D 및 DW213H에서의 저전위 표시 기간)에는, 제4 램프 구동부(215D)는 제4 및 제8 램프(213D,213H)를 일정한 기간(즉, 도 5의 LE113DH에서와 고전위 표시 기간) 동안 점등시킨다.
타이밍 컨트롤러(208)의 제어를 받는 제1 내지 제4 램프 구동부(215A 내지 215D)는, 도 5에서의 타이밍도에서와 같이 액정 패널(202) 상의 모든 액정 셀들(Clc)에 데이터 전압이 한 번씩 기입되는 하나의 프레임 기간에 액정 패널(202)의 상반부(A)에 대응하는 제1 내지 제4 램프들(213A~213D)과 액정 패널(202)의 하반부(B)에 대응하는 제5 내지 제8 램프들(213E~213H)이 동기되는 형태로 순차적으로 2회씩 점멸시킨다. 다시 말하여, 외부의 시스템에서 발생된 비디오 데이터의 프레임 주파수(예를 들면, 60Hz의 제1 프레임 주파수) 보다 2배 높은 주파수(예를 들면, 120Hz의 제2 프레임 주파수)의 프레임마다 비디오 데이터와 흑레벨 데이터가 교대되는 형태로 액정 패널(102) 상에 두 번씩 표시되게 한다. 이에 따라, 본 발명의 제2 실시 예에 따른 액정 표시 장치는 화상의 변화에 상응하는 속도로 비디오 데이터에 응답할 수 있다. 또한, 본 발명의 제2 실시 예에 따른 액정 표시 장치에서는, 동화상이 표시되는 경우에도 모션 블러링 현상이 일어나지 않게 되어 화상의 불선명이나 잔상 현상으로 시인되는 화상의 열화가 나타나지 않게 된다. 이 결과, 제2 실시 예에 따른 액정 표시 장치에서는 향상된 화질의 화상이 표시될 수 있다.
이에 더하여, 상반부의 서브 영역에 대응된 램프와 하반부의 서브-영역에 대응된 램프가 하나의 램프 구동부에 의해 점멸된다. 이에 따라, 본 발명의 제2 실시 예에 따른 액정 표시 장치에서는 램프의 구동하기 위한 회로의 구성이 간소화될 수 있다.
나아가, 본 발명의 제2 실시 예에 따른 액정 표시 장치에서는, 1 라인 분의 박막 트랜지스터(TFT)을 이네이블시키기 위한 게이트 라인이 좌측 및 우측의 게이트 라인들로 분리되어 개별적으로 구동된다. 이에 따라, 게이트 라인에서의 스캔 신호의 전파 지연 시간이 짧아진다. 이 결과, 본 발명의 제2 실시 예에 따른 액정 표시 장치는 화상의 변화에 신속하게 응답할 수 있어 화질을 좀 더 향상시킬 수 있다.
도 6은 본 발명의 제 3 실시 예에 따른 LOG(Line On Glass) 액정표시장치를 개략적으로 도시하는 도면이다. 도 6에 도시된 바와 같이, 본 발명에 따른 액정표시장치는 화상을 표시하는 액정패널(302)과, 상기 액정패널(302)과 데이터 PCB(320) 사이에 접속되어진 복수개의 데이터 TCP(318a ~ 318c)들과, 상기 액정패널(302)의 일측 및 타측면에 구비된 복수의 게이트 TCP(316a ~ 316d)와, 상기 복수의 데이터 TCP(318a ~318c)들 각각에 실장되어진 복수의 데이터 드라이버 IC(306a ~ 306c)들과, 상기 복수의 게이트 TCP(316a ~ 316d) 각각에 실장되어진 복수의 게이트 드라이버 IC(304a ~ 304d)를 구비한다. 액정패널(302)은 투명한 절연기판으로 이루어진 하부기판(311) 및 상부기판(313)과 하부기판(311)과 상부기판(313) 사이에 주입된 액정(미도시)을 포함한다. 복수의 게이트 TCP(316a ~ 316d) 중 제 1 및 제 2 게이트 TCP(316a, 316b)는 액정패널(302)의 일측면에 구비 되어 있다. 제 1 및 제 2 게이트 TCP(316a, 316b) 상에 실장된 제 1 및 제 2 게이트 드라이버 IC(304a, 304b)들을 직렬로 접속시키기 위하여 상기 하부기판(311) 상에는 제 1 LOG형 신호라인군(314a)이 위치하게 된다. 복수의 게이트 TCP(316a ~ 316d) 중 제 3 및 제 4 게이트 TCP(316c, 316d)는 액정패널(302)의 타측면에 구비되어 있다. 제 3 및 제 4 게이트 TCP(316c, 316d) 상에 실장된 제 3 및 제 4 게이트 드라이버 IC(304c, 304d)들을 직렬로 접속시키기 위하여 하부기판(311) 상에는 제 2 LOG 형 신호라인군(314b)이 위치하게 된다.
액정패널(302)은 좌반부(C)에 수직 방향으로 배열된 복수의 좌측 게이트 라인(LGL1~LGL2k)과 우반부(D)에 좌측 게이트 라인들(LGL1~LGL2k)과 대응하게 배열되어진 복수의 우측 게이트 라인(RGL1~RGL2k)을 포함한다. 이들 좌측 게이트 라인들(LGL1~LGL2k)은 액정 패널(302)의 좌반부(C) 상에 수평 방향으로 배열된 j개의 데이터 라인(DL1~DLj)과 교차하고, 우측 게이트 라인들(RGL1~RGL2k)은 액정 패널(302)의 우반부(D)에 수평 방향으로 배열되어진 j개의 데이터 라인(DL(j+1)~DL2j)과 교차한다. 액정 패널(302)의 좌반부(C) 상의 좌측 게이트 라인들(LGL1~LGL2k)은 제 1 및 제 2 게이트 드라이버 IC(304a, 304b)에 의해 순차적으로 구동되고, 액정 패널(302)의 우반부(D) 상의 우측 게이트 라인들(RGL1~RGL2k)은 제3 및 제4 게이트 드라이버 IC(304c, 304d)에 의해 좌측 게이트 라인들(LGL1~LGL2k)과 각각 동기되는 형태로 순차적으로 구동된다. 데이터 라인들(DL1~DL2j)은 서로 대응되는 한 쌍의 좌측 게이트 라인(LGL) 및 우측 게이트 라인(RGL)이 인에이블 될 때마다 모두 데이터 전압으로 충전된다. 다시 말하여, 액 정패널(302) 상에 배열된 게이트 라인들(LGL1~LGL2k, RGL1~ RGL2k)과 데이터라인(DL1~DL2j)은 도 4에 도시된 액정 패널(202) 상의 게이트 라인들(LGL1~LGL2k, RGL1~ RGL2k) 및 데이터라인(DL1~DL2j)과 동일한 형태로 구동된다. 이에 따라, 액정 패널(302) 및 그와 접속된 제1 내지 제4 게이트 드라이버 IC들(304a~304d) 및 제1 내지 제3 데이터 드라이버 IC들(306a~306c)은 도 4에 도시된 액정 패널(202), 제1 및 제2 게이트 드라이버(204A,204B) 그리고 데이터 드라이버(206)와 동일하게 구동된다. 따라서, 액정 패널(302) 및 그와 접속된 제1 내지 제4 게이트 드라이버 IC들(304a~304d) 및 제1 내지 제3 데이터 드라이버 IC들(306a~306c)에 대한 상세한 설명은 생략된다.
도 6의 LOG 타입의 액정 표시 장치는 액정 패널(302)의 하부에 수직 방향으로 나란하게 배열된 제1 내지 제8 램프(213A~213H); 데이터 PCB(320)에 탑재된 타이밍 컨트롤러(308) 및 램프 구동부(215)를 포함한다. 제1 내지 제4 램프(213A~213D)은 액정 패널(302)의 상반부(A)에 대응하게 배열된 반면, 제5 내지 제8 램프(213E~213H)는 액정 패널(302)의 하반부(B)에 대응하게 배열된다. 제1 내지 제4 램프(213A~213D)는 액정 패널(302)의 상반부(A)를 4분할하여 각각 대응된 분할 구역(즉, 제1~4 서브-영역(A1~A4))에 광을 조사한다. 예를 들면, 제1 램프(213A)는 액정 패널(302)의 상반부(A) 중 최상부의 분할 구역(A1)에 광을 조사하고 제4 램프(213D)는 액정 패널(302)의 상반부(A) 중 최하부의 분할 구역(A4)에 광을 조사한다. 비슷하게, 제5 내지 제8 램프(213E~213H)도 액정 패널(302)의 하반부(B)를 4분할하여 각각 대응된 분할 구역(즉, 제1~제4 서브-영역(B1~B4))에 광을 조사한다. 다시 말하면, 제5 램프(213E)는 액정 패널(202)의 하반부(B) 중 최상부의 분할 구역(B1)에 광을 조사하고 제8 램프(213H)는 액정 패널(302)의 하반부(B) 중 최하부의 분할 구역(B4)에 광을 조사한다.
램프 구동부(215)는, 타이밍 컨트롤러(308)로부터의 램프 제어 신호에 응답하여, 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 액정 패널(302)의 상반부(A)에 대응되는 램프들 (213A~213D)와 액정 패널(302)의 하반부(B)에 대응하는 램프들(213E~213H)가 동시에 순차적으로 한 번씩 점멸되게 구동한다. 제1 내지 제4 램프들(213A~213D)은 점등 기간이 일정 기간씩 쉬프트되는 형태로 순차적으로 소등되었다가 점등된다. 제1 내지 제4 램프들(213A~213D)의 점등 기간들 사이에서 나타나는 쉬프트 기간은 각 램프들(213A~213D)에 대응하는 분할 구역(A1~A4) 상의 액정셀들이 데이터 전압을 충전하는 기간에 해당한다. 액정 패널(302)의 하반부(B)에 대응하게 배열된 제5 내지 제8 램프들(213E~213H)도 제1 내지 제4 램프(213A~213D) 각각과 동시에 점등되었다가 소등된다. 이에 따라, 제5 내지 제8 램프들(213E~213H)도 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 점등기간이 일부기간씩 쉬프트되는 형태로 순차적으로 한 번씩 점등된다. 이렇게 제1 내지 제8 램프들(213A~213H)을 구동하기 위하여, 램프 구동부(213)는 도 3에 도시된 제1 내지 제4 램프 구동부(215A~215D)를 포함한다. 이러한 램프 구동부(215) 및 제1내지 제8 램프들(213A~213H)는 도 4의 상세한 설명에 의하여 뒷받침되기 때문에, 램프 구동부(215) 및 제1내지 제8 램프들(213A~213H)에 대한 상세한 설명은 생략될 것이다.
타이밍 컨트롤러(308)은, 도 5에서의 타이밍도에서와 같이 하나의 프레임 마다, 액정 패널(302) 상의 모든 액정 셀들(Clc)에 데이터 전압이 라인 단위로 순차적으로 한 번씩 기입되게 게이트 드라이버 IC들(304a~304d) 및 데이터 드라이버 IC들(306a~306c)를 제어 함과 아울러 제1 내지 제8 램프들(213A~213H)가 두 번씩 점멸시키도록 램프 구동부(215)를 제어한다. 따라서, 타이밍 컨트롤러(308)은 도 4의 상세한 설명에 의하여 뒷받침되기 때문에, 타이밍 컨트롤러(308)에 대한 상세한 설명도 생략될 것이다.
이렇게 도 6의 LOG 타입의 액정 표시 장치는, 도 5에서의 타이밍도에서와 같이 액정 패널(302) 상의 모든 액정 셀들(Clc)에 데이터 전압이 한 번씩 기입되는 하나의 프레임 기간에 액정 패널(302)의 상반부(A)에 대응하는 제1 내지 제4 램프들(213A~213D)과 액정 패널(202)의 하반부(B)에 대응하는 제5 내지 제8 램프들(213E~213H)이 동기되는 형태로 순차적으로 2회씩 점멸시킨다. 다시 말하여, 외부의 시스템에서 발생된 비디오 데이터의 프레임 주파수(예를 들면, 60Hz의 제1 프레임 주파수) 보다 2배 높은 주파수(예를 들면, 120Hz의 제2 프레임 주파수)의 프레임마다 비디오 데이터와 흑레벨 데이터가 교대로 한 번씩 액정 패널(202) 상에 표시되게 한다. 이에 따라, 본 발명의 제3 실시 예에 따른 LOG 타입의 액정 표시 장치는 화상의 변화에 상응하는 속도로 비디오 데이터에 응답할 수 있다. 본 발명의 제3 실시 예에 따른 LOG 타입의 액정 표시 장치에서는, 동화상이 표시되는 경우에도 모션 블러링 현상이 일어나지 않게 되어 화상의 불선명이나 잔상 현상으로 시인되는 화상의 열화가 나타나지 않게 된다. 이 결과, 본 발명의 제3 실시 예에 따 른 액정 표시 장치에서는 향상된 화질의 화상이 표시될 수 있다.
또한, 상반부의 서브 영역에 대응된 램프와 하반부의 서브-영역에 대응된 램프가 하나의 램프 구동부에 의해 점멸된다. 이에 따라, 본 발명의 제3 실시 예에 따른 액정 표시 장치에서는 램프의 구동하기 위한 회로의 구성이 간소화될 수 있다.
나아가, 본 발명의 제3 실시 예에 따른 액정 표시 장치에서는, 1 라인 분의 박막 트랜지스터(TFT)을 이네이블시키기 위한 게이트 라인이 좌측 및 우측의 게이트 라인들로 분리되어 개별적으로 구동된다. 이에 따라, 게이트 라인에서의 스캔 신호의 전파 지연 시간이 짧아진다. 이 결과, 본 발명의 제3 실시 예에 따른 액정 표시 장치는 화상의 변화에 신속하게 응답할 수 있어 화질을 좀 더 향상시킬 수 있다.
도 7은 본 발명의 제4 실시 예에 따른 액정표시장치를 개략적으로 설명하는 블럭도이다. 도 7을 참조하면, 본 발명의 제4 실시 예에 따른 액정표시장치는 액정패널(402) 상의 복수의 게이트 라인들(GL1~GL2k) 구동하기 위한 게이트 드라이버(404), 액정 패널(402) 상의 복수의 데이터 라인들(DL1~DL2j)을 구동하기 위한 데이터 드라이버(406)를 포함한다.
복수의 게이트 라인들(GL1~GL2k)은 수평 방향으로 배열된 복수의 데이터 라인(DL1~DL2j)과 교차하게 액정 패널(402) 상에 배열된다. 복수의 데이터 라인(DL1~DL2j)과 복수의 게이트 라인들(GL1~GL2k)과의 교차부들 각각에는 스위칭 소자인 박막트랜지스터(TFT)가 형성된다. 박막 트랜지스터(TFT)는 대응하는 게이트 라인(GL) 상의 스캔 신호에 응답하여 대응하는 데이터 라인(DL)으로부터 공통 전압 라인(Vcom)에 접속된 액정 셀(Clc)에 공급될 데이터 전압을 절환한다. 액정패널(402)을 구성하는 액정셀들(Clc) 각각은 데이터 라인(DL)으로부터의 데이터 전압과 기준전압인 공통전압(Vcom) 간의 전위차에 응답하여 투과될 광량을 조절한다.
게이트 드라이버(404)는 타이밍 컨트롤러(408)로부터의 게이트 제어신호에 응답하여, 수직 동기 신호의 주기마다(즉, 프레임 기간마다) 액정 패널(402) 상의 복수의 게이트 라인(GL1~GL2k)에 각각에 공급될 스캔신호들을 발생한다. 게이트 드라이버(404)에서 발생된 스캔신호들은, 수직 동기 신호의 기간마다 액정 패널(402) 상의 2k개의 게이트 라인들(GL1~GL2k)이 순차적이고 배타적인 형태로 한 번씩 이네이블되게 한다. 이를 위하여, 액정 패널(402) 상의 2k개의 게이트 라인(GL1~GL2k)에 공급될 2k개의 스캔신호는 순차적으로 쉬프트된 게이트 하이 전압(VGH)의 펄스를 서로 배타적으로 가진다. 스캔신호에 포함된 게이트 하이 전압(VGH)의 펄스는 1 수평 동기 신호의 주기에 해당하는 폭을 가진다.
데이터 드라이버(406)는, 데이터 제어신호에 응답하여, 수평 동기 신호의 주기마다 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 아날로그 신호 형태의 데이터 전압을 변환하고 그 변환된 1 라인 분의 데이터 전압을 액정 패널(402) 상에 배열된 복수의 데이터 라인(DL1~DL2j)에 공급한다. 구체적으로는, 데이터 드라이버(406)는 액정 패널(402) 상의 2k 개의 게이트 라인들 (GL1~GL2k)이 순차적으로 이네이블 될 때마다(즉, 1 수평 동기 신호의 주기마다) 1 라인 분의 데이터 전압을 출력한다. 스캔신호에 포함된 게이트 하이 전압(VGH)의 펄스들에 의 하여, 액정 패널(402) 상의 게이트 라인(GL1~GL2k) 중 어느 한 게이트 라인(GL)이 이네이블되면, 그 게이트 라인(GL)에 접속된 박막 트랜지스터(TFT)는 턴-온 되어 대응하는 데이터 라인(DL)로부터의 데이터 전압을 대응하는 액정셀(Clc) 쪽으로 전송한다. 스캔신호가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이하면, 턴-온 상태에 있던 액정 패널(402) 상의 박막 트랜지스터(TFT)는 턴-오프 되어 대응하는 데이터 라인(DL)로부터 대응하는 액정셀(Clc)을 전기적으로 분리시킨다. 액정셀(Clc)은 대응하는 박막 트랜지스터(TFT)가 턴-온된 기간에 대응하는 데이터 라인(DL)로부터의 데이터 전압을 충전하여 그 충전된 데이터 전압을 대응하는 박막 트랜지스터(TFT)가 턴-온 될 때까지 유지한다.
이들 게이트 드라이버(404)와 데이터 드라이버(406)에 의하여, 프레임 주기마다(즉, 수직 동기 신호의 주기마다) 액정 패널(402) 상의 액정셀들 각각에 데이터 전압이 한 번씩 기록된다.
도 7의 액정 표시 장치는 게이트 드라이버(404)와 데이터 드라이버(406)를 제어하는 타이밍 컨트롤러(408) 그리고 액정 패널(402)에 광을 조사하기 위한 백라이트 유니트(410)를 포함한다. 타이밍 컨트롤러(408)는, 도시되지 않은 시스템(예를 들면, 컴퓨터 시스템의 그래픽 모듈 또는 텔레비전 수신기의 복조 모듈)으로부터 공급된 수직 및 수평동기신호(Vsync,Hsync)와 데이터 이네이블(DE) 신호 및 클럭 신호를 이용하여, 게이트 드라이버(404)를 제어하기 위한 게이트 제어신호와 데이터 드라이버(406)를 제어하는 데이터 제어신호를 생성한다. 타이밍 컨트롤러(408)에서 발생된 게이트 제어신호는 게이트 드라이버(404)가 수직 동기 신호 의 주기마다(즉, 프레임 기간마다) 액정 패널(402) 상의 2k 개의 게이트 라인들(GL1~GL2k)을 순차적이고 배타적인 형태로 한 번씩 구동하게 한다. 타이밍 컨트롤러(408)에서 생성된 데이터 제어신호에 의하여, 데이터 드라이버(406)는 수평 동기 신호의 주기마다 1 라인 분씩의 데이터 전압을 데이터 라인들(DL1~DL2j)에 공급한다.
또한, 타이밍 컨트롤러(408)는 외부의 시스템 측으로부터 공급된 프레임 단위로 구분된 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 1 라인 분의 단위로 정렬하여 매 수평 동기 신호의 주기마다 데이터 드라이버(406) 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 공급한다. 이에 따라, 데이터 드라이버(406)는 타이밍 컨트롤러(408)로부터의 1 라인 분의 적색(R), 녹색(G), 청색(B) 화소 데이터를 아날로그 신호의 형태의 데이터 전압으로 변환한다. 데이터 드라이버(406)에 의하여 변환된 1 라인 분의 데이터 전압들은 복수의 데이터 라인들(DL1~DL2j)에 동시에 공급된다.
백라이트 유니트(410)는 도 4에서의 백라이트 유니트(210)와 동일하게 구성된 제1 내지 제8 램프들(213A~213H)과 제1 내지 제4 램프 구동부(215A~215D)를 포함한다. 도 4에서와 동일하게, 제1 내지 제4 램프(213A~213D)은 액정 패널(402)의 상반부(A)에 대응하게 배열된 반면, 제5 내지 제8 램프(213E~213H)는 액정 패널(402)의 하반부(B)에 대응하게 배열된다. 제1 내지 제4 램프(213A~213D)는 액정 패널(402)의 상반부(A)를 4분할하여 각각 대응된 분할 구역(즉, 제1~4 서브-영역(A1~A4))에 광을 조사한다. 예를 들면, 제1 램프(213A)는 액정 패널(402)의 상 반부(A) 중 최상부의 분할 구역(A1)에 광을 조사하고 제4 램프(213D)는 액정 패널(402)의 상반부(A) 중 최하부의 분할 구역(A4)에 광을 조사한다. 비슷하게, 제5 내지 제8 램프(213E~213H)도 액정 패널(402)의 하반부(B)를 4분할하여 각각 대응된 분할 구역(즉, 제1~4 서브-영역(B1~B4))에 광을 조사한다. 다시 말하면, 제5 램프(213E)는 액정 패널(402)의 하반부(B) 중 최상부의 분할 구역(B1)에 광을 조사하고 제8 램프(213H)는 액정 패널(402)의 하반부(B) 중 최하부의 분할 구역(B4)에 광을 조사한다.
제1 내지 제4 램프 구동부(215A~215D) 각각은, 타이밍 컨트롤러(308)로부터의 램프 제어 신호에 응답하여, 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 액정 패널(402)의 상반부(A)에 대응되는 램프들 (213A~213D) 중 하나와 액정 패널(402)의 하반부(B)에 대응하는 램프들(213E~213H) 중 하나가 동시에 2회 소등시켰다가 점등시킨다. 제1 내지 제4 램프 구동부(215A~215D)는, 타이밍 컨트롤러(208)로부터의 램프 제어 신호에 응답하여, 수직 동기 신호의 절반의 기간마다(즉, 절반의 프레임 기간마다) 점등 기간이 일정 기간씩 쉬프트된 형태로 액정 패널(202)의 상반부(A)에 대응하게 배열된 제1 내지 제4 램프들(213A~213D)을 순차적으로 한 번씩 점등시킨다. 램프들의 점등 기간들 사이에서 나타나는 쉬프트 기간은 각 램프들(213A~213D)에 대응하는 분할 구역(A1~A4) 상의 액정셀들이 데이터 전압을 충전하는 기간에 해당한다. 이와 동시에, 제1 내지 제4 램프 구동부(215A~215D)는 액정 패널(202)의 하반부(B)에 대응하게 배열된 제5 내지 제8 램프들(213E~213H)를 제1 내지 제4 램프(213A~213D) 각각과 동시에 점등시킨다. 이 에 따라, 제5 내지 제8 램프들(213E~213H)도 절반의 수직 동기 신호의 주기마다(즉, 절반의 프레임 기간마다) 점등기간이 일정 기간씩 쉬프트되는 형태로 순차적으로 한 번씩 점등된다. 또한, 제1 내지 제4 램프들(213A~213D) 또는 제5 내지 제8 램프들(213E~213H)의 턴-온 기간들 사이에는 차이가 있을 수 있다. 이에 따라, 제1 내지 제4 램프 드라이버들(215A~215D)에서 발생되는 램프 구동 전압들 중 적어도 하나가 다른 램프 구동 전압과 다른 충격 계수를 가질 수 있다. 이러한 제1 내지 제4 램프 구동부(215A~215D) 및 제1 내지 제8 램프들(213A~213H)는 도 4의 상세한 설명에 의하여 뒷받침되기 때문에, 제1 내지 제4 램프 구동부(215A~215D) 및 제1내지 제8 램프들(213A~213H)에 대한 상세한 설명은 생략될 것이다.
이렇게 도 7의 액정 표시 장치는, 도 5에서의 타이밍도에서와 같이 액정 패널(402) 상의 모든 액정 셀들(Clc)에 데이터 전압이 한 번씩 기입되는 하나의 프레임 기간에 액정 패널(402)의 상반부(A)에 대응하는 제1 내지 제4 램프들(213A~213D)과 액정 패널(402)의 하반부(B)에 대응하는 제5 내지 제8 램프들(213E~213H)이 동기되는 형태로 순차적으로 2회씩 점멸시킨다. 다시 말하여, 외부의 시스템에서 발생된 비디오 데이터의 프레임 주파수(예를 들면, 60Hz의 제1 프레임 주파수) 보다 2배 높은 주파수(예를 들면, 120Hz의 제2 프레임 주파수)의 프레임마다 비디오 데이터와 흑레벨 데이터가 교번되는 형태로 한 번씩 액정 패널(402) 상에 표시된다. 이에 따라, 본 발명의 제4 실시 예에 따른 액정 표시 장치는 화상의 변화에 상응하는 속도로 비디오 데이터에 응답할 수 있다. 또한, 본 발명의 제4 실시 예에 따른 액정 표시 장치에서는, 동화상이 표시되는 경우에도 모 션 블러링 현상이 일어나지 않게 되어 화상의 불선명이나 잔상 현상으로 시인되는 화상의 열화가 나타나지 않게 된다. 이 결과, 본 발명의 제4 실시 예에 따른 액정 표시 장치는 향상된 화질의 화상을 표시할 수 있다.
또한, 상반부의 서브 영역에 대응된 램프와 하반부의 서브-영역에 대응된 램프가 하나의 램프 구동부에 의해 점멸된다. 이에 따라, 본 발명의 제4 실시 예에 따른 액정 표시 장치에서는 램프의 구동하기 위한 회로의 구성이 간소화될 수 있다.
도 8은 본 발명의 제5 실시 예에 따른 액정 표시 장치를 개략적으로 설명하는 도면이다. 도 8의 액정 표시 장치는 데이터 변환기(110)가 제거됨과 아울러 타이밍 컨트롤러(108)가 도시하지 않은 시스템(예를 들면, 컴퓨터 시스템의 그래픽 모듈 또는 텔레비전 수신기의 영상 복호 모듈)로부터 비디오 데이터를 직접 입력하는 것을 제외하고는 도 2의 액정 표시 장치와 동일한 구성을 가진다. 도 2와는 달리, 도 8의 액정 표시 장치에 포함된 액정 패널(102) 및 램프들(113A~113H)은 원래의 비디오 데이터의 프레임 주파수(예를 들면, 60 Hz)로 구동된다. 이에 더하여, 도 8의 액정 표시 장치에 포함된 액정 패널(102) 및 램프들(113A~113H)은 서로 다른 제1 및 제2 모드 중 어느 한 모드로 구동될 수 있다. 제1 구동 모드는 도 8의 액정 표시 장치가 도 9a 및 도 9a에 도시된 바와 같은 동작 타이밍에 따라 구동되게 하는 반면, 제2 구동 모드(편의상 "본 발명의 제6 실시 예"라 함)는 도 8의 액정 표시 장치가 도 10a 및 도 10b에 도시된 동작 타이밍에 따라 구동되게 한다. 따라서, 도 8의 액정 표시 장치는 구동 모드에 따라 상세하게 설명될 것이다.
도 9a를 참조하면, 게이트 드라이버(104)는 비디오 데이터의 프레임 기간마다(즉, 수직 동기 신호의 주기(1/60 Sec)마다) 액정 패널(102)의 상반부(A) 상의 게이트 라인들(GL1~GLk)을 순차적이고 배타적인 형태로 한 번씩 이네이블 시킨다. 아울러 게이트 드라이버(104)는, 액정 패널(102)의 상반부(A) 상의 게이트 라인들(GL1~GLk) 각각과 동기되게끔, 액정 패널(102)의 하반부(B) 상의 게이트 라인들(GL(k+1)~GL2k)도 순차적이고 배타적인 형태로 한 번씩 이네이블 시킨다. 예를 들면, 게이트 드라이버(104)에 의하여, 제1 게이트 라인(GL1) 및 제k+1 게이트 라인(GL(k+1)이 동시에 2 수평 동기 신호의 기간 동안 인에이블 된 후, 제2 게이트 라인(GL2) 및 제k+2 게이트 라인(GL(k+2)이 동시에 2 수평 동기 신호의 기간 동안 인에이블 되고, 이어서 제3 게이트 라인(GL3) 및 제k+3 게이트 라인(GLk+3)이 동시에 2 수평 동기 신호의 기간 동안 인에이블 된다. 이러한 형태로, 마지막 2 수평 동기 신호의 기간 동안에는 제k 게이트 라인(GLk) 및 제2k 게이트 라인(GL2k)가 동시에 인에이블 된다. 다시 말하여, 게이트 드라이버(104)는 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인들(GL1~GLk) 및 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인들(GL(k+1)~GL2k)의 k 쌍의 게이트 라인들이 한 쌍씩 그리고 2 수평 동기 신호의 기간씩 순차적이고 배타적으로 구동되게 한다. 이를 위하여, 게이트 드라이버(104)는 수직 동기 신호의 주기마다(프레임 기간마다) 도 9a에서와 같은 2k 개의 스캔 신호(SGL1~SGL2k)를 대응하는 액정 패널(102) 상의 2k 개의 게이트 라인들(GL1~GL2k)에 공급한다. 2k 개의 스캔 신호(SGL1~SGL2k)는 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인들(GL1~GLk)에 각각 공급되는 제1 그 룹의 스캔 신호들(SGL1~SGLk)과 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인들(GL(k+1)~GL2k)에 각각 공급될 제2 그룹의 스캔 신호들(SGL(k+1)~SGL2k)로 구분된다. 제1 그룹의 스캔 신호들(SGL1~SGLk) 각각은 대응되는 제2 그룹의 스캔 신호(SGL(k+1)~SGL2k)와 위상 및 폭이 동일한 게이트 하이 전압의 펄스를 가진다. 게이트 하이 전압의 펄스의 폭은 2 수평 동기 신호의 기간에 해당한다. 제1 그룹의 스캔 신호들(SGL) 각각에 포함된 게이트 하이 전압의 펄스는 액정 패널(102)의 상반부(A) 상의 게이트 라인(GL)이 아래 쪽으로 진행됨에 따라 자신의 폭 만큼(예를 들면, 두 개의 수평 동기 신호의 기간 만큼)씩 순차적으로 쉬프트된다. 마찬가지로, 제2 그룹의 스캔 신호들(SGL(k+1) 각각에 포함된 게이트 하이 전압의 펄스도 액정 패널(102)의 하반부(B) 상의 게이트 라인들이 아래 쪽으로 진행함에 따라 자신의 폭 만큼(예를 들면, 두 개의 수평 동기 신호의 기간 만큼)씩 순차적으로 쉬프트된다.
제1 데이터 드라이버(106A)는, 데이터 제어신호에 응답하여, 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 아날로그 신호 형태의 데이터 전압을 변환하고 그 변환된 1 라인 분의 데이터 전압을 액정 패널(102)의 상반부(A)에 배열된 복수의 상측 데이터 라인(UDL1~UDLm)에 공급한다. 제1 데이터 드라이버(106A)로부터의 1 라인 분의 데이터 전압들의 출력 동작은 액정 패널(102)의 상반부(A) 상의 k 개의 게이트 라인(GL1~GLk) 중 어느 하나가 이네이블 될 때마다 수행된다. 1 라인 분의 데이터 전압들이 제1 데이터 드라이버(106A)로부터 상측 데이터 라인들(UDL1~UDLm)에 공급되는 기간은 액정 패널(102)의 상반부(A) 상의 게이 트 라인(GL1~GLk)을 이네이블시키는 게이트 하이 전압 펄스의 폭과 동일한 2 수평 동기 신호의 기간에 해당한다.
마찬가지로, 제2 데이터 드라이버(106B)도 1 라인 분의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 아날로그 신호 형태의 데이터 전압을 변환하고 그 변환된 1 라인 분의 데이터 전압을 액정 패널(102)의 하반부(B)에 배열된 복수의 하측 데이터 라인(LDL1~LDLm)에 공급한다. 제2 데이터 드라이버(106B)가 1 라인 분의 데이터 전압들을 액정 패널(102)의 하반부(B) 상의 게이트 라인들(GL(k+1)~GL2k)중 어느 하나가 이네이블 될 때마다 1 라인 분의 데이터 전압들을 액정 패널(102) 상의 하측 데이터 라인들(LDL1~LDLm)에 출력한다. 제2 데이터 드라이버(106B)에서 1 라인 분의 데이터 전압이 출력되는 기간은 액정 패널(102)의 하반부(B) 상의 게이트 라인(GL(k+1)~GL2k)를 이네이블 시키는 게이트 하이 전압 펄스의 폭과 동일한 2 수평 동기 신호의 기간에 해당한다.
액정 패널(102)의 하반부(B) 상의 게이트 라인들(GL(k+1)~GL2k) 각각이 액정 패널(102)의 상반부(A)의 대응하는 게이트 라인(GL1~GLk)과 함께 동시에 이네이블되기 때문에, 제1 데이터 드라이버(106A)으로부터의 1 라인 분의 데이터 전압들과 제2 데이터 드라이버(106B)로부터의 1 라인 분의 데이터 전압들이 동시에 액정 패널(102) 상의 상측 데이터 라인들(UDL1~UDLm)과 액정 패널(102)의 하반부(B) 상의 하측 데이터 라인들(LDL1~LDLm)에 공급된다. 이에 따라, 액정 패널(102)의 상반부(A) 상의 1 라인 분의 액정 셀들이 대응하는 데이터 전압을 충전할 때, 액정 패널(102)의 하반부(B) 상의 대응하는 1 라인 분의 액정 셀들도 대응하는 데이터 전압을 충전한다. 다시 말하여, 액정 패널(102) 상의 액정 셀들은 제1 및 제2 데이터 드라이버(106A,106B)와 게이트 드라이버(104)에 의하여 2 수평 동기 신호의 주기마다 두 라인 분씩 순차적으로 데이터 전압을 충전하게 된다. 이에 따라, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 상의 액정셀들(Clc)과 이들과 대응되는 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)이 동시에 데이터 전압을 충전하게 된다. 이어서, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 상의 액정셀들 및 그들과 대응되는 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)에 데이터 전압이 기입된다. 나아가, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 상의 액정셀들 및 그들과 대응되는 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)에 동시에 데이터 전압이 기입된다. 마지막으로, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 상의 액정셀들 및 그들과 대응되는 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들에 동시에 데이터 전압이 기입된다.
실제로, 게이트 하이 전압(VGH)의 펄스에 의하여 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인(GL1~GLk) 중 어느 하나가 2 수평 동기 신호의 기간 동안 이네이블되면, 그 게이트 라인에 접속된 액정 패널(102)의 상반부(A) 상의 박막 트랜지스터(TFT)는 턴-온 되어 대응하는 상측 데이터 라인(UDL)로부터의 데이터 전압을 대응하는 액정셀(Clc) 쪽으로 전송한다. 스캔 신호가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이하면, 턴-온 상태에 있던 액정 패널(102)의 상반부(A) 상의 박막 트랜지스터(TFT)는 턴-오프 되어 대응하는 상측 데 이터 라인(UDL)로부터 대응하는 액정셀(Clc)을 전기적으로 분리시킨다. 액정셀(Clc)은 대응하는 박막 트랜지스터(TFT)가 턴-온되는 2 수평 동기 신호의 기간에 대응하는 상측 데이터 라인(UDL)로부터의 데이터 전압을 충전하고, 그 충전된 데이터 전압을 대응하는 박막 트랜지스터(TFT)가 다음 프레임에서 다시 턴-온 될 때까지 유지한다.
마찬가지로, 게이트 하이 전압(VGH)의 펄스에 의하여 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인(GL(k+1)~GL2k) 중 어느 하나가 이네이블되면, 그 게이트 라인에 접속된 액정 패널(102)의 하반부(B) 상의 박막 트랜지스터(TFT)도 턴-온 되어 대응하는 하측 데이터 라인(LDL)로부터의 데이터 전압을 대응하는 액정셀(Clc) 쪽으로 전송한다. 스캔 신호가 게이트 하이 전압(VGH)에서 게이트 로우 전압(VGL)으로 천이하면, 턴-온 상태에 있던 액정 패널(102)의 하반부(B) 상의 박막 트랜지스터(TFT)는 턴-오프 되어 대응하는 하측 데이터 라인(LDL)로부터 대응하는 액정셀(Clc)을 전기적으로 분리시킨다. 액정 패널(102)의 하반부(B) 상의 액정셀(Clc)는 대응하는 박막 트랜지스터(TFT)가 턴-온되는 2 수평 동기 신호의 기간 동안 대응하는 하측 데이터 라인(LDL)로부터의 데이터 전압을 충전하고 그 충전된 데이터 전압을 대응하는 박막 트랜지스터(TFT)가 다음 프레임에서 다시 턴-온 될 때까지 유지한다.
타이밍 컨트롤러(108)에 공통적으로 접속되게 백라이트 유니트(112)에 포함된 제1 내지 제4 램프 구동부(115A~115D)는, 수직 동기신호의 주기마다(즉, 프레임 기간마다) 액정 패널(102)의 상반부(A)의 서브-영역들(A1~A4)에 대응되는 램프 들(113A~113D)을 액정 패널(102)의 하반부(B)의 서브-영역들(B1~B4)에 대응되는 램프들(113E~113H)과 동기되게끔 순차적으로 한 번씩 점멸시킨다. 이를 위하여, 제1 내지 제4 램프 구동부(115A~115D) 각각 대응되는 램프들(113A~113H)에 공급될 램프 구동 전압을 단속한다. 램프 구동부들(115A~115D)에서 발생되는 램프 구동 전압들은 온-시간과 오프-시간과의 비율(즉, 충격 계수(Duty Cycle))이 다르게 설정될 수 있다. 이들 제1 내지 제4 램프 구동부(115)의 작용 및 효과는 도9a에 도시된 타이밍 차트와 결부되어 상세하게 설명될 것이다.
도 9a에 있어서, DW113AE의 파형은 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)에 데이터 전압이 기록되는 타이밍을 나타낸다. DW113AE의 파형에 따르면, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)은 프레임 기간 중 첫 번째 1/4 프레임 구간 동안(즉, DWP 구간)에 데이터 전압을 충전한 후 나머지 3/4 프레임 기간 동안 충전한 데이터 전압을 유지한다. DE113BF의 파형은 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)에 데이터 전압이 기록되는 타이밍을 나타낸다. DW113BF에서와 같이, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)은 프레임 기간 중 두 번째 1/4 프레임 기간 동안(즉, DWP 구간)에 데이터 전압을 충전한 후 나머지 2/4 프레임 기간 및 다음 프레임의 첫 번째 1/4 프레임 기간을 포함하는 3/4 프레임 기간 동안 충전한 데이 터 전압을 유지한다. DE113CG의 파형은 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)에 데이터 전압이 기록되는 타이밍을 나타낸다. DW113CG에서와 같이, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)은 프레임 기간 중 세 번째 1/4 프레임 기간 동안(즉, DWP 구간)에 데이터 전압을 충전한 후 나머지 1/4 프레임 기간 및 다음 프레임의 첫 번째 1/2 프레임 기간을 포함하는 3/4 프레임 기간 동안 충전한 데이터 전압을 유지한다. AE113DH의 파형은 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)에 데이터 전압이 기록되는 타이밍을 나타낸다. DW113DH에서와 같이, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)은 프레임 기간 중 마지막 1/4 프레임 기간 동안(즉, DWP 구간)에 데이터 전압을 충전한 후 다음 프레임의 3/4 프레임 기간 동안 충전한 데이터 전압을 유지한다.
제1 램프 구동부(115A)는 도9a에서의 LE113AE와 같은 제1 램프 구동 전압(LE113AE)을 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1)에 대응된 제1 램프(113A)와 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1)에 대응된 제5 램프(113E)에 동시에 공급한다. 제1 램프 구동부(115A)에서 발생되는 제1 램프 구동 전압(LE113AE)은, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)에의 데이터 전압의 기입 기간(DWP)에는 저전위 레벨을 가지는 반면, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)이 데이터 전압을 유지하는 기간(LEP)에는 고전위 레벨을 가진다. 제1 램프 구동 전압(LE113AE)에서의 고전위 레벨 구간(LEP)은 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1)에서의 휘도량에 따라 짧아질 수 있다. 제1 램프 구동부(115A)로부터의 제1 램프 구동 전압(LE113AE)에 공통적으로 응답하는 제1 및 제5 램프(113A,113E)는, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)이 데이터 전압을 충전하는 기간에는 동시에 소등되는 반면, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)이 충전된 데이터 전압을 유지하는 기간에는 점등되어 각각 대응되는 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1)에 광을 조사한다.
제2 램프 구동부(115B)는 도9a에서의 LE113BF와 같은 제2 램프 구동 전압(LE113BF)을 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2)에 대응된 제2 램프(113B)와 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2)에 대응된 제6 램프(113F)에 동시에 공급한다. 제2 램프 구동부(115B)에서 발생되는 제2 램프 구동 전압(LE113BF)은, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)에의 데이터 전압의 기입 기간(DWP)에는 저전위 레벨을 가지는 반면, 액정 패널(102)의 상반부(A)의 제 2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)이 데이터 전압을 유지하는 기간(LEP)에는 고전위 레벨을 가진다. 제2 램프 구동 전압(LE113BF)에서의 고전위 레벨 구간(LEP)은 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2)에서의 휘도량에 따라 짧아질 수 있다. 제2 램프 구동부(115B)로부터의 제2 램프 구동 전압(LE113BF)에 공통적으로 응답하는 제2 및 제6 램프(113B,113F)는, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)이 데이터 전압을 충전하는 기간에는 동시에 소등되는 반면, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)이 충전된 데이터 전압을 유지하는 기간에는 점등되어 각각 대응되는 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2)에 광을 조사한다.
제3 램프 구동부(115C)는 도9a에서의 LE113CG와 같은 제3 램프 구동 전압(LE113CG)을 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3)에 대응된 제3 램프(113C)와 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3)에 대응된 제7 램프(113G)에 동시에 공급한다. 제3 램프 구동부(115C)에서 발생되는 제3 램프 구동 전압(LE113CG)은, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)에의 데이터 전압의 기입 기간(DWP)에는 저전위 레벨을 가지는 반면, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀 들(Clc)이 데이터 전압을 유지하는 기간(LEP)에는 고전위 레벨을 가진다. 제3 램프 구동 전압(LE113CG)에서의 고전위 레벨 구간(LEP)은 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3)에서의 휘도량에 따라 짧아질 수 있다. 제3 램프 구동부(115C)로부터의 제3 램프 구동 전압(LE113CG)에 공통적으로 응답하는 제3 및 제7 램프(113C,113G)는, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)이 데이터 전압을 충전하는 기간에는 동시에 소등되는 반면, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)이 충전된 데이터 전압을 유지하는 기간에는 점등되어 각각 대응되는 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3)에 광을 조사한다.
제4 램프 구동부(115D)는 도9a에서의 LE113DH와 같은 제4 램프 구동 전압(LE113DH)을 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4)에 대응된 제4 램프(113D)와 액정 패널(102)의 하반부(B)의 제4 서브-영역(B3)에 대응된 제7 램프(113G)에 동시에 공급한다. 제3 램프 구동부(115D)에서 발생되는 제4 램프 구동 전압(LE113DH)은, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)에의 데이터 전압의 기입 기간(DWP)에는 저전위 레벨을 가지는 반면, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)이 데이터 전압을 유지하는 기간(LEP)에는 고전위 레벨을 가진다. 제4 램 프 구동 전압(LE113DH)에서의 고전위 레벨 구간(LEP)은 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4)에서의 휘도량에 따라 짧아질 수 있다. 제4 램프 구동부(115D)로부터의 제4 램프 구동 전압(LE113DH)에 공통적으로 응답하는 제4 및 제8 램프(113D,113H)는, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)이 데이터 전압을 충전하는 기간에는 동시에 소등되는 반면, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)이 충전된 데이터 전압을 유지하는 기간에는 점등되어 각각 대응되는 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4)에 광을 조사한다.
도 9a 및 도9a 에서와 같은 형태로 액정 패널(102) 및 램프들(113A~113H)를 구동하기 위하여, 타이밍 컨트롤러(108)는 게이트 드라이버(104)에는 게이트 제어 신호를, 제1 및 제2 데이터 드라이버(106A,106B)에는 데이터 제어 신호를, 그리고 제1 내지 제4 램프 구동부(115A~115D)에는 램프 제어 신호를 공급한다. 이에 더하여, 타이밍 컨트롤러(108)는 2개의 수평 동기 신호의 기간마다 2 라인 분의 화소 데이터를 제1 및 제2 데이터 드라이버(106A,106B)에 분산 공급한다. 다시 말하여, 2 개의 수평 동기 신호의 기간마다 타이밍 컨트롤러(108)는 제1 데이터 드라이버(106A)에 1 라인 분의 화소 데이터를 공급함과 아울러 제2 데이터 드라이버(106B)에도 1 라인 분의 화소 데이터를 공급한다. 이를 위하여, 타이밍 컨트롤러(108)는 도시되지 않은 시스템(예를 들면, 컴퓨터 시스템의 그래픽 모듈 또는 텔 레비전 수신기의 복조 모듈)으로부터의 수직 및 수평동기신호(Vsync,Hsync), 데이터 이네이블 신호(DE), 소정의 클럭신호, 및 비디오 데이터에 응답한다. 타이밍 컨트롤러(108)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE) 및 클럭 신호를 이용하여 게이트 드라이버(104)에 공급될 게이트 제어 신호, 제1 및 제2 데이터 드라이버(106A,106B)에 공급될 데이터 제어 신호, 및 제1 내지 제4 램프 구동부(113A~113D)에 공급될 램프 제어 신호를 발생한다. 또한, 타이밍 컨트롤러(108)는, 외부의 시스템 측으로부터 공급되는 프레임 단위로 구분된 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 1 라인 분의 단위로 정렬하고, 2개의 수평 동기 신호의 기간마다 제1 및 제2 데이터 드라이버(106A,106B) 각각에 1 라인 분씩의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 공급한다. 이에 따라, 제1 데이터 드라이버(106A)는, 2개의 수평 동기 신호의 기간마다, 타이밍 컨트롤러(108)로부터의 1 라인 분의 적색(R), 녹색(G), 청색(B) 화소 데이터를 아날로그 신호의 형태의 데이터 전압으로 변환한다. 제1 데이터 드라이버(106A)에 의하여 변환된 1 라인 분의 데이터 전압들은 복수의 상측 데이터 라인들(UDL1~UDLm)에 동시에 공급된다. 제2 데이터 드라이버(106B)도, 제1 데이터 드라이버(106A)와 동기되는 형태로, 타이밍 컨트롤러(108)로부터의 1 라인 분의 적색(R), 녹색(G), 청색(B) 화소 데이터를 아날로그 신호의 형태의 데이터 전압으로 변환한다. 제2 데이터 드라이버(106B)에 의하여 변환된 1 라인 분의 데이터 전압들도 복수의 하측 데이터 라인들(LDL1~LDLm)에 동시에 공급된다.
이렇게 타이밍 컨트롤러(108)의 제어를 받는 제1 내지 제4 램프 구동 부(115A 내지 115D)는, 도 9a에서의 타이밍도에서와 같이 액정 패널(102)의 상반부(A) 상의 액정 셀들(Clc)과 하반부(B) 상의 액정 셀들(Clc)에 동시에 데이터 전압이 한 번씩 기입되는 프레임 기간마다 액정 패널(102)의 상반부(A)에 대응하는 제1 내지 제4 램프들(113A~113D)과 액정 패널(102)의 하반부(B)에 대응하는 제5 내지 제8 램프들(113E~113H)이 동기되는 형태로 순차적으로 한 번씩 점멸시킨다. 이에 따라, 외부의 시스템에서 발생된 비디오 데이터의 프레임 기간마다(예를 들면, 1/60 Sec 마다) 비디오 데이터에 해당하는 화상과 흑레벨 데이터의 화상이 교대로 한 번씩 액정 패널(102) 상에 표시된다.
이와 같이, 본 발명의 제5 실시 예의 액정 표시 장치에서는 프레임마다 흑레벨 데이터의 화상과 비디오 데이터의 화상이 교대로 한 번씩 표시된다. 이에 따라, 본 발명의 제5 실시 예에 따른 액정 표시 장치는 휘도의 감소를 최소화하면서도 화상의 변화에 상응하는 속도로 비디오 데이터에 응답할 수 있다. 또한, 본 발명의 제5 실시 예에 따른 액정 표시 장치에서는, 동화상이 표시되는 경우에도 모션 블러링 현상이 일어나지 않게 되어 화상의 불선명이나 잔상 현상으로 시인되는 화상의 열화가 방지된다. 이 결과, 본 발명의 제5 실시 예에 따른 액정 표시 장치에서는 향상된 화질의 화상이 표시된다.
또한, 본 발명의 제5 실시 예에 따른 액정 표시 장치는 액정 패널의 상반부의 서브 영역에 대응된 램프와 액정 패널의 하반부의 서브-영역에 대응된 램프가 하나의 램프 구동부에 의해 점멸된다. 이에 따라, 본 발명의 제5 실시 예에 따른 액정 표시 장치에서는 램프의 구동하기 위한 회로의 구성이 간소화될 수 있다.
도 10a에 따르면, 게이트 드라이버(104)는 비디오 데이터의 프레임 기간마다(1/60 Sec 마다) 1/2 프레임 동안에 액정 패널(102)의 상반부(A) 상의 게이트 라인들(GL1~GLk)을 순차적이고 배타적인 형태로 한 번씩 이네이블 시킨다. 아울러 게이트 드라이버(104)는, 순차적으로 구동되는 액정 패널(102)의 상반부(A) 상의 게이트 라인들(GL1~GLk) 각각과 동기되게끔, 액정 패널(102)의 하반부(B) 상의 게이트 라인들(GL(k+1)~GL2k)도 순차적이고 배타적인 형태로 한 번씩 이네이블 시킨다. 예를 들면, 게이트 드라이버(104)에 의하여, 제1 게이트 라인(GL1) 및 제k+1 게이트 라인(GL(k+1)이 동시에 1 수평 동기 신호의 기간 동안 인에이블 된 후, 제2 게이트 라인(GL2) 및 제k+2 게이트 라인(GL(k+2)이 동시에 1 수평 동기 신호의 기간 동안 인에이블 되고, 이어서 제3 게이트 라인(GL3) 및 제k+3 게이트 라인(GLk+3)이 동시에 1 수평 동기 신호의 기간 동안 인에이블 된다. 이러한 형태로, 제k 게이트 라인(GLk) 및 제2k 게이트 라인(GL2k)가 마지막으로 동시에 1 수평 동기 신호의 기간 동안 인에이블 된다. 다시 말하여, 게이트 드라이버(104)는 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인들(GL1~GLk) 및 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인들(GL(k+1)~GL2k)의 k 쌍의 게이트 라인들이 한 쌍씩 그리고 1 수평 동기 신호의 기간씩 순차적이고 배타적으로 구동되게 한다. 또한, 게이트 드라이버(104)는 비디오 데이터의 프레임 기간마다(예를 들면, 1/60 Sec 마다) 나머지 1/2 프레임 기간에는 액정 패널(102) 상의 어느 게이트 라인도 구동되지 않게 하는 휴지 모드에 있게 된다.
이를 위하여, 게이트 드라이버(104)는 매 수직 동기 신호의 기간 중 전반 의(즉, 처음 1/2) 수직 동기 신호의 기간 동안에 도10a에서와 같은 2k 개의 스캔 신호(SGL1~SGL2k)를 대응하는 액정 패널(102) 상의 2k 개의 게이트 라인들(GL1~GL2k)에 공급한다. 2k 개의 스캔 신호(SGL1~SGL2k)는 액정 패널(102)의 상반부(A) 상의 k개의 게이트 라인들(GL1~GLk)에 각각 공급되는 제1 그룹의 스캔 신호들(SGL1~SGLk)와 액정 패널(102)의 하반부(B) 상의 k개의 게이트 라인들(GL(k+1)~GL2k)에 각각 공급될 제2 그룹의 스캔 신호들(SGL(k+1)~SGL2k)로 구분된다. 제1 그룹의 스캔 신호들(SGL1~SGLk) 각각은 대응되는 제2 그룹의 스캔 신호(SGL(k+1)~SGL2k)와 위상 및 폭이 동일한 게이트 하이 전압의 펄스를 가진다. 게이트 하이 전압의 펄스의 폭은 1 수평 동기 신호의 기간에 해당한다. 제1 그룹의 스캔 신호들(SGL) 각각에 포함된 게이트 하이 전압의 펄스는 액정 패널(102)의 상반부(A) 상의 게이트 라인(GL)이 아래 쪽으로 진행됨에 따라 자신의 폭 만큼(예를 들면, 하나의 수평 동기 신호의 기간 만큼)씩 순차적으로 쉬프트된다. 마찬가지로, 제2 그룹의 스캔 신호들(SGL(k+1) 각각에 포함된 게이트 하이 전압의 펄스도 액정 패널(102)의 하반부(B) 상의 게이트 라인들이 아래 쪽으로 진행함에 따라 자신의 폭 만큼(예를 들면, 하나의 수평 동기 신호의 기간 만큼)씩 순차적으로 쉬프트된다. 또한, 게이트 드라이버(104)는 매 수직 동기 신호의 기간 중 후반의 수직 동기 신호의 기간에는 액정 패널(102) 상의 게이트 라인(GL1~GL2k) 각각에 공급되는 2k 개의 스캔 신호 모두가 게이트 로우 전압을 유지하게 하여 데이터 전압의 기입 동작이 수행되지 않게 한다.
액정 패널(102)의 상반부(A) 상의 게이트 라인들(GL1~GLk)이 게이트 드라이 버(104)에 의하여 순차적으로 1 수평 동기 신호의 기간씩 이네이블됨에 따라, 제1 데이터 드라이버(106A)도 수직 동기 신호의 전반 기간에 액정 패널(102)의 상반부(A) 상의 액정셀들이 1 라인 분씩 순차적으로 데이터 전압을 충전하게 한다. 이어서, 제1 데이터 드라이버(106A)는 1 수직 동기 신호의 후반 기간에는 게이트 드라이버(104)와 마찬가지로 휴지 상태에 있게 된다. 1 수직 동기 신호의 전반 기간(즉, 데이터 전압의 기입 기간)에, 제1 데이터 드라이버(106A)에서 복수의 데이터 라인들(UDL1~UDLm)에 공급되는 1 라인 분의 데이터 전압은 1 수평 동기 신호의 기간 마다 갱신된다.
제2 데이터 드라이버(106B)도, 액정 패널(102)의 하반부(B) 상의 게이트 라인들(GL(k+1)~GL2k)이 게이트 드라이버(104)에 의하여 순차적으로 1 수평 동기 신호의 기간씩 이네이블 되기 때문에, 수직 동기 신호의 전반 기간에 액정 패널(102)의 하반부(B) 상의 액정셀들이 1 라인 분씩 순차적으로 데이터 전압을 충전하게 한 다음, 1 수직 동기 신호의 나머지 후반 기간에는 게이트 드라이버(104) 및 제1 데이터 드라이버(106A)와 마찬가지로 휴지 상태에 진입한다. 제1 데이터 드라이버(106A)에서 출력되는 1 라인 분의 데이터 전압과 동기되게끔, 제2 데이터 드라이버(106B)로부터 복수의 하측 데이터 라인들(LDL1~LDLm)에 공급되는 1 라인 분의 데이터 전압도 1 수평 동기 신호의 기간 마다 갱신된다.
이들 제1 및 제2 데이터 드라이버(106A,106B)와 게이트 드라이버(104)에 의하여, 액정 패널(102)의 상반부(A)의 서브-영역들 상의 액정셀들과 액정 패널(102)의 하반부(B)의 서브-영역들 상의 액정셀들은 대응되는 것끼리 동기되게 1/2 수직 동기 신호의 기간에 순차적으로 데이터 전압을 충전한다. 이를 상세히 하면, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 상의 액정셀들 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들은 1 수직 동기 신호의 기간 중 첫 번째 1/8 수직 동기 신호의 기간(DWP)에 데이터 전압을 충전한 다음 나머지 7/8 수직 동기 신호의 기간 동안 충전된 데이터 전압을 유지한다. 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 상의 액정셀들 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들은 1 수직 동기 신호의 기간 중 두 번째 1/8 수직 동기 신호의 기간(DWP)에 데이터 전압을 충전한 다음 나머지 6/8 수직 동기 신호의 기간 및 다음 수직 동기 신호의 기간 중 첫 번째 1/8 수직 동기 신호의 기간을 포함한 7/8 수직 동기 신호의 기간 동안 충전된 데이터 전압을 유지한다. 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 상의 액정셀들 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들은 1 수직 동기 신호의 기간 중 세 번째 1/8 수직 동기 신호의 기간(DWP)에 데이터 전압을 충전한 다음 나머지 5/8 수직 동기 신호의 기간 및 다음 수직 동기 신호의 기간 중 첫 번째 1/4 수직 동기 신호의 기간을 포함한 7/8 수직 동기 신호의 기간 동안 충전된 데이터 전압을 유지한다. 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 상의 액정셀들 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들은 1 수직 동기 신호의 기간 중 네 번째 1/8 수직 동기 신호의 기간(DWP)에 데이터 전압을 충전한 다음 나머지 1/2 수직 동기 신호의 기간 및 다음 수직 동기 신호의 기간 중 3/8 수직 동기 신호의 기간을 포함한 7/8 수직 동기 신호의 기간 동안 충전된 데이터 전압을 유지 한다.
타이밍 컨트롤러(108)에 공통적으로 제어를 받는 백라이트 유니트(112)의 제1 내지 제4 램프 구동부(115A~115D)는, 액정 패널(102)의 상반부(A)의 서브-영역들(A1~A4)에 대응되는 램프들(113A~113D)과 액정 패널(102)의 하반부(B)의 서브-영역들(B1~B4)에 대응되는 램프들(113E~113H)이 대응하는 서브-영역 상의 액정셀들이 데이터 전압을 충전한 후 배향 포화 기간 경과된 시점에 점등되는 형태로, 램프들(113A~113H)을 매 수직 동기 신호의 기간(매 프레임 기간) 마다 점멸시킨다. 이에 따라, 제1 내지 제4 램프 구동부(115A~115D) 각각으로부터 대응하는 램프들(113A~113H)에 공급되는 램프 구동 전압은 대응하는 액정 패널(102)의 서브-영역에 대한 데이터 전압의 기입 종료 시점으로부터 배향 포화 기간이 경과된 시점에 이네이블 된 후 대응하는 액정 패널(102)의 서브-영역에 대한 데이터 전압의 기입 시점에서 디스에이블 될 수 있다. 램프 구동부들(115A~115D)에서 발생되는 램프 구동 전압들 각각의 이네이블 기간은 1 수직 동기 신호의 기간 중 대응하는 서브-영역에 대한 데이터 전압의 기입 기간 및 배향 포화 기간을 제외한 나머지 기간 내에서 조절된다. 이러한 램프 구동 전압을 각각 발생하는 제1 내지 제4 램프 구동부(115A~115D)의 작용 및 효과는 도10b에 도시된 타이밍 차트와 결부되어 상세하게 설명될 것이다.
도10b에 있어서, DE113AE의 파형은 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)에 데이터 전압이 기록되는 타이밍을 나타내는 반면 LE113AE의 파형은 제1 램프 구동부(115A)에서 출력되는 제1 램프 구동 신호의 이네이블 타이밍을 나타낸다. DW113AE 및 LE113AE의 파형들에 따르면, 제1 램프 구동부(115A)로부터의 제1 램프 구동 전압(LE113AE)은, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)에 데이터 전압이 기입되는 첫번째 1/8 수직 동기 신호의 기간(DWP) 및 3/8 수직 동기 신호의 기간에 해당하는 배향 포화 기간(ASP)를 포함하는 전반의 수직 동기 신호의 기간에는 저전위 레벨을 가진다. 반면에, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)이 데이터 전압을 유지하는 기간(ASP+LEP) 중 액정 분자들이 데이터 전압에 상응하는 배향 방향으로 재배열되는 기간(즉, 배향 포화 기간(ASP))을 제외한 나머지 기간(즉, 광 조사 기간(LEP))에는, 제2 램프 구동 전압(LE113AE)은 고전위 레벨을 가진다. 이 광 조사 기간(LEP)는 1 수직 동기 신호의 기간의 절반에 해당하며, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1)에서의 휘도량에 따라 짧아질 수도 있다. 이 광 조사 기간(LEP)이 짧아지는 경우, 배향 포화 기간(ASP)가 광 조사 기간(LEP)의 감소 기간 만큼 길어지게 된다. 제1 램프 구동부(115A)로부터의 제1 램프 구동 전압(LE113AE)에 공통적으로 응답하는 제1 및 제5 램프(113A,113E)는, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들(Clc)에 대한 데이터 전압의 기입(또는 충전)이 완료된 시점으로부터 3/8 수직 동기 신호의 기간에 해당하는 배향 포화 기간(ASP)이 경과된 시점으로부터 1/2 수 직 동기 신호의 기간 동안, 동시에 점등되어 각각 대응되는 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1)에 광을 조사한다. 이렇게 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1) 상의 액정셀들이 데이터 전압에 상응하는 하는 방향으로 배향되어진 후에 제1 및 제5 램프(113A,113E)에 의하여 광이 조사되어 화소 데이터가 정확하게 표시된다. 아울러, 제1 및 제5 램프(113A,113E)가 소등되는 기간에는 흑레벨 데이터가 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1)에 표시된다. 이에 따라, 액정 패널(102)의 상반부(A)의 제1 서브-영역(A1) 및 액정 패널(102)의 하반부(B)의 제1 서브-영역(B1)에서의 의사 임펄스 표시 효과가 극대화되게 된다.
도10b에서의 AE113BF의 파형은 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)에 데이터 전압이 기록되는 타이밍을 나타내는 반면 LE113BF의 파형은 제2 램프 구동부(115B)에서 출력되는 제2 램프 구동 신호의 이네이블 타이밍을 나타낸다. DW113BF 및 LE113AE의 파형들에 따르면, 제2 램프 구동부(115B)로부터의 제2 램프 구동 전압(LE113BF)은, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)에 데이터 전압이 기입되는 두번째 1/8 수직 동기 신호의 기간(DWP) 및 3/8 수직 동기 신호의 기간에 해당하는 배향 포화 기간(ASP)를 포함하는 절반의 수직 동기 신호의 기간에는 저전위 레벨을 가진다. 반면에, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)이 데이터 전압을 유지하는 기간(ASP+LEP) 중 액정 분자들이 데이터 전압에 상응하는 배향 방향으로 재배열되는 기간(즉, 배향 포화 기간(ASP))을 제외한 나머지 기간(즉, 광 조사 기간(LEP))에는, 제2 램프 구동 전압(LE113BF)은 고전위 레벨을 가진다. 이 광 조사 기간(LEP)는 1 수직 동기 신호의 기간의 절반에 해당하며, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2)에서의 휘도량에 따라 짧아질 수도 있다. 이 광 조사 기간(LEP)이 짧아지는 경우, 배향 포화 기간(ASP)가 광 조사 기간(LEP)의 감소 기간만큼 길어지게 된다. 제2 램프 구동부(115B)로부터의 제2 램프 구동 전압(LE113BF)에 공통적으로 응답하는 제2 및 제6 램프(113B,113F)는, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들(Clc)에 대한 데이터 전압의 기입(또는 충전)이 완료된 된 후 3/8 수직 동기 신호의 기간에 해당하는 배향 포화 기간(ASP)이 경과된 시점으로부터 1/2 수직 동기 신호의 기간 동안, 동시에 점등되어 각각 대응되는 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2)에 광을 조사한다. 이렇게 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2) 상의 액정셀들이 데이터 전압에 상응하는 하는 방향으로 배향되어진 후에 제2 및 제6 램프(113B,113F)에 의하여 광이 조사되어 화소 데이터가 정확하게 표시된다. 아울러, 제2 및 제6 램프(113B,113F)가 소등되는 기간에는 흑레벨 데이터가 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2)에 표시된다. 이에 따라, 액정 패널(102)의 상반부(A)의 제2 서브-영역(A2) 및 액정 패널(102)의 하반부(B)의 제2 서브-영역(B2)에서의 의사 임펄스 표시 효과가 극대화되게 된다.
도10b에서의 AE113CG의 파형은 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)에 데이터 전압이 기록되는 타이밍을 나타내는 반면 LE113CH의 파형은 제3 램프 구동부(115C)에서 출력되는 제3 램프 구동 신호의 이네이블 타이밍을 나타낸다. DW113CG 및 LE113CG의 파형들에 따르면, 제3 램프 구동부(115C)로부터의 제3 램프 구동 전압(LE113CG)은, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)에 데이터 전압이 기입되는 세 번째 1/8 수직 동기 신호의 기간(DWP) 및 3/8 수직 동기 신호의 기간에 해당하는 배향 포화 기간(ASP)를 포함하는 절반의 수직 동기 신호의 기간에는 저전위 레벨을 가진다. 반면에, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)이 데이터 전압을 유지하는 기간(ASP+LEP) 중 액정 분자들이 데이터 전압에 상응하는 배향 방향으로 재배열되는 기간(즉, 배향 포화 기간(ASP))을 제외한 나머지 기간(즉, 광 조사 기간(LEP))에는, 제3 램프 구동 전압(LE113CG)은 고전위 레벨을 가진다. 이 광 조사 기간(LEP)는 1 수직 동기 신호의 기간의 절반에 해당하며, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3)에서의 휘도량에 따라 짧아질 수도 있다. 이 광 조사 기간(LEP)이 짧아지는 경우, 배향 포화 기간(ASP)가 광 조사 기간(LEP)의 감소 기간 만큼 길어지게 된다. 제3 램프 구동부(115B)로부터의 제2 램프 구동 전압(LE113BF)에 공통적으로 응답하는 제3 및 제7 램프(113C,113G)는, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들(Clc)에 대한 데이터 전압의 기입(또는 충전)이 완료된 된 후 3/8 수직 동기 신호의 기간에 해당하는 배향 포화 기간(ASP)이 경과된 시점으로부터 1/2 수직 동기 신호의 기간 동안, 동시에 점등되어 각각 대응되는 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3)에 광을 조사한다. 이렇게 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3) 상의 액정셀들이 데이터 전압에 상응하는 하는 방향으로 배향되어진 후에 제3 및 제7 램프(113C,113G)에 의하여 광이 조사되어 화소 데이터가 정확하게 표시된다. 아울러, 제3 및 제7 램프(113C,113G)가 소등되는 기간에는 흑레벨 데이터가 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3)에 표시된다. 이에 따라, 액정 패널(102)의 상반부(A)의 제3 서브-영역(A3) 및 액정 패널(102)의 하반부(B)의 제3 서브-영역(B3)에서의 의사 임펄스 표시 효과가 극대화되게 된다.
도10b에 있어서, AE113DH의 파형은 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)에 데이터 전압이 기록되는 타이밍을 나타내는 반면 LE113DH의 파형은 제4 램프 구동부(115D)에서 출력되는 제4 램프 구동 신호의 이네이블 타이밍을 나타낸 다. DW113DH 및 LE113DH의 파형들에 따르면, 제4 램프 구동부(115D)로부터의 제4 램프 구동 전압(LE113DH)은, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)에 데이터 전압이 기입되는 네 번째 1/8 수직 동기 신호의 기간(DWP) 및 3/8 수직 동기 신호의 기간에 해당하는 배향 포화 기간(ASP)를 포함하는 절반의 수직 동기 신호의 기간에는 저전위 레벨을 가진다. 반면에, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)이 데이터 전압을 유지하는 기간(ASP+LEP) 중 액정 분자들이 데이터 전압에 상응하는 배향 방향으로 재배열되는 기간(즉, 배향 포화 기간(ASP))을 제외한 나머지 기간(즉, 광 조사 기간(LEP))에는, 제4 램프 구동 전압(LE113DH)은 고전위 레벨을 가진다. 이 광 조사 기간(LEP)는 1 수직 동기 신호의 기간의 절반에 해당하며, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4)에서의 휘도량에 따라 짧아질 수도 있다. 이 광 조사 기간(LEP)이 짧아지는 경우, 배향 포화 기간(ASP)가 광 조사 기간(LEP)의 감소 기간 만큼 길어지게 된다. 제4 램프 구동부(115D)로부터의 제4 램프 구동 전압(LE113DH)에 공통적으로 응답하는 제4 및 제8 램프(113D,113H)는, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들(Clc)에 대한 데이터 전압의 기입(또는 충전)이 완료된 된 후 3/8 수직 동기 신호의 기간에 해당하는 배향 포화 기간(ASP)이 경과된 시점으로부터 1/2 수직 동기 신호의 기간 동안, 동시에 점등되어 각각 대응되는 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4)에 광을 조사한다. 이렇게 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4) 상의 액정셀들이 데이터 전압에 상응하는 하는 방향으로 배향되어진 후에 제4 및 제8 램프(113D,113H)에 의하여 광이 조사되어 화소 데이터가 정확하게 표시된다. 아울러, 제4 및 제8 램프(113C,113G)가 소등되는 기간에는 흑레벨 데이터가 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4)에 표시된다. 이에 따라, 액정 패널(102)의 상반부(A)의 제4 서브-영역(A4) 및 액정 패널(102)의 하반부(B)의 제4 서브-영역(B4)에서의 의사 임펄스 표시 효과가 극대화되게 된다.
타이밍 컨트롤러(108)는 도 10a 및 도 10b 에서와 같은 형태로 액정 패널(102) 상의 액정셀들에 데이터 전압이 프레임 기간마다 1/2 프레임 기간에 기입되게 하는 한편 램프들(113A~113H)이 프레임마다 순차적으로 한 번씩 점멸되게 한다. 이를 위하여, 타이밍 컨트롤러(108)는 게이트 드라이버(104)에는 게이트 제어 신호를, 제1 및 제2 데이터 드라이버(106A,106B)에는 데이터 제어 신호를, 그리고 제1 내지 제4 램프 구동부(115A~115D)에는 램프 제어 신호를 공급한다. 이에 더하여, 타이밍 컨트롤러(108)는 1개의 수평 동기 신호의 기간마다 2 라인 분의 화소 데이터를 제1 및 제2 데이터 드라이버(106A,106B)에 분산 공급한다. 다시 말하여, 1 개의 수평 동기 신호의 기간마다 타이밍 컨트롤러(108)는 제1 데이터 드라이버(106A)에 1 라인 분의 화소 데이터를 공급함과 아울러 제2 데이터 드라이버(106B)에도 1 라인 분의 화소 데이터를 공급한다. 이를 위하여, 타이밍 컨트롤 러(108)는 도시되지 않은 시스템(예를 들면, 컴퓨터 시스템의 그래픽 모듈 또는 텔레비전 수신기의 복조 모듈)으로부터의 수직 및 수평동기신호(Vsync,Hsync), 데이터 이네이블 신호(DE), 소정의 클럭신호, 및 비디오 데이터에 응답한다. 타이밍 컨트롤러(108)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE) 및 클럭 신호를 이용하여 게이트 드라이버(104)에 공급될 게이트 제어 신호, 제1 및 제2 데이터 드라이버(106A,106B)에 공급될 데이터 제어 신호, 및 제1 내지 제4 램프 구동부(113A~113D)에 공급될 램프 제어 신호를 발생한다. 또한, 타이밍 컨트롤러(108)는, 외부의 시스템 측으로부터 공급되는 프레임 단위로 구분된 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 1 라인 분의 단위로 정렬하고, 1개의 수평 동기 신호의 기간마다 제1 및 제2 데이터 드라이버(106A,106B) 각각에 1 라인 분씩의 적색(R), 녹색(G) 및 청색(B) 화소 데이터를 공급한다.
이에 따라, 제1 데이터 드라이버(106A)는, 1개의 수평 동기 신호의 기간마다, 타이밍 컨트롤러(108)로부터의 1 라인 분의 적색(R), 녹색(G), 청색(B) 화소 데이터를 아날로그 신호의 형태의 데이터 전압으로 변환한다. 제1 데이터 드라이버(106A)에 의하여 변환된 1 라인 분의 데이터 전압들은 복수의 상측 데이터 라인들(UDL1~UDLm)에 동시에 공급된다. 제2 데이터 드라이버(106B)도, 제1 데이터 드라이버(106A)와 동기되는 형태로, 타이밍 컨트롤러(108)로부터의 1 라인 분의 적색(R), 녹색(G), 청색(B) 화소 데이터를 아날로그 신호의 형태의 데이터 전압으로 변환한다. 제2 데이터 드라이버(106B)에 의하여 변환된 1 라인 분의 데이터 전압들도 복수의 하측 데이터 라인들(LDL1~LDLm)에 동시에 공급된다. 이렇게 타이밍 컨트롤러(108)의 제어를 받는 제1 내지 제4 램프 구동부(115A 내지 115D)는, 도 10b에서의 타이밍도에서와 같이, 제1 내지 제4 램프들(113A~113D) 각각이 대응하는 액정 패널(102)의 상반부(A)의 서브-영역(A1~A4)에의 데이터 전압 기입 종료 후 배향 포화 기간(ASP)을 경과한 시점으로부터 대응하는 액정 패널(102)의 상반부(A)의 서브-영역에의 데이터 기입의 시작 시점까지 점등되게 한다. 아울러, 제1 내지 제4 램프 구동부(115A~115D)는 제1 내지 제4 램프들(113A~113D) 각각과 동기되게(즉, 동시에) 제5 내지 제8 램프들(113E~113H)을 점멸시킨다. 이에 따라, 제5 내지 제8 램프들(113E~113H)도 대응하는 액정 패널(102)의 하반부(B)의 서브-영역(B1~B4)에의 데이터 전압 기입 종료 후 배향 포화 기간(ASP)을 경과한 시점으로부터 대응하는 액정 패널(102)의 하반부(A)의 서브-영역(B1~B4)에의 데이터 전압 기입의 시작 시점까지 점등된다.
이렇게 타이밍 컨트롤러(108)는 액정 패널(102)의 서브-영역들에 각각에 대응하는 램프들(113A~113H) 각각이 데이터 전압의 기입 종료 후 그 데이터 전압에 해당하는 방향으로 액정 분자들이 배향될 때까지의 기간이 경과된 시점에서부터 대응하는 액정 패널(102)의 서브-영역에 광을 조사하게 한다. 이에 따라, 램프들(113A~113H)이 점등되는 동안, 액정 패널(102)은 램프들(113A~113H) 각각에 대응하는 액정 패널(102)의 서브-영역 상에 비디오 데이터(즉, 데이터 전압)에 해당하는 화상이 정확하게 표시된다. 반면, 램프들(113A~113H)들이 소등되는 동안에는, 램프들(113A~113H) 각각에 대응하는 액정 패널(102)의 서브 영역에 흑레벨 데이터가 표시된다.
이와 같이, 램프들(113A~113H) 각각이 매 프레임마다 한 번씩 점멸됨에 의하여 액정 패널(102)에는 흑레벨 화상과 비디오 데이터에 해당하는 정확한 화상이 한 번씩 표시되어 의사 임펄스 구동의 효과가 극대화된다. 이에 따라, 본 발명의 제6 실시 예에 따른 액정 표시 장치는 화상의 변화에 상응하는 속도로 비디오 데이터에 응답할 수 있다. 또한, 본 발명의 제6 실시 예의 액정 표시 장치에서는 모션 블러링 현상의 발생이 일어나지 않게 됨은 물론 화상의 불선명 및 잔상 현상으로 시인되는 화상의 열화가 나타나지 않게 된다. 이 결과, 본 발명의 제6 실시 예에 따른 액정 표시 장치에 의하여 향상된 화질의 화상이 표시될 수 있다.
또한, 상반부의 서브 영역에 대응된 램프와 하반부의 서브-영역에 대응된 램프가 하나의 램프 구동부에 의해 점멸된다. 이에 따라, 본 발명의 제6 실시 예에 따른 액정 표시 장치에서는 램프의 구동하기 위한 회로의 구성이 간소화될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정 표시 장치 및 구동 방법은 외부의 시스템에서 발생된 비디오 데이터의 프레임 주파수(예를 들면, 60Hz의 제1 프레임 주파수)와 같거나 2배 이상 높은 프레임 주파수(예를 들면, 120Hz의 제2 프레임 주파수)의 주기로 비디오 데이터와 흑레벨 데이터가 액정 패널(202) 상에 교대로 한 번씩 표시되게 한다. 이에 따라, 본 발명에 따른 액정 표시 장치는 화상의 변화에 상응하는 속도로 비디오 데이터에 응답할 수 있다. 본 발명에 따른 액정 표시 장 치에서는, 동화상이 표시되는 경우에도 모션 블러링 현상이 일어나지 않게 되어 화상의 불선명이나 잔상 현상으로 시인되는 화상의 열화가 나타나지 않게 된다. 이 결과, 본 발명에 따른 액정 표시 장치는 휘도의 감소를 최소화하면서도 향상된 화질의 화상을 표시할 수 있다.
이에 더하여, 본 발명에 따른 액정 표시 장치 및 구동 방법에서는, 상반부의 서브 영역에 대응된 램프와 하반부의 서브-영역에 대응된 램프가 하나의 램프 구동부에 의해 점멸된다. 이에 따라, 본 발명에 따른 액정 표시 장치에서는 램프의 구동하기 위한 회로의 구성이 간소화될 수 있다.
이상과 같이, 본 발명이 도면에 도시된 실시 예를 참고하여 설명되었으나, 이는 예시적인 것들에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지 및 범위를 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서, 본 발명이 보호되어야 할 권리 범위는 첨부된 특허청구의 범위에 의하여 정해져야만 할 것이다.

Claims (40)

  1. 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널;
    제1 프레임 주파수의 비디오 데이터를 제1 프레임 주파수 보다 높은 제2 프레임 주파수의 비디오 데이터로 변환하는 데이터 변환부;
    상기 제1 영역의 서브-영역들에 각각 광을 조사하는 적어도 2 이상의 램프를 가지는 제1 램프 그룹 및 상기 제2 영역의 서브-영역들에 각각 광을 조사하기 위한 적어도 2 이상의 램프들을 가지는 제2 램프 그룹을 포함하는 백라이트 유니트; 및
    상기 제2 프레임 주파수의 비디오 데이터에 따라 상기 게이트 라인들, 상기 제1 및 제2 데이터 라인들을 동작시킴과 아울러 상기 제1 램프 그룹의 램프들이 제2 램프 그룹의 램프들과 동기되게 순차적으로 절멸되는 형태로 상기 제2 프레임 주파수로 상기 제1 및 제2 램프 그룹들을 구동하기 위한 드라이버를 포함하는 것을 특징으로 하는 액정 표시 장치.
  2. 제 1 항에 있어서, 상기 드라이버가
    상기 제1 영역 상의 상기 게이트 라인들과 상기 제2 영역 상의 상기 게이트 라인들을 동기되게 순차적으로 구동하는 게이트 드라이버;
    상기 제1 영역 상의 상기 제1 데이터 라인들을 구동하기 위한 제1 데이터 드라이버;
    상기 제2 영역 상의 제2 데이터 라인들을 구동하기 위한 제2 데이터 드라이버; 및
    상기 제2 프레임 주파수의 비디오 데이터에 응답하여, 상기 게이트 드라이버, 상기 제1 및 제2 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함하는 것을 특징으로 하는 액정 표시 장치.
  3. 제 2 항에 있어서, 상기 백라이트 유니트가
    상기 타이밍 컨트롤러의 제어하에, 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 서로 동기되게 구동하기 위한 램프 구동 전압을 각각 출력하는 적어도 2 이상의 램프 구동부를 추가로 포함하는 것을 특징으로 액정 표시 장치.
  4. 제 3 항에 있어서,
    상기 적어도 2 이상의 램프 구동부에서 출력되는 램프 구동 전압들 중 적어 도 1 이상이 다른 램프 구동 전압과는 다른 충격 계수를 가지는 것을 특징으로 하는 액정 표시 장치.
  5. 제 1 항에 있어서,
    상기 제2 프레임 주파수가 상기 제1 프레임 주파수의 적어도 2배 이상인 것을 특징으로 하는 액정 표시 장치.
  6. 서로 교차하게 배열된 게이트 라인들 및 데이터 라인들을 가지는 액정 패널;
    상기 액정 패널의 제1 영역 상에 광을 분할적으로 조사하기 위한 적어도 2 이상의 램프들을 가지는 제1 램프 그룹 및 상기 액정 패널의 제2 영역 상에 광을 분할적으로 조사하기 위한 적어도 2 이상의 램프들을 가지는 제2 램프 그룹을 포함하는 백라이트 유니트; 및
    제1 프레임 주파수의 비디오 데이터에 따라 상기 게이트 라인들 및 상기 데이터 라인들을 구동함과 아울러 상기 제1 램프 그룹의 램프들이 제2 램프 그룹의 램프들과 동기되게 순차적으로 절멸되는 형태로 상기 제1 프레임 주파수 보다 높은 제2 프레임 주파수로 상기 제1 및 제2 램프 그룹들을 구동하기 위한 드라이버를 포함하는 것을 특징으로 하는 액정 표시 장치.
  7. 제 6 항에 있어서, 상기 드라이버가
    상기 게이트 라인들 구동하는 게이트 드라이버;
    상기 데이터 라인들을 구동하기 위한 데이터 드라이버; 및
    상기 제1 프레임 주파수의 비디오 데이터에 응답하여, 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함하는 것을 특징으로 하는 액정 표시 장치.
  8. 제 7 항에 있어서, 상기 백라이트 유니트가
    상기 타이밍 컨트롤러의 제어하에, 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 서로 동기되게 구동하기 위한 램프 구동 전압을 각각 출력하는 적어도 2 이상의 램프 구동부를 추가로 포함하는 것을 특징으로 액정 표시 장치.
  9. 제 8 항에 있어서,
    상기 적어도 2 이상의 램프 구동부에서 출력되는 램프 구동 전압들 중 적어도 1 이상이 다른 램프 구동 전압과는 다른 충격 계수를 가지는 것을 특징으로 하 는 액정 표시 장치.
  10. 제 6 항에 있어서,
    상기 제2 프레임 주파수가 상기 제1 프레임 주파수의 적어도 2배 이상인 것을 특징으로 하는 액정 표시 장치.
  11. 제 6 항에 있어서, 상기 게이트 라인들이
    상기 제1 및 제2 영역들의 일부분들을 점유하는 제3 영역 상의 데이터 라인들과 교차하는 제1 게이트 라인들; 및
    상기 제1 및 제2 영역들의 나머지 부분들을 점유하는 제4 영역 상의 데이터 라인들과 교차하는 제2 게이트 라인들을 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제 11 항에 있어서, 상기 드라이버가
    상기 제1 게이트 라인들을 순차적으로 구동하는 제1 게이트 드라이버;
    상기 제2 게이트 라인들을 상기 제1 게이트 라인들과 동기되게 순차적으로 구동하는 제2 게이트 드라이버;
    상기 데이터 라인들을 구동하는 데이터 드라이버; 및
    상기 제1 프레임 주파수의 비디오 데이터에 응답하여, 상기 제1 및 제2 게이트 드라이버들과 상기 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함하는 것을 특징으로 하는 액정 표시 장치.
  13. 제 12 항에 있어서, 상기 백라이트 유니트가
    상기 타이밍 컨트롤러의 제어하에, 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 서로 동기되게 구동하기 위한 램프 구동 전압를 각각 출력하는 적어도 2 이상의 램프 구동부를 추가로 포함하는 것을 특징으로 액정 표시 장치.
  14. 제 13 항에 있어서,
    상기 적어도 2 이상의 램프 구동부에서 출력되는 램프 구동 전압들 중 적어도 1 이상이 다른 램프 구동 전압과는 다른 충격 계수를 가지는 것을 특징으로 하는 액정 표시 장치.
  15. 제 11 항에 있어서,
    상기 제2 프레임 주파수가 상기 제1 프레임 주파수의 적어도 2배 이상인 것을 특징으로 하는 액정 표시 장치.
  16. 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널;
    상기 제1 영역의 서브-영역들에 각각 광을 조사한 적어도 2 이상의 램프를 가지는 제1 램프 그룹 및 상기 제2 영역의 서브-영역들에 각각 광을 조사하기 위한 적어도 2 이상의 램프들을 가지는 제2 램프 그룹을 포함하는 백라이트 유니트; 및
    프레임마다, 상기 제1 영역상의 액정셀들과 상기 제2 영역상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적인 형태로 동시에 기록되게 상기 게이트 라인들 및 데이터 라인들을 구동함과 아울러 상기 제1 영역의 서브-영역들에 대응되는 적어도 2 이상의 램프들과 상기 제2 영역의 서브-영역들에 대응되는 적어도 2 이상의 램프들이 동기되게 순차적인 형태로 한 번씩 점멸되게끔 상기 제1 및 제2 램프 그룹들을 구동하는 드라이버를 포함하는 것을 특징으로 하는 액정 표시 장치.
  17. 제 16 항에 있어서,
    상기 제1 영역상의 게이트 라인들 및 상기 제2 영역상의 게이트 라인들은 동기되게 2 수평 동기 신호의 기간씩 순차적으로 인에이블되는 것을 특징으로 하는 액정 표시 장치.
  18. 제 17 항에 있어서, 상기 드라이버가
    상기 제1 영역 상의 상기 게이트 라인들과 상기 제2 영역 상의 상기 게이트 라인들을 서로 동기되게 순차적으로 구동하는 게이트 드라이버;
    상기 제1 영역 상의 상기 제1 데이터 라인들을 구동하기 위한 제1 데이터 드라이버;
    상기 제2 영역 상의 제2 데이터 라인들을 구동하기 위한 제2 데이터 드라이버; 및
    상기 비디오 데이터에 응답하여, 상기 게이트 드라이버, 상기 제1 및 제2 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함하는 것을 특징으로 하는 액정 표시 장치.
  19. 제 18 항에 있어서, 상기 백라이트 유니트가
    상기 타이밍 컨트롤러의 제어하에, 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 서로 동기되게 구동하기 위한 램프 구동 전압을 각각 출력하는 적어도 2 이상의 램프 구동부를 추가로 포함하는 것을 특징으로 액정 표시 장치.
  20. 제 19 항에 있어서,
    상기 적어도 2 이상의 램프 구동부에서 출력되는 램프 구동 전압들 중 적어도 1 이상이 다른 램프 구동 전압과는 다른 충격 계수를 가지는 것을 특징으로 하는 액정 표시 장치.
  21. 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널;
    상기 제1 영역의 서브-영역들에 각각 광을 조사한 적어도 2 이상의 램프를 가지는 제1 램프 그룹 및 상기 제2 영역의 서브-영역들에 각각 광을 조사하기 위한 적어도 2 이상의 램프들을 가지는 제2 램프 그룹을 포함하는 백라이트 유니트; 및
    프레임마다, 상기 제1 영역상의 액정셀들과 상기 제2 영역상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적인 형태로 동시에 기 록되게 상기 게이트 라인들 및 데이터 라인들을 구동함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 대응하는 서브-영역상의 액정셀들에 데이터 전압이 기록된 후 배향 포화 기간만큼 경과된 시점에서 점등되었다가 소등되게끔 상기 제1 및 제2 램프 그룹들을 구동하는 드라이버를 포함하는 것을 특징으로 하는 액정 표시 장치.
  22. 제 21 항에 있어서,
    상기 제1 영역상의 게이트 라인들 및 상기 제2 영역상의 게이트 라인들은 동기되게 1 수평 동기 신호의 기간씩 순차적으로 인에이블되는 것을 특징으로 하는 액정 표시 장치.
  23. 제 22 항에 있어서,
    상기 제1 영역상의 게이트 라인들 및 상기 제2 영역상의 게이트 라인들은 프레임 마다 절반의 프레임 기간에 동기되게 순차적으로 한 번씩 인에이블되는 것을 특징으로 하는 액정 표시 장치.
  24. 제 23 항에 있어서, 상기 드라이버가
    상기 제1 영역 상의 상기 게이트 라인들과 상기 제2 영역 상의 상기 게이트 라인들을 서로 동기되게 순차적으로 구동하는 게이트 드라이버;
    상기 제1 영역 상의 상기 제1 데이터 라인들을 구동하기 위한 제1 데이터 드라이버;
    상기 제2 영역 상의 제2 데이터 라인들을 구동하기 위한 제2 데이터 드라이버; 및
    상기 비디오 데이터에 응답하여, 상기 게이트 드라이버, 상기 제1 및 제2 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들을 동기되게 순차적으로 점멸되게 제어하는 타이밍 컨트롤러를 포함하는 것을 특징으로 하는 액정 표시 장치.
  25. 제 24 항에 있어서, 상기 백라이트 유니트가
    상기 타이밍 컨트롤러의 제어하에, 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 서로 동기되게 구동하기 위한 램프 구동 전압을 각각 출력하는 적어도 2 이상의 램프 구동부를 추가로 포함하는 것을 특징으로 액정 표시 장치.
  26. 제 25 항에 있어서,
    상기 적어도 2 이상의 램프 구동부에서 출력되는 램프 구동 전압들 중 적어도 1 이상이 다른 램프 구동 전압과는 다른 충격 계수를 가지는 것을 특징으로 하는 액정 표시 장치.
  27. 서로 교차하게 배열된 게이트 라인들 및 데이터 라인들을 가지는 액정 패널;
    상기 액정 패널의 제1 영역 상에 광을 분할적으로 조사하기 위한 적어도 2 이상의 램프들을 가지는 제1 램프 그룹 및 상기 액정 패널의 제2 영역 상에 광을 분할적으로 조사하기 위한 적어도 2 이상의 램프들을 가지는 제2 램프 그룹을 포함하는 백라이트 유니트; 및
    프레임마다, 상기 액정 패널상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적으로 기입되게 상기 게이트 라인들 및 상기 데이터 라인들을 구동함과 아울러 상기 제1 램프 그룹의 램프들과 제2 램프 그룹의 램프들이 동기되게 순차적으로 한 번씩 절멸되게 구동하는 드라이버를 포함하는 것을 특징으로 하는 액정 표시 장치.
  28. 제 27 항에 있어서, 상기 드라이버가
    프레임마다 상기 게이트 라인들 순차적으로 한번씩 구동하는 게이트 드라이버;
    상기 데이터 라인들을 구동하기 위한 데이터 드라이버; 및
    상기 비디오 데이터에 응답하여, 상기 게이트 드라이버 및 상기 데이터 드라이버를 제어함과 아울러 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 동기되게 순차적으로 한 번씩 점멸되게 하는 타이밍 컨트롤러를 포함하는 것을 특징으로 하는 액정 표시 장치.
  29. 제 28 항에 있어서, 상기 백라이트 유니트가
    상기 타이밍 컨트롤러의 제어하에, 상기 제1 램프 그룹의 램프들과 상기 제2 램프 그룹의 램프들이 서로 동기되게끔 구동하기 위한 램프 구동 전압을 각각 출력하는 적어도 2 이상의 램프 구동부를 추가로 포함하는 것을 특징으로 액정 표시 장치.
  30. 제 29 항에 있어서,
    상기 적어도 2 이상의 램프 구동부에서 출력되는 램프 구동 전압들 중 적어도 1 이상이 다른 램프 구동 전압과는 다른 충격 계수를 가지는 것을 특징으로 하는 액정 표시 장치.
  31. 게이트 라인들, 이들 중 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널을 구비하는 액정 표시 장치를 구동하는 방법에 있어서,
    제1 프레임 주파수의 비디오 데이터를 제1 프레임 주파수 보다 높은 제2 프레임 주파수의 비디오 데이터로 변환하는 단계;
    상기 제2 프레임 주파수의 비디오 데이터에 따라 상기 게이트 라인들, 상기 제1 및 제2 데이터 라인들을 구동하는 단계; 및
    상기 제1 영역에 국부적으로 대응하는 적어도 2 이상의 제1 램프들과 상기 제2 영역에 국부적으로 대응하는 적어도 2 이상의 제2 램프들이 상기 제2 프레임 주파수의 주기마다 순차적인 형태로 한 번씩 점멸하게끔 제어하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  32. 제 31 항에 있어서,
    상기 제2 프레임 주파수가 상기 제1 프레임 주파수의 적어도 2배 이상인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  33. 서로 교차하게 배열된 게이트 라인들 및 데이터 라인들을 가지는 액정 패널 을 구비하는 액정 표시 장치를 구동하는 방법에 있어서,
    제1 프레임 주파수의 비디오 데이터에 따라 상기 게이트 라인들 및 데이터 라인들을 구동하는 단계; 및
    상기 액정 패널의 제1 영역에 국부적으로 대응하는 적어도 2 이상의 제1 램프들과 상기 액정 패널의 제2 영역에 국부적으로 대응하는 적어도 2 이상의 제2 램프들이 상기 제1 프레임 주파수 보다 높은 제2 프레임 주파수의 주기마다 순차적인 형태로 한 번씩 점멸하게끔 제어하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  34. 제 33 항에 있어서,
    상기 제2 프레임 주파수가 상기 제1 프레임 주파수의 적어도 2배 이상인 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  35. 제 33 항에 있어서, 상기 게이트 라인들이
    상기 제1 및 제2 영역들의 일부분들을 점유하는 제3 영역 상의 데이터 라인들과 교차하는 제1 게이트 라인들; 및
    상기 제1 및 제2 영역들의 나머지 부분들을 점유하는 제4 영역 상의 데이터 라인들과 교차하는 제2 게이트 라인들을 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  36. 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널, 상기 액정 패널의 제1 영역에 국부적으로 대응하는 적어도 2 이상의 제1 램프들, 및 상기 액정 패널의 제2 영역에 국부적으로 대응하는 적어도 2 이상의 제2 램프들을 구비하는 액정 표시 장치를 제어하는 방법에 있어서,
    상기 제1 영역상의 액정셀들과 상기 제2 영역상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적인 형태로 동시에 기록되게 상기 게이트 라인들 및 데이터 라인들을 구동하는 단계; 및
    상기 제1 램프들이 대응되는 상기 제2 램프들과 함께 한 쌍씩 순차적인 형태로 한 번씩 점멸되게 하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  37. 제 36 항에 있어서,
    상기 제1 영역상의 게이트 라인들 및 상기 제2 영역상의 게이트 라인들은 동기되게 2 수평 동기 신호의 기간씩 순차적으로 인에이블되는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  38. 제1 영역 상의 게이트 라인들과 교차하게 배열된 제1 데이터 라인들 및 상기 게이트 라인들 중 제2 영역 상의 게이트 라인들과 교차하게 배열된 제2 데이터 라인들을 가지는 액정 패널, 상기 액정 패널의 제1 영역에 국부적으로 대응하는 적어도 2 이상의 제1 램프들, 및 상기 액정 패널의 제2 영역에 국부적으로 대응하는 적어도 2 이상의 제2 램프들을 구비하는 액정 표시 장치를 제어하는 방법에 있어서,
    상기 제1 영역상의 액정셀들과 상기 제2 영역상의 액정셀들에 비디오 데이터에 해당하는 데이터 전압이 1 라인 분씩 순차적인 형태로 동시에 기록되게 상기 게이트 라인들 및 데이터 라인들을 구동하는 단계; 및
    상기 제1 램프들 및 상기 제2 램프들이 대응하는 액정 패널 상의 액정셀들에 데이터 전압이 기록된 후 배향 포화 기간만큼 경과된 시점에서 점등되었다가 소등되게끔 하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  39. 제 38 항에 있어서,
    상기 게이트 라인 및 데이터 라인의 구동 단계는 상기 제1 영역상의 게이트 라인들 및 상기 제2 영역상의 게이트 라인들이 동기되게 1 수평 동기 신호의 기간 씩 순차적으로 인에이블되게 하는 단계를 포함하고,
    상기 램프 구동 단계는 상기 제1 램프들 및 제2 램프들이 프레임마다 한 번씩 점멸하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
  40. 제 39 항에 있어서,
    상기 제1 영역상의 게이트 라인들 및 상기 제2 영역상의 게이트 라인들은 프레임 마다 절반의 프레임 기간에 동기되게 순차적으로 한 번씩 인에이블되는 것을 특징으로 하는 액정 표시 장치의 구동 방법.
KR1020060080887A 2005-12-29 2006-08-25 액정표시장치 및 그의 구동방법 KR101266721B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200610152409A CN100595643C (zh) 2005-12-29 2006-09-25 液晶显示器件及其驱动方法
US11/589,876 US20070152951A1 (en) 2005-12-29 2006-10-31 Liquid crystal display device and driving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050132789 2005-12-29
KR1020050132789 2005-12-29

Publications (2)

Publication Number Publication Date
KR20070072340A KR20070072340A (ko) 2007-07-04
KR101266721B1 true KR101266721B1 (ko) 2013-06-04

Family

ID=38213833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060080887A KR101266721B1 (ko) 2005-12-29 2006-08-25 액정표시장치 및 그의 구동방법

Country Status (2)

Country Link
KR (1) KR101266721B1 (ko)
CN (1) CN100595643C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090047061A (ko) * 2007-11-07 2009-05-12 삼성전자주식회사 백라이트 어셈블리 및 이를 갖는 표시장치
KR101547203B1 (ko) 2008-10-06 2015-08-26 삼성디스플레이 주식회사 백라이트 어셈블리
CN102063873A (zh) * 2009-11-18 2011-05-18 张健 一种改善图像显示品质的液晶显示装置及背光控制方法
KR101325314B1 (ko) 2009-12-11 2013-11-08 엘지디스플레이 주식회사 액정표시장치
KR101319350B1 (ko) * 2009-12-18 2013-10-16 엘지디스플레이 주식회사 액정표시장치
CN109272933A (zh) * 2011-05-17 2019-01-25 伊格尼斯创新公司 操作显示器的方法
JP5933030B2 (ja) * 2011-12-29 2016-06-08 インテル・コーポレーション ディスプレイバックライト変調
CN102890918A (zh) * 2012-10-30 2013-01-23 南京中电熊猫液晶显示科技有限公司 一种动态背光驱动方法
KR102248139B1 (ko) * 2014-04-29 2021-05-04 엘지디스플레이 주식회사 표시장치
CN106502014B (zh) * 2016-11-08 2019-06-25 深圳市华星光电技术有限公司 显示面板及显示装置
TWI723669B (zh) * 2019-12-06 2021-04-01 新唐科技股份有限公司 背光裝置及驅動方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039573A (ko) * 1999-10-13 2001-05-15 아끼구사 나오유끼 액정 표시 장치 및 그 제어 방법
KR20020096911A (ko) * 2001-06-15 2002-12-31 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
JP2004117758A (ja) 2002-09-26 2004-04-15 Hitachi Ltd 表示装置及びその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010039573A (ko) * 1999-10-13 2001-05-15 아끼구사 나오유끼 액정 표시 장치 및 그 제어 방법
KR20020096911A (ko) * 2001-06-15 2002-12-31 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
JP2004117758A (ja) 2002-09-26 2004-04-15 Hitachi Ltd 表示装置及びその駆動方法

Also Published As

Publication number Publication date
CN1991458A (zh) 2007-07-04
CN100595643C (zh) 2010-03-24
KR20070072340A (ko) 2007-07-04

Similar Documents

Publication Publication Date Title
KR101266721B1 (ko) 액정표시장치 및 그의 구동방법
KR100785553B1 (ko) 표시 제어 회로, 표시 제어 방법, 및 액정 표시 장치
US20070152951A1 (en) Liquid crystal display device and driving method thereof
US7864156B2 (en) Liquid crystal display device, light source device, and light source control method
US8803787B2 (en) Liquid crystal display apparatus
KR100895734B1 (ko) 액정 표시 장치 및 표시 제어 방법
US9728151B2 (en) Display panel driving and scanning method and system
KR101234422B1 (ko) 액정표시장치 및 그의 구동방법
KR20070095044A (ko) 액정표시장치 및 이의 화상구현방법
WO2008029536A1 (fr) Dispositif d'affichage à cristaux liquides et son procédé de commande
JP2009217142A (ja) 液晶表示装置
JP2006078974A (ja) 光源装置
KR20080056390A (ko) 스캐닝 백라이트 방식 액정표시장치 및 이의 구동방법
US20100315408A1 (en) Liquid crystal display and method of driving the same
KR101777868B1 (ko) 액정표시장치와 그 저전력 구동 방법
US20110310136A1 (en) Liquid crystal display and driving method thereof
US8102359B2 (en) Liquid crystal display device
KR20070068800A (ko) 액정표시장치 및 그의 구동 방법
JP4864392B2 (ja) 表示制御回路、表示制御方法、および液晶表示装置
KR20160035142A (ko) 액정표시장치와 이의 구동방법
JP2006085009A (ja) 表示制御回路、表示制御方法、および液晶表示装置
JP2014098863A (ja) 表示装置及び表示方法
JP4928789B2 (ja) 液晶表示装置
KR20110066513A (ko) 액정표시장치
KR101510901B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7