JP4864392B2 - 表示制御回路、表示制御方法、および液晶表示装置 - Google Patents

Description

本発明は、例えばＯＣＢ(Optically Compensated Birefringence）モードの液晶表示パネルを用いた動画表示に適する表示制御回路、表示制御方法、および液晶表示装置に関する。

液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等の表示装置として広く利用されている。

液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、この液晶表示パネルを照明するバックライト、並びにこれら表示パネルおよびバックライトを制御する表示制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。

アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、１ゲート線が駆動されたときに導通して１ソース線の電位を１画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に画素を構成し、画素領域において液晶分子配列を画素電極および共通電極間の電界によって制御する。表示制御回路は複数のゲート線を駆動するゲートドライバ、複数のソース線を駆動するソースドライバ、並びにこれらゲートドライバ、ソースドライバ、およびバックライトを制御するコントローラ回路等を含む。
液晶表示装置が主に動画を表示するテレビ受信機用である場合、液晶分子が良好な応答性を示すＯＣＢモードの液晶表示パネルを用いることが検討されている（特許文献１を参照）。この液晶表示パネルでは、液晶が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレー配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれら液晶をスプレー配向からベンド配向に転移させてから表示動作を行う。

液晶が電源投入前にスプレー配向となる理由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このような液晶は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。スプレー配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。

従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば１フレームの画像を表示するフレーム期間の一部で大きな電圧を液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。
特開２００２−２０２４９１号公報

ところで、液晶表示パネルは画像データの更新まで表示状態を保持するホールド型表示デバイスであることから、動画表示において観察者の視覚に生じる網膜残像の影響から物体の動きを滑らかに見せることが難しい。上述の黒挿入駆動は画素輝度を擬似的に離散的な疑似インパルス応答の波形にして網膜残像をクリアすることになるため、観察者の視覚によって低下する動画視認性の改善に有効である。しかし、黒挿入駆動によって得られる黒表示状態は、バックライトを消灯させたときに得られるような完全な黒ではない。このため、バックライトを点滅させるブリンキング駆動を利用してより良好な動画視認性を得ることが検討されている。

通常、バックライトは単一の冷陰極管をバックライト光源として構成される。このようなバックライトに対してブリンキング駆動を行うと、ＯＣＢモードの液晶表示パネルにおいてコントラストの低下および不適切な色づきが発生してしまうという問題があった。

本発明の目的は、バックライトのブリンキング駆動において生じるコントラストの低下および不適切な色づきを軽減できる表示制御回路、表示制御方法、および液晶表示装置を提供することにある。

本発明の第１観点によれば、複数の液晶画素が略マトリクス状に配置されるＯＣＢモードの表示パネルの表示制御回路であって、階調表示用画素電圧の保持期間に対する非階調表示用画素電圧の保持期間の比率に適合するように階調表示開始信号および非階調表示開始信号を発生するタイミング制御回路と、前記階調表示開始信号の制御により前記複数の液晶画素を１行ずつ順次駆動して駆動行の液晶画素に前記階調表示用画素電圧を保持させ、前記非階調表示開始信号の制御により前記複数の液晶画素を少なくとも１行ずつ順次駆動して駆動行の液晶画素に前記非階調表示用画素電圧を保持させるパネル駆動部と、前記複数の液晶画素を各々少なくとも２行の隣接液晶画素を含む複数のグループに区分して各々対応グループの液晶画素を主に照明するように前記複数の液晶画素の行に略平行に並べられる冷陰極管を備えた複数のバックライト光源を駆動する光源駆動部とを備え、前記非階調表示用画素電圧は、ベンド配向からスプレー配向への液晶の逆転移を防止する電圧であって、前記光源駆動部は前記複数のバックライト光源を前記階調表示用画素電圧の保持期間に対する前記非階調表示用画素電圧の保持期間の比率に対応する所定デューティ比で順次点滅させる動作を前記階調表示開始信号に同期して開始し、各バックライト光源を対応グループの液晶画素の全てが前記非階調表示用画素電圧を保持させる非階調表示用に駆動される前に消灯させるように構成される表示制御回路が提供される。

本発明の第２観点によれば、複数の液晶画素が略マトリクス状に配置されるＯＣＢモードの表示パネルの表示制御方法であって、階調表示用画素電圧の保持期間に対する、ベンド配向からスプレー配向への液晶の逆転移を防止する非階調表示用画素電圧の保持期間の比率と適合するように階調表示開始信号および非階調表示開始信号を発生し、前記階調表示開始信号の制御により前記複数の液晶画素を１行ずつ順次駆動して駆動行の液晶画素に前記階調表示用画素電圧を保持させ、前記非階調表示開始信号の制御により前記複数の液晶画素を少なくとも１行ずつ順次駆動して駆動行の液晶画素に前記非階調表示用画素電圧を保持させ、前記複数の液晶画素を各々少なくとも２行の隣接液晶画素を含む複数のグループに区分して各々対応グループの液晶画素を主に照明するように前記複数の液晶画素の行に略平行に並べられる冷陰極管を備えた複数のバックライト光源を前記階調表示用画素電圧の保持期間に対する前記非階調表示用画素電圧の保持期間の比率に対応する所定デューティ比で順次点滅させる動作を前記階調表示開始信号に同期して開始し、各バックライト光源を対応グループの液晶画素の全てが前記非階調表示用画素電圧を保持させる非階調表示用に駆動される前に消灯させる表示制御方法が提供される。

本発明の第３観点によれば、複数の液晶画素が略マトリクス状に配置されるＯＣＢモードの表示パネルと、階調表示用画素電圧の保持期間に対する非階調表示用画素電圧の保持期間の比率と適合するように階調表示開始信号および非階調表示開始信号を発生するタイミング制御回路と、前記階調表示開始信号の制御により前記複数の液晶画素を１行ずつ順次駆動して駆動行の液晶画素に前記階調表示用画素電圧を保持させ、
前記非階調表示開始信号の制御により前記複数の液晶画素を少なくとも１行ずつ順次駆動して駆動行の液晶画素に前記非階調表示用画素電圧を保持させるパネル駆動部と、前記複数の液晶画素を各々少なくとも２行の隣接液晶画素を含む複数のグループに区分して各々対応グループの液晶画素を主に照明するように液晶画素の行に略平行に並べられる冷陰極管を備えた複数のバックライト光源を駆動する光源駆動部とを備え、前記非階調表示用画素電圧は、ベンド配向からスプレー配向への液晶の逆転移を防止する電圧であって、前記光源駆動部は前記複数のバックライト光源を前記階調表示用画素電圧の保持期間に対する前記非階調表示用画素電圧の保持期間の比率に対応する所定デューティ比で順次点滅させる動作を前記階調表示開始信号に同期して開始し、各バックライト光源を対応グループの液晶画素の全てが前記非階調表示用画素電圧を保持させる非階調表示用に駆動される前に消灯させるように構成される液晶表示装置が提供される。

これら表示制御回路、表示制御方法、および液晶表示装置では、複数のバックライト光源を階調表示用画素電圧の保持期間および非階調表示用画素電圧（黒挿入用画素電圧）の保持期間の比率に対応する所定デューティ比で順次点滅させる動作が階調表示開始信号に同期して開始する。このため、各バックライト光源の点灯期間と対応液晶画素による階調表示用画素電圧の保持期間とのずれを全体として少なくすることができる。従って、バックライト光源が階調表示用画素電圧の保持期間中に消灯したり、非階調表示用画素電圧の保持期間中に点灯したりして生じるようなコントラストの低下や不適切な色ずれを軽減することができる。また、各光源が対応グループの液晶画素の全てが非階調表示用（黒挿入用）に駆動される前に消灯されるため、コントラストをさらに改善することができる。

以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。

図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネルＤＰ、表示パネルＤＰを照明するバックライトＢＬ、および表示パネルＤＰおよびバックライトＢＬを制御する表示制御回路ＣＮＴを備える。液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は液晶分子が予めスプレー配向から表示動作に利用可能なベンド配向に転移される液晶材料を含む。表示制御回路ＣＮＴは電源投入時に比較的強い電界により液晶分子のスプレー配向をベンド配向に転移させる初期化処理を行う。液晶表示パネルＤＰはこの初期化処理後においてアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧に対応する透過率に設定することが可能となる。表示制御回路ＣＮＴは階調表示に対して非階調表示を所望の割合で行うよう液晶表示パネルＤＰを制御する。階調表示は画像情報に対応して変化する液晶駆動電圧を用いて行われ、非階調表示は一定である液晶駆動電圧を用いて行われる。ここでは、一定の液晶駆動電圧がベンド配向からスプレー配向への逆転移を防止する電圧である。液晶表示パネルＤＰが例えばノーマリホワイトモードである場合には、逆転移を防止する電圧が一定の液晶駆動電圧として液晶層３に印加されたときに黒が表示される。すなわち、黒挿入が階調表示に対して周期的に行われる。以下の記述では、この「黒挿入」を非階調表示の一例として使用する。

アレイ基板１は、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って配置される複数のゲート線Ｙ（Ｙ１〜Ｙｍ）、複数の画素電極ＰＥの列に沿って配置される複数のソース線Ｘ（Ｘ１〜Ｘｎ）、並びにこれらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置され各々対応ゲート線Ｙを介して駆動されたときに対応ソース線Ｘおよび対応画素電極ＰＥ間で導通して複数の画素スイッチング素子Ｗを有する。各画素スイッチング素子Ｗは例えば薄膜トランジスタからなり、薄膜トランジスタのゲートがゲート線Ｙに接続され、ソース−ドレインパスがソース線Ｘおよび画素電極ＰＥ間に接続される。

対向基板２は例えばガラス等の透明絶縁基板上に配置される赤，緑，青の着色層からなるカラーフィルタ、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、互いに平行にラビング処理される配向膜でそれぞれ覆われ、画素電極ＰＥおよび共通電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層３の一部である画素領域と共にＯＣＢ液晶画素ＰＸを構成する。

複数の液晶画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量ＣＬＣを有する。複数の補助容量線Ｃ１〜Ｃｍは各々対応行の液晶画素ＰＸの画素電極ＰＥに容量結合して補助容量Ｃｓを構成する。補助容量Ｃｓは画素スイッチング素子Ｗの寄生容量に対して十分大きな容量値を有する。

表示制御回路ＣＮＴは、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙ１〜Ｙｍを順次駆動するゲートドライバＹＤ、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘ１〜Ｘｎにそれぞれ出力するソースドライバＸＤ、バックライトＢＬを駆動するバックライト駆動部ＬＤ、表示パネルＤＰの駆動用電圧を発生する駆動用電圧発生回路４、およびゲートドライバＹＤ、ソースドライバＸＤおよびバックライト駆動部（インバータ）ＬＤを制御するコントローラ回路５を備える。

駆動用電圧発生回路４は、ゲートドライバＹＤを介して補助容量線Ｃに印加される補償電圧Ｖeを発生する補償電圧発生回路６、ソースドライバＸＤによって用いられる所定数の階調基準電圧ＶＲＥＦを発生する階調基準電圧発生回路７、および対向電極ＣＴに印加されるコモン電圧Ｖcomを発生するコモン電圧発生回路８を含む。コントローラ回路５は、外部信号源ＳＳから入力される同期信号ＳＹＮＣ（ＶＳＹＮＣ，ＤＥ）に基づいてゲートドライバＹＤに対する制御信号ＣＴＹを発生する垂直タイミング制御回路１１、外部信号源ＳＳから入力される同期信号ＳＹＮＣ（ＶＳＹＮＣ，ＤＥ）に基づいてソースドライバＸＤに対する制御信号ＣＴＸを発生する水平タイミング制御回路１２、複数の画素ＰＸに対して外部信号源ＳＳから入力される画像データについて例えば黒挿入２倍速変換を行う画像データ変換回路１３、および垂直タイミング制御回路１１から出力される制御信号ＣＴＸに基づいてバックライト駆動部（インバータ）ＬＤを制御するインバータ制御回路１４を含む。画像データは複数の液晶画素ＰＸに対する複数の画素データＤＩからなり、１フレーム期間（垂直走査期間Ｖ）毎に更新される。制御信号ＣＴＹはゲートドライバＹＤに供給され、制御信号ＣＴＸは画像データ変換回路１３から変換結果として得られる画素データＤＯと共にソースドライバＸＤに供給される。制御信号ＣＴＹは上述のように順次複数のゲート線Ｙを駆動する動作をゲートドライバＹＤに行わせるために用いられ、制御信号ＣＴＸは画像データ変換回路１３の変換結果として１行分の液晶画素ＰＸ単位に得られ直列に出力される画素データＤＯを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバＸＤに行わせるために用いられる。

ゲートドライバＹＤおよびソースドライバＸＤは複数のゲート線Ｙおよび複数のソース線Ｘをそれぞれ選択するために例えばシフトレジスタ回路を用いて構成される。この場合、制御信号ＣＴＹは、階調表示開始タイミングを制御する第１スタート信号（階調表示開始信号）ＳＴＨＡ、黒挿入開始タイミングを制御する第２スタート信号（黒挿入開始信号）ＳＴＨＢ、シフトレジスタ回路においてこれらスタート信号ＳＴＨＡ，ＳＴＨＢをシフトさせるクロック信号、およびスタート信号ＳＴＨＡ，ＳＴＨＢの保持位置に対応してシフトレジスタ回路によって所定数ずつ順次または一緒に選択されるゲート線Ｙ１〜Ｙｍへの駆動信号の出力を制御する出力イネーブル信号等を含む。他方、制御信号ＣＴＸは１行分の画素データの取込開始タイミングを制御するスタート信号、シフトレジスタ回路においてこのスタート信号をシフトさせるクロック信号、スタート信号の保持位置に対応してシフトレジスタ回路によって１本ずつ選択されるソース線Ｘ１〜Ｘｎに対してそれぞれ取り込まれる１行分の画素データＤＯの並列出力タイミングを制御するロード信号、および画素データに対応する画素電圧Ｖｓの信号極性を制御する極性信号等を含む。

ゲートドライバＹＤは制御信号ＣＴＹの制御により１フレーム期間において複数のゲート線Ｙ１〜Ｙｍを階調表示用および黒挿入用に順次選択し、各行の画素スイッチング素子Ｗを１水平走査期間Ｈだけ導通させる駆動信号としてオン電圧を選択ゲート線Ｙに供給する。画像データ変換回路１３が黒挿入２倍速変換を行う場合、１行分の入力画素データＤＩが１Ｈ毎に出力画素データＤＯとなる１行分の黒挿入用画素データＢおよび１行分の階調表示用画素データＳに変換される。階調表示用画素データＳは画素データＤＩと同じ階調値であり、黒挿入用画素データＢは黒表示の階調値である。１行分の黒挿入用画素データＢおよび１行分の階調表示用画素データＳの各々はそれぞれＨ／２期間において画像データ変換回路１３から直列に出力される。ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照してこれら画素データＢ，Ｓをそれぞれ画素電圧Ｖsに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。

画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、画素電圧Ｖsとコモン電圧Ｖcomとの差電圧が１画素ＰＸ分の液晶駆動電圧となる。画素電圧Ｖsは例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Ｖcomに対して極性反転される。２倍速の垂直走査速度で黒挿入駆動を行う場合には、例えばライン反転駆動およびフレーム反転駆動（１Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される。また、補償電圧Ｖeは１行分のスイッチング素子Ｗが非導通となるときにこれらスイッチング素子Ｗに接続されるゲート線Ｙに対応した補助容量線ＣにゲートドライバＹＤを介して印加され、これらスイッチング素子Ｗの寄生容量によって１行分の画素ＰＸに生じる画素電圧Ｖsの変動を補償するために用いられる。

ゲートドライバＹＤが例えばゲート線Ｙ１をオン電圧により駆動してこのゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを導通させると、ソース線Ｘ１〜Ｘｎ上の画素電圧Ｖsがこれら画素スイッチング素子Ｗをそれぞれ介して対応画素電極ＰＥおよび補助容量Ｃｓの一端に供給される。また、ゲートドライバＹＤはこのゲート線Ｙ１に対応した補助容量線Ｃ１に補償電圧発生回路６からの補償電圧Ｖeを出力し、ゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを１水平走査期間だけ導通させた直後にこれら画素スイッチング素子Ｗを非導通にするオフ電圧をゲート線Ｙ１に出力する。補償電圧Ｖeはこれら画素スイッチング素子Ｗが非導通になったときにこれらの寄生容量によって画素電極ＰＥから引き抜かれる電荷を低減して画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶｐを実質的にキャンセルする。

ここで、図１に示す液晶表示装置の動作について図２および図３を参照して説明する。図２および図３では、Ｂが各行の画素ＰＸに共通な黒挿入用画素データを表し、Ｓ１，Ｓ２，Ｓ３，…がそれぞれ１行目，２行目，３行目，…の画素ＰＸに対する階調表示用画素データを表す。＋，−はこれら画素データＢ，Ｓ１，Ｓ２，Ｓ３…が画素電圧Ｖｓに変換されてソースドライバＸＤから出力されるときの信号極性を表す。

図２は２倍速の垂直走査速度で黒挿入駆動を行う場合について液晶表示装置の動作を示す。ここでは、第１スタート信号ＳＴＨＡおよび第２スタート信号ＳＴＨＢがいずれもＨ／２期間分のパルス幅でゲートドライバＹＤに入力されるパルスである。第１スタート信号ＳＴＨＡが最初に入力され、第２スタート信号ＳＴＨＢが階調表示用画素電圧の保持期間および黒挿入用画素電圧の保持期間の比率、すなわち黒挿入率に従って第１スタート信号ＳＴＨＡよりも遅れて入力される。

ゲートドライバＹＤは第１スタート信号ＳＴＨＡをシフトさせて複数のゲート線Ｙ１〜Ｙｍを１水平走査期間Ｈ当たり１本ずつ選択し、１Ｈ期間の後半でゲート線Ｙ１，Ｙ２，Ｙ３，…に駆動信号を出力する。これに対し、ソースドライバＸＤは階調表示用画素データＳ１，Ｓ２，Ｓ３，…の各々を対応１Ｈ期間の後半において画素電圧Ｖｓに変換し、これらを１Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓは、ゲート線Ｙ１〜Ｙｍの各々が対応１Ｈ期間の後半で駆動される間に１行目，２行目，３行目，４行目…の液晶画素ＰＸに供給される。

また、ゲートドライバＹＤは第２スタート信号ＳＴＨＢをシフトさせて複数のゲート線Ｙ１〜Ｙｍを１水平走査期間Ｈ当たり１本ずつ選択し、１Ｈ期間の前半でゲート線Ｙ１，Ｙ２，Ｙ３，…に駆動信号を出力する。これに対し、ソースドライバＸＤは黒挿入用画素データＢ，Ｂ，Ｂ，…の各々を対応１Ｈ期間の前半において画素電圧Ｖｓに変換し、これらを１Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応１Ｈ期間の前半で駆動される間に１行目，２行目，３行目，…の液晶画素ＰＸに供給される。尚、図２では、第１スタート信号ＳＴＨＡと第２スタート信号ＳＴＨＢとが比較的短い間隔で入力されているが、実際には階調表示用画素電圧の保持期間に対する黒挿入用画素電圧保持の期間の比率が黒挿入率に適合するように離して入力される。また、最終行付近の画素ＰＸに対する黒挿入は例えば図２の左下部分に示すように先行フレームから連続することになる。

また、１．５倍速の垂直走査速度で黒挿入駆動を行う場合には、画像データ変換回路１３は外部信号源ＳＳから入力され画像データについて黒挿入１．５倍速変換を行うように構成される。さらに、ソースドライバＸＤは２ライン単位反転駆動およびフレーム反転駆動（２Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される画素電圧Ｖｓをソース線Ｘ１〜Ｘｎに出力するように構成される。黒挿入１．５倍速変換では、２行分の入力画素データＤＩが２Ｈ期間毎に出力画素データＤＯとなる１行分の黒挿入用画素データＢおよび２行分の階調表示用画素データＳに変換される。階調表示用画素データＳは画素データＤＩと同じ階調値であり、黒挿入用画素データＢは黒表示の階調値である。１行分の黒挿入用画素データＢおよび２行分の階調表示用画素データＳの各々はそれぞれ２Ｈ／３期間において画像データ変換回路１３から直列に出力される。

図３は１．５倍速の垂直走査速度で黒挿入駆動を行う場合について液晶表示装置の動作を示す。ここでは、第１スタート信号ＳＴＨＡが２Ｈ／３期間分のパルス幅でゲートドライバＹＤに入力されるパルスであり、第２スタート信号ＳＴＨＢがいずれも２Ｈ期間分のパルス幅でゲートドライバＹＤに入力されるパルスである。第１スタートパルスＳＴＨＡが最初に入力され、第２スタート信号ＳＴＨＢが階調表示用画素電圧の保持期間および黒挿入用画素電圧の保持期間の比率、すなわち黒挿入率に従って第１スタート信号ＳＴＨＡよりも遅れて入力される。

ゲートドライバＹＤは第１スタート信号ＳＴＨＡをシフトさせて、複数のゲート線Ｙ１〜Ｙｍを２Ｈ期間当たり２本ずつ順次選択し、対応２Ｈ期間に含まれる２番目および３番目の２Ｈ／３期間にこれら選択ゲート線Ｙ１，Ｙ２；Ｙ３，Ｙ４；…に出力される。これに対し、ソースドライバＸＤは階調表示用画素データＳ１，Ｓ２；Ｓ３，Ｓ４；…を対応２Ｈ期間に含まれる第２および第３番目の２Ｈ／３期間に画素電圧Ｖｓに変換し、これらを２Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応２Ｈ期間に含まれる第２または第３番目の２Ｈ／３期間で駆動される間に１行目，２行目，３行目，４行目，…の液晶画素ＰＸに供給される。

また、ゲートドライバＹＤは第２スタート信号ＳＴＨＢをシフトさせて複数のゲート線Ｙ１〜Ｙｍを２Ｈ期間当たり２本ずつ一緒に選択し、対応２Ｈ期間に含まれる１番目の２Ｈ／３期間にこれら選択ゲート線Ｙ１，Ｙ２；Ｙ３，Ｙ４；…に駆動信号を出力する。これに対し、ソースドライバＸＤは黒挿入用画素データＢ，Ｂ，Ｂ，…の各々を対応２Ｈ期間に含まれる第１番目の２Ｈ／３期間において画素電圧Ｖｓに変換し、これらを２Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応２Ｈ期間に含まれる第１番目の２Ｈ／３期間で駆動される間に１行目，２行目，３行目，４行目，…の液晶画素ＰＸに供給される。尚、図３では、第１スタート信号ＳＴＨＡと第２スタート信号ＳＴＨＢとが比較的短い間隔で入力されているが、実際には階調表示用画素電圧の保持期間に対する黒挿入用画素電圧の保持期間の比率が黒挿入率に適合するように離して入力される。また、最終行付近の画素ＰＸに対する黒挿入は例えば図３の左下部分に示すように先行フレームから連続することになる。

図４は図１に示すバックライトＢＬおよび表示パネルＤＰの関係を示す。図４に示す表示画面ＤＳはマトリクス状に配置された複数のＯＣＢ液晶画素ＰＸにより構成されている。バックライトＢＬは表示パネルＤＰの背面において複数のＯＣＢ液晶画素ＰＸの行に平行に所定ピッチで並べられる例えばｋ個のバックライト光源ＢＬ１〜ＢＬｋからなる。これらバックライト光源ＢＬ１〜ＢＬｋは画面ＤＳを縦方向において等しく区分した複数の表示領域を主としてそれぞれ照明する。ここでは、バックライト光源ＢＬ１〜ＢＫｋの各々が１本の冷陰極管で構成され、約３０行分の液晶画素ＰＸからなる１表示領域を照明する。

図５は図１に示すインバータ制御回路１４、バックライト駆動部ＬＤ、およびバックライトＢＬの回路構成をさらに詳細に示し、図６はインバータ制御回路１４の動作を示す。インバータ制御回路１４は、階調表示用画素電圧の保持期間および黒挿入用画素電圧の保持期間の比率に対応する所定デューティ比で複数のバックライト光源ＢＬ１〜ＢＬｋを順次点滅させる動作を第１スタート信号ＳＴＨＡに同期して開始させるようにバックライト駆動部ＬＤを制御する。バックライト駆動部ＬＤはバックライト光源ＢＬ１〜ＢＬｋに対してそれぞれ駆動電圧を発生するｋ個のインバータＬＤ１〜ＬＤｋからり、インバータ制御回路１４はこれらインバータＬＤ１〜ＬＤｋをそれぞれ制御するために図５に示すｋ個のパルス幅変調信号ＰＷＭ（ＰＷＭ１〜ＰＷＭｋ）を発生する。

パルス幅変調信号ＰＷＭＰＷＭ１は垂直タイミング制御回路１１から出力される制御信号ＣＴＸのうちの第１および第２スタート信号ＳＴＨＡ，ＳＴＨＢを用いて発生される。第１スタート信号ＳＴＨＡは１行目の液晶画素ＰＸに階調表示用画素電圧を保持させる基準タイミングであり、第２スタート信号ＳＴＨＢは１行目の液晶画素ＰＸに黒挿入用画素電圧を保持させる基準タイミングである。すなわち、階調表示用画素電圧の保持期間は第１スタート信号ＳＴＨＡの入力から第２スタート信号ＳＴＨＢの入力までの期間にほぼ等しく、黒挿入用画素電圧の保持期間は第２スタート信号ＳＴＨＢのパルス入力から次の第１スタート信号ＳＴＨＡの入力間での期間にほぼ等しい。このため、インバータ制御回路１４はパルス幅変調信号ＰＷＭ１を第１スタート信号ＳＴＨＡに応答して高レベルに立ち上げ、第２スタート信号ＳＴＨＢに応答して低レベルに立ち下げる。これにより、このパルス幅変調信号ＰＷＭ１が階調表示用画素電圧の保持期間および黒挿入用画素電圧の保持期間の比率に対応する所定デューティ比を持つことになる。また、パルス幅変調信号ＰＷＭ２〜ＰＷＭｋはパルス幅変調信号ＰＷＭ１を遅延させて得ることができ、図６に示すようにパルス幅変調信号ＰＷＭ１〜ＰＷＭｋ−１に対してそれぞれ位相差Ｔだけずれている。この位相差Ｔはバックライト光源ＢＬ１〜ＢＬｋのピッチに対応して決定される。インバータＬＤ１〜ＬＤｋはインバータ制御回路１４からのパルス幅変調信号ＰＷＭ１〜ＰＷＭｋを駆動電圧にそれぞれ電圧変換してバックライト光源ＢＬ１〜ＢＬｋに出力する。バックライト光源ＢＬ１〜ＢＬｋはそれぞれパルス幅変調信号ＰＷＭ１〜ＰＷＭｋが高レベルであるときに点灯し、パルス幅変調信号ＰＷＭ１〜ＰＷＭｋが低レベルであるときに消灯する。

尚、パルス幅変調信号ＰＷＭ１はスタート信号ＳＴＨＡおよびスタート信号ＳＴＨＢと同時に遷移するのではなく一定のオフセット時間を設けるようにしてもよい。この場合、オフセット時間は各表示領域を構成する液晶画素ＰＸの行数に基づいて決定される。また、スタート信号ＳＴＨＡの遷移（すなわち、パルス前縁または後縁）を検出してパルス幅変調信号ＰＷＭ１を立ち上げ、この立ち上がりから階調表示用画素電圧の保持期間に対応する所定期間の経過に伴ってパルス幅変調信号ＰＷＭ１を立ち下げるようにしてもよい。この場合には、例えばクロックパルスをカウントするカウンタを設け、スタート信号ＳＴＨＡの遷移タイミングからこのクロックパルスのカウントを開始し、所定のカウント値に達したタイミングでパルス幅変調信号ＰＷＭ１を立ち下げればよい。

ここで、パルス幅変調信号ＰＷＭ１の遷移タイミングの基準として外部から供給される同期信号ＶＳＹＮＣ，ＤＥ等を利用する方式も考えられるが、スタート信号ＳＴＨＡおよびスタート信号ＳＴＨＢを利用する方式のほうが、バックライト光源ＢＬ１〜ＢＬｋの各々の点灯期間および消灯期間を対応表示領域内の液晶画素ＰＸの階調表示用画素電圧の保持期間および黒挿入用画素電圧の保持期間にそれぞれ重ねるうえで高い精度を得ることができる。

ちなみに、図４および図５に示すバックライトＢＬ１〜ＢＬｋは複数の液晶画素（ＰＸ）を各々少なくとも２行の隣接液晶画素（ＰＸ）を含む複数のグループに区分して各々対応グループの液晶画素を主に照明するように複数の液晶画素（ＰＸ）の行に略平行に並べられている。バックライト駆動部ＬＤはこれらバックライトＢＬ１〜ＢＬｋの各々を対応グループの液晶画素の全てが非階調表示用に駆動される前に消灯するように制御されている。この消灯タイミングは例えば図３に示される。ここでは、図３に示すことができるように、バックライトＢＬ１〜ＢＬｋの各々が８行分の液晶画素ＰＸからなる１表示領域を主に照明する場合を仮定した。この場合、バックライトＢＬ１は第１行〜第８行の液晶画素（ＰＸ）のグループに割り当てられ、バックライトＢＬ２は第９行〜第１６行の液晶画素ＰＸ）のグループに割り当てられ、バックライトＢＬ３〜ＢＬｋも同様に割り当てられる。このグループの割り当ては、例えば複数のバックライトが均等間隔で配置されている場合には、有効表示領域における液晶画素の行数をバックライトの本数で除算した行数を１つのグループとする。仮に除算したときに余りが出る場合は、有効表示領域の中でバランスするような位置にあるグループに１行ずつ振り当てることとする。図３では、これら第１〜第８行の液晶画素（ＰＸ）に対応するゲート線Ｙ１〜Ｙ８が２本ずつ黒挿入用に駆動されることがわかる。バックライトＢＬ１はゲート線Ｙ１〜Ｙ８が階調表示用に順次駆動された後ゲート線Ｙ１およびＹ２が一緒に立ち上がるときに消灯される。バックライトＢＬ１は図３に示されるタイミングで消灯されることに限定されず、第１〜第８行の液晶画素（ＰＸ）に対応するゲート線Ｙ１〜Ｙ８のうちで最後に駆動されるゲート線Ｙ７およびＹ８が一緒に立ち上がるタイミングで消灯されてもよい。すなわち、消灯タイミングは図５において矢印で示すレンジで可変できる。ただし、本実施形態のようにゲート線Ｙ１およびＹ２が一緒に立ち上がるとき、即ち各グループの中で最初に黒挿入用の駆動が始まるタイミングでバックライトＢＬ１が消灯されるようにすることがコントラストを改善する上ではより効果的である。このようにして残りのバックライトも同様にＢＬ２〜ＢＬｋも同様に制御されれば、コントラストを一層改善することができる。

本実施形態の液晶表示装置では、複数のバックライト光源ＢＬ１〜ＢＬｋを階調表示用画素電圧の保持期間および黒挿入用画素電圧の保持期間の比率に対応する所定デューティ比で順次点滅させる動作が階調表示開始信号に同期して開始する。このため、各バックライト光源ＢＬ１，ＢＬ２，…の点灯期間と対応ＯＣＢ液晶画素ＰＸによる階調表示用画素電圧の保持期間とのずれを全体として少なくすることができる。従って、バックライト光源ＢＬ１，ＢＬ２，…が階調表示用画素電圧の保持期間中に消灯したり、黒挿入用画素電圧の保持期間中に点灯したりして生じるようなコントラストの低下や不適切な色ずれを軽減することができる。また、各光源が対応グループの液晶画素の全てが非階調表示用（黒挿入用）に駆動される前に消灯されるため、コントラストをさらに改善することができる。

尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。

本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。 ２倍速の垂直走査速度で黒挿入駆動を行う場合について図１に示す液晶表示装置の動作を示すタイムチャートである。 １．５倍速の垂直走査速度で黒挿入駆動を行う場合について図１に示す液晶表示装置の動作を示すタイムチャートである。 図１に示すバックライトおよび表示パネルの関係を示す図である。 図１に示すインバータ制御回路、バックライト駆動部、およびバックライトの回路構成をさらに詳細に示す図である。 図５に示すインバータ制御回路の動作を示すタイムチャートである。

符号の説明

１…アレイ基板、２…対向基板、３…液晶層、４…駆動用電圧発生回路、５…コントローラ回路、６…補償電圧発生回路、７…階調基準電圧発生回路、８…コモン電圧発生回路、１１…垂直タイミング制御回路、１２…水平タイミング制御回路、１３…画像データ変換回路、１４…インバータ制御回路、ＢＬ…バックライト、ＢＬ１〜ＢＬｋ…バックライト光源、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、ＣＬＣ…液晶容量、Ｃｓ…補助容量、ＰＸ…液晶画素、Ｗ…スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＣＮＴ…表示制御回路、ＬＤ…バックライト駆動部、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。

Claims (9)

1. 複数の液晶画素が略マトリクス状に配置されるＯＣＢモードの表示パネルの表示制御回路であって、
   階調表示用画素電圧の保持期間に対する非階調表示用画素電圧の保持期間の比率に適合するように階調表示開始信号および非階調表示開始信号を発生するタイミング制御回路と、
   前記階調表示開始信号の制御により前記複数の液晶画素を１行ずつ順次駆動して駆動行の液晶画素に前記階調表示用画素電圧を保持させ、前記非階調表示開始信号の制御により前記複数の液晶画素を少なくとも１行ずつ順次駆動して駆動行の液晶画素に前記非階調表示用画素電圧を保持させるパネル駆動部と、
   前記複数の液晶画素を各々少なくとも２行の隣接液晶画素を含む複数のグループに区分して各々対応グループの液晶画素を主に照明するように前記複数の液晶画素の行に略平行に並べられる冷陰極管を備えた複数のバックライト光源を駆動する光源駆動部とを備え、
   前記非階調表示用画素電圧は、ベンド配向からスプレー配向への液晶の逆転移を防止する電圧であって、
   前記光源駆動部は前記複数のバックライト光源を前記階調表示用画素電圧の保持期間に対する前記非階調表示用画素電圧の保持期間の比率に対応する所定デューティ比で順次点滅させる動作を前記階調表示開始信号に同期して開始し、各バックライト光源を対応グループの液晶画素の全てが前記非階調表示用画素電圧を保持させる非階調表示用に駆動される前に消灯させるように構成される表示制御回路。
2. 前記光源駆動部は前記複数のバックライト光源に対する駆動電圧をそれぞれ発生する複数の電圧変換インバータ、および前記階調表示開始信号に応答して前記所定デューティ比のパルス幅変調信号を発生しこのパルス幅変調信号を前記複数のバックライト光源のピッチに対応した位相差で前記複数の電圧変換インバータに出力するインバータ制御回路を含む請求項１に記載の表示制御回路。
3. 前記位相制御部は、前記パルス幅変調信号を前記階調表示開始信号に応答して立ち上げ、前記非階調表示開始信号に応答して立ち下げるように構成される請求項２に記載の表示制御回路。
4. 前記位相制御部は、前記パルス幅変調信号を前記階調表示開始信号に応答して立ち上げ、この立ち上がりから前記階調表示用画素電圧の保持期間に対応する期間後に立ち下げるように構成される請求項２に記載の表示制御回路。
5. 各バックライト光源の消灯タイミングは対応グループの液晶画素のいずれかが最初に非階調表示用に駆動される時点に設定される請求項１に記載の表示制御回路。
6. 複数の液晶画素が略マトリクス状に配置されるＯＣＢモードの表示パネルの表示制御方法であって、
   階調表示用画素電圧の保持期間に対する、ベンド配向からスプレー配向への液晶の逆転移を防止する非階調表示用画素電圧の保持期間の比率と適合するように階調表示開始信号および非階調表示開始信号を発生し、
   前記階調表示開始信号の制御により前記複数の液晶画素を１行ずつ順次駆動して駆動行の液晶画素に前記階調表示用画素電圧を保持させ、
   前記非階調表示開始信号の制御により前記複数の液晶画素を少なくとも１行ずつ順次駆動して駆動行の液晶画素に前記非階調表示用画素電圧を保持させ、
   前記複数の液晶画素を各々少なくとも２行の隣接液晶画素を含む複数のグループに区分して各々対応グループの液晶画素を主に照明するように前記複数の液晶画素の行に略平行に並べられる冷陰極管を備えた複数のバックライト光源を前記階調表示用画素電圧の保持期間に対する前記非階調表示用画素電圧の保持期間の比率に対応する所定デューティ比で順次点滅させる動作を前記階調表示開始信号に同期して開始し、各バックライト光源を対応グループの液晶画素の全てが前記非階調表示用画素電圧を保持させる非階調表示用に駆動される前に消灯させる表示制御方法。
7. 各バックライト光源の消灯タイミングは対応グループの液晶画素のいずれかが最初に非階調表示用に駆動される時点に設定される請求項６に記載の表示制御方法。
8. 複数の液晶画素が略マトリクス状に配置されるＯＣＢモードの表示パネルと、
   階調表示用画素電圧の保持期間に対する非階調表示用画素電圧の保持期間の比率と適合するように階調表示開始信号および非階調表示開始信号を発生するタイミング制御回路と、
   前記階調表示開始信号の制御により前記複数の液晶画素を１行ずつ順次駆動して駆動行の液晶画素に前記階調表示用画素電圧を保持させ、
   前記非階調表示開始信号の制御により前記複数の液晶画素を少なくとも１行ずつ順次駆動して駆動行の液晶画素に前記非階調表示用画素電圧を保持させるパネル駆動部と、
   前記複数の液晶画素を各々少なくとも２行の隣接液晶画素を含む複数のグループに区分して各々対応グループの液晶画素を主に照明するように液晶画素の行に略平行に並べられる冷陰極管を備えた複数のバックライト光源を駆動する光源駆動部とを備え、
   前記非階調表示用画素電圧は、ベンド配向からスプレー配向への液晶の逆転移を防止する電圧であって、
   前記光源駆動部は前記複数のバックライト光源を前記階調表示用画素電圧の保持期間に対する前記非階調表示用画素電圧の保持期間の比率に対応する所定デューティ比で順次点滅させる動作を前記階調表示開始信号に同期して開始し、各バックライト光源を対応グループの液晶画素の全てが前記非階調表示用画素電圧を保持させる非階調表示用に駆動される前に消灯させるように構成される液晶表示装置。
9. 各バックライト光源の消灯タイミングは対応グループの液晶画素のいずれかが最初に非階調表示用に駆動される時点に設定される請求項８に記載の液晶表示装置。

Images