CN101783117B - 栅极驱动器及应用其的显示驱动器 - Google Patents

Abstract

本发明是一种栅极驱动器及应用其的显示驱动器，该栅极驱动器用以驱动液晶显示面板的k个像素列，k为大于1的自然数。栅极驱动器包括移位寄存器电路及输出逻辑电路。移位寄存器电路用来根据多电平起始信号，以于扫描期间中输出第i个第一移位信号及第j个第二移位信号。第i个第一移位信号及第j个第二移位信号分别与第一及第二像素列对应，i与j为小于或等于k的自然数。输出逻辑电路受控于多电平输出致能信号，以在扫描期间的数据写入子期间及插黑期间中分别提供第i个第一及第j个第二移位信号驱动第一及第二像素列。其中，数据写入子期及插黑期间是彼此错开。

Description

栅极驱动器及应用其的显示驱动器

技术领域

本发明有关一种栅极驱动器，且特别是有关一种应用多电平起始信号与多电平输出致能信号的栅极驱动器。

背景技术

如业界所熟悉，为了避免液晶显示器的动态残影现象，过驱动(Overdriving)技术广泛地应用于降低液晶显示器的动态残影现象。然而，现有的过驱动技术须设置大容量的帧缓冲器(Frame Buffer)来对前后帧画面的信息进行运算。如此，将使得液晶显示器的成本较高。因此，如何设计出可有效解决液晶显示器的动态残影现象的液晶显示器驱动方法为业界不断致力的方向之一。

发明内容

本发明的目的是提供一种栅极驱动器，其受控于多电平起始信号及多电平的输出致能信号来提供控制数据写入的第一组扫描信号及控制插黑数据写入的第二组扫描信号。如此，相较于传统的栅极驱动器，本发明相关的栅极驱动器具有成本较低及可经由弹性地调整黑影像数据的插入比例来解决液晶显示器的动态残影现象的优点。

根据本发明提出一种栅极驱动器，应用于液晶显示面板，用以驱动其中的k个像素列，k为大于1的自然数。栅极驱动器包括移位寄存器电路及输出逻辑电路。移位寄存器电路响应于第一起始信号及第二起始信号，以于扫描期间中输出第i个第一移位信号及第j个第二移位信号。第i个第一移位信号及第j个第二移位信号分别与k个像素列中第一像素列及第二像素列对应，i与j为小于或等于k的自然数。输出逻辑电路耦接至移位寄存器电路，受控于第一及第二输出致能信号，在扫描期间的数据写入子期间中提供第i个第一移位信号做为第一扫描信号输出，并在扫描期间的插黑子期间中提供第j个第二移位号做为第二扫描信号输出，以分别驱动第一及第二像素列。其中，数据写入子期及插黑期间是彼此错开(Non-overlapped)。

根据本发明提出一种栅极驱动器，应用于液晶显示面板，用以驱动其中的k个像素列，k为大于1的自然数。栅极驱动器包括移位寄存器电路及输出逻辑电路。移位寄存器电路用来根据多电平起始信号，以于扫描期间中输出第i个第一移位信号及第j个第二移位信号。第i个第一移位信号及第j个第二移位信号分别与k个像素列中第一及第二像素列对应，i与j为小于或等于k自然数。输出逻辑电路耦接至移位寄存器电路，受控于第一及第二输出致能信号，以在扫描期间的数据写入子期间中提供第i个第一移位信号做为第一扫描信号输出，并在扫描期间的插黑子期间中提供第j个第二移位号做为第二扫描信号输出，以分别驱动第一及第二像素列。其中，数据写入子期及插黑期间是彼此错开。

根据本发明提出一种栅极驱动器，应用于液晶显示面板，用以驱动其中的k个像素列，k为大于1的自然数。栅极驱动器包括移位寄存器电路及输出逻辑电路。移位寄存器电路用来根据第一起始信号及第二起始信号，以于扫描期间中输出第i个第一移位信号及第j个第二移位信号。第i个第一移位信号及第j个第二移位信号分别与k个像素列中第一像素列及第二像素列对应，i与j为小于或等于k的自然数。输出逻辑电路耦接至移位寄存器电路，受控于多电平输出致能信号，以在扫描期间的数据写入子期间中提供第i个第一移位信号做为第一扫描信号输出，并在扫描期间的插黑子期间中提供第j个第二移位信号做为第二扫描信号输出，以分别驱动第一及第二像素列。其中，数据写入子期及插黑期间是彼此错开。

根据本发明提出一种栅极驱动器，应用于液晶显示面板，用以驱动其中的k个像素列，k为大于1的自然数。栅极驱动器包括移位寄存器电路及输出逻辑电路。移位寄存器电路用来根据多电平起始信号，以于扫描期间中输出第i个第一移位信号及第j个第二移位信号。第i个第一移位信号及第j个第二移位信号分别与k个像素列中第一及第二像素列对应，i与j为小于或等于k的自然数。输出逻辑电路耦接至移位寄存器电路，受控于多电平输出致能信号，以在扫描期间的数据写入子期间中提供第i个第一移位信号做为第一扫描信号输出，并在扫描期间的插黑子期间中提供第j个第二移位信号做为第二扫描信号输出，以分别驱动第一及第二像素列。其中，数据写入子期及插黑期间是彼此错开。

根据本发明提出一种显示驱动器，应用于液晶显示面板，用以驱动其中的k个像素列，k为大于1的自然数。显示驱动器包括时序控制器与栅极驱动器。时序控制器用以提供多电平起始信号及多电平输出致能信号。栅极驱动器包括移位寄存器电路及输出逻辑电路。移位寄存器电路用来根据多电平起始信号，以于扫描期间中输出第i个第一移位信号及第j个第二移位信号。第i个第一移位信号及第j个第二移位信号分别与k个像素列中第一及第二像素列对应，i与j为小于或等于k的自然数。输出逻辑电路耦接至移位寄存器电路，受控于多电平输出致能信号，在扫描期间的数据写入子期间中提供第i个第一移位信号做为第一扫描信号输出，并在扫描期间的插黑子期间中提供第j个第二移位信号做为第二扫描信号输出，以分别驱动第一及第二像素列。其中，数据写入子期及插黑期间是彼此错开。

附图说明

为让本发明的上述内容能更明显易懂，下面将配合附图对本发明的较佳实施例作详细说明，其中：

图1绘示应用本发明实施例的显示驱动器的显示器的方块图。

图2绘示依照本发明实施例的栅极驱动器的方块图。

图3绘示图2的移位寄存器电路12的详细方块图。

图4绘示图3的移位寄存器电路12的相关信号时序图。

图5绘示图3的信号分解电路12a的详细电路图。

图6绘示图3的信号合成电路12d的详细电路图。

图7绘示图6的信号合成电路12d的相关信号时序图。

图8绘示图2的输出逻辑电路14的详细方块图。

图9绘示图8的输出逻辑电路的相关信号时序图。

图10绘示图8的信号分解电路14d的详细电路图。

图11A绘示应用本发明实施例的显示驱动器的显示器的另一方块图。

图11B绘示图11A的栅极驱动器1′的详细方块图。

图12A绘示应用本发明实施例的显示驱动器的显示器的另一方块图。

图12B绘示图12A的栅极驱动器1″的详细方块图。

图13A绘示应用本发明实施例的显示驱动器的显示器的另一方块图。

图13B绘示图13A的栅极驱动器1′″的详细方块图。

具体实施方式

本实施例的栅极驱动器是响应于多电平的起始信号及多电平输出致能信号来提供对正常影像数据的写入进行控制的第一组扫描信号及提供对黑影像数据的插入进行控制的第二组扫描信号。

本实施例的栅极驱动器用于显示面板，用以驱动显示面板中的k个像素列，k为大于1的自然数。栅极驱动器包括移位寄存器电路及输出逻辑电路。移位寄存器电路响应于多电平起始信号为致能，以于一个扫描期间中产生第i个第一移位信号及第j个第二移位信号。第i个第一移位信号及第j个第二移位信号分别与k个像素列中的第一像素列及第二像素列对应，i与j为小于或等于k的自然数。

输出逻辑电路受控于多电平输出致能信号，在扫描期间的数据写入子期间及插黑子期间分别提供第i个第一移位信号做为第一扫描信号输出及提供第j个第二移位信号做为第二扫描信号输出，以分别驱动第一及第二像素列写入正常数据及插黑数据。数据写入子期间及插黑子期间彼此错开(Non-overlapped)。

其中移位寄存器电路并不局限于接收多电平起始信号，而更可接收两笔起始信号来执行相似的操作。输出逻辑电路并不局限于接收多电平输出致能信号，而更可接收两笔输出致能信号来执行相似的操作。接下来，是举例来对本实施例的移位寄存器电路作更进一步的说明。

请参照图1，其绘示应用本发明实施例的显示驱动器的显示器的方块图。显示器100包括显示驱动器200及显示面板300。显示面板300包括m个像素列，m为大于1的自然数。显示驱动器200包括时序控制器202与栅极驱动电路204。时序控制器202用以提供时脉信号CPV、多电平输出致能信号OEM及多电平起始信号STVM至栅极驱动电路204，以驱动其提供m个扫描信号来分别驱动显示面板300中的m个像素列。

栅极驱动电路204包括多个栅极驱动器1-M，各栅极驱动器1-M用以对m个像素列中的部分像素列进行驱动，M为大于1的自然数。由于各栅极驱动器1-M的操作为实质上相近，接下来，是以其中的栅极驱动器1的操作为例。栅极驱动器1例如用以驱动显示面板300中前k个像素列，k为小于或等于m的自然数。

请参照图2，其绘示依照本发明实施例1的栅极驱动器的方块图。栅极驱动器1包括移位寄存器电路12及输出逻辑电路14。移位寄存器电路12用以响应于多电平起始信号为致能STVM，产生k个第一移位信号SHa1-SHak及k个第二移位信号SHb1-SHbk。

请参照图3及图4，图3绘示图2的移位寄存器电路12的详细方块图，图4绘示图3的移位寄存器电路12的相关信号时序图。移位寄存器电路12包括信号分解电路12a、移位寄存器单元12b、12c及信号合成电路12d。信号分解电路12a接收多电平起始信号STVM的第一致能电平产生致能的起始信号STV1，并响应于多电平起始信号STVM的第二致能电平产生致能的起始信号STV2。举例来说，起始信号STVM在期间TS1具有电平EV1(第一致能电平)，并于期间TS2具有电平EV2(第二致能电平)。信号分解电路12a是对应地在期间TS1及TS2中致能起始信号STV1及STV2。

在一个例子中，信号分解电路12a的详细电路如图5所示。信号分解电路12a包括比较器CPR1、CPR2及逻辑电路LC。比较器CPR1的正输入端及负输入端分别接收多电平起始信号STVM及高电平参考电压RfH。高电平参考电压RfH的电平例如介于电平EV1及EV2之间。比较器CPR1用以在多电平起始信号STVM的电平高于高电平参考电压RfH时，提供致能的起始信号STV1。

比较器CPR2的正输入端及负输入端分别接收多电平起始信号STVM及低电平参考电压RfL。低电平参考电压RfL的电平例如低于电平EV2。比较器CPR2用以在多电平起始信号STVM的电平高于低电平参考电压RrL时，提供致能的逻辑信号S1。

逻辑电路LC对起始信号STV1的反相信号STV1B及逻辑信号S1进行逻辑与运算，以得到起始信号STV2。举例来说，逻辑电路LC包括反相器IV与与门Ad。

移位寄存器单元12b包括k级(Stage)电路12b1-12bk，各级电路12b1-12bk可以触发器(Flip-flop)予以实施。移位寄存器单元12b受控于起始信号STV1来产生第一移位信号SHa1-SHak，分别与显示面板中的k个像素列对应。各第一移位信号SHa1-SHak的致能期间是分别定义出扫描期间TC1-TCk。而包括扫描期间TC1-TCk的期间是定义为帧期间FMT。在对应的扫描期间TC1-TCk中，第一移位信号SHa1-SHak是分别为致能，以驱动显示面板中的k列像素写入对应的像素数据。

移位寄存器单元12c包括k级电路12c1-12ck，各级电路12c1-12ck可以触发器予以实施。移位寄存器单元12c受控于起始信号STV2来产生第二移位信号SHb1-SHbk，分别与显示面板中的k个像素列对应。在一个例子中，起始信号STV2的致能期间TS2例如对应至扫描期间TCi-1。如此，第二移位信号SHb1的致能期间是对应至扫描期间TCi。换言之，扫描信号SHai及SHb1是致能于相同的扫描期间TCi。相似地，第二移位信号SHb2-SHbx分别与第一移位信号SHai+1-SHak致能于相同的扫描期间TCi+1-TCk。

信号合成电路12d接收第一移位信号SHak及第二移位信号SHbk，并据以合成得到输出多电平起始信号STVMO。在一个例子中，输出多电平起始信号STVMO被提供至下一个栅极驱动器2，以驱动其提供对应的扫描信号。

在一个例子中，信号合成电路12d的详细电路及相关信号时序图分别如图6及图7所示。信号合成电路12d包括延迟电路DC1、DC2、逻辑电路LCC1、LCC2、三态(Tri-state)缓冲器TB1及TB2。延迟电路DC1及DC2分别延迟第k个第一移位信号SHak及第k个第二移位信号SHbk一段延迟时间DT，以分别提供延迟信号Sdc1及Sdc2。

逻辑电路LCC1于延迟信号Sdc1与第k个第一移位信号SHak均为致能时提供致能的内部信号Sin1，并于延迟信号Sdc1与第k个第一移位信号SHak任一为致能时提供致能的致能信号Sen2。在一个例子中，逻辑电路LCC1包括与门Adc1与或门(OR Gate)Orc1。通过与门Adc1与或门Orc1执行对应的逻辑与运算及逻辑或运算，以分别得到内部信号Sin1及致能信号Sen1。

相似地，逻辑电路LCC2于延迟信号Sdc2与第k个第二移位信号SHbk均为致能时提供致能的内部信号Sin2，并于延迟信号SHbk与第k个第二移位信号SHbk任一为致能时提供致能的致能信号Sen2。在一个例子中，逻辑电路LCC2是具有与门Adc2与或门Orc2，以执行与逻辑电路LCC1相似的操作。

三态缓冲器TB1响应于致能信号Sen2为致能，以根据致能的内部信号Sin1提供具有电平EV1的输出多电平起始信号STVMO。当致能信号Sen2为非致能时，三态缓冲器TB1是处于高阻抗(High Impedance)状态。

三态缓冲器TB2响应于致能信号Sen1为致能，以根据致能的内部信号Sin2提供具有电平EV2的输出多电平起始信号STVMO。当致能信号Sen1为非致能时，三态缓冲器TB2是处于高阻抗状态。

输出逻辑电路14受控于多电平输出致能信号OEM，在各扫描期间TC1-TCk的数据写入子期间及插黑子期间中提供对应的致能第一移位信号做为致能的第一扫描信号输出，及提供对应的致能第二移位信号做为致能的第二扫描信号输出。由于输出逻辑电路14在各扫描期间TC1-TCk中是执行相似的操作，接下来，是仅以输出逻辑电路14在扫描期间TCi中执行的操作为例作说明。

请参照图8及图9，图8绘示图2的输出逻辑电路14的详细方块图，图9绘示了图8的输出逻辑电路的相关信号时序图。输出逻辑电路14包括信号分解电路14a及k个输出逻辑单元14c1-14ck。信号分解电路14a用以根据多电平输出致能信号OEM提供输出致能信号OE1及OE2，以定义出数据输入期间Td与插黑期间Tx。

举例来说，致能信号OE1是在各个扫描期间TC1-TCk中的数据输入期间Td为致能。致能信号OE2是在各个扫描期间TC1-TCk中的插黑期间Tx为致能。

在一个例子中，信号分解电路14a的详细方块图分别如图10。根据图10可知，信号分解电路14a与移位寄存器电路12中的信号分解电路12a具有相似的电路结构与操作。于此，并不再对信号分解电路14a的详细操作进行赘述。

根据图8可知，输出逻辑单元14c1-14ck是具有相似的电路结构及操作。以输出逻辑单元14c1为例，其中包括与门A1、A2及或门O1。与门A1的两输入端分别接收第一移位信号SHa1及输出致能信号OE1，以执行对应的逻辑与运算得到信号S1a。与门A2的两输入端分别接收第二移位信号SHb1及输出致能信号OE2，以执行对应的逻辑与运算得到信号S1b。或门O1对信号S1a及S1b进行逻辑运算以得到扫描信号SG1。相似地，其它输出逻辑单元14c2-14ck亦用以根据对应的第一及第二移位信号来产生对应的信号S2a-Ska及S2b-Skb。

举一个操作实例来说，在扫描期间TCi中移位信号SHai及SHb1均为致能。信号S1a-Ska中仅信号Sia在扫描期间TCi中的数据写入期间Td中为致能。如此在扫描期间TCi中的数据写入期间Td中，输出逻辑单元14ci对应地提供致能的扫描信号SGi导通k个像素列中的第i像素列以写入正常影像数据。

而在扫描期间TCi中，信号S2a-Ska中仅信号S1b在扫描期间TCi中的插黑期间Tx中为致能。如此，在扫描期间TCi中的插黑期间Tx中，输出逻辑单元14c1是对应地提供致能的扫描信号SG1导通k个像素列中的第1像素列以写入黑影像数据。

在另一个操作实例中，在扫描期间TC1中移位信号SHa1为致能。如此，信号S1a-Ska中仅信号S1a在扫描期间TC1中的数据写入期间Td中为致能。如此，在扫描期间TC1中的数据写入期间Td中，输出逻辑单元14c1是对应地提供致能的扫描信号Sg1导通k个像素列中的第1像素列以写入正常影像数据。

在这个操作实例中，移位信号SHb1-SHbk于扫描期间TC1均为非致能。如此，在扫描期间TC1中的插黑期间Tx中，所有的扫描信号SG1-SGk均为非致能。换言的，此时并无黑画面数据的写入。

根据前述于扫描期间TCi及TC1中的操作，输出逻辑单元141-14k于帧期间FMT中其它扫描期间TC1-TCk的操作是可类推得到。于此不再进行赘述。

根据以上叙述可知，在帧期间FMT中插入黑色画面数据的比例是相关于多电平起始信号STVM提升为电平EV2的时间。举例来说，多电平起始信号STVM是对应地在扫描期间TCi-1中提升为电平EV2。在这个例子中，在k个像素列中的前i个像素列的扫描期间中是无黑色像素数据的插入(因移位信号SHb-SHbk均持续地为非致能)，而在k个像素列中的后k-i+1个像素列的扫描期间中是有黑色像素数据的插入。

如此通过调整多电平起始信号STVM提升为电平EV2的时间点是可有效地调整帧期间FMT中插入黑色画面数据的比例。这样一来，本实施例的显示驱动器200更具有可弹性地调整插入显示画面的黑色画面数据的比例的优点。

在一个例子中，时序控制器202亦包括信号合成电路，用以通过合成起始信号STV1及STV2来产生多电平起始信号STVM，及通过合成输出致能信号OE1及OE2来产生多电平输出致能信号OEM。

在本实施例中，显示控制器200还包括源极驱动器206，以分别在各扫描期间SC1-SCk中的数据写入期间Td及插黑期间Tx中提供正常影像数据及提供黑影像数据至显示面板300。

在本实施例中，虽仅以时序控制器202提供多电平起始信号STVM及多电平输出致能信号OEM来驱动栅极驱动电路204中的栅极驱动器1-M的情形为例作说明，然而，本实施例的显示驱动器200并不局限于此。在另一个例子中，时序控制器212是提供两个起始信号STV1及STV2及多电平输出致能信号OEM来驱动栅极驱动器1′-M′，如图11A及图11B所示；在再一个例子中，时序控制器222提供多电平起始信号STVM及两个输出致能信号OE1及OE2来驱动栅极驱动器1″-M″，如图12A及图12B所示；在又一个例子中，时序控制器232是提供两个起始信号STV1、STV2及两个输出致能信号OE1及OE2来驱动栅极驱动器1′″-M′″，如第13A及图13B所示。

在前述图11A及图11A的例子中，时序控制器212及各栅极驱动器1′-M′可省去一组信号合成电路的使用，而直接以两个起始信号STV1及STV2的形式来传输起始信号。在前述图12A及图12B的例子中，时序控制器222可省去一组信号合成电路的使用，而直接以两个输出致能信号OE1及OE2的形式来传输输出致能信号。在前述图13A及图13B的例子中，时序控制器232可省去两组信号合成电路的使用，且各栅极驱动器1′″-M′″亦可省去一组信号合成电路的使用。

本发明实施例的栅极驱动器受控于多电平起始信号及多电平的输出致能信号来提供控制数据写入的第一组扫描信号及控制插黑数据写入的第二组扫描信号。如此，相较于传统栅极驱动器，本发明相关的栅极驱动器具有成本较低及可经由弹性地调整黑影像数据的插入比例来解决液晶显示器的动态残影现象的优点。

另外，本实施例的栅极驱动器还具有可通过调整多电平起始信号提升为第二致能电平的时间，来弹性地调整在特定帧期间中插入显示画面的黑色画面数据的比例的优点。

再者，本实施例的显示驱动器并不局限于通过多电平起始信号及多电平输出致能信号来对其中的栅极驱动器进行控制，而还可弹性地通过两笔单致能电平的起始信号或响应于两笔单致能电平的输出致能信号来对栅极驱动器进行控制。在这些例子中，显示驱动器中的栅极驱动器与时序控制器中的部分或全部还可省略信号合成电路的使用，使得本实施例的显示驱动器更具有成本较低的优点。

综上所述，虽然本发明已以较佳实施例揭露如上，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种等同的改变或替换。因此，本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (23)

1.一种栅极驱动器，应用于一显示面板，用以驱动该显示面板中的k个像素列，k为大于1的自然数，该栅极驱动器包括：

一移位寄存器电路，用来根据一第一起始信号及一第二起始信号，以于一扫描期间中输出一第i个第一移位信号及一第j个第二移位信号，该第i个第一移位信号及该第j个第二移位信号分别与该k个像素列中一第一像素列及一第二像素列对应，i与j为小于或等于k的自然数，其中所述移位寄存器电路包括：

一第一移位寄存器单元，包括k个彼此串联的第一级电路，用以根据该第一起始信号产生k个第一移位信号；及

一第二移位寄存器单元，包括k个彼此串联的第二级电路，用以根据该第二起始信号产生k个第二移位信号；

其中，i与j为小于或等于k的自然数；

一输出逻辑电路，耦接至该移位寄存器电路，受控于一第一输出致能信号及一第二输出致能信号，以于该扫描期间的一数据写入子期间中提供该第i个第一移位信号做为一第一扫描信号输出，并在该扫描期间的一插黑子期间中提供该第j个第二移位号做为一第二扫描信号输出，以分别驱动该第一像素列及该第二像素列；

其中，该数据写入子期间及该插黑子期间是彼此错开；

一信号分解电路，用来接收一多电平起始信号，并根据一第一致能电平与一第二致能电平，以将该多电平起始信号分解为该第一起始信号以及该第二起始信号；以及

一信号合成电路，用以根据第k个第一移位信号，使一输出多电平起始信号具有该第一致能电平，并根据第k个第二移位信号，以使该输出多电平起始信号具有该第二致能电平。

2.根据权利要求1所述的栅极驱动器，其特征在于，该输出逻辑电路包括k个输出逻辑单元，分别与该k个像素列对应，各该k个输出逻辑单元包括：

一第一逻辑门，根据致能的该第一输出致能信号提供对应的第一移位信号；

一第二逻辑门，根据该第二输出致能信号提供对应的第二移位信号；及

一输出逻辑门，对该第一及该第二逻辑门提供的第一及该第二移位信号进行逻辑相加，以产生对应的扫描信号。

3.根据权利要求1所述的栅极驱动器，其特征在于，该信号分解电路包括：

一第一比较器，用以在该多电平起始信号的电平高于一高电平参考电压时提供该第一起始信号；

一第二比较器，用以在该多电平起始信号的电平高于一低电平参考电压时提供一逻辑信号；及

一逻辑电路，用以对该第一起始信号的一反相信号及该逻辑信号进行逻辑与运算，以得到该第二起始信号。

4.根据权利要求1所述的栅极驱动器，其特征在于，该信号合成电路包括：

一第一延迟电路及一第二延迟电路，分别延迟第k个第一移位信号及第k个第二移位信号一延迟时间，以分别提供一第一延迟信号及一第二延迟信号；

一第一组逻辑电路，于该第一延迟信号与第k个第一移位信号均为致能时提供一第一内部信号，并于该第一延迟信号与第k个第一移位信号任一为致能时提供一第一致能信号；

一第二组逻辑电路，于该第二延迟信号与第k个第二移位信号均为致能时提供一第二内部信号，并于该第二延迟信号与第k个第二移位信号任一为致能时提供一第二致能信号；

一第一三态缓冲器，于该第二致能信号致能时，根据该第一内部信号，使该多电平起始信号具有该第一致能电平；及

一第二三态缓冲器，于该第一致能信号致能时，根据该第二内部信号，使该多电平起始信号具有该第二致能电平。

5.一种栅极驱动器，应用于一显示面板，用以驱动该显示面板中的k个像素列，k为大于1的自然数，该栅极驱动器包括：

一移位寄存器电路，用来根据一第一起始信号及一第二起始信号，以于一扫描期间中输出一第i个第一移位信号及一第j个第二移位信号，该第i个第一移位信号及该第j个第二移位信号分别与该k个像素列中一第一像素列及一第二像素列对应，i与j为小于或等于k的自然数；

一输出逻辑电路，耦接至该移位寄存器电路，受控于一第一输出致能信号及一第二输出致能信号，以于该扫描期间的一数据写入子期间中提供该第i个第一移位信号做为一第一扫描信号输出，并在该扫描期间的一插黑子期间中提供该第j个第二移位号做为一第二扫描信号输出，以分别驱动该第一像素列及该第二像素列，其中，该数据写入子期间及该插黑子期间是彼此错开；以及

一信号分解电路，用以根据一多电平输出致能信号的一第一致能电平产生该第一输出致能信号，并根据该多电平起始信号的一第二致能电平产生该第二输出致能信号。

6.根据权利要求5所述的栅极驱动器，其特征在于，该信号分解电路包括：

一第一比较器，用以在该多电平输出致能信号的电平高于一高电平参考电压时提供该第一输出致能信号；

一第二比较器，用以在该多电平输出致能信号的电平高于一低电平参考电压时提供一逻辑信号；及

一逻辑电路，用以对该第一输出致能信号的的一反相信号及该逻辑信号进行逻辑与运算，以得到该第二输出致能信号。

7.一种栅极驱动器，应用于一显示面板，用以驱动该显示面板中的k个像素列，k为大于1的自然数，该栅极驱动器包括：

一移位寄存器电路，用来根据一多电平起始信号，以于一扫描期间中输出一第i个第一移位信号及一第j个第二移位信号，该第i个第一移位信号及该第j个第二移位信号分别与该k个像素列中一第一像素列及一第二像素列对应，i与j为小于或等于k的为自然数；以及

一输出逻辑电路，耦接至该移位寄存器电路，受控于一第一输出致能信号及一第二输出致能信号，以于该扫描期间的一数据写入子期间中提供该第i个第一移位信号做为一第一扫描信号输出，并在该扫描期间的一插黑子期间中提供该第j个第二移位号做为一第二扫描信号输出，以分别驱动该第一像素列及该第二像素列；

其中，该数据写入子期间及该插黑子期间是彼此错开。

8.根据权利要求7所述的栅极驱动器，其特征在于，该移位寄存器电路包括：

一信号分解电路，用来接收该多电平起始信号，并根据一第一致能电平与一第二致能电平，以将该多电平起始信号分解为一第一起始信号以及一第二起始信号；

一第一移位寄存器单元，包括k个彼此串联的第一级电路，用以根据该第一起始信号产生k个第一移位信号；

一第二移位寄存器单元，包括k个彼此串联的第二级电路，用以根据该第二起始信号产生k个第二移位信号；及

一信号合成电路，用以根据第k个第一移位信号，使一输出多电平起始信号具有该第一致能电平，并根据第k个第二移位信号，以使该输出多电平起始信号具有该第二致能电平；

其中，i与j为小于或等于k的自然数。

9.根据权利要求8所述的栅极驱动器，其特征在于，该输出逻辑电路包括k个输出逻辑单元，分别与该k个像素列对应，各该k个输出逻辑单元包括：

一第一逻辑门，接收对应的第一移位信号及该第一输出致能信号，并根据该第一输出致能信号提供对应的第一移位信号；

一第二逻辑门，接收对应的第二移位信号及该第二输出致能信号，并根据该第二输出致能信号提供对应的第二移位信号；及

一输出逻辑门，对该第一及该第二逻辑门提供的第一及该第二移位信号进行逻辑或运算，以产生对应的扫描信号。

10.根据权利要求7所述的栅极驱动器，其特征在于，还包括：

一信号分解电路，用来接收一多电平输出致能信号，并根据一第一致能电平，以将该多电平起始信号分解为该第一起始信号以及该第二起始信号。

11.一种栅极驱动器，应用于一显示面板，用以驱动该显示面板中的k个像素列，k为大于1的自然数，该栅极驱动器包括：

一移位寄存器电路，用来根据一第一起始信号及一第二起始信号，以于一扫描期间中输出一第i个第一移位信号及一第j个第二移位信号，该第i个第一移位信号及该第j个第二移位信号分别与该k个像素列中一第一像素列及一第二像素列对应，i与j为小于或等于k的自然数；以及

一输出逻辑电路，耦接至该移位寄存器电路，受控于一多电平输出致能信号，以于该扫描期间的一数据写入子期间中提供该第i个第一移位信号做为一第一扫描信号输出，并在该扫描期间的一插黑子期间中提供该第j个第二移位信号做为一第二扫描信号输出，以分别驱动该第一像素列及该第二像素列；

其中，该数据写入子期间及该插黑子期间是彼此错开。

12.根据权利要求11所述的栅极驱动器，其特征在于，该移位寄存器电路包括：

一第一移位寄存器单元，包括k个彼此串联的第一级电路，用以根据该第一起始信号产生k个第一移位信号；及

一第二移位寄存器单元，包括k个彼此串联的第二级电路，用以根据该第二起始信号产生k个第二移位信号；

其中，i与j为小于或等于k的自然数。

13.根据权利要求12所述的栅极驱动器，其特征在于，该输出逻辑电路包括：

一信号分解电路，用以接收该多电平输出致能信号的一第一致能电平产生一第一输出致能信号，并根据该多电平起始信号的一第二致能电平产生一第二输出致能信号；及

k个输出逻辑单元，分别与该k个像素列对应，各该k个输出逻辑单元包括：

一第一逻辑门，接收对应的第一移位信号及该第一输出致能信号，并根据该第一输出致能信号提供对应的第一移位信号；

一第二逻辑门，接收对应的第二移位信号及该第二输出致能信号，并根据致能的该第二输出致能信号提供对应的第二移位信号；及

一输出逻辑门，对该第一及该第二逻辑门提供的第一及该第二移位信号进行逻辑或运算，以产生对应的扫描信号。

14.根据权利要求11所述的栅极驱动器，其特征在于，还包括：

一信号分解电路，用来接收一多电平起始信号，并根据一第一致能电平与一第二致能电平，以将该多电平起始信号分解为该第一起始信号以及该第二起始信号；及

一信号合成电路，用以根据第k个第一移位信号，使一输出多电平起始信号具有该第一致能电平，并根据第k个第二移位信号，使该输出多电平起始信号具有该第二致能电平。

15.一种栅极驱动器，应用于一显示面板，用以驱动该显示面板中的k个像素列，k为大于1的自然数，该栅极驱动器包括：

一移位寄存器电路，用以来根据一多电平起始信号，以于一扫描期间中输出一第i个第一移位信号及一第j个第二移位信号，该第i个第一移位信号及该第j个第二移位信号分别与该k个像素列中一第一像素列及一第二像素列对应，i与j为小于或等于k的为自然数；以及

一输出逻辑电路，耦接至该移位寄存器电路，受控于一多电平输出致能信号，以于该扫描期间的一数据写入子期间中提供该第i个第一移位信号做为一第一扫描信号输出，并在该扫描期间的一插黑子期间中提供该第j个第二移位信号做为一第二扫描信号输出，以分别驱动该第一像素列及该第二像素列；

其中，该数据写入子期间及该插黑子期间是彼此错开。

16.根据权利要求15所述的栅极驱动器，其特征在于，该移位寄存器电路包括：

一第一信号分解电路，用来接收该多电平起始信号，并根据一第一致能电平与一第二致能电平，以将该多电平起始信号分解为一第一起始信号以及一第二起始信号；

一第一移位寄存器单元，包括k个彼此串联的级第一级电路，用以根据该第一起始信号产生k个第一移位信号；

一第二移位寄存器单元，包括k个彼此串联的第二级电路，用以根据该第二起始信号产生k个第二移位信号；及

一第一信号合成电路，用以根据第k个第一移位信号，使一输出多电平起始信号具有该第一致能电平，并根据第k个第二移位信号，使该输出多电平起始信号具有该第二致能电平；

其中，i与j为小于或等于k的自然数。

17.根据权利要求16所述的栅极驱动器，其特征在于，该输出逻辑电路包括：

一第二信号分解电路，用以根据该多电平输出致能信号的该第一致能电平产生一第一输出致能信号，并根据该多电平起始信号的该第二致能电平产生一第二输出致能信号；及

k个输出逻辑单元，分别与该k个像素列对应，各该k个输出逻辑单元包括：

一第一逻辑门，接收对应的第一移位信号及该第一输出致能信号，并根据该第一输出致能信号提供对应的第一移位信号；

一第二逻辑门，接收对应的第二移位信号及该第二输出致能信号，并根据致能的该第二输出致能信号提供对应的第二移位信号；

一输出逻辑门，对该第一及该第二逻辑门提供的第一及该第二移位信号进行逻辑与运算，以产生对应的扫描信号。

18.一种显示驱动器，应用于一显示面板，用以驱动该显示面板中的k个像素列，k为大于1的自然数，该显示驱动器包括：

一时序控制器，用以提供一多电平起始信号及一多电平输出致能信号；以及

一栅极驱动器包括：

一移位寄存器电路，用来根据该多电平起始信号，以于一扫描期间中输出一第i个第一移位信号及一第j个第二移位信号，该第i个第一移位信号及该第j个第二移位信号分别与该k个像素列中一第一像素列及一第二像素列对应，i与j为小于或等于k的为自然数；以及

一输出逻辑电路，耦接至该移位寄存器电路，受控于该多电平输出致能信号的一第一致能电平和一第二致能电平，以于该扫描期间的一数据写入子期间中提供该第i个第一移位信号做为一第一扫描信号输出，并在该扫描期间的一插黑子期间中提供该第j个第二移位号做为一第二扫描信号输出，以分别驱动该第一像素列及该第二像素列；

其中，该数据写入子期间及该插黑子期间是彼此错开。

19.根据权利要求18所述的显示驱动器，其特征在于，该移位寄存器电路包括：

一第一信号分解电路，用来接收该多电平起始信号，并根据一第一致能电平与第二致能电平，以将该多电平起始信号分解为一第一起始信号以及一第二起始信号；

一第一移位寄存器单元，包括k个彼此串联的第一级电路，用以根据致能的该第一起始信号产生k个第一移位信号；

一第二移位寄存器单元，包括k个彼此串联的第二级电路，用以根据致能的该第二起始信号产生k个第二移位信号；及

一第一信号合成电路，用以根据第k个第一移位信号，使一输出多电平起始信号具有该第一致能电平，并根据第k个第二移位信号，以使该输出多电平起始信号具有该第二致能电平。

20.根据权利要求19所述的显示驱动器，其特征在于，该输出逻辑电路包括：

一第二信号分解电路，用以根据该多电平输出致能信号的该第一致能电平产生一第一输出致能信号，并根据该多电平起始信号的该第二致能电平产生一第二输出致能信号；

k个输出逻辑单元，分别与该k个像素列对应，各该k个输出逻辑单元包括：

一第一逻辑门，接收对应的第一移位信号及该第一输出致能信号，并根据该第一输出致能信号提供对应的第一移位信号；

一第二逻辑门，接收对应的第二移位信号及该第二输出致能信号，并根据该第二输出致能信号提供对应的第二移位信号；及

一输出逻辑门，对该第一及该第二逻辑门提供的第一及该第二移位信号进行逻辑或运算，以产生对应的扫描信号。

21.根据权利要求20所述的显示驱动器，其特征在于，该第二信号分解电路包括：

一第一比较器，用以在该多电平输出致能信号的电平高于一高电平参考电压时提供该第一输出致能信号；

一第二比较器，用以在该多电平输出致能信号的电平高于一低电平参考电压时提供一逻辑信号；及

一逻辑电路，用以对该第一起始信号的一反相信号及该逻辑信号进行逻辑与运算，以得到该第二输出致能信号。

22.根据权利要求19所述的显示驱动器，其特征在于，该第一信号分解电路包括：

一第一比较器，用以在该多电平起始信号的电平高于一高电平参考电压时提供该第一起始信号；

一第二比较器，用以在该多电平起始信号的电平高于一低电平参考电压时提供一逻辑信号；及

一逻辑电路，用以对该第一起始信号的一反相信号及该逻辑信号进行逻辑与运算，以得到该第二起始信号。

23.根据权利要求19所述的显示驱动器，其特征在于，该第一信号合成电路包括：

一第一延迟电路及一第二延迟电路，分别延迟第k个第一移位信号及第k个第二移位信号一延迟时间，以分别提供一第一延迟信号及一第二延迟信号；

一第一组逻辑电路，于该第一延迟信号与第k个第一移位信号均为致能时提供一第一内部信号，并于该第一延迟信号与第k个第一移位信号任一为致能时提供一第一致能信号；

一第二组逻辑电路，于该第二延迟信号与第k个第二移位信号均为致能时提供一第二内部信号，并于该第二延迟信号与第k个第二移位信号任一为致能时提供一第二致能信号；

一第一三态缓冲器，于该第二致能信号致能时，根据该第一内部信号，使该多电平起始信号具有该第一致能电平；及

一第二三态缓冲器，于该第一致能信号致能时，根据该第二内部信号，使该多电平起始信号具有该第二致能电平。

Images