JP2007102173A - 液晶表示装置及びその駆動方法 - Google Patents

Abstract

【課題】比較器の誤動作を防止できる液晶表示装置を提供する。
【解決手段】画像を表示するためのデジタルデータ信号を出力するとともに、デジタルデータ信号をサンプリングするためのクロック信号を出力するタイミングコントローラ３３０と、タイミングコントローラ３３０からクロック信号を受信して基準電圧を生成し、この基準電圧とタイミングコントローラ３３０からのデジタルデータ信号の大きさとを比較し、この比較結果によって、入力されたデジタルデータ信号の大きさをあらかじめ設定された電圧のいずれか１つに変調してデータドライバ集積回路に供給するデータ復元部５０１とを備える。
【選択図】図５

Description

本発明は、液晶表示装置に係り、特に、比較器の誤動作を防止することができる液晶表示装置及びその駆動方法に関する。

近来、ＣＲＴ（Cathode Ray Tube）の短所とされる重さと体積を低減できる各種の平板表示装置が台頭してきている。かかる平板表示装置には、液晶表示装置（Liquid Crystal Display）、電界放出表示装置（Field Emission Display）、プラズマ表示パネル（Plasma Display Panel）及び発光表示装置（Light Emitting Display）などがある。

なかでも液晶表示装置は、複数のデータラインと複数のゲートラインとによって定義される領域に複数の液晶セルが配置され、各液晶セルにスイッチング素子である薄膜トランジスタが形成された薄膜トランジスタ基板と、カラーフィルタが形成されたカラーフィルタ基板と、これら両基板間に形成された液晶層とを備える。このような液晶表示装置は、データ信号によって液晶層に電界を形成し、液晶層を通過する光の透過率を調節することによって所望の画像を表示する。

図１は、従来の液晶表示装置を概略的に示す図である。
従来の液晶表示装置は、図１に示すように、ｎ個のゲートラインＧＬ１〜ＧＬｎとｍ個のデータラインＤＬ１〜ＤＬｍとによって定義される液晶セルを含む液晶パネル１１０と、データラインＤＬ１〜ＤＬｍにアナログデータ信号を供給するデータドライバ１４０と、ゲートラインＧＬ１〜ＧＬｎにスキャンパルスを供給するゲートドライバ１５０と、外部から入力されるデジタルデータ信号Ｄａｔａを、液晶パネル１１０の駆動に合わせて整列してデータドライバ１４０に供給するとともに、データドライバ１４０とゲートドライバ１５０を制御するタイミングコントローラ１３０とを備える。

液晶パネル１１０は、ｎ個のゲートラインＧＬ１〜ＧＬｎとｍ個のデータラインＤＬ１〜ＤＬｍとによって定義される領域に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタＴＦＴに接続される液晶セルとを備える。薄膜トランジスタＴＦＴは、ゲートラインＧＬ１〜ＧＬｎからのスキャンパルスに応答して、データラインＤＬ１〜ＤＬｍからのデータ信号を液晶セルに供給する。液晶セルは、液晶を間において対向する共通電極と薄膜トランジスタＴＦＴに接続されたサブピクセル電極とで構成され、等価的に液晶キャパシタＣｌｃで表すことができる。このような液晶セルは、液晶キャパシタＣｌｃに充電されたデータ信号を、次のデータ信号が充電されるまで維持させるために、前段ゲートラインに接続されたストレッジキャパシタＣｓｔを備える。

タイミングコントローラ１３０は、外部から供給されるデジタルデータ信号Ｄａｔａを、液晶パネル１１０の駆動に合わせて整列してデータドライバ１４０に供給する。また、タイミングコントローラ１３０は、外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃを用いて、データ制御信号ＤＣＳとゲート制御信号ＧＣＳをそれぞれ生成し、データドライバ１４０とゲートドライバ１５０のそれぞれの駆動タイミングを制御する。

ゲートドライバ１５０は、タイミングコントローラ１３０からのゲート制御信号ＧＣＳに応答してスキャンパルス、すなわち、ゲートハイパルスを順次発生するシフトレジスタを含む。このため、ゲートドライバ１５０は、シフトレジスタを有する複数のゲートドライバ集積回路を備える。

データドライバ１４０は、液晶パネル１１０のデータラインＤＬのそれぞれにアナログデータ信号を供給する複数のデータドライバ集積回路を備える。

各データドライバ集積回路は、タイミングコントローラ１３０から供給されるデータ制御信号ＤＣＳによって、タイミングコントローラ１３０からの整列されたデジタルデータ信号Ｄａｔａをアナログデータ信号に変換し、ゲートラインＧＬ１〜ＧＬｎにスキャンパルスが供給される１水平周期ごとに１水平ライン分のアナログデータ信号を、データラインＤＬ１〜ＤＬｍに供給する。すなわち、各データドライバ集積回路は、データ信号Ｄａｔａの階調数に対応する相異なる電圧値を持つ複数のガンマ電圧を生成し、デジタルデータ信号Ｄａｔａの階調値によって１つのガンマ電圧を上記アナログデータ信号として選択して、データラインＤＬ１〜ＤＬｍに供給する。

このような従来の液晶表示装置の駆動装置は、ＣＭＯＳインターフェース方式によって、タイミングコントローラ１３０で外部からのデジタルソースデータＤａｔａをＴＴＬ／ＣＭＯＳ（Transistor-Transistor Logic/Complementary Metal Oxide Semiconductor）レベルに変換し、変換されたデジタルデータ信号Ｄａｔａを１ポート対１ポート、または１ポート対２ポート方式でデータドライバ１４０に並列伝送する。

一方、タイミングコントローラ１３０から出力されるデジタルデータ信号Ｄａｔａの大きさは、約０．６〜１．５Ｖである。このようにタイミングコントローラ１３０は、デジタルデータ信号Ｄａｔａの大きさを、通常の３．３Ｖではなく、それより低い電圧レベルに下げることによって、デジタルデータ信号Ｄａｔａを１００ＭＨｚ以上の高速で伝送可能である。また、タイミングコントローラ１３０は、デジタルデータ信号Ｄａｔａの電圧レベルを下げることによって、デジタルデータ信号Ｄａｔａがデータ伝送ラインを通る際に発生するＥＭＩ（Electromagnetic Interference）の大きさも減らすことができる。

このようにタイミングコントローラ１３０から出力されたデジタルデータ信号Ｄａｔａは、各データドライバ集積回路に供給され、このときに、各データドライバ集積回路は、自分に供給されたデジタルデータ信号Ｄａｔａの電圧レベルを３．３Ｖの大きさに復元する。このため、各データドライバ集積回路は、０．６〜１．５Ｖの電圧レベルを持つデジタルデータ信号Ｄａｔａを元の３．３Ｖの大きさに復元させるデータ復元部を備える。

このデータ復元部について、より具体的に説明すると、次の通りである。

図２は、図１の各データドライバ集積回路に備えられたデータ復元部を示す図である。

データ復元部２０１は、図２に示すように、基準電圧Ｖｒｅｆを発生する基準電圧発生部２０１ａと、基準電圧発生部２０１ａから提供された基準電圧Ｖｒｅｆの大きさと、タイミングコントローラ１３０から提供されたデジタルデータ信号Ｄａｔａの大きさとを比較し、この比較結果によってハイ論理のデジタルデータ信号Ｄａｔａ及びロー論理のデジタルデータ信号Ｄａｔａのいずれかを選択して出力する比較器２０１ｂとを備える。

すなわち、比較器２０１ｂは、データ伝送ライン２２２から供給されるデジタルデータ信号Ｄａｔａをビットごとに受け取り、この入力された各ビットに該当する電圧を、基準電圧Ｖｒｅｆと比較する。比較の結果、当該ビットの電圧が基準電圧Ｖｒｅｆよりも大きい場合（すなわち、当該ビットがハイ論理のデジタルデータ値を持つ場合）には、当該ビットの電圧をあらかじめ設定されたハイレベル電圧として出力する。また、当該ビットの電圧が基準電圧Ｖｒｅｆよりも小さい場合（すなわち、当該ビットがロー論理のデジタルデータ値を持つ場合）には、当該ビットの電圧をあらかじめ設定されたローレベル電圧として出力する。

上述したように、ハイレベル電圧の大きさは、３．３Ｖである。そして、ローレベル電圧の大きさは０Ｖである。したがって、デジタルデータ信号Ｄａｔａは、比較器２０１ｂを通過しながら各ビットの大きさが元の電圧レベル３．３Ｖに復元されたデジタルデータ信号Ｄａｔａ’に変換される。

このような比較器２０１ｂが高精度に動作するためには、比較器２０１ｂに入力される基準電圧Ｖｒｅｆの大きさが、タイミングコントローラ１３０から出力されたデジタルデータ信号Ｄａｔａの中間値に該当する電圧に維持されなければならない。すなわち、基準電圧Ｖｒｅｆは、ハイ論理のデジタルデータ値を持つビットと、ロー論理のデジタルデータ値を持つビットとの中間値を持っているべきである。このように、基準電圧Ｖｒｅｆが上述の大きさに維持されないと、比較器２０１ｂは誤動作してしまう。

一方、タイミングコントローラ１３０から出力されたデジタルデータ信号Ｄａｔａは、データ伝送ライン２２２を通過しながら該データ伝送ライン２２２の抵抗及びキャパシタンス成分によって歪んでしまう。したがって、デジタルデータ信号Ｄａｔａの各ビットの電圧が所望の大きさよりも小さくなるか、または、大きくなる。このように、デジタルデータ信号Ｄａｔａの大きさが変化すると、前述したように、基準電圧Ｖｒｅｆの大きさは固定されているため、基準電圧Ｖｒｅｆは、デジタルデータ信号Ｄａｔａの中間値に該当する値を持つことができなくなる。その結果、比較器２０１ｂは、誤動作を起こすことになる。

本発明は、上記の問題点を解決するためのもので、その目的は、デジタルデータ信号をサンプリングするためのクロック信号に基づいて基準電圧の大きさを継続して変化させることによって、該基準電圧の大きさを常にデジタルデータ信号の中間値に維持することができる液晶表示装置及びその駆動方法を提供することにある。

前記のような目的を達成するために、本発明に係る液晶表示装置は、画像を表示するためのデジタルデータ信号を出力するとともに、前記デジタルデータ信号をサンプリングするためのクロック信号を出力するタイミングコントローラと、前記タイミングコントローラから前記クロック信号を受信して基準電圧を生成し、生成した前記基準電圧と前記タイミングコントローラからの前記デジタルデータ信号の大きさとの比較結果に基づいて、入力された前記デジタルデータ信号の大きさをあらかじめ設定された電圧のいずれか１つに変調してデータドライバ集積回路に供給するデータ復元部とを備えることを特徴とする。

また、上記の目的を達成するために、本発明に係る液晶表示装置の駆動方法は、画像を表示するための液晶パネルを有する液晶表示装置の駆動方法において、画像を表示するためのデジタルデータ信号を出力する段階と、前記デジタルデータ信号をサンプリングするためのクロック信号を出力する段階と、前記クロック信号の大きさの中間値を有する基準電圧を生成する段階と、前記基準電圧と前記デジタルデータ信号の大きさとを比較する段階と、前記比較する段階における比較結果に基づいて、前記デジタルデータ信号の大きさをあらかじめ設定された電圧のいずれか１つに変調して出力する段階とを備えることを特徴とする。

本発明に係る液晶表示装置に備えられた基準電圧発生部は、クロック信号の大きさを読み取り、この読み取った結果に基づいて基準電圧の大きさを変動させて出力するが、この際、クロック信号の変化は、デジタルデータ信号の変化を反映するので、出力する基準電圧を、デジタルデータ信号の大きさによって流動的に変化させることができ、この結果、デジタルデータ信号の大きさが歪んだ場合にも、基準電圧を常にデジタルデータ信号の中間値に維持することができ、基準電圧が供給される比較器の誤動作を防止することが可能になる。

以下、添付の図面を参照して、本発明に係る液晶表示装置の好適な実施の形態について詳細に説明する。

図３は、本発明の実施の形態による液晶表示装置を示す図である。

本発明の実施の形態による液晶表示装置は、図３に示すように、画像を表示する表示部３１２を有する液晶パネル３１０と、液晶パネル３１０にスキャンパルスを供給する複数のゲートドライバ集積回路３５０と、液晶パネル３１０にアナログデータ信号を供給する複数のデータドライバ集積回路３４０と、外部から入力されるデジタルデータ信号Ｄａｔａを液晶パネル３１０の駆動に合わせて整列して各データドライバ集積回路３４０に供給するとともに、各データドライバ集積回路３４０と各ゲートドライバ集積回路３５０を制御するタイミングコントローラ３３０とを備える。

また、本発明の実施の形態による液晶表示装置は、タイミングコントローラ３３０及び電源回路（図示せず）が実装された印刷回路基板３２０と、各データドライバ集積回路３４０が実装され、印刷回路基板３２０と液晶パネル３１０との間に付着される複数のデータＴＣＰ（Tape Carrier package）３４１と、各ゲートドライバ集積回路３５０が実装され、液晶パネル３１０に付着される複数のゲートＴＣＰ３５１とをさらに備える。

液晶パネル３１０は、マトリクス状に形成された液晶セルＬＣの光透過率を調節して画像を表示する。各液晶セルＬＣは、ゲートラインＧＬとデータラインＤＬとの交差点に接続されたスイッチング素子である薄膜トランジスタＴＦＴを備える。データラインＤＬは、各データドライバ集積回路３４０からアナログデータ信号が供給される。

各データＴＣＰ３４１は、ＴＡＢ（Tape Automated Bonding）方式によって印刷回路基板３２０と液晶パネル３１０との間に付着される。ここで、各データＴＣＰ３４１の入力パッドは、印刷回路基板３２０に電気的に接続され、出力パッドは、液晶パネル３１０のデータパッドに電気的に接続される。このような各データＴＣＰ３４１上には、データドライバ集積回路３４０が実装される。

各ゲートＴＣＰ３５１は、ＴＡＢ方式で液晶パネル３１０のゲートパッドに電気的に接続される。このような各ゲートＴＣＰ３５１上には、ゲートドライバ集積回路３５０が実装される。

印刷回路基板３２０には、タイミングコントローラ３３０、電源回路、及び各データドライバ集積回路３４０に基準ガンマ電圧を供給するための基準ガンマ電圧生成部（図示せず）などが実装される。また、印刷回路基板３２０には、各構成要素間を電気的に接続する信号配線（図示せず）が形成される。

タイミングコントローラ３３０は、ユーザーコネクター（図示せず）を介して外部から入力されるメインクロックＭＣＬＫ、データイネーブル信号ＤＥ、水平同期信号Ｈｓｙｎｃ及び垂直同期信号Ｖｓｙｎｃを用いてデータ制御信号ＤＣＳとゲート制御信号ＧＣＳを生成し、これらの制御信号によって各データドライバ集積回路３４０と各ゲートドライバ集積回路３５０の駆動タイミングを制御する。

次に、タイミングコントローラ３３０とデータドライバ集積回路３４０との間の連結関係について、より具体的に説明する。

図４は、図３のタイミングコントローラとデータドライバ集積回路との間の結合関係を示す図である。

図４に示すように、タイミングコントローラ３３０と各データドライバ集積回路３４０とは、複数のデータ伝送ライン４４４及び複数の制御信号伝送ライン４２４を介して接続される。ここで、複数の制御信号伝送ライン４２４は、デジタルデータ信号Ｄａｔａをサンプリングする時に必要なクロック信号を伝送するクロック伝送ラインを含む。

これにより、各データドライバ集積回路３４０は、複数の制御信号伝送ライン４２４を介してタイミングコントローラ３３０から供給されるデータ制御信号ＤＣＳによって、順次駆動される。この際、各データドライバ集積回路３４０は、複数のデータ伝送ライン４４４を介してタイミングコントローラ３３０からデジタルデータ信号Ｄａｔａを受信する。そして、各データドライバ集積回路３４０は、自分に供給されたデジタルデータ信号Ｄａｔａをアナログ信号に変換して液晶パネル３１０のデータラインＤＬに供給する。

一方、タイミングコントローラ３３０から出力されるデジタルデータ信号Ｄａｔａの大きさは、約０．６〜１．５Ｖである。このように、タイミングコントローラ３３０は、デジタルデータ信号Ｄａｔａの大きさを、通常の３．３Ｖではなく、それより低い電圧のレベルに下げることによって、デジタルデータ信号Ｄａｔａを１００ＭＨｚ以上の高速で伝送可能である。また、タイミングコントローラ３３０は、デジタルデータ信号Ｄａｔａの電圧レベルを下げることによって、デジタルデータ信号Ｄａｔａがデータ伝送ライン４４４を通る際に発生するＥＭＩ（Electromagnetic Interference）の大きさも減らすことができる。

このように、タイミングコントローラ３３０から出力されたデジタルデータ信号Ｄａｔａは、各データドライバ集積回路３４０に供給されるが、このとき、各データドライバ集積回路３４０は、自分に供給されたデジタルデータ信号Ｄａｔａの電圧レベルを３．３Ｖの大きさに復元する。このため、各データドライバ集積回路３４０は、０．６〜１．５Ｖの電圧レベルを持つデジタルデータ信号Ｄａｔａを、元の３．３Ｖの大きさに復元させるデータ復元部を備える。

このデータ復元部について、より具体的に説明すると、次の通りである。

図５は、図３の各データ集積回路に備えられたデータ復元部を示す図である。

データ復元部５０１は、図５に示すように、基準電圧発生部５０１ａと、比較器５０１ｂとを備える。基準電圧発生部５０１ａは、タイミングコントローラ３３０からクロック信号ＣＬＫを受け取り、このクロック信号ＣＬＫのハイ論理電圧とロー論理電圧との中間値を基準電圧Ｖｒｅｆとして出力する。そして、比較器５０１ｂは、基準電圧発生部５０１ａからの基準電圧Ｖｒｅｆと、タイミングコントローラ３３０からのデジタルデータ信号Ｄａｔａとの大きさを比較し、この比較結果によってハイレベルの電圧またはローレベルの電圧のいずれかを選択して出力する。

すなわち、比較器５０１ｂは、データ伝送ライン４４４から供給されるデジタルデータ信号Ｄａｔａをビットごとに受信し、この受信した各ビットに該当する電圧を基準電圧Ｖｒｅｆと比較する。比較の結果、当該ビットの電圧が基準電圧Ｖｒｅｆよりも大きい場合（すなわち、当該ビットがハイ論理電圧を有する場合）には、当該ビットの電圧をあらかじめ設定されたハイレベル電圧として出力する。また、当該ビットの電圧が基準電圧Ｖｒｅｆよりも小さい場合（すなわち、当該ビットがロー論理電圧を有する場合）には、当該ビットの電圧をあらかじめ設定されたローレベル電圧として出力する。

ここで、ハイレベル電圧の大きさは、前述したように、３．３Ｖである。そして、ローレベル電圧の大きさは０Ｖである。したがって、当該デジタルデータ信号Ｄａｔａは、比較器５０１ｂを通過しながら各ビットの大きさが元の電圧レベル３．３Ｖに復元されたデジタルデータ信号Ｄａｔａ’に変換される。

一方、上述した如く、タイミングコントローラ３３０から出力されたデジタルデータ信号Ｄａｔａは、データ伝送ライン４４４を通過しながらデータ伝送ライン４４４の抵抗及びキャパシタンス成分によって歪んでしまう。このため、デジタルデータ信号Ｄａｔａの各ビットの電圧が、所望の大きさよりも小さくなるか、または、大きくなることがある。

このようなデジタルデータ信号Ｄａｔａの歪みによる比較器５０１ｂの誤動作を防止すべく、本発明では、基準電圧Ｖｒｅｆを歪みに応じて変化させる。これを、図６に基づいて、具体的に説明する。

図６は、図５の基準電圧発生部から出力される基準電圧の波形を示す図である。

まず、当該デジタルデータ信号Ｄａｔａの大きさと、当該クロック信号ＣＬＫの大きさは同一である。すなわち、当該デジタルデータ信号Ｄａｔａでハイ論理電圧を表すビットの電圧の大きさと、当該クロック信号ＣＬＫでハイ論理電圧を表すビットの電圧の大きさは同一である。さらに、当該デジタルデータ信号Ｄａｔａでロー論理電圧を表すビットの電圧の大きさと、当該クロック信号ＣＬＫでロー論理電圧を表すビットの電圧の大きさも同一である。

一方、各データ伝送ライン４４４と各クロック伝送ライン５５５の長さは、略同一であり、また、互いに隣接するように配列されているため、各データ伝送ライン４４４に沿って伝送されるデジタルデータ信号Ｄａｔａと、各クロック伝送ライン５５５に沿って伝送されるクロック信号ＣＬＫとは、略同じ抵抗成分及びキャパシタンス成分によって歪む。すなわち、当該デジタルデータ信号Ｄａｔａのピーク間電圧の変化と当該クロック信号ＣＬＫのピーク間電圧の変化は、略同一である。したがって、クロック信号ＣＬＫの変化がわかると、デジタルデータ信号Ｄａｔａの変化も間接的にわかる。

本発明の基準電圧発生部５０１ａは、クロック信号ＣＬＫを受信して周期的にそのクロック信号ＣＬＫの大きさを感知する。すなわち、基準電圧発生部５０１ａは、当該クロック信号ＣＬＫのハイ論理電圧およびロー論理電圧の大きさを読み取り、読み取られた結果によってハイ論理電圧とロー論理電圧との中間値を持つ基準電圧Ｖｒｅｆを発生する。したがって、当該クロック信号ＣＬＫの大きさが変化しても、図６に示すように、基準電圧発生部５０１ａから発生した基準電圧Ｖｒｅｆは、常にクロック信号ＣＬＫのハイ論理電圧とロー論理電圧との中間値を持つようになる。

上述の如く、クロック信号ＣＬＫの変化は、結果的には、デジタルデータ信号Ｄａｔａの変化がそのまま反映されたものであり、基準電圧Ｖｒｅｆは、常にデジタルデータ信号Ｄａｔａのハイ論理電圧とロー論理電圧との中間値を表すようになる。

一方、各データドライバ集積回路３４０は、データ復元部５０１の他に、次のような構成要素をさらに備える。

図７は、図３の各データ集積回路の詳細構成図である。

各データドライバ集積回路３４０は、図７に示すように、上述したデータ復元部５０１と、シフトレジスタ７００と、第１ラッチ７３０と、第２ラッチ７４０と、デジタル−アナログ変換器７５０とを備える。ここで、シフトレジスタ７００は、タイミングコントローラ３３０からのデータ制御信号ＤＣＳの中に含まれているクロック信号ＣＬＫ及びソーススタートパルスＳＳＰを用いて、サンプリング信号を生成する。第１ラッチ７３０は、当該サンプリング信号によってデータ復元部５０１から供給される１ライン分のデジタルデータ信号Ｄａｔａを順次サンプリングする。第２ラッチ７４０は、データ制御信号ＤＣＳの中に含まれているソース出力イネーブル信号ＳＯＥに従って、第１ラッチ７３０でサンプリングされた１ライン分のデジタルデータ信号Ｄａｔａを同時に出力する。デジタル−アナログ変換器７５０は、第２ラッチ７４０から供給される１ライン分のデジタルデータ信号Ｄａｔａをアナログデータ信号に変換し、液晶パネル３１０の各データラインＤＬ１〜ＤＬｍに供給する。

従来の液晶表示装置を概略的に示す図である。 図１の各データドライバ集積回路に備えられたデータ復元部を示す図である。 本発明の実施の形態による液晶表示装置を示す図である。 図３のタイミングコントローラとデータドライバ集積回路との間の結合関係を示す図である。 図３の各データ集積回路に備えられたデータ復元部を示す図である。 図５の基準電圧発生部から出力される基準電圧の波形を示す図である。 図３の各データ集積回路の詳細構成図である。

符号の説明

３１０ 液晶パネル、３１２ 表示部、３２０ 印刷回路基板、３３０ タイミングコントローラ、３４０ データドライバ集積回路、３５０ ゲートドライバ集積回路、４２４ 制御信号伝送ライン、４４４ データ伝送ライン、５０１ データ復元部、５０１ａ 基準電圧発生部、５０１ｂ 比較器、５５５ クロック伝送ライン、７００ シフトレジスタ、７３０ 第１ラッチ、７４０ 第２ラッチ、７５０ デジタル−アナログ変換器。

Claims (26)

1. 画像を表示するためのデジタルデータ信号を出力するとともに、前記デジタルデータ信号をサンプリングするためのクロック信号を出力するタイミングコントローラと、
   前記タイミングコントローラから前記クロック信号を受信して基準電圧を生成し、生成した前記基準電圧と前記タイミングコントローラからの前記デジタルデータ信号の大きさとの比較結果に基づいて、入力された前記デジタルデータ信号の大きさをあらかじめ設定された電圧のいずれか１つに変調してデータドライバ集積回路に供給するデータ復元部と
   を備えることを特徴とする液晶表示装置。
2. 前記データ復元部は、
   前記クロック信号の第１電圧と第２電圧との中間値を持つ基準電圧を出力する基準電圧発生部と、
   前記基準電圧と前記タイミングコントローラからのデジタルデータ信号の大きさとの比較結果に基づいて、入力された前記デジタルデータ信号の大きさをあらかじめ設定された電圧のいずれか１つに変調してデータドライバ集積回路に供給する比較器と
   を備えることを特徴とする請求項１に記載の液晶表示装置。
3. 前記タイミングコントローラからの前記デジタルデータ信号を前記比較器に伝送する複数のデータ伝送ラインと、
   前記タイミングコントローラからの前記クロック信号を前記基準電圧発生部に伝送するための複数のクロック伝送ラインと
   をさらに備えることを特徴とする請求項２に記載の液晶表示装置。
4. 前記データ伝送ラインと前記クロック伝送ラインは、同じ大きさの抵抗成分及びキャパシタンス成分を有することを特徴とする請求項３に記載の液晶表示装置。
5. 前記比較器は、前記デジタルデータ信号をビットごとに受け取り、各ビットの電圧の大きさを前記基準電圧の大きさと比較することを特徴とする請求項２に記載の液晶表示装置。
6. 前記比較器は、
   前記ビットの電圧が前記基準電圧よりも大きい場合には、前記ビットの電圧をあらかじめ設定されたハイレベル電圧に変調して出力し、
   前記ビットの電圧が前記基準電圧よりも小さい場合には、前記ビットの電圧をあらかじめ設定されたローレベル電圧に変調して出力する
   ことを特徴とする請求項５に記載の液晶表示装置。
7. 前記ハイレベル電圧は、３．３Ｖであることを特徴とする請求項６に記載の液晶表示装置。
8. 前記ローレベル電圧は、０Ｖであることを特徴とする請求項６に記載の液晶表示装置。
9. 前記デジタルデータ信号は、０．６Ｖ〜１．５Ｖの大きさの電圧レベルを有することを特徴とする請求項１に記載の液晶表示装置。
10. 前記データドライバ集積回路は、
    前記タイミングコントローラからの前記クロック信号及びソーススタートパルスを用いてサンプリング信号を発生するシフトレジスタと、
    前記サンプリング信号によって前記データ復元部からのデジタルデータ信号をラッチするラッチ部と、
    前記ラッチ部によりラッチされた前記デジタルデータ信号をアナログ信号に変換して液晶パネルに供給するデジタル−アナログ変換部と
    を備えることを特徴とする請求項１に記載の液晶表示装置。
11. 前記データ復元部は、前記データドライバ集積回路に内蔵されたことを特徴とする請求項１０に記載の液晶表示装置。
12. 前記データドライバ集積回路に基準ガンマ電圧を供給するための基準ガンマ電圧生成部をさらに備えることを特徴とする請求項１に記載の液晶表示装置。
13. 前記データドライバ集積回路からのアナログデータ信号を受信して画像を表示する液晶パネルをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
14. 前記液晶パネルのゲートラインを駆動するための複数のゲートドライバ集積回路をさらに備えることを特徴とする請求項１３に記載の液晶表示装置。
15. 前記ゲートドライバ集積回路が実装されたゲートＴＣＰをさらに備えることを特徴とする請求項１４に記載の液晶表示装置。
16. 前記データドライバ集積回路が実装されたデータＴＣＰをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
17. 前記データＴＣＰを介して前記液晶パネルに接続された印刷回路基板をさらに備えることを特徴とする請求項１６に記載の液晶表示装置。
18. 前記タイミングコントローラは、前記印刷回路基板に実装されたことを特徴とする請求項１７に記載の液晶表示装置。
19. 画像を表示するための液晶パネルを有する液晶表示装置の駆動方法において、
    画像を表示するためのデジタルデータ信号を出力する段階と、
    前記デジタルデータ信号をサンプリングするためのクロック信号を出力する段階と、
    前記クロック信号の大きさの中間値を有する基準電圧を生成する段階と、
    前記基準電圧と前記デジタルデータ信号の大きさとを比較する段階と、
    前記比較する段階における比較結果に基づいて前記デジタルデータ信号の大きさをあらかじめ設定された電圧のいずれか１つに変調して出力する段階と
    を備えることを特徴とする液晶表示装置の駆動方法。
20. 前記基準電圧は、前記クロック信号の第１電圧と第２電圧との中間値に対応する電圧値を有することを特徴とする請求項１９に記載の液晶表示装置の駆動方法。
21. 前記クロック信号及びソーススタートパルスを用いてサンプリング信号を発生する段階と、
    前記サンプリング信号によって前記デジタルデータ信号をラッチする段階と、
    ラッチされた前記デジタルデータ信号をアナログ信号に変換して液晶パネルに供給する段階と
    をさらに備えることを特徴とする請求項１９に記載の液晶表示装置の駆動方法。
22. 前記基準電圧と前記デジタルデータ信号の大きさとを比較する段階は、前記デジタルデータ信号をビットごとに受け取り、各ビットの電圧の大きさを前記基準電圧の大きさと比較することを特徴とする請求項１９に記載の液晶表示装置の駆動方法。
23. 前記比較する段階における比較結果に基づいて前記デジタルデータ信号の大きさをあらかじめ設定された電圧のいずれか１つに変調して出力する段階は、
    前記ビットの電圧が前記基準電圧よりも大きい場合には、前記ビットの電圧をあらかじめ設定されたハイレベル電圧に変調して出力し、
    前記ビットの電圧が前記基準電圧よりも小さい場合には、前記ビットの電圧をあらかじめ設定されたローレベル電圧に変調して出力する
    ことを特徴とする請求項２２に記載の液晶表示装置の駆動方法。
24. 前記ハイレベル電圧は、３．３Ｖであることを特徴とする請求項２３に記載の液晶表示装置の駆動方法。
25. 前記ローレベル電圧は、０Ｖであることを特徴とする請求項２３に記載の液晶表示装置の駆動方法。
26. 前記デジタルデータ信号は、０．６Ｖ〜１．５Ｖの大きさの電圧レベルを有することを特徴とする請求項１９に記載の液晶表示装置の駆動方法。
    

Images